JP2010264720A - ナノインプリント用モールド及びそれを用いた半導体光デバイスの製造方法 - Google Patents

ナノインプリント用モールド及びそれを用いた半導体光デバイスの製造方法 Download PDF

Info

Publication number
JP2010264720A
JP2010264720A JP2009120096A JP2009120096A JP2010264720A JP 2010264720 A JP2010264720 A JP 2010264720A JP 2009120096 A JP2009120096 A JP 2009120096A JP 2009120096 A JP2009120096 A JP 2009120096A JP 2010264720 A JP2010264720 A JP 2010264720A
Authority
JP
Japan
Prior art keywords
pattern
mold
resin layer
plane
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009120096A
Other languages
English (en)
Inventor
Hiroyuki Yoshinaga
弘幸 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009120096A priority Critical patent/JP2010264720A/ja
Publication of JP2010264720A publication Critical patent/JP2010264720A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】複数種類のパターンを独立して転写することが可能なナノインプリント用モールド、及び、それを用いた半導体光デバイスの製造方法を提供する。
【解決手段】本発明に係るナノインプリント用モールド1は、モールド基体部3と、モールド基体部3に設けられた複数の盛り上げ部5、7とを備え、複数の盛り上げ部5、7のそれぞれは、ナノインプリント用の凹パターン5P、7Pが形成されたパターン平面5S、7Sを有し、複数の盛り上げ部5、7の複数のパターン平面5S、7Sの複数の凹パターン5P、7Pは、互いに異なる形状を有し、複数の盛り上げ部5、7の複数のパターン平面5S、7Sは、互いに非平行であることを特徴とする。
【選択図】図1

Description

本発明は、ナノインプリント用モールド及びそれを用いた半導体光デバイスの製造方法に関する。
下記特許文献1には、一度に複数のパターンを形成することのできるナノインプリント用モールドについて記載されている。このモールドは、複数種類の凹凸パターンを有しているため、1つのモールドで複数種類の凹凸パターンを同時に樹脂層等に転写することができる。
下記特許文献2には、ナノインプリント法によって光導波路のための構造を形成する方法が記載されている。
特開2007−268831号公報 特開2007−010760号公報
半導体光デバイスが有する微細構造、例えば、分布帰還型半導体レーザが有する回折格子の形成に、ナノインプリント法を採用することが検討されている。ナノインプリント法によって微細構造を形成する際には、まず、微細構造を形成する半導体層上に樹脂層を形成する。そして、この微細構造に対応した凹凸パターンを有するモールドをこの樹脂層に押し付けた状態で樹脂層を硬化させる。これにより、モールドの凹凸パターンを樹脂層に転写する。その後、この樹脂層をマスクとして半導体層をエッチングすることにより、半導体層に微細構造を形成する。
このように微細構造をナノインプリント法で形成すれば、半導体光デバイスの製造コストを低減させることができる等の利点がある。さらに、より製造コストを低減させる等の観点から、半導体光デバイスの製造工程において、複数種類の微細構造を、それぞれナノインプリント法で形成することも検討されている。
この場合、複数のモールドを用意し、それぞれのモールドによるナノインプリント法で複数種類の微細構造を形成する方法が考えられる。しかし、そのような方法では、一つの微細構造を形成した後にモールドを交換する工程が必要となるため、工程数増加に伴って製造コストが上昇してしまう。さらに、ナノインプリント装置によるモールドのハンドリング精度には限界があるため、モールドを交換すると、交換前後の2つのモールド間の相対的な位置関係が所望の関係からずれてしまい、形成される複数種類の微細構造の相対的な位置関係も所望の関係からずれてしまう。このような不具合を防止するために、一つのモールドを用いたナノインプリント法によって、複数種類の微細構造を形成することが好ましいと考えられる。
上記特許文献1に記載のモールドを用いると、一つのモールドを用いて複数種類の微細構造をナノインプリント法で形成することができる。しかしながら、このようなモールドを用いると、複数種類の凹凸パターンを同時に樹脂層に転写することになるため、複数種類の凹凸パターンをそれぞれ独立に樹脂層に転写することができない。そのため、このようなモールドを用いたナノインプリント法においては、互いに隣接する複数種類の微細構造しか形成することができないため、形成することのできる複数の微細構造の態様は、非常に制限される。
本発明はこのような課題に鑑みてなされたものであり、複数種類のパターンを独立して転写することが可能なナノインプリント用モールド、及び、それを用いた半導体光デバイスの製造方法を提供することを目的とする。
上述の課題を解決するため、本発明に係るナノインプリント用モールドは、モールド基体部と、モールド基体部に設けられた複数の盛り上げ部とを備え、複数の盛り上げ部のそれぞれは、ナノインプリント用の凹パターンが形成されたパターン平面を有し、複数の盛り上げ部の複数のパターン平面の複数の凹パターンは、互いに異なる形状を有し、複数の盛り上げ部の複数のパターン平面は、互いに非平行であることを特徴とする。
本発明に係るナノインプリント用モールドによれば、互いに異なる凹パターンをそれぞれ有する複数のパターン平面が互いに非平行であるため、複数の凹パターンを独立して樹脂層等に押し付けることが可能となる。その結果、複数種類の凹パターンを独立して樹脂層等に転写することが可能となる。
さらに、本発明に係るナノインプリント用モールドにおいて、複数の盛り上げ部の任意の一つのパターン平面を延長した平面は、この任意の一つのパターン平面の凹パターンの最深部まで平行移動した場合に、他の複数の盛り上げ部と交差しないことが好ましい。
これにより、複数の凹パターンの一つを樹脂層等に押し付ける際に、他の凹パターンを樹脂層等に接触させないことが容易となる。その結果、複数種類の凹パターンをそれぞれ独立して転写することが容易となる。
また、本発明に係る半導体光デバイスの製造方法は、半導体基板上に半導体層を形成する工程と、ナノインプリント法によって半導体層に複数種類の微細構造を形成するナノインプリント工程とを有し、ナノインプリント工程は、半導体層上に樹脂層を形成する工程と、上述のいずれかのモールドの複数の盛り上げ部の複数のパターン平面のうち一つのパターン平面を樹脂層の一部に押し付ける工程と、上記一つのパターン平面を樹脂層の上記一部に押し付けた状態で樹脂層の上記一部を硬化させる工程と、上述のいずれかのモールドの複数の盛り上げ部の複数のパターン平面のうち他の一つのパターン平面を樹脂層の他の一部に押し付ける工程と、上記他の一つのパターン平面を樹脂層の上記他の一部に押し付けた状態で樹脂層の上記他の一部を硬化させる工程と、硬化した樹脂層をマスクの少なくとも一部として用いて半導体層をエッチングすることにより、半導体層に複数種類の微細構造を形成する工程とを含むことを特徴とする
本発明に係る半導体光デバイスの製造方法によれば、上述のようなモールドを用いたナノインプリント法によって複数種類の微細構造を形成することができるため、一つのモールドを用いて、複数種類の凹パターンを独立して樹脂層に転写することが可能となる。その結果、工程数が減少するため製造コストを低減させることが可能であると共に、モールドを交換する必要がないため、形成される複数種類の微細構造の相対的な位置関係が所望の関係からずれてしまうことを抑制することができる。
さらに、本発明に係る半導体光デバイスの製造方法において、半導体光デバイスは、複数種類の微細構造の一つとして回折格子を有し、上記一つのパターン平面の凹パターンは、この回折格子の形状に対応することが好ましい。これにより、回折格子を有する半導体光デバイスを製造することが可能となる。
本発明によれば、複数種類のパターンを独立して転写することが可能なナノインプリント用モールド、及び、それを用いた半導体光デバイスの製造方法が提供される。
図1(A)は、実施形態のナノインプリント用モールドの断面を示す図であり、図1(B)は、実施形態のナノインプリント用モールドの平面図である。 図2は、ナノインプリント用モールドの製造工程を説明するための断面を示す図である。 図3は、ナノインプリント用モールドの製造工程を説明するための断面を示す図である。 図4は、ナノインプリント用モールドの製造工程を説明するための断面を示す図である。 図5は、実施形態の分布帰還型半導体レーザの製造工程を説明するための断面を示す図である。 図6(A)は、実施形態の分布帰還型半導体レーザの製造工程を説明するための断面を示す図であり、図6(B)は、実施形態の分布帰還型半導体レーザの製造工程を説明するための平面図である。 図7は、実施形態の分布帰還型半導体レーザの製造工程を説明するための断面を示す図である。 図8(A)は、実施形態の分布帰還型半導体レーザの製造工程を説明するための断面を示す図であり、図8(B)は、実施形態の分布帰還型半導体レーザの製造工程を説明するための平面図である。 図9は、実施形態の分布帰還型半導体レーザの製造工程を説明するための平面図である。 図10は、実施形態の分布帰還型半導体レーザの製造工程を説明するための断面を示す図である。 図11(A)は、実施形態の分布帰還型半導体レーザの製造工程を説明するための断面を示す図であり、図11(B)は、実施形態の分布帰還型半導体レーザの製造工程を説明するための平面図である。 図12は、実施形態の分布帰還型半導体レーザの製造工程を説明するための平面図である。 図13(A)(B)は、それぞれ実施形態の分布帰還型半導体レーザの製造工程を説明するための断面を示す図である。 図14(A)(B)は、それぞれ実施形態の分布帰還型半導体レーザの製造工程を説明するための断面を示す図である。 図15(A)(B)は、それぞれ実施形態の分布帰還型半導体レーザの製造工程を説明するための断面を示す図である。 図16は、実施形態の分布帰還型半導体レーザの製造工程を説明するための平面図である。 図17は、実施形態の分布帰還型半導体レーザの製造工程を説明するための斜視図である。
以下、実施の形態に係るナノインプリント用モールド、及び、それを用いた半導体光デバイスの製造方法について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
まず、本実施形態のナノインプリント用モールドについて説明する。図1(A)は、本実施形態のナノインプリント用モールドの断面を示す図であり、図1(B)は、本実施形態のナノインプリント用モールドの平面図である。図1(A)(B)、及びそれ以降の各図においては、必要に応じて直交座標系2が示されている。
図1(A)(B)に示すように、本実施形態のナノインプリント用モールド1は、モールド基体部3と、2つの盛り上げ部5、7を備えている。
モールド基体部3は、略板形状の部材である。具体的には、モールド基体部3は、Z軸方向を厚さ方向としており、Z軸方向から見ると、X軸と平行な辺とY軸に平行な辺を有する矩形状である。モールド基体部3の裏面3BはXY平面と平行である。一方、モールド基体部3の主面3Fは、第1主面3F1と第2主面3F2とからなる。第1主面3F1は、X軸と平行な平面であり、Y軸と平行な仮想線IYと角度θ3F1をなす。第2主面3F2は、X軸と平行な平面であり、Y軸と平行な仮想線IYと角度θ3F2をなす。そして、第1主面3F1と第2主面3F2は、互いに非平行である。
角度θ3F1と角度θ3F2の大きさは、それぞれ鋭角であり、例えばそれぞれ0.035°〜2.6°とすることができる。なお、本実施形態においては、角度θ3F1と角度θ3F2は等しいが、これらの角度は互いに異なってもよい。モールド基体部3のX軸方向の長さX3及びY軸方向の長さY3は、それぞれ特に制限されないが、例えばそれぞれ65mm〜150mm及び65mm〜150mmとすることができる。第1主面3F1のY軸方向の幅Y3F1及び第2主面3F2のY軸方向の幅Y3F2は、それぞれ特に制限されないが、例えばそれぞれ65mm〜150mm及び65mm〜150mmとすることができる。本実施形態においては、幅Y3F1及び幅Y3F2は等しい。そのため、モールド基体部3のZ軸方向の厚さは、モールド基体部3のY軸方向の中心位置で最も厚く、その中心位置からY軸方向に沿ってその外縁部に移動するに従って漸次減少する。モールド基体部3のZ軸方向の厚さは、特に制限されないが、例えば最も厚い部分において6.35mm、最も薄い部分において6.0mmとすることができる。
盛り上げ部5及び盛り上げ部7は、それぞれ第1主面3F1及び第2主面3F2に設けられている。本実施形態では、盛り上げ部5及び盛り上げ部7は、それぞれモールド基体部3と一体形成されているが、図1(A)においてはこれらの境界を破線で示している。盛り上げ部5及び盛り上げ部7は、それぞれ第1主面3F1及び第2主面3F2と垂直方向にそれぞれ高さT5及び高さT7の高さに盛り上がっており、それぞれ第1主面3F1と平行な第1パターン平面5Sと、第2主面3F2と平行な第2パターン平面7Sとを有している。第1主面3F1及び第2主面3F2には、それぞれナノインプリント用の第1凹パターン5P及び第2凹パターン7Pが形成されている。
第1パターン平面5Sは、X軸と平行な平面であり、Y軸と平行な仮想線IYと角度θ5Sをなす。第2パターン平面7Sは、X軸と平行な平面であり、Y軸と平行な仮想線IYと角度θ7Sをなす。また、第1パターン平面5Sと第2パターン平面7Sは、互いに非平行である。角度θ5Sと角度θ7Sの大きさは、それぞれ鋭角である。角度θ5Sと角度θ7Sは、本実施形態では等しいが、互いに異なっていてもよい。角度θ5Sと角度θ7Sの好ましい範囲は、それぞれ0.035°〜2.6°である。何故なら、角度θ5Sと角度θ7Sが2.6°以下であると、第1凹パターン5P及び第2凹パターン7Pをパターン転写する際に、パターンピッチのずれを0.1%以下とすることができるからであり、角度θ5Sと角度θ7Sが0.035°以上であると、パターン転写の際に、第1パターン平面5Sと第2パターン平面7Sが互いに干渉することを十分に抑制することができるからである。
また、図1(A)には、盛り上げ部5の第1パターン平面5Sを、その平面に沿って延長した平面5SEと、平面5SEを第1パターン平面5Sの凹パターンの最深部まで平行移動(即ち、平面5SEと直交する方向に移動)させた平面5SDが示されている。また、図1(A)には、盛り上げ部7の第2パターン平面7Sを、その平面に沿って延長した平面7SEと、平面7SEを第2パターン平面7Sの凹パターンの最深部まで平行移動(即ち、平面7SEと直交する方向に移動)させた平面7SDが示されている。
ここで、図1(A)に示すように、平面5SDは、盛り上げ部7と交差しないことが好ましい。第2凹パターン7Pとは独立して、第1凹パターン5Pを樹脂層等に転写することが容易となるためである。同様に、平面7SDは、盛り上げ部5と交差しないことが好ましい。第1凹パターン5Pとは独立して、第2凹パターン7Pを樹脂層等に転写することが容易となるためである。
また、第1パターン平面5Sと第2パターン平面7Sとがなす角度、即ち、平面5SEと平面7SEとがなす角度θ57は、180°よりも小さくなる。角度θ57の好ましい範囲は、0.035°〜2.6°である。何故なら、角度θ5Sと角度θ7Sが2.6°以下であると、第1凹パターン5P及び第2凹パターン7Pをパターン転写する際に、パターンピッチのずれを0.1%以下とすることができるからであり、角度θ5Sと角度θ7Sが0.035°以上であると、パターン転写の際に、第1パターン平面5Sと第2パターン平面7Sが互いに干渉することを十分に抑制することができるからである。
第1凹パターン5Pと第2凹パターン7Pは、互いに異なる形状を有している。本実施形態では、第1凹パターン5Pは、分布帰還型半導体レーザ60の回折格子31P1(図15〜図17参照)をナノインプリント法で形成するための凹パターンであり、第2凹パターン7Pは、アライメントマーク31P2(図15及び図16参照)をナノインプリント法で形成するための凹パターンである。
具体的には、第1凹パターン5Pは、X軸と平行に延びる複数の同形のスペース部からなる。第1凹パターン5Pの各スペース部は、YZ面での断面形状が略矩形状である。第1凹パターン5Pの複数のスペース部は、第1パターン平面5Sにおいてそれぞれ周期的に配置されている。第1凹パターン5Pの各スペース部の幅W5P1は、後述の回折格子31P1のスペース部の幅W31P1Cと略同一であり、第1凹パターン5Pの各スペース部の間隔W5P2は、後述の回折格子31P1のライン部の幅W31P1Vと略同一であり、第1凹パターン5Pの凹パターンの周期λ5pは、後述の回折格子31P1のラインアンドスペースパターンの周期λ31P1と同一である(図15及び図16参照)。第1凹パターン5Pの各スペース部の深さT5Cは、盛り上げ部5の高さT5よりも小さく、例えば0.1μm〜0.5μmとすることができる。盛り上げ部5のX軸方向の長さX5及びY軸方向の長さY5は、それぞれ特に制限されないが、例えばそれぞれ6mm〜9mmとすることができる。
また、第2凹パターン7Pは、X軸と平行に延びる複数の同形のスペース部からなる。第2凹パターン7Pの各スペース部は、YZ面での断面形状が略矩形状である。第2凹パターン7Pの複数のスペース部は、第2パターン平面7Sにおいてそれぞれ周期的に配置されている。第2凹パターン7Pの各スペース部の幅W7P1は、後述のアライメントマーク31P2のスペース部の幅W31P2Cと略同一であり、第2凹パターン7Pの各スペース部の間隔W7P2は、後述のアライメントマーク31P2のライン部の幅W31P2Vと略同一であり、第2凹パターン7Pの凹パターンの周期λ7pは、後述のアライメントマーク31P2のラインアンドスペースパターンの周期λ31P2と同一である(図15及び図16参照)。第2凹パターン7Pの各スペース部の深さT7Cは、盛り上げ部7の高さT7よりも小さく、例えば0.1μm〜0.5μmとすることができる。盛り上げ部7のX軸方向の長さX7及びY軸方向の長さY7は、それぞれ特に制限されないが、例えばそれぞれ6mm〜9mmとすることができる。
ナノインプリント用モールド1を構成する材料としては、例えば石英、Si等を挙げることができる。
次に、ナノインプリント用モールド1の製造方法の例について説明する。図2〜図4は、ナノインプリント用モールドの製造工程を説明するための断面を示す図である。
ナノインプリント用モールド1を製造する際は、まず、図2(A)に示すように、石英等からなる平板状の基板3a上に、金属からなるハードマスク層11と、レジスト層13をこの順に形成する。ハードマスク層11は、例えばスパッタ法等の真空蒸着法で形成することができる。レジスト層13は、例えばスピンコート法によって形成することができる。レジスト層13としては、例えばポジ型の電子線リソグラフィー用のレジストを用いることができる。
その後、図2(A)に示すように、レジスト層13に例えば電子線17を照射することにより、レジスト層13を露光する。この際、電子線17の照射量を、レジスト層13表面の面内で連続的に変化させる。具体的には、レジスト層13表面のY軸方向の中心部への電子線17の照射量を最も少なくし、その中心部からレジスト層13のY軸正方向及びY軸負方向に向かうに従って、電子線17の照射量を漸次増加させる。レジスト層13表面のX軸に沿った方向に関しては、電子線17の照射量は一定にする。
続いて、レジスト層13を現像する。すると、レジスト層13の表面には2つの傾斜した平面が形成され、図2(B)に示すように、傾斜型レジスト13aが形成される。
続いて、傾斜型レジスト13a、ハードマスク層11、及び基板3aを、反応性イオンエッチング法等のドライエッチング法によってエッチングする。これにより、図3(A)に示すように、2つの傾斜した平面である第1パターン平面5S及び第2パターン平面7Sが形成された傾斜基板3bが得られる。
そして、電子線リソグラフィー法等によって、第1パターン平面5Sと第2パターン平面7Sに、それぞれ第1凹パターン5Pと第2凹パターン7Pを形成する。これにより、図3(B)に示すように、第1凹パターン5Pと第2凹パターン7Pが形成されたパターン基板3cが得られる。
そして、電子線リソグラフィー法等によって、第1パターン平面5Sの第1凹パターン5P以外の領域、及び、第2パターン平面7Sの第2凹パターン7P以外の領域の一部を所定の深さだけエッチングする。これにより、図4に示すように、2つの傾斜した平面である第1主面3F1と第2主面3F2が形成される。このようして、第1凹パターン5Pが形成された盛り上げ部5と、第2凹パターン7Pが形成された盛り上げ部7とを有するナノインプリント用モールド1が得られる。
上述のような本実施形態のナノインプリント用モールド1によれば、互いに異なる2つの凹パターン(第1凹パターン5P及び第2凹パターン7P)をそれぞれ有する第1パターン平面5Sと第2パターン平面7Sが互いに非平行であるため(図1参照)、第1凹パターン5Pと第2凹パターン7Pとを独立して樹脂層等に押し付けることが可能となる。その結果、第1凹パターン5Pと第2凹パターン7Pとを独立して樹脂層等に転写することが可能となる。
次に、本実施形態の半導体光デバイスの製造方法として、回折格子を有する分布帰還型半導体レーザの製造方法について説明する。図5、図6(A)、図7、図8(A)、図10、図11(A)、図13(A)(B)、図14(A)(B)、及び、図15(A)(B)は、本実施形態の分布帰還型半導体レーザの製造工程を説明するための断面を示す図である。図6(B)、図8(B)、図9、図11(B)、図12、及び、図16は、本実施形態の分布帰還型半導体レーザの製造工程を説明するための平面図である。図17は、本実施形態の分布帰還型半導体レーザの製造工程を説明するための斜視図である。
本実施形態の分布帰還型半導体レーザを製造方法においては、主として、半導体基板上に半導体層を形成する半導体層形成工程と、この半導体層に複数の微細構造(回折格子及びアライメントマーク)を形成するナノインプリント工程とが行われる。
(半導体層形成工程)
まず、図5に示すように、例えば有機金属気相成長法によって、半導体基板21上に、第1クラッド層23、第1光閉じ込め層25、活性層27、第2光閉じ込め層29、及び、半導体層31をこの順に形成する。
半導体基板21は、第1導電型(例えばn型)の半導体基板であり、例えばInPやGaN等のIII−V族化合物半導体からなる。第1クラッド層23は、第1導電型の例えばInPやGaN等のIII−V族化合物半導体からなる。第1光閉じ込め層25は、第1導電型の例えばGaInAsP等のIII−V族化合物半導体からなる。活性層27は、例えば、MQW(多重量子井戸)構造やSQW(単一量子井戸)構造を有する。活性層27は、例えば、GaInAsPやAlGaInAs等のIII−V族化合物半導体からなる。第2光閉じ込め層29は、第2導電型(第1導電型がn型の場合、p型)の例えばGaInAsP等のIII−V族化合物半導体からなる。
半導体層31は、第2導電型の例えばGaInAsP等のIII−V族化合物半導体からなる。半導体層31には、後の工程において、回折格子31P1及びアライメントマーク31P2が形成される(図15及ぶ図16参照)。半導体層31の厚さは、特に制限されないが、例えば30nm〜40nmとすることができる。なお、第1光閉じ込め層25及び第2光閉じ込め層29を形成しなくてもよい。
(ナノインプリント工程)
続いて、図6(A)(B)に示すように、例えばスピン塗布法によって、半導体層31上に樹脂層33を形成する。樹脂層33としては、例えば、シリコン非含有の紫外線硬化性樹脂や熱可塑性樹脂を用いることができる。樹脂層33の厚さは、特に制限されないが、例えば60nm〜80nmとすることができる。
また、図6(B)に示すように、樹脂層33は、半導体基板21の中心領域上に位置する第1仮想領域33Aと、半導体基板21の外縁領域上に位置する第2仮想領域33Bを有している。第1仮想領域33Aは、後の工程において複数の分布帰還型半導体レーザが形成するために複数の回折格子31P1が形成される領域に対応し、第2仮想領域33Bは、後の工程において、リソグラフィー法で微細加工を行う際の位置合わせに用いられる複数のアライメントマーク31P2が形成される領域に対応する(図16参照)。
次に、図7に示すように、ナノインプリント用モールド1の第1パターン平面5Sを、樹脂層33の第1仮想領域33Aの一部に押し付ける。第1パターン平面5Sを第1仮想領域33Aに押し付ける深さは、第1凹パターン5Pの各スペース部の深さT5Cと同じか、それよりも深くする。ナノインプリント用モールド1の平面5SDは、上述のように盛り上げ部7と交差しないことが好ましい。何故なら、第2パターン平面7Sとは独立して、第1パターン平面5Sを第1仮想領域33Aの一部に押し付けることが容易となり、その結果、後述のように第2凹パターン7Pとは独立して、第1凹パターン5Pを樹脂層33に転写することが容易となるためである。なお、樹脂層33として熱可塑性樹脂を用いた場合、第1パターン平面5Sを第1仮想領域33Aの一部に押し付ける前に、第1仮想領域33Aの当該一部を樹脂層33のガラス転移温度以上に加熱する。
続いて、図7に示すように第2パターン平面7Sを第1仮想領域33Aの一部に押し付けた状態で、第1仮想領域33Aの当該一部を硬化させる。これは、樹脂層33として紫外線硬化性樹脂を用いた場合、第1仮想領域33Aの当該一部に紫外線を照射することにより行うことができる。その際、ナノインプリント用モールド1が石英等の紫外線に対する透過率の高い材料で構成されている場合、紫外線をナノインプリント用モールド1の上方から照射し、ナノインプリント用モールド1内を透過させて第1仮想領域33Aの当該一部に照射することができる。また、樹脂層33として熱可塑性樹脂を用いた場合、第1仮想領域33Aの当該一部の温度をそのガラス転移温度以下とすることにより行うことができる。
そして、ナノインプリント用モールド1を樹脂層33から離間させると、図8(A)(B)に示すように、第1仮想領域33Aの当該一部に、第1凹パターン5Pが転写される。その結果、第1仮想領域33Aの当該一部に、第1樹脂パターン33P1が形成される。
そして、第1仮想領域33Aの他の領域について、図7及び図8(A)(B)に示したような工程を繰り返すことにより、図9に示すように、第1仮想領域33Aに複数の第1樹脂パターン33P1を形成する。
次に、図10に示すように、ナノインプリント用モールド1の第2パターン平面7Sを、樹脂層33の第2仮想領域33Bの一部に押し付ける。第2パターン平面7Sを第2仮想領域33Bに押し付ける深さは、第2凹パターン7Pの各スペース部の深さT7Cと同じか、それよりも深くする。ナノインプリント用モールド1の平面7SDは、上述のように盛り上げ部5と交差しないことが好ましい。何故なら、第1パターン平面5Sとは独立して、第2パターン平面7Sを第2仮想領域33Bの一部に押し付けることが容易となり、その結果、後述のように第1凹パターン5Pとは独立して、第2凹パターン7Pを樹脂層33に転写することが容易となるためである。なお、樹脂層33として熱可塑性樹脂を用いた場合、第2パターン平面7Sを第2仮想領域33Bの一部に押し付ける前に、第2仮想領域33Bの当該一部を樹脂層33のガラス転移温度以上に加熱する。
続いて、図10に示すように第2パターン平面7Sを第2仮想領域33Bの一部に押し付けた状態で、第2仮想領域33Bの当該一部を硬化させる。これは、樹脂層33として紫外線硬化性樹脂を用いた場合、第2仮想領域33Bの当該一部に紫外線を照射することにより行うことができる。その際、ナノインプリント用モールド1が石英等の紫外線に対する透過率の高い材料で構成されている場合、紫外線をナノインプリント用モールド1の上方から照射し、ナノインプリント用モールド1内を透過させて第2仮想領域33Bの当該一部に照射することができる。また、樹脂層33として熱可塑性樹脂を用いた場合、第2仮想領域33Bの当該一部の温度をそのガラス転移温度以下とすることにより行うことができる。
そして、ナノインプリント用モールド1を樹脂層33から離間させると、図11(A)(B)に示すように、第2仮想領域33Bの当該一部に、第2凹パターン7Pが転写される。その結果、第2仮想領域33Bの当該一部に、第2樹脂パターン33P2が形成される。
そして、第2仮想領域33Bの他の領域について、図10及び図11(A)(B)に示したような工程を繰り返すことにより、図12に示すように、第2仮想領域33Bに複数の第2樹脂パターン33P2を形成する。
次に、図13(A)に示すように、例えばスピン塗布法によって、第1樹脂パターン33P1及び第2樹脂パターン33P2を埋め込むように、樹脂層33上に樹脂層37を形成する。樹脂層37の表面は略平坦になるようにする。樹脂層37としては、例えばシリコン含有樹脂を用いることができる。
続いて、図13(B)に示すように、樹脂層37のうち、第1樹脂パターン33P1上及び第2樹脂パターン33P2上の領域を選択的にエッチングすることにより、樹脂層33のうち、第1樹脂パターン33P1と第2樹脂パターン33P2のパターンの上端部に対応する領域を露出させる。このエッチングは、例えば、エッチングガスとしてCF又はCFとOの混合ガスを用いた反応性イオンエッチング法により行うことができる。
続いて、図14(A)に示すように、樹脂層37をマスクとして用いて半導体層31が露出するまで樹脂層33をエッチングする。即ち、樹脂層37が残るように樹脂層33のみを選択的にエッチングして、半導体層31を露出させる。このエッチングは、樹脂層33がシリコン非含有樹脂であり、樹脂層37がシリコン含有樹脂である場合、例えばエッチングガスとしてO又はOとCFの混合ガスを用いた反応性イオンエッチング法によって行うことができる。
続いて、図14(B)に示すように、樹脂層33及び樹脂層37をマスクとして用いて、半導体層31を所定の深さエッチングする。これは、例えば、エッチングガスとしてCF又はCFとOの混合ガスを用いた反応性イオンエッチング法により行うことができる。
続いて、図15(A)に示すように、半導体層31上に残存する樹脂層33及び樹脂層37を除去する。これは、例えば、Oガスをアッシングガスとして用いたアッシング処理により行うことができる。これにより、半導体層31には、複数の回折格子31P1及び複数のアライメントマーク31P2が形成される。
回折格子31P1は、Y軸に沿った方向に周期構造を有するラインアンドスペースパターンからなる。具体的には、回折格子31P1は、X軸方向にそれぞれ延びる同形状の複数のライン部と、X軸方向にそれぞれ延びる同形状の複数のスペース部とからなる。回折格子31P1のスペース部のY軸方向の幅W31P1Cは、例えば50nm〜200nmであり、回折格子31P1のライン部のY軸方向の幅W31P1Vは、例えば50nm〜200nmである。回折格子31P1の周期λ31P1は、例えば、150nm〜300nmである。回折格子31P1のZ軸方向の深さT31P1は、例えば10nm〜100nmである。
アライメントマーク31P2は、本実施形態においては、Y軸に沿った方向に周期構造を有するラインアンドスペースパターンからなる。具体的には、アライメントマーク31P2は、X軸方向にそれぞれ延びる同形状の複数のライン部と、X軸方向にそれぞれ延びる同形状の複数のスペース部とからなる。アライメントマーク31P2のスペース部のY軸方向の幅W31P2Cは、例えば0.5μm〜5μmであり、アライメントマーク31P2のライン部のY軸方向の幅W31P2Vは、例えば0.5μm〜5μmである。アライメントマーク31P2の周期λ31P2は、例えば、1μm〜10μmである。アライメントマーク31P2のZ軸方向の深さT31P2は、例えば10nm〜100nmである。
続いて、図15(B)に示すように、例えば有機金属気相成長法によって、回折格子31P1及びアライメントマーク31P2を埋め込むように、半導体層39を形成する。半導体層39は、例えば半導体層31と同様の半導体材料からなる。半導体層31と半導体層39とで、第2クラッド層41となる。
このようにして、図16に示すように、半導体層31に複数の回折格子31P1とアライメントマーク31P2がナノインプリント法によって形成される。
その後、第2クラッド層41、第2光閉じ込め層29、活性層27、第1光閉じ込め層25、及び第1クラッド層23をウェットエッチングすることにより半導体メサを形成する(図17参照)。さらに、その半導体メサを埋め込むメサ埋め込み層49を形成した後、メサ埋め込み層49及び第2クラッド層41上に第3クラッド層43を形成する。メサ埋め込み層49は、例えばFeがドープされたInP等の半絶縁性III-V族化合物半導体からなる。メサ埋め込み層49は、第1導電型のInP等からなるIII-V族化合物半導体層及び第2導電型のInP等からなるIII-V族化合物半導体層とが積層された積層構造を有してもよい。第3クラッド層43は、例えば第2導電型のInP等のIII-V族化合物半導体からなる。なお、第3クラッド層43を形成しなくてもよい。その後、第3クラッド層43上に、コンタクト層45及び上部電極47をこの順に形成する。コンタクト層45は、例えば第2導電型のGaInAs等のIII-V族化合物半導体からなる。上部電極47は、例えばTi/Pt/Auからなる積層構造を有する。また、半導体基板21の裏面上に下部電極51を形成する。下部電極51は、例えばAuGeNi合金からなる。
半導体層31に複数のアライメントマーク31P2を形成した後の各工程においては、アライメントマーク31P2を用いたリソグラフィー工程が適宜行われる。そして、半導体基板21をへき開して半導体レーザバーを製造し、対向する一対のへき開面に反射率制御等を目的とする保護膜を形成する。その後、半導体レーザバーを切断して、個々の半導体レーザ素子を製造する。このようにして、図17に示すように、回折格子31P1を有する分布帰還型半導体レーザ60が得られる。
上述のような本実施形態の分布帰還型半導体レーザの製造方法では、ナノインプリント用モールド1を用いたナノインプリント法によって複数種類の微細構造(回折格子31P1及びアライメントマーク31P2)を形成している。ナノインプリント用モールド1においては、上述のように互いに異なる2つの凹パターン(第1凹パターン5P及び第2凹パターン7P)をそれぞれ有する第1パターン平面5Sと第2パターン平面7Sが互いに非平行であるため(図1参照)、第1凹パターン5Pと第2凹パターン7Pとを独立して樹脂層に押し付けることが可能である(図7及び図10参照)。即ち、一つのナノインプリント用モールド1を用いて、複数種類の凹パターンを独立して樹脂層33に転写することが可能である。そのため、本実施形態の分布帰還型半導体レーザの製造方法によれば、複数種類の微細構造を形成するための工程数が減少するため製造コストを低減させることが可能であると共に、複数種類の凹パターンを形成する際にモールドを交換する必要がないため、形成される回折格子31P1とアライメントマーク31P2の相対的な位置関係が所望の関係からずれてしまうことを抑制することができる。
本発明は上述の実施形態に限定されず、様々な変形態様が可能である。
例えば、上述の実施形態では、ナノインプリント用モールド1の第1主面3F1と第1パターン平面5Sとは平行であり、第2主面3F2と第2パターン平面7Sとは平行であったが(図1参照)、第1パターン平面5Sと第2パターン平面7Sとが非平行であれば、第1主面3F1と第1パターン平面5Sとは非平行であってもよく、第2主面3F2と第2パターン平面7Sとは非平行であってもよい。
また、上述の実施形態では、アライメントマーク31P2は、ラインアンドスペースパターンであったが(図15及び図16参照)、このような態様に限られない。例えば、アライメントマーク31P2は、格子状に配置された複数のドットからなるドットパターンであってもよい。その場合、ナノインプリント用モールド1の第2凹パターン7Pは、このドットパターンに対応した凹パターンとなる。
また、上述の実施形態では、ナノインプリント用モールド1は、凹パターンが形成されたパターン平面を有する盛り上げ部を2個(盛り上げ部5及び盛り上げ部7)備えているが(図1参照)、ナノインプリント用モールド1は、凹パターンが形成されたパターン平面を有する盛り上げ部を3個以上有してもよい。この場合、各盛り上げ部の凹パターンが形成されたパターン平面は、互いに非平行となるようにする。さらに、この場合、上述の実施形態において平面5SDが盛り上げ部7と交差しないことが好ましい理由、及び、平面7SDが盛り上げ部5と交差しないことが好ましい理由(図1、図7、及び図10参照)と同様の理由により、複数の盛り上げ部の任意の一つのパターン平面を延長した平面は、当該任意の一つのパターン平面の凹パターンの最深部まで平行移動した場合に、他の複数の盛り上げ部と交差しないことが好ましい。
また、上述の実施形態では、ナノインプリント用モールド1の第1凹パターン5Pは分布帰還型半導体レーザ60の回折格子31P1をナノインプリント法で形成するための凹パターンであり、第2凹パターン7Pは、アライメントマーク31P2をナノインプリント法で形成するための凹パターンであったが、このような態様に限られない。例えば、第1凹パターン5Pと第2凹パターン7Pの双方を、回折格子をナノインプリント法で形成するための凹パターンとしてもよい。例えば、第1凹パターン5Pと第2凹パターン7Pとを、互いに異なる周期の回折格子に対応する凹パターンとすることができる。この場合、樹脂層33の第1仮想領域33Aに第1凹パターン5Pと第2凹パターン7Pに対応する形状をそれぞれ転写することができるため(図7〜図9参照)、一つの半導体基板21を用いて、異なる周期の回折格子を有する複数種類の分布帰還型半導体レーザを製造することができる。
1・・・ナノインプリント用モールド、3・・・モールド基体部、5・・・盛り上げ部、5P・・・(第1)凹パターン、5S・・・(第1)パターン平面、7・・・盛り上げ部、7P・・・(第2)凹パターン、7S・・・(第2)パターン平面。

Claims (4)

  1. モールド基体部と、
    前記モールド基体部に設けられた複数の盛り上げ部と、
    を備え、
    前記複数の盛り上げ部のそれぞれは、ナノインプリント用の凹パターンが形成されたパターン平面を有し、
    前記複数の盛り上げ部の複数の前記パターン平面の複数の前記凹パターンは、互いに異なる形状を有し、
    前記複数の盛り上げ部の前記複数のパターン平面は、互いに非平行であることを特徴とするナノインプリント用モールド。
  2. 前記複数の盛り上げ部の任意の一つの前記パターン平面を延長した平面は、当該任意の一つの前記パターン平面の前記凹パターンの最深部まで平行移動した場合に、他の前記複数の盛り上げ部と交差しないことを特徴とする請求項1に記載のナノインプリント用モールド。
  3. 半導体基板上に半導体層を形成する工程と、
    ナノインプリント法によって前記半導体層に複数種類の微細構造を形成するナノインプリント工程と、
    を有し、
    前記ナノインプリント工程は、
    前記半導体層上に樹脂層を形成する工程と、
    請求項1又は2に記載のモールドの前記複数の盛り上げ部の前記複数のパターン平面のうち一つの前記パターン平面を前記樹脂層の一部に押し付ける工程と、
    前記一つのパターン平面を前記樹脂層の前記一部に押し付けた状態で前記樹脂層の前記一部を硬化させる工程と、
    請求項1又は2に記載のモールドの前記複数の盛り上げ部の前記複数のパターン平面のうち他の一つの前記パターン平面を前記樹脂層の他の一部に押し付ける工程と、
    前記他の一つのパターン平面を前記樹脂層の前記他の一部に押し付けた状態で前記樹脂層の前記他の一部を硬化させる工程と、
    硬化した前記樹脂層をマスクの少なくとも一部として用いて前記半導体層をエッチングすることにより、前記半導体層に前記複数種類の微細構造を形成する工程と、
    を含むことを特徴とする半導体光デバイスの製造方法。
  4. 前記半導体光デバイスは、前記複数種類の微細構造の一つとして回折格子を有し、
    前記一つのパターン平面の前記凹パターンは、前記回折格子の形状に対応することを特徴とする請求項3に記載の半導体光デバイスの製造方法。
JP2009120096A 2009-05-18 2009-05-18 ナノインプリント用モールド及びそれを用いた半導体光デバイスの製造方法 Pending JP2010264720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009120096A JP2010264720A (ja) 2009-05-18 2009-05-18 ナノインプリント用モールド及びそれを用いた半導体光デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009120096A JP2010264720A (ja) 2009-05-18 2009-05-18 ナノインプリント用モールド及びそれを用いた半導体光デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2010264720A true JP2010264720A (ja) 2010-11-25

Family

ID=43362145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009120096A Pending JP2010264720A (ja) 2009-05-18 2009-05-18 ナノインプリント用モールド及びそれを用いた半導体光デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2010264720A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012164824A1 (ja) * 2011-06-03 2012-12-06 パナソニック株式会社 微細構造体の製造方法および微細構造金型
JP2014170840A (ja) * 2013-03-04 2014-09-18 Toshiba Corp パターン形成方法及びパターン形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012164824A1 (ja) * 2011-06-03 2012-12-06 パナソニック株式会社 微細構造体の製造方法および微細構造金型
KR101470959B1 (ko) * 2011-06-03 2014-12-10 파나소닉 주식회사 미세구조체의 제조방법 및 미세구조 금형
JPWO2012164824A1 (ja) * 2011-06-03 2015-02-23 パナソニック株式会社 微細構造体の製造方法および微細構造金型
US9400427B2 (en) 2011-06-03 2016-07-26 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing fine structure body and fine structure mold
JP2014170840A (ja) * 2013-03-04 2014-09-18 Toshiba Corp パターン形成方法及びパターン形成装置

Similar Documents

Publication Publication Date Title
JP5742517B2 (ja) サンプルドグレーティングの形成方法及び半導体レーザの製造方法
KR100989312B1 (ko) 미세 패턴의 제조 방법 및 광학 소자
US7727410B2 (en) Process for formation of three-dimensional photonic crystal
KR20100047268A (ko) 임프린트 방법 및 임프린트 방법을 사용하는 기판의 가공 방법
US20090166317A1 (en) Method of processing substrate by imprinting
JP2009182075A (ja) インプリントによる構造体の製造方法
JP5326806B2 (ja) 半導体光素子を作製する方法
JP2010251601A (ja) テンプレート及びその製造方法、並びにパターン形成方法
US8636498B2 (en) Method for manufacturing nano-imprint mold, method for forming resin pattern by nano-imprint technique, and nano-imprint mold
JP2012035578A (ja) ナノインプリント用モールド
JP5644192B2 (ja) 積層樹脂膜の形成方法及び半導体デバイスの製造方法
CN103597619A (zh) 制造装置的方法
JP2011165855A (ja) パターン形成方法
US20090032997A1 (en) Resin pattern formation method
JP5605102B2 (ja) 半導体レーザ素子の製造方法
US8409889B2 (en) Method for producing semiconductor optical device
US20080283493A1 (en) Method for forming etching mask, method for fabricating three-dimensional structure and method for fabricating three-dimensional photonic crystalline laser device
JP2010264720A (ja) ナノインプリント用モールド及びそれを用いた半導体光デバイスの製造方法
US8617912B2 (en) Method for manufacturing semiconductor laser
JP5549245B2 (ja) ナノインプリント法による回折格子の形成方法
JP2010263124A (ja) Iii−v族半導体光デバイスの製造方法
JP2014135323A (ja) 半導体光素子の製造方法
JP2011040687A (ja) 半導体レーザの製造方法
JP5344530B2 (ja) エッチングマスクの形成方法、3次元構造体の製造方法及び3次元フォトニック結晶レーザー素子の製造方法
JP2014060212A (ja) 半導体量子カスケードレーザを作製する方法