JP2010262963A

JP2010262963A - ホール素子の製造方法およびホール素子

Info

Publication number: JP2010262963A
Application number: JP2009110459A
Authority: JP
Inventors: Tomoyuki Yamazaki; 智幸山崎
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2009-04-30
Filing date: 2009-04-30
Publication date: 2010-11-18
Anticipated expiration: 2029-04-30
Also published as: JP5171725B2

Abstract

【課題】ホール素子を製造するにあたって、半導体単結晶材料の材料効率をよくするとともに、素子と電極との電気的接続を信頼性の高いものとし、また、ダイシングブレードの長寿命化をはかる。
【解決手段】製造上の支持基板側で半導体単結晶薄膜からホール素子のチップ１４ａを剥離可能に形成し、これとは別工程で、ホール素子の大きさに予め切り出されたコア基板２１上に絶縁層２２を形成し、その絶縁層２２上に導電性接着剤を用いてそれぞれ一対の入力用電極２３，２３と出力用電極２４，２４とを含む電極部２５を形成し、上記支持基板から剥離したチップ１４ａをコア基板２１の電極部２５に実装する。
【選択図】図１ｅ

Description

本発明は、半導体単結晶材料を用いたホール素子の製造方法に関し、さらに詳しく言えば、半導体単結晶材料の材料効率を良くし、さらに、ホール素子と電極との電気的接続状態を安定にする技術に関するものである。

ホール素子は、厚さが数μｍの半導体薄膜で形成され、ホール効果を利用して電界や磁界を電気信号に変換して出力する磁気センサであり、通常、半導体薄膜にはＩｎＳｂあるいはＩｎＡｓ等が用いられている。

その製造方法には、いくつかの方法が知られているが、例えば特許文献１に記載されている発明では、まず、図２ａに示すように、シリコンウエハー２６を支持体とし、このシリコンウエハー２６の一方の面側に酸化処理を施して二酸化シリコンの薄い絶縁層２８を形成する。そして、この絶縁層２８上に半導体薄膜３０を形成する。

次に、図２ｂに示すように、半導体薄膜３０にフォトリソグラフィ等により素子３２を形成するとともに、素子３２の周りに入力用電極および出力用電極として用いられるオーミック電極３４を形成する。

そして、図２ｃに示すように、Ｓｉ_３Ｎ_４（窒化ケイ素）等により、素子３２とオーミック電極３４とを覆う絶縁膜３６を形成したのち、図２ｄに示すように、その絶縁膜３６上に接着剤層４０を介して素子基板３８を接着する。

次に、図２ｅに示すように、シリコンウエハー２６をエッチングにより除去して、絶縁層２８を露出させたのち、絶縁層２８をエッチングして、図２ｆに示すように、電極形成用の穴４２を開ける。

その後、図２ｇに示すように、穴４２を埋めるようにオーミック電極３４の電極端子４４を形成し、残りの絶縁層２８上に絶縁膜４６を形成する。電気的特性試験を行ったのちに、最終工程として、一点鎖線４８の位置でダイシングして個々のホール素子を得る。

この製造方法によれば、シリコンウエハー２６上に表面酸化によって二酸化シリコンの絶縁層２８を形成するようにしているため、薄膜でありながら緻密で絶縁性能に優れた絶縁膜が得られ、これにより素子全体の薄型化と高感度化とがはかれる。

特許第３１６１６１０号公報

しかしながら、上記従来技術では、絶縁層２８上の半導体薄膜３０をパターニングして素子３２を形成する際、素子３２の周囲にオーミック電極３４の形成領域を確保する必要があるため、素子３２を高密度に形成することができない。また、パターニングにより除去される半導体材料が多くなり、使用する半導体材料の材料効率がよくない、という問題がある。

また、素子の凹凸をカバーするため接着剤層４０を厚めに塗る必要があり、結果として、ホール素子を含む磁気回路の磁気抵抗が大きくなってしまい、素子感度が低下してしまう、という問題もある。

また、フォトリソグラフィ等により素子３２を形成する際、素子３２の端面が逆テーパ状となることがあり、この状態でオーミック電極３４を形成すると、素子３２の端縁でオーミック電極３４が切断されてしまう、いわゆる電極の段切れが発生することがある。

また、図２ｇに示すように、ダイシングにより個々のホール素子を切り出す際、厚みのある積層体を接着剤層４０を含めてダイシングするため、ダイシングブレードの寿命が短くなる、という問題もある。

したがって、本発明の課題は、ホール素子を製造するにあたって、素子の集積度を上げ、半導体単結晶材料の材料効率をよくするとともに、素子と電極との電気的接続を信頼性の高いものとし、また、ダイシングブレードの長寿命化をはかることにある。

上記課題を解決するため、本発明のホール素子の製造方法は、製造上の支持基板の一方の面側に剥離可能な接着剤層を介してホール素子として用いられる半導体単結晶材料の層を積層する工程と、上記半導体単結晶材料の層を研磨して半導体単結晶薄膜を形成する工程と、上記半導体単結晶薄膜を個々の素子に分離して複数のチップとする工程と、マザーコア基板から上記ホール素子の大きさに予め切り出されたコア基板上に絶縁層を形成し、上記絶縁層上に導電性接着剤を用いてそれぞれ一対の入力用電極と出力用電極とを含む電極部を形成する工程と、上記チップを上記接着剤層から剥離して、上記電極部に実装する工程とを含むことを特徴としている。

本発明の好ましい態様によれば、上記チップを上記電極部に実装したのち、その実装面側に保護膜が形成される。

また、上記半導体単結晶材料として、ＩｎＳｂまたはＩｎＡｓが好ましく採用される。また、上記コア基板は磁性体により形成される。

本発明には、上記の製造方法によって製造されたホール素子も含まれる。

本発明によれば、製造上の支持基板側で半導体単結晶薄膜からホール素子のチップを剥離可能に形成し、これとは別工程で、ホール素子の大きさに予め切り出されたコア基板上に絶縁層を形成し、その絶縁層上に導電性接着剤を用いてそれぞれ一対の入力用電極と出力用電極とを含む電極部を形成し、上記支持基板から剥離したチップをコア基板の電極部に実装するようにしたことにより、半導体単結晶材料の材料効率をよくしてより多くのチップを得ることができる。

また、導電性接着剤を用いることで、チップの転写プロセスを単純化することができる。すなわち、シルク印刷した導電性接着剤を用いることで、接着と電極形成の２つの工程を１つにまとめ、ホール素子を含む磁気回路の磁気抵抗を小さく作れるため、高感度のホール素子を作製することができる。

また、あらかじめ形成されている導電性接着剤よりなる電極部にチップを実装するため、電極の段切れをなくすことができる。

また、基板をダイシングするにしても、接着剤等が塗布されていないマザーコア基板をダイシングするだけであるため、ダイシングブレードの長寿命化をはかることができる。

本発明のホール素子の製造方法を説明するための模式的な断面図。本発明のホール素子の製造方法を説明するための模式的な断面図。本発明のホール素子の製造方法を説明するための模式的な断面図。本発明のホール素子の製造方法を説明するための模式的な斜視図。本発明のホール素子の製造方法を説明するための模式的な斜視図。本発明のホール素子の製造方法を説明するための模式的な断面図。従来技術によるホール素子の製造方法を説明するための模式的な断面図。従来技術によるホール素子の製造方法を説明するための模式的な断面図。従来技術によるホール素子の製造方法を説明するための模式的な断面図。従来技術によるホール素子の製造方法を説明するための模式的な断面図。従来技術によるホール素子の製造方法を説明するための模式的な断面図。従来技術によるホール素子の製造方法を説明するための模式的な断面図。従来技術によるホール素子の製造方法を説明するための模式的な断面図。

次に、図１ａ〜図１ｆにより、本発明の実施形態について説明するが、本発明はこれに限定されるものではない。

まず、図１ａに示すように、製造上の支持基板１１の一方の面側に剥離可能な接着剤を塗布して接着剤層１２を形成し、この接着剤層１２上に半導体単結晶材料の層１３を積層する。

なお、剥離可能な接着剤としては、日産化学社製のＷａｆｅｒＢＯＮＤ（商品名）を例示できる。また、高い感度を得るうえで、半導体単結晶材料には、ＩｎＳｂ（インジウムアンチモン）やＩｎＡｓ（インジウムヒ素）等が好ましく採用される。

この実施形態では、半導体単結晶材料をあらかじめ層状として接着剤層１２上に積層しているが、スパッタ法等により、接着剤層１２上に半導体単結晶材料の層１３を積層してもよい。

次に、図１ｂに示すように、積層した半導体単結晶材料の層１３を均一に研磨して、例えば５μｍ以下の半導体単結晶薄膜１４とする。

そして、図１ｃに示すように、半導体単結晶薄膜１４をフォトリソグラフィ等によりパターニングして、ホール素子のチップ１４ａを形成する。チップ１４ａは支持基板１１から容易に剥離され、単体として搬送できる。

この場合、チップ１４ａの周りに電極形成領域を確保する必要がないため、半導体単結晶薄膜１４からより多くのチップ１４ａを得ることができる。すなわち、使用する半導体単結晶材料の材料効率をよくすることができる。

なお、半導体単結晶材料の層１３をパターニングして複数のチップ１４ａに分離したのち、研磨して薄膜化する方法もあるが、これによると、エッジ部分に研磨による垂れが生ずることがあるため、研磨を先に行うことが好ましい。

次に、図１ｄを参照して、別工程として、図示しないマザーコア基板からダイシングによりホール素子の大きさにあらかじめ切り出されたコア基板２１上に絶縁層２２を形成し、この絶縁層２２の上に導電性接着剤により、それぞれ一対の入力電極２３，２３および出力電極２４，２４とを含む電極部２５をシルク印刷等により形成する。

マザーコア基板からコア基板２１を切り出すにあたって、マザーコア基板には絶縁層や接着剤層が形成されていないため、ダイシングを容易に行うことができ、ダイシングブレードの長寿命化がはかれる。

そして、図１ｅに示すように、支持基板１１から剥離したチップ１４ａを電極部２５に実装する。すなわち、チップ１４ａを入力電極２３，２３と出力電極２４，２４とにより囲まれた空間内に嵌合して、チップ１４ａを入力電極２３，２３と出力電極２４，２４とに電気的・機械的に接続する。これにより、目的とするホール素子１０が形成される。

この製造方法によれば、チップ１４ａの端面がパターニングに起因して逆テーパ面となっていても、導電性接着剤はそれになじむように変形するため、電極の段切れ等が発生することがなく、電気的・機械的接続に高い信頼性が得られる。むしろ、チップ１４ａを上記電極２３，２３；２４，２４間に嵌合するうえで、チップ１４ａの端面が逆テーパ面となっている方が好ましいと言える。

そして、好ましくはホール素子１０の電気的特性を検査したのち、最終工程として、図１ｆに示すように、ＳｉＯ_２（二酸化ケイ素）、Ｓｉ_３Ｎ_４（窒化ケイ素）等により、チップ１４ａおよび電極部２５上に保護膜３１を形成する。

ホール素子１０を使用する場合、入力電極２３，２３と出力電極２４，２４には、図示しないリード線が接続されるため、保護膜３１を成膜しない領域が設けられるが、入力電極２３，２３と出力電極２４，２４とにリード線を接続したのち、保護膜３１を形成してもよい。

１０ホール素子
１１製造上の支持基板
１２接着剤層
１３半導体単結晶材料の層
１４半導体単結晶薄膜
１４ａチップ
２１コア基板
２２絶縁層
２３入力用電極
２４出力用電極
２５電極部
３１保護膜

Claims

ホール素子の製造方法において、
製造上の支持基板の一方の面側に剥離可能な接着剤層を介してホール素子として用いられる半導体単結晶材料の層を積層する工程と、
上記半導体単結晶材料の層を研磨して半導体単結晶薄膜を形成する工程と、
上記半導体単結晶薄膜を個々の素子に分離して複数のチップとする工程と、
マザーコア基板から上記ホール素子の大きさに予め切り出されたコア基板上に絶縁層を形成し、上記絶縁層上に導電性接着剤を用いてそれぞれ一対の入力用電極と出力用電極とを含む電極部を形成する工程と、
上記チップを上記接着剤層から剥離して、上記電極部に実装する工程とを含むことを特徴とするホール素子の製造方法。
上記チップを上記電極部に実装したのち、その実装面側に保護膜を形成することを特徴とする請求項１に記載のホール素子の製造方法。
上記半導体単結晶材料として、ＩｎＳｂまたはＩｎＡｓを用いることを特徴とする請求項１または２に記載のホール素子の製造方法。
上記コア基板を磁性体より形成することを特徴とする請求項１ないし３のいずれか１項に記載のホール素子の製造方法。
請求項１ないし請求項４のいずれか１項に記載のホール素子の製造方法によって製造されたホール素子。