JP2010258816A - 情報転送装置、情報転送方法および情報中継装置 - Google Patents

Abstract

【課題】符号変換を実施しながらも、符号変換前の符号で伝送した区間で発生したビット誤り数を受信側で正しく測定できるようにする。
【解決手段】ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号を第２の伝送符号に変換する第１の符号変換手段（３３、３４、３５）と、第２の伝送符号を伝送する伝送手段（３７、４１）と、伝送された第２の伝送符号を第１の伝送符号に戻す第２の符号変換手段（４３、４４、４５）とを有し、第１の符号変換手段（３３、３４、３５）は、第１の伝送符号に生じているビット誤り数に相当する値を第２の伝送符号の特定領域に格納し、第２の符号変換手段（４３、４４、４５）は、ビット誤り数に相当する値を用いて、第１の伝送符号のビット誤り数を特定できる領域に格納する値を適正化する。
【選択図】図１

Description

本発明は、情報転送装置、情報転送方法および情報中継装置に関する。

現在、ＩＥＥＥ ８０２．３ Ｗｏｒｋｉｎｇ Ｇｒｏｕｐにおいて、１０Ｇｂ／ｓを超えるインタフェース速度のイーサネット（Ｅｔｈｅｒｎｅｔ：登録商標）規格（ＩＥＥＥ８０２．３ｂａ ４０／１００ＧｂＥ）に関し、２０１０年中頃を目標に標準化作業が進められている。この標準化作業は、現時点ではドラフト２．０（非特許文献１）まで進捗しており、最終追加機能が完了している。

この標準化規格では、１０Ｇｂ／ｓを超えるインタフェースとなることで、並列化を意識したデータ伝送方式（ＭＬＤ：Ｍｕｌｔｉ-Ｌａｎｅ Ｄｉｓｔｒｉｂｕｔｉｏｎ）が取り入れられている。並列伝送となることで、１レーン当たりのデータ速度数を低く抑えることが可能となり、物理的に実現が容易となる。ただし、並列伝送では、伝送路要因（ファイバ中の分散やケーブル長の差など）により、レーン間の伝送遅延にバラツキ（スキュー）が生じる可能性がある。ＭＬＤでは、この影響を抑圧する目的で、全レーンに対して周期的にスキュー調整用マーカーを挿入して送信し、受信側ではこのマーカーを用いて伝送遅延のバラツキを修正する仕組みを採用している。また、伝送路の状態（ビット誤り状況）を監視する目的で、このマーカー中にレーンを識別するパターンの他にＢＩＰ-８値を送信時に格納し、受信側ではこのＢＩＰ-８値を元にしてビット誤り数を認識できるようにしている。

図９は、ＭＬＤデータ伝送方式を用いる情報転送装置のレイヤ構成例を示すブロック図である。ここでは、２台のイーサネット端末（Ｅｎｏｄｅ）１０、２０がケーブルで接続されている例を示す。また、図９では、説明を簡単とするために、イーサネット端末１０からイーサネット端末２０方向の一方向のみを示し、説明に関係のない部分については省略する。

イーサネット端末１０は、ＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）１１、ＰＣＳ（Ｐｈｙｓｉｃａｌ Ｃｏｄｉｎｇ Ｓｕｂｌａｙｅｒ）１２、ＰＭＡ（Ｐｈｙｓｉｃａｌ Ｍｅｄｉｕｍ Ａｔｔａｃｈｍｅｎｔ）サブレイヤ１３、ＰＭＤ（Ｐｈｙｓｉｃａｌ Ｍｅｄｉｕｍ Ｄｅｐｅｎｄｅｎｔ）サブレイヤ１４を有する。イーサネット端末２０は、ＰＭＤサブレイヤ２１、ＰＭＡサブレイヤ２２、ＰＣＳ２３およびＭＡＣ２４を有する。

イーサネット端末１０内のＭＡＣ１１は、送信しようとするフレームをＰＣＳ１２に入力する。ＰＣＳ１２は、符号化およびスクランブル処理を行い、得られた信号を複数のレーンに振分ける。ＰＭＡサブレイヤ１３は、ＰＣＳ１２により振分けられた信号を、レーン数と物理線（光波長やケーブル）数が一致している場合はそのまま、レーン数と物理線数が一致しない場合はいくつかのレーン毎に、ビット多重する。ＰＭＤサブレイヤ１４は、ＰＭＡサブレイヤ１３によりビット多重された信号を、ケーブルに向けて送信する。

イーサネット端末２０内のＰＭＤサブレイヤ２１は、ケーブルを介して伝送された信号を受信する。ＰＭＡサブレイヤ２２は、ＰＭＤサブレイヤ２１の受信した信号を多重分離し、レーン毎の信号に戻す。ＰＣＳ２３は、レーン間のスキューを調整し、イーサネット端末１０内のＰＣＳ１２と逆の処理を行って、得られたフレームをＭＡＣ２４に出力する。

図１０は、図９に示す情報転送装置内のＰＣＳ１２、２３の構成例を示すブロック図である。図９では、イーサネット端末１０に関しては送信に関する構成のみ、イーサネット端末２０に関しては受信に関する構成のみを示しているが、通常は、イーサネット端末１０、２０がそれぞれ送信と受信の双方の構成を有する。図１０では、ひとつのＰＣＳにＰＣＳ１２および２３の双方の構成を含むものとして説明する。

図１０に示すＰＣＳは、送信用（ＰＣＳ１２）として、６４Ｂ／６６Ｂエンコーダ２１、スクランブラ１２２、ブロック振分け部１２３およびマーカー挿入部１２４を有する。また、受信用（ＰＣＳ２３）として、ブロック処理部２３１、スキュー調整部２３２、ＢＥＲモニタ２３３、マーカー除去・シリアル変換部２３４、デスクランブラ２３５および６４Ｂ／６６Ｂデコーダ２３６を有する。

６４Ｂ／６６Ｂエンコーダ２１は、標準化規格では「６４Ｂ／６６Ｂ Ｅｎｃｏｄｅ」として規定され、入力されたフレームを６４Ｂ／６６Ｂブロック符号に符号化する。スクランブラ１２２は、標準化規格では「Ｓｃｒａｍｂｌｅ」として規定され、６４Ｂ／６６Ｂブロック符号のヘッダ（２ビット）を除いたペイロード（６４ビット）部分に対して、スクランブルを掛ける。ブロック振分け部１２３は、標準化規格では「Ｂｌｏｃｋ Ｄｉｓｔｒｉｂｕｔｉｏｎ」として規定され、スクランブルが掛けられた信号を、６４Ｂ／６６Ｂブロック単位に、ラウンドロビン方式で複数のレーンに振分ける。マーカー挿入部１２４は、標準化規格では「Ａｌｉｇｎｍｅｎｔ Ｉｎｓｅｒｔｉｏｎ」として規定され、レーン当たり１６３８４ブロックに１個の固定された周期で、スキュー調整用の６６ビットのマーカーを挿入する。

ブロック処理部２３１は、標準化規格では「Ｌａｎｅ Ｂｌｏｃｋ Ｓｙｎｃ」として規定され、図９のＰＭＤサブレイヤ２１とＰＭＡサブレイヤ２２を介して受信した信号を、ブロック単位に処理する。この際、レーン間でスキューが発生していることが多い。スキュー調整部２３２は、標準化規格では「Ａｌｉｇｎｍｅｎｔ Ｌｏｃｋ Ｌａｎｅ Ｄｅｓｋｅｗ」として規定され、レーン間で発生したスキューを、各レーンに挿入されているマーカーを用いて検知して調整する。ＢＥＲモニタ２３３は、標準化規格では「ＢＥＲ Ｍｏｎｉｔｏｒ」として規定され、ビット誤り数を検出する。マーカー除去・シリアル変換部２３４は、標準化規格では「Ｌａｎｅ Ｒｅｏｒｄｅｒ」および「Ａｌｉｇｎｍｅｎｔ Ｒｅｍｏｖａｌ」として規定され、スキューが調整された信号を複数レーンより再びシリアルの６４Ｂ／６６Ｂブロック符号列に戻すとともに、スキュー調整に用いられたマーカーを取り除く。デスクランブラ２３５は、標準化規格では「Ｄｅｓｃｒａｍｂｌｅ」として規定され、シリアルの６４Ｂ／６６Ｂブロック符号列信号をデスクランブルする。６４Ｂ／６６Ｂデコーダ２３６は、標準化規格では「６４Ｂ／６６Ｂ Ｄｅｃｏｄｅ」として規定され、６４Ｂ／６６Ｂブロック符号のデコードを実施し、得られた信号をＭＡＣ２４に向けて出力する。

図１１は、図１０に示すブロック振分け部１２３によるブロック符号の振り分け、および図１０に示すマーカー挿入部１２４によるマーカーの挿入を説明する図である。ここでは、レーン数をｎとする。ブロック振分け部１２３は、スクランブルが掛けられた信号を、６４Ｂ／６６Ｂブロック単位に、複数ｎ個のレーンに振分ける。マーカー挿入部１２４は、レーンごとに、１６３８４ブロックに１個の周期で、マーカーを挿入する。

図１２は、スキューの発生を説明する図である。複数のレーンに振分けられてケーブルを介して伝送された信号には、レーン間でスキューが発生する。各レーンに挿入されているマーカーを用いることで、スキューを検知して調整することができる。

図１３は、図１０に示すマーカー除去・シリアル変換部２３４の動作を説明する図である。マーカー除去・シリアル変換部２３４は、スキューが調整された信号からマーカーを取り除くと共に、複数レーンの信号をシリアルの６４Ｂ／６６Ｂブロック符号列に戻す。

図１４は、マーカーの信号構成例を説明する図である。マーカーは、２ビットのヘッダと、６４ビットのペイロードで構成される。ヘッダは、１ビット目が「１」、２ビット目が「０」に設定される。６４ビットのペイロードは、８ビット（１バイト）単位に区切られ、Ｍ０〜Ｍ２、ＢＩＰ₃、Ｍ４〜Ｍ６およびＢＩＰ₇が格納される。Ｍ０〜Ｍ２、Ｍ４〜Ｍ６はレーンの番号を示すパターンであり、Ｍ４〜６はＭ０〜２のビットパターンの極性を逆にしたものである。ＢＩＰ₃とＢＩＰ₇はビット誤り数の検出に用いるもので、ＢＩＰ-８値が格納される（詳細は後述する）。ＢＩＰ₇は、Ｍ０〜Ｍ２に対するＭ４〜Ｍ６と同様に、ＢＩＰ₃のビットパターンの極性を逆にしたものである。

図１５は、ＢＩＰ−８値の算出方法を説明する図であり、図１０に示すＰＣＳ内のブロック振分け部１２３により各レーンに振分けられた信号列と、マーカー挿入部１２４がスキュー調整用マーカー内に挿入するＢＩＰ−８値との関係を示す。この図において、個々の６４Ｂ／６６Ｂブロックを「６６Ｂ」で表し、これらのブロックのうち、スキュー調整用マーカーを括弧書きのＭで表す。また、各ブロック内のヘッダに続くペイロードを８ビット単位に「８Ｂ」として示す。さらに、ｉ個目の６４Ｂ／６６Ｂブロックのｊ番目のバイトを「（ｉ−ｊ）」とし、各ビットを「Ｂ」として示す。また、排他的論理和を○に＋で示す。

ＢＩＰ-８値の算出には、スキュー調整用マーカーの挿入周期である１６３８４ブロックの全ビットを用いる。ＢＩＰ-８値の算出は、８ビット単位に排他的論理和を求めることにより行う。ただし、ヘッダの２ビットについては、４ビット目と５ビット目として排他的論理和を求める。すなわち、各ブロックのヘッダ（１−ヘッダ）、（２−ヘッダ）、．．．の２ビットを４ビット目、５ビット目とし、すべてのヘッダ（１−ヘッダ）〜（１６３８４−ヘッダと、１６３８４ブロックのすべてのバイト（１−１）〜（１−８）、（２−１）、．．．、（１６３８４−８）との排他的論理和を求める。算出したＢＩＰ-８値は、次のマーカーのＢＩＰ₃とＢＩＰ₇に格納する。

図１６は、図１０に示すＰＣＳ内のＢＥＲモニタ２３３におけるビット誤り数検出を説明する図である。この図においても、図１５と同様の表記を用いる。

ＢＥＲモニタ２３３では、マーカー挿入部１２４でＢＩＰ-８値を算出したのと同様の方法で、排他的論理和の計算を実施する。ここで、１６３８４個のブロックの全てを排他的論理和した値と、次のマーカーのＢＩＰ₃（またはＢＩＰ₇）に格納されている値とで、さらに排他的論理和をとる。この際、１６３８４ブロックのどこか１ビットにビット誤りが存在する場合（例えば、３個目の６４Ｂ／６６Ｂブロックの５バイト目（３-５）の左から７ビット目がビット誤りとする）、最終的な排他的論理和の値のうち、ビット誤りが検出されたところ（演算結果の７ビット目）だけが「１」となり、他の値は全て「０」となる。この「１」の個数がビット誤りの数となる。

以上の説明からもわかるように、ＢＩＰ−８によるビット誤り数検出では、１６３８４個のブロックに対して、最大８個のビット誤りを検出できる。ＢＩＰ−８は十分に高品質な伝送路を対象としており、そのような伝送路に対して状態をモニタするには優れている。

イーサネットは、本来ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）技術であり、狭い範囲をカバーする構内ネットワークの構築に用いられてきた。しかし、コンピュータネットワークが進展するにあたり、より広範囲でイーサネットを利用する要求が高まってきている。このため、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）を介してイーサネット信号を伝送する技術も発展してきている。特に、広帯域の信号を伝送する規格としてＯＴＮ（Ｏｐｔｉｃａｌ Ｔｒａｎｓｐｏｒｔ Ｎｅｔｗｏｒｋ）がＩＴＵ-Ｔ Ｇ．７０９（非特許文献２）として標準化されている。

ＯＴＮは、そのフレームにエラー訂正符号を用いているため、長距離伝送においても非常に高品質な伝送路を提供可能となっている。イーサネット信号もＯＴＮを用いることで長距離を伝送することができると期待されており、新しく標準化が進むＩＥＥＥ ８０２．３ｂａ ４０／１００ＧｂＥ信号も、ＯＴＮにより広範囲に広がるネットワークで使用されると考えられる。ただし、４０Ｇｂ／ｓクラスのＯＴＮ規格であるＯＴＵ（Ｏｐｔｉｃａｌ-ｃｈａｎｎｅｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ）３／ＯＤＵ（Ｏｐｔｉｃａｌ-ｃｈａｎｎｅｌ Ｄａｔａ Ｕｎｉｔ）３／ＯＰＵ３のペイロードレートは、４０ＧｂＥのビットレートよりもわずかに低く、そのままでは伝送することができない。そこで、ＩＴＵ-Ｔにおいて、４０ＧｂＥ信号の伝送符号（６４Ｂ／６６Ｂブロック符号）を、５１２Ｂ／５１３Ｂブロック符号、さらには冗長度を持たせた１０２４Ｂ／１０２７Ｂブロック符号に符号変換することで、ビットレートを抑圧し、ＯＴＵ３／ＯＤＵ３／ＯＰＵ３で伝送できるように、標準化が進められている（非特許文献３）。

図１７は、６４Ｂ／６６Ｂブロック符号から５１２Ｂ／５１３Ｂブロック符号への符号変換を説明する図である。図１７において、（ａ）は、６４Ｂ／６６Ｂブロック符号列を示す。（ｂ）は、各ブロックからヘッダを除いた信号を示す。（ｃ）は、制御ブロックタイプ値の変換と並べ替え処理実施後の信号を示す。（ｄ）は、制御データを含む場合の５１２Ｂ／５１３Ｂブロック符号を示す。（ｅ）は、符号変換時の制御ブロックタイプ値の構成を示す。

この符号変換は、８個の６４Ｂ／６６Ｂブロック単位に実施する。図１７（ａ）に示す各６４Ｂ／６６Ｂブロックから、ヘッダ（２ビット）を外して、図１７（ｂ）に示すような６４ビットのペイロードにする。この例では、４個目と５個目のブロック（それぞれ、ペイロードＰ３とＰ４を含むブロック）が制御信号を含むものであり、他のブロック（ペイロードＰ０、Ｐ１、Ｐ２、Ｐ５、Ｐ６、Ｐ７を含むブロック）は、データ信号を含むものとしている。８個のブロックに制御信号が含まれる場合には、図１７（ｃ）に示すように、制御信号のタイプ値の書き換えと、ブロックの並び替えとを行う。

６４Ｂ／６６Ｂブロック符号では、６４ビットのうち８ビット（１バイト）に、タイプ値が格納されている。たとえば４０ＧｂＥでは、制御信号が１１種類あり、タイプ値として、制御信号間でハミング距離が４以上となるものが与えられている（非特許文献１）。ここで、スキュー調整用マーカーも制御信号と同じヘッダ値「１０」であり、符号変換では制御信号として扱われる（マーカーも含めると制御信号の種類は１２となる）。符号変換においては、図１７（ｅ）に示すように、８ビットのタイプ値を４ビットのタイプ値「ＣＢ ＴＹＰＥ」に置き換える。残り４ビットのうちの３ビットは、並び換えを行う前のブロックの位置「ＰＯＳ」を格納するために用いる。さらに、残り１ビットは、そのペイロードが制御信号の最後の位置にあるか否かを示す「ＦＣ」として用いられる。

図１７に示す例では、ペイロードＰ３を含むブロックと、ペイロードＰ４を含むブロックとが、制御ブロックであるとしている。これらの制御ブロックについては、図１７（ｃ）に示すように、ペイロードＰ３’、Ｐ４’として先頭に並べる。ペイロードＰ３、Ｐ４の並び替え前の位置はそれぞれ４番目と５番目であり、これらの値を図１７（ｅ）に示すＰＯＳに格納する。さらに、ペイロードＰ４が最後の制御信号となるので、末尾を示す「１」を図１７（ｅ）に示すＦＣに格納する。ペイロードＰ３については、「０」をＦＣに格納する。その他のデータ信号のペイロードＰ０、Ｐ１、Ｐ２、Ｐ５、Ｐ６、Ｐ７は、互いの前後関係を保ったまま、図１７（ｄ）に示すように、ペイロードＰ４’の後に並べる。タイプ値の書き換えと並び替えが行われたものにヘッダ（１ビット）を付加することで、図１７（ｄ）に示すように、５１２Ｂ／５１３Ｂブロック化が完了する。この際、制御信号を含むものはヘッダが「１」、含まないものが「０」となる。

なお、スキュー調整用マーカーに関し、符号変換時に「ＣＢ ＴＹＰＥ」領域に書き込まれる値については、標準規格として合意がなされている（非特許文献３）。しかし、ＢＩＰ-８値とレーン番号を表すビットパターンについては、「ＣＢ ＴＹＰＥ」、「ＰＯＳ」および「ＦＣ」以外の領域にどのように格納するか等について、現時点では何も決定されていない。

図１８は、５１２Ｂ／５１３Ｂブロック符号から１０２４Ｂ／１０２７Ｂブロック符号への冗長化による符号変換を説明する図である。この符号変換は、２個の５１２Ｂ／５１３Ｂブロック単位に実施する。２個の５１２Ｂ／５１３Ｂブロックの１ビットのヘッダを各ブロックから切り離し、１ビットのパリティビットと共に、３ビットのヘッダとして再構成する。パリティビットの極性（「１」または「０」）は、５１２Ｂ／５１３Ｂブロックの構成によって決まる。

図１９は、５１２Ｂ／５１３Ｂブロック符号から１０２４Ｂ／１０２７Ｂブロック符号への符号変換におけるパリティビットの極性を説明する図である。図１９において、（ａ）は２個の５１２Ｂ／５１３Ｂブロックが共にデータである場合を示す。（ｂ）は、２個の５１２Ｂ／５１３Ｂブロックがデータと制御信号である場合を示す。（ｃ）は、２個の５１２Ｂ／５１３Ｂブロックが制御信号とデータである場合を示す。（ｄ）は、２個の５１２Ｂ／５１３Ｂブロックが共に制御信号である場合を示す。

５１２Ｂ／５１３Ｂブロックがデータである場合には、そのヘッダは「０」である。一方、５１２Ｂ／５１３Ｂブロックが制御信号である場合には、そのヘッダは「１」である。したがって、２つの５１２Ｂ／５１３Ｂブロックが、共にデータであるか制御信号である場合に、パリティビットは「１」となり、それ以外の場合は「０」となる。このようにして得られる３ビットヘッダと、５１２Ｂ／５１３Ｂブロックのヘッダを除いた２個の５１２Ｂを合わせて、１０２４Ｂ／１０２７Ｂブロックを構成する。

ｈｔｔｐ：／／ｗｗｗ．ｉｅｅｅ８０２．ｏｒｇ／３／ｂａ／ｐｒｉｖａｔｅ／Ｐ８０２３ｂａ-Ｄ２０Ｐｒｅ．ｐｄｆ ＩＴＵ-Ｔ Ｇ．７０９ ＩＴＵ-Ｔ Ｇ．７０９ Ａｎｎｅｘ Ｂ／ Ａｐｐｅｎｄｉｘ ＶＩＩ

６４Ｂ／６６Ｂブロック符号を５１２Ｂ／５１３Ｂブロック符号や１０２４Ｂ／１０２７Ｂブロック符号に変換する際に、６４Ｂ／６６Ｂブロック符号信号中にビット誤りを検出すると、ブロック単位に、エラーブロックに置き換える処理が行われる。この処理により、イーサネットＭＡＣフレームレベルでの致命的な信号処理誤りを、未然に防ぐことができる。しかしながら、ビット誤りを検出した際にエラーブロックに置き換える処理が入ることにより、伝送のために符号変換を行った場合に、ＢＩＰ-８を用いた受信端側で、ビット誤り数測定機能が正しく動作しない可能性がある。

本発明は、このような課題を解決し、符号変換を実施しながらも、符号変換前の符号で伝送した区間で発生したビット誤り数を受信側で正しく測定できる情報転送装置、情報転送方法および情報中継装置を提供することを目的とする。

本発明の第１の観点によると、ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号を第２の伝送符号に変換する第１の符号変換手段と、第２の伝送符号を伝送する伝送手段と、伝送された第２の伝送符号を第１の伝送符号に戻す第２の符号変換手段とを有し、第１の符号変換手段は、第１の伝送符号に生じているビット誤り数に相当する値を第２の伝送符号の特定領域に格納し、第２の符号変換手段は、ビット誤り数に相当する値を用いて、第１の伝送符号のビット誤り数を特定できる領域に格納する値を適正化することを特徴とする情報転送装置が提供される。

本発明の第２の観点によると、送信側では、ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号を第２の伝送符号に符号変換し、受信側では、第２の伝送符号を第１の伝送符号に戻して伝送する情報転送方法において、送信側では、第１の伝送符号に生じているビット誤り数に相当する値を第２の伝送符号の特定領域に格納し、受信側では、ビット誤り数に相当する値を用いて、第１の伝送符号のビット誤り数を特定できる領域に格納する値を適正化することを特徴とする情報転送方法が提供される。

本発明の第３の観点によると、ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号を第２の伝送符号に変換する符号変換手段を有し、この符号変換手段は、第１の伝送符号に生じているビット誤り数に相当する値を第２の伝送符号の特定領域に格納することを特徴とする情報中継装置が提供される。

本発明の第４の観点によると、ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号が符号変換された第２の伝送符号を受信して第１の伝送符号に戻す符号変換手段を有し、第２の伝送符号は、符号変換前に第１の伝送符号に生じているビット誤り数に相当する値が特定領域に格納された符号であり、符号変換手段は、ビット誤り数に相当する値を用いて、第１の伝送符号のビット誤り数を特定できる領域に格納する値を適正化することを特徴とする情報中継装置が提供される。

ビット誤り率を特定できる領域に格納する値を適正化して受信側に届けることで、受信側で、第１の伝送符号で伝送した区間で発生したビット誤り数を、符号変換の影響を受けずに測定することができる。

本発明の第１の実施の形態に係る情報転送装置のブロック構成図である。 図１に示す情報転送装置中のＯＴＮ中継装置の動作の一例の概略を示すフローチャートである。 図１に示す情報転送装置中のＯＴＮ中継装置の動作の別の例の概略を示すフローチャートである。 ５１２Ｂ／５１３Ｂブロック符号化された信号中のスキュー調整用マーカーの特定領域に格納されるビット誤り情報ＥＣの算出を説明する図である。 ＢＩＰ-８値の適正化の例を説明する図である。 ＢＩＰ-８値の適正化の別の例を説明する図である。 本発明の第２の実施の形態に係る情報転送装置のブロック構成図である。 符号変換されたスキュー調整用マーカーの構成例を示す図である。 ＭＬＤデータ伝送方式を用いる情報転送装置のレイヤ構成例を示すブロック図である。 図９に示す情報転送装置内のＰＣＳの構成例を示すブロック図である。 図１０に示すＰＣＳ内のブロック振分け部によるブロック符号の振り分け、および図１０に示すＰＣＳ内のマーカー挿入部によるマーカーの挿入を説明する図である。 スキューの発生を説明する図である。 図１０に示すＰＣＳ内のマーカー除去・シリアル変換部の動作を説明する図である。 マーカーの信号構成例を説明する図である。 ＢＩＰ−８値の算出方法を説明する図であり、図１０に示すＰＣＳ内のブロック振分け部により各レーンに振分けられた信号列と、図１０に示すＰＣＳ内のマーカー挿入部がスキュー調整用マーカー内に挿入するＢＩＰ−８値との関係を示す。 図１０に示すＰＣＳ内のＢＥＲモニタにおけるビット誤り数検出を説明する図である。 ６４Ｂ／６６Ｂブロック符号から５１２Ｂ／５１３Ｂブロック符号への符号変換を説明する図であり、（ａ）は６４Ｂ／６６Ｂブロック符号列、（ｂ）は各ブロックからヘッダを除いた信号、（ｃ）は制御ブロックタイプ値の変換と並べ替え処理実施後の信号、（ｄ）は制御データを含む場合の５１２Ｂ／５１３Ｂブロック符号、（ｅ）は符号変換時の制御ブロックタイプ値の構成をそれぞれ示す。 ５１２Ｂ／５１３Ｂブロック符号から１０２４Ｂ／１０２７Ｂブロック符号への冗長化による符号変換を説明する図である。 ５１２Ｂ／５１３Ｂブロック符号から１０２４Ｂ／１０２７Ｂブロック符号への符号変換におけるパリティビットの極性を説明する図であり、（ａ）は２個の５１２Ｂ／５１３Ｂブロックが共にデータである場合、（ｂ）は２個の５１２Ｂ／５１３Ｂブロックがデータと制御信号である場合、（ｃ）は２個の５１２Ｂ／５１３Ｂブロックが制御信号とデータである場合、（ｄ）は２個の５１２Ｂ／５１３Ｂブロックが共に制御信号である場合をそれぞれ示す。

以下、本発明の実施の形態について、図面を参照して説明する。

［第１の実施の形態］
図１は本発明の第１の実施の形態に係る情報転送装置のブロック構成図である。この情報転送装置は、ここでは、２台のイーサネット端末（Ｅｎｏｄｅ）１０、２０が、２台のＯＴＮ中継装置（Ｏｎｏｄｅ）３０、４０を介して接続されている状態を示す。イーサネット端末１０とＯＴＮ中継装置３０との間、およびＯＴＮ中継装置４０とイーサネット端末２０との間は、それぞれ、６４Ｂ／６６Ｂブロック符号を用いて、ＭＬＤによる並列伝送方式で４０ＧｂＥ信号を伝送する。また、ＯＴＮ中継装置３０、４０間は、イーサネット端末１０からの信号を５１２Ｂ／５１３Ｂブロック符号に変換し、さらには１０２４Ｂ／１０２７Ｂブロック符号に符号変換して、ＯＴＵ３／ＯＤＵ３／ＯＰＵ３で伝送する。

なお、ここでは、説明を簡単にするために、イーサネット端末１０からイーサネット端末２０方向の１方向のみを示し、説明に関係のない部分については省略する。また、イーサネット端末１０、２０の構成および動作は、ＯＴＮ中継装置３０、４０を経由して接続されることを除けば、図９から図１９を参照して説明したものと同等である。

ここで、図１に示す情報転送装置の詳細について説明する前に、ＯＴＮ中継装置３０、４０の動作の概略について、図２および図３を参照して説明する。

図２は、図１に示す情報転送装置中のＯＴＮ中継装置３０、４０の動作の一例の概略を示すフローチャートである。

ＯＴＮ中継装置３０は、ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号としての６４Ｂ／６６Ｂブロック符号をイーサネット端末１０から受信する（ステップＳ１）。次に、ＯＴＮ中継装置３０は、６４Ｂ／６６Ｂブロック符号から、ビット誤り数に相当する値を抽出する（ステップＳ２）。続いて、ＯＴＮ中継装置３０は、６４Ｂ／６６Ｂブロック符号を５１２Ｂ／５１３Ｂブロック符号に変換し、６４Ｂ／６６Ｂブロック符号から抽出されたビット誤り数に相当する値を、５１２Ｂ／５１３Ｂブロック符号の特定領域に格納する（ステップＳ３）。この特定領域としては、６４Ｂ／６６Ｂブロック符号の特定ブロックを符号変換してできたブロック内の領域を用いる。ＯＴＮ中継装置３０はさらに、５１２Ｂ／５１３Ｂブロック符号を１０２４Ｂ／１０２７Ｂブロック符号に符号変換して（ステップＳ４）、ＯＴＮ中継装置４０に伝送する（ステップＳ５）。

ＯＴＮ中継装置４０は、１０２４Ｂ／１０２７Ｂブロック符号を受信して、５１２Ｂ／５１３Ｂブロック符号に符号変換する（ステップＳ６）。続いてＯＴＮ中継装置４０は、５１２Ｂ／５１３Ｂブロック符号を６４Ｂ／６６Ｂブロック符号に変換し、５１２Ｂ／５１３Ｂブロック符号の特定領域に格納されたビット誤り数に相当する値を用いて、６４Ｂ／６６Ｂブロック符号のビット誤り数を特定できる領域に格納する値を適正化する（ステップＳ７）。そして、ＯＴＮ中継装置４０は、得られた６４Ｂ／６６Ｂブロック符号をイーサネット端末２０に伝送する（ステップＳ８）。

図３は、図１に示す情報転送装置中のＯＴＮ中継装置３０、４０の動作の別の例の概略を示すフローチャートである。

ＯＴＮ中継装置３０は、６４Ｂ／６６Ｂブロック符号を受信する（ステップＳ１）と、その６４Ｂ／６６Ｂブロック符号から、ビット誤り数を特定できる領域の値としてＢＩＰ₃およびＢＩＰ₇の少なくとも一方と、ビット誤り数に相当する値とを抽出する（ステップＳ１１）。続いて、ＯＴＮ中継装置３０は、６４Ｂ／６６Ｂブロック符号を５１２Ｂ／５１３Ｂブロック符号に変換し、ＢＩＰ₃およびＢＩＰ₇の少なくとも一方と、６４Ｂ／６６Ｂブロック符号から抽出されたビット誤り数に相当する値とを、５１２Ｂ／５１３Ｂブロック符号の特定領域に格納する（ステップＳ１２）。この特定領域としては、６４Ｂ／６６Ｂブロック符号の特定ブロックを符号変換してできたブロック内の領域を用いる。ＯＴＮ中継装置３０はさらに、５１２Ｂ／５１３Ｂブロック符号を１０２４Ｂ／１０２７Ｂブロック符号に符号変換して（ステップＳ４）、ＯＴＮ中継装置４０に伝送する（ステップＳ５）。

ＯＴＮ中継装置４０は、１０２４Ｂ／１０２７Ｂブロック符号を受信して、５１２Ｂ／５１３Ｂブロック符号に符号変換する（ステップＳ６）。続いてＯＴＮ中継装置４０は、５１２Ｂ／５１３Ｂブロック符号を６４Ｂ／６６Ｂブロック符号に変換する（ステップＳ１３）。このとき、ビット誤りがなければ、ＢＩＰ₃およびＢＩＰ₇をそのまま（ＯＴＮ中継装置３０から伝送されたものがＢＩＰ₃またはＢＩＰ₇の一方だけの場合は、そのビットパターンの極性を逆にして他方とし）、６４Ｂ／６６Ｂブロック符号のビット誤り数を特定できる領域に格納する。６４Ｂ／６６Ｂブロック符号の伝送区間でビット誤りが生じている場合には、５１２Ｂ／５１３Ｂブロック符号の特定領域に格納されたビット誤り数に相当する値を用いて、６４Ｂ／６６Ｂブロック符号のビット誤り数を特定できる領域に格納する値を適正化する。１０２４Ｂ／１０２７Ｂブロック符号の伝送区間（５１２Ｂ／５１３Ｂブロック符号の伝送区間を含む）でビット誤りが発生した場合には、ビット誤り数に相当する値の代わりに特定の値を用いて、６４Ｂ／６６Ｂブロック符号のビット誤り数を特定できる領域に格納する値を適正化する。そして、ＯＴＮ中継装置４０は、得られた６４Ｂ／６６Ｂブロック符号をイーサネット端末２０に伝送する（ステップＳ８）。

再び図1を参照して、情報転送装置の詳細な構成およびその動作について説明する。

ＯＴＮ中継装置３０は、イーサネット端末２０のものと同等のＰＭＤサブレイヤ３１およびＰＭＡサブレイヤ３２を有する。ＯＴＮ中継装置３０はまた、ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号としての６４Ｂ／６６Ｂブロック符号を、第２の伝送符号である５１２Ｂ／５１３Ｂブロック符号、さらには１０２４Ｂ／１０２７Ｂブロック符号に符号変換する第１の符号変換手段として、ＰＣＳ３３、５１２Ｂ／５１３Ｂエンコーダ３４および１０２４Ｂ／１０２７Ｂエンコーダ３５を有する。ＰＣＳ３３は基本的には、図９および図１０を参照して説明したものと実質的に同等の構成を有する。ＯＴＮ中継装置３０はさらに、スクランブラ３６と、１０２４Ｂ／１０２７Ｂブロック符号を伝送する伝送手段としてのＯＴＮの一部を構成するサーバレイヤ３７とを有する。

ＯＴＮ中継装置４０は、サーバレイヤ３７との間で伝送手段としてのＯＴＮを構成するサーバレイヤ４１を有し、デスクランブラ４２を有する。ＯＴＮ中継装置４０はまた、伝送された１０２４Ｂ／１０２７Ｂブロック符号を６４Ｂ／６６Ｂブロック符号に戻す第２の符号変換手段として、１０２４Ｂ／１０２７Ｂデコーダ４３、５１２Ｂ／５１３Ｂデコーダ４４およびＰＣＳ４５を有する。ＰＣＳ４５は、基本的には、図９および図１０を参照して説明したものと実質的に同等の構成を有する。ＯＴＮ中継装置３０はさらに、イーサネット端末１０のものと同等のＰＭＡサブレイヤ４６およびＰＭＤサブレイヤ４７を有する。

イーサネット端末１０では、図９を参照して説明したように、ＰＣＳ１２において、各レーン毎にＢＩＰ-８値を算出する。ＰＣＳ１２はさらに、スキュー調整用マーカーのＢＩＰ₃およびＢＩＰ₇に、ＢＩＰ-８値を格納する。スキュー調整用マーカーが挿入された６４Ｂ／６６Ｂブロック符号列は、イーサネット端末１０内のＰＭＡサブレイヤ１３およびＰＭＤサブレイヤ１４を介して、ＯＴＮ中継装置３０に送信される。

ＯＴＮ中継装置３０では、イーサネット端末１０からの信号をＰＭＤサブレイヤ３１およびＰＭＡサブレイヤ３２により受信し、ＰＣＳ３３で処理する。ＰＣＳ３３は、ＭＬＤ機能により、スキュー調整ならびにシリアルの６４Ｂ／６６Ｂブロック列化する処理を行う。ＰＣＳ３３はまた、６４Ｂ／６６Ｂブロック符号のビット誤り状態を検出する。５１２Ｂ／５１３Ｂエンコーダ３４は、ＰＣＳ３３の出力を５１２Ｂ／５１３Ｂブロック符号化する。すなわち、ＰＣＳ３３と５１２Ｂ／５１３Ｂエンコーダ３４とにより、図１７に示すような、６４Ｂ／６６Ｂブロック符号から５１２Ｂ／５１３Ｂブロック符号ヘの符号変換が行われる。この符号変換において、５１２Ｂ／５１３Ｂエンコーダ３４は、ＰＣＳ３３の検出したビット誤り状態をビット誤り情報ＥＣとして、５１２Ｂ／５１３Ｂブロック符号化された信号の中のスキュー調整用マーカーの特定領域に格納する。

ＯＴＮ中継装置３０内の１０２４Ｂ／１０２７Ｂエンコーダ３５は、５１２Ｂ／５１３Ｂエンコーダ３４の符号変換により得られる５１２Ｂ／５１３Ｂブロック符号を、図１８に示す符号変換に従って、１０２４Ｂ／１０２７Ｂ符号に変換する。スクランブラ３６は、１０２４Ｂ／１０２７Ｂブロック符号をスクランブル処理する。サーバレイヤ３７は、スクランブル処理された１０２４Ｂ／１０２７Ｂブロック符号をＯＴＵ３／ＯＤＵ３／ＯＰＵ３にマッピングし、ＯＴＮ中継装置４０に向けて送信する。

ＯＴＮ中継装置４０内のサーバレイヤ４１は、ＯＴＮ中継装置３０からのＯＵＴ３／ＯＤＵ３／ＯＰＵ３を受信し、１０２４Ｂ／１０２７Ｂブロック符号にデマッピングする。デスクランブラ４２は、スクランブラ３６と逆の処理を行う。１０２４Ｂ／１０２７Ｂデコーダ４３は、１０２４Ｂ／１０２７Ｂブロック符号を５１２Ｂ／５１３Ｂブロック符号に変換する。５１２Ｂ／５１３Ｂデコーダ４４は、５１２Ｂ／５１３Ｂブロック符号を復号化する。ＰＣＳ４５は、６４Ｂ／６６Ｂブロック符号化を含む処理を行う。この処理において、ＰＣＳ４５は、ＯＴＮ中継装置３０、４０間で伝送されたビット誤り情報ＥＣを用いてＢＩＰ-８値の適正化を実施し、適正化された値をスキュー調整用マーカーのＢＩＰ₃およびＢＩＰ₇に格納する。ＰＣＳ４５の出力する６４Ｂ／６６Ｂブロック符号は、ＰＭＡサブレイヤ４６およびＰＭＤサブレイヤ４７を介して、イーサネット端末２０に向けて伝送される。

図４は、５１２Ｂ／５１３Ｂブロック符号化された信号中のスキュー調整用マーカーの特定領域に格納されるビット誤り情報ＥＣの算出を説明する図である。ＯＴＮ中継装置３０内のＰＣＳ３３は、図１６を参照して説明した方法と同様にして、ビット誤り状態（Ｂｉｔ Ｅｒｒｏｒ Ｒｅｓｕｌｔ）を検出する。ここで、ビット誤りがない場合はビット誤り状態は「００００００００」となり、１ビットの誤りがあった場合は、ビット誤り状態のひとつのビットが「１」となる（たとえば「００１０００００」）。検出されたビット誤り状態をビット誤り情報ＥＣとして、５１２Ｂ／５１３Ｂブロック符号化された信号の中のスキュー調整用マーカーの特定領域に格納する。ビット誤り状態を直接にビット誤り情報ＥＣとするのではなく、ビット誤り状態（数）と一意に結びつけられたパターンに変換したものをビット誤り情報ＥＣとしてもよい。

図５は、ＢＩＰ-８値の適正化の例を説明する図である。この適性化は、図２にステップＳ２として示した処理である。この処理では、まず、ＢＩＰ-８値を、図１５を参照して説明したと同様の処理により算出する。この算出したＢＩＰ−８値と、ビット誤り情報ＥＣから復元したＢＩＰ−８値（「ビット誤り情報ＥＣ」＝「ビット誤り状態」の場合にはビット誤り情報ＥＣそのもの）とを排他的論理和処理し、ＢＩＰ−８値を再計算する。これにより、ＢＩＰ-８値が適正化される。イーサネット端末２０では、ＯＴＮ中継装置４０から受信した信号について、図１６を参照して説明したビット誤り数検出によって、ビット誤り数を把握することができる。

図６は、ＢＩＰ-８値の適正化の別の例を説明する図である。この適性化は、図３にステップＳ１１、ステップＳ１２およびステップＳ１３として示した処理である。この処理では、ＯＴＮ中継装置３０内のＰＣＳ３３において、変換しようとする６４Ｂ／６６Ｂブロック符号のスキュー調整用マーカーに格納されているＢＩＰ₃およびＢＩＰ₇の少なくとも一方を、ビット誤り情報ＥＣと共に、５１２Ｂ／５１３Ｂブロック符号化された信号の中のスキュー調整用マーカーの特定領域に格納する。そして、ＯＴＮ中継装置４０内のＰＣＳ４５では、６４Ｂ／６６Ｂブロック符号にビット誤りがなく（ビット誤り状態が「００００００００」）、５１２Ｂ／５１３Ｂブロック符号および１０２４Ｂ／１０２７Ｂブロック符号にもビット誤りがない場合には、５１２Ｂ／５１３Ｂブロック符号化された信号の中のスキュー調整用マーカーの特定領域に格納されたＢＩＰ₃、ＢＩＰ₇をそのまま、６４Ｂ／６６Ｂブロック符号のスキュー調整用マーカーに格納する。６４Ｂ／６６Ｂブロック符号にビット誤りがある（ビット誤り状態のいずれか１以上のビットが「１」）場合には、図１５に示した例と同様にして、ＢＩＰ-８値を適正化する。

５１２Ｂ／５１３Ｂブロック符号および１０２４Ｂ／１０２７Ｂブロック符号の段階でビット誤りが発生した場合には、ビット誤りの発生そのものは検出されるが、そのビット位置や数を正確に求めることは難しい。そこで、その場合には、ビット誤り情報ＥＣから復元したＢＩＰ−８値（「ビット誤り情報ＥＣ」＝「ビット誤り状態」の場合にはビット誤り情報ＥＣそのもの）の代わりに、特定の値（トランスコード・ビット誤り情報ＴＥＣ）を用いて、ＢＩＰ-８値との排他的論理和を求める。トランスコード・ビット誤り情報ＴＥＣとしては、たとえば全ビット「１」を用いる。

このように、ビット誤りがない場合にはＢＩＰ₃、ＢＩＰ₇をそのまま伝送し、６４Ｂ／６６Ｂブロック符号で伝送した区間で発生したビット誤り数については、ＢＩＰ−８値を適正化して伝送することで、発生したビット誤り数を受信側で正しく測定することができる。また、トランスコード・ビット誤り情報ＴＥＣとＢＩＰ-８値との排他的論理和を用いることで、符号変換して伝送した区間で生じたビット誤りに関する情報を受信側で知ることができ、全伝送区間のビット誤り状態を把握することができる。

［第２の実施の形態］
図７は本発明の第２の実施の形態に係る情報転送装置のブロック構成図である。この情報転送装置は、２台のイーサネット端末１０、２０の間で、６４Ｂ／６６Ｂブロック符号を１０２４Ｂ／１０２７Ｂブロック符号に変換して伝送し、再び６４Ｂ／６６Ｂブロック符号に戻すことを繰り返すものである。すなわち、図１に示すＯＴＮ中継装置３０、４０と同等のＯＴＮ中継装置３０−１、４０−１およびＯＴＮ中継装置３０−２、４０−２が、縦続に接続される。イーサネット端末１０、２０間に２台を超えるＯＴＮ中継装置がある場合でも、上述の処理を繰り返すことで、イーサネット端末２０において、６４Ｂ／６６Ｂブロック符号で伝送した区間のビット誤り数を正しく把握できる。また、図６に示すＢＩＰ-８値の適正化を利用することで、６４Ｂ／６６Ｂブロック符号で伝送した区間だけでなく、符号変換して伝送した区間で生じたビット誤りまで含めた総合的な伝送路のビット誤り状態まで把握できる。

［スキュー調整用マーカー構成］
図８は、符号変換されたスキュー調整用マーカーの構成例（ａ）〜（ｈ）を示す図である。図９（ａ）〜（ｄ）は、６４Ｂ／６６Ｂブロック符号のビット誤り数を特定できる領域を含むブロック内のビット誤り数を特定できる領域以外の少なくとも一部の情報を、５１２Ｂ／５１３Ｂブロック符号のビット誤り情報ＥＣが格納される特定領域が存在するブロックに格納する例を示す。図８（ｅ）は、６４Ｂ／６６Ｂブロック符号のスキュー調整用マーカーに格納されているＢＩＰ₃およびＢＩＰ₇を、ビット誤り情報ＥＣと共に格納する例を示す。図８（ｆ）〜（ｈ）は、６４Ｂ／６６Ｂブロック符号に生じているビット誤り数に相当する値を５１２Ｂ／５１３Ｂブロック符号の複数の特定領域に格納する例を示す。図８の構成例において、Ｍ０〜Ｍ７は、非特許文献１で規定されたレーン番号に相当する８ビットパターンを表す。Ｌａｎｅ＃は、レーン番号、またはその番号に相当するビットパターンを表す。ヘッダの２ビット「１０」、ならびにＴＹＰＥ（図１７（ｆ）に示すＦＣ、ＰＯＳ、ＣＢ ＴＹＰＥ）は、非特許文献３で規定されている。ここでは、ヘッダおよびＴＹＰＥ以外の７バイト、すなわちビット位置１０〜６５について説明する。

図８（ａ）は、スキュー調整用マーカーを、６個のＬａｎｅ＃と１個のビット誤り情報ＥＣとにより構成する例を示す。ビット誤り情報ＥＣの位置は、「ＴＹＰＥ」以降の４番目のバイト（ビット位置で３４〜４１）となっているが、送受信間で一致が取れている限り、他の位置でも問題ない。

図８（ｂ）は、スキュー調整用マーカーを、ＢＩＰ₃とＢＩＰ₇を除くスキュー調整用マーカーのすべてのパターンと、１個のビット誤り情報ＥＣとにより構成する例を示す。ビット誤り情報ＥＣの位置は、「ＴＹＰＥ」以降の１番目のバイト（ビット位置で１０〜１７）となっているが、送受信間で一致が取れている限り、他の位置でも問題ない。

図８（ｃ）は、スキュー調整用マーカーを、ＢＩＰ₃とＢＩＰ₇ならびにＭ０〜Ｍ２のビットパターンの極性を逆にしたＭ４〜Ｍ６を除いたパターンと、１つのビット誤り情報ＥＣと、３バイト分の他用途向け領域（Ｒｅｓｅｒｖｅｄ）とにより構成する例を示す。ビット誤り情報ＥＣ、Ｍ０〜Ｍ２、そしてＲｅｓｅｒｖｅｄの位置については、送受信間で一致が取れていれば、これ以外の配置でもよい。また、Ｍ０〜Ｍ２の代わりに、Ｍ４〜Ｍ６としてもよい。

図８（ｄ）は、図８（ｃ）のＲｅｓｅｒｖｅｄの領域をＤＣＣ（Ｄａｔａ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｃｈａｎｎｅｌ）として用いた例を示す。ビット誤り情報ＥＣ、Ｍ０〜Ｍ２、そしてＲｅｓｅｒｖｅｄの位置については、送受信間で一致が取れていれば、これ以外の配置でもよい。また、Ｍ０〜Ｍ２の代わりに、Ｍ４〜Ｍ６としても良い。

図８（ｅ）は、Ｌａｎｅ＃を８ビットではなく（ｎ−９）ビットのパターンとし、ビット誤り情報ＥＣに加え、６４Ｂ／６６Ｂブロック符号のスキュー調整用マーカーに格納されていたＢＩＰ₃およびＢＩＰ₇を格納した例を示す。また、図８（ｅ）には、ｎ＝１２とし、レーンの並列数が４以下であるとしてレーン番号を２ビットで表し、さらに１ビットの冗長ビットｐを加えた例を併記する。Ｌａｎｅ＃、ＥＣ、ＢＩＰ₃、ＢＩＰ₇、Ｒｅｓｅｒｖｅｄの各領域のマーカー中の位置は、必要な情報を満たす限り、図８（ｅ）の配置に限定されるものではない。Ｌａｎｅ＃については、ＭＬＤでの並列数分を示せるビット長あれば十分であり、図８（ｅ）に併記するように、冗長ビットを加えてもよい。

図８（ｆ）は、３つのＬａｎｅ＃、３つのビット誤り情報ＥＣ、そして１つの他用途向け領域により構成する例を示す。Ｌａｎｅ＃とビット誤り情報ＥＣをそれぞれ３つとすることで、ともに各領域におけるビット誤りに対する冗長度が確保できる。たとえば３つのビット誤り情報のうちの１つにビット誤りが生じた場合、３つのＥＣで多数決判決を行えば、正しい値を識別可能となる。これは、Ｌａｎｅ＃についても同様である。また、Ｌａｎｅ＃、ビット誤り情報ＥＣ、Ｒｅｓｅｒｖｅｄの位置は、送受信間で一致が取れている限り、これ以外の配置でもよい。

図８（ｇ）は、図８（ｆ）のＲｅｓｅｒｖｅｄの領域をＤＣＣとして用いた例を示す。Ｌａｎｅ＃、ビット誤り情報ＥＣ、Ｒｅｓｅｒｖｅｄの位置は、送受信間で一致が取れている限り、これ以外の配置でもよい。

図８（ｈ）は、図８（ｆ）のＬａｎｅ＃の代わりにＭ０〜Ｍ２を格納した例を示す。Ｍ０〜Ｍ２、ビット誤り情報ＥＣ、Ｒｅｓｅｒｖｅｄの位置は、送受信間で一致が取れている限り、これ以外の配置でもよい。また、Ｍ０〜Ｍ２の代わりにＭ４〜Ｍ６としてもよい。

［実施の形態による効果］
以上説明した本発明の実施の形態によれば、６４／６６ブロック符号で伝送した区間で発生したビット誤り数、または、６４／６６ブロック符号とその符号変換したブロック符号で伝送した全区間で発生したビット誤りを、受信側で、符号変換の影響を受けずに測定することができる。これにより、伝送品質保証などに役立てることなどが可能となる。

［他の実施の形態］
以上の説明では１方向の伝送についてのみ説明したが、イーサネット端末１０、２０およびＯＴＮ中継装置３０、４０をそれぞれ双方向伝送構成とすることもできる。ＯＴＮ中継装置３０、４０の中継数についても、図７に示すものよりさらに増やすこともできる。

以上、本発明の実施の形態に係る情報転送装置、情報転送方法および情報中継装置について説明したが、本発明は、要旨を変更しない限り種々変更実施できる。たとえば、伝送符号として、ビット誤り数を特定できる領域が存在する特定ブロックを有する伝送符号と、この伝送符号に生じているビット誤り数に相当する値を特定領域に格納することができる伝送符号との組み合わせであれば、６４Ｂ／６６Ｂ符号と５１２Ｂ／５１３Ｂ符号または１０２４Ｂ／１０２５Ｂ符号との組み合わせ以外のものを用いることもできる。また、サーバーレイヤ３７、４１の例としてＯＴＮを示したが、他の転送速度や他の伝送方式であってもよい。

１０、２０ イーサネット端末
３０、３０−１、３０−２、４０、４０−１、４０−２ ＯＴＮ中継装置
１１、２４ ＭＡＣ
１２、２３、ＰＣＳ
１３、２２ ＰＭＡサブレイヤ
１４、２１ ＰＭＤサブレイヤ
３３ ＰＣＳ（第１の符号変換手段の一部）
３４ ５１２Ｂ／５１３Ｂエンコーダ（第１の符号変換手段の一部）
３５ １０２４Ｂ／１０２５Ｂエンコーダ（第１の符号変換手段の一部）
３６、１２２ スクランブラ
３７、４１ サーバレイヤ（伝送手段）
４２、２３５ デスクランブラ
４３ １０２４Ｂ／１０２５Ｂデコーダ（第２の符号変換手段の一部）
４４ ５１２Ｂ／５１３Ｂデコーダ（第２の符号変換手段の一部）
４５ ＰＣＳ（第２の符号変換手段の一部）
１２１ ６４Ｂ／６６Ｂエンコーダ
１２３ ブロック振分け部
１２４ マーカー挿入部
２３１ ブロック処理部
２３２ スキュー調整部
２３３ ＢＥＲモニタ
２３４ マーカー除去・シリアル変換部
２３６ ６４Ｂ／６６Ｂデコーダ

Claims (15)

1. ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号を第２の伝送符号に変換する第１の符号変換手段と、
   上記第２の伝送符号を伝送する伝送手段と、
   伝送された上記第２の伝送符号を上記第１の伝送符号に戻す第２の符号変換手段と
   を有し、
   上記第１の符号変換手段は、上記第１の伝送符号に生じているビット誤り数に相当する値を上記第２の伝送符号の特定領域に格納し、
   上記第２の符号変換手段は、上記ビット誤り数に相当する値を用いて、上記第１の伝送符号の上記ビット誤り数を特定できる領域に格納する値を適正化する
   ことを特徴とする情報転送装置。
2. 請求項１記載の情報転送装置において、
   前記第１の符号変換手段は、変換しようとする前記第1の伝送符号の前記ビット誤り数を特定できる領域の値を、前記ビット誤り数に相当する値と共に前記第２の伝送符号の前記特定領域に格納し、
   前記第２の符号変換手段は、前記第１の伝送符号にも前記第２の伝送符号にもビット誤りがない場合には、前記特定領域に格納されている前記ビット誤り数を特定できる領域の値をそのまま、前記第1の伝送符号の前記ビット誤り数を特定できる領域に格納する
   ことを特徴とする情報転送装置。
3. 請求項１または２記載の情報転送装置において、前記第２の符号変換手段は、前記伝送手段においてビット誤りが発生した場合には、前記ビット誤り数に相当する値の代わりに特定の値を用いて、前記第１の伝送符号の前記ビット誤り数を特定できる領域に格納する値を適正化することを特徴とする情報転送装置。
4. 請求項１から３のいずれか1項記載の情報転送装置において、前記第２の伝送符号の前記特定領域は、前記第１の伝送符号の前記特定ブロックを符号変換してできたブロック内の領域であることを特徴とするビット誤り情報転送装置。
5. 請求項４記載の情報転送装置において、前記第１の符号変手段は、前記第１の伝送符号の前記ビット誤り数を特定できる領域を含むブロック内の前記ビット誤り数を特定できる領域以外の少なくとも一部の情報を、前記第２の伝送符号の前記特定領域が存在するブロックに格納することを特徴とする情報転送装置。
6. 請求項１から５のいずれか1項記載の情報転送装置において、前記第１の符号変換手段は、前記第１の伝送符号に生じているビット誤り数に相当する値を前記第２の伝送符号の複数の特定領域に格納することを特徴とする情報転送装置。
7. 請求項１から６のいずれか１項記載の情報転送装置において、前記第１の伝送符号は、６４Ｂ／６６Ｂブロック符号であり、前記特定ブロックは、ＭＬＤ（Ｍｕｌｔｉ-Ｌａｎｅ Ｄｉｓｔｒｉｂｕｔｉｏｎ）におけるスキュー調整用のマーカーであることを特徴とする情報転送装置。
8. 請求項１から７のいずれか1項記載の情報転送装置において、前記第２の伝送符号は、５１２Ｂ／５１３Ｂブロック符号であることを特徴とする情報転送装置。
9. 請求項１から７のいずれか１項記載の情報転送装置において、前記第２の伝送符号は、５１２Ｂ／５１３Ｂブロックを冗長化したブロック符号であることを特徴とする情報転送装置。
10. 請求項１から９のいずれか１項記載の情報転送装置において、前記第１の符号変換手段、前記伝送手段および前記第２の符号変換手段を複数縦続して有することを特徴とする情報転送装置。
11. ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号を第２の伝送符号に変換する第１の符号変換を行い、
    上記第２の伝送符号を伝送し、
    伝送された上記第２の伝送符号を上記第１の伝送符号に戻す第２の符合変換を行う
    情報転送方法において、
    上記第１の符号変換では、上記第１の伝送符号に生じているビット誤り数に相当する値を上記第２の伝送符号の特定領域に格納し、
    上記第２の符号変換では、上記ビット誤り数に相当する値を用いて、上記第１の伝送符号の上記ビット誤り数を特定できる領域に格納する値を適正化する
    ことを特徴とする情報転送方法。
12. 請求項１１記載の情報転送方法において、
    前記第１の符号変換では、変換しようとする前記第1の伝送符号の前記ビット誤り数を特定できる領域の値を、前記ビット誤り数に相当する値と共に前記第２の伝送符号の前記特定領域に格納し、
    前記第２の符号変換では、前記第１の伝送符号にも前記第２の伝送符号にもビット誤りがない場合には、前記特定領域に格納されている前記ビット誤り数を特定できる領域の値をそのまま、前記第1の伝送符号の前記ビット誤り数を特定できる領域に格納する
    ことを特徴とする情報転送方法。
13. 請求項１１または１２記載の情報転送方法において、前記第２の符号変換では、前記第２の伝送符号を伝送している間にビット誤りが発生した場合には、前記ビット誤り数に相当する値の代わりに特定の値を用いて、前記第１の伝送符号の前記ビット誤り数を特定できる領域に格納する値を適正化することを特徴とする情報転送方法。
14. ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号を第２の伝送符号に変換する符号変換手段を有し、
    この符号変換手段は、上記第１の伝送符号に生じているビット誤り数に相当する値を上記第２の伝送符号の特定領域に格納する
    ことを特徴とする情報中継装置。
15. ビット誤り数を特定できる領域が存在する特定ブロックを有する第１の伝送符号が符号変換された第２の伝送符号を受信して上記第１の伝送符号に戻す符号変換手段を有し、
    上記第２の伝送符号は、符号変換前に上記第１の伝送符号に生じているビット誤り数に相当する値が特定領域に格納された符号であり、
    上記符号変換手段は、上記ビット誤り数に相当する値を用いて、上記第１の伝送符号の上記ビット誤り数を特定できる領域に格納する値を適正化する
    ことを特徴とする情報中継装置。

Images