JP2010252009A - シンセサイザと、これを用いたシンセサイザモジュール、受信装置、及び電子機器 - Google Patents

シンセサイザと、これを用いたシンセサイザモジュール、受信装置、及び電子機器 Download PDF

Info

Publication number
JP2010252009A
JP2010252009A JP2009098679A JP2009098679A JP2010252009A JP 2010252009 A JP2010252009 A JP 2010252009A JP 2009098679 A JP2009098679 A JP 2009098679A JP 2009098679 A JP2009098679 A JP 2009098679A JP 2010252009 A JP2010252009 A JP 2010252009A
Authority
JP
Japan
Prior art keywords
synthesizer
frequency
signal
oscillator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009098679A
Other languages
English (en)
Other versions
JP5381268B2 (ja
Inventor
Takeshi Fujii
健史 藤井
Akihiko Nanba
昭彦 南波
Yasunobu Tsukio
泰信 槻尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009098679A priority Critical patent/JP5381268B2/ja
Publication of JP2010252009A publication Critical patent/JP2010252009A/ja
Application granted granted Critical
Publication of JP5381268B2 publication Critical patent/JP5381268B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】位相雑音の劣化の少ないシンセサイザを提供すること。
【解決手段】シンセサイザ1の制御部7は、発振器5に電圧を出力するループフィルタ17の平滑回路に蓄積された電荷を予め設定された値に戻すことなく、温度を検出する温度検出部8の出力信号に基づいて分周器6の分周比を変化させる。これにより、シンセサイザ1は、温度変化に対応して制御部7が分周器6の制御を行う場合、ループフィルタ17の平滑回路に蓄積された電荷を予め設定された値に戻さないので、発振器5の発振周波数が大きく変動することを抑制し、これにより、シンセサイザ1における位相雑音を低減させることができる。
【選択図】図1

Description

本発明は、電荷を蓄積する平滑回路の充放電方法に特長を有するシンセサイザと、これを用いたシンセサイザモジュール、受信装置、及び電子機器に関するものである。
以下、例えば、基準発振器の温度補償を行う従来のシンセサイザについて、図9を用いて説明する。
図9は、従来の基準発振器の温度補償を行うシンセサイザ100のブロック図を示している。従来のシンセサイザ100において、基準発振器101から出力された基準発振信号が第1の分周器102で分周された後、比較器103へ入力され、更に、比較器103の出力信号はローパスフィルタ104からなる平滑回路で電荷として蓄積される。このローパスフィルタ104の平滑回路から出力された電圧に基づいて、発振器105は発振信号をローカル信号として出力する一方で、その他方の出力を第2の分周器106へ入力する。第2の分周器106では、チャンネル指定に従って、制御回路107から指定される分周数で、その信号を分周し、比較器103へ出力する。比較器103では、前記と同様に、第2の分周器106からの入力信号と第1の分周器102からの入力信号とを比較する。以上が、一般的な、周波数シンセサイザの動作であるが、図9で示したシンセサイザ100では、更に、温度検出部108が検知する温度により第2の分周器106の分周数を制御している。動作を簡単に説明すると、温度検出部108で、周囲温度を検出し、その温度をA/D変換器109でデジタル信号に変換し、予め、温度による補正値が記憶されたメモリ110から、所定の値を読み出して、制御回路107へ出力し、更に、第2の分周器106の分周数を変更する。
この分周数の変化のさせ方については、前記の一般的な周波数シンセサイザの動作において、一旦、ローパスフィルタ104からなる平滑回路に蓄積された電荷を予め設定された値に戻した上で、所望の分周比を選択する方法を取っていた。
尚、本発明に関連する先行技術文献としては、例えば、特許文献1が知られている。
特開平3−209917号公報
しかしながら、温度変化に対応して制御回路107が第2の分周器106の制御を行う場合、毎回ローパスフィルタ104からなる平滑回路に蓄積された電荷を予め設定された値に戻すことになると、その都度、瞬時に発振器105の発振周波数が大きく変動し、位相雑音が大きくなる。その結果、このシンセサイザ100の発振信号をローカル信号として用いた受信装置においては、受信信号のC/N(Carrier/Noise)特性の大幅な劣化が起こり、受信品質が悪化する。
これは、通常のチャンネル切り換え動作においては、問題にはならない。その理由は、チャンネル切り換えの瞬間に、テレビが視聴可能となる必要は少なく、数10msec〜数secの位相雑音の乱れによる、画像の乱れは、許容されるためである。
また、チャンネル切り換えは、視聴者が意図的に行うもので、画像の乱れが起こることは、承知しており、頻繁に起こるものでもないためである。
しかしながら、特許文献1のように、温度によって分周比を切り換えると、その頻度は、多くなってしまう。特に、シリコンなどからなるMEMS振動子などの周波数温度特性の悪い振動子を用いると、切り換え頻度は多くなり、受信品質の悪化も顕著になる。
そこで、本発明は、このような位相雑音の劣化の少ないシンセサイザを提供することを目的とする。
上記目的を達成するために、本発明のシンセサイザの制御部は、発振器に電圧を出力するループフィルタの平滑回路に蓄積された電荷を予め設定された値に戻すことなく、温度を検出する温度検出部の出力信号に基づいて分周器の分周比を変化させる構成である。
上記構成により本発明のシンセサイザは、温度変化に対応して制御部が分周器の制御を行う場合、平滑回路に蓄積された電荷を予め設定された値に戻さないので、発振器の発振周波数が大きく変動することを抑制し、これにより、シンセサイザにおける位相雑音を低減させることができる。その結果、このシンセサイザの発振信号をローカル信号として用いた受信装置において、受信信号のC/N(Carrier/Noise)特性の劣化を抑制することができる。
本発明のシンセサイザのブロック図 本発明の形態におけるチャージポンプとループフィルタのブロック図 本実施の形態における発振器の制御電圧と発振周波数の関係を示す図 (a)本発明のシンセサイザの分周比変化時の発振周波数変化を示す図、(b)従来のシンセサイザの分周比変化時の発振周波数変化を示す図 (a)水晶発振器を用いた場合のC/N特性を示す図、(b)MEMS発振器を用いた場合のC/N特性を示す図 本発明のシンセサイザを用いたテレビ受信用モジュールの概念図 本発明のシンセサイザを用いたテレビ受信用モジュールの概念図 本発明のシンセサイザを用いたテレビ受信用モジュールの概念図 従来のシンセサイザのブロック図
(実施の形態1)
以下、実施の形態1のシンセサイザについて図1を用いて説明する。図1において、シンセサイザ1は、発振信号を出力する発振器5と、この発振器5の出力信号を制御部7からの制御に基づいて分周する分周器6と、基準発振器2から第2の分周器3を介して出力された基準発振信号と分周器6からの出力信号とを比較してこの比較結果を示す信号を出力する比較器4と、この比較器4から出力された比較結果に基づいた信号を電流成分に変換するチャージポンプ18と、このチャージポンプ18から出力された電流により電荷を蓄積し、この蓄積した電荷に基づいた電圧を発振器5に出力するループフィルタ17とを備え、ここで説明した発振器5は、直流電圧により周波数がスイープするVCO(Voltage Control Oscillator)であり、発振器5はループフィルタ17から出力された電圧に基づいて発振信号の周波数を決定する。ここで、制御部7は、ループフィルタ17に蓄積された電荷を予め設定された値に強制的に戻すことなく、温度を検出する温度検出部8の出力信号に基づいて分周器6の分周比を変化させる。
なお、本実施の形態のシンセサイザモジュールは、シンセサイザ1と、MEMS(微細電気機械システム、Micro Electro Mechanical Systems)素子からなる振動子により構成された基準発振器2とを有しており、MEMS素子からの出力信号が第2の分周器3を介して比較器4に入力される。また、シンセサイザ1を搭載した受信装置50は、シンセサイザ1と、このシンセサイザ1からの発振信号に基づいて受信信号の周波数を変換する混合器29とを備える。さらにまた、シンセサイザ1を搭載した電子機器(図示せず)は、受信装置50における混合器29の出力側に接続された信号処理部(図示せず)と、この信号処理部の出力側に接続された表示部(図示せず)とを備える。
次に、分周器6について詳述する。図1において、分周器6は、制御部7からの制御信号(整数分周数M(Mは整数)と分数分周数N(Nは整数))に基づいて周期的に異なる分周比(分周比「M」と分周比「M+1」)で動作する可変分周器15を備える。この可変分周器15は、発振器5からの発振信号fVCOを、分周比「M」と「M+1」の切り替え周期に応じて決定される分数または整数で分周し、比較周波数fcompを出力する。また、分周器6は、制御部7からの制御信号である分数分周数Nと基準発振器2からの基準信号fREFとに基づいて、分周比「M」と分周比「M+1」の切り替え周期を決定するアキュムレータ9を備える。このアキュムレータ9は、fXTALの周期で分数分周数Nを累積加算し、この累積加算値が許容保持量2(バイナリーのnビットとして表記)を超えた場合にオーバーフローデータの値「1」を加算器14へ出力するとともに累積加算値から許容保持量2を差し引いて再び同様の累積加算を継続する。さらに、分周器6は、制御部7から出力された整数分周数Mとアキュムレータ9から出力されたオーバーフローデータの値「0」または「1」を加算し、加算値である「M」または「M+1」の値を可変分周器15へ出力する加算器14を備える。つまり、アキュムレータ9がオーバーフローデータ「1」を出力する時だけ、可変分周器15の分周比は「M+1」となり、それ以外のときは「M」となる。
以下、可変分周器15とアキュムレータ9の一連の動作を更に詳述する。
アキュムレータ9は、便宜上定める任意の特定時間(1/fXTAL)×αにおいて、オーバーフローデータを(数1)回出力し、このときの可変分周器15は分周比を「M+1」とする。
Figure 2010252009
一方、アキュムレータ9がオーバーフローデータを出力しない残りの時間(数2)において、可変分周器15は分周比を「M」とする。
Figure 2010252009
この結果、前記特定時間(1/fXTAL)×αにおける平均分周比、すなわち分数分周比DIV1は(数3)となり、制御部7から出力される整数分周数Mと、分数分周数Nと、アキュムレータ9の許容保持量2とから決定される。
Figure 2010252009
また、分周器6の分数分周比DIV1と、発振信号fVCOと、比較信号fcompとの関係は、(数4)で表される。
Figure 2010252009
ここで、本実施の形態1において、分周器6は、オーバーフローデータ「0」又は「1」と整数分周数Mとを加算器14で加算し、その加算結果を可変分周器15に入力する構成としたが、必ずしも加算器14は必要でない。即ち、分周器6は、オーバーフローデータ「0」又は「1」と整数分周数Mの各々が個別に入力されて「M」または「M+1」の異なった分周動作が行える可変分周器を備えた場合でも同等の動作を実現できる。
次に、図1中のチャージポンプ18およびループフィルタ17の動作を詳述する。図2はチャージポンプ18とループフィルタ17の内部構成を示したものである。
チャージポンプ18は、比較器4からの比較結果に応じて電流の入出力を切替えられる電流源30を有し、電流源30には、比較器4が出力する比較信号fcompと基準信号fREFとの位相関係(周波数関係)に対応した2つ制御信号VCO_up、VCO_down(VCO_upはfcomp<fREF時に「1」となり,VCO_downはfcomp>fREF時に「1」となる)が入力され、各々の制御信号に応じてON/OFFを切替える2つの電流入出力スイッチSW_fup31、SW_fdown32(SW_fup31は電流出力時にONとなり,SW_fdown32は電流入力時にONとなる)を有する。
さらに、電流源30は、電流入出力スイッチSW_fup31を強制的にVCO_upから位相器4の出力に因らない固定値「0」へ、同様に、SW_fdown32を強制的に切替信号VCO_downから位相器4の出力に因らない固定値「1」へ切替えるリセット部34と、このリセット部34を制御し、制御部7からのチャンネル切替信号とリセット信号とを入力するAND論理出力をリセット部34へ出力するリセット制御部35とを有している。
また、ループフィルタ17は、電流源30からの電流をもとに電荷を充電又は放電して変化した電位を平滑し、発振器5へ出力する平滑回路を有し、本実施の形態における平滑回路は容量素子と抵抗素子から構成される。
以上のような図2の構成において、チャージポンプ18は、比較器4からの比較結果に応じて動的に電流を入出力する通常動作モードと、比較器4からの比較結果とは無関係に強制的に電流を制御するリセットモードを有し、ループフィルタ17で平滑される電荷の充電又は放電を制御し、発振器5からの発振周波数を変動させる。
図2の動作に関して、まず、通常動作モードを説明する。なお、一例として、本実施の形態の発振器5は、図3に示す制御電圧と発振周波数の関係で動作し、即ち、ループフィルタ17が出力する制御電圧が高くなれば発振器5からの発振周波数も高くなる関係とする。
通常動作モードにおいて、比較器4の比較結果がfcomp<fREF(比較信号fcompの位相遅れ関係)の場合、チャージポンプ18に入力される制御信号はVCO_up=「1」、VCO_down=「0」となるので、電流入出力スイッチはSW_fup31=ON、SW_fdown32=OFFとし、電流源30から平滑回路へ電流を出力して平滑回路の電荷を充電しながら発振器5への出力電位を高くする。これにより、発振器5からの発振周波数も高い方へ変動する。
逆に、比較器4の比較結果がfcomp>fREF(比較信号fcompの位相進み関係)の場合、チャージポンプ18に入力される制御信号はVCO_up=「0」、VCO_down=「1」となるので、電流入出力スイッチはSW_fup31=OFF、SW_fdown32=ONとなり、平滑回路から電流源30へ電流が吸い込まれ平滑回路の電荷を放電しながら発振器5への出力電位を低くする。これにより、発振器5からの発振周波数も低い方へ変動する。
次に、リセットモードを説明する。リセットモードは、制御部7からのチャンネル切替信号とリセット信号の両方が「1」の場合にAND論部出力が「1」となって、電流入出力スイッチは強制的にSW_fup31=OFF、SW_fdown32=ONとなる。したがって、比較器4の出力とは無関係に、平滑回路から電流源30へ電流が吸い込まれ平滑回路の電荷を放電しながら発振器5への出力電位を低くする。
一般に知られるシンセサイザにおいて、ループフィルタのリセットは速やかなチャンネル切替を実現するために常用される手段であり、シンセサイザの発振周波数を大きく変動させ、かつ、チャンネル切り換え後の発振周波数に速やかに収束させるため、ループフィルタに蓄えられた残留電荷を所定値へ急速に初期化させるものである。
このような背景から、従来のシンセサイザは、発振周波数を変更する際にループフィルタの電位を所定値へリセットした後、所望の電位に変更していた。これによって、チャンネルの切り換え前の周波数によって、チャンネル切り換え時間が大きく変動することを軽減していた。また、チャンネル切り換えは、大きく分周比を切り換えるため、回路の誤動作などを引き起こしてしまうこともあるが、その不具合も軽減されていた。
本発明のシンセサイザは、図1の基準発振器2の温度変化に伴う発振周波数の変動を、基準発振器2の温度を検知する温度検出部8の出力信号を基に制御する際に、ループフィルタのリセットを行わないことを特長としている。すなわち、図2に示すリセット制御部35は、制御部7からのチャンネル切替信号「1」(受信装置のチャンネル切替指令)を受け付けた場合に限ってリセットモードを実行し、シンセサイザの発振周波数を変更する他の要因であって基準発振器の連続的な温度変化を補正する発振周波数の切替においてはリセットモードを実行しない。
上記構成により本発明のシンセサイザ1は、温度変化に対応して制御部7がチャージポンプ18の制御を行う場合、ループフィルタ17の平滑回路に蓄積された電荷を予め設定された値に戻さないので、発振器5の発振周波数が大きく変動することを抑制し、これにより、シンセサイザ1における位相雑音を低減させることができる。その結果、このシンセサイザ1の発振信号をローカル信号として用いた受信装置50において、受信信号のC/N(Carrier/Noise)特性の劣化を抑制することができる。
また、分周比を切り換えることによる回路の誤動作も、振動子の周波数が大きくずれる前に、分周比を切り換えることで、回避できる。特に、PLLがロックレンジ内で動作している状態を維持できるようなタイミングで、分周比を切り換えるとより好ましい。ここで、ロックレンジとは、比較器4の各入力の位相差が0度、或いは、180度になることによって、2つの信号の周波数が一致していないにも関わらず、上記の0度、180度で、位相が一致したと判定される、つまり、位相の遅れ、進みが逆に判定されてしまうことにより引き起こされるサイクルスリップの範囲を指す。
なお、受信装置50の受信信号の周波数を切り替えるチャンネル変更の場合、制御部7は、ループフィルタ17の平滑回路に蓄積された電荷を予め設定された値に戻して、分周器6の分周比を変化させても良い。すなわち、制御部7がユーザからのチャンネル変更命令を受けて発振周波数の制御を行う頻度は、温度変化に対応して分周器6を制御して発振周波数を補正する頻度よりも圧倒的に小さいので、ユーザからのチャンネル変更命令を受ける場合は、位相雑音が大きくなる頻度も同様に小さく、また、チャンネル切替の間は元々テレビ視聴を行わないため、この期間に位相雑音が大きくなることは許容される。
このように、ループフィルタ17の平滑回路に蓄積された電荷のリセットの有無を、発振周波数の変更要因によって場合分けすることにより、チャンネル切替動作の高速化と温度補償動作における位相雑音の良化が実現でき、受信装置のトータル性能を向上させることが可能となる。
また、制御部7が所望のデータを受信していないと判断した期間はループフィルタ17の平滑回路に蓄積された電荷を予め設定された値に戻して、分周器6の分周比を変化させ、制御部7が所望のデータを受信していると判断した期間はループフィルタ17の平滑回路に蓄積された電荷を予め設定された値に戻すことなく、分周器6の分周比を変化させても良い。この「所望なデータを受信していないと判断した期間」とは、例えば、受信装置50がガード信号を受信するガードインターバル期間である。
これにより、受信装置50が所望のデータ信号を受信している期間に、制御部7は、ループフィルタ17の平滑回路に蓄積された電荷を予め設定された値に戻すことなく、分周器6の分周比を変化させるので、所望のデータ信号を受信している期間において適切にシンセサイザにおける位相雑音を低減させることができる。
また、本実施の形態のリセットモードでは、ループフィルタ17の電荷を強制的に放電すると簡単に示したが、放電に限られるものではなく、所定の電位へリセットする目的であれば良く、例えば充電するという構成を採用しても構わないし、電荷の放電を速やかに実行するために、リセットモードに限定して電流源30の電流量を増加させたり、ループフィルタの時定数を小さくするような構成を採用しても構わない。
図4(a)、(b)に、分周器6の分周比を変化させた際、発振器5の発振周波数がどのように時間変化するかを示す。図4(a)は、本発明のシンセサイザ1の発振周波数の時間変化であり、図4(b)は、従来のシンセサイザの発振周波数の時間変化である。
図4(a)、(b)では、時間t1において分周器6の分周比を変化させている。t1以降、図4(b)においては大きな周波数変化が観測されている。これは、分周器6を一度リセットしている事に起因している。これに対し、図4(a)においては、t1以降、大きな周波数変化が観測されていない。分周器6がリセットを行わなかったことにより、分周比が滑らかに変更されたためである。これにより、本発明のシンセサイザは、分周比の変化時の位相雑音特性の大幅な劣化を防止する事が可能となる。また、受信器として用いた場合には、受信性能の指標であるC/Nの劣化を防止することが可能となる。
参考までに、本実施の形態のシンセサイザを用いた場合の、ワンセグテレビ放送の受信状態を図5に示す。図5で、(a)は基準発振器として、水晶発振器を用いた場合の図であり、(b)はシリコン振動子で構成されるMEMS発振器を用いた場合の結果である。各々、リセットの有無による差異が示されている。ここで、今回用いた水晶発振器には、TCXO(温度補償型水晶発振器)や、精密にカット角度が規定された水晶振動子を用いておらず、比較的、安価に手に入るものを用いている。この水晶の周波数温度特性は、使用温度範囲−30℃〜85℃の温度範囲で、±100ppmである。高価な水晶ではないが、他の材料に比べ、比較的温度特性が良好であることから、この温度検出部8の検知結果に基づく分周器6の制御間隔は、MEMS発振器を用いた場合よりも長くなっている。
まず、第1に、水晶を用いた図5(a)に関して説明する。リセットありの場合では、温度補正を行ったリセットのタイミングで、受信状態を示す指標であるC/Nが悪化している。リセットが瞬時的であるにもかかわらず、C/Nの劣化が長く続いているのは、復調側でずれた中間周波数を合わせるのに、時間がかかってしまうというシステム的な問題に起因している。リセットなしでは、ほぼ良好なC/N性能を維持している。
第2に、図5(b)のMEMS発振器を用いた場合について説明する。ここで、前記したように、シリコン振動子の場合、周波数温度特性が30ppm/℃と悪いため、補正の間隔を短くしなければならず、つまりは、リセットの間隔が短くて頻繁にリセットが起こる。例えば、本実施の形態の場合、補正の間隔を50msecとしている。図5(b)で、「リセットあり」と図示しているグラフが従来のシンセサイザのC/N特性を示している。このグラフにおいて、初期状態では温度制御を開始しておらず、周波数も比較的変動の少ない状態であることから、比較的良好なC/Nが得られている。しかし、その直後、温度検出部8の検知結果に基づき分周器6の分周比を変更する必要が生じ、一旦、分周器6をリセットしたため、C/N特性が大幅に劣化していることが分かる。また、分周器6の温度制御の間隔が50msecと頻繁であるために、C/N特性が回復する前に、次の制御時期が到来してしまい、C/N特性は良くない状態を維持してしまうことになる。このように頻繁にリセットが起こる状態では、C/Nは良好な状態にまで回復せず、良くない状態を維持したような結果となってしまう。この時、ローカルの周波数は、所望の周波数に合わされた状態ではあるが、頻繁なリセットによりC/Nの劣化が引き起こされることになる。テレビの受信電力が大きい場所では、この状態でも受信できる可能性はあるが、受信電力が小さくなると、受信が出来ないといった不具合が生じ、受信機の主たる性能である最小入力感度特性が悪化することとなる。なお、C/N値は、完全な瞬時値を示しているわけではなく、ある一定期間の平均値を示しているため、図5(b)の「リセットあり」のグラフのようにC/Nがほぼ変動なく悪い状態で観測される。これは、前記した補正間隔が短いためである。
これに対し、本発明のシンセサイザのC/N特性は、図5(b)の中の「リセットなし」と図示された方のグラフであり、C/N特性の劣化がほぼ見られない。以上のことより、MEMS振動子のように、大きな周波数温度特性を有する振動子を基準発振器に用いた場合には、特に本発明のシンセサイザが有効である事が分かる。
尚、MEMS振動子のように大きな周波数温度特性を有する場合は、温度制御間隔を小さくすることで第2の分周器の分周比の変化量を小さく抑える事が出来、分周比変更時にリセットをしない場合において、分周比変更時の周波数誤差を小さく抑えることが可能となる。
なお、水晶の例である図5(a)の時間軸は、C/Nの劣化を明瞭に示すために、MEMSの例である図5(b)よりも短い時間幅をモニターした結果である。
繰り返しになるが、以上の例からもわかるように、温度検出部8の検知結果に基づき分周器6の制御を行う際は、受信チャンネルを切り替える場合のように大きな周波数変化を必要としない。このため、分周器6をリセットせず、過去の累積加算値を保持した状態でも、所望の分周比に到達するまでの時間は、比較的短くなる。
以上説明したように、本発明のシンサセイザを用いることにより、分周比変更時のC/N劣化を抑えることが可能となる。例えば、テレビの場合では、途切れることのない、連続した受信が可能となる。また、携帯電話の場合でも、複雑な制御を行う必要がなく、システムの簡易化を図ることが可能となる。
尚、従来、テレビのチャンネル切替えの場合、次のチャンネルへ移行するのに数十msec〜1secの猶予時間があり、チャンネル切り替えの際のC/N劣化は問題にならなかった。この猶予期間におけるテレビ受信が不要であったためである。
なお、携帯電話の場合では、常時、信号が受信されているわけではない。よって、受信されていないタイミングを見計らって分周比の切替えを行うことで、C/N劣化による受信特性への影響をなくすことが可能である。しかし、受信していないタイミングに分周比を切替える制御を行う必要があり、システムへの負荷が増えると共に、システムが煩雑になり、製造コストが増大する。本発明のシンセサイザのような第2の分周器の制御方法を用いることで、上記のような複雑な制御を考慮する必要がなくなる。
なお、本実施の形態では、リセットを完全にしない場合に関して、説明を行ったが、有効なデータ、つまり、BERに直接的に寄与しないデータを送信している期間中にリセット処理を行えば、前記した効果と比較的近い効果が得られる。例えば、OFDM(Orthogonal Frequency Division Multiple)信号のガードインターバルの期間がそれにあたり、この期間の一部を用いて、リセット処理を行うことで、実効的なC/Nの劣化を最小限に抑えることは可能である。
本発明のシンセサイザを使用したテレビ受信用モジュールについて、図6を用いて説明する。図6において、本発明のシンセサイザは温度検出部8を含めて同一の半導体IC19に一括に形成され、ベース基板20に実装されている。また、基準発振器の構成要素としてMEMS振動子21が用いられ、ベース基板20の上に実装されている。基準発振器の構成要素としてMEMS振動子21を用いる事で、テレビ受信用モジュールの小型化を実現することができる。例えば、水晶振動子では2.5×2.0mmのサイズが必要だが、MEMS振動子では0.5×0.5mm〜0.3mm×0.3mmのサイズで構成できる。また、高さも半分以下となる。携帯電話に搭載するような小型のテレビ受信用モジュールでは、サイズが、9×9mm〜8×8mmと小型になっているため、このサイズ効果は非常に大きいものとなる。他の構成要素に関して説明すると、ベース基板20には、アンテナ23が受信した受信信号が入力される第1フィルタ24と、第1フィルタ24の出力信号が入力されるLNA(Low Noise Amplifier)25と、LNA25の出力信号が入力される第2フィルタ26と、第2フィルタ26の出力信号が入力されるバラン27が実装されている。そして、バラン27の出力信号は半導体IC19に入力される。尚、図6においては、MEMS振動子21を用いたが、前記した小型化の効果を考慮する必要が無ければ、水晶振動子を用いてもよく、また、その他の圧電単結晶を用いた振動子やセラミック振動子、FBAR(Film Bulk Acoustic Resonator)等の薄膜を用いた振動子を用いても良い。また、一般にこのような振動子には、バルク波の振動モードが用いられるが、弾性表面波の振動モードを用いたSAW振動子などを用いてもよい。これらの振動子の選択は、本発明のシンセサイザの使用用途に応じて行えばよい。
図6のMEMS発振器を半導体IC19の中に形成した事例を図7、図8に示す。図7では、MEMS振動子21をIC内へ取り込んでいる。また、図8では、前記したLNA25は、半導体IC19の内部に取り込み、第2のフィルタ26、バラン27は、ICを構成する際に不要になるようなシステム構成としている。
このように、MEMS振動子と温度センサーが同一のICチップ内に内蔵されることにより、実際のMEMS振動子の温度をより正確に検知することが可能となり、MEMS発振器の発振周波数の調整精度を向上させることができる。例えば、急激な温度変化が起こった際でも、温度伝導の遅延がほぼ無い状態で温度検知が可能となり、それによる受信劣化を引き起こさなくなる。また、特に、図8の構成では、1つの半導体IC19内に外部の構成要素も形成できるため、大幅な小型化ができると共に、製造効率を向上させる事が出来る。
なお、以上説明した本発明の実施の形態では、発振器5の出力をシンセサイザ1の出力としたが、発振器5の後に、分周器を入れて、シンセサイザ1の出力としても良い。これにより、発振器5の発振周波数を高くすることができ、発振器5のサイズを小さくすることが可能となる。
また、ここで言う温度センサーとは、例えば、半導体の電荷移動量の温度特性を利用したものや、サーミスタと呼ばれる温度に対して、抵抗値が変化する特性を利用したものなどが挙げられるが、これに限るものではない。要は、基準発振器を構成する振動子の使用温度を検知するものであれば良く、直接的に、温度を検知しなくても、間接的に温度を検知しても良い。
本発明のシンセサイザは、例えばMEMS振動子を用いたシンセサイザの位相雑音を良好に維持できるので、受信特性の優れた受信装置や電子機器に用いる事ができる。
1 シンセサイザ
2 基準発振器
3 第2の分周器
4 比較器
5 発振器
6 分周器
7 制御部
8 温度検出部
9 アキュムレータ
14 加算器
15 可変分周器
17 ループフィルタ
18 チャージポンプ
22 シンセサイザモジュール
29 混合器
30 電流源
34 リセット部
35 リセット制御部
50 受信装置

Claims (10)

  1. 発振信号を出力する発振器と、
    前記発振器の出力信号を制御部からの制御に基づいて分周する分周器と、
    基準発振器から出力された基準発振信号と前記分周器からの出力信号とを比較してこの比較結果を示す信号を出力する比較器と、
    前記比較器から出力された比較結果に基づいて電荷を蓄積して前記発振器に電圧を出力する平滑回路とを備え、
    前記発振器は前記平滑回路から出力された電圧に基づいて前記発振信号の周波数を決定すると共に、
    前記制御部は、前記平滑回路に蓄積された電荷を予め設定された値に戻すことなく、温度を検出する温度検出部の出力信号に基づいて前記分周器の分周比を変化させるシンセサイザ。
  2. 請求項1に記載のシンセサイザと、
    MEMS素子からなる振動子により構成された基準発振器とを有し、
    この基準発振器の出力信号が前記比較器に入力されるシンセサイザモジュール。
  3. 前記シンセサイザと前記振動子とが同一の半導体基板上に形成された請求項2に記載のシンセサイザモジュール。
  4. 前記温度検出部は、温度センサーである請求項2に記載のシンセサイザモジュール。
  5. 前記温度検出部は、前記発振信号が供給される混合器の出力側に接続され、入力信号の周波数変動を検出する周波数変動検出部である請求項2に記載のシンセサイザモジュール。
  6. 請求項1に記載のシンセサイザと、
    前記シンセサイザからの前記発振信号に基づいて受信信号の周波数を変換する混合器とを備えた受信装置。
  7. 前記受信装置の受信信号の周波数を切り替える場合、前記制御部は、前記平滑回路に蓄積された電荷を予め設定された値に戻して、前記分周器の分周比を変化させる請求項6に記載の受信装置。
  8. 前記制御部が所望のデータを受信していないと判断した期間は前記平滑回路に蓄積された電荷を予め設定された値に戻して、前記分周器の分周比を変化させ、前記制御部が所望のデータを受信していると判断した期間は前記平滑回路に蓄積された電荷を予め設定された値に戻すことなく、前記分周器の分周比を変化させる請求項6に記載の受信装置。
  9. 前記制御部が所望なデータを受信していないと判断した期間は、ガードインターバル期間である請求項6に記載の受信装置。
  10. 請求項1に記載のシンセサイザと、
    前記シンセサイザからの前記発振信号に基づいて受信信号の周波数を変換する混合器と、
    前記混合器の出力側に接続された信号処理部と、
    前記信号処理部の出力側に接続された表示部とを備えた電子機器。
JP2009098679A 2009-04-15 2009-04-15 受信装置と、これを用いた受信モジュール及び電子機器 Expired - Fee Related JP5381268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009098679A JP5381268B2 (ja) 2009-04-15 2009-04-15 受信装置と、これを用いた受信モジュール及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009098679A JP5381268B2 (ja) 2009-04-15 2009-04-15 受信装置と、これを用いた受信モジュール及び電子機器

Publications (2)

Publication Number Publication Date
JP2010252009A true JP2010252009A (ja) 2010-11-04
JP5381268B2 JP5381268B2 (ja) 2014-01-08

Family

ID=43313853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009098679A Expired - Fee Related JP5381268B2 (ja) 2009-04-15 2009-04-15 受信装置と、これを用いた受信モジュール及び電子機器

Country Status (1)

Country Link
JP (1) JP5381268B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101515A (ja) * 1990-08-21 1992-04-03 Fujitsu Ltd 電圧制御発振器の制御回路
JPH0750579A (ja) * 1993-08-05 1995-02-21 Nec Corp 位相同期ループ回路
JP2005318042A (ja) * 2004-04-27 2005-11-10 Seiko Epson Corp マイクロレゾネータ及びその製造方法、並びに電子機器
JP2005348222A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp Memsデバイス及び電子機器
JP2006526946A (ja) * 2003-05-02 2006-11-24 シリコン・ラボラトリーズ・インコーポレーテツド 低ジッタ2ループフラクショナルn合成器のための方法および装置
JP2009038423A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 発振器と、これを用いた受信装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101515A (ja) * 1990-08-21 1992-04-03 Fujitsu Ltd 電圧制御発振器の制御回路
JPH0750579A (ja) * 1993-08-05 1995-02-21 Nec Corp 位相同期ループ回路
JP2006526946A (ja) * 2003-05-02 2006-11-24 シリコン・ラボラトリーズ・インコーポレーテツド 低ジッタ2ループフラクショナルn合成器のための方法および装置
JP2005318042A (ja) * 2004-04-27 2005-11-10 Seiko Epson Corp マイクロレゾネータ及びその製造方法、並びに電子機器
JP2005348222A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp Memsデバイス及び電子機器
JP2009038423A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 発振器と、これを用いた受信装置及び電子機器

Also Published As

Publication number Publication date
JP5381268B2 (ja) 2014-01-08

Similar Documents

Publication Publication Date Title
US8594608B2 (en) Synthesizer and reception device
US11258448B2 (en) Systems and methods for digital synthesis of output signals using resonators
JP4656103B2 (ja) 発振器と、これを用いた受信装置及び電子機器
US20100315138A1 (en) Synthesizer and reception device using the same
US8648632B2 (en) Digital PLL circuit, semiconductor integrated circuit, and display apparatus
US7884657B2 (en) Oscillation frequency control circuit
JP4683153B2 (ja) シンセサイザ、シンセサイザモジュール、およびこれを用いた受信装置、電子機器
US20050280476A1 (en) Filter control apparatus and filter system
US20100060365A1 (en) Oscillation frequency control circuit
JP2010193240A (ja) シンセサイザと、これを用いた受信装置及び電子機器
JP4811417B2 (ja) 受信装置及び電子機器
WO2008015816A1 (fr) Synthétiseur de fréquence et filtre en boucle utilisé dedans
JP5381268B2 (ja) 受信装置と、これを用いた受信モジュール及び電子機器
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US20090179708A1 (en) Phase lock oscillator and wireless communications device including phase lock oscillator
KR100806506B1 (ko) 위상 동기 루프 및 무선 전기 신호 수신 장치
KR20100053443A (ko) Pll 회로
JP2009194428A (ja) シンセサイザと、これを用いた受信装置、および電子機器
US10340902B1 (en) Multiplying delay locked loops with compensation for realignment error
JP2013058904A (ja) 位相同期回路及びテレビジョン信号受信回路
JP4821784B2 (ja) シンセサイザと、これを用いた受信装置及び電子機器
TW200403927A (en) Digital voltage controlled oscillator and phase locked loop circuit using digital voltage controlled oscillator
JP4835596B2 (ja) シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器
JP2008271220A (ja) 集積回路装置
JP2010166119A (ja) Pll回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120217

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

LAPS Cancellation because of no payment of annual fees