JP2010251942A - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP2010251942A JP2010251942A JP2009097748A JP2009097748A JP2010251942A JP 2010251942 A JP2010251942 A JP 2010251942A JP 2009097748 A JP2009097748 A JP 2009097748A JP 2009097748 A JP2009097748 A JP 2009097748A JP 2010251942 A JP2010251942 A JP 2010251942A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- output
- osd
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】回路規模を小さくすることができて高速化が容易である受信装置を提供する。
【解決手段】受信装置1は、シリアルデータを受信する装置であって、サンプラ部10、エッジ検出部20、論理和演算部31、タイミング決定部40、レジスタ部51、セレクタ部60およびラッチ部70を備える。エッジ検出部20は、サンプラ部10から出力されるデータOSD[n]を入力し、互いに隣接するデータOSD[n]とデータOSD[n+1]との排他的論理和を演算して、この排他的論理和演算の結果であるデータEDG[n]を出力する。論理和演算部31は、エッジ検出部20から出力されるデータEDG[n]を入力し、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を所定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG[m]を出力する。
【選択図】図1
【解決手段】受信装置1は、シリアルデータを受信する装置であって、サンプラ部10、エッジ検出部20、論理和演算部31、タイミング決定部40、レジスタ部51、セレクタ部60およびラッチ部70を備える。エッジ検出部20は、サンプラ部10から出力されるデータOSD[n]を入力し、互いに隣接するデータOSD[n]とデータOSD[n+1]との排他的論理和を演算して、この排他的論理和演算の結果であるデータEDG[n]を出力する。論理和演算部31は、エッジ検出部20から出力されるデータEDG[n]を入力し、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を所定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG[m]を出力する。
【選択図】図1
Description
本発明は、入力されるシリアルデータを受信する装置に関するものである。
入力されるシリアルデータを受信する装置として、オーバーサンプリング技術を用いたものが知られている。このような受信装置は、シリアルデータのビットレートのM倍(Mは3以上の整数)の周波数でシリアルデータをサンプリングし、各サンプリングで得られたデータに基づいて、シリアルデータのビット遷移タイミングを決定するとともに、各ビット値を決定する。非特許文献1に記載された受信装置は、オーバーサンプリング技術を用いたものであって、速いジッタに対応するために追従の遅れを抑制することを意図して設計されたものである。
Bong-Joon Lee, Moon-Sang Hwang, Jaeha Kim, "A Quad 3.125GbpsTransceiver Cell with All-Digital Data Recovery Circuits," 2005 Symposiumon VLSI Circuits Digest of Technical Papers 24-3
しかしながら、非特許文献1に記載された受信装置は、平均化処理などに複数の加算器を使用する必要があるので、回路規模が大きく、高速化が困難である。本発明は、上記問題点を解消する為になされたものであり、回路規模を小さくすることができて高速化が容易である受信装置を提供することを目的とする。
本発明に係る受信装置は、入力されるシリアルデータを受信する装置であって、(1) シリアルデータのビットレートのM倍の周波数でシリアルデータをサンプリングし、第n回のサンプリングで得られたデータOSD[n]を順次に出力するサンプラ部と、(2) サンプラ部から順次に出力されるデータOSD[n]を入力し、互いに隣接するデータOSD[n]とデータOSD[n+1]との排他的論理和を演算して、この排他的論理和演算の結果であるデータEDG[n]を出力するエッジ検出部と、(3) エッジ検出部から出力されるデータEDG[n]を入力し、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を所定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG[m]を出力する論理和演算部と、(4) 論理和演算部から出力されるデータEDGFLG[m]を入力し、このデータEDGFLG[m]に基づいてシリアルデータのビット遷移タイミングを決定し、このビット遷移タイミングを表すデータPHSEL[m]を出力するタイミング決定部と、(5) サンプラ部から順次に出力されるデータOSD[n]を入力し、このデータOSD[n]に所定の時間の遅延を与えた後に該データOSD[n]を順次に出力するレジスタ部と、(6) レジスタ部から順次に出力されるデータOSD[n]を入力するとともに、タイミング決定部から出力されるデータPHSEL[m]を入力して、データPHSEL[m]に基づいてデータOSD[n]のうちから選択したデータOSD[n]を出力するセレクタ部と、を備えることを特徴とする。ただし、Mは3以上の整数であり、mは0以上M未満の各整数であり、nは任意の整数である。
本発明に係る受信装置では、サンプラ部において、入力シリアルデータのビットレートのM倍の周波数で入力シリアルデータがサンプリングされ、第n回のサンプリングで得られたデータOSD[n]が出力される。サンプラ部から出力されるデータOSD[n]はエッジ検出部に入力される。このエッジ検出部において、互いに隣接するデータOSD[n]とデータOSD[n+1]との排他的論理和が演算されて、この排他的論理和演算の結果であるデータEDG[n]が出力される。
エッジ検出部から出力されるデータEDG[n]は論理和演算部に入力される。この論理和演算部において、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和が所定期間に亘って演算されて、その論理和演算の結果であるデータEDGFLG[m]が出力される。論理和演算部から出力されるデータEDGFLG[m]はタイミング決定部に入力される。このタイミング決定部において、このデータEDGFLG[m]に基づいてシリアルデータのビット遷移タイミングが決定され、このビット遷移タイミングを表すデータPHSEL[m]が出力される。
サンプラ部から出力されるデータOSD[n]はレジスタ部に入力される。このレジスタ部において、このデータOSD[n]に所定の時間の遅延が与えられた後に該データOSD[n]が出力される。レジスタ部から出力されるデータOSD[n]はセレクタ部に入力される。また、タイミング決定部から出力されるデータPHSEL[m]もセレクタ部に入力される。そして、セレクタ部において、データPHSEL[m]に基づいてデータOSD[n]のうちから選択されたデータOSD[n]が出力される。
本発明に係る受信装置では、論理和演算部は、(a) エッジ検出部から出力されるデータEDG[n]を入力し、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を一定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG0[m]を出力する第1演算部と、(b) 第1演算部から出力されるデータEDGFLG0[m]を入力し、このデータEDGFLG0[m]に一定期間だけ遅延を与えたデータEDGFLG1[m]を出力する遅延部と、(c) 第1演算部から出力されるデータEDGFLG0[m]を入力し、遅延部から出力されるデータEDGFLG1[m]を入力して、これらデータEDGFLG0[m]とデータEDGFLG1[m]との論理和を演算して、その論理和演算の結果であるデータEDGFLG[m]を出力する第2演算部と、を含むのが好適である。
この場合には、タイミング決定部から出力されてセレクタ部に入力されるデータPHSEL[m] は、これに対応するサンプラ部から出力されるデータOSD[n]にだけでなく、これより前のデータOSD[n] にも基づいて決定される。
本発明に係る受信装置では、論理和演算部は、(a) エッジ検出部から出力されるデータEDG[n]を入力し、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を一定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG0[m]を出力する第1演算部と、(b) 第1演算部から出力されるデータEDGFLG0[m]を入力し、このデータEDGFLG0[m]に一定期間だけ遅延を与えたデータEDGFLG1[m]を出力する第1遅延部と、(c) 第1遅延部から出力されるデータEDGFLG1[m]を入力し、このデータEDGFLG1[m]に一定期間だけ遅延を与えたデータEDGFLG2[m]を出力する第2遅延部と、(d) 第1演算部から出力されるデータEDGFLG0[m]を入力し、第1遅延部から出力されるデータEDGFLG1[m]を入力し、第2遅延部から出力されるデータEDGFLG2[m]を入力して、これらデータEDGFLG0[m]とデータEDGFLG1[m]とデータEDGFLG2[m]との論理和を演算して、その論理和演算の結果であるデータEDGFLG[m]を出力する第2演算部と、を含むのが好適である。
この場合には、タイミング決定部から出力されてセレクタ部に入力されるデータPHSEL[m] は、これに対応するサンプラ部から出力されるデータOSD[n]にだけでなく、これより前および後のデータOSD[n] にも基づいて決定される。
本発明に係る受信装置では、タイミング決定部は、論理和演算部から出力されるデータEDGFLG[m]の分布の中央値にシリアルデータのビット遷移タイミングを決定し、このビット遷移タイミングを表すデータPHSEL[m]を出力するのが好適である。また、タイミング決定部は、論理和演算部から出力されるデータEDGFLG[m]のうち値1となるデータが2つ以上ある場合に、そのうち従前のデータPHSEL[m]が表すビット遷移タイミングに近い方にシリアルデータのビット遷移タイミングを決定し、このビット遷移タイミングを表すデータPHSEL[m]を出力するのも好適である。
本発明に係る受信装置は、加算器を使用する必要がないので、回路規模を小さくすることができて、高速化が容易である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
(第1実施形態)
図1は、第1実施形態に係る受信装置1の構成を示す図である。この図に示される受信装置1は、入力されるシリアルデータを受信する装置であって、サンプラ部10、エッジ検出部20、論理和演算部31、タイミング決定部40、レジスタ部51、セレクタ部60およびラッチ部70を備える。
サンプラ部10は、受信すべきシリアルデータを入力するとともに、そのシリアルデータのビットレートのM倍の周波数を有するサンプリングクロックCLK1を入力する。そして、サンプラ部10は、サンプリングクロックCLK1が指示するタイミングでシリアルデータをサンプリングして、第n回のサンプリングで得られたデータOSD[n]を順次に出力する。ここで、Mは3以上の整数である。また、nは任意の整数である。すなわち、データOSD[n+1]は、データOSD[n]のサンプリング時刻より1サンプリング周期の後にサンプリングで得られた値である。
エッジ検出部20は、サンプラ部10から順次に出力されるデータOSD[n]を入力する。そして、エッジ検出部20は、互いに隣接するデータOSD[n]とデータOSD[n+1]との排他的論理和を演算して、この排他的論理和演算の結果であるデータEDG[n]を出力する。エッジ検出部20から出力されるデータEDG[n]が値1であれば、データOSD[n]およびデータOSD[n+1]それぞれの値が互いに異なるので、データOSD[n]およびデータOSD[n+1]それぞれのサンプリング時刻の間に入力シリアルデータのビット遷移タイミングが存在する蓋然性が有ることを意味する。
論理和演算部31は、エッジ検出部20から出力されるデータEDG[n]を入力する。そして、論理和演算部31は、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を所定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG[m]を出力する。ここで、mは0以上M未満の各整数である。
論理和演算部31は、このような論理和演算を所定期間毎に行う。ここで、所定期間とは、入力シリアルデータの連続する複数ビット(例えば10ビット)の期間である。例えば、値Mを5とすれば、入力シリアルデータの10ビットの期間は、サンプラ部10において連続50回のサンプリングを行う期間に相当する。
タイミング決定部40は、論理和演算部31から出力されるデータEDGFLG[m]を入力する。そして、タイミング決定部40は、このデータEDGFLG[m]に基づいて、入力シリアルデータのビット遷移タイミングを決定し、このビット遷移タイミングを表すデータPHSEL[m]を出力する。
論理和演算部31から出力されてタイミング決定部40に入力されるデータEDGFLG[m]が値1であれば、その値mが表すタイミングに入力シリアルデータのビット遷移タイミングが存在する蓋然性が有ることを意味する。一方、データEDGFLG[m]が値0であれば、その値mが表すタイミングに入力シリアルデータのビット遷移タイミングが存在しない蓋然性が高いことを意味する。
タイミング決定部40は、このことを利用して、入力シリアルデータのビット遷移タイミングを決定する。タイミング決定部40は、M個のデータPHSEL[0]〜PHSEL[M-1]のうち、入力シリアルデータのビット遷移タイミングを表す何れか1つのデータを値1とし、他の(M−1)個のデータを値0とする。
タイミング決定部40は、データEDGFLG[m]に基づいてデータPHSEL[m]を一意的に決定してもよいし、データEDGFLG[m]および現在のデータPHSEL[m]に基づいて次のデータPHSEL[m]を決定してもよい。後者の場合、タイミング決定部40は、いわゆる有限状態機械(finite state machine)である。
レジスタ部51は、サンプラ部10から順次に出力されるデータOSD[n]を入力する。そして、レジスタ部51は、このデータOSD[n]に所定の時間の遅延を与え、その遅延付与後のデータOSD1[n]を順次に出力する。レジスタ51がデータOSD[n]に与える遅延時間は、エッジ検出部20,論理和演算部31およびタイミング決定部40においてデータOSD[n]からデータPHSEL[m]を求めるのに要する時間とされる。
セレクタ部60は、レジスタ部51から順次に出力されるデータOSD1[n]を入力するとともに、タイミング決定部40から出力されるデータPHSEL[m]を入力する。そして、セレクタ部60は、データPHSEL[m]に基づいてデータOSD1[n]のうちから選択したデータOSD1[n]を出力する。セレクタ部60は、データPHSEL[m]が入力シリアルデータのビット遷移タイミングを表すことを利用して、連続する2つの遷移タイミングの中間にあるタイミングでサンプリングされたデータOSD1[n]を選択して出力する。ラッチ部70は、セレクタ部60から出力されるデータOSD1[n]を入力し、このデータを1ビット分の期間に亘って保持してデータDATAとして出力する。
なお、タイミング決定部40、レジスタ部51およびラッチ部70それぞれは、入力シリアルデータの連続する複数ビット(例えば10ビット)を単位として処理をする場合には、入力シリアルデータのビットレートの10分の1の周波数を有するロジッククロックCLK2に同期して処理を行う。
図2は、第1実施形態に係る受信装置1に含まれるサンプラ部10,エッジ検出部20,論理和演算部31およびタイミング決定部40それぞれの動作を説明する図である。以下では、値Mを5として、入力シリアルデータのビットレートの5倍の周波数を有するサンプリングクロックCLK1を用い、入力シリアルデータの連続10ビットの期間にサンプラ部10において50回のサンプリングを行ってデータOSD[0]〜OSD[49]を得る場合について説明する。図2において、横方向は時間を表し、縦方向は処理の流れを表す。
サンプラ部10では、入力シリアルデータの1ビットの期間毎に5個のデータOSD[n]が得られ、入力シリアルデータの10ビットの期間に50個のデータOSD[0] 〜OSD[49]が得られる。以降では、OSD[0] 〜OSD[49]はOSD[49:0]と表される場合がある。サンプラ部10から出力されるデータOSD[49:0]はエッジ検出部20に入力される。
エッジ検出部20では、互いに隣接するデータOSD[n]とデータOSD[n+1]との排他的論理和が演算されて、この排他的論理和演算の結果であるデータEDG[n]が出力される。すなわち、データEDG[n]は「EDG[n] = OSD[n+1] xor OSD[n]」なる式で表される。ただし、n=49の場合は、データEDG[49]は、一つ前の10ビットの期間に得られた50個のデータOSD[0] 〜OSD[49]のうちのデータOSD[0]を用いて、「EDG[49] = OSD[0] xor OSD[49]」なる式で表される。エッジ検出部20では、50個のデータEDG[0]〜EDG[49]が得られる。以降では、EDG[0]〜EDG[49]はEDG[49:0]と表される場合がある。エッジ検出部20から出力されるデータEDG[49:0]は論理和演算部31に入力される。
論理和演算部31では、50個のデータEDG[49:0]に基づいて5個のデータEDGFLG[0]〜EDGFLG[4]が求められる。データEDGFLG[0]の値は、データEDG[2],EDG[7],EDG[12],…,EDG[5k+2],…,EDG[47]の各値の論理和の値である。データEDGFLG[1]の値は、データEDG[3],EDG[8],EDG[13],…,EDG[5k+3],…,EDG[48]の各値の論理和の値である。データEDGFLG[2]の値は、データEDG[4],EDG[9],EDG[14],…,EDG[5k+4],…,EDG[49]の各値の論理和の値である。データEDGFLG[3]の値は、データEDG[0],EDG[5],EDG[10],…,EDG[5k],…,EDG[45]の各値の論理和の値である。また、データEDGFLG[4]の値は、データEDG[1],EDG[6],EDG[11],…,EDG[5k+1],…,EDG[46]の各値の論理和の値である。ここで、kは整数である。このようにして、5個のデータEDGFLG[0]〜EDGFLG[4]が得られる。以降では、EDGFLG[0]〜EDGFLG[4]はEDGFLG[4:0]と表される場合がある。論理和演算部31から出力されるデータEDGFLG[4:0]はタイミング決定部40に入力される。
タイミング決定部40では、データEDGFLG[4:0]に基づいて、ビット遷移タイミングを表すデータPHSEL[m]が決定される。以降では、PHSEL[0]〜PHSEL[4]はPHSEL[4:0]と表される場合がある。図3〜図9を用いて、有限状態機械であるタイミング決定部40により、データEDGFLG[4:0]および現在のデータPHSEL[4:0]に基づいて次のデータPHSEL[4:0]が決定される場合について、説明する。
図3〜図9は、第1実施形態に係る受信装置1に含まれるタイミング決定部40の動作を説明する図である。これらの図において、横軸は値mを示し、□印は現在のデータPHSEL[4:0]のうち値1である値mを示し、○印は次のデータPHSEL[4:0]のうち値1である値mを示す。また、以降では、例えば、データPHSEL[4:0]のうちデータPHSEL[4]のみが値1であれば、データPHSEL[4:0]の値を[10000]と表すことにする。
図3に示されるように、データEDGFLG[4:0]のうちデータEDGFLG[2]のみが値1である場合には、現在のデータPHSEL[4:0]が値[10000]であれば次のデータPHSEL[4:0]は値[01000]とされ、現在のデータPHSEL[4:0]が値[01000],[00100]または[00010]であれば次のデータPHSEL[4:0]は値[00100]とされ、現在のデータPHSEL[4:0]が値[00001]であれば次のデータPHSEL[4:0]は値[00010]とされる。
図4に示されるように、データEDGFLG[4:0]のうちデータEDGFLG[3]およびEDGFLG[2]の2つのデータが値1である場合には、現在のデータPHSEL[4:0]が値[10000]または[01000]であれば次のデータPHSEL[4:0]は値[01000]とされ、現在のデータPHSEL[4:0]が値[00100],[00010]または値[00001]であれば次のデータPHSEL[4:0]は値[00100]とされる。
図5に示されるように、データEDGFLG[4:0]のうちデータEDGFLG[3]〜EDGFLG[1]の3つのデータが値1である場合には、現在のデータPHSEL[4:0]が値[10000]〜[00001]の何れであっても次のデータPHSEL[4:0]は値[00100]とされる。
図6に示されるように、データEDGFLG[4:0]のうちデータEDGFLG[3]およびEDGFLG[1]の2つのデータが値1である場合には、現在のデータPHSEL[4:0]が値[10000]〜[00001]の何れであっても次のデータPHSEL[4:0]は値[00100]とされる。
図7に示されるように、データEDGFLG[4:0]のうちデータEDGFLG[4]〜EDGFLG[1]の4つのデータが値1である場合には、現在のデータPHSEL[4:0]が値[10000]または[01000]であれば次のデータPHSEL[4:0]は値[01000]とされ、現在のデータPHSEL[4:0]が値[00100],[00010]または値[00001]であれば次のデータPHSEL[4:0]は値[00100]とされる。
図8に示されるように、データEDGFLG[4:0]の全てデータが値1である場合には、現在のデータPHSEL[4:0]がそのまま次のデータPHSEL[4:0]として維持される。
図9に示されるように、データEDGFLG[4:0]のうちデータEDGFLG[4],EDGFLG[2]およびEDGFLG[0]の3つのデータが値1である場合には、現在のデータPHSEL[4:0]がそのまま次のデータPHSEL[4:0]として維持される。
基本的には、次のデータPHSEL[4:0]は、データEDGFLG[4:0]の分布の中央へ移動するように選択され、データEDGFLG[4:0]のうち値1となるデータが2つ以上ある場合には従前のデータPHSEL[4:0]に近い方に選択される。また、データEDGFLG[4:0]の分布の中央値が判定できない場合(図8、図9)には、現在のデータPHSEL[4:0]がそのまま次のデータPHSEL[4:0]として維持される。
このようにしてタイミング決定部40において入力シリアルデータのビット遷移タイミングが決定され、このビット遷移タイミングを表すデータPHSEL[4:0]がタイミング決定部40から出力されてセレクタ部60に入力される。また、サンプラ部10から出力されたデータOSD[49:0]はレジスタ部51により遅延が与えられ、その遅延付与後のデータOSD1[49:0]がセレクタ部60に入力される。
セレクタ部60では、データPHSEL[4:0]が入力シリアルデータのビット遷移タイミングを表すことに基づいて、連続する2つの遷移タイミングの中間にあるタイミングでサンプリングされたデータOSD1[n]がデータOSD1[49:0]のうちから選択されて出力される。そして、ラッチ部70では、セレクタ部60から出力されるデータOSD1[n]が保持されてデータDATA[9:0]として出力される。
図10は、第1実施形態に係る受信装置1の動作タイミングを説明する図である。この図には、ロジッククロックCLK2、サンプラ部10から出力されるデータOSD[49:0]、レジスタ部51から出力されるデータOSD1[49:0]、論理和演算部31から出力されるデータEDGFLG[4:0]、タイミング決定部40から出力されるデータPHSEL[4:0] および ラッチ部70から出力されるデータDATA[9:0]、それぞれのタイミングが示されている。また、この図中で、ハッチで示されたデータは、共通のデータOSD[49:0]に基づいて生成されたものある。
この図に示されるように、サンプラ部10から出力されるデータOSD[49:0]に対して、レジスタ部51から出力されてセレクタ部60に入力されるデータOSD1[49:0]、および、タイミング決定部40から出力されてセレクタ部60に入力されるデータPHSEL[4:0] は、ロジッククロックCLK2の1周期分だけ遅れる。
第1実施形態に係る受信装置1は、エッジ検出部20による排他的論理和演算の結果に対して論理和演算部31において論理和演算を行って、その論理和演算の結果に基づいてタイミング決定部40においてビット遷移タイミングを決定するので、回路規模を小さくすることができて、高速化が容易である。
(第2実施形態)
図11は、第2実施形態に係る受信装置2の構成を示す図である。この図に示される受信装置2は、入力されるシリアルデータを受信する装置であって、サンプラ部10、エッジ検出部20、論理和演算部32、タイミング決定部40、レジスタ部51、セレクタ部60およびラッチ部70を備える。
図1に示された第1実施形態に係る受信装置1の構成と比較すると、この図11に示される第2実施形態に係る受信装置2は、論理和演算部31に替えて論理和演算部32を備える点で相違している。
論理和演算部32は、第1演算部321、遅延部322および第2演算部323を含む。第1演算部321は、第1実施形態における論理和演算部31と同様に、エッジ検出部20から出力されるデータEDG[n]を入力し、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を一定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG0[m]を出力する。
遅延部322は、第1演算部321から出力されるデータEDGFLG0[m]を入力し、このデータEDGFLG0[m]に一定期間だけ遅延を与えたデータEDGFLG1[m]を出力する。第2演算部323は、第1演算部321から出力されるデータEDGFLG0[m]を入力するとともに、遅延部322から出力されるデータEDGFLG1[m]を入力する。そして、第2演算部323は、これらデータEDGFLG0[m]とデータEDGFLG1[m]との論理和を演算して、その論理和演算の結果であるデータEDGFLG[m]をタイミング決定部40へ出力する。
図12は、第2実施形態に係る受信装置2の動作タイミングを説明する図である。この図には、ロジッククロックCLK2、サンプラ部10から出力されるデータOSD[49:0]、レジスタ部51から出力されるデータOSD1[49:0]、第1演算部321から出力されるデータEDGFLG0[4:0]、遅延部322から出力されるデータEDGFLG1[4:0]、第2演算部323から出力されるデータEDGFLG[4:0]、タイミング決定部40から出力されるデータPHSEL[4:0] および ラッチ部70から出力されるデータDATA[9:0]、それぞれのタイミングが示されている。また、この図中で、ハッチで示されたデータは、共通のデータOSD[49:0]に基づいて生成されたものある。
この図に示されるように、タイミング決定部40から出力されてセレクタ部60に入力されるデータPHSEL[4:0] は、これに対応するサンプラ部10から出力される10ビット分のデータOSD[49:0]にだけでなく、これより前の10ビット分のデータOSD[49:0] にも基づいて決定される。
したがって、第2実施形態に係る受信装置2は、第1実施形態に係る受信装置1が奏する効果と同様の効果を奏することに加えて、より安定してビット遷移タイミングを決定することができる。
(第3実施形態)
図13は、第3実施形態に係る受信装置3の構成を示す図である。この図に示される受信装置3は、入力されるシリアルデータを受信する装置であって、サンプラ部10、エッジ検出部20、論理和演算部33、タイミング決定部40、レジスタ部51、レジスタ部52、セレクタ部60およびラッチ部70を備える。
図1に示された第1実施形態に係る受信装置1の構成と比較すると、この図13に示される第3実施形態に係る受信装置3は、論理和演算部31に替えて論理和演算部33を備える点で相違し、また、レジスタ部51に加えてレジスタ部52をも備えている点で相違している。
論理和演算部33は、第1演算部331、第1遅延部332、第2遅延部333および第2演算部334を含む。第1演算部331は、第1実施形態における論理和演算部31と同様に、エッジ検出部20から出力されるデータEDG[n]を入力し、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を一定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG0[m]を出力する。
第1遅延部332は、第1演算部331から出力されるデータEDGFLG0[m]を入力し、このデータEDGFLG0[m]に一定期間だけ遅延を与えたデータEDGFLG1[m]を出力する。第2遅延部333は、第1遅延部332から出力されるデータEDGFLG1[m]を入力し、このデータEDGFLG1[m]に一定期間だけ遅延を与えたデータEDGFLG2[m]を出力する。
第2演算部334は、第1演算部331から出力されるデータEDGFLG0[m]を入力し、第1遅延部332から出力されるデータEDGFLG1[m]を入力し、また、第2遅延部333から出力されるデータEDGFLG2[m]を入力する。そして、第2演算部334は、これらデータEDGFLG0[m]とデータEDGFLG1[m]とデータEDGFLG2[m]との論理和を演算して、その論理和演算の結果であるデータEDGFLG[m]をタイミング決定部40へ出力する。
レジスタ部52は、レジスタ部51が与える遅延と同じ遅延を、レジスタ部51から出力されるデータOSD1[n]に与えて、その遅延付与後のデータOSD2[n]をセレクタ部70へ出力する。
図14は、第3実施形態に係る受信装置3の動作タイミングを説明する図である。この図には、ロジッククロックCLK2、サンプラ部10から出力されるデータOSD[49:0]、レジスタ部51から出力されるデータOSD1[49:0]、レジスタ部52から出力されるデータOSD2[49:0]、第1演算部331から出力されるデータEDGFLG0[4:0]、第1遅延部332から出力されるデータEDGFLG1[4:0]、第2遅延部333から出力されるデータEDGFLG2[4:0]、第2演算部334から出力されるデータEDGFLG[4:0]、タイミング決定部40から出力されるデータPHSEL[4:0] および ラッチ部70から出力されるデータDATA[9:0]、それぞれのタイミングが示されている。また、この図中で、ハッチで示されたデータは、共通のデータOSD[49:0]に基づいて生成されたものある。
この図に示されるように、タイミング決定部40から出力されてセレクタ部60に入力されるデータPHSEL[4:0] は、これに対応するサンプラ部10から出力される10ビット分のデータOSD[49:0]にだけでなく、これより前および後の各10ビット分のデータOSD[49:0] にも基づいて決定される。
したがって、第3実施形態に係る受信装置3は、第1実施形態に係る受信装置1が奏する効果と同様の効果を奏することに加えて、より安定してビット遷移タイミングを決定することができる。
1〜3…受信装置、10…サンプラ部、20…エッジ検出部、31〜33…論理和演算部、40…タイミング決定部、51,52…レジスタ部、60…セレクタ部、70…ラッチ部。
Claims (5)
- 入力されるシリアルデータを受信する装置であって、
前記シリアルデータのビットレートのM倍の周波数で前記シリアルデータをサンプリングし、第n回のサンプリングで得られたデータOSD[n]を順次に出力するサンプラ部と、
前記サンプラ部から順次に出力されるデータOSD[n]を入力し、互いに隣接するデータOSD[n]とデータOSD[n+1]との排他的論理和を演算して、この排他的論理和演算の結果であるデータEDG[n]を出力するエッジ検出部と、
前記エッジ検出部から出力されるデータEDG[n]を入力し、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を所定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG[m]を出力する論理和演算部と、
前記論理和演算部から出力されるデータEDGFLG[m]を入力し、このデータEDGFLG[m]に基づいて前記シリアルデータのビット遷移タイミングを決定し、このビット遷移タイミングを表すデータPHSEL[m]を出力するタイミング決定部と、
前記サンプラ部から順次に出力されるデータOSD[n]を入力し、このデータOSD[n]に所定の時間の遅延を与えた後に該データOSD[n]を順次に出力するレジスタ部と、
前記レジスタ部から順次に出力されるデータOSD[n]を入力するとともに、前記タイミング決定部から出力されるデータPHSEL[m]を入力して、データPHSEL[m]に基づいてデータOSD[n]のうちから選択したデータOSD[n]を出力するセレクタ部と、
を備えることを特徴とする受信装置(ただし、Mは3以上の整数、mは0以上M未満の各整数、nは任意の整数)。 - 前記論理和演算部が、
前記エッジ検出部から出力されるデータEDG[n]を入力し、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を一定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG0[m]を出力する第1演算部と、
前記第1演算部から出力されるデータEDGFLG0[m]を入力し、このデータEDGFLG0[m]に前記一定期間だけ遅延を与えたデータEDGFLG1[m]を出力する遅延部と、
前記第1演算部から出力されるデータEDGFLG0[m]を入力し、前記遅延部から出力されるデータEDGFLG1[m]を入力して、これらデータEDGFLG0[m]とデータEDGFLG1[m]との論理和を演算して、その論理和演算の結果であるデータEDGFLG[m]を出力する第2演算部と、
を含むことを特徴とする請求項1に記載の受信装置。 - 前記論理和演算部が、
前記エッジ検出部から出力されるデータEDG[n]を入力し、基準値をn0として差(n−n0)を値Mで除算したときの剰余がmとなる各nについてのデータEDG[n]の論理和を一定期間に亘って演算して、その論理和演算の結果であるデータEDGFLG0[m]を出力する第1演算部と、
前記第1演算部から出力されるデータEDGFLG0[m]を入力し、このデータEDGFLG0[m]に前記一定期間だけ遅延を与えたデータEDGFLG1[m]を出力する第1遅延部と、
前記第1遅延部から出力されるデータEDGFLG1[m]を入力し、このデータEDGFLG1[m]に前記一定期間だけ遅延を与えたデータEDGFLG2[m]を出力する第2遅延部と、
前記第1演算部から出力されるデータEDGFLG0[m]を入力し、前記第1遅延部から出力されるデータEDGFLG1[m]を入力し、前記第2遅延部から出力されるデータEDGFLG2[m]を入力して、これらデータEDGFLG0[m]とデータEDGFLG1[m]とデータEDGFLG2[m]との論理和を演算して、その論理和演算の結果であるデータEDGFLG[m]を出力する第2演算部と、
を含むことを特徴とする請求項1に記載の受信装置。 - 前記タイミング決定部が、前記論理和演算部から出力されるデータEDGFLG[m]の分布の中央値に前記シリアルデータのビット遷移タイミングを決定し、このビット遷移タイミングを表すデータPHSEL[m]を出力する、ことを特徴とする請求項1に記載の受信装置。
- 前記タイミング決定部が、前記論理和演算部から出力されるデータEDGFLG[m]のうち値1となるデータが2つ以上ある場合に、そのうち従前のデータPHSEL[m]が表すビット遷移タイミングに近い方に前記シリアルデータのビット遷移タイミングを決定し、このビット遷移タイミングを表すデータPHSEL[m]を出力する、ことを特徴とする請求項1に記載の受信装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009097748A JP2010251942A (ja) | 2009-04-14 | 2009-04-14 | 受信装置 |
EP10764421A EP2421192A1 (en) | 2009-04-14 | 2010-04-12 | Reception apparatus |
US13/263,679 US20120020438A1 (en) | 2009-04-14 | 2010-04-12 | Reception apparatus |
KR1020117018543A KR20110114627A (ko) | 2009-04-14 | 2010-04-12 | 수신 장치 |
PCT/JP2010/056522 WO2010119837A1 (ja) | 2009-04-14 | 2010-04-12 | 受信装置 |
CN2010800163761A CN102396177A (zh) | 2009-04-14 | 2010-04-12 | 接收装置 |
TW099111425A TW201130280A (en) | 2009-04-14 | 2010-04-13 | Reception apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009097748A JP2010251942A (ja) | 2009-04-14 | 2009-04-14 | 受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010251942A true JP2010251942A (ja) | 2010-11-04 |
Family
ID=42982499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009097748A Ceased JP2010251942A (ja) | 2009-04-14 | 2009-04-14 | 受信装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20120020438A1 (ja) |
EP (1) | EP2421192A1 (ja) |
JP (1) | JP2010251942A (ja) |
KR (1) | KR20110114627A (ja) |
CN (1) | CN102396177A (ja) |
TW (1) | TW201130280A (ja) |
WO (1) | WO2010119837A1 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124938A (ja) * | 2000-09-02 | 2002-04-26 | Samsung Electronics Co Ltd | データ復元装置及び復元回路、並びにデータ復元方法及びその方法を実現するプログラム貯蔵装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6611537B1 (en) * | 1997-05-30 | 2003-08-26 | Centillium Communications, Inc. | Synchronous network for digital media streams |
US6977975B1 (en) * | 2000-07-17 | 2005-12-20 | Lsi Logic Corporation | Digital clock recovery PPL |
US6987817B1 (en) * | 2000-07-17 | 2006-01-17 | Lsi Logic Corporation | Digital clock recovery PLL |
US7359458B2 (en) * | 2003-07-31 | 2008-04-15 | Analog Devices, Inc. | Structures and methods for capturing data from data bit streams |
US20100177615A1 (en) * | 2007-02-21 | 2010-07-15 | Akira Yamamoto | Maximum likelihood decoder and information reproduction apparatus |
JP4774005B2 (ja) * | 2007-04-11 | 2011-09-14 | ザインエレクトロニクス株式会社 | 受信装置 |
US7991099B2 (en) * | 2008-04-02 | 2011-08-02 | Lontium Semiconductor Corp. | Clock and/or data recovery |
-
2009
- 2009-04-14 JP JP2009097748A patent/JP2010251942A/ja not_active Ceased
-
2010
- 2010-04-12 KR KR1020117018543A patent/KR20110114627A/ko not_active Application Discontinuation
- 2010-04-12 US US13/263,679 patent/US20120020438A1/en not_active Abandoned
- 2010-04-12 WO PCT/JP2010/056522 patent/WO2010119837A1/ja active Application Filing
- 2010-04-12 EP EP10764421A patent/EP2421192A1/en not_active Withdrawn
- 2010-04-12 CN CN2010800163761A patent/CN102396177A/zh active Pending
- 2010-04-13 TW TW099111425A patent/TW201130280A/zh unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124938A (ja) * | 2000-09-02 | 2002-04-26 | Samsung Electronics Co Ltd | データ復元装置及び復元回路、並びにデータ復元方法及びその方法を実現するプログラム貯蔵装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2421192A1 (en) | 2012-02-22 |
TW201130280A (en) | 2011-09-01 |
US20120020438A1 (en) | 2012-01-26 |
WO2010119837A1 (ja) | 2010-10-21 |
CN102396177A (zh) | 2012-03-28 |
KR20110114627A (ko) | 2011-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6294691B2 (ja) | 半導体装置 | |
KR101518153B1 (ko) | 비트 생성 장치 및 비트 생성 방법 | |
US7973691B2 (en) | Data recovery circuit, data recovery method and data receiving apparatus | |
JPWO2011086688A1 (ja) | ビット列生成装置及びビット列生成方法 | |
JP2006024216A (ja) | グリッチを誘発しないクロックスイッチング回路 | |
JP5086014B2 (ja) | データリカバリ方法およびデータリカバリ回路 | |
JP2008066879A (ja) | オーバーサンプリング回路及びオーバーサンプリング方法 | |
JP2021518678A (ja) | 集積回路デバイスにおいて信号を受信するための回路および方法 | |
TWI436219B (zh) | 串列資料流的取樣時脈選擇模組 | |
US20140132245A1 (en) | High-resolution phase detector | |
JP6575390B2 (ja) | パラレル・シリアル変換回路、情報処理装置、およびタイミング調整方法 | |
US20140237013A1 (en) | Pseudo-random bit sequence generator | |
US10476630B2 (en) | Digital bus noise suppression | |
US8275085B2 (en) | Apparatus and method for recovering data | |
JP5883101B1 (ja) | データ再生回路 | |
JP2009021866A (ja) | シリアルパラレル変換回路の設計方法およびシリアルパラレル変換回路 | |
WO2010119837A1 (ja) | 受信装置 | |
JP2013153313A (ja) | 等化装置及び等化方法 | |
Kubíček et al. | Blind oversampling data recovery with low hardware complexity | |
JP5369524B2 (ja) | クロック・データ・リカバリ回路 | |
US10142134B2 (en) | Multi-rate finite impulse response filter | |
US9274543B2 (en) | Estimation apparatus and method for estimating clock skew | |
US20140376675A1 (en) | Receiver circuit and receiving method | |
Karthik et al. | A high performance hardware based RNS-to-binary converter | |
US8811501B2 (en) | Receiving apparatus, transmission and reception system, and restoration method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120409 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130924 |