JP2010251664A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】コストの大幅な上昇なしに、加工位置の精度を高めることができる半導体装置の製造方法を提供する。
【解決手段】基板ＳＢ上に、第１方向に沿う少なくとも１つの寸法を示す形状Ｔｎが形成される。基板ＳＢ上に被加工膜３２が堆積される。少なくとも１つの寸法を測定することによって、少なくとも１つの測定値が得られる。少なくとも１つの測定値に基づいて加工ピッチＰＤＵが算出される。加工ピッチＰＤＵで被加工膜３２が加工される。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関し、特に、基板上の被加工膜を加工する工程を含む半導体装置の製造方法に関するものである。

薄膜太陽電池などの半導体装置の製造において、基板上の膜がレーザスクライブによって加工されることがある。この加工位置がずれると、半導体装置において電気的接続の不良が生じることがある。このため加工位置には所定の精度が求められる。これに対応するため、たとえば特開２０００−３５３８１６号公報によれば、以下のような薄膜太陽電池モジュールの製造方法が開示されている。

基板上に透明電極層を形成してレーザスクライブする工程が行なわれる。透明電極層上に半導体層を形成してレーザスクライブする工程が行なわれる。半導体層上に裏面電極層を形成してレーザスクライブする工程が行なわれる。各層レーザスクライブ工程におけるスクライブ時基板温度が設定値±１０℃以内の範囲に調整される。

特開２０００−３５３８１６号公報

上記の方法では、基板温度を設定値±１０℃以内の範囲に調整する必要がある。このためには、温度が安定化するまでの待時間を設けるか、または急速冷却装置などの特殊な温度調整装置を設ける必要がある。このため半導体装置の製造コストが増大するという問題がある。

また、たとえ基板温度が調整されても、膜応力に起因する基板の反りのばらつきによって、加工位置の精度が低くなり得るという問題がある。

それゆえ本発明の目的は、コストの大幅な上昇なしに、加工位置の精度を高めることができる半導体装置の製造方法を提供することである。

本発明の半導体装置の製造方法は、以下の工程を有する。
基板上に、第１方向に沿う少なくとも１つの寸法を示す形状が形成される。基板上に被加工膜が堆積される。少なくとも１つの寸法を測定することによって、少なくとも１つの測定値が得られる。少なくとも１つの測定値に基づいて加工ピッチが算出される。加工ピッチで被加工膜が加工される。

本発明の半導体装置の製造方法によれば、被加工膜の加工ピッチが、第１方向に沿う寸法の測定値に基づいて算出される。これにより、基板が第１方向に伸縮していても、第１方向における加工の位置精度を高めることができる。よって温度の影響による基板の伸縮や、膜応力による基板の反りがあっても、加工位置の精度を高くすることができる。また必ずしも基板温度を精密に安定化させる必要がないので、製造コストを抑制することができる。

好ましくは、形状は、第１方向と直交する第２方向を示す部分を含む。これにより第２方向を検出することで基板のアライメントを行なうことができる。

好ましくは、加工ピッチが算出される際、少なくとも１つの測定値に基づいて、基板の第１方向における伸縮の程度を表す伸縮度が算出される。これにより、伸縮度を用いて加工ピッチを算出することで、基板の伸縮に対応して基板を加工することができる。

好ましくは、少なくとも１つの寸法は複数の寸法であり、かつ少なくとも１つの測定値は複数の測定値である。また伸縮度が算出される際、複数の測定値のそれぞれに基づく数値に対する１次近似が用いられる。これにより、伸縮度を精度よく算出することができる。

好ましくは、形状が形成される際、基板が加工される。これにより基板の形状を用いて寸法を測定することができる。

好ましくは、基板は透明基板である。これにより、光電変換装置や表示装置などに用いられる大型の透明基板において顕著となりやすい加工位置ずれを抑制することができる。

好ましくは、半導体装置は、基板上に形成された透明電極膜と、透明電極膜上に設けられた半導体膜と、半導体層上に設けられた裏面電極膜とを含む光電変換装置である。また被加工膜は、半導体膜および裏面電極膜のいずれかである。これにより半導体膜および裏面電極膜のいずれかの加工位置ずれを抑制することができる。

好ましくは、形状が形成される際、透明電極膜が加工される。これにより透明電極膜の形状の寸法の測定値に基づいて算出された加工ピッチで加工を行なうことができる。

好ましくは、被加工膜は裏面電極膜である。また形状が形成される際、半導体膜が加工される。これにより透明電極膜の形状の寸法の測定値に基づいて算出された加工ピッチで裏面電極膜を加工することができる。

好ましくは、形状は、第１方向に互いに間隔を空け、かつ第１方向と直交する方向に沿って延びる複数の溝である。これにより、寸法が測定される形状として、光電変換装置の複数の溝を用いることができる。

以上説明したように、本発明によれば、加工位置の高い精度が得られ、また製造コストが抑制される。

本発明の実施の形態１における半導体装置の製造方法の第１工程を概略的に示す平面図である。 本発明の実施の形態１における半導体装置の製造方法の第２工程を概略的に示す平面図である。 本発明の実施の形態１における半導体装置の製造方法の第３工程を概略的に示す平面図である。 本発明の実施の形態２における半導体装置の製造方法の第１工程を概略的に示す平面図である。 本発明の実施の形態２における半導体装置の製造方法の第２工程を概略的に示す平面図である。 本発明の実施の形態２における半導体装置の製造方法の第３工程を概略的に示すグラフである。 本発明の実施の形態２における半導体装置の製造方法の第４工程を概略的に示す平面図である。 本発明の実施の形態３における半導体装置の製造方法の一工程を概略的に示す平面図である。 本発明の実施の形態４における半導体装置の製造方法の一工程を概略的に示す平面図である。 本発明の実施の形態５における光電変換装置の構成を概略的に示す平面図である。 図１０の線ＸＩＡ−ＸＩＡに沿う概略断面図（Ａ）、および線ＸＩＢ−ＸＩＢに沿う概略断面図（Ｂ）である。 本発明の実施の形態５における光電変換装置の製造方法の第１工程を概略的に示す図であり、図１０の線ＸＩＡ−ＸＩＡに沿う位置に対応する断面図（Ａ）、および線ＸＩＢ−ＸＩＢ線に沿う位置に対応する断面図（Ｂ）である。 本発明の実施の形態５における光電変換装置の製造方法の第２工程を概略的に示す図であり、図１０の線ＸＩＡ−ＸＩＡに沿う位置に対応する断面図（Ａ）、および線ＸＩＢ−ＸＩＢ線に沿う位置に対応する断面図（Ｂ）である。 本発明の実施の形態５における光電変換装置の製造方法の第３工程を概略的に示す図であり、図１０の線ＸＩＡ−ＸＩＡに沿う位置に対応する断面図（Ａ）、および線ＸＩＢ−ＸＩＢ線に沿う位置に対応する断面図（Ｂ）である。 本発明の実施の形態５における光電変換装置の製造方法の第４工程を概略的に示す図であり、図１０の線ＸＩＡ−ＸＩＡに沿う位置に対応する断面図（Ａ）、および線ＸＩＢ−ＸＩＢ線に沿う位置に対応する断面図（Ｂ）である。 本発明の実施の形態５における光電変換装置の製造方法の第５工程を概略的に示す図であり、図１０の線ＸＩＡ−ＸＩＡに沿う位置に対応する断面図（Ａ）、および線ＸＩＢ−ＸＩＢ線に沿う位置に対応する断面図（Ｂ）である。 本発明の実施の形態５における光電変換装置の製造方法の第６工程を概略的に示す図であり、図１０の線ＸＩＡ−ＸＩＡに沿う位置に対応する断面図（Ａ）、および線ＸＩＢ−ＸＩＢ線に沿う位置に対応する断面図（Ｂ）である。 本発明の実施の形態５における光電変換装置の製造方法の第７工程を概略的に示す図であり、図１０の線ＸＩＡ−ＸＩＡに沿う位置に対応する断面図（Ａ）、および線ＸＩＢ−ＸＩＢ線に沿う位置に対応する断面図（Ｂ）である。 本発明の実施の形態５における光電変換装置の製造方法の第８工程を概略的に示す図であり、図１０の線ＸＩＡ−ＸＩＡに沿う位置に対応する断面図（Ａ）、および線ＸＩＢ−ＸＩＢ線に沿う位置に対応する断面図（Ｂ）である。 基板の反りを説明するための断面図である。 基板の伸縮を説明するための断面図である。 基板の熱膨張を説明するためのグラフである。 本発明の実施の形態６における半導体装置の製造方法の第１工程を概略的に示す平面図である。 本発明の実施の形態６における半導体装置の製造方法の第２工程を概略的に示す平面図である。 図２４の軸ａおよびｂの各々における溝の位置の、図２３の溝の位置に対するずれ量の一例を示すグラフである。 本発明の実施の形態６における半導体装置の製造方法の第３工程を概略的に示す平面図である。 図２６の溝の形状を説明する図である。 本発明の実施の形態６における半導体装置の製造方法の第４工程を概略的に示す平面図である。

以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１を参照して、基板ＳＢ上の膜３１に、複数の溝Ｔｎ（形状）として溝Ｔ０〜Ｔ９がレーザスクライブによって形成される。複数の溝Ｔｎは、第１方向（図１の横方向）に沿うピッチＰＤＴで配列され、かつ第１の方向と直交する第２方向（図１の縦方向）に延びるように形成される。これにより複数の溝Ｔｎの形状は、溝Ｔ０から溝Ｔ１〜Ｔ９のそれぞれまでの第１方向に沿う寸法ＤＴ１〜ＤＴ９を有する。また複数の溝Ｔｎの形状の一部である溝Ｔ０の形状は、第２方向に沿って延びることで、第２方向を示すアライメントマークＡＴとしての機能を有する。

主に図２を参照して、基板ＳＢ上に被加工膜３２が堆積される。次にアライメントマークＡＴの画像認識結果を用いて第２方向を検出することで、基板ＳＢのアライメントが行なわれる。

次に、寸法ＤＴ１〜ＤＴ９（図１）の少なくとも１つの寸法を測定することによって、寸法ＤＴ１〜ＤＴ９のそれぞれに対応する測定値ＲＴ１〜ＲＴ９の少なくとも１つが得られる。

主に図３を参照して、測定値ＲＴ１〜ＲＴ９の少なくとも１つに基づいて、加工ピッチＰＤＵが算出される。たとえば測定値ＲＴ９が測定される場合、基板の第１方向における伸縮の程度を表す伸縮度Ｅが、たとえば以下の式（１）によって算出される。

Ｅ＝ＲＴ９／ＤＴ９ ・・・（１）
そして加工ピッチＰＤＵは、たとえば以下の式（２）によって算出される。

ＰＤＵ＝Ｅ・ＰＤＴ ・・・（２）
次に複数の溝Ｕｎとして溝Ｕ０〜Ｕ９がレーザスクライブによって形成される。複数の溝Ｕｎは、第１方向（図３の横方向）に沿う加工ピッチＰＤＵで配列され、かつ第２方向（図３の縦方向）に延びるよう形成される。また溝Ｕ０は、溝Ｔ０に対して第１方向に寸法ＳＴだけずさらされて形成される。

本実施の形態によれば、被加工膜３２の加工ピッチＰＤＵ（図３）が、第１方向に沿う寸法ＤＴ１〜ＤＴ９（図１）の測定値ＲＴ１〜ＲＴ９（図２）に基づいて算出される。これにより、基板ＳＢが第１方向に伸縮していても、複数の溝Ｕｎ（図３）の加工の第１方向における位置精度を高めることができる。よって温度の影響による基板ＳＢの伸縮や、膜応力による基板ＳＢの反りがあっても、加工位置の精度を高くすることができる。

この加工位置の精度の向上について、以下においてより具体的に説明する。
図２０を参照して、図中上段において、長さＬ０を有する理想的な基板ＳＢｉが示されている。点ＡおよびＣは基板ＳＢｉ上の長さ方向における両端位置に対応し、点Ｂは基板ＳＢｉ上の長さ方向における中点に対応している。たとえば基板ＳＢｉに膜応力が加わることで、基板ＳＢｉは、反りを有する基板ＳＢｂに変化する。この結果、点Ａを含み、かつ長さＬ０方向に直交する線ＢＬを基準線とすると、点ＢおよびＣのそれぞれの第１方向（図中横方向）の位置が寸法ＥＢ１およびＥＣ１だけずれてしまう。また、基板ＳＢｂの厚さ方向における点Ｂの位置が、寸法ＷＢ１だけずれてしまう。

たとえば基板ＳＢｉが長さＬ０＝１ｍのガラス基板である場合、ずれ寸法ＥＢ１、ＥＣ１およびＷＢ１のそれぞれは、たとえば５０μｍ、１００μｍおよび５ｍｍである。このずれを無視して基板ＳＢｂに対する加工が行なわれると、平面視において最大で１００μｍの加工位置のずれが生じる。

このような基板ＳＢｂの反りによる加工位置のずれを、反りに対応した加工ピッチＰＤＵ（図３）を用いることで抑制することができる。

図２１を参照して、たとえば基板ＳＢｉの温度が上昇することで、基板ＳＢｉは、熱膨張した基板ＳＢｅに変化する。この結果、線ＢＬを基準線とすると、点ＢおよびＣのそれぞれの第１方向（図中横方向）の位置が寸法ＥＢ２およびＥＣ２だけずれてしまう。

図２２を参照して、基板ＳＢｉが、長さＬ０＝１ｍ、熱膨張係数３×１０^-6／Ｋの耐熱ガラス基板である場合、基板温度の変化が５℃、１０℃および１５℃のそれぞれにおいて、第１方向に沿った線ＢＬからの距離Ｘｓに応じて、グラフＧ１〜Ｇ３に示すように、ずれ量Ｓだけずれが生じる。すなわち、たとえば１０℃の温度変化において、ずれ寸法ＥＢ２、ＥＣ２のそれぞれは、１５μｍおよび３０μｍである。このずれを無視して基板ＳＢｅに対する加工が行なわれると、平面視において最大で３０μｍの加工位置のずれが生じる。またこの耐熱ガラス基板の熱膨張係数の３倍の熱膨張係数を有する並ガラス基板が用いられると、加工位置のずれも３倍となり得る。

このような基板ＳＢｅの熱膨張による加工位置のずれを、熱膨張に対応した加工ピッチＰＤＵ（図３）を用いることで抑制することができる。

以上のように、本実施の形態によれば、加工位置の精度を高くすることができる。
また本実施の形態によれば、加工ピッチＰＤＵの調整が複数の溝Ｔｎの形状を用いて行なわれる。よって複数の溝Ｔｎを有する半導体装置の製造方法において、加工ピッチＰＤＵの調整のための専用のマークを形成することなしに加工ピッチＰＤＵの調整を行なうことができる。

（実施の形態２）
図４を参照して、基板ＳＢ上の膜３１に、複数の溝Ｔｎがレーザスクライブによって形成される。複数の溝Ｔｎは、第１方向（図４の横方向）に沿うピッチＰＤＴで配列され、かつ第１の方向と直交する第２方向（図４の縦方向）に延びるように形成される。

図５を参照して、基板ＳＢ上に被加工膜３２が堆積される。次に複数の溝Ｔｎのうち、たとえば端に配置された一の溝Ｔｎ（図５における右端の溝Ｔｎ）における位置Ｐ１およびＰ２が測定される。位置Ｐ１およびＰ２によって溝Ｔｎの延在方向である第２方向を求めることで、基板ＳＢのアライメントが行なわれる。

次に、位置Ｐ３〜Ｐ９の第１方向（図５の横方向）に関する位置が測定される。位置Ｐ３〜Ｐ９の各々は、複数の溝Ｔｎのうち、位置Ｐ１およびＰ２上に延びるもの以外のものにおける位置である。

図６を参照して、平面視において位置Ｐ１およびＰ２を含む線を基準線とし、位置Ｐ３〜Ｐ９のそれぞれについて、この基準線からの距離ＸであるＸ３〜Ｘ９と、基板ＳＢの変形がないと仮定した理想的な位置からのずれ量Ｓであるずれ量Ｓ３〜Ｓ９との関係が解析される。具体的には、最小２乗法によりずれ量Ｓの１次近似式が算出される。この１次近似式が傾きａを有する場合、基板の第１方向（図５の横方向）における伸縮の程度を表す伸縮度Ｅが、たとえば以下の式（３）によって算出される。

Ｅ＝ａ＋１ ・・・（３）
式（２）および（３）により、加工ピッチＰＤＵは、たとえば以下の式（４）によって算出される。

ＰＤＵ＝（ａ＋１）・ＰＤＴ ・・・（４）
すなわち、基板ＳＢに変形がない場合は傾きａがゼロとなることでＰＤＵ＝ＰＤＴとなる。また熱膨張によって傾きａが正の値をとると、ＰＤＵ＞ＰＤＴとなり、基板の反りによって傾きａが負の値をとるとＰＤＵ＜ＰＤＴとなる。

図７を参照して、複数の溝Ｕｎがレーザスクライブによって形成される。複数の溝Ｕｎは、第１方向（図７の横方向）に沿う加工ピッチＰＤＵで配列され、かつ第２方向（図７の縦方向）に延びるよう形成される。また位置Ｐ１およびＰ２（図５）を有する溝Ｔｎ（図７の右端の溝Ｔｎ）と、これに隣り合う溝Ｕｎとは、第１方向に寸法ＳＴだけずさらされて形成される。

本実施の形態によれば、実施の形態１と同様の効果が得られる。
また伸縮度Ｅが算出される際、複数の測定値である距離Ｘ３〜Ｘ９のそれぞれに基づくずれ量Ｓ３〜Ｓ９（図６）に対する１次近似が用いられる。これにより、伸縮度Ｅを精度よく算出することができる。

（実施の形態３）
主に図８を参照して、複数の溝Ｔｎが実施の形態１（図１）と同様にレーザスクライブによって形成される。さらに同様の形成方法によって、複数のピッチマークＭｎとしてのピッチマークＭ０〜Ｍ４と、方向マークＭＡとが形成される。

ピッチマークＭｎは、第１方向（図８の横方向）に沿って配列される。これにより複数のピッチマークＭｎの形状は、ピッチマークＭ０からピッチマークＭ１〜Ｍ４のそれぞれまでの第１方向に沿う寸法を有する。

またピッチマークＭ０およびＭＡは、第２方向（図８の縦方向）に沿って配列される。これによりピッチマークＭ０およびＭＡの形状は、第２方向を示すアライメントマークＡＭとしての機能を有する。

次に、基板ＳＢ上に被加工膜３２（図２）が堆積される。次にアライメントマークＡＭ（図８）の画像認識結果を用いて第２方向（図８の横方向）を検出することで、基板ＳＢのアライメントが行なわれる。

次に、ピッチマークＭ０と、ピッチマークＭ１〜Ｍ４の少なくともいずれかとの間の寸法を測定することによって、少なくとも１つの測定値が得られる。この少なくとも１つの測定値に基づいて、加工ピッチＰＤＵ（図３）が算出される。この算出方法は、実施の形態１における測定値ＲＴ１〜ＲＴ９の少なくとも１つに基づいた算出方法とほぼ同様である。

次に加工ピッチＰＤＵを用いて、実施の形態１と同様に溝Ｕｎ（図３）が形成される。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

本実施の形態によれば、実施の形態１と同様に、加工位置の精度を高くすることができる。

またピッチマークＭｎは半導体装置の動作に直接関係しないので、ピッチマークＭｎの形状を、たとえば十字形状のように精確に測定しやすい形状とすることができる。よって、寸法のより精確な測定を行なうことができる。

（実施の形態４）
主に図９を参照して、ガラス板が切断されることで、基板ＳＢが形成される。この切断によって基板ＳＢの外縁に直線部が形成される。この直線部は第２方向（図９の縦方向）に延びることで、第２方向を示すアライメントマークＡＳとしての機能を有する。

次に基板ＳＢ上に膜３１が堆積される。次に膜３１に複数の溝ＴｎおよびピッチマークＭ０〜Ｍ４が、実施の形態３（図８）と同様の方法で形成される。

次に、基板ＳＢ上に被加工膜３２（図２）が堆積される。次にアライメントマークＡＳを用いて基板ＳＢのアライメントが行なわれる。このアライメントは、アライメントマークＡＳを画像認識することによって、またはアライメントマークＡＳの部分に構造物をあてがうことによって、行なうことができる。

次に、実施の形態３と同様の方法によって、溝Ｕｎ（図３）が形成される。
なお、上記以外の構成については、上述した実施の形態３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

本実施の形態によれば、基板ＳＢ自体の形状を用いてアライメントを行なうことができる。よってアライメント用のマークである方向マークＭＡ（図８）を形成する必要がない。また画像認識を用いずにアライメントを行なうことができる。

（実施の形態５）
上記の実施の形態１〜４において説明した膜除去方法は、本実施の形態の半導体装置としての光電変換装置の製造方法に適用することができる。

まず、この光電変換装置の構成について説明する。
図１０および図１１（Ａ）、（Ｂ）を参照して、本実施の形態の半導体装置としての光電変換装置である薄膜太陽電池１は、透明基板２と、透明電極膜３と、半導体光電変換膜４と、裏面電極膜５と、電極１０とを有する。透明基板２上には、透明電極膜３、半導体光電変換膜４および裏面電極膜５がこの順序で積層されている。

透明電極膜３には複数の第１分離溝６が形成されている。複数の第１分離溝６は、第１方向（図１０の横方向）に互いに略一定の間隔を空け、かつ第２方向（図１０の縦方向）に沿って延びている。この複数の第１分離溝６によって、透明電極膜３は複数の領域に分離されている。また第１分離溝６は半導体光電変換膜４で埋められている。

裏面電極膜５および半導体光電変換膜４には、複数の第２分離溝８が形成されている。複数の第２分離溝８は、第１方向（図１０の横方向）に互いに略一定の間隔を空け、かつ第２方向（図１０の縦方向）に沿って延びている。この複数の第２分離溝８によって、裏面電極膜５および半導体光電変換膜４の積層膜は、複数のセル領域１１に分離されている。

また半導体光電変換膜４には複数のコンタクトライン７が形成されている。複数のコンタクトライン７は、第１方向（図１０の横方向）に互いに略一定の間隔を空け、かつ第２方向（図１０の縦方向）に沿って延びている。この複数のコンタクトライン７によって半導体光電変換膜４は分離されている。またコンタクトライン７は、裏面電極膜５によって埋められており、第１方向（図１０の横方向）に隣り合うセル領域１１間を電気的に直列に接続している。このように直列接続された複数のセル領域１１の端子として、電極１０が裏面電極膜５上に設けられている。

次に薄膜太陽電池１の製造方法について説明する。
図１２（Ａ）および（Ｂ）を参照して、透明電極膜３が形成された透明基板２が準備される。透明基板２は、たとえば長辺１．４ｍおよび短辺１ｍの長方形の形状を有する大型のガラス基板である。また透明電極膜３の材料は、たとえば、ＳｎＯ₂（酸化スズ）、ＩＴＯ（Indium Tin Oxide）またはＺｎＯ（酸化亜鉛）である。

主に図１３（Ａ）および（Ｂ）を参照して、レーザスクライブによって透明電極膜３の一部が除去されることで、透明電極膜３を複数の領域に分離する第１分離溝６が形成される。このレーザスクライブは、たとえば透明電極膜３に透明基板２を介してレーザ光ＬＭ１が入射されることにより行なわれる。レーザ光ＬＭ１の波長は、たとえば１０６４ｎｍである。

図１４（Ａ）および（Ｂ）を参照して、第１分離溝６を埋めるように透明電極膜３を覆う半導体光電変換膜４が形成される。半導体光電変換膜４は、たとえば、アモルファスシリコン薄膜からなるｐ層、ｉ層およびｎ層が順次積層された構造を有し、２００ｎｍ以上５μｍ以下の厚さを有する。

より具体的な方法を例示すると、まず透明基板２が成膜装置に搬入される。次に透明基板２が１５０〜２００℃に加熱される。次にＣＶＤ(Chemical Vapor Deposition)法により半導体光電変換膜４の成膜が行なわれる。次に透明基板２が成膜装置から搬出され、一時的な保管場所に保管される。この保管中に透明基板２の温度は徐々に冷却される。よって保管時間のばらつきによって、次工程が開始される際の透明基板２の温度にばらつきが生じる。またバッチ処理が行なわれる場合は、１つのバッチ内において、各透明基板２が保管される時間が異なるだけでなく、各透明基板２の保管場所が厳密には異なる。よってバッチ内で次工程が開始される際の透明基板２の温度にばらつきが生じる。

図１５（Ａ）および（Ｂ）を参照して、レーザスクライブ装置に透明基板２が搬入される。この時点で、上述した理由により、透明基板２ごとに温度にばらつきがある。このため、透明基板２ごとに、熱膨張の程度にばらつきがある。また半導体光電変換膜４の膜応力のばらつきにより、透明基板２ごとに反りの程度にばらつきがある。

次にレーザスクライブによって半導体光電変換膜４の一部が除去されることで、半導体光電変換膜４を貫通するコンタクトライン７が形成される。このレーザスクライブは、たとえば半導体光電変換膜４に透明基板２を介してレーザ光ＬＭ２が入射されることにより行なわれる。レーザ光ＬＭ２の波長は、光の吸収が主に半導体光電変換膜４において生じるように選択され、たとえば５３２ｎｍである。

具体的には、上述した実施の形態１または２のいずれかと同様の方法によって、コンタクトライン７が形成される。すなわち、溝Ｔｎの形状の寸法の測定に基づいて算出された加工ピッチＰＤＵで溝Ｕｎが形成されたのと同様に、第１分離溝６の形状の寸法の測定に基づいて算出された加工ピッチでコンタクトライン７が形成される。

図１６（Ａ）および（Ｂ）を参照して、コンタクトライン７を埋めるように半導体光電変換膜４を覆う裏面電極膜５が形成される。裏面電極膜５は、たとえばＺｎＯ層とＡｇ（銀）層との積層体である。

より具体的な方法を例示すると、まず透明基板２が成膜装置に搬入される。次に透明基板２が１５０〜２００℃に加熱される。次にスパッタ法により裏面電極膜５の成膜が行なわれる。次に透明基板２が成膜装置から搬出され、一時的な保管場所に保管される。この保管中に透明基板２の温度は徐々に冷却される。よって保管時間のばらつきによって、次工程が開始される際の透明基板２の温度にばらつきが生じる。またバッチ処理が行なわれる場合は、１つのバッチ内において、各透明基板２が保管される時間が異なるだけでなく、各透明基板２の保管場所が厳密には異なる。よってバッチ内で次工程が開始される際の透明基板２の温度にばらつきが生じる。

図１７（Ａ）および（Ｂ）を参照して、レーザスクライブ装置に透明基板２が搬入される。この時点で、上述した理由により、透明基板２ごとに温度にばらつきがある。このため、透明基板２ごとに、熱膨張の程度にばらつきがある。また半導体光電変換膜４および裏面電極膜５の積層膜の膜応力のばらつきにより、透明基板２ごとに反りの程度にばらつきがある。

次にレーザスクライブによって半導体光電変換膜４および裏面電極膜５の各々の一部が除去されることで、半導体光電変換膜４および裏面電極膜５を複数の領域に分離する第２分離溝８が形成される。このレーザスクライブは、たとえば半導体光電変換膜４に透明基板２を介してレーザ光ＬＭ３が入射されることにより行なわれる。レーザ光ＬＭ３の波長は、光の吸収が主に半導体光電変換膜４において生じるように選択され、たとえば５３２ｎｍである。

具体的には、上述した実施の形態１または２のいずれかと同様の方法によって、第２分離溝８が形成される。すなわち、溝Ｔｎの形状の寸法の測定に基づいて算出された加工ピッチＰＤＵで溝Ｕｎが形成されたのと同様に、コンタクトライン７または第１分離溝６の形状の寸法の測定に基づいて算出された加工ピッチで第２分離溝８が形成される。

図１８（Ａ）および（Ｂ）を参照して、レーザスクライブによって半導体光電変換膜４および裏面電極膜５の一部が除去されることで、半導体光電変換膜４および裏面電極膜５の各々の一部が除去される。これにより第２分離溝８の長手方向の両端（図１８（Ａ）の左右端）の各々の近傍に周縁溝９が形成される。このレーザスクライブは、たとえば半導体光電変換膜４に透明基板２を介してレーザ光ＬＭ４が入射されることにより行なわれる。レーザ光ＬＭ４の波長は、光の吸収が主に半導体光電変換膜４において生じるように選択され、たとえば５３２ｎｍである。

図１９（Ａ）および（Ｂ）を参照して、レーザスクライブによって、周縁溝９のさらに外側（図１９（Ａ）の破線部の外側）の領域と、第２分離溝８の延在方向に沿った外側（図１９（Ｂ）の左右側）の領域とにおいて、透明電極膜３、半導体光電変換膜４および裏面電極膜５が除去される。このレーザスクライブは、たとえば透明電極膜３に透明基板２を介してレーザ光ＬＭ５が入射されることにより行なわれる。レーザ光ＬＭ５の波長は、たとえば１０６４ｎｍである。

図１１（Ａ）および（Ｂ）を参照して、第１方向（図１０の横方向）の両端の裏面電極膜５の表面上に、第２方向（図１０の縦方向）に延在する電極１０が形成される。

以上により、本実施の形態の光電変換装置である薄膜太陽電池１が得られる。
本実施の形態によれば、透明基板２の熱膨張や反りに応じて、コンタクトライン７の加工ピッチが調整される。これにより半導体光電変換膜４にコンタクトライン７を形成する際の加工位置ずれを抑制することができる。

また透明基板２の熱膨張や反りに応じて、第２分離溝８の加工ピッチが調整される。これにより半導体光電変換膜４および裏面電極膜５に第２分離溝８を形成する際の加工位置ずれを抑制することができる。

なお本実施の形態においては、加工ピッチを算出するために実施の形態１または２と同様の方法が用いられたが、ピッチマークＭ０〜Ｍ４および方向マークＭＡが形成される場合は実施の形態３と同様の方法を用いることができる。またピッチマークＭ０〜Ｍ４と基板ＳＢの直線部とが形成される場合は実施の形態４と同様の方法を用いることができる。

（実施の形態６）
図２３を参照して、基板ＳＢ上の膜３１に、複数の溝Ｔｎ（形状）として溝Ｔ０〜Ｔ２がレーザスクライブによって形成される。複数の溝Ｔｎは、第１方向（図２３の横方向）に一定ピッチで配列され、かつ第１の方向と直交する第２方向（図２３の縦方向）に延びるように形成される。複数の溝Ｔｎの形状の一部である溝Ｔ０の形状は、第２方向に沿って延びることで、第２方向を示すアライメントマークとしての機能を有する。

主に図２４を参照して、基板ＳＢが高温に加熱されつつ、基板ＳＢ上に被加工膜３２が成膜される。この成膜後、基板ＳＢの温度が４０℃未満に冷めるまでの間、基板ＳＢは比較的大きな温度分布を有する。すなわち図中の破線楕円の内側の温度がその外側の温度に比して高くなる。この温度分布によって基板ＳＢには不均一な熱膨張が生じる。この結果基板ＳＢの形状は、熱膨張がないと仮定した場合の形状ＳＢｐを基準として歪みを有する。この歪みにともない、溝Ｔ０〜Ｔ２（溝Ｔｎ）の形状は、熱膨張がないと仮定した場合の形状Ｔ０ｐ〜Ｔ２ｐ（溝Ｔｎｐ）を基準として歪みを有する。

次に溝Ｔ０の画像認識結果を用いて第２方向を検出することで、基板ＳＢのアライメントが行なわれる。

図２４および図２５を参照して、軸ａおよびｂのそれぞれにおいて、上記の歪みに起因する溝Ｔ０〜Ｔ２の位置ずれ量Ｓａ、Ｓｂが測定される。軸ａおよびｂのそれぞれは、溝Ｔｎの端部および中央部に交差するように延びる軸であり、互いに間隔Ｍだけ離れている。

図２６および図２７を参照して、溝Ｕ０〜Ｕ２（溝Ｕｎ）がレーザスクライブによって形成される。複数の溝Ｕｎは、軸ｂの一方側および他方側（図中の上側および下側）のそれぞれに位置する直線部Ｌ、Ｌ（図２７）を有する。直線部Ｌ、Ｌは軸ｂ上で繋がっており、各直線部Ｌは軸ａに対して角度θｃを有する。角度θｃは、溝Ｔ０〜Ｔ２ごとに、以下の式（５）により算出される。

θｃ≒ｔａｎθｃ＝（Ｓｂ−Ｓａ）／Ｍ ・・・（５）
なお上記のθｃ≒ｔａｎθｃの近似は、間隔Ｍに対してＳｂ−Ｓａが十分に小さい場合に成立する。たとえばＭ＝７００ｍｍ、Ｓｂ−Ｓａ＝数十μｍの場合、この近似は十分成立する。

基板ＳＢの高温部分（図２６の破線楕円内の部分）の温度は、時間の経過とともに室温（２５〜３０℃程度）にまで低下する。これにより基板ＳＢ内の温度分布はほぼ均一となる。

図２８を参照して、上記のように温度分布が均一化されることで、熱膨張による基板ＳＢの歪みが解消される。これにともない溝Ｕ０〜Ｕ２（溝Ｕｎ）の形状はほぼ一直線状となる。

なお本実施の形態においては、溝Ｕｎは２本の直線部Ｌ（図２７）から構成されていたが、より多くの直線部によって構成されてもよく、また曲線部を用いて構成されてもよい。これにより、図２６において、溝Ｕｎと溝Ｔｎとの間隔を、溝が延びる方向の全体に渡ってより均等化することができる。

また溝Ｕｎの加工ピッチは、上述した実施の形態１〜４のいずれかと同様の方法によって算出することができる。

また本実施の形態における溝Ｔｎおよび溝Ｕｎの形成方法を用いて、実施の形態５におけるコンタクトライン７（図１５（Ｂ））および第２分離溝８（図１７（Ｂ））が形成されてもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、基板上の被加工膜を加工する工程を含む半導体装置の製造方法に特に有利に適用することができる。

ＭＡ 方向マーク、Ｍｎ，Ｍ０〜Ｍ４ ピッチマーク、ＳＢ 基板、Ｔｎ，Ｔ０〜Ｔ９ 溝（形状）、Ｕｎ，Ｕ０〜Ｕ９ 溝、１ 薄膜太陽電池（光電変換装置）、２ 透明基板、３ 透明電極膜、４ 半導体光電変換膜、５ 裏面電極膜、６ 第１分離溝、７ コンタクトライン、８ 第２分離溝、９ 周縁溝、１０ 電極、１１ セル領域、３１ 膜、３２ 被加工膜。

Claims (10)

1. 基板上に、第１方向に沿う少なくとも１つの寸法を示す形状を形成する工程と、
   前記基板上に被加工膜を堆積する工程と、
   前記少なくとも１つの寸法を測定することによって、少なくとも１つの測定値を得る工程と、
   前記少なくとも１つの測定値に基づいて加工ピッチを算出する工程と、
   前記加工ピッチで前記被加工膜を加工する工程とを備えた、半導体装置の製造方法。
2. 前記形状は、前記第１方向と直交する第２方向を示す部分を含む、請求項１に記載の半導体装置の製造方法。
3. 前記加工ピッチを算出する工程は、前記少なくとも１つの測定値に基づいて、前記基板の前記第１方向における伸縮の程度を表す伸縮度を算出する工程を含む、請求項１または２に記載の半導体装置の製造方法。
4. 前記少なくとも１つの寸法は複数の寸法であり、かつ前記少なくとも１つの測定値は複数の測定値であり、
   前記伸縮度を算出する工程は、前記複数の測定値のそれぞれに基づく数値に対する１次近似を用いて行なわれる、請求項３に記載の半導体装置の製造方法。
5. 前記形状を形成する工程は、前記基板を加工する工程を含む、請求項１〜４のいずれかに記載の半導体装置の製造方法。
6. 前記基板は透明基板である、請求項１〜５のいずれかに記載の半導体装置の製造方法。
7. 前記半導体装置は、前記基板上に形成された透明電極膜と、前記透明電極膜上に設けられた半導体膜と、前記半導体層上に設けられた裏面電極膜とを含む光電変換装置であって、
   前記被加工膜は、前記半導体膜および前記裏面電極膜のいずれかである、請求項６に記載の半導体装置の製造方法。
8. 前記形状を形成する工程は、前記透明電極膜を加工する工程を含む、請求項７に記載の半導体装置の製造方法。
9. 前記被加工膜は前記裏面電極膜であって、
   前記形状を形成する工程は、前記半導体膜を加工する工程を含む、請求項７に記載の半導体装置の製造方法。
10. 前記形状は、前記第１方向に互いに間隔を空け、かつ前記第１方向と直交する方向に沿って延びる複数の溝である、請求項７〜９のいずれかに記載の半導体装置の製造方法。

Images