JP2010245543A

JP2010245543A - 固体撮像素子

Info

Publication number: JP2010245543A
Application number: JP2010122020A
Authority: JP
Inventors: Koji Miyata; 幸児宮田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2010-05-27
Filing date: 2010-05-27
Publication date: 2010-10-28
Anticipated expiration: 2022-03-11
Also published as: JP5370268B2

Abstract

【課題】多層配線の側壁による入射光の上方への乱反射を抑える。
【解決手段】複数の配線層１１５、１１７、１１９の少なくとも１つの配線層の側壁面が、複数の配線層１１５、１１７、１１９の上方から入射する光の入射方向に対して、光の受光側となる下方よりも光の入射側となる上方の方が長くなる逆方向のテーパ状に形成される。
【選択図】図１

Description

本発明は、光電変換手段等を含む複数の単位画素が２次元配列された撮像領域を有する固体撮像素子及びその製造方法に関する。

近年、ビデオカメラや電子カメラが広く普及しており、これらのカメラには、ＣＣＤ型や増幅型の固体撮像素子が使用されている。これらの固体撮像素子は、それぞれ光電変換手段（フォトダイオード；ＰＤ）を設けた複数の単位画素が撮像領域内に２次元配列のアレイ状に配置されたものである。そして、ＣＣＤ型固体撮像素子では、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を垂直ＣＣＤ転送レジスタおよび水平ＣＣＤ転送レジスタを介して出力部に設けたフローティングデフュージョン（ＦＤ）部に転送する。そして、このＦＤ部の電位変動をＭＯＳトランジスタによって検出し、これを電気信号に変換、増幅することにより、撮像信号として出力する。

一方、増幅型固体撮像素子（ＣＭＯＳイメージセンサ）では、各単位画素内にＦＤ部や転送、増幅等の各種ＭＯＳトランジスタを有し、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタによってＦＤ部に転送し、このＦＤ部の電位変動を増幅トランジスタによって検出し、これを電気信号に変換、増幅することにより、各画素毎の信号を信号線より出力する。

ところで、近年では、携帯電話などのモバイル機器へのカメラ機能搭載の目的から、撮像素子の小型化、省電力化に対する要求が強まっている。このような要求に応えるためには、ＣＣＤ型の固体撮像素子よりも低電圧で動作可能であり、また、複雑な信号処理機能も容易にワンチップ化できる増幅型固体撮像素子（ＣＭＯＳイメージセンサ）が適している。そして、このような増幅型固体撮像素子のうち、現時点では最も小型の画素を有する構成としては、図２に示すような画素構造を有するものが提案されている（例えば、非特許文献１参照）。

以下、この従来例について、図２を参照して説明する。図２は、２×２＝４画素分の構成を示しており、各単位画素は、シリコン基板にはｐ型拡散層とｎ型拡散層からなるフォトダイオードＰＤと、このフォトダイオードＰＤで光電変換された信号電荷を電圧信号に変換して出力するための４つのＭＯＳトランジスタＴｒ１〜Ｔｒ４を設けたものである。すなわち、読み出しトランジスタＴｒ１は、読み出しパルスに基づいてフォトダイオードＰＤで生成された信号電荷を読み出して増幅トランジスタＴｒ２にゲートに接続されたＦＤ部に転送するものであり、増幅トランジスタＴｒ２は、ＦＤ部の電位変動を対応して電圧信号（画素信号）を出力するものである。また、垂直選択（アドレス）トランジスタＴｒ３は、アドレスパルスに基づいて画素信号を読み出す水平ライン（画素行）を垂直方向に順次選択するためのものであり、リセットトランジスタＴｒ４は、リセットパルスに基づいてＦＤ部の電位を電源電位にリセットするものである。

また、水平アドレス信号線１１は、垂直選択トランジスタＴｒ３のゲートに結線され、垂直選択トランジスタＴｒ３によって信号を読み出す水平ラインを選択するものであり、リセット線１２はリセットトランジスタＴｒ４のゲートに結線され、リセットトランジスタＴｒ４によってＦＤ部の電位をリセットするものである。また、垂直信号線１３は、増幅トランジスタＴｒ２のソースに結線され、増幅トランジスタＴｒ２から出力された画素信号を画素部の外部に出力するものであり、定電流源１４は、各画素に駆動電流を供給しており、図では省略しているが、画素列毎に垂直方向に配線された信号線によって供給される。

これらの配線は、例えばＡｌ多層配線が形成されている。フォトダイオードＰＤに多くの光を導入するためには、フォトダイオードＰＤの開口率を上げる必要があり、フォトダイオードＰＤの上方には、できるだけ信号線を配置しないようにレイアウトされている。そして、この配線層の上方には、オンチップレンズ（ＯＣＬ）を配置して開口率を上げる工夫がなされる。また、カラー信号を得るためのカラーフィルタが各フォトダイオードＰＤに対応して配線層上に配置される。また、ＭＯＳトランジスタＴｒ１〜Ｔｒ４による回路部に光が入射しないようにするための遮光膜が配置されている。

ところで、被写体をレンズにより結像して撮像する固体撮像装置においては、シェーディングによる周辺減光の問題がある。具体的には、信号線などのチップ上の構造物による斜め光成分の乱反射により、画面中央部に比べて周辺部でフォトダイオードへの入射光量や光電変換効率が低下するという問題である。特に近年はカメラ機能部品の小型化の要求から瞳距離の短い光学系が望まれるが、その場合、画面周辺の画素において斜めに入射する光の成分が信号線によって遮られるため、感度が低下し、シェーディングによる画質劣化が顕著になってしまう。

そこで従来は、瞳補正と称して、例えば特許文献１に開示されるように、撮像領域の周辺部寄りの領域において斜め光がフォトダイオードに集光されるように、オンチップレンズや遮光膜の開口の位置を補正し、シェーディングを軽減している。具体的には、フォトダイオードから見て光が入射する方向にオンチップレンズおよび遮光膜開口を配置する。

しかし、ＣＣＤ型の固体撮像素子であれば、画面内には多層配線が無く、フォトダイオード以外の領域を覆うための遮光膜以外には光をさえぎるものがない。従って、瞳補正によるシェーディング低減が効果的である。図３は、ＣＣＤ型の固体撮像素子の積層構造を示しており、シリコン基板２０の表層部にフォトダイオードＰＤが設けられている。そして、このシリコン基板２０の上部にＣＣＤの転送電極となる第１層目の配線層２１が形成され、その上に所定膜厚の絶縁膜２３を介して第２層目の配線層２２が積層されている。そして、その上に平坦化膜２４等を介してカラーフィルタ２５およびオンチップレンズ２６が配置されている。

これに対し、増幅型の固体撮像素子では、画面内に少なくとも２層、望ましくは３層以上の多層信号線が必要である。図４は、増幅型の固体撮像素子の積層構造を示しており、シリコン基板３０の表層部にフォトダイオードＰＤが設けられ、このシリコン基板３０の上部にそれぞれ所定膜厚の絶縁膜３１を介して３層の配線層３２、３３、３４が積層され、その上に平坦化膜３５等を介してカラーフィルタ３６およびオンチップレンズ３７が配置されている。すなわち、図３に示すＣＣＤ型撮像素子の積層構造に比較して、より膜厚の大きい多層構造となっている。

このため上述した特許文献１に開示されるように、遮光膜やオンチップレンズのみの位置補正ではシェーディング改善の効果は小さい。また、最上層の信号線はフォトダイオードの表面から３μｍから５μｍ程度上層にあるのが普通である。この段差は０．２５μｍゲート長世代のプロセス技術用いて製造した増幅型撮像素子の画素サイズとほぼ等しいため、瞳補正を行っても信号線によって斜め入射光が遮られ、特に短射出瞳距離の場合においてシェーディング抑制が十分にできないという問題があった。

次に、上述のような増幅型撮像素子のさらに具体的な従来例として、例えば図５に示すような増幅型撮像素子の製造方法について説明する。なお、図５に示す増幅型撮像素子は、基本的に図４に示すものと共通の構造を有するものであるので、以下は、製造方法を中心に説明する。まず、シリコン基板４０に、イオン注入と熟拡散によりｐ型半導体層のｐウェル、あるいはｎ型半導体層のｎウェルを形成する。その後、素子分離領域（図示せず）を形成し、ＭＯＳトランジスタ４１のしきい値を決めるイオン注入を行い、ポリシリコン膜等でゲート電極層４２などを形成する。次に、レジスト塗布、パターニングを行い、リンなどのｎ型半導体層を形成するイオンを、例えば０．８ＭｅＶのエネルギーで２×１０１３ｃｍ^-2のドーズ量で、イオン注入法により基板に打ち込み、フォトダイオードＰＤを形成する。

次に、ＰＳＧなどの酸化シリコン材料で１層目の層間絶縁膜４３を形成する。次に、この層間絶縁膜４３にコンタクトホールを開口して、タングステンを埋め込み、コンタクト４４を形成する。次に、Ｔｉからなるバリアメタル０．０３μｍ、Ａｌからなる導電層０．４μｍ、Ｔｎからなるバリアメタル０．０７μｍを順次堆積して、リソグラフィとエッチングによりパターニングし、１層目の配線４５を形成する。次に、酸化シリコンからなる層間絶縁材料を堆積してＣＭＰにより平坦化する。なお、ここで酸化シリコンの絶縁膜が配線４５の上に０．４μｍの膜厚で残るようにＣＭＰの研摩量を調整する。

この後、１層目の配線４５と同様の方法で、２層目、３層目のコンタクト４６、４８及び配線４７、４９を形成する。そして、ＳｉＮからなるパッシベーション膜５０を製膜した後、必要に応じてカラーフィルタ５１やオンチップレンズ５２を形成して、センサのウエハプロセスが終了する。この結果、図５に示すような素子構造が得られる。

特開2000-150849 号公報

Dun-NianYaung, Shou-Gwo Wuu, Yean-Kuen Fang et al., "Nonsilicide source/drain pixel for 0.25um CMOS image sensor" IEEE Electron Device Letters, Vol.22, No.2, pp.71-73, February 2001

そして、以上のような素子構造を有する固体撮像素子において、シェーディングを軽減するためには、各層における配線の高さを極力低くすることが重要である。しかし、上述した図５に示す従来例において、バリアメタルを含む配線層の厚さが０．５μｍ、ビアコンタクト層の高さが０．４μｍであるが、これ以上薄くすることは、従来技術では困難である。例えば、各配線層のうちＡｌを０．４μｍ未満にすると、Ａｌの結晶が成長しないため、ＥＭやＳＭ特性が悪化し、商品の寿命が著しく低下する。また、Ａｌ膜厚が０．４μｍ未満では配線層のシート抵抗も極端に上昇するため、素子性能の観点からも、これ以下の配線厚さは望ましくない。図６は、Ａｌ単層膜のシート抵抗におけるＡｌ膜厚依存性の一例を銅（Ｃｕ）と対比して示す説明図であり、縦軸が膜厚、横軸がシート抵抗を示している。図示のように、Ａｌ配線のシート抵抗は、Ｃｕ配線のそれに対して高い膜厚依存性を有している。

また、バリアメタルのＴｉ層を薄くしてもＥＭ、ＳＭ劣化時の配線抵抗が高くなり問題となる。また、ビアコンタクト層の膜厚は層間膜の製膜とＣＭＰの研摩膜厚で調整するが、特にＣＭＰの研摩量バラツキが大きいため、十分な層間距離を得るためには０．４μｍ未満にすることは難しい。さらに、エッチングで形成したＡｌ配線の断面は、図５に示すように、順方向にテーパ（下辺が長い台形）形状になるのが通常である。この場合、図中矢印Ｂで示すような散乱光などが、配線の側壁に入射した場合、上方に反射しやすく、フォトダイオードに到達する光量が小さくなるため、センサの感度が落ちてしまう。

なお、増幅型固体撮像素子では、上述のように水平方向と垂直方向の信号線を形成するために、最低でも２層の多層配線が必要であり、撮像領域の周辺に配置されている信号処理回路や画素の微細化のためには３層の多層配線が効果的である。そして、さらに複雑な信号処理を行う回路を混載するためには４層以上の多層配線が有効であり、配線層数は製品の種類によって異なる。たとえばアルミで３層配線を形成する場合にはＰＤから３層目配線までの高さは、最低で３μｍ、普通は余裕を持って５μｍ程度である。図７は、３層目配線までの高さを５μｍとした場合の３層Ａｌ配線で形成した撮像素子のシェーディング特性の一例を銅（Ｃｕ）と対比して示す説明図であり、横軸がＸ方向の画素位置を示し、縦軸が感度を示している。図示のように、Ａｌ配線のシェーディング特性は、Ｃｕ配線のそれに対して劣化度の大きいものとなる。

そこで本発明は、以上のような実情に鑑みてなされたものであり、その目的とするところは、少なくとも、多層配線の側壁による入射光の乱反射を抑えることができ、感度特性等を改善できる固体撮像素子を提供することにある。

本発明は、前記目的を達成するために、半導体基板に光電変換素子とその読出し回路とを含む複数の単位画素を２次元アレイ状に配列した撮像領域を設け、前記半導体基板上に複数の配線層を配置した固体撮像素子において、前記複数の配線層の少なくとも１つの配線層の側壁面が、前記複数の配線層の上方から入射する光の入射方向に対して、光の受光側となる下方よりも光の入射側となる上方の方が長くなる逆方向のテーパ状に形成されている。

本発明の固体撮像素子では、配線層の側壁面が上方から入射する光の入射方向に対し、光の受光側となる下方よりも光の入射側となる上方の方が長くなる逆方向のテーパ状に形成されているため、この側壁面における入射光の上方への乱反射を抑制でき、光電変換素子に対する入射効率を改善でき、感度や画質の向上を図ることができる。

本発明の固体撮像素子によれば、配線層の側壁面が上方から入射する光の入射方向に対し、光の受光側となる下方よりも光の入射側となる上方の方が長くなる逆方向のテーパ状に形成されているため、この側壁面における入射光の上方への乱反射を抑制でき、光電変換素子に対する入射効率を改善でき、感度や画質の向上を図ることができる。

本発明の実施の形態による固体撮像素子の積層構造を示す断面図である。従来の増幅型固体撮像素子における単位画素の回路構成例を示す等価回路である。従来のＣＣＤ型の固体撮像素子の積層構造を示す断面図である。従来の増幅型の固体撮像素子の積層構造を示す断面図である。従来の増幅型の固体撮像素子のやや具体的な積層構造を示す断面図である。Ａｌ単層膜のシート抵抗におけるＡｌ膜厚依存性の一例をＣｕ配線と対比して示す説明図である。３層Ａｌ配線で形成した撮像素子のシェーディング特性の一例をＣｕ配線と対比して示す説明図である。

以下、本発明による固体撮像素子及びその製造方法の実施の形態例について説明する。図１は、本発明の実施の形態による固体撮像素子の素子構造を示す断面図である。なお、本実施の形態による固体撮像素子及びその製造方法は、基本的な部分は上記従来例で説明した増幅型撮像素子と共通であり、主に多層配線の部分が上記従来例と異なるものであるので、以下の説明では、この相違点を中心に説明する。なお、本実施の形態においては、配線材料にはＣｕ、バリアメタルにはＴａやＴａＮを用い、各配線の膜厚を０．３μｍ、各ビアコンタクト層の高さを０．２μｍで形成する。

まず、シリコン基板１１０に、ｎウェル領域、素子分離領域、ＭＯＳトランジスタ１１１、ゲート電極層１１２、フォトダイオードＰＤ、１層目の層間絶縁膜１１３Ａ、コンタクト１１４を形成するまでの工程は、上記図５の従来例と同様である。ただし、層間絶縁膜１１３Ａの膜厚、およびコンタクト１１４の高さは上述のように０．２μｍで形成する。次に、酸化シリコン材料の薄膜１１３Ｄを０．４μｍ堆積して、リソグラフィとエッチングにより、その膜１１３Ｄに配線溝をパターニングし、この配線溝にＴａからなるバリアメタルとＣｕからなる導電膜を製膜し、ＣＭＰにより平坦化することで、厚さ０．３μｍの１層目の埋め込み配線１１５を形成する。

次いで、酸化シリコン材料を０．６μｍ堆積して２層目の層間絶縁膜１１３Ｂを形成し、リソグラフィとエッチングにより、その層間絶縁膜１１３Ｂにビアコンタクト孔と配線溝を形成する。次いで、ＴａからなるバリアメタルとＣｕからなる導電膜を製膜してＣＭＰにより平坦化することで、厚さ０．３μｍの２層目のコンタクト１１６と埋め込み配線１１７を形成する。この後、２層目と同様の方法で、３層目の層間絶縁膜１１３Ｃにコンタクト１１８と埋め込み配線１１９を形成する。

次いで、ＴｉＮからなるバリアメタルとＡｌ配線を製膜してエッチングすることでボンディングパッド（図示せず）を形成し、この後、ＳｉＮからなるパッシベーション膜１２０を製膜した後、必要に応じてカラーフィルタ１２１やオンチップレンズ１２２を形成して、センサのウェハプロセスが終了する。この結果、図１に示すような素子構造が得られる。この素子構造では、各配線１１５、１１７、１１９がそれぞれ下地に配線溝を形成して埋め込んだ埋め込み配線構造となっているため、その分、配線層全体の高さを抑制でき、フォトダイオードＰＤに対する入射光の光学特性を改善することができる。

なお、本実施の形態において、ビアコンタクト層の膜厚は製膜量で調整するので、従来例に比較してビアコンタクト層の膜厚の下限は低くなり、上述の例で示したように、ビアコンタクトの高さを０．２μｍ程度とすることが十分可能である。また、本例のように導電材料に銅を用いて埋め込み配線を形成すれば、配線を薄く形成しても、ＥＭ特性、ＳＭ特性が悪くなることがなく、同一膜厚のＡｌ配線に比べて約１／３のシート抵抗の配線を形成できるため、配線を薄くしてもシート抵抗は低く、デバイス特性の劣化が少ない利点がある。ただし、埋め込み配線の導電材料には、銅に限らずアルミニウムなどを用いてもよいものとする。

さらに、入射光の入射側を上方、受光側を下方として定義すると、エッチングで形成された配線溝による埋め込み多層配線１１５、１１７、１１９の断面は、図１に示すように、上辺が長い下辺よりも長い台形状に形成されるのが通常である。すなわち、エッチングによる配線溝により、各配線１１５、１１７、１１９の側壁は、斜め下方に傾斜した傾斜面（ここでは逆方向にテーパ形状という）に形成されている。つまり、各配線１１５、１１７、１１９の側壁面は、図１に示すように、上方から入射する光の入射方向に対して、光の受光側となる下方よりも光の入射側となる上方の方が長くなる逆方向のテーパ状に形成されている。
したがって、この場合、散乱光が配線の側壁に入射した場合、矢印Ａに示すように、下方に反射しやすく、フォトダイオードに到達する光量が従来例に比べて大きくなるため、センサ感度が従来例よりよくなる利点を有している。この結果、本例のように銅配線で３層配線を形成する場合には、フォトダイオードＰＤから３層目配線までの高さは２．５μｍ程度に抑えることが可能となる。この結果、シェーディング特性は、図７に示す破線ｂのようになり、実線ａで示すＡｌ３層配線の場合より改善することが可能となる。

配線に接続されるコンタクト１１４、１１６，１１８においても、図１に示すように、その側壁面が、上方から入射する光の入射方向に対して、光の受光側となる下方よりも光の入射側となる上方の方が長くなるように逆方向のテーパ状に形成されている。したがって、散乱光がコンタクトの側壁に入射した場合にも、同様に下方に反射しやすく、フォトダイオードに到達する光量が大きくなるため、有利である。

なお、以上説明した本例の固体撮像素子は、特に瞳射出距離が短い光学系と組み合わせた場合に大きな効果を得ることが可能である。特に増幅型の固体撮像素子は、Ａ／Ｄ回路や画像信号処理をワンチップ化できることもあり、レンズ系を含めた撮像システムを小さく形成することができる。したがって、このような撮像システムは、携帯機器に搭載することで、機器全体を小型化できる利点がある。また、近年は携帯電話など通信機能を備えた機器への撮像機能の搭載が始まっている。そこで、このような小型化機器に、本実施の形態による固体撮像素子を利用することで、さらなる小型、軽量化に貢献することが可能である。

以上説明したように実施の形態の固体撮像素子によれば、配線の側壁面が上方から入射する光の入射方向に対し、斜め下方に傾斜した逆方向のテーパ状に形成されているため、この側壁面における入射光の上方への乱反射を抑制でき、光電変換素子に対する入射効率を改善でき、感度や画質の向上を図ることができる。

また、実施の形態の固体撮像素子によれば、複数層の配線層の少なくとも１つの配線層が下地絶縁層に形成した配線溝を用いた埋め込み配線層となっているため、従来に比して多層配線層の高さ（膜厚）を縮小でき、光電変換素子の受光面と多層配線との高低差を抑えることにより、シェーディング特性等の光学特性を改善することが可能となり、装置の小型化、ならびに感度や画質の向上を図ることができる。

実施の形態の製造方法によれば、配線の側壁面を上方から入射する光の入射方向に対し、斜め下方に傾斜した逆方向のテーパ状に形成するため、この側壁面における入射光の上方への乱反射を抑制でき、光電変換素子に対する入射効率を改善でき、感度や画質の向上を図ることができる。

また、実施の形態の製造方法によれば、複数層の配線層の少なくとも１つの配線層を下地絶縁層に形成した配線溝を用いた埋め込み配線層に形成するため、従来に比して多層配線層の高さ（膜厚）を縮小でき、光電変換素子の受光面と多層配線との高低差を抑えることにより、シェーディング特性等の光学特性を改善することが可能となり、装置の小型化、ならびに感度や画質の向上を図ることができる。

ＰＤ……フォトダイオード、１１０……シリコン基板、１１１……ＭＯＳトランジスタ、１１２……ゲート電極層、１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄ……層間絶縁膜、１１４、１１６、１１８……コンタクト、１１５、１１７、１１９……埋め込み配線、１２０……パッシベーション膜、１２１……カラーフィルタ、１２２……オンチップレンズ。

Claims

半導体基板に光電変換素子とその読出し回路とを含む複数の単位画素を２次元アレイ状に配列した撮像領域を設け、前記半導体基板上に複数の配線層を配置した固体撮像素子において、
前記複数の配線層の少なくとも１つの配線層の側壁面が、前記複数の配線層の上方から入射する光の入射方向に対して、光の受光側となる下方よりも光の入射側となる上方の方が長くなる逆方向のテーパ状に形成されている固体撮像素子。
前記少なくとも１つの配線層は、下地絶縁層に形成した配線溝に埋め込まれて形成される埋め込み配線層である請求項１に記載の固体撮像素子。
前記埋め込み配線層の膜厚が０．５μｍ未満である請求項２に記載の固体撮像素子。
前記複数の配線層を接続する複数のビアコンタクト層の少なくとも１つのビアコンタクト層の側壁面が、光の受光側となる下方よりも光の入射側となる上方の方が長くなるように逆方向のテーパ状に形成されている請求項１乃至３のいずれかに記載の固体撮像素子。
前記ビアコンタクト層の膜厚が０．４μｍ未満である請求項４に記載の固体撮像素子。
前記埋め込み配線層の配線材料が銅である請求項１乃至５のいずれかに記載の固体撮像素子。
前記配線層上に形成されたオンチップレンズを有し、
前記オンチップレンズは、前記撮像領域の周辺部寄りの領域において斜め光が前記光電変換素子に集光される位置に配置されている請求項１乃至６のいずれかに記載の固体撮像素子。