JP2010245302A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010245302A
JP2010245302A JP2009092568A JP2009092568A JP2010245302A JP 2010245302 A JP2010245302 A JP 2010245302A JP 2009092568 A JP2009092568 A JP 2009092568A JP 2009092568 A JP2009092568 A JP 2009092568A JP 2010245302 A JP2010245302 A JP 2010245302A
Authority
JP
Japan
Prior art keywords
semiconductor device
region
central
conductive layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009092568A
Other languages
English (en)
Inventor
Akihiro Yanagiuchi
昭宏 柳内
Tomokiyo Suzuki
智清 鈴木
Masanori Usui
正則 臼井
Masayasu Ishiko
雅康 石子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009092568A priority Critical patent/JP2010245302A/ja
Publication of JP2010245302A publication Critical patent/JP2010245302A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】半導体装置の金属接合部のクラック耐性の向上を図る手段を提供する。
【解決手段】半導体装置１００であって、半導体素子１０と絶縁基板４０との金属接合構造を備え、半導体素子１０が搭載される絶縁基板４０の第１面に、第１面導電層３０を有する。この第１面導電層３０は、半導体素子１０の平面方向中央領域に対応する領域において、周辺領域と異なる特性の中央導電性領域３２が形成され、例えば、周辺領域より機械強度の高い材料を含む。
【選択図】図１

Description

半導体装置の半導体素子と基板との接合に関する。
パワーエレクトロニクス分野では、サイリスタ、ＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＷＤ（Free Wheeling Diode）等のパワー半導体素子を基板に接合した構成を備えるパワー半導体モジュールが用いられることが多い。
図６は、このようなパワー半導体モジュールを備える半導体装置の断面構造を示している。ＩＧＢＴ等の半導体素子１０１では、大電流を流す素子などに用いられ動作に伴う発熱量が多い。よって、このような半導体素子１０１を用いた半導体装置では、図示するように、半導体素子１０１を搭載基板の搭載面と反対側に冷却器（放熱部材）７０が設けられている。
ここで、半導体素子１０１を搭載する絶縁基板１４０の搭載面（第１面）には、導電層１３０が形成され、この導電層１３０は、はんだ接合部１２０によって半導体素子１０１と接続されている。また、絶縁基板１４０の第２面側にも同様の導電層１５０が形成されており、はんだ接合部１６０によって、冷却器７０が接合されている。このような接合構造により、パワー半導体素子１０で生ずる熱は、絶縁基板４０を介して冷却器７０に伝導されて放熱される。
しかし、半導体素子１０、例えばＩＧＢＴではその出力電流密度の上昇が求められる方向にあり、電流密度の上昇に伴って発熱量は増加傾向にある。このため半導体装置における熱対策、冷却効率の向上の必要性が一層高まっている。
上記冷却効率の観点から、半導体装置の絶縁基板１４０として、熱伝導率の高い窒化アルミニウム（ＡｌＮ）系セラミック基板が優れていることが特許文献１などに開示されている。
上記のような半導体装置の信頼性を評価する試験として、冷熱サイクル試験とパワーサイクル試験が用いられることが多い。冷熱サイクル試験は、高温（例えば１００℃以上）／低温（例えば−４０℃）の２つの恒温槽を準備し、評価対象装置をこの２槽間に交互に行き来させる試験である。この冷熱サイクル試験では、評価対象装置には、均一かつ異なる温度による温度サイクルストレスが印加されることとなる。上記高熱伝導性のＡｌＮ系セラミック基板を、パワー半導体素子の搭載基板に採用し、配線層に、導電性及び熱伝導性が高く、かつ強度に優れているが、重いＣｕを用いると、ＡｌＮ基板の機械強度が高くないため割れ生ずることがある。特許文献１では、ＡｌＮ系セラミック基板に形成する配線層材料として、Ｃｕよりも軟らかく、軽量な高純度Ａｌを用いることによって、冷熱サイクルストレスによるＡｌＮ基板の割れを抑制している。
一方、パワーサイクル試験は、半導体素子への断続通電によって評価半導体装置に温度サイクルストレスを与える試験であり、評価対象装置には、温度分布のある状態で温度サイクルストレスが印加される。このようなパワーサイクル試験に対する劣化としては、絶縁基板に半導体素子を接合するはんだ接合部１２０の接合中央部でのクラック発生が特許文献２等において指摘されている。半導体素子１０の動作時において、その中央部の温度上昇が特に著しく、対応する接合中央部で発生するクラックにより、はんだ接合部１２０の熱抵抗が上昇して、モジュールの冷却特性を低下させてしまう可能性がある。
特許文献２では、図７に示すように、はんだ接合部１２０の中央部１２２において、周辺部１２４のはんだ材料よりも低融点のはんだ材料を用い、中央はんだ接合部での応力緩和を図っている。
特開平０４−１２５５４号公報 特開２００７−２４３１１８号公報
特許文献１のように、半導体素子１０１を搭載する絶縁基板１４０として、熱伝導性の高いＡｌＮ系セラミック基板を採用することは好ましい。しかし、上述のように、この絶縁基板１４０の表面に形成する導電層にはＡｌのような軽量で軟らかい導電性材料を用いる必要がある。例えば、Ａｌは、導電性、熱伝導性が高く、その点で、配線層及び熱電層としても優れているが、強度が低いため、温度サイクルストレスに晒される間に、変形を生じやすい。配線層の変形は、はんだ接合部におけるクラック発生を助長させる可能性がある。
上記特許文献２では、パワーサイクルストレスが印加されると、接合の中央部１２２の低融点はんだが、その融点に近い温度ストレスにさらされ、再溶融・軟化が起き、変質・劣化が進行する可能性もある。また、ストレス印加を経て、中央部１２２の低融点はんだと、周辺部１２４の高融点はんだとが混合し、製造当初の接合材の構造から変化する。よって、長期的にはこのような構造変化による接合部の特性変化が避けられない。
本発明は、半導体装置の金属接合部におけるクラック耐性の向上を図る。
本発明は、半導体素子と、該半導体素子を搭載する絶縁基板と、を備える半導体装置であって、絶縁基板の第１面には、前記半導体素子と接続するための導電層が形成され、前記半導体素子は、金属接合部によって前記絶縁基板の前記第１面に接合され、前記第１面の前記導電層は、前記半導体素子の平面方向中央領域に対応する領域において、周辺領域と異なる特性の中央導電性領域が形成されている。
本発明の他の態様では、上記半導体装置において、前記第１面の前記導電層の前記中央導電性領域は、該導電層の中央周辺領域よりも機械強度の高い中央導電性材料を含む。
本発明の他の態様では、上記半導体装置において、前記第１面の前記導電層の前記中央導電性領域は、該中央周辺領域よりも線膨張係数が小さい中央導電性材料を含む。
本発明の他の態様では、上記半導体装置において、前記中央導電性領域は、１５０Ｗ／（ｍ・Ｋ）より大きい熱伝導性を示す中央導電性材料を含むことを特徴とする半導体装置。
本発明の他の態様では、上記半導体装置において、前記中央導電性領域では、中央ほど前記中央導電性材料の濃度が高い。
本発明の他の態様では、上記半導体素子は、パワー半導体素子である。
本発明の他の態様では、上記半導体装置において、前記絶縁基板の前記第１面と反対側の第２面には、金属接合部によって放熱部材が接合され、前記絶縁基板の前記第２面には、第２面側導電層が形成されている。
本発明の他の態様では、上記半導体装置において、前記第２面導電層は、前記半導体素子の平面方向中央領域に対応する領域において、周辺領域と異なる特性の第２面側中央導電性領域が形成されている。
本発明の他の態様では、上記半導体装置において、前記絶縁基板は、ＡｌＮ基板であり、前記絶縁基板の少なくとも第１面に形成された前記導電層は、Ａｌを含む導電層である。
本発明の他の態様では、上記半導体装置において、前記中央導電性領域の前記中央導電性材料は、カーボンナノチューブ、Ａｌ合金、Ｃｕ、Ｍｏ、Ｗのいずれかを含む。
上記のように、本発明では、金属接合部によって半導体素子が接合される絶縁基板の半導体素子対向面に形成する導電層において、平面方向の中央領域に、周辺領域の導電性材料と異なる特性の導電性材料を用いる。したがって、例えば、導電層の中央周辺部には、絶縁基板との整合性を重視し、中央領域には温度ストレスへの耐久性の高い材料を用い、総合的に半導体装置の耐久性、信頼性を向上させることができる。
中央導電領域に周囲よりも機械強度の高い材料を用いれば、半導体素子の発熱の影響を強く受ける中央領域での熱変形を防止できる。
中央導電領域に周囲よりも線膨張係数の低い材料を用いれば半導体素子の発熱時における半導体素子との熱伸縮の不整合を抑制することができる。
また中央導電領域において十分な熱伝導性を備える材料を用いることで導電層での温度分布の発生を抑制できる。
絶縁基板の第２面側にも導電層を備え、またこの導電層の中央導電領域にも、その周辺領域と異なり、例えば第１導電層の中央導電領域と同様の材料を用いることで、半導体装置の耐久性を一層向上することができる。
本発明の実施形態１に係る半導体装置の概略断面及び上面構成を示す図である。 本発明の実施形態１に係る半導体装置の適用例を示す概略構成図である。 本発明の実施形態１に係る半導体装置の製造方法を説明する図である。 本発明の実施形態２に係る半導体装置の概略構成及び製造方法を示す図である。 本発明の実施形態３に係る半導体装置の概略構成を示す図である。 従来技術に係る半導体装置の概略構成を示す図である。 従来技術に係る半導体装置におけるはんだ接合構造を示す図である。説明する図である。
以下、本発明を実施するための形態（以下、実施形態）について図面を参照して説明する。
［実施形態１］
図１は、本発明の実施形態１に係る半導体装置の概略断面及び上面構成を示す。半導体装置１００は、半導体素子１０と、この半導体素子１０を搭載するための絶縁基板４０を有する。半導体素子１０と絶縁基板４０とは、第１金属接合部２０によって接合され、絶縁基板４０の半導体素子との接合面（第１面）には、半導体素子１０と電気的に接続される第１面導電層３０が形成されている。
また、第１面導電層３０には、その半導体素子１０の平面方向中央領域に対応する領域において、後に詳しく説明するように、中央周辺領域と異なる特性の中央導電性領域３２が形成されている。
絶縁基板４０には、熱伝導性の高い例えばＡｌＮセラミック材料等を用いることができる。上記第１面導電層３０には、ＡｌＮと同様に熱伝導性が高く、かつＡｌＮ基板に組み合わせた場合に、ＡｌＮ基板の損傷を抑制することの可能な軟らかい、例えば純度の高いＡｌ（９９．９９％）等を用いることができる。
本実施形態において、この第１面導電層３０の中央導電性領域３２には、例えば周辺領域に上記高純度Ａｌを用いた場合、Ａｌと異なる特性の導電材料を用いる。
上記中央導電性領域３２としては、周辺領域よりも機械強度の高い材料を用いることがができる。採用する材料の機械強度は５０ＭＰａより大きな材料が好ましい（高純度Ａｌは２９ＭＰａ）。中央導電性領域３２の材料として具体的には、Ａｌ合金、Ｃｕ、Ｍｏ、Ｗ、カーボンナノチューブ（ＣＮＴ）材料などが採用可能である。半導体素子１０の平面方向中央領域は、半導体素子１０の動作時に最も温度差の大きい温度サイクルに晒される。したがって、上記のようにＡｌＮ基板の保護機能の高い高純度Ａｌを第１面導電層３０の全域に採用した場合には、半導体素子の中央領域に対応した中央領域で熱応力による変形を生じやすい。本実施形態のように中央導電性領域３２として、周辺領域よりも機械強度の高い材料を用いることで、この領域での熱変形を確実に抑制することができ、この領域における金属接合のクラック発生を防止できる。
中央導電性領域３２の材料として、第１面導電層３０の中央周辺領域よりも線膨張係数が小さいことを重視して材料を採用しても良い。線膨張係数が中央周辺領域の材料よりも小さければ、中央領域において半導体素子１０との熱伸縮の不整合を抑制することができる。この線膨張係数としては、２０ｐｐｐ／Ｋより小さいことで高い効果が得られ、Ｃｕ、Ｍｏ、Ｗ、ＣＮＴ材料等が上げられる。なお、７ｐｐｐ／Ｋ未満であればさらに好ましい。
半導体素子１０には多くの場合、シリコン等の半導体基板や絶縁基板が採用されており、これらは金属材料と比較して線膨張係数が低い。例えば、高純度Ａｌの線膨張係数２３．３ｐｐｐ／Ｋに対し、Ｓｉは３〜４ｐｐｐ／Ｋである。したがって、半導体素子１０の特に中央領域での温度上昇が大きい場合にも、第１面導電層３０の中央導電性領域３２に線膨張係数の小さい材料を用いることで半導体素子１０との熱伸縮の差を緩和することができる。
中央導電性領域３２の材料として、熱伝導率が１５０Ｗ／（ｍ・Ｋ）より大きい材料を採用することが好ましい。第１面導電層３０の周辺領域に用いる材料の熱伝導性よりも必ず高い必要はないが、高い熱伝導性の材料を採用することにより、半導体素子１０と絶縁基板４０との接合部において温度分布が発生することをより確実に防止できる。具体的材料としては、ＣＮＴ、Ｃｕ、Ａｇ、Ｍｏ、Ｗなどを採用することができる。なお、２００Ｗ／ｍ・Ｋ以上の熱伝導性があればより好適である。
Figure 2010245302
上記表１は、絶縁基板として採用されうるセラミック材料の特性を示している。この表から明らかなように、上記ＡｌＮは、他のＡｌ2Ｏ3や、ＳｉＮと比較して熱伝導率が一桁大きく、本実施形態のように放熱のための基板として非常に適していることが理解できる。その一方で、曲げ強度が３００ＭＰａと低いため、上記のようにこのＡｌＮを用いた絶縁基板４０の導電層の多くの領域としては、ＡｌＮ基板に損傷を与えにくい高純度Ａｌのような柔らかく軽く、かつ熱伝導性の高い材料を用いることが必要であることが解る。
Figure 2010245302
上記表２は、上記中央導電性領域３２及び周辺領域の材料として採用可能な材料の特性を示している。表２に例示されるように、Ｃｕ、Ｍｏ、Ｗ、ＣＮＴなどは、機械強度が高純度Ａｌより高く、線膨張係数はＡｌより低い。また熱伝導度は、いずれも１５０Ｗ／（ｍ・Ｋ）を超えている。中央導電性領域３２の材料は、中央周辺領域の材料よりも、機械強度が高く、かつ線膨張係数が小さい材料であればより好ましいが、Ｃｕなどのように、線膨張係数が比較的大きくても十分な機械強度があることで、中央領域での熱変形を防ぐことができる。また、Ｃｕは熱伝導性が高いことからこの中央領域での温度上昇を抑制する機能も発揮することができる。
Figure 2010245302
上記表３は、中央導電性領域３２の材料として上記Ｃｕ、Ｍｏ、Ｗ、ＣＮＴを採用し、パワーサイクル試験を施した半導体装置１００の第１面導電層３０に関する評価の一例を示す。表３から理解できるように、Ｃｕ、Ｍｏ、Ｗ、ＣＮＴのいずれも中央導電性領域３２の材料として採用可能である。なお、表３において、評価は、Ａであれば採用可能であり、かつ、Ａが多いほど劣化程度が少ないことを表している。高純度Ａｌを中央導電領域の材料とした場合には、既に説明したように熱変形などが生じるため評価はＣである。
次に、絶縁基板４０の第２面側について説明する。本実施形態では、図１に示すように、絶縁基板４０の第２面側にも第２面導電層５０を形成している。この第２面導電層５０の材料としては、第１面導電層３０と同じ材料、少なくともその中央周辺領域に用いる材料（例えば高純度Ａｌ）を採用する。第２面側にも導電層５０を形成し、かつ、第１面側と共通の材料を用いることにより、絶縁基板４０の第１面と第２面とで熱応力バランスをとり、絶縁基板４０の変形、損傷を防止することを可能としている。
また、図１（ａ）、（ｂ）に示すように、中央導電性領域３２は、第１面側導電層３０の一部の領域であり、大半の部分（中央周辺領域）には、上記のように例えば高純度Ａｌなどを採用することができる。つまり、基板を挟んで、Ａｌ／ＡｌＮ／Ａｌ構造とすることができる。よって、熱伝導性を重視したＡｌＮ基板を絶縁基板４０として採用した場合、このＡｌＮの割れを防止することのできる導電材料を採用することができる。その一方で、温度サイクルへの耐久性が求められる中央導電性領域３２については、機械強度等の高い材料を選択的に採用することができる。したがって、絶縁基板４０の保護と、絶縁基板４０と半導体素子１０との接合部のクラック耐性の向上とを両立させることができる。
本実施形態において、半導体素子１０としては、シリコン基板に形成されたＩＧＢＴや、ＦＷＤ等のいわゆるパワー半導体素子を採用することができる。パワー半導体素子は上述のように発熱量が多く、放熱部材を採用することが好ましい。
図２は、このような放熱部材による冷却機構を備える半導体装置の概略構成例を示している。なお、図１と共通する構成には同一符号を付して説明を省略する。図２において、半導体素子１０が第１面に搭載された絶縁基板４０の第２面側（素子搭載面と反対側）には、上記第２導電層５０が形成されており、この第２面側に、第２金属接合部６０によって、放熱部材７０が接合されている。放熱部材は、図２の例では、内部空間に循環水等満たされた水冷式冷却器である。放熱部材７０は、この図示するような水冷式冷却器に限られるわけではなく、絶縁基板４０に接合された板状の放熱板や、放熱フィンを用い、空冷式を採用していても良い。
ここで、第１及び第２金属接合部２０，６０としては、部材間の電気的又は熱的接続の両方又は少なくとも一方を取ることができる接合用金属が採用され、いわゆる、はんだ材料やロウ材料などを用いることができる。一例として、鉛フリーはんだ材料の一種である、Ｓｎ系はんだ、例えばＳｎＣｕ合金等を用いることができる。
本実施形態では、以上のような冷却機構を採用することで、半導体素子１０で生じた熱が、第１金属接合部２０、第１面導電層３０を介して絶縁基板４０に伝達され、さらに、第２面導電層５０、第２金属接合部６０を介して放熱部材７０に伝達され、冷却されることとなる。
次に、本実施形態に係る半導体装置の導電層の製造方法について図３を参照して説明する。まず、図３（ａ）に示すように、ＡｌＮセラミック材料を焼成して板状の絶縁基板４０を形成する。次に、ＡｌＮからなる絶縁基板４０に第１面及び第２面導電層３０，５０を形成するためのロウ材４２として、例えばＡｇ系のロウ材（Ａｇ−２７Ｃｕ４．５Ｔｉ等）を絶縁基板４０の表面にそれぞれ形成する。
さらに、第１面導電層３０として中央周辺領域には高純度Ａｌ材料、中央導電領域には、この周辺領域の材料と異なる特性の材料（機械強度が高い又は線膨張係数が低い材料のいずれか又は両方）として、例えばＣｕ、ＣＮＴなどを積層する。第２面導電層５０としては、例えば上記高純度Ａｌを全面に積層する。導電層を積層後、次に、７００℃程度の熱処理を施し、ロウ材４２を介して第１面導電層３０、第２面導電層５０を絶縁基板４０の表面に密着させる。
第１面導電層３０、第２面導電層５０の形成後、これらの表面には、例えば厚さ５μｍのニッケルメッキ４４を施し（ｃ）、図２に示すように、第１金属接合部２０、第２金属接合部６０との接合性を向上させる。
［実施形態２］
次に、図４を参照して、実施形態２に係る半導体装置の他の導電層の構成及びその製造方法について説明する。実施形態１では、第１面導電層３０の中央導電性領域３２の全域において均一濃度にて、周辺領域と異なる特性の材料を用いているが、実施形態２では、図４（ａ）に示すように第１面導電層３０の中央導電性領域３２において、周辺領域と異なる特性の材料の濃度が中央ほど高くなるよう濃度勾配が設けられている。
中央導電性領域３２に能動勾配をもって用いられる材料としては、実施形態１と同様であり、機械強度が周辺領域材料より高い、又は線膨張係数が低いという少なくとも一方の条件を満たすことが好ましい。熱伝導性は１５０Ｗ／ｍ・Ｋ以上であることが好ましい。例えば、上述したようなＣｕ、Ｍｏ、Ｗ、ＣＮＴなどが採用可能である。
一例として、本実施形態では、Ｃｕ、Ｍｏ、ＷとＡｌとの混合金属材料を採用した。まず、図４（ｂ）に示すように、濃度勾配領域のためのＣｕ、Ｍｏ、Ｗの多孔体３４を形成する。溶融した金属材料中にガスを吹き込む又はＴｉＨ２等の発泡剤を投入して発泡させて、凝固させることで形成することができる。このガス吹き込み又は発泡の際に、作業温度、気圧、ガス流量等を制御することで、多孔体の孔部の分布を制御し、孔部が周辺に行くほど多くなるようにする。
次に、図４（ｃ）に示すように、得られた多孔体３４を型８０内に配し、高純度Ａｌを含浸させることで、第１面導電層３０を形成する。さらに、得られた第１面導電層３０と、高純度Ａｌを用いた第２面導電層５０とを、それぞれロウ材４２によって絶縁基板４０の第１面、第２面にロウ付けする（図４（ｄ））。最後に、図４（ｅ）に示すように、表面にＮｉメッキ（約５μｍの厚さ）を施して、図示しないはんだ材料などによる第１金属接合部２０、第２金属接合部５０との接合性を向上させる。
また、周辺領域の材料と異なる特性の材料として、ＣＮＴを用いる場合には、溶融させた高純度Ａｌに、ＣＮＴを混合することで形成する。ＣＮＴの分布は、Ａｌの冷却速度、攪拌速度などによって制御することができ、導電層３０の中央導電性領域３２に相当する領域に選択的にこのＣＮＴを中央ほど高濃度で形成する。
本実施形態２のように、第１面導電層３０の中央導電性領域３２において中央部ほど周囲領域と特性の異なる材料の濃度を高めることにより、中央導電性領域３２と周辺領域と境界での特性変化が円滑であり、境界領域での応力緩和を図ることができる。また、中央導電性領域３２における耐熱性を高め、熱変形等を防止することが可能である。
［実施形態３］
図５は、本発明の実施形態３に係る半導体装置の概略断面構造を示している。本実施形態３では、上記実施形態において、第１面導電層３０において、その中央導電性領域３２に周辺領域と機械強度などの特性の異なる材料を用いたが、第２面導電層５０においても、中央導電性領域５２においてその周囲領域と特性の異なる材料を用いている。絶縁基板４０の第２面側においても、第１面側よりは影響が小さいが、中央領域はその周辺と比較して半導体素子１０の発熱の影響を受ける。
よって、第２面導電層５０においても、その中央領域に第１面導電層３０の中央導電性領域３２と同様の材料を用いた中央導電性領域５２を形成することで、熱変形などを防止して接合部のクラック耐性を向上させることができる。
ここで、第２面導電層５０の中央導電性領域５２は、中央導電性領域３２と同じ面積としても良いし、図５に示すように、第１面導電層３０よりも大きくしても良い。上述のように絶縁基板４０の第２面側では第１面側よりも半導体素子１０からの距離が大きいため熱劣化の程度は低いが、熱の拡散により、劣化面積が大きくなる傾向がある。したがって、その劣化の可能性の領域に応じて中央導電性領域５２を大きく設定することで、第２面側でもクラック耐性のより確実な向上が可能となる。
１０ 半導体素子、２０ 第１金属接合部、３０ 第１面導電層、３２，５２ 中央導電性領域、３４ 多孔体、４０ 絶縁基板、５０ 第２面導電層、６０ 第２金属接合部、７０ 放熱部材、１００ 半導体装置。

Claims (10)

  1. 半導体素子と、該半導体素子を搭載する絶縁基板と、を備える半導体装置であって、
    絶縁基板の第１面には、前記半導体素子と接続するための導電層が形成され、
    前記半導体素子は、金属接合部によって前記絶縁基板の前記第１面に接合され、
    前記第１面の前記導電層は、前記半導体素子の平面方向中央領域に対応する領域において、周辺領域と異なる特性の中央導電性領域が形成されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１面の前記導電層の前記中央導電性領域は、該導電層の中央周辺領域よりも機械強度の高い中央導電性材料を含むことを特徴とする半導体装置。
  3. 請求項１又は請求項２に記載の半導体装置において、
    前記第１面の前記導電層の前記中央導電性領域は、該中央周辺領域よりも線膨張係数が小さい中央導電性材料を含むことを特徴とする半導体装置。
  4. 請求項１〜請求項３のいずれか一項に記載の半導体装置において、
    前記中央導電性領域は、１５０Ｗ／（ｍ・Ｋ）より大きい熱伝導性を示す中央導電性材料を含むことを特徴とする半導体装置。
  5. 請求項１〜請求項３のいずれか一項に記載の半導体装置において、
    前記中央導電性領域では、中央ほど前記中央導電性材料の濃度が高いことを特徴とする半導体装置。
  6. 前記半導体素子は、パワー半導体素子であることを特徴とする請求項１〜請求項５のいずれか一項に記載の半導体装置。
  7. 請求項１〜請求項５のいずれか一項に記載の半導体装置において、
    前記絶縁基板の前記第１面と反対側の第２面には、金属接合部によって放熱部材が接合され、
    前記絶縁基板の前記第２面には、第２面側導電層が形成されていることを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記第２面導電層は、前記半導体素子の平面方向中央領域に対応する領域において、周辺領域と異なる特性の第２面側中央導電性領域が形成されていることを特徴とする半導体装置。
  9. 請求項１〜請求項８のいずれか一項に記載の半導体装置において、
    前記絶縁基板は、ＡｌＮ基板であり、
    前記絶縁基板の少なくとも第１面に形成された前記導電層は、Ａｌを含む導電層であることを特徴とする半導体装置。
  10. 請求項１〜請求項９のいずれか一項に記載の半導体装置において、
    前記中央導電性領域の前記中央導電性材料は、カーボンナノチューブ、Ａｌ合金、Ｃｕ、Ａｇ、Ｍｏ、Ｗのいずれかを含むことを特徴とする半導体装置。
JP2009092568A 2009-04-07 2009-04-07 半導体装置 Pending JP2010245302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009092568A JP2010245302A (ja) 2009-04-07 2009-04-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009092568A JP2010245302A (ja) 2009-04-07 2009-04-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2010245302A true JP2010245302A (ja) 2010-10-28

Family

ID=43097993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009092568A Pending JP2010245302A (ja) 2009-04-07 2009-04-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2010245302A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077728A1 (ja) * 2015-11-05 2017-05-11 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077728A1 (ja) * 2015-11-05 2017-05-11 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
JPWO2017077728A1 (ja) * 2015-11-05 2018-03-01 三菱電機株式会社 パワーモジュールの製造方法

Similar Documents

Publication Publication Date Title
JP4617209B2 (ja) 放熱装置
JP6199397B2 (ja) 半導体装置およびその製造方法
TWI591774B (zh) 功率模組用基板，附散熱座功率模組用基板及功率模組
WO2016121159A1 (ja) 半導体装置および半導体装置の製造方法
JP2010109132A (ja) 熱電モジュールを備えたパッケージおよびその製造方法
JP5829403B2 (ja) 放熱用絶縁基板及びその製造方法
JP2013214561A (ja) ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール
JP2015043392A (ja) 接合体及びパワーモジュール用基板
JP6692299B2 (ja) 窒化珪素回路基板およびそれを用いた電子部品モジュール
JP5520815B2 (ja) 絶縁基板およびパワーモジュール用ベース
JP2005260181A (ja) 樹脂封止型半導体装置及びその製造方法
JP2014222788A (ja) パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板の製造方法及びパワーモジュールの製造方法
JP2012160548A (ja) 絶縁基板とその絶縁基板を有するパワーモジュール
JP2008042041A (ja) 半導体装置
JP2008147308A (ja) 回路基板およびこれを用いた半導体モジュール
JP2014175454A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP4407521B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP2011222669A (ja) パワーモジュール用基板及びパワーモジュール
JP2004022973A (ja) セラミック回路基板および半導体モジュール
JP2014103182A (ja) 電力用半導体装置
JP5011088B2 (ja) 放熱装置及びパワーモジュール
JP2009088330A (ja) 半導体モジュール
JP2008147307A (ja) 回路基板およびこれを用いた半導体モジュール
JP2008124187A (ja) パワーモジュール用ベース
JP2008124187A6 (ja) パワーモジュール用ベース