JP2010226788A - 過電流検出回路および電源装置 - Google Patents

Abstract

【課題】メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる過電流検出回路および電源装置を得る。
【解決手段】電源回路２０により生成された電源電圧Ｖ_ｄｄに応じた電圧と比較用トランジスタＭ４のドレイン・ソース間電圧との減算を減算回路３４により行い、この結果を示す電圧Ｖと、メイントランジスタＭ５のソース電圧に応じた電圧Ｖ−−との比較を比較回路３６によって行う。
【選択図】図１

Description

本発明は、過電流検出回路および電源装置に係り、より詳しくは、電源回路に設けられたメイントランジスタに流れる電流の過電流を検出する過電流検出回路、および当該過電流検出回路を備えた電源装置に関する。

電源回路におけるメイントランジスタに流れる過電流を検出するための技術として、特許文献１には、スイッチング・レギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタのオンオフに応じて前記メイントランジスタのドレイン電圧もしくはソース電圧を出力するセレクタと、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタのオン抵抗と定電流源からの電流との積の電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備えたことを特徴とする過電流検出回路が開示されている。

なお、この過電流検出回路では、上記比較回路において、上記セレクタ出力に応じた電流および上記リファレンス電圧回路出力に応じた電流を各々個別に可変抵抗器により生成し、生成した電流をカレントミラー回路によって比較している。

特開２００７−２４４１２８号公報

しかしながら、上記特許文献１に開示されている技術では、メイントランジスタのドレイン電圧と、比較用トランジスタのグランドレベルを基準としたドレイン電圧との比較によってメイントランジスタに流れる電流の過電流を検出する構成とされているため、メイントランジスタをブートストラップで動作させる場合、過電流を必ずしも精度よく検出できるとは限らない、という問題点があった。

本発明は上記問題点を解決するためになされたものであり、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる過電流検出回路および電源装置を提供することを目的とする。

上記目的を達成するために、請求項１記載の過電流検出回路は、電源回路に設けられたメイントランジスタとの比較に用いられる比較用トランジスタと、前記比較用トランジスタに予め定められた定電流を流す定電流源回路と、前記電源回路により生成された電源電圧に応じた電圧と前記比較用トランジスタのドレイン・ソース間電圧との減算を行い、減算結果を示す電圧を出力する減算回路と、前記減算回路から出力された電圧と前記メイントランジスタのソース電圧に応じた電圧とを比較し、比較結果を示す電圧を出力する比較回路と、を備えている。

請求項１に記載の過電流検出回路によれば、定電流源回路により、電源回路に設けられたメイントランジスタとの比較に用いられる比較用トランジスタに予め定められた定電流が流される。

ここで、本発明では、減算回路により、前記電源回路により生成された電源電圧に応じた電圧と前記比較用トランジスタのドレイン・ソース間電圧との減算が行われ、減算結果を示す電圧が出力される。なお、上記電源回路により生成された電源電圧に応じた電圧には、当該電源電圧そのものも含まれる。

そして、本発明では、比較回路により、前記減算回路から出力された電圧と前記メイントランジスタのソース電圧に応じた電圧とが比較され、比較結果を示す電圧が出力される。なお、上記メイントランジスタのソース電圧に応じた電圧には、当該ソース電圧そのものも含まれる。

このように、請求項１記載の過電流検出回路によれば、電源回路により生成された電源電圧に応じた電圧と比較用トランジスタのドレイン・ソース間電圧との減算を行い、減算結果を示す電圧と、メイントランジスタのソース電圧に応じた電圧とを比較しているので、上記減算によって比較用トランジスタのドレイン電圧を、電源電圧レベルを基準としたレベルに変換させることができる結果、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる。

なお、本発明は、請求項２に記載の発明のように、前記比較用トランジスタが、前記メイントランジスタと同一のプロセスで製造されてもよい。これにより、より高精度に過電流の検出ができる。

また、本発明は、請求項３に記載の発明のように、前記メイントランジスタのドレイン電圧と前記比較用トランジスタのソース電圧との間の電圧を分圧する第１の分圧抵抗器と、前記メイントランジスタのソース電圧と前記比較用トランジスタのソース電圧との間の電圧を分圧する第２の分圧抵抗器と、をさらに備え、前記減算回路が、前記第１の分圧抵抗器により分圧された電圧と前記比較用トランジスタのドレイン・ソース間電圧とを減算し、前記比較回路が、前記減算回路から出力された電圧と前記第２の分圧抵抗器により分圧された電圧とを比較してもよい。これにより、減算回路による減算結果および比較回路による比較結果を所望の電圧レベルで得ることができる結果、より高精度に過電流の検出ができる。

さらに、本発明は、請求項４に記載の発明のように、前記過電流検出回路が、集積回路として構成され、前記定電流源回路が、当該定電流源回路により生成される定電流の電流値を設定するための抵抗器を前記集積回路の外部に有してもよい。これにより、過電流検出回路を集積回路で構成した場合の当該集積回路に対するトリミングの実施を回避することができる。

一方、上記目的を達成するために、請求項５記載の電源装置は、請求項１〜請求項４の何れか１項記載の過電流検出回路と、前記過電流検出回路による過電流の検出対象とするメイントランジスタを有する電源回路と、を備えている。

従って、請求項５記載の電源装置には、本発明の過電流検出回路が備えられているので、当該過電流検出回路と同様に、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる。

なお、請求項５に記載の発明は、請求項６に記載の発明のように、前記過電流検出回路による検出結果に応じて前記電源回路の作動を制御する制御手段をさらに備えてもよい。これにより、過電流の発生による不具合の発生を未然に防止することができる。

本発明によれば、電源回路により生成された電源電圧に応じた電圧と比較用トランジスタのドレイン・ソース間電圧との減算を行い、減算結果を示す電圧と、メイントランジスタのソース電圧に応じた電圧とを比較しているので、上記減算によって比較用トランジスタのドレイン電圧を、電源電圧レベルを基準としたレベルに変換させることができる結果、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる、という効果が得られる。

第１の実施の形態に係る電源装置の構成を示す回路図（一部ブロック図）である。 実施の形態に係る電源装置の作用の説明に供する図であり、一般的な減算器の構成を示す回路図である。 実施の形態に係る電源装置の作用の説明に供する図であり、電圧Ｖ＋の位置の変更状態を示す回路図である。 実施の形態に係る過電流検出制御プログラムの処理の流れを示すフローチャートである。 第２の実施の形態に係る電源装置の構成を示す回路図（一部ブロック図）である。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

［第１の実施の形態］
図１には、本実施の形態に係る電源装置１０の構成が示されている。

同図に示すように、本実施の形態に係る電源装置１０は、スイッチング・レギュレータとして構成された電源回路２０と、電源回路２０に設けられ、Ｎ型ＭＯＳトランジスタにより構成されたメイントランジスタＭ５に流れる電流の過電流を検出する過電流検出回路３０と、電源装置１０全体の作動を制御する制御部５０と、を備えている。

電源回路２０は、メイントランジスタＭ５の動作によって負荷９０に供給する電源電力を生成するものである。なお、本実施の形態に係る電源回路２０は、メイントランジスタＭ５がブートストラップで動作されるスイッチング・レギュレータとされており、昇圧型および降圧型の何れのスイッチング・レギュレータでも適用可能である。

ここで、メイントランジスタＭ５のドレインには、電源回路２０によって生成される電源電圧Ｖ_ｄｄが印加される一方、メイントランジスタＭ５のソースは、電源回路２０の他の構成素子に接続されている。なお、本実施の形態に係る電源回路２０は従来既知のものであるので、具体的な回路構成の図示は省略する。

一方、本実施の形態に係る過電流検出回路３０は、リファレンス電圧回路３２と、減算回路３４と、比較回路３６と、を備えており、さらに、本実施の形態に係るリファレンス電圧回路３２は、定電流源回路３２Ａと、Ｎ型ＭＯＳトランジスタにより構成された比較用トランジスタＭ４と、を備えている。

本実施の形態に係る定電流源回路３２Ａは、ユニティ・ゲインのオペレーショナル・アンプ（以下、「オペアンプ」という。）により構成されたバッファ・アンプＯＰ１と、Ｎ型ＭＯＳトランジスタＭ３と、抵抗器Ｒ１と、２つのＰ型ＭＯＳトランジスタＭ１およびＰ型ＭＯＳトランジスタＭ２と、を備えている。

バッファ・アンプＯＰ１の非反転入力端子には予め定められた基準電圧Ｖ_ｒｅｆが印加される一方、バッファ・アンプＯＰ１の出力端子は、Ｎ型ＭＯＳトランジスタＭ３のゲートに接続されている。また、Ｎ型ＭＯＳトランジスタＭ３のソースはバッファ・アンプＯＰ１の反転入力端子に接続されている。従って、バッファ・アンプＯＰ１は、非反転入力端子に基準電圧Ｖ_ｒｅｆが印加される一方、反転入力端子にフィードバック電圧ＦＶが印加されるため、フィードバック電圧ＦＶと基準電圧Ｖ_ｒｅｆとが等しくなるようにＮ型ＭＯＳトランジスタＭ３のゲート電圧を調整する。なお、本実施の形態に係る電源装置１０では、上記基準電圧Ｖ_ｒｅｆの電圧源として、バンドギャップ基準電圧源を適用しているが、これに限らず、デプレッション型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとを組み合わせて構成された基準電圧源等の他の基準電圧源を適用してもよい。

一方、Ｐ型ＭＯＳトランジスタＭ１およびＰ型ＭＯＳトランジスタＭ２は互いのゲートが接続される一方、各々のドレインに電源電圧Ｖ_ｄｄが印加される。また、Ｐ型ＭＯＳトランジスタＭ１のソースは自身のゲートに接続される一方、Ｎ型ＭＯＳトランジスタＭ３および抵抗器Ｒ１を介して接地されている。さらに、Ｐ型ＭＯＳトランジスタＭ２のソースは比較用トランジスタＭ４を介して接地されている。すなわち、本実施の形態に係る定電流源回路３２Ａでは、Ｐ型ＭＯＳトランジスタＭ１およびＰ型ＭＯＳトランジスタＭ２によってカレントミラー回路が構成されている。なお、本実施の形態に係る定電流源回路３２Ａでは、Ｐ型ＭＯＳトランジスタＭ１およびＰ型ＭＯＳトランジスタＭ２として、各々の面積比が１：ｎとされたものを適用している。

また、比較用トランジスタＭ４のゲートには当該比較用トランジスタＭ４がフル・オンし、オン抵抗が変化しない電圧とされた比較用電圧が印加される。なお、本実施の形態に係る比較用トランジスタＭ４は、メイントランジスタＭ５と同一のプロセスで製造されている。

一方、減算回路３４は、５つの抵抗器Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６と、減算演算を行うオペアンプである減算器ＯＰ２と、を備えている。

抵抗器Ｒ２，Ｒ３，Ｒ４は、この順に直列接続されており、抵抗器Ｒ２側の端子に電源電圧Ｖ_ｄｄが印加される一方、抵抗器Ｒ４側の端子が接地されている。また、減算器ＯＰ２の反転入力端子は、リファレンス電圧回路３２におけるＰ型ＭＯＳトランジスタＭ２と比較用トランジスタＭ４との接続配線に抵抗器Ｒ５を介して接続され、減算器ＯＰ２の非反転入力端子は、抵抗器Ｒ３と抵抗器Ｒ４との接続配線に接続され、さらに、減算器ＯＰ２の出力端子は、抵抗器Ｒ６を介して自身の反転入力端子に接続されている。

一方、比較回路３６は、２つの抵抗器Ｒ７，Ｒ８と、比較を行うオペアンプであるコンパレータＯＰ３と、を備えている。

抵抗器Ｒ７，Ｒ８は、この順に直列接続されており、抵抗器Ｒ７側の端子に電源回路２０におけるメイントランジスタＭ５のソースが接続される一方、抵抗器Ｒ８側の端子が接地されている。ここで、コンパレータＯＰ３の反転入力端子は、抵抗器Ｒ７と抵抗器Ｒ８との接続配線に接続されている。また、コンパレータＯＰ３の非反転入力端子は減算器ＯＰ２の出力端子に接続されている。さらに、コンパレータＯＰ３の出力端子は制御部５０に接続されている。

また、メイントランジスタＭ５のゲートには、当該メイントランジスタＭ５がフル・オンし、オン抵抗が変化しない電圧とされたブートストラップ電圧が印加される。さらに、制御部５０には電源回路２０が接続されており、電源回路２０の作動は制御部５０によって制御される。

次に、本実施の形態に係る電源装置１０の作用として、まず、本発明に特に関係する過電流検出回路３０の作用を説明する。

温度依存性のない基準電圧Ｖ_ｒｅｆがバッファ・アンプＯＰ１でバッファされ、基準電圧Ｖ_ｒｅｆと抵抗器Ｒ１とで生成された電流が、Ｐ型ＭＯＳトランジスタＭ１、および当該Ｐ型ＭＯＳトランジスタＭ１のｎ倍の面積を有するＰ型ＭＯＳトランジスタＭ２によるカレントミラー回路を介されることにより電流値がｎ倍とされた電流とされ、当該電流値と比較用トランジスタＭ４のオン抵抗との積により生成される電圧Ｖ−に応じた電圧が、減算器ＯＰ２の反転入力端子に印加される。また、電源電圧Ｖ_ｄｄを抵抗器Ｒ２〜Ｒ４で分圧することにより生成される電圧Ｖ＋に応じた電圧が減算器ＯＰ２の非反転入力端子に印加される。

ここで、比較用トランジスタＭ４のオン抵抗をＲ_ｏｎ’とし、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４の各抵抗値をＲ_１，Ｒ_２，Ｒ_３，Ｒ_４とすると、電圧Ｖ−および電圧Ｖ＋は次の（１）式および（２）式で表される。なお、（１）式では、抵抗器Ｒ５および抵抗器Ｒ６に流れる電流に関する項が抜けているが、当該電流は十分に無視できる大きさであるため、ここでは含めないものとしている。また、（２）式では、複雑な演算式による錯綜を回避するため、電圧Ｖ＋の位置を抵抗器Ｒ２と抵抗器Ｒ３との間の位置としている。

従って、抵抗器Ｒ５，Ｒ６の各抵抗値をＲ_５，Ｒ_６とすると、減算器ＯＰ２から出力される電圧Ｖは、キルヒホッフの法則より、次の（３）式で表される。

ここで、メイントランジスタＭ５に流れる電流の電流値Ｉ_ｓｗを容易に設定するため、次の（４）式で表される条件で抵抗値を設定すると、電圧Ｖは次の（５）式で表される。

この電圧ＶがコンパレータＯＰ３の非反転入力端子に印加される。

一方、コンパレータＯＰ３の反転入力端子には、メイントランジスタＭ５のオン抵抗をＲ_ｏｎとし、抵抗器Ｒ７，Ｒ８の各抵抗値をＲ_７，Ｒ_８とすると、次の（６）式で表される電圧Ｖ−−が印加される。

この電圧Ｖと電圧Ｖ−−とを比較し、電流値Ｉ_ｓｗを導出すると次のようになる。

ここで、電流値Ｉ_ｓｗを容易に設定するため、次の（７）式で表される条件で各抵抗値を設定すると、電流値Ｉ_ｓｗは次の（８）式で表される。

（８）式における（Ｒ_７＋Ｒ_８）／Ｒ_８，（Ｒ_６／Ｒ_５）は抵抗比であるため、精度よく設定することができ、温度依存性や電源電圧依存性もない。また、（８）式における（Ｒ_ｏｎ’／Ｒ_ｏｎ）はＭＯＳトランジスタのオン抵抗の比であり、これも温度依存性や電源電圧依存性がない。また、（８）式におけるｎはカレントミラー回路におけるトランジスタの面積比であり、同様に温度依存性や電源電圧依存性がなく、さらに、基準電圧Ｖ_ｒｅｆもまた温度依存性がない。

従って、（８）式において抵抗器Ｒ１の抵抗値Ｒ_１のみが電流値Ｉ_ｓｗに対する唯一の絶対値ばらつきの要因となり、過電流検出回路３０は、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる。

なお、以上の演算式では、電圧Ｖ＋を抵抗器Ｒ２と抵抗器Ｒ３の間の電位としており、本来、電圧Ｖ＋は抵抗器Ｒ３と抵抗器Ｒ４の間の電位とすべき、との考え方もあるが、ここでは、次の理由により抵抗器Ｒ２と抵抗器Ｒ３の間の電位としている。

すなわち、一般的な減算回路は一例として図２に示される構成とされており、この場合の減算器の出力電圧Ｖは次の（９）式で示される。なお、（９）式においてＲ_Ａは抵抗器ＲＡの抵抗値であり、Ｒ_Ｂは抵抗器ＲＢの抵抗値である。

ここで、図３に示されるように、電圧Ｖ＋の位置を減算器の非反転入力端子の直前に移動させた場合、出力電圧Ｖは次の（１０）式で示されるように複雑なものとなってしまう。

このため、ここでは、図１に示されるように、抵抗器Ｒ２と抵抗器Ｒ３の間の位置を電圧Ｖ＋の位置として減算器ＯＰ２の出力電圧Ｖを簡略化できるようにしている。

次に、図４を参照して、制御部５０の作用を説明する。なお、図４は、電源装置１０が作動している際に、所定期間毎（本実施の形態では、１秒毎）に制御部５０により実行される過電流検出制御プログラムの処理の流れを示すフローチャートであり、当該プログラムは制御部５０に内蔵された不図示のメモリに予め記憶されている。

同図のステップ１００では、コンパレータＯＰ３の出力端子から印加される電圧の電圧値（以下、「出力電圧値」という。）Ｖ_ｃを取得し、次のステップ１０２にて、取得した出力電圧値Ｖ_ｃが、電圧Ｖ−−が電圧Ｖを超えた場合のコンパレータＯＰ３の出力電圧値の下限値として予め定められた閾値以上となっているか否かを判定して、否定判定となった場合は本過電流検出制御プログラムを終了する一方、肯定判定となった場合はステップ１０４に移行する。

ステップ１０４では、メイントランジスタＭ５に流れる電流の過電流が検出された場合の対処として予め定められた処理（以下、「過電流対処処理」という。）を実行し、その後に本過電流検出制御プログラムを終了する。なお、本実施の形態に係る過電流検出制御プログラムでは、上記過電流対処処理として、メイントランジスタＭ５のゲートへの電圧の印加を停止する処理を適用しているが、これに限らず、この処理に加えて、メイントランジスタＭ５のゲートに印加する電圧レベルを所定値だけ下げる処理、メイントランジスタＭ５のドレインへの電源電圧Ｖ_ｄｄの印加を停止する処理、電源回路２０から負荷９０への給電経路を遮断する処理等の、過電流によって生じる不具合を抑制する各種処理の１つ、または複数の組み合わせを適用してもよい。

以上詳細に説明したように、本実施の形態では、電源回路により生成された電源電圧に応じた電圧と比較用トランジスタのドレイン・ソース間電圧との減算を行い、減算結果を示す電圧と、メイントランジスタのソース電圧に応じた電圧とを比較しているので、上記減算によって比較用トランジスタのドレイン電圧を、電源電圧レベルを基準としたレベルに変換させることができる結果、メイントランジスタをブートストラップで動作させた場合でも高精度で過電流の検出ができる。

また、本実施の形態では、前記比較用トランジスタを、前記メイントランジスタと同一のプロセスで製造しているので、より高精度に過電流の検出ができる。

また、本実施の形態では、メイントランジスタのドレイン電圧と比較用トランジスタのソース電圧との間の電圧を分圧する第１の分圧抵抗器（ここでは、抵抗器Ｒ２〜Ｒ４）と、メイントランジスタのソース電圧と比較用トランジスタのソース電圧との間の電圧を分圧する第２の分圧抵抗器（ここでは、抵抗器Ｒ７，Ｒ８）と、を備え、前記減算回路が、前記第１の分圧抵抗器により分圧された電圧と比較用トランジスタのドレイン・ソース間電圧とを減算し、前記比較回路が、前記減算回路から出力された電圧と前記第２の分圧抵抗器により分圧された電圧とを比較しているので、減算回路による減算結果および比較回路による比較結果を所望の電圧レベルで得ることができる結果、より高精度に過電流の検出ができる。

さらに、本実施の形態では、過電流検出回路による検出結果に応じて電源回路の作動を制御しているので、過電流の発生による不具合の発生を未然に防止することができる。

［第２の実施の形態］
図５を参照して、本第２の実施の形態に係る電源装置１０’の構成を説明する。なお、同図における図１と同一の構成要素には図１と同一の符号を付して、その説明を省略する。

同図に示すように、本第２の実施の形態に係る電源装置１０’は、上記第１の実施の形態に係る電源装置１０に比較して、過電流検出回路３０’が集積回路で構成されると共に、抵抗器Ｒ１が当該集積回路の外部に設けられている点のみが相違している。

このように、本第２の実施の形態では、過電流検出回路が、集積回路として構成され、前記定電流源回路が、当該定電流源回路により生成される定電流の電流値を設定するための抵抗器（ここでは、抵抗器Ｒ１）を前記集積回路の外部に有しているので、上記第１の実施の形態の効果に加えて、前記集積回路に対するトリミングの実施を回避することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施の形態に多様な変更または改良を加えることができ、当該変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記の実施の形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。前述した実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組み合わせにより種々の発明を抽出できる。実施の形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

例えば、上記各実施の形態では、メイントランジスタＭ５のゲートにブートストラップ電圧を印加する場合について説明したが、本発明はこれに限定されるものではなく、例えば、チャージ・ポンプ電圧をメイントランジスタＭ５のゲートに印加する形態とすることもできる。なお、この場合、電源回路２０をチャージ・ポンプ型の電源回路とする必要がある。この場合も、上記各実施の形態と同様の効果を奏することができる。

その他、上記各実施の形態で説明した電源装置１０および電源装置１０’の構成（図１，図５参照。）は一例であり、本発明の主旨を逸脱しない範囲内において、不要な部位を削除したり、新たな部位を追加したり、配設位置を変更したりすることができることは言うまでもない。

１０，１０’ 電源装置
２０ 電源回路
３０，３０’ 過電流検出回路
３２，３２’ リファレンス電圧回路
３２Ａ，３２Ａ’ 定電流源回路
３４ 減算回路
３６ 比較回路
５０ 制御部（制御手段）
９０ 負荷
Ｍ１ Ｐ型ＭＯＳトランジスタ
Ｍ２ Ｐ型ＭＯＳトランジスタ
Ｍ３ Ｎ型ＭＯＳトランジスタ
Ｍ４ 比較用トランジスタ
Ｍ５ メイントランジスタ
ＯＰ１ バッファ・アンプ
ＯＰ２ 減算器
ＯＰ３ コンパレータ
Ｒ１〜Ｒ８ 抵抗器

Claims (6)

1. 電源回路に設けられたメイントランジスタとの比較に用いられる比較用トランジスタと、
   前記比較用トランジスタに予め定められた定電流を流す定電流源回路と、
   前記電源回路により生成された電源電圧に応じた電圧と前記比較用トランジスタのドレイン・ソース間電圧との減算を行い、減算結果を示す電圧を出力する減算回路と、
   前記減算回路から出力された電圧と前記メイントランジスタのソース電圧に応じた電圧とを比較し、比較結果を示す電圧を出力する比較回路と、
   を備えた過電流検出回路。
2. 前記比較用トランジスタは、前記メイントランジスタと同一のプロセスで製造されている
   請求項１記載の過電流検出回路。
3. 前記メイントランジスタのドレイン電圧と前記比較用トランジスタのソース電圧との間の電圧を分圧する第１の分圧抵抗器と、
   前記メイントランジスタのソース電圧と前記比較用トランジスタのソース電圧との間の電圧を分圧する第２の分圧抵抗器と、
   をさらに備え、
   前記減算回路は、前記第１の分圧抵抗器により分圧された電圧と前記比較用トランジスタのドレイン・ソース間電圧とを減算し、
   前記比較回路は、前記減算回路から出力された電圧と前記第２の分圧抵抗器により分圧された電圧とを比較する
   請求項１または請求項２記載の過電流検出回路。
4. 前記過電流検出回路は、集積回路として構成され、
   前記定電流源回路は、当該定電流源回路により生成される定電流の電流値を設定するための抵抗器を前記集積回路の外部に有する
   請求項１〜請求項３の何れか１項記載の過電流検出回路。
5. 請求項１〜請求項４の何れか１項記載の過電流検出回路と、
   前記過電流検出回路による過電流の検出対象とするメイントランジスタを有する電源回路と、
   を備えた電源装置。
6. 前記過電流検出回路による検出結果に応じて前記電源回路の作動を制御する制御手段
   をさらに備えた請求項５記載の電源装置。

Images