JP2010225981A - Optical semiconductor device, integrated element and method of manufacturing optical semiconductor device - Google Patents
Optical semiconductor device, integrated element and method of manufacturing optical semiconductor device Download PDFInfo
- Publication number
- JP2010225981A JP2010225981A JP2009073478A JP2009073478A JP2010225981A JP 2010225981 A JP2010225981 A JP 2010225981A JP 2009073478 A JP2009073478 A JP 2009073478A JP 2009073478 A JP2009073478 A JP 2009073478A JP 2010225981 A JP2010225981 A JP 2010225981A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- optical semiconductor
- iii ratio
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、光半導体素子、集積素子、光半導体素子の製造方法に関する。 The present invention relates to an optical semiconductor element, an integrated element, and a method for manufacturing an optical semiconductor element.
Siフォトニクス応用として、Si基板上に、高効率のGaAs系活性層を有する光半導体素子が求められている。
例えば、SiとGaAsは格子不整合が大きいため、Si基板上に傾斜組成Si1−xGex(0≦x≦1)層を成長させて、GaAsとの格子不整合を小さくし、GaAs系活性層を形成する技術がある。
As an application of Si photonics, an optical semiconductor element having a highly efficient GaAs-based active layer on a Si substrate is required.
For example, since Si and GaAs have a large lattice mismatch, a graded composition Si 1-x Ge x (0 ≦ x ≦ 1) layer is grown on the Si substrate to reduce the lattice mismatch with GaAs, thereby increasing the GaAs type. There is a technique for forming an active layer.
この技術では、分子線エピタキシー(MBE;Molecular Beam Epitaxy)装置を用いて、成長温度250℃という極めて低温の条件で、GaとAsを交互に供給するマイグレーション・エンハンスト・エピタキシー(MEE;Migration Enhanced Epitaxy)という特異な原料供給方法によって、Ge層上に10原子層厚のGaAs初期層を形成する。そして、このGaAs初期層上に、一般的な成長温度580℃でGaAsを成長させ、GaAs系活性層を形成している。 In this technology, migration enhanced epitaxy (MEE) that alternately supplies Ga and As using a molecular beam epitaxy (MBE) apparatus at a growth temperature of 250 ° C. under an extremely low temperature condition. A GaAs initial layer having a thickness of 10 atomic layers is formed on the Ge layer by the unique raw material supply method. Then, GaAs is grown on the GaAs initial layer at a general growth temperature of 580 ° C. to form a GaAs-based active layer.
ところで、例えば超高真空化学気相成長(UHV−CVD;Ultrahigh Vacuum Chemical Vapor Deposition)法や有機金属気相成長(MOVPE;Metalorganic Vapor-Phase Epitaxy)法などの気相成長法においては、As原料としてアルシン(AsH3)などの化合物を用いる。
このため、Ge層上にGaAs層を形成する場合に、原料の分解が起こるように成長温度を500℃程度に上げる必要がある。この場合、GeがGaAs中へ拡散してしまい、GaAs層の不純物濃度が高くなってしまい、デバイス特性に影響を与えることがある。
By the way, in the vapor phase growth method such as the ultra high vacuum chemical vapor deposition (UHV-CVD) method or the metal organic vapor phase epitaxy (MOVPE) method, the As raw material is used. A compound such as arsine (AsH 3 ) is used.
For this reason, when forming a GaAs layer on a Ge layer, it is necessary to raise the growth temperature to about 500 ° C. so that the raw material is decomposed. In this case, Ge diffuses into GaAs, and the impurity concentration of the GaAs layer becomes high, which may affect device characteristics.
そこで、GaAsを含む活性層を備える光半導体素子において、Geの拡散が少なく、良好なデバイス特性が得られるようにしたい。 Therefore, in an optical semiconductor element having an active layer containing GaAs, it is desired to obtain good device characteristics with less Ge diffusion.
このため、本光半導体素子は、Ge層と、Ge層上に形成され、GaAsのAsサイトの一部がGaで置換されている第1GaAs層と、第1GaAs層の上方に形成されたGaAsを含む活性層とを備えることを要件とする。
本集積素子は、光半導体素子と、機能素子とを備え、光半導体素子と機能素子とが同一基板上に集積されており、光半導体素子は、Ge層と、Ge層上に形成され、GaAsのAsサイトの一部がGaで置換されている第1GaAs層と、第1GaAs層の上方に形成されたGaAsを含む活性層とを備えることを要件とする。
For this reason, this optical semiconductor device includes a Ge layer, a first GaAs layer formed on the Ge layer, a part of the As site of GaAs being replaced with Ga, and GaAs formed above the first GaAs layer. It is a requirement to provide an active layer containing.
The integrated element includes an optical semiconductor element and a functional element. The optical semiconductor element and the functional element are integrated on the same substrate. The optical semiconductor element is formed on a Ge layer and a Ge layer. It is a requirement to include a first GaAs layer in which a part of the As site is replaced with Ga, and an active layer containing GaAs formed above the first GaAs layer.
本光半導体素子の製造方法は、Ge層上に、気相成長法によって、供給V/III比に分解効率を掛けた実効的なV/III比を1以上2以下にして第1GaAs層を形成し、第1GaAs層の上方にGaAs系活性層を形成することを要件とする。 In this method of manufacturing an optical semiconductor device, a first GaAs layer is formed on a Ge layer by vapor phase growth with an effective V / III ratio obtained by multiplying a supply V / III ratio by decomposition efficiency to 1 or more and 2 or less. It is necessary to form a GaAs-based active layer above the first GaAs layer.
したがって、本光半導体素子、集積素子、光半導体素子の製造方法によれば、Geの拡散が少なく、良好なデバイス特性が得られるようにすることができるという利点がある。 Therefore, according to the manufacturing method of the present optical semiconductor element, integrated element, and optical semiconductor element, there is an advantage that good device characteristics can be obtained with less Ge diffusion.
以下、図面により、本実施形態にかかる光半導体素子、集積素子、光半導体素子の製造方法について説明する。
[第1実施形態]
第1実施形態にかかる光半導体素子及びその製造方法ついて、図1〜図6を参照しながら説明する。
Hereinafter, a method for manufacturing an optical semiconductor element, an integrated element, and an optical semiconductor element according to the present embodiment will be described with reference to the drawings.
[First Embodiment]
The optical semiconductor device and the manufacturing method thereof according to the first embodiment will be described with reference to FIGS.
本実施形態にかかる光半導体素子(発光素子;光素子)は、例えば図1に示すように、Si基板1上に、Ge層2と、GaAsのAsサイトの一部がGaで置換されている第1GaAs層3と、GaAs系活性層(GaAsを含む活性層;III−V族化合物半導体活性層;発光層)4とを備える。つまり、本光半導体素子では、Si基板1上に、図示しないSiバッファ層、Ge層2が形成されている。また、Ge層2上に、GaAsのAsサイトの一部がGaで置換されている第1GaAs層3が形成されている。そして、この第1GaAs層3の上方にGaAs系活性層4が形成されている。
In the optical semiconductor device (light emitting device; optical device) according to the present embodiment, for example, as shown in FIG. 1, a
ここで、GaAs系活性層4は、GaAs上に転位などの欠陥を生じることなく、GaAsに格子整合するように成長させることができる材料の組み合わせによって構成されたGaAs系発光層である。なお、GaAs系発光層4を備える発光素子をGaAs系発光素子ともいう。
例えば、GaAs系活性層4を構成する量子井戸(あるいは量子細線、量子ドット)/バリア層の組み合わせとしては、InAs/GaAs、InGaAs/GaAs、InAs/AlGaAs、InGaAs/AlGaAs、InGaAsSb/AlGaAs、InGaAsN/AlGaAs、InGaAsP/AlGaAsなどがある。
Here, the GaAs-based active layer 4 is a GaAs-based light emitting layer formed of a combination of materials that can be grown so as to lattice match with GaAs without causing defects such as dislocations on the GaAs. Note that a light emitting element including the GaAs light emitting layer 4 is also referred to as a GaAs light emitting element.
For example, combinations of quantum wells (or quantum wires, quantum dots) / barrier layers constituting the GaAs-based active layer 4 include InAs / GaAs, InGaAs / GaAs, InAs / AlGaAs, InGaAs / AlGaAs, InGaAsSb / AlGaAs, InGaAsN / Examples include AlGaAs and InGaAsP / AlGaAs.
本実施形態では、GaAs系活性層4として、GaAs/InGaAs/GaAs量子井戸層が形成されている。このため、本光半導体素子は、Si基板1上に、図示しないSiバッファ層、Ge層2、GaAsのAsサイトの一部がGaで置換されている第1GaAs層3、GaAs層(障壁層)5、InGaAs層(井戸層)6、GaAs層(障壁層)7が順に積層された構造になっている。
In the present embodiment, a GaAs / InGaAs / GaAs quantum well layer is formed as the GaAs-based active layer 4. For this reason, the present optical semiconductor device includes an Si buffer layer (not shown), a
なお、ここでは、Si基板1を用いているが、Si系材料(即ち、Si又はSiの入ったIV族半導体混晶)からなる基板(Siを含む基板)であれば良い。本明細書では、Si基板という用語には、Siを含む基板も含むものとする。また、図示しないSiバッファ層及びGe層2に代えて、傾斜組成Si1−xGex(0≦x≦1)層を形成しても良い。この傾斜組成Si1−xGex(0≦x≦1)層が形成されたSi基板を、緩和したGe層を有するSi基板ともいう。この場合、傾斜組成Si1−xGex(0≦x≦1)層の最上面を構成するGe層が上述のGe層2に相当することになる。
Although the
ところで、本光半導体素子では、上述のように、Ge層2上、即ち、Ge層2とGaAs系活性層4との間に、GaAsのAsサイトの一部がGaで置換されている第1GaAs層3が形成されている。
このため、GaAs系活性層4を構成するGaAs中へのGeの拡散を少なくすることができる。これにより、Ge層2上に、拡散によって混入したGe不純物が少なく、良好な発光特性を有するGaAs系活性層4を備える光半導体素子を実現することができる。
By the way, in this optical semiconductor device, as described above, the first GaAs in which a part of the As site of GaAs is substituted with Ga on the
For this reason, the diffusion of Ge into GaAs constituting the GaAs-based active layer 4 can be reduced. As a result, an optical semiconductor element including the GaAs-based active layer 4 having a small amount of Ge impurities mixed by diffusion and having good light emission characteristics on the
特に、例えばUHV−CVD法やMOVPE法などの気相成長法において、As原料としてアルシン(AsH3)などの化合物を用いる場合、原料の分解が起こるように成長温度を例えば500℃程度に上げる必要がある。このような場合であっても、GaAs系活性層4を構成するGaAs中へのGeの拡散を少なくすることができ、良好な発光特性が得られるようにすることができる。つまり、上述のような一般的な成長法によって、Si基板上に形成されたGe層上にGaAs系活性層を有する光半導体素子を作製する場合であっても、Geの拡散が少なく、良好な発光特性を有するGaAs系活性層4を備える光半導体素子を実現することができる。 In particular, when a compound such as arsine (AsH 3 ) is used as the As raw material in a vapor phase growth method such as UHV-CVD method or MOVPE method, the growth temperature needs to be raised to, for example, about 500 ° C. so that the raw material is decomposed. There is. Even in such a case, the diffusion of Ge into GaAs constituting the GaAs-based active layer 4 can be reduced, and good light emission characteristics can be obtained. That is, even when an optical semiconductor device having a GaAs-based active layer on a Ge layer formed on a Si substrate by the general growth method as described above, Ge diffusion is small and good. An optical semiconductor device including the GaAs-based active layer 4 having light emission characteristics can be realized.
ここで、GaAs中へのGeの拡散について、UHV−CVD法による成長で得られた実験結果について説明する。
図2は、Si基板上にGe層を成長させた後、膜厚約0.23μmのGaAs層を成長させた試料(a),(b)において、GaAs層中のGe濃度を二次イオン質量分析(SIMS;Secondary Ion Mass Spectrometry)法によって測定した結果である。
Here, the experimental results obtained by the growth by the UHV-CVD method for the diffusion of Ge into GaAs will be described.
FIG. 2 shows the Ge concentration in the GaAs layer as a secondary ion mass in samples (a) and (b) in which a GaAs layer having a thickness of about 0.23 μm is grown after the Ge layer is grown on the Si substrate. It is the result measured by analysis (SIMS; Secondary Ion Mass Spectrometry) method.
ここでは、試料(a),(b)とも、GaAs層の成長温度は、初めの約0.115μmが490℃、その後の約0.115μmが600℃とした。この場合、厚さ約0.115μmのGaAs層と、厚さ約0.115μmのGaAs層の2層のGaAs層が形成されることになる。
試料(a)は、AsH3とトリエチルガリウム(TEGa)の供給比(供給V/III比)を50にしてGaAs層を成長させた。この場合、図2に示すように、GaAs層中へのGeの拡散は顕著で、Ge層界面のGaAs層側へのシフトや1019cm−3程度のGe不純物拡散が確認された。
Here, in both the samples (a) and (b), the growth temperature of the GaAs layer was 490 ° C. for the first about 0.115 μm, and 600 ° C. for the subsequent about 0.115 μm. In this case, a GaAs layer having a thickness of about 0.115 μm and a GaAs layer having a thickness of about 0.115 μm are formed.
In the sample (a), a GaAs layer was grown with the supply ratio (supply V / III ratio) of AsH 3 and triethylgallium (TEGa) set to 50. In this case, as shown in FIG. 2, the diffusion of Ge into the GaAs layer was remarkable, and the shift of the Ge layer interface to the GaAs layer side and the Ge impurity diffusion of about 10 19 cm −3 were confirmed.
一方、試料(b)は、供給V/III比を20にしてGaAs層を成長させた。この場合、図2に示すように、GeのGaAs層中への拡散が劇的に抑制されることを発見した。特に、1層目のGaAs層によってGeの拡散が抑制されることが分かった。
なお、試料(b)のGaAs領域において5×1017cm−3〜2×1018cm−3程度でGe濃度の値がばたついているのは、SIMS法によるGeの検出限界濃度が5×1017cm−3によるためで、実際の試料(b)のGe濃度は、1017cm−3台かそれ以下であると見積られる。
On the other hand, Sample (b) was grown with a GaAs layer with a supply V / III ratio of 20. In this case, as shown in FIG. 2, it has been found that the diffusion of Ge into the GaAs layer is dramatically suppressed. In particular, it has been found that the diffusion of Ge is suppressed by the first GaAs layer.
Note that the Ge concentration value fluctuates around 5 × 10 17 cm −3 to 2 × 10 18 cm −3 in the GaAs region of the sample (b) because the detection limit concentration of Ge by the SIMS method is 5 ×. Since it is based on 10 17 cm −3 , the actual Ge concentration of the sample (b) is estimated to be 10 17 cm −3 or less.
ところで、この成長条件の違いによって得られた効果は、成長条件の違いによってGaAs結晶が特徴的な構造を持つことになるためであることが分かった。
ここで、図3は、Geの拡散が抑制された試料(b)を温度5Kでフォトルミネッセンス(PL)測定したときのスペクトルを示している。
図3に示すように、GaAsのバンド端の発光波長820nmよりも長波長側の波長862nmにおいて発光が見られた。
By the way, it has been found that the effect obtained by the difference in the growth conditions is that the GaAs crystal has a characteristic structure due to the difference in the growth conditions.
Here, FIG. 3 shows a spectrum when the sample (b) in which the diffusion of Ge is suppressed is measured by photoluminescence (PL) at a temperature of 5K.
As shown in FIG. 3, light emission was observed at a wavelength of 862 nm longer than the emission wavelength of 820 nm at the band edge of GaAs.
これは、例えばM.Bugajski et al., “Native acceptor levels in Ga-rich GaAs”, J. Appl. Phys. Vol.65, No.2, pp.596-599, 15 January 1989)に示されるように、GaAs層のAsサイトの一部がGaに置き換わっているアンチサイト原子が関与した発光である。つまり、GaAs層のAsサイトの一部がGaに置き換わっているアンチサイト原子が存在する場合に、即ち、GaAs層が図4に示すような特徴的な結晶になっている場合に、Geの拡散が抑制されることが分かった。 This is shown, for example, in M. Bugajski et al., “Native acceptor levels in Ga-rich GaAs”, J. Appl. Phys. Vol. 65, No. 2, pp. 596-599, 15 January 1989). In addition, light emission is caused by an antisite atom in which a part of the As site of the GaAs layer is replaced with Ga. That is, when there is an antisite atom in which a part of the As site of the GaAs layer is replaced with Ga, that is, when the GaAs layer has a characteristic crystal as shown in FIG. Was found to be suppressed.
そして、考察の結果、このようなGeの拡散抑制効果は、次のメカニズムによって起こっていることが分かった。
Geは、GaAs中においては、n型の不純物として、Gaのサイトに入りやすい。
しかしながら、Asリッチの成長条件でGaAsを成長させた場合[試料(a)]、空孔がGaサイトに形成されやすく、Gaサイトに入ったGe原子は空孔と置換しながら容易に拡散することができる。
As a result of the examination, it was found that such a Ge diffusion suppression effect is caused by the following mechanism.
Ge is likely to enter a Ga site as an n-type impurity in GaAs.
However, when GaAs is grown under As-rich growth conditions [sample (a)], vacancies are easily formed at the Ga site, and Ge atoms entering the Ga site easily diffuse while replacing the vacancies. Can do.
一方、Gaリッチの成長条件でGaAsを成長させた場合[試料(b)]、Asサイトの一部までGaが存在することになり、Gaサイトの空孔がないため、Geの拡散が抑制される。
また、上述の実験において、Asサイトの一部がGaで置換されているGaAsが得られるのは、供給V/III比に分解効率(原料分解効率)を掛けた実効的なV/III比が2以下という、特徴的な成長条件(Gaリッチ)を用いた場合であることが分かった。
On the other hand, when GaAs is grown under the Ga-rich growth condition [sample (b)], Ga is present up to a part of the As site, and since there is no Ga site vacancy, the diffusion of Ge is suppressed. The
In the above experiment, GaAs in which a part of the As site is substituted with Ga is obtained because the effective V / III ratio obtained by multiplying the supply V / III ratio by the decomposition efficiency (raw material decomposition efficiency). It was found that this was a case where characteristic growth conditions (Ga rich) of 2 or less were used.
Geの拡散が抑制された試料(b)においては、上述のように、供給V/III比を20にしている。つまり、原料の供給量は、TEGaに対してAsH3が20倍になっている。
しかしながら、温度490℃におけるAsH3の原料分解効率は、約10%である。
そして、成長に有効なAs原料のGa原料に対する比、即ち、実効的なV/III比は、供給V/III比×分解効率よって導出することができる。上記実験の場合は、実効的なV/III比は、20×0.1=2である。つまり、成長に有効なGa原料に対して、成長に有効なAs原料が2倍になっている。
In the sample (b) in which the diffusion of Ge is suppressed, the supply V / III ratio is set to 20 as described above. In other words, the supply amount of the raw material is 20 times that of AsH 3 with respect to TEGa.
However, the raw material decomposition efficiency of AsH 3 at a temperature of 490 ° C. is about 10%.
The ratio of the As raw material to the Ga raw material effective for growth, that is, the effective V / III ratio, can be derived from the supplied V / III ratio × the decomposition efficiency. In the case of the above experiment, the effective V / III ratio is 20 × 0.1 = 2. That is, the As raw material effective for growth is doubled with respect to the Ga raw material effective for growth.
なお、結晶成長の詳細を考察すると、実際に基板表面において成長時に存在できるAs元素は、上記の実効的なV/III比に、さらに、基板表面での原料への熱伝導の効率などが掛けられるため、実効的なV/III比の半分の値である1にも満たなかったと考えられる。これが、Asサイトの一部がGaで置換されたGaAsが成長する環境であったと考えることもできる。 Considering the details of crystal growth, the As element that can actually exist on the substrate surface is multiplied by the above effective V / III ratio and the efficiency of heat conduction to the raw material on the substrate surface. Therefore, it is considered that it was less than 1, which is half the effective V / III ratio. It can be considered that this was an environment in which GaAs in which part of the As site was replaced with Ga grew.
一方、成長に寄与するAs原料がGaに対して少なすぎるとGaAsの結晶成長が不可能になるが、試料(b)と成長温度を同じにし、供給比としてのV/III比を10にした成長条件においてもGaAsが成長することが分かった。このことから、少なくとも実効的なV/III比が1以上であれば、Asサイトの一部がGaで置換されているGaAs層が得られることが分かった。 On the other hand, if the amount of As raw material that contributes to growth is too small relative to Ga, crystal growth of GaAs becomes impossible, but the growth temperature is the same as that of sample (b), and the V / III ratio as a supply ratio is set to 10. It was found that GaAs grows even under growth conditions. From this, it was found that when at least the effective V / III ratio is 1 or more, a GaAs layer in which part of the As site is substituted with Ga can be obtained.
ところで、実効的なV/III比は、V族原料の分解効率が関係するので、V族原料の種類と成長温度によって、実効的なV/III比を1以上2以下とする供給V/III比の値(即ち、Asサイトの一部がGaで置換されているGaAs層が得られる供給V/III比の値)が異なってくる。
例えばUHV−CVD法やMOVPE法などの気相成長法において、As原料として一般的に用いられるものは、AsH3とターシャルブチルアルシン(TBAs)である。
By the way, since the effective V / III ratio is related to the decomposition efficiency of the V group raw material, the supply V / III is set to an effective V / III ratio of 1 or more and 2 or less depending on the kind of the V group raw material and the growth temperature. The ratio value (that is, the value of the supplied V / III ratio from which a GaAs layer in which a part of the As site is substituted with Ga) is different.
For example, in the vapor phase growth method such as the UHV-CVD method and the MOVPE method, AsH 3 and tertiary butylarsine (TBAs) are generally used as the As raw material.
ここで、図5(A),(B)は、それぞれの原料に対する、成長温度、分解効率、実効的なV/III比が1となる供給V/III比、実効的なV/III比が2となる供給V/III比の関係を示している。
例えば、As原料としてAsH3を用いる場合、図5(A)に示すように、成長温度を550℃に設定するときは、分解効率が30%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を3.4以上6.6以下にすれば良いことになる。
Here, FIGS. 5A and 5B show the growth temperature, decomposition efficiency, supply V / III ratio at which the effective V / III ratio is 1, and effective V / III ratio for each raw material. The relationship of the supply V / III ratio which becomes 2 is shown.
For example, when AsH 3 is used as the As raw material, as shown in FIG. 5A, when the growth temperature is set to 550 ° C., the decomposition efficiency is 30%, so the effective V / III ratio is 1 In order to make it 2 or less, the supply V / III ratio should be 3.4 or more and 6.6 or less.
また、成長温度を530℃に設定するときは、分解効率が20%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を5以上10以下にすれば良いことになる。
また、成長温度を510℃に設定するときは、分解効率が15%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を6.7以上13以下にすれば良いことになる。
When the growth temperature is set to 530 ° C., the decomposition efficiency is 20%. Therefore, in order to make the effective V /
When the growth temperature is set to 510 ° C., the decomposition efficiency is 15%. Therefore, in order to make the effective V /
また、成長温度を490℃に設定するときは、分解効率が10%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を10以上20以下にすれば良いことになる。
また、成長温度を470℃に設定するときは、分解効率が5%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を20以上40以下にすれば良いことになる。
When the growth temperature is set to 490 ° C., the decomposition efficiency is 10%. Therefore, in order to make the effective V /
When the growth temperature is set to 470 ° C., the decomposition efficiency is 5%. Therefore, in order to make the effective V /
また、成長温度を450℃に設定するときは、分解効率が2%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を50以上100以下にすれば良いことになる。
このように、As原料としてAsH3を用いる場合、成長温度を例えば350℃〜550℃の範囲に設定し、成長温度と、成長温度に応じて2%〜30%の範囲で変化する分解効率とに基づいて、実効的なV/III比が1以上2以下になるように、供給V/III比の値を設定すれば、Asサイトの一部がGaで置換されているGaAs層が得られることになる。
When the growth temperature is set to 450 ° C., the decomposition efficiency is 2%. Therefore, in order to set the effective V / III ratio to 1 or more and 2 or less, the supply V / III ratio is set to 50 or more and 100 or less. I will do it.
Thus, when AsH 3 is used as the As raw material, the growth temperature is set in the range of 350 ° C. to 550 ° C., for example, and the decomposition efficiency that changes in the range of 2% to 30% according to the growth temperature If the value of the supply V / III ratio is set so that the effective V / III ratio is 1 or more and 2 or less, a GaAs layer in which part of the As site is replaced with Ga is obtained. It will be.
また、例えば、As原料としてTBAsを用いる場合、図5(B)に示すように、成長温度を450℃に設定するときは、分解効率が100%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を1以上2以下にすれば良いことになる。
また、成長温度を430℃に設定するときは、分解効率が90%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を1.2以上2.2以下にすれば良いことになる。
Also, for example, when TBAs is used as the As raw material, as shown in FIG. 5B, when the growth temperature is set to 450 ° C., the decomposition efficiency is 100%, so the effective V / III ratio is In order to make it 1 or more and 2 or less, the supply V / III ratio should be 1 or more and 2 or less.
When the growth temperature is set to 430 ° C., the decomposition efficiency is 90%. Therefore, in order to make the effective V /
また、成長温度を410℃に設定するときは、分解効率が80%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を1.3以上2.5以下にすれば良いことになる。
また、成長温度を390℃に設定するときは、分解効率が60%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を1.7以上3.3以下にすれば良いことになる。
Further, when the growth temperature is set to 410 ° C., the decomposition efficiency is 80%. Therefore, in order to make the effective V /
When the growth temperature is set to 390 ° C., the decomposition efficiency is 60%. Therefore, in order to make the effective V /
また、成長温度を370℃に設定するときは、分解効率が30%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を3.4以上6.6以下にすれば良いことになる。
また、成長温度を350℃に設定するときは、分解効率が10%であるため、実効的なV/III比を1以上2以下にするには、供給V/III比を10以上20以下にすれば良いことになる。
When the growth temperature is set to 370 ° C., the decomposition efficiency is 30%. Therefore, in order to make the effective V /
Further, when the growth temperature is set to 350 ° C., the decomposition efficiency is 10%. Therefore, in order to make the effective V /
このように、As原料としてTBAsを用いる場合、成長温度を350℃〜450℃の範囲に設定し、成長温度と、成長温度に応じて10%〜100%の範囲で変化する分解効率とに基づいて、実効的なV/III比が1以上2以下になるように、供給V/III比の値を設定すれば、Asサイトの一部がGaで置換されているGaAs層が得られることになる。 Thus, when TBAs is used as the As raw material, the growth temperature is set in the range of 350 ° C. to 450 ° C., and based on the growth temperature and the decomposition efficiency that changes in the range of 10% to 100% depending on the growth temperature. If the value of the supply V / III ratio is set so that the effective V / III ratio is 1 or more and 2 or less, a GaAs layer in which part of the As site is replaced with Ga can be obtained. Become.
ところで、上述の試料(a)では、1層目のGaAs層は、供給V/III比を50にし、成長温度を490℃にして形成し、2層目のGaAs層は、供給V/III比を50にし、成長温度を600℃にして形成しているため、いずれのGaAs層も、Asサイトの一部がGaで置換されているGaAs層でなく、通常の結晶構造を有するGaAs層になっている。 By the way, in the sample (a) described above, the first GaAs layer is formed at a supply V / III ratio of 50 and the growth temperature is 490 ° C., and the second GaAs layer is formed at a supply V / III ratio. 50 and a growth temperature of 600 ° C., each GaAs layer is not a GaAs layer in which part of the As site is replaced with Ga, but a GaAs layer having a normal crystal structure. ing.
一方、上述の試料(b)では、1層目のGaAs層は、供給V/III比を20にし、成長温度を490℃にして形成しているため、実効的なV/III比が1以上2以下になっている。このため、1層目のGaAs層は、Asサイトの一部がGaで置換されているGaAs層になっている。これに対し、2層目のGaAs層は、供給V/III比を20にし、成長温度を600℃にして形成しているため、Asサイトの一部がGaで置換されているGaAs層でなく、通常の結晶構造を有するGaAs層になっている。 On the other hand, in the above-described sample (b), the first GaAs layer is formed at a supply V / III ratio of 20 and a growth temperature of 490 ° C., so that the effective V / III ratio is 1 or more. 2 or less. For this reason, the first GaAs layer is a GaAs layer in which part of the As site is replaced with Ga. On the other hand, the second GaAs layer is formed with a supply V / III ratio of 20 and a growth temperature of 600 ° C., so it is not a GaAs layer in which part of the As site is replaced with Ga. The GaAs layer has a normal crystal structure.
これらの試料(a),(b)では、2層とも供給V/III比を一定にしていたが、1層目と2層目で供給V/III比を変えても、Asサイトの一部がGaで置換されているGaAs層がGeとの界面に存在すれば、その上に成長させたGaAs層に依存しないで、Geの拡散を抑制する効果が得られることを、さらに確認した。
ここで、図6は、1層目のGaAs層を、膜厚0.1μm、供給V/III比20、成長温度490℃で成長させた後、2層目のGaAs層を、膜厚0.1μm、供給V/III比50、成長温度600℃で成長させた試料(c)において、GaAs層中のGe濃度をSIMS法によって測定した結果を、試料(a),(b)の測定結果とともに示している。
In these samples (a) and (b), the supply V / III ratio was constant in both layers, but even if the supply V / III ratio was changed between the first layer and the second layer, part of the As site It was further confirmed that if a GaAs layer substituted with Ga is present at the interface with Ge, the effect of suppressing the diffusion of Ge can be obtained without depending on the GaAs layer grown thereon.
Here, FIG. 6 shows that after the first GaAs layer is grown at a thickness of 0.1 μm, the supply V / III ratio is 20, and the growth temperature is 490 ° C., the second GaAs layer has a thickness of 0. The result of measuring the Ge concentration in the GaAs layer by the SIMS method in the sample (c) grown at 1 μm, supply V /
なお、試料(c)では、1層目のGaAs層は、供給V/III比を20にし、成長温度を490℃にして形成しているため、実効的なV/III比が1以上2以下になっている。このため、1層目のGaAs層は、Asサイトの一部がGaで置換されているGaAs層になっている。これに対し、2層目のGaAs層は、供給V/III比を50にし、成長温度を600℃にして形成しているため、Asサイトの一部がGaで置換されているGaAs層でなく、通常の結晶構造を有するGaAs層になっている。 In the sample (c), since the first GaAs layer is formed with a supply V / III ratio of 20 and a growth temperature of 490 ° C., the effective V / III ratio is 1 or more and 2 or less. It has become. For this reason, the first GaAs layer is a GaAs layer in which part of the As site is replaced with Ga. On the other hand, the second GaAs layer is formed at a supply V / III ratio of 50 and a growth temperature of 600 ° C., so it is not a GaAs layer in which part of the As site is replaced with Ga. The GaAs layer has a normal crystal structure.
図6に示すように、1層目のGaAs層がGeの拡散を抑制しているため、2層目のGaAs層に依存しないで、GaAs層全体のGe不純物濃度が低く抑えられていることが分かる。つまり、Ge層と接するGaAs層がGeの拡散を抑制するのに重要であることが分かる。これは、Ge層と接するGaAs層として、Asサイトの一部がGaで置換されているGaAs層を形成しておけば、その上に形成されるGaAs層は任意の成長条件で成長させることができることを意味する。 As shown in FIG. 6, since the first GaAs layer suppresses the diffusion of Ge, the Ge impurity concentration of the entire GaAs layer is suppressed low without depending on the second GaAs layer. I understand. That is, it can be seen that the GaAs layer in contact with the Ge layer is important for suppressing the diffusion of Ge. This is because if a GaAs layer in which part of the As site is replaced with Ga is formed as a GaAs layer in contact with the Ge layer, the GaAs layer formed thereon can be grown under any growth conditions. Means you can.
次に、本実施形態にかかる光半導体素子の製造方法について説明する。
本光半導体素子の製造方法では、まず、Si基板1上にGe層2を形成する(図1参照)。
次いで、Ge層2上に、例えばUHV−CVD法やMOVPE法などの気相成長法によって、供給V/III比に分解効率を掛けた実効的なV/III比を1以上2以下にして第1GaAs層3を形成する(図1参照)。
Next, a method for manufacturing the optical semiconductor element according to the present embodiment will be described.
In the manufacturing method of the optical semiconductor element, first, the
Next, the effective V / III ratio obtained by multiplying the supply V / III ratio by the decomposition efficiency is set to 1 to 2 on the
次に、第1GaAs層3の上方に、GaAs系活性層4としてのGaAs/InGaAs/GaAs量子井戸層を形成する(図1参照)。
本実施形態では、第1GaAs層3上に、気相成長法によって、供給V/III比に分解効率を掛けた実効的なV/III比を2よりも大きくして、GaAs/InGaAs/GaAs量子井戸層4の最下層を構成するGaAs層5(第2GaAs層)を形成する(図1参照)。
Next, a GaAs / InGaAs / GaAs quantum well layer as a GaAs-based active layer 4 is formed above the first GaAs layer 3 (see FIG. 1).
In the present embodiment, the effective V / III ratio obtained by multiplying the supply V / III ratio by the decomposition efficiency is made larger than 2 on the first GaAs layer 3 by vapor phase epitaxy, and the GaAs / InGaAs / GaAs quantum is obtained. A GaAs layer 5 (second GaAs layer) constituting the lowermost layer of the well layer 4 is formed (see FIG. 1).
具体的には、例えばUHV−CVD法によって、以下のようにして作製することが可能である。
まず、Si基板1を例えば650〜750℃に加熱する。温度が安定した後、ジシラン(Si2H6)を供給することによって、Siバッファ層(図示せず)を例えば厚さ100nm成長(エピタキシャル成長)させる。
Specifically, it can be produced as follows by, for example, UHV-CVD.
First, the
次いで、基板温度を例えば350〜550℃に下げ、ゲルマン(GeH4)を供給することによって、Siバッファ層(図示せず)上にGe層2を例えば厚さ50〜200nm成長させる(図1参照)。
次に、Ge層2上に、成長温度(基板温度)490℃、As原料としてのAsH3とGa原料としてのTEGaの供給V/III比20(実効的なV/III比2)で、GaAs層3を例えば厚さ50〜500nm成長させる。これにより、Ge層2上に、Asサイトの一部がGaで置換されている第1GaAs層3が形成される(図1参照)。
Next, the substrate temperature is lowered to 350 to 550 ° C., for example, and germane (GeH 4 ) is supplied to grow a
Next, on the
その後、成長温度を600℃に上げ、As原料としてのAsH3とGa原料としてのTEGaの供給V/III比50で、第1GaAs層3上に、GaAs層5(第2GaAs層)を例えば厚さ50〜500nm成長させる(図1参照)。
次いで、GaAs層5上にInGaAs層6を例えば厚さ1〜10nm、GaAsキャップ層7を例えば厚さ50〜500nm成長させる。これにより、第1GaAs層3上にGaAs/InGaAs/GaAs量子井戸層(活性層)4が形成される(図1参照)。
Thereafter, the growth temperature is raised to 600 ° C., and a GaAs layer 5 (second GaAs layer) is formed on the first GaAs layer 3 with a thickness of 50, for example, with a supply V / III ratio of AsH 3 as As material and TEGa as Ga material. Grow 50 to 500 nm (see FIG. 1).
Next, an
このようにして、本光半導体素子が作製される。
したがって、本実施形態にかかる光半導体素子及びその製造方法によれば、Si基板1上にGe層2を介してGaAs系活性層4を備える光半導体素子において、Geの拡散が少なく、良好なデバイス特性(発光特性)が得られるようにすることができるという利点がある。
[第2実施形態]
第2実施形態にかかる光半導体素子及びその製造方法について、図7を参照しながら説明する。
In this way, the present optical semiconductor element is manufactured.
Therefore, according to the optical semiconductor device and the method for manufacturing the same according to the present embodiment, in the optical semiconductor device including the GaAs-based active layer 4 on the
[Second Embodiment]
The optical semiconductor device and the manufacturing method thereof according to the second embodiment will be described with reference to FIG.
本実施形態にかかる光半導体素子は、本発明を適用したリッジ型の半導体量子ドットレーザである。
本リッジ型量子ドットレーザは、図7に示すように、上述の第1実施形態のGaAs系量子井戸活性層4に代えて、GaAs系量子ドット活性層(GaAsを含む活性層)4Aを備えるリッジ型量子ドットレーザである。つまり、本リッジ型量子ドットレーザは、Si基板1A上に形成されたGe層2Aの上方にGaAs系量子ドット活性層4Aを備えるSi系リッジ型量子ドットレーザ(Si系発光素子)である。なお、図7では、上述の第1実施形態のもの(図1参照)と同一のものには同一の符号を付している。
The optical semiconductor device according to this embodiment is a ridge type semiconductor quantum dot laser to which the present invention is applied.
As shown in FIG. 7, the ridge-type quantum dot laser includes a GaAs quantum dot active layer (active layer containing GaAs) 4A instead of the GaAs quantum well active layer 4 of the first embodiment. Type quantum dot laser. That is, this ridge type quantum dot laser is a Si type ridge type quantum dot laser (Si type light emitting device) including a GaAs type quantum dot active layer 4A above a Ge layer 2A formed on a
つまり、本リッジ型量子ドットレーザは、図7に示すように、p型Si基板1A上に、基板側から順に、必要に応じてp型Siバッファ層(p型Si層;図示せず)、p型Ge層2A、Asサイトの一部がGaで置換されているGaAs層3(第1GaAs層)、n型GaAs層10(コンタクト層;第2GaAs層)、n型AlGaAs層11(クラッド層)、多層GaAs/InAs量子ドット活性層4A(GaAs系活性層;III−V族化合物半導体活性層;発光層)、p型AlGaAs層12(クラッド層)、p型GaAs層13(コンタクト層)を積層させた半導体積層構造を有する。なお、図7では、2層の量子ドット層を備える活性層4Aを例示している。
That is, as shown in FIG. 7, the ridge-type quantum dot laser has a p-type Si buffer layer (p-type Si layer; not shown) on the p-
また、本リッジ型量子ドットレーザは、n型AlGaAs層11、多層GaAs/InAs量子ドット活性層4A、p型AlGaAs層12、p型GaAs層13を含むリッジ構造を備える。
そして、p型GaAs層13の表面上に、金属によってp側電極14が形成されており、n型GaAs層10の表面上に、金属によってn側電極15が形成されている。
The ridge-type quantum dot laser has a ridge structure including an n-
A p-side electrode 14 is formed of metal on the surface of the p-
次に、本実施形態にかかる光半導体素子(リッジ型量子ドットレーザ)の製造方法について説明する。
なお、本実施形態では、結晶成長は例えばUHV−CVD法によって行なう。
まず、p型Si(100)基板1Aを例えば650〜750℃に加熱する。温度が安定した後、例えば、ジシラン(Si2H6)、ジボラン(B2H6)を供給することによって、図示しないp型Siバッファ層を例えば厚さ100nm成長させる。
Next, a method for manufacturing the optical semiconductor element (ridge type quantum dot laser) according to the present embodiment will be described.
In the present embodiment, crystal growth is performed by, for example, UHV-CVD.
First, the p-type Si (100)
次いで、基板温度を例えば350〜550℃に下げて、例えばゲルマン(GeH4)、B2H6を供給することによって、p型Ge層2Aを、例えば50〜200nmエピタキシャル成長させる(図7参照)。なお、p型不純物濃度は例えば1×1017cm−3である。
次に、p型Ge層2A上に、成長温度(基板温度)490℃、As原料としてのAsH3とGa原料としてのTEGaの供給V/III比20(実効的なV/III比2)で、GaAs層3を例えば厚さ50〜500nm成長させる。これにより、p型Ge層2A上に、Asサイトの一部がGaで置換されている第1GaAs層3が形成される(図7参照)。
Next, the substrate temperature is lowered to, for example, 350 to 550 ° C., and germanium (GeH 4 ) and B 2 H 6 are supplied, for example, to epitaxially grow the p-type Ge layer 2A, for example, 50 to 200 nm (see FIG. 7). The p-type impurity concentration is, for example, 1 × 10 17 cm −3 .
Next, on the p-type Ge layer 2A, the growth temperature (substrate temperature) is 490 ° C., the supply of AsH 3 as the As raw material and TEGa as the Ga raw material is 20 (effective V / III ratio 2). The GaAs layer 3 is grown to a thickness of 50 to 500 nm, for example. As a result, the first GaAs layer 3 in which part of the As site is replaced with Ga is formed on the p-type Ge layer 2A (see FIG. 7).
次いで、成長温度を例えば550〜650℃に上げ、As原料としてのAsH3とGa原料としてのTEGaの供給V/III比50で、第1GaAs層3上に、n型GaAs層10(第2GaAs層)を例えば厚さ50〜500nm成長させる(図7参照)。
次に、n型GaAs層10上に、n型AlGaAs層11を例えば100〜1000nm成長させる(図7参照)。
Next, the growth temperature is raised to, for example, 550 to 650 ° C., and an n-type GaAs layer 10 (second GaAs layer) is formed on the first GaAs layer 3 with a supply V / III ratio of AsH 3 as the As material and TEGa as the Ga material. ) Is grown to a thickness of 50 to 500 nm, for example (see FIG. 7).
Next, an n-
次いで、成長温度を例えば450〜500℃に下げ、n型AlGaAs層11上に、GaAs層4a(バリア層)を例えば30〜40nm成長させる(図7参照)。
次に、InAs量子ドット4bを、例えば、供給量2〜4ML、V/III比5〜20で成長させる(図7参照)。
このような工程を繰り返して、GaAs層4aとInAs量子ドット4bとを含む複数の量子ドット層を有する多層GaAs/InAs量子ドット活性層4Aを形成する。これにより、n型AlGaAs層11上に、GaAs系活性層としての多層GaAs/InAs量子ドット活性層4Aが形成される(図7参照)。なお、量子ドット活性層4Aは、多層にした方が利得が大きくなるため好ましいが、単層であっても良い。
Next, the growth temperature is lowered to, for example, 450 to 500 ° C., and the
Next, the
Such a process is repeated to form a multilayer GaAs / InAs quantum dot active layer 4A having a plurality of quantum dot layers including the
その後、成長温度を例えば550〜650℃に上げ、多層GaAs/InAs量子ドット活性層4A上に、p型AlGaAs層12を例えば100〜1000nm成長させる(図7参照)。p型不純物には例えばCを用いれば良く、不純物濃度は例えば1×1018cm−3である。
次に、p型AlGaAs層12上に、p型GaAs層13を例えば100〜300nm成長させる(図7参照)。不純物濃度は例えば1×1019cm−3である。
Thereafter, the growth temperature is raised to, for example, 550 to 650 ° C., and the p-type AlGaAs layer 12 is grown to, for example, 100 to 1000 nm on the multilayer GaAs / InAs quantum dot active layer 4A (see FIG. 7). For example, C may be used as the p-type impurity, and the impurity concentration is, for example, 1 × 10 18 cm −3 .
Next, the p-
このようにして半導体積層構造を形成した後、例えばリソグラフィー及びエッチングによって、n型AlGaAs層11、多層GaAs/InAs量子ドット活性層4A、p型AlGaAs層12、p型GaAs層13を含むリッジ構造を形成する(図7参照)。
その後、p型GaAs層13の表面上にp側電極14を形成し、n型GaAs層10の表面上にn側電極15を形成する。そして、へき開によって光の出射する軸方向の端面が形成され、キャビティ(共振器構造)が形成される。このようにしてリッジ型量子ドットレーザが製造される。
After forming the semiconductor multilayer structure in this way, a ridge structure including the n-
Thereafter, the p-side electrode 14 is formed on the surface of the p-
なお、その他の詳細は、上述の第1実施形態のものと同じであるため、ここではその説明を省略する。
したがって、本実施形態にかかる光半導体素子及びその製造方法によれば、上述の第1実施形態の場合と同様に、Si基板1A上にGe層2Aを介してGaAs系活性層4Aを備える光半導体素子において、Geの拡散が少なく、良好なデバイス特性が得られるようにすることができるという利点がある。
Since other details are the same as those of the first embodiment described above, the description thereof is omitted here.
Therefore, according to the optical semiconductor device and the manufacturing method thereof according to the present embodiment, as in the case of the first embodiment described above, the optical semiconductor including the GaAs-based active layer 4A on the
なお、本実施形態では、量子ドット構造を有する発光層を備えるものを例に挙げて説明しているが、これに限られるものではない。例えば、上述の第1実施形態と同様に、GaAs/InGaAs/GaAs量子井戸構造(あるいは多重量子井戸構造)を有する発光層を備えるものとして構成しても良いし、他の構造の発光層を備えるものとして構成しても良い。 In the present embodiment, the description has been given by taking as an example a light emitting layer having a quantum dot structure, but the present invention is not limited to this. For example, as in the first embodiment described above, a light emitting layer having a GaAs / InGaAs / GaAs quantum well structure (or multiple quantum well structure) may be provided, or a light emitting layer having another structure may be provided. You may comprise as a thing.
また、本実施形態では、リッジ型量子ドット半導体レーザを例に挙げて説明しているが、これに限られるものではない。本発明は、Ge層の上方にGaAs系活性層を備えるものであれば、例えば埋込型量子ドット半導体レーザや回折格子を有する量子ドット半導体レーザ[DFB(Distributed Feed-Back)レーザやDBR(Distributed BraggReflector)レーザなど]であっても広く適用することができる。
[第3実施形態]
第3実施形態にかかる光半導体素子及びその製造方法について、図8を参照しながら説明する。
In this embodiment, the ridge type quantum dot semiconductor laser is described as an example, but the present invention is not limited to this. In the present invention, for example, a buried quantum dot semiconductor laser or a quantum dot semiconductor laser having a diffraction grating [DFB (Distributed Feed-Back) laser or DBR (Distributed) is used as long as it has a GaAs-based active layer above a Ge layer. BraggReflector) etc. can be widely applied.
[Third Embodiment]
An optical semiconductor device and a manufacturing method thereof according to the third embodiment will be described with reference to FIG.
本実施形態にかかる光半導体素子は、本発明を適用した面発光レーザ(VCSEL;Vertical Cavity Surface Emitting LASER;垂直共振器型面発光レーザ)である。
本面発光レーザは、図8に示すように、上述の第1実施形態のGaAs系量子井戸層を複数積層させたGaAs系多重量子井戸活性層を備える面発光レーザ(面発光量子井戸レーザ)である。つまり、本面発光レーザは、Si基板1B上に形成されたGe層2Bの上方にGaAs系活性層(GaAsを含む活性層)4Bを備えるSi系面発光レーザ(Si系垂直共振器型発光素子)である。なお、図8では、上述の第1実施形態のもの(図1参照)と同一のものには同一の符号を付している。
The optical semiconductor device according to the present embodiment is a surface emitting laser (VCSEL; vertical cavity surface emitting laser) to which the present invention is applied.
As shown in FIG. 8, the surface emitting laser is a surface emitting laser (surface emitting quantum well laser) having a GaAs multiple quantum well active layer in which a plurality of GaAs quantum well layers according to the first embodiment are stacked. is there. That is, this surface-emitting laser is a Si-based surface-emitting laser (Si-based vertical cavity light-emitting element) including a GaAs-based active layer (active layer containing GaAs) 4B above a Ge layer 2B formed on a
つまり、本面発光レーザは、図8に示すように、p型Si基板1B上に、基板側から順に、p型Ge層2B、Asサイトの一部がGaで置換されているGaAs層(第1GaAs層)3、下部n型GaAs/AlGaAs多層膜DBRミラー20、GaAs/InGaAs/GaAs多重量子井戸活性層(GaAs系活性層;III−V族化合物半導体活性層;発光層)4B、上部p型GaAs/AlGaAs多層膜DBRミラー21を積層させた構造になっている。
ここで、GaAs/InGaAs/GaAs多重量子井戸活性層4Bは、上述の第1実施形態のGaAs/InGaAs/GaAs量子井戸構造を複数積層させたものである。
In other words, as shown in FIG. 8, this surface emitting laser has a p-type Ge layer 2B and a GaAs layer in which part of an As site is replaced with Ga on the p-
Here, the GaAs / InGaAs / GaAs multiple quantum well active layer 4B is formed by laminating a plurality of the GaAs / InGaAs / GaAs quantum well structures of the first embodiment described above.
そして、上部DBRミラー21を構成するp型GaAs層21B上に、金属によってp側電極22が形成されており、下部DBRミラー20を構成するn型AlGaAs層20A上に、金属によってn側電極23が形成されている。
ここでは、活性層4Bを上下で挟み込むように、DBRミラー20,21が設けられており、これにより、共振器構造が形成されている。
A p-side electrode 22 is formed of metal on the p-
Here, the DBR mirrors 20 and 21 are provided so as to sandwich the active layer 4B from above and below, thereby forming a resonator structure.
ここで、最も単純な完全周期構造のDBRミラーの場合、DBRミラーの最大反射率は、各層の膜厚を光学距離に換算したものの4倍に対応する波長において得られる。つまり、各層の膜厚は、所望の発光波長を各層の屈折率で割ったものの1/4に対応する厚さとして得られる。また、反射率の最大値は、ミラーの周期数を増大させることによって高めることができる。 Here, in the case of the DBR mirror having the simplest complete periodic structure, the maximum reflectance of the DBR mirror is obtained at a wavelength corresponding to four times the film thickness of each layer converted to the optical distance. That is, the film thickness of each layer is obtained as a thickness corresponding to 1/4 of the desired emission wavelength divided by the refractive index of each layer. Further, the maximum value of the reflectance can be increased by increasing the number of mirror periods.
なお、DBRミラー20,21の構成(各層の材料、膜厚、周期数など)は、上述のものに制限されるものではなく、他の公知の材料の組み合わせによって構成された多層膜DBRミラーを用いることもできる。また、他の構成のDBRミラーを用いることもできる。
次に、本実施形態にかかる光半導体素子(面発光レーザ)の製造方法について説明する。
The configuration of the DBR mirrors 20 and 21 (the material of each layer, the film thickness, the number of cycles, etc.) is not limited to the above-described one, and a multilayer DBR mirror configured by a combination of other known materials is used. It can also be used. Also, DBR mirrors with other configurations can be used.
Next, a method for manufacturing the optical semiconductor element (surface emitting laser) according to the present embodiment will be described.
なお、本実施形態では、結晶成長は例えばUHV−CVD法によって行なう。
まず、p型Si基板1B上にp型Ge層2Bを成長させる(図8参照)。
次に、p型Ge層2B上に、成長温度(基板温度)490℃、As原料としてのAsH3とGa原料としてのTEGaの供給V/III比20(実効的なV/III比2)で、GaAs層3を成長させる。これにより、p型Ge層2B上に、Asサイトの一部がGaで置換されている第1GaAs層3が形成される(図8参照)。
In the present embodiment, crystal growth is performed by, for example, UHV-CVD.
First, the p-type Ge layer 2B is grown on the p-
Next, on the p-type Ge layer 2B, a growth temperature (substrate temperature) of 490 ° C., supply of AsH 3 as an As raw material and TEGa as a Ga raw material has a V / III ratio of 20 (effective V / III ratio of 2). Then, the GaAs layer 3 is grown. As a result, the first GaAs layer 3 in which part of the As site is replaced with Ga is formed on the p-type Ge layer 2B (see FIG. 8).
次いで、成長温度を例えば550〜650℃に上げ、As原料としてのAsH3とGa原料としてのTEGaの供給V/III比50で、第1GaAs層3上に、n型GaAs層20B(第2GaAs層)を成長させる。そして、n型GaAs層20B上にn型AlGaAs層20Aを成長させる。このような工程を繰り返し、n型GaAs層20Bとn型AlGaAs層20Aとを交互に積層させる。これにより、n型GaAs層20Bとn型AlGaAs層20Aとを、発振波長の1/4光学距離の膜厚で交互に積層させてなる下部n型GaAs/AlGaAs多層膜DBRミラー20が形成される(図8参照)。
Next, the growth temperature is raised to, for example, 550 to 650 ° C., and the n-
次に、下部n型GaAs/AlGaAs多層膜DBRミラー20上に、例えば膜厚10〜30nmのGaAs層4xと例えば膜厚1〜10nmのInGaAs層4yとを交互に積層させる。これにより、下部DBRミラー20上にGaAs/InGaAs/GaAs多重量子井戸活性層4Bが形成される(図8参照)。
次いで、GaAs/InGaAs/GaAs多重量子井戸活性層4B上に、p型GaAs層21Bとp型AlGaAs層21Aとを、発振波長の1/4光学距離の膜厚で交互に積層させる。これにより、多重量子井戸活性層4B上に上部p型GaAs/AlAs多層膜DBRミラー21が形成される(図8参照)。
Next, on the lower n-type GaAs / AlGaAs
Next, the p-
その後、例えばリソグラフィー技術によって、下部DBRミラー20を構成するn型AlGaAs層20Aの一部が露出するまでエッチングする(図8参照)。
そして、n型AlGaAs層20Aの表面にn側電極23(金属電極)を形成する(図8参照)。また、上部DBRミラー21を構成するp型GaAs層21Bの表面にp側電極22(金属電極)を形成する(図8参照)。
Thereafter, etching is performed by lithography, for example, until a part of the n-
Then, an n-side electrode 23 (metal electrode) is formed on the surface of the n-
このようにして、Si基板1B上に形成されたGe層2Bの上方にGaAs系活性層4Bを備える面発光レーザが製造される(図8参照)。
なお、その他の詳細は、上述の第1実施形態と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる光半導体素子及びその製造方法によれば、上述の第1実施形態の場合と同様に、Si基板1B上にGe層2Bを介してGaAs系活性層4Bを備える光半導体素子において、Geの拡散が少なく、良好なデバイス特性が得られるようにすることができるという利点がある。
In this way, a surface emitting laser including the GaAs-based active layer 4B above the Ge layer 2B formed on the
Other details are the same as those in the first embodiment described above, and thus the description thereof is omitted here.
Therefore, according to the optical semiconductor element and the manufacturing method thereof according to the present embodiment, as in the case of the first embodiment described above, the optical semiconductor including the GaAs-based active layer 4B on the
なお、面発光レーザの構造は、上述の実施形態の構造に限定されるものではなく、他の構造のものであっても、本発明を適用することができる。
また、本実施形態では、本発明を面発光レーザに適用した場合を例に挙げて説明しているが、これに限られるものではなく、例えば発光ダイオード(LED;Light Emitting Diode)やLD(レーザダイオード)などの他の光半導体素子(発光素子)に本発明を適用することもできる。
[その他]
なお、上述の各実施形態では、本発明をSi基板(半導体基板)上に形成した光半導体素子に適用した場合を例に挙げて説明しているが、これに限られるものではなく、Ge基板(半導体基板)上に形成した光半導体素子にも本発明を適用することができる。
The structure of the surface emitting laser is not limited to the structure of the above-described embodiment, and the present invention can be applied to other structures.
In this embodiment, the case where the present invention is applied to a surface emitting laser is described as an example. However, the present invention is not limited to this. For example, a light emitting diode (LED) or an LD (laser) is used. The present invention can also be applied to other optical semiconductor elements (light emitting elements) such as diodes.
[Others]
In each of the above-described embodiments, the case where the present invention is applied to an optical semiconductor element formed on a Si substrate (semiconductor substrate) is described as an example. However, the present invention is not limited to this. The present invention can also be applied to an optical semiconductor element formed on a (semiconductor substrate).
また、上述の各実施形態及び変形例では、単体の光半導体素子(発光素子)として説明しているが、上述の各実施形態の光半導体素子(発光素子)を他の機能素子とともに同一Si基板上に集積することによって集積素子を構成することもできる。
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
In each of the above-described embodiments and modifications, the optical semiconductor element (light-emitting element) is described as a single optical semiconductor element (light-emitting element). An integrated device can also be constructed by integrating on top.
Note that the present invention is not limited to the configurations described in the above-described embodiments and modifications, and various modifications can be made without departing from the spirit of the present invention.
1 Si基板
1A,1B p型Si基板
2 Ge層
2A,2B p型Ge層
3 GaAsのAsサイトの一部がGaで置換されているGaAs層(第1GaAs層)
4 GaAs系量子井戸活性層(GaAs系活性層)
4A GaAs系量子ドット活性層(GaAs系活性層)
4B GaAs系多重量子井戸活性層(GaAs系活性層)
4a GaAs層
4b InAs量子ドット
4x GaAs層
4y InGaAs層
5 GaAs層(障壁層;第2GaAs層)
6 InGaAs層(井戸層)
7 GaAs層(障壁層)
10 n型GaAs層(コンタクト層;第2GaAs層)
11 n型AlGaAs層(クラッド層)
12 p型AlGaAs層(クラッド層)
13 p型GaAs層(コンタクト層)
14 p側電極
15 n側電極
20 下部n型GaAs/AlGaAs多層膜DBRミラー
20A n型AlGaAs層
20B n型GaAs層(第2GaAs層)
21 上部p型GaAs/AlGaAs多層膜DBRミラー
21A p型AlGaAs層
21B p型GaAs層
22 p側電極
23 n側電極
1
4 GaAs-based quantum well active layer (GaAs-based active layer)
4A GaAs quantum dot active layer (GaAs active layer)
4B GaAs-based multiple quantum well active layer (GaAs-based active layer)
6 InGaAs layer (well layer)
7 GaAs layer (barrier layer)
10 n-type GaAs layer (contact layer; second GaAs layer)
11 n-type AlGaAs layer (cladding layer)
12 p-type AlGaAs layer (cladding layer)
13 p-type GaAs layer (contact layer)
14 p-side electrode 15 n-
21 Upper p-type GaAs / AlGaAs
Claims (7)
前記Ge層上に形成され、GaAsのAsサイトの一部がGaで置換されている第1GaAs層と、
前記第1GaAs層の上方に形成されたGaAsを含む活性層とを備えることを特徴とする光半導体素子。 A Ge layer;
A first GaAs layer formed on the Ge layer, wherein a part of the As site of GaAs is replaced with Ga;
An optical semiconductor device comprising: an active layer containing GaAs formed above the first GaAs layer.
前記Ge層が前記Si基板又はGe基板上に形成されていることを特徴とする、請求項1記載の光半導体素子。 Comprising a Si substrate or a Ge substrate;
The optical semiconductor device according to claim 1, wherein the Ge layer is formed on the Si substrate or Ge substrate.
機能素子とを備え、
前記光半導体素子と前記機能素子とが同一基板上に集積されており、
前記光半導体素子は、
Ge層と、
前記Ge層上に形成され、GaAsのAsサイトの一部がGaで置換されている第1GaAs層と、
前記第1GaAs層の上方に形成されたGaAsを含む活性層とを備えることを特徴とする集積素子。 An optical semiconductor element;
With functional elements,
The optical semiconductor element and the functional element are integrated on the same substrate;
The optical semiconductor element is:
A Ge layer;
A first GaAs layer formed on the Ge layer, wherein a part of the As site of GaAs is replaced with Ga;
An integrated device comprising: an active layer containing GaAs formed above the first GaAs layer.
前記第1GaAs層の上方にGaAsを含む活性層を形成することを特徴とする光半導体素子の製造方法。 A first GaAs layer is formed on the Ge layer by a vapor deposition method so that an effective V / III ratio obtained by multiplying a supply V / III ratio by a decomposition efficiency is 1 or more and 2 or less,
An active layer containing GaAs is formed above the first GaAs layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073478A JP2010225981A (en) | 2009-03-25 | 2009-03-25 | Optical semiconductor device, integrated element and method of manufacturing optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073478A JP2010225981A (en) | 2009-03-25 | 2009-03-25 | Optical semiconductor device, integrated element and method of manufacturing optical semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010225981A true JP2010225981A (en) | 2010-10-07 |
Family
ID=43042829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009073478A Pending JP2010225981A (en) | 2009-03-25 | 2009-03-25 | Optical semiconductor device, integrated element and method of manufacturing optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010225981A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014197669A (en) * | 2013-03-08 | 2014-10-16 | キヤノン株式会社 | Photoconductive element, method for manufacturing photoconductive element, and terahertz time domain spectral device |
JP2020534704A (en) * | 2017-09-18 | 2020-11-26 | テーテーユー‐サェーティェ アェスアェル. | Semiconductor multilayer structure |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6170715A (en) * | 1984-09-14 | 1986-04-11 | Agency Of Ind Science & Technol | Growing method of compound semiconductor |
JPS61141116A (en) * | 1984-12-13 | 1986-06-28 | Seiko Epson Corp | Semiconductor substrate |
JPS6356960A (en) | 1986-08-28 | 1988-03-11 | Sony Corp | High-speed semiconductor device |
JPH01162327A (en) * | 1987-12-19 | 1989-06-26 | Agency Of Ind Science & Technol | Growth method for compound semiconductor |
JPH034517A (en) | 1989-06-01 | 1991-01-10 | Toshiba Corp | Vapor growth method |
JPH0350744A (en) | 1989-07-18 | 1991-03-05 | Hitachi Cable Ltd | Manufacture of field-effect transistor |
JPH05226640A (en) * | 1992-02-18 | 1993-09-03 | Nec Corp | Semiconductor schottky junction and its manufacture |
JPH07147426A (en) * | 1993-11-24 | 1995-06-06 | Nec Corp | Semiconductor device |
JPH07247196A (en) | 1994-03-14 | 1995-09-26 | Nippon Telegr & Teleph Corp <Ntt> | Method for growing crystal of compound semiconductor |
JPH10215033A (en) * | 1997-01-30 | 1998-08-11 | Sony Corp | Semiconductor luminescent device and manufacturing method of the same |
JPH11112101A (en) * | 1997-09-30 | 1999-04-23 | Hitachi Cable Ltd | Compound semiconductor epitaxial wafer, manufacture thereof and compound semiconductor device |
JP2003318185A (en) | 2002-04-19 | 2003-11-07 | Sumitomo Chem Co Ltd | Method for manufacturing compound semiconductor wafer and compound semiconductor element |
-
2009
- 2009-03-25 JP JP2009073478A patent/JP2010225981A/en active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6170715A (en) * | 1984-09-14 | 1986-04-11 | Agency Of Ind Science & Technol | Growing method of compound semiconductor |
JPS61141116A (en) * | 1984-12-13 | 1986-06-28 | Seiko Epson Corp | Semiconductor substrate |
JPS6356960A (en) | 1986-08-28 | 1988-03-11 | Sony Corp | High-speed semiconductor device |
JPH01162327A (en) * | 1987-12-19 | 1989-06-26 | Agency Of Ind Science & Technol | Growth method for compound semiconductor |
JPH034517A (en) | 1989-06-01 | 1991-01-10 | Toshiba Corp | Vapor growth method |
JPH0350744A (en) | 1989-07-18 | 1991-03-05 | Hitachi Cable Ltd | Manufacture of field-effect transistor |
JPH05226640A (en) * | 1992-02-18 | 1993-09-03 | Nec Corp | Semiconductor schottky junction and its manufacture |
JPH07147426A (en) * | 1993-11-24 | 1995-06-06 | Nec Corp | Semiconductor device |
JPH07247196A (en) | 1994-03-14 | 1995-09-26 | Nippon Telegr & Teleph Corp <Ntt> | Method for growing crystal of compound semiconductor |
JPH10215033A (en) * | 1997-01-30 | 1998-08-11 | Sony Corp | Semiconductor luminescent device and manufacturing method of the same |
JPH11112101A (en) * | 1997-09-30 | 1999-04-23 | Hitachi Cable Ltd | Compound semiconductor epitaxial wafer, manufacture thereof and compound semiconductor device |
JP2003318185A (en) | 2002-04-19 | 2003-11-07 | Sumitomo Chem Co Ltd | Method for manufacturing compound semiconductor wafer and compound semiconductor element |
Non-Patent Citations (1)
Title |
---|
JPN7012004440; M.Bugajski,et.al.: 'Native acceptor levels in Garich GaAs' Journal of Applied Physics Vol.65, 19890115, p.596 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014197669A (en) * | 2013-03-08 | 2014-10-16 | キヤノン株式会社 | Photoconductive element, method for manufacturing photoconductive element, and terahertz time domain spectral device |
JP2020534704A (en) * | 2017-09-18 | 2020-11-26 | テーテーユー‐サェーティェ アェスアェル. | Semiconductor multilayer structure |
JP7157162B2 (en) | 2017-09-18 | 2022-10-19 | タンペレ ユニバーシティ ファンデーション エスアール. | semiconductor multilayer structure |
US11688996B2 (en) | 2017-09-18 | 2023-06-27 | Tampere University Foundation, sr. | Semiconductor multilayer structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110249491B (en) | Laser or LED based on nanowires grown on graphene-type substrates | |
US7457338B2 (en) | Quantum well lasers with strained quantum wells and dilute nitride barriers | |
US6756325B2 (en) | Method for producing a long wavelength indium gallium arsenide nitride(InGaAsN) active region | |
US8410523B2 (en) | Misfit dislocation forming interfacial self-assembly for growth of highly-mismatched III-SB alloys | |
US20080187018A1 (en) | Distributed feedback lasers formed via aspect ratio trapping | |
KR20090094091A (en) | Gallium nitride based semiconductor device with reduced stress electron blocking layer | |
JP2005294866A (en) | Method for p-doping of light emitting device | |
US20070160100A1 (en) | Misfit dislocation forming interfacial self-assembly for growth of highly-mismatched III-Sb alloys | |
JP2002533941A (en) | Mechanical stability of lattice-mismatched quantum sources | |
JP5149146B2 (en) | Optical semiconductor device and integrated device | |
JP2006294818A (en) | Manufacturing method of compound semiconductor device | |
JP2010225981A (en) | Optical semiconductor device, integrated element and method of manufacturing optical semiconductor device | |
JP5091177B2 (en) | Semiconductor laser structure | |
Kim et al. | Selective area masked growth (nano to micro) | |
JP3869641B2 (en) | Semiconductor device and semiconductor laser device | |
US20070241322A1 (en) | Long Wavelength Induim Arsenide Phosphide (InAsP) Quantum Well Active Region And Method For Producing Same | |
US20230178965A1 (en) | Semiconductor stack and light-emitting device | |
Reuterskiöld Hedlund et al. | Buried‐Tunnel Junction Current Injection for InP‐Based Nanomembrane Photonic Crystal Surface Emitting Lasers on Silicon | |
CN113490996B (en) | Growth structure for radiation-emitting semiconductor component and radiation-emitting semiconductor component | |
JP7095498B2 (en) | Method for manufacturing a vertical resonance type surface emitting laser and a vertical resonance type surface emitting laser | |
US6876686B2 (en) | Method of fabricating active layers in a laser utilizing InP-based active regions | |
JPH08102567A (en) | Be doping, epitaxial, growing, manufacture of semiconductor optical element and semiconductor optical element | |
Deshpande et al. | Bright LEDs using position-controlled MOCVD growth of InP nanopillar array on a silicon substrate | |
JP3772794B2 (en) | Method for producing compound semiconductor | |
JP2009289907A (en) | Surface light emitting semiconductor laser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130109 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130117 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130208 |