JP2010225849A - Thin film capacitor - Google Patents

Thin film capacitor Download PDF

Info

Publication number
JP2010225849A
JP2010225849A JP2009071524A JP2009071524A JP2010225849A JP 2010225849 A JP2010225849 A JP 2010225849A JP 2009071524 A JP2009071524 A JP 2009071524A JP 2009071524 A JP2009071524 A JP 2009071524A JP 2010225849 A JP2010225849 A JP 2010225849A
Authority
JP
Japan
Prior art keywords
film
thin film
electrode
capacitor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009071524A
Other languages
Japanese (ja)
Inventor
純 ▲高▼木
Jun Takagi
Toshiyuki Nakaiso
俊幸 中磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009071524A priority Critical patent/JP2010225849A/en
Publication of JP2010225849A publication Critical patent/JP2010225849A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin film capacitor that does not absorb moisture in a peripheral environment, and has excellent reliability, and has improved moisture resistance. <P>SOLUTION: A capacitor portion 8 has a first electrode film 4 formed on a lower surface of a dielectric thin film 5, a second electrode film 6 formed on an upper surface of the dielectric thin film 5, and an insulator thin film 7 made of the same material as the dielectric thin film 5 and formed on an upper surface of the second electrode film 6. The capacitor portion 8, a tight-contact layer 3, and an oxide layer 1 made of SiO2 are coated with two layers of insulating films 9, i.e. an inorganic protective film 10 and an organic protective film 11. First and second lead-out electrodes 12 and 13 are electrically insulated from each other, and penetrate the protective film 10 to be electrically connected to the first and second electrode films 4 and 6. Then a part except external connection electrodes 14 and 15 is coated with an inorganic protective film 16, which is coated with an organic protective film 17. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は薄膜キャパシタに関し、より詳しくは基板上にキャパシタを形成して大規模集積回路素子(LSI)等の外部電子部品に接続される薄膜キャパシタに関する。   The present invention relates to a thin film capacitor, and more particularly to a thin film capacitor formed on a substrate and connected to an external electronic component such as a large scale integrated circuit element (LSI).

近年,LSI等の各種電子部品では高密度化が進行すると共に、動作速度も益々上昇の一途を辿っている。   In recent years, various electronic components such as LSIs have been increased in density and the operating speed has been increasing.

そして、このように電子部品の動作速度が上昇してくると、電子回路のスイッチング動作に起因して電圧ノイズや電圧変動が生じ易くなる。   When the operation speed of the electronic component increases as described above, voltage noise and voltage fluctuation are likely to occur due to the switching operation of the electronic circuit.

そこで、従来より、これら電圧ノイズや電圧変動に起因した信号エラーの発生を抑制する目的で薄膜キャパシタが広く使用されている。   Therefore, conventionally, thin film capacitors have been widely used for the purpose of suppressing the occurrence of signal errors due to these voltage noises and voltage fluctuations.

例えば、特許文献1では、金属酸化物からなる誘電体層を有するキャパシタと、樹脂材からなる保護絶縁層とを有する薄膜キャパシタにおいて、前記キャパシタと前記保護絶縁層との間に、非導電性無機質材料からなるバリア層を設けた薄膜キャパシタが提案されている。   For example, in Patent Document 1, in a thin film capacitor having a dielectric layer made of a metal oxide and a protective insulating layer made of a resin material, a non-conductive inorganic substance is interposed between the capacitor and the protective insulating layer. A thin film capacitor provided with a barrier layer made of a material has been proposed.

特許文献1の薄膜キャパシタは、具体的には図4に示すように、誘電体層101の上下両面に第1及び第2の電極層102、103が形成されたキャパシタが基板104上に設けられると共に、第1の電極層102は第1の引出電極107を介して第1のバンプ108に接続され、第2の電極層103は第2の引出電極105を介して第2のバンプ106に接続されている。そして、キャパシタは窒化シリコン等で形成された無機保護膜(バリア層)109及びポリイミド樹脂等で形成された有機樹脂膜(保護絶縁層)110で被覆されている。   Specifically, in the thin film capacitor of Patent Document 1, a capacitor in which first and second electrode layers 102 and 103 are formed on both upper and lower surfaces of a dielectric layer 101 is provided on a substrate 104 as shown in FIG. At the same time, the first electrode layer 102 is connected to the first bump 108 via the first extraction electrode 107, and the second electrode layer 103 is connected to the second bump 106 via the second extraction electrode 105. Has been. The capacitor is covered with an inorganic protective film (barrier layer) 109 formed of silicon nitride or the like and an organic resin film (protective insulating layer) 110 formed of polyimide resin or the like.

すなわち、特許文献1では、第1及び第2のバンプ106、108からの機械的応力を有機樹脂膜110で吸収すると共に、有機樹脂膜110から放出される水分が誘電体層101に達するのを無機保護膜109で阻止し、これによりキャパシタの耐衝撃性と耐湿性を確保している。   That is, in Patent Document 1, mechanical stress from the first and second bumps 106 and 108 is absorbed by the organic resin film 110, and moisture released from the organic resin film 110 reaches the dielectric layer 101. This is blocked by the inorganic protective film 109, thereby ensuring the shock resistance and moisture resistance of the capacitor.

また、特許文献2には、基板と、少なくとも2層の電極層と少なくとも1層の誘電体薄膜とを有してなり前記基板上に形成されたキャパシタ部と、前記キャパシタ部を覆うように形成された保護層と、前記保護層を貫通し前記キャパシタ部のいずれかの電極層に接続する引出導体とを有し、前記引出導体は前記電極層に接触している側から順に少なくとも密着層と、下地導体層と、アンダーバンプメタル層とからなり、前記密着層は前記下地導体層および前記アンダーバンプメタル層よりも薄く、前記下地導体層の外周端と前記アンダーバンプメタル層の外周端がずらされているとともに、前記密着層の外周端は前記下地導体層および前記アンダーバンプメタル層の外周端よりも外側まで延びて形成された薄膜キャパシタが提案されている。   Further, Patent Document 2 includes a substrate, a capacitor portion formed on the substrate, including at least two electrode layers and at least one dielectric thin film, and formed to cover the capacitor portion. And a lead conductor that penetrates the protective layer and connects to one of the electrode layers of the capacitor unit, and the lead conductor is at least an adhesion layer in order from the side in contact with the electrode layer. And an under bump metal layer, wherein the adhesion layer is thinner than the under conductor layer and the under bump metal layer, and an outer peripheral edge of the under bump metal layer is shifted from an outer peripheral edge of the under bump metal layer. In addition, a thin film capacitor is proposed in which the outer peripheral edge of the adhesion layer is formed to extend to the outer side of the outer peripheral edges of the base conductor layer and the under bump metal layer.

特許文献2は、具体的には図5に示すように、基板111の表面に形成された密着層112上に第1の電極層113、誘電体薄膜114、及び第2の電極層115からなるキャパシタ部116を形成し、キャパシタ部116上に拡散抑制層117が形成されている。そして、第1の電極層113は密着層118及び下地導体層119を介して第1のアンダーバンプメタル層(第1の引出電極)120と電気的に接続され、かつ該第1のアンダーバンプメタル層120は第1のバンプ121に電気的に接続されている。また、第2の電極層115は密着層122及び下地導体層123を介して第2のアンダーバンプメタル層(第2の引出電極)124に電気的に接続され、かつ第2のアンダーバンプメタル層124は第2のバンプ125に電気的に接続されている。   Specifically, as shown in FIG. 5, Patent Document 2 includes a first electrode layer 113, a dielectric thin film 114, and a second electrode layer 115 on an adhesion layer 112 formed on the surface of a substrate 111. A capacitor portion 116 is formed, and a diffusion suppression layer 117 is formed on the capacitor portion 116. The first electrode layer 113 is electrically connected to the first under bump metal layer (first lead electrode) 120 through the adhesion layer 118 and the underlying conductor layer 119, and the first under bump metal. The layer 120 is electrically connected to the first bump 121. The second electrode layer 115 is electrically connected to the second under bump metal layer (second lead electrode) 124 through the adhesion layer 122 and the underlying conductor layer 123, and the second under bump metal layer. 124 is electrically connected to the second bump 125.

そして、キャパシタ部116は無機保護膜126及び有機保護膜127で被覆され、さらに有機保護膜127は有機樹脂膜128で外装されている。有機樹脂膜128はソルダーレジストとしての作用を有し、第1及び第2のバンプ120、125に外部電子部品をはんだ接続する際に、はんだが第1及び第2のバンプ120、125の外方に流れるのを阻止している。   The capacitor part 116 is covered with an inorganic protective film 126 and an organic protective film 127, and the organic protective film 127 is further covered with an organic resin film 128. The organic resin film 128 has a function as a solder resist, and when the external electronic component is solder-connected to the first and second bumps 120 and 125, the solder is outside the first and second bumps 120 and 125. The flow is stopped.

特開2004-214589号公報JP 2004-214589 A 特開2007-81325号公報JP 2007-81325 A

しかしながら、特許文献1及び2は、いずれも最外層が有機系の樹脂膜、すなわち有機樹脂膜110、128で被覆されており、したがってこれら有機樹脂膜110、128が周辺環境に晒されることとなる。このため、有機樹脂膜110、127、128が、周辺環境の水分を吸湿して膨張すると、応力が発生するおそれがある。そしてこの応力に起因して第1の引出電極105、120及び第2の引出電極107、124が無機保護膜109、126や有機保護膜110、127から剥離し、その結果、これら引出電極105、107、120、124と無機又は有機の保護膜109、126、110、127との界面から水分が浸入し、薄膜キャパシタの特性が劣化するおそれがある。   However, in each of Patent Documents 1 and 2, the outermost layer is covered with an organic resin film, that is, organic resin films 110 and 128, and therefore, these organic resin films 110 and 128 are exposed to the surrounding environment. . For this reason, when the organic resin films 110, 127, and 128 absorb moisture from the surrounding environment and expand, stress may be generated. Due to this stress, the first extraction electrodes 105 and 120 and the second extraction electrodes 107 and 124 are peeled off from the inorganic protective films 109 and 126 and the organic protective films 110 and 127. As a result, the extraction electrodes 105, There is a possibility that moisture may permeate from the interfaces between the protective films 107, 120, and 124 and the inorganic or organic protective films 109, 126, 110, and 127 to deteriorate the characteristics of the thin film capacitor.

しかも、引出電極も周辺環境に晒されるか(特許文献1)、有機樹脂膜で被覆されているため(特許文献2)、周辺環境から吸った水分により電極腐食や界面の劣化が生じ、薄膜キャパシタの特性劣化を招くおそれがある。   Moreover, since the extraction electrode is also exposed to the surrounding environment (Patent Document 1) or is covered with an organic resin film (Patent Document 2), the moisture absorbed from the surrounding environment causes electrode corrosion and interface deterioration, resulting in a thin film capacitor. There is a risk of deteriorating the characteristics.

本発明はこのような事情に鑑みなされたものであって、周辺環境の水分を吸湿することもなく、良好な信頼性を有する耐湿性の向上した薄膜キャパシタを提供することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a thin film capacitor with improved moisture resistance having good reliability without absorbing moisture in the surrounding environment.

上記目的を達成するために本発明に係る薄膜キャパシタは、誘電体薄膜の上下両面に電極膜が形成された少なくとも一つ以上の容量発生部を有するキャパシタ部と、外表面が有機材料で形成されて前記キャパシタ部を被覆する少なくとも一層以上の絶縁保護膜と、前記絶縁保護膜を貫通し、かつ前記容量発生部を構成する前記電極膜のうちの一方の電極膜に電気的に接続されると共に他方の電極膜と電気的に絶縁された一対の引出電極とを備え、前記引出電極は、外部電子部品との接続部位を除く部位が無機保護膜で被覆されていることを特徴としている。   In order to achieve the above object, a thin film capacitor according to the present invention includes a capacitor portion having at least one capacitance generating portion in which electrode films are formed on both upper and lower surfaces of a dielectric thin film, and an outer surface formed of an organic material. And at least one insulating protective film covering the capacitor portion and electrically connected to one of the electrode films that penetrate the insulating protective film and constitute the capacitance generating portion The other electrode film is provided with a pair of extraction electrodes electrically insulated, and the extraction electrode is characterized in that a portion excluding a connection portion with an external electronic component is covered with an inorganic protective film.

また、本発明の薄膜キャパシタは、前記無機保護膜が、有機保護膜で被覆されていることを特徴としている。   The thin film capacitor of the present invention is characterized in that the inorganic protective film is covered with an organic protective film.

さらに、本発明の薄膜キャパシタは、前記キャパシタ部が、最上層の電極膜の上面に前記誘電体薄膜と同一材料からなる絶縁体薄膜が形成されていることを特徴としている。   Furthermore, the thin film capacitor of the present invention is characterized in that the capacitor portion is formed with an insulator thin film made of the same material as the dielectric thin film on the upper surface of the uppermost electrode film.

上記薄膜キャパシタによれば、誘電体薄膜の上下両面に電極膜が形成された少なくとも一つ以上の容量発生部を有するキャパシタ部と、外表面が有機材料で形成されて前記キャパシタ部を被覆する少なくとも一層以上の絶縁保護膜と、前記絶縁保護膜を貫通し、かつ前記容量発生部を構成する前記電極膜のうちの一方の電極膜に電気的に接続されると共に他方の電極膜と電気的に絶縁された一対の引出電極とを備え、前記引出電極は、外部電子部品との接続部位を除く部位が無機保護膜で被覆されているので、外表面が有機材料で形成された保護膜が周辺環境に晒されることがない。したがって、有機系絶縁膜の吸湿・膨張に起因して応力が発生するのを回避することができ、引出電極が絶縁膜から剥離するのを防止することができる。   According to the thin film capacitor, at least one capacitor generating portion having electrode films formed on both upper and lower surfaces of the dielectric thin film, and at least an outer surface formed of an organic material covering the capacitor portion. One or more insulating protective films, and electrically connected to one electrode film of the electrode films that penetrate the insulating protective film and constitute the capacitance generating portion and electrically connect to the other electrode film A pair of insulated extraction electrodes, and the extraction electrode is covered with an inorganic protective film except for a portion connected to an external electronic component, so that a protective film whose outer surface is formed of an organic material There is no exposure to the environment. Therefore, it is possible to avoid the occurrence of stress due to moisture absorption and expansion of the organic insulating film, and it is possible to prevent the extraction electrode from peeling from the insulating film.

そして、このように耐湿性が向上することから、キャパシタ部に水分が浸入するのを効果的に抑制することができ、電極腐食や界面劣化を防止することができる。   And since moisture resistance improves in this way, it can suppress effectively that a water | moisture content permeates into a capacitor part, and can prevent electrode corrosion and interface degradation.

前記無機保護膜が、有機保護膜で被覆されているので、実装時に使用するはんだによる引出電極の腐食をより効果的に防止することができる。   Since the inorganic protective film is covered with the organic protective film, corrosion of the extraction electrode by the solder used during mounting can be more effectively prevented.

また、前記キャパシタ部が、最上層の電極膜の上面に前記誘電体薄膜と同一材料からなる絶縁体薄膜が形成されているので、絶縁膜の成分が誘電体薄膜にまで拡散して特性低下を招くのを回避することができ、したがってキャパシタ部の絶縁抵抗が低下するのを抑制することができる。   In addition, since the capacitor part is formed with an insulator thin film made of the same material as the dielectric thin film on the upper surface of the uppermost electrode film, the components of the insulating film diffuse to the dielectric thin film and the characteristics are degraded. Therefore, it is possible to prevent the insulation resistance of the capacitor portion from being lowered.

本発明に係る薄膜キャパシタの一実施の形態を模式的に示す断面図である。1 is a cross-sectional view schematically showing an embodiment of a thin film capacitor according to the present invention. 上記薄膜キャパシタの製造方法を示す製造工程図(1/2)である。It is a manufacturing process figure (1/2) which shows the manufacturing method of the said thin film capacitor. 上記薄膜キャパシタの製造方法を示す製造工程図(2/2)である。It is a manufacturing process figure (2/2) which shows the manufacturing method of the said thin film capacitor. 特許文献1に記載された薄膜キャパシタの断面図である。1 is a cross-sectional view of a thin film capacitor described in Patent Document 1. FIG. 特許文献2に記載された薄膜キャパシタの断面図である。It is sectional drawing of the thin film capacitor described in patent document 2. FIG.

次に、本発明の実施の形態を図面に基づき詳説する。   Next, embodiments of the present invention will be described in detail with reference to the drawings.

図1は本発明に係る薄膜キャパシタの一実施の形態を模式的に示した断面図である。   FIG. 1 is a sectional view schematically showing an embodiment of a thin film capacitor according to the present invention.

この薄膜キャパシタは、SiOからなる酸化物層1が表面に形成されたSi単結晶基板(以下、単に「Si基板」という。)2上に密着層3が形成され、該密着層3の上面には第1の電極膜4、誘電体薄膜5、及び第2の電極膜6が順次形成され、さらに第2の電極膜6の表面には前記誘電体薄膜5と同一材料からなる絶縁体薄膜7が形成されている。そして、第1の電極膜4、誘電体薄膜5、第2の電極膜6で容量発生部を形成し、該容量発生部と絶縁体薄膜7とでキャパシタ部8を形成している。 In this thin film capacitor, an adhesion layer 3 is formed on a Si single crystal substrate (hereinafter simply referred to as “Si substrate”) 2 on which an oxide layer 1 made of SiO 2 is formed, and an upper surface of the adhesion layer 3 is formed. The first electrode film 4, the dielectric thin film 5, and the second electrode film 6 are sequentially formed, and the insulator thin film made of the same material as the dielectric thin film 5 is further formed on the surface of the second electrode film 6. 7 is formed. The first electrode film 4, the dielectric thin film 5, and the second electrode film 6 form a capacitance generating portion, and the capacitance generating portion and the insulating thin film 7 form a capacitor portion 8.

キャパシタ部8は二層構造の絶縁膜9、すなわち膜厚200〜1000nmの無機絶縁膜10と膜厚2000〜10000nmの有機絶縁膜11とで上面及び側面が被覆されている。そして、有機絶縁膜11で後述する第1及び第2の外部接続電極からの機械的応力を吸収すると共に、無機絶縁膜10で有機絶縁膜11から放出される水分がキャパシタ部8に浸入するのを防いでいる。   The capacitor unit 8 is covered on the upper surface and side surfaces with an insulating film 9 having a two-layer structure, that is, an inorganic insulating film 10 having a thickness of 200 to 1000 nm and an organic insulating film 11 having a thickness of 2000 to 10,000 nm. Then, the organic insulating film 11 absorbs mechanical stress from first and second external connection electrodes, which will be described later, and moisture released from the organic insulating film 11 enters the capacitor unit 8 by the inorganic insulating film 10. Is preventing.

第1の引出電極12及び第2の引出電極13は、互いに電気的に絶縁されると共に、絶縁膜9を貫通し、第1の引出電極12は第1の電極膜4に電気的に接続され、第2の引出電極13は第2の電極膜6に電気的に接続されている。   The first extraction electrode 12 and the second extraction electrode 13 are electrically insulated from each other and penetrate the insulating film 9, and the first extraction electrode 12 is electrically connected to the first electrode film 4. The second extraction electrode 13 is electrically connected to the second electrode film 6.

第1及び第2の引出電極12、13の上面には第1及第2の外部接続電極14、15が形成され、LSI等の外部電子部品がはんだ接続可能に構成されている。   First and second external connection electrodes 14 and 15 are formed on the top surfaces of the first and second extraction electrodes 12 and 13 so that external electronic components such as LSI can be connected by soldering.

第1及び第2の電極膜4、6に使用される導電性材料としては、導電性が良好で耐酸化性に優れた高融点の貴金属材料、例えば、Pt、Auを好んで使用することができる。尚、この第1及び第2の電極膜4、6の膜厚は、適宜の薄膜であれば特に限定されるものではないが、好ましくは100〜500nmに設定される。   As the conductive material used for the first and second electrode films 4 and 6, it is preferable to use a high melting point noble metal material having good conductivity and excellent oxidation resistance, for example, Pt and Au. it can. The film thicknesses of the first and second electrode films 4 and 6 are not particularly limited as long as they are appropriate thin films, but are preferably set to 100 to 500 nm.

また、誘電体薄膜5及び絶縁体薄膜7に使用される薄膜材料としては、高誘電率を有する誘電体材料が使用される。具体的には、(Ba,Sr)TiO(以下、「BST」という。)、SrTiO、BaTiOや、Pb(Zr,Ti)O、SrBiTi15等のビスマス層状化合物等を使用することができるが、これらの中ではBSTが好んで使用される。 Moreover, as a thin film material used for the dielectric thin film 5 and the insulator thin film 7, a dielectric material having a high dielectric constant is used. Specifically, bismuth layered compounds such as (Ba, Sr) TiO 3 (hereinafter referred to as “BST”), SrTiO 3 , BaTiO 3 , Pb (Zr, Ti) O 3 , SrBi 4 Ti 4 O 15 , etc. Of these, BST is preferably used.

また、誘電体薄膜5の膜厚としては、所望の静電容量を確保できるような膜厚であれば特に限定されるものではないが、好ましくは80〜150nm程度に設定される。   The thickness of the dielectric thin film 5 is not particularly limited as long as a desired electrostatic capacity can be ensured, but is preferably set to about 80 to 150 nm.

さらに、絶縁体薄膜7の膜厚としては、絶縁膜9の成分が誘電体薄膜5にまで拡散して特性低下を招かないような膜厚であれば特に限定されるものではないが、誘電体薄膜5と同様、好ましくは80〜150nm程度に設定される。   Further, the thickness of the insulator thin film 7 is not particularly limited as long as the component of the insulator film 9 is diffused to the dielectric thin film 5 and does not cause deterioration in characteristics. Like the thin film 5, it is preferably set to about 80 to 150 nm.

また、第1及び第2の引出電極12、13は、Ti等で形成された第1層とCu等で形成された第2層からなる二層構造とされ、第1層は、例えば100nmに形成され、第2層は、例えば1000nmに形成される。   The first and second extraction electrodes 12 and 13 have a two-layer structure including a first layer formed of Ti or the like and a second layer formed of Cu or the like. The first layer has a thickness of, for example, 100 nm. The second layer is formed to have a thickness of 1000 nm, for example.

また、外部接続電極14、15は、Ni等で形成された第1層とAu等で形成された第2層とからなる二層構造とされ、第1層は、例えば2000nmに形成され、第2層は、例えば200nmに形成される。   The external connection electrodes 14 and 15 have a two-layer structure including a first layer formed of Ni or the like and a second layer formed of Au or the like, and the first layer is formed to 2000 nm, for example. The two layers are formed to 200 nm, for example.

そして、本薄膜キャパシタは、第1及び第2の引出電極12、13の外部接続電極14、15の形成部位を除く上面を覆うように膜厚200〜1000nmの無機保護膜16が形成され、かつ該無機保護膜16の表面には膜厚が2000〜10000nmの有機保護膜17が形成されている。   In this thin film capacitor, the inorganic protective film 16 having a thickness of 200 to 1000 nm is formed so as to cover the upper surface of the first and second extraction electrodes 12 and 13 excluding the site where the external connection electrodes 14 and 15 are formed, and An organic protective film 17 having a thickness of 2000 to 10,000 nm is formed on the surface of the inorganic protective film 16.

尚、無機絶縁膜10及び無機保護膜16としては、SiN、SiO、Al、TiO等を使用することができ、有機絶縁膜11及び有機保護膜17としては、ポリイミド樹脂やエポキシ樹脂等を使用することができる。 SiN x , SiO 2 , Al 2 O 3 , TiO 2 or the like can be used as the inorganic insulating film 10 and the inorganic protective film 16, and polyimide resin or organic protective film 17 can be used as the organic insulating film 11 and the organic protective film 17. An epoxy resin or the like can be used.

次に、上記薄膜キャパシタの製造方法を図2及び図3に基づき詳述する。   Next, a method for manufacturing the thin film capacitor will be described in detail with reference to FIGS.

まず、図2(a)に示すように、Si基板2に熱酸化処理を施し、膜厚500〜1000nmのSiOからなる酸化物層1を形成する。 First, as shown in FIG. 2A, a thermal oxidation process is performed on the Si substrate 2 to form an oxide layer 1 made of SiO 2 having a thickness of 500 to 1000 nm.

次いで、化学溶液堆積(Chemical Solution Deposition;以下「CSD」という。)法により酸化物層1上に膜厚10〜100nmの密着層3を形成する。密着層3としては、BST、SrTiO、BaTiOや、Pb(Zr,Ti)O等のペロブスカイト化合物、SrBiTi15等のビスマス層状化合物等を使用することができるが、誘電体層と同材料が望ましい。例えば、BST膜を形成する場合は、Ba、Sr、Tiが、モル比で例えばBa:Sr:Ti=7:3:10に配合された成膜原料溶液を用意する。そして、この成膜原料溶液を酸化物層1上に塗布し、300〜400℃のホットプレ−ト上で乾燥させ、600〜700℃の温度で10〜60分間、熱処理を行って結晶化させ、BST膜を形成する。 Next, an adhesion layer 3 having a thickness of 10 to 100 nm is formed on the oxide layer 1 by a chemical solution deposition (hereinafter referred to as “CSD”) method. As the adhesion layer 3, BST, SrTiO 3 , BaTiO 3 , perovskite compounds such as Pb (Zr, Ti) O 3 , bismuth layered compounds such as SrBi 4 Ti 4 O 15, etc. can be used. The same material as the layer is desirable. For example, when forming a BST film, a film forming raw material solution in which Ba, Sr, and Ti are mixed at a molar ratio of, for example, Ba: Sr: Ti = 7: 3: 10 is prepared. And this film-forming raw material solution is applied on the oxide layer 1, dried on a hot plate at 300 to 400 ° C., and subjected to heat treatment at a temperature of 600 to 700 ° C. for 10 to 60 minutes for crystallization, A BST film is formed.

次に、第1の導電層4′、第1の絶縁体層5′、第2の導電層6′及び第2の絶縁体層7′を順次成膜する。具体的には、RFマグネトロンスパッタ法により膜厚100〜500nmのPtやAuからなる第1の導電層4′を形成し、次いで、密着層3と同様、CSD法によりBST等からなる膜厚80〜150nmの第1の絶縁体層5′を形成し、その後、第1の導電層4′と同様、RFマグネトロンスパッタ法により膜厚100〜500nmのPtやAuからなる第2の導電層6′を形成する。さらに、CSD法によりBST等からなる膜厚80〜150nmの第2の絶縁体層7′を形成する。   Next, a first conductive layer 4 ', a first insulator layer 5', a second conductive layer 6 ', and a second insulator layer 7' are sequentially formed. Specifically, a first conductive layer 4 ′ made of Pt or Au having a film thickness of 100 to 500 nm is formed by RF magnetron sputtering, and then a film thickness 80 made of BST or the like is formed by CSD as in the case of the adhesion layer 3. A first insulator layer 5 'having a thickness of ˜150 nm is formed, and then a second conductive layer 6 ′ made of Pt or Au having a thickness of 100 to 500 nm is formed by RF magnetron sputtering as in the case of the first conductive layer 4 ′. Form. Further, a second insulator layer 7 'having a film thickness of 80 to 150 nm made of BST or the like is formed by the CSD method.

次に、フォトリソグラフィー技術及びアルゴンイオンミリング法を使用し、図2(b)に示すように、絶縁体薄膜7、第2の電極膜6、誘電体薄膜5、及び第1の電極膜4を作製する。すなわち、フォトレジストを塗布してプリベークした後、フォトマスクを介して紫外光をフォトレジストに照射し、露光、現像、ポストベークを行なってフォトマスクパターンをレジストパターンに転写する。次いで、アルゴンイオンミリング法によりアルゴンイオンをエッチング面に衝突させて第2の絶縁体層7′、第2の導電層6′、第1の絶縁体層5′、第1の導電層4′、密着層3の所定領域をエッチングし、絶縁体薄膜7、第2の電極膜6、誘電体薄膜5及び第1の電極膜4を順次形成し、これによりキャパシタ部8が作製される。   Next, using the photolithography technique and the argon ion milling method, as shown in FIG. 2B, the insulator thin film 7, the second electrode film 6, the dielectric thin film 5, and the first electrode film 4 are formed. Make it. That is, after a photoresist is applied and prebaked, the photoresist is irradiated with ultraviolet light through a photomask, and exposure, development, and postbaking are performed to transfer the photomask pattern to the resist pattern. Next, argon ions are made to collide with the etching surface by an argon ion milling method so that the second insulator layer 7 ', the second conductive layer 6', the first insulator layer 5 ', the first conductive layer 4', A predetermined region of the adhesion layer 3 is etched to sequentially form the insulator thin film 7, the second electrode film 6, the dielectric thin film 5, and the first electrode film 4, whereby the capacitor unit 8 is manufactured.

そしてこの後、このキャパシタ部8を800〜900℃の温度で約30分間熱処理する。   Thereafter, the capacitor portion 8 is heat-treated at a temperature of 800 to 900 ° C. for about 30 minutes.

次に、キャパシタ部8の上面及び側面、密着層3の側面を覆うように、スパッタリング法により膜厚200〜1000nmの無機材料からなる絶縁層を形成し、次いで、スピンコ−ト法で感光性樹脂材料を、前記絶縁層を覆うように塗布し、その後、125℃の温度で5分間加熱し、露光、現像処理を行った後、350℃で1時間程度加熱し、膜厚が2000〜10000nmの所定パターンの有機材料からなる絶縁層を形成する。   Next, an insulating layer made of an inorganic material having a film thickness of 200 to 1000 nm is formed by a sputtering method so as to cover the upper surface and the side surface of the capacitor unit 8 and the side surface of the adhesion layer 3, and then a photosensitive resin is formed by a spin coating method. The material is applied so as to cover the insulating layer, and then heated at a temperature of 125 ° C. for 5 minutes, exposed and developed, and then heated at 350 ° C. for about 1 hour. An insulating layer made of an organic material having a predetermined pattern is formed.

次に、有機材料からなる絶縁層をマスクとし、CHFガスを用い無機材料からなる絶縁層9及びSiOからなる酸化物層1をドライエッチングし、図2(c)に示すように、無機絶縁膜10及び有機絶縁膜11からなる絶縁膜9を形成し、第1の電極膜4及び第2の電極膜6の一部を表面露出させる。 Next, using the insulating layer made of an organic material as a mask, the insulating layer 9 made of an inorganic material and the oxide layer 1 made of SiO 2 are dry-etched using CHF 3 gas, and as shown in FIG. An insulating film 9 composed of the insulating film 10 and the organic insulating film 11 is formed, and parts of the first electrode film 4 and the second electrode film 6 are exposed on the surface.

次に、RFマグネトロンスパッタ法を使用し、第1及び第2の引出電極12、13となるべき2層の金属層を形成し、次いで、電解めっきを行って、二層構造のめっき皮膜を形成し、第1及び第2の外部接続電極14、15を形成する。そしてこの後、上述したフォトリソグラフィー技術を使用してフォトマスクパターンをレジストパターンに転写し、アルゴンイオンミリング法を使用してエッチングし、これにより、図3(d)に示すように、第1及び第2の外部接続電極14、15を上面に有する第1及び第2の引出電極12、13を形成する。   Next, using RF magnetron sputtering, two metal layers to be the first and second extraction electrodes 12 and 13 are formed, and then electroplating is performed to form a two-layered plating film Then, the first and second external connection electrodes 14 and 15 are formed. Thereafter, the photomask pattern is transferred to the resist pattern using the photolithography technique described above, and etched using an argon ion milling method. As a result, as shown in FIG. First and second extraction electrodes 12 and 13 having second external connection electrodes 14 and 15 on the upper surface are formed.

次に、図3(e)に示すように、スパッタリング法により第1及び第2の外部接続電極14、15の上面、絶縁膜9の上面及び側面、SiOからなる酸化物層1の側面を覆うように膜厚200〜1000nmの無機材料からなる絶縁層16′を成膜する。次いで、スピンコ−ト法で感光性樹脂材料を前記絶縁層を覆うように塗布し、その後、125℃の温度で5分間加熱し、露光、現像処理を行った後、350℃で1時間程度加熱し、膜厚が2000〜10000nmの有機保護膜17を形成する。 Next, as shown in FIG. 3E, the upper surfaces of the first and second external connection electrodes 14 and 15, the upper and side surfaces of the insulating film 9, and the side surface of the oxide layer 1 made of SiO 2 are formed by sputtering. An insulating layer 16 'made of an inorganic material having a thickness of 200 to 1000 nm is formed so as to cover it. Next, a photosensitive resin material is applied by spin coating so as to cover the insulating layer, and then heated at 125 ° C. for 5 minutes, exposed and developed, and then heated at 350 ° C. for about 1 hour. Then, the organic protective film 17 having a film thickness of 2000 to 10000 nm is formed.

次に、有機保護膜17をマスクとし、CHFガスを用い無機材料からなる絶縁層16′をドライエッチングし、これにより図3(f)に示すように、外部接続電極14、15が表面露出し、無機保護膜16が形成され、薄膜キャパシタが得られる。 Next, using the organic protective film 17 as a mask, the insulating layer 16 'made of an inorganic material is dry-etched using CHF 3 gas, whereby the external connection electrodes 14 and 15 are exposed to the surface as shown in FIG. And the inorganic protective film 16 is formed and a thin film capacitor is obtained.

このように本実施の形態では、第1及び第2の引出電極12、13は、外部電子部品との接続部位を除く部位が無機保護膜16で被覆されているので、有機絶縁膜11が周辺環境に晒されることがない。したがって、有機絶縁膜11の吸湿・膨張に起因して応力が発生するのを回避することができ、第1及び第2の引出電極12、13が保護膜9から剥離してキャパシタ部8に水分が浸入するのを防止することができる。また、このように耐湿性が向上するので、電極腐食や界面劣化を防止することができる。   As described above, in the present embodiment, the first and second extraction electrodes 12 and 13 are covered with the inorganic protective film 16 except for the connection portion with the external electronic component. There is no exposure to the environment. Therefore, it is possible to avoid the occurrence of stress due to moisture absorption / expansion of the organic insulating film 11, and the first and second extraction electrodes 12, 13 are peeled off from the protective film 9 to cause moisture in the capacitor unit 8. Can be prevented from entering. Further, since the moisture resistance is improved as described above, electrode corrosion and interface deterioration can be prevented.

しかも、無機保護膜16が、有機保護膜17で被覆されているので、実装時に使用するはんだによる第1及び第2の引出電極12、13の腐食をより効果的に防止することができる。   And since the inorganic protective film 16 is coat | covered with the organic protective film 17, the corrosion of the 1st and 2nd extraction electrodes 12 and 13 by the solder used at the time of mounting can be prevented more effectively.

また、キャパシタ部8は、第2の電極膜6の上面に絶縁体薄膜7が形成されているので、無機絶縁膜10の成分が誘電体薄膜5にまで拡散して特性低下を招くのを回避することができ、したがってキャパシタ部8の絶縁抵抗が低下するのを抑制することができる。   In addition, since the insulating thin film 7 is formed on the upper surface of the second electrode film 6 in the capacitor unit 8, it is avoided that components of the inorganic insulating film 10 are diffused into the dielectric thin film 5 and the characteristics are deteriorated. Therefore, it is possible to suppress a decrease in the insulation resistance of the capacitor unit 8.

尚、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態で示した各層の膜厚、形成方法、形成条件等は単なる例示であって、薄膜キャパシタとして所期の機能を損なわない範囲で任意に変更可能であるのはいうまでもない。   The present invention is not limited to the above embodiment. For example, the film thickness, formation method, formation conditions, and the like of each layer shown in the above embodiment are merely examples, and it goes without saying that the thin film capacitor can be arbitrarily changed within a range that does not impair the intended function. Absent.

また、上記実施の形態では、キャパシタ部8が、一つの容量発生部を有する単層構造の場合について説明したが、二つ以上の容量発生部を有する多層構造の場合にも同様に適用できるのはいうまでもない。   Further, in the above embodiment, the case where the capacitor unit 8 has a single layer structure having one capacitance generation unit has been described. However, the present invention can be similarly applied to a multilayer structure having two or more capacitance generation units. Needless to say.

次に、本発明の実施例を説明する。   Next, examples of the present invention will be described.

上述した発明を実施するための形態に即して実施例試料を作製した。   Example samples were produced in accordance with the above-described embodiment for carrying out the invention.

表1は、各層の形成材料、膜厚、形成方法を示している。   Table 1 shows the forming material, film thickness, and forming method of each layer.

Figure 2010225849
Figure 2010225849

また、無機保護膜及び有機保護膜を形成しなかった以外は、実施例試料と同様の方法・手順により比較例試料を作製した。   Moreover, the comparative example sample was produced with the method and procedure similar to an Example sample except not having formed the inorganic protective film and the organic protective film.

そして、実施例試料及び比較例試料の各5個について、PCT(Pressure Cooker Test)を行い、信頼性を評価した。すなわち、温度121℃、相対湿度85%の高温多湿下、48時間放置し、短絡の有無、静電容量の低下率、及び抵抗値の低下率により、信頼性を評価した。   Then, PCT (Pressure Cooker Test) was performed on each of the five examples and comparative samples, and the reliability was evaluated. That is, it was left for 48 hours under a high temperature and humidity of 121 ° C. and a relative humidity of 85%, and the reliability was evaluated by the presence or absence of a short circuit, the decrease rate of capacitance, and the decrease rate of resistance value.

ここで、短絡テスト評価は、外部接続電極間を導通チェックして評価した。静電容量の評価は、PCT前後の静電容量を静電容量計で測定し、静電容量が10%以上低下したものを不良品と判定した。抵抗値の評価は、PCT前後の抵抗値を抵抗計で測定し、抵抗値が10%以上低下したものを不良品と判定した。   Here, the short-circuit test evaluation was performed by conducting a continuity check between the external connection electrodes. For the evaluation of the capacitance, the capacitance before and after the PCT was measured with a capacitance meter, and a product whose capacitance decreased by 10% or more was determined as a defective product. For the evaluation of the resistance value, the resistance value before and after the PCT was measured with an ohmmeter, and the resistance value was determined to be defective if it decreased by 10% or more.

表2は、5個中の不良品個数を示している。   Table 2 shows the number of defective products among the five.

Figure 2010225849
Figure 2010225849

表2から明らかなように実施例試料及び比較例試料共、短絡は生じず、静電容量の低下率も10%以内で良好であった。   As is clear from Table 2, in the example sample and the comparative example sample, no short circuit occurred, and the rate of decrease in capacitance was good within 10%.

しかしながら、比較例試料は、抵抗値が5個中2個で10%以上低下した。   However, the resistance value of the comparative sample decreased by 10% or more at 2 out of 5 samples.

これに対し本発明の実施例試料は、抵抗値が10%以上低下した試料はなく、耐湿性の向上を図れることが分かった。   On the other hand, the sample of the example of the present invention has no sample whose resistance value has decreased by 10% or more, and it was found that the moisture resistance can be improved.

周囲環境によって吸湿、膨張しないので、高温多湿下での用途に適した薄膜キャパシタを提供できる。   Since it does not absorb moisture or expand depending on the surrounding environment, a thin film capacitor suitable for use under high temperature and high humidity can be provided.

4 第1の電極膜
5 誘電体薄膜
6 第2の電極膜
7 絶縁体薄膜
8 キャパシタ部
9 絶縁膜
10 無機絶縁膜
11 有機絶縁膜
12 第1の引出電極
13 第2の引出電極
14 第1の外部接続電極
15 第2の外部接続電極
16 無機保護膜
17 有機保護膜
4 First electrode film 5 Dielectric thin film 6 Second electrode film 7 Insulator thin film 8 Capacitor portion 9 Insulating film 10 Inorganic insulating film 11 Organic insulating film 12 First extraction electrode 13 Second extraction electrode 14 First extraction film 14 External connection electrode 15 Second external connection electrode 16 Inorganic protective film 17 Organic protective film

Claims (3)

第1の誘電体薄膜の下面に第1の電極膜が形成されると共に前記第1の誘電体薄膜の上面に第2の電極膜が形成されたキャパシタ部と、外表面が有機材料で形成されて前記キャパシタ部を被覆する少なくとも一層以上の絶縁保護膜と、該絶縁保護膜を貫通して前記第1及び第2の電極膜のうちのいずれか一方に電気的に接続されると共に、互いに電気的に絶縁された第1及び第2の引出電極とを備え、
前記第1及び第2の引出電極は、外部電子部品との接続部位を除く部位が無機保護膜で被覆されていることを特徴とする薄膜キャパシタ。
A capacitor portion having a first electrode film formed on the lower surface of the first dielectric thin film and a second electrode film formed on the upper surface of the first dielectric thin film, and an outer surface formed of an organic material. And at least one insulating protective film covering the capacitor portion, and electrically connected to one of the first and second electrode films through the insulating protective film and electrically connected to each other. First and second extraction electrodes electrically insulated,
The first and second extraction electrodes are covered with an inorganic protective film except for a connection portion with an external electronic component.
前記無機保護膜が、有機保護膜で被覆されていることを特徴とする請求項1記載の薄膜キャパシタ。   2. The thin film capacitor according to claim 1, wherein the inorganic protective film is covered with an organic protective film. 前記キャパシタ部は、前記第2の電極膜の上面には前記第1の誘電体薄膜と同一材料からなる第2の誘電体薄膜が形成されていることを特徴とする請求項1又は請求項2記載の薄膜キャパシタ。   3. The capacitor part, wherein a second dielectric thin film made of the same material as the first dielectric thin film is formed on an upper surface of the second electrode film. The thin film capacitor described.
JP2009071524A 2009-03-24 2009-03-24 Thin film capacitor Pending JP2010225849A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009071524A JP2010225849A (en) 2009-03-24 2009-03-24 Thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009071524A JP2010225849A (en) 2009-03-24 2009-03-24 Thin film capacitor

Publications (1)

Publication Number Publication Date
JP2010225849A true JP2010225849A (en) 2010-10-07

Family

ID=43042724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009071524A Pending JP2010225849A (en) 2009-03-24 2009-03-24 Thin film capacitor

Country Status (1)

Country Link
JP (1) JP2010225849A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167619A (en) * 2016-04-26 2016-09-15 株式会社村田製作所 Electronic component
US10340088B2 (en) 2017-02-21 2019-07-02 Tdk Corporation Thin-film capacitor
US10410793B2 (en) 2016-05-19 2019-09-10 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor and method of manufacturing the same
US10483345B2 (en) 2017-02-13 2019-11-19 Tdk Corporation Electronic component embedded substrate
US10813220B2 (en) 2017-02-13 2020-10-20 Tdk Corporation Electronic component embedded substrate
US11114249B2 (en) 2017-02-21 2021-09-07 Tdk Corporation Thin-film capacitor
US11276531B2 (en) 2017-05-31 2022-03-15 Tdk Corporation Thin-film capacitor and method for manufacturing thin-film capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081325A (en) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd Thin film capacitor
JP2008004734A (en) * 2006-06-22 2008-01-10 Nec Corp Integrated passive element, and multi-layer wiring substrate incorporating the same
JP2008010875A (en) * 2006-06-28 2008-01-17 Gennum Corp Hermetic passivation layer structure for capacitor with perovskite phase or pyrochlore phase dielectrics
JP2008294008A (en) * 2005-07-15 2008-12-04 Murata Mfg Co Ltd Thin film capacitor and method for manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294008A (en) * 2005-07-15 2008-12-04 Murata Mfg Co Ltd Thin film capacitor and method for manufacturing same
JP2007081325A (en) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd Thin film capacitor
JP2008004734A (en) * 2006-06-22 2008-01-10 Nec Corp Integrated passive element, and multi-layer wiring substrate incorporating the same
JP2008010875A (en) * 2006-06-28 2008-01-17 Gennum Corp Hermetic passivation layer structure for capacitor with perovskite phase or pyrochlore phase dielectrics

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167619A (en) * 2016-04-26 2016-09-15 株式会社村田製作所 Electronic component
US10410793B2 (en) 2016-05-19 2019-09-10 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor and method of manufacturing the same
US10483345B2 (en) 2017-02-13 2019-11-19 Tdk Corporation Electronic component embedded substrate
US10813220B2 (en) 2017-02-13 2020-10-20 Tdk Corporation Electronic component embedded substrate
US10340088B2 (en) 2017-02-21 2019-07-02 Tdk Corporation Thin-film capacitor
US11114249B2 (en) 2017-02-21 2021-09-07 Tdk Corporation Thin-film capacitor
US11276531B2 (en) 2017-05-31 2022-03-15 Tdk Corporation Thin-film capacitor and method for manufacturing thin-film capacitor

Similar Documents

Publication Publication Date Title
JP5344197B2 (en) Dielectric thin film element and manufacturing method thereof
JP3966208B2 (en) Thin film capacitor and manufacturing method thereof
JP5093327B2 (en) Thin film capacitor
JP2010225849A (en) Thin film capacitor
JP4708407B2 (en) Capacitor-embedded printed circuit board and manufacturing method thereof
JP5376186B2 (en) Dielectric thin film element, antifuse element, and method of manufacturing dielectric thin film element
JP5287644B2 (en) Thin film capacitor
JP2006210776A (en) Package substrate with built-in capacitor and its manufacturing method
JP2007227874A (en) Thin-film capacitor and its manufacturing method
JP5299158B2 (en) Dielectric thin film element
JP2009010114A (en) Dielectric thin-film capacitor
JP5803731B2 (en) Thin film element
US11516911B2 (en) Glass circuit board and stress relief layer
JP5098422B2 (en) Thin film electronic components
JP4793125B2 (en) Integrated passive element and multilayer wiring board with integrated passive element
JP2001015654A (en) Interposer, manufacturing thereof, and circuit module using the same
JP2001358248A (en) Circuit board incorporating capacitor, and method of manufacturing the same
JP7367804B2 (en) wiring structure
JP5929540B2 (en) Electronic components
JP4009078B2 (en) Thin film electronic components
JP4196351B2 (en) Film capacitor manufacturing method
JP2003347157A (en) Thin film electronic component
JP2003069185A (en) Circuit board containing capacitor
JP6610159B2 (en) Thin film capacitor
JP2001250885A (en) Circuit substrate with built-in capacitor and semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130515