JP2010225629A - 回路基板 - Google Patents

Abstract

【課題】硬質基板に実装される回路基板であって、硬質基板が撓んだとしても、硬質基板との間の接続が外れることを抑制できる回路基板を提供する。
【解決手段】積層体１１は、可撓性材料からなる複数の絶縁体層１８が積層されてなる。外部電極１４は、積層体１１の下面において、長辺Ｌ１に沿って並ぶように設けられている。外部電極１６は、積層体１１の下面において、長辺Ｌ１に平行な長辺Ｌ２に沿って並ぶように設けられている。グランド導体２０は、導電性材料からなる層が絶縁体層１８ｅ上に設けられてなる。導電性材料が設けられていない欠損部Ｓ１〜Ｓ３であって、ｚ軸方向から平面視したときに、長辺Ｌ１から長辺Ｌ２に向かって延在するスリット状の欠損部Ｓ１〜Ｓ３が、グランド導体２０に設けられている。
【選択図】図２

Description

本発明は、回路基板に関し、より特定的には、電子部品が実装される回路基板に関する。

従来の回路基板としては、例えば、特許文献１に記載のフレキシブル基板が知られている。図７は、特許文献１に記載のフレキシブル基板５００及びプリント配線基板５１０の平面図である。

フレキシブル基板５００は、基板本体５０１、固着用電極５０２及び端子電極５０４を備えている。基板本体５０１は、可撓性材料からなる長方形状の基板であり、長辺近傍が下方に折り曲げられた形状を有している。固着用電極５０２は、図示しない積層セラミック基板が実装されるランドである。端子電極５０４は、２つの長辺のそれぞれに沿って並ぶように設けられている。なお、図面が煩雑になることを避けるために、端子電極５０４には代表的なものにのみ参照符号を付してある。

また、プリント配線基板５１０は、基板本体５１１及び端子電極５１２を備えている。基板本体５１１は、硬質基板であり、基板本体５０１に比べて硬いため変形しにくい。端子電極５１２は、端子電極５０４に対応するように設けられている。なお、図面が煩雑になることを避けるために、端子電極５１２には代表的なものにのみ参照符号を付してある。

以上のように構成された、フレキシブル基板５００は、プリント配線基板５１０上に実装される。この際、端子電極５０４と端子電極５１２とが接続される。以上のようなフレキシブル基板５００によれば、基板本体５０１が可撓性を有している。そのため、落下等の衝撃によってプリント配線基板５１０が撓んだとしても、基板本体５０１が撓むことができるので、端子電極５０４と端子電極５１２とが外れることが抑制される。

しかしながら、フレキシブル基板５００では、端子電極５０４と端子電極５１２とが外れることを十分に抑制することは困難である。より詳細には、フレキシブル基板５００では、長辺に沿って並ぶように複数の端子電極５０４が設けられている。端子電極５０４は、基板本体５０１に比べて硬い。よって、フレキシブル基板５００は、基板本体５０１の短辺が湾曲する方向には撓みやすく、基板本体５０１の長辺が湾曲する方向には撓みにくい。更に、基板本体５０１は、長辺近傍が下方に折り曲げられた構造を有している。以上より、フレキシブル基板５００は、長辺が湾曲する方向には特に撓みにくい構造をとっている。そのため、フレキシブル基板５００では、依然として、落下時の衝撃などにより、端子電極５０４と端子電極５１２とが外れるおそれがある。

特開平７−２８３５０２号公報

そこで、本発明の目的は、硬質基板に実装される回路基板であって、硬質基板が撓んだとしても、硬質基板との間の接続が外れることを抑制できる回路基板を提供することである。

本発明の一形態に係る回路基板は、可撓性材料からなる複数の絶縁体層が積層されてなる積層体と、前記積層体の下面において、第１の辺に沿って並ぶように設けられている複数の第１の外部電極と、前記積層体の下面において、前記第１の辺に平行な第２の辺に沿って並ぶように設けられている複数の第２の外部電極と、導電性材料からなる層が前記絶縁体層上に設けられてなる第１の内部導体であって、グランド導体又はコンデンサ導体として機能する第１の内部導体と、を備えており、前記導電性材料が設けられていない第１の欠損部であって、積層方向から平面視したときに、前記第１の辺から前記第２の辺に向かって延在するスリット状の第１の欠損部が、前記第１の内部導体に設けられていること、を特徴とする。

本発明によれば、硬質基板が撓んだとしても、硬質基板との間の接続が外れることを抑制できる。

本発明の一実施形態に係る回路基板及び電子部品の外観斜視図である。 図１の回路基板の分解斜視図である。 図１の回路基板のＡ−Ａにおける断面構造図である。 回路基板をｚ軸方向の正方向側から透視した図である。 変形例に係るグランド導体が設けられた絶縁体層の外観斜視図である。 その他の実施形態に係る回路基板の分解斜視図である。 特許文献１に記載のフレキシブル基板及びプリント配線基板の平面図である。

以下に、本発明の実施形態に係る回路基板について図面を参照しながら説明する。
（回路基板の構成）
以下に、本発明の一実施形態に係る回路基板の構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る回路基板１０及び電子部品５０の外観斜視図である。図２は、図１の回路基板１０の分解斜視図である。図３は、図１の回路基板１０のＡ−Ａにおける断面構造図である。図１ないし図３において、回路基板１０の形成時に、絶縁体層が積層される方向を積層方向と定義する。そして、この積層方向をｚ軸方向とし、回路基板１０の長辺に沿った方向をｘ軸方向とし、回路基板１０の短辺に沿った方向をｙ軸方向とする。

回路基板１０は、図１及び図２に示すように、積層体１１、外部電極１２（１２ａ，１２ｂ），１４（１４ａ〜１４ｄ），１６（１６ａ〜１６ｄ）、グランド導体２０及びビアホール導体ｂ１〜ｂ１８を備えている。積層体１１は、図2に示すように、可撓性材料（例えば、液晶ポリマー等の熱可塑性樹脂）からなる長方形状の絶縁体層１８ａ〜１８ｆが積層されて構成されている。以下では、絶縁体層１８の表面とは、ｚ軸方向の正方向側の主面を指し、絶縁体層１８の裏面とは、ｚ軸方向の負方向側の主面を指すものとする。

また、積層体１１は、図３に示すように、コイルＬ及びコンデンサＣを内蔵している。コイルＬ及びコンデンサＣは、図２の絶縁体層１８ｂ〜１８ｄの表面に設けられた内部導体（図２では省略）により構成されている。なお、コイルＬ及びコンデンサＣの構成は、回路基板１０の構成において特に重要ではないので、これ以上の説明を省略する。

外部電極１２は、導電性材料（例えば、銅）からなる層であって、絶縁体層１８ａの表面に設けられている。外部電極１２ａ，１２ｂは、互いに間隔をあけた状態で設けられている。

外部電極１４は、図１に示すように、積層体１１の下面において、長辺Ｌ１に添って並ぶように設けられている。より詳細には、外部電極１４は、ｚ軸方向の最も負方向側に位置する絶縁体層１８ｆの裏面に設けられている。そして、外部電極１４ａ〜１４ｄが、長辺Ｌ１近傍において、ｘ軸方向の負方向側から正方向側へとこの順に等間隔に並んでいる。

外部電極１６は、図１に示すように、積層体１１の下面において、長辺Ｌ１に平行な長辺Ｌ２に添って並ぶように設けられている。より詳細には、外部電極１６は、ｚ軸方向の最も負方向側に位置する絶縁体層１８ｆの裏面に設けられている。そして、外部電極１６ａ〜１６ｄが、長辺Ｌ２近傍において、ｘ軸方向の負方向側から正方向側へとこの順に等間隔に並んでいる。

図４（ａ）は、回路基板１０をｚ軸方向の正方向側から透視した図である。図４（ｂ）は、長辺Ｌ１，Ｌ２が湾曲する方向に撓んだときの回路基板１０を示した図である。図４（ｃ）は、短辺Ｌ３，Ｌ４が湾曲する方向に撓んだときの回路基板１０を示した図である。外部電極１４ａ〜１４ｄはそれぞれ、外部電極１６ａ〜１６ｄと対をなしている。そして、外部電極１４と外部電極１６とは、図４（ａ）に示す領域Ｅ１〜Ｅ４を形成している。具体的には、領域Ｅ１は、外部電極１４ａと外部電極１６ａとにより挟まれて形成され、ｙ軸方向に延在している領域である。領域Ｅ２は、外部電極１４ｂと外部電極１６ｂとにより挟まれて形成され、ｙ軸方向に延在している領域である。領域Ｅ３は、外部電極１４ｃと外部電極１６ｃとにより挟まれて形成され、ｙ軸方向に延在している領域である。領域Ｅ４は、外部電極１４ｄと外部電極１６ｄとにより挟まれて形成され、ｙ軸方向に延在している領域である。

グランド導体２０は、積層体１１内に設けられ、接地電位が印加される。具体的には、グランド導体２０は、図２に示すように、絶縁体層１８ｅの表面に設けられている。該絶縁体層１８ｅは、外部電極１４，１６が設けられている絶縁体層１８ｆに隣接している。また、グランド導体２０は、比較的に大きな面積を有する導電性材料（例えば、銅等の金属箔）からなる層である。具体的には、グランド導体２０は、図４（ａ）に示すように、ｚ軸方向から平面視したときに、領域Ｅ１〜Ｅ４を跨ぐように設けられている。更に、グランド導体２０は、図４（ａ）に示すように、ｚ軸方向から平面視したときに、外部電極１４ｂ，１４ｃ，１６ｂ，１６ｃにも重なっている。

ところで、グランド導体２０には、導電性材料が設けられていない欠損部Ｓ１〜Ｓ３が設けられている。欠損部Ｓ１〜Ｓ３は、ｚ軸方向から平面視したときに、長辺Ｌ１から長辺Ｌ２に向かってｙ軸方向に延在するスリットである。欠損部Ｓ１〜Ｓ３は、図４（ａ）に示すように、ｚ軸方向から平面視したときに、領域Ｅ１〜Ｅ４の間に設けられている。より詳細には、欠損部Ｓ１は、ｚ軸方向から平面視したときに、領域Ｅ１と領域Ｅ２との中間に位置している。欠損部Ｓ２は、ｚ軸方向から平面視したときに、領域Ｅ２と領域Ｅ３との中間に位置している。欠損部Ｓ３は、ｚ軸方向から平面視したときに、領域Ｅ３と領域Ｅ４との中間に位置している。

ビアホール導体ｂ１〜ｂ１８は、外部電極１２，１４，１６、グランド導体２０、コイルＬ及びコンデンサＣを接続し、絶縁体層１８をｚ軸方向に貫通するように設けられている。具体的には、ビアホール導体ｂ１，ｂ２はそれぞれ、図２に示すように、絶縁体層１８ａをｚ軸方向に貫通しており、外部電極１２ａ，１２ｂに接続されている。また、ビアホール導体ｂ１，ｂ２は、絶縁体層１８ｂ〜１８ｄに設けられているコイルＬやコンデンサＣ等（図２には図示せず）にも接続されている。

ビアホール導体ｂ３〜ｂ１０は、図２に示すように、絶縁体層１８ｅをｚ軸方向に貫通している。ビアホール導体ｂ３，ｂ６，ｂ７，ｂ１０は、絶縁体層１８ｂ〜１８ｄに設けられているコイルＬやコンデンサＣ等（図２には図示せず）に接続されている。一方、ビアホール導体ｂ４，ｂ５，ｂ８，ｂ９は、グランド導体２０に接続されている。

ビアホール導体ｂ１１〜ｂ１８は、図２に示すように、絶縁体層１８ｆをｚ軸方向に貫通している。ビアホール導体ｂ１１〜ｂ１８はそれぞれ、外部電極１４ａ〜１４ｄ，１６ａ〜１６ｂに接続されていると共に、ビアホール導体ｂ３〜ｂ１０に接続されている。

以上のように構成された絶縁体層１８ａ〜１８ｆが積層されることにより、図１に示すような回路基板１０が得られる。

電子部品５０は、図１に示すように、回路基板１０に実装されるコイルやコンデンサ等の素子である。電子部品５０は、外部電極５２ａ，５２ｂを有している。外部電極５２ａ，５２ｂはそれぞれ、外部電極１２ａ，１２ｂにはんだ等により接続される。

以上のように、電子部品５０が実装された回路基板１０は、図示しない硬質基板上に実装される。この際、硬質基板側の外部電極と、外部電極１４，１６とがはんだにより固定される。

（回路基板の製造方法）
以下に、回路基板１０の製造方法について図面を参照しながら説明する。以下では、一つの回路基板１０が作製される場合を例にとって説明するが、実際には、大判の絶縁体層１８が積層及びカットされることにより、同時に複数の回路基板１０が作製される。

まず、一方の主面の全面に銅箔が形成された絶縁体層１８を準備する。ここで、絶縁体層１８ａ〜１８ｅでは、銅箔が形成された主面を表面とする。一方、絶縁体層１８ｆでは、銅箔が形成された主面を裏面とする。

次に、絶縁体層１８ａ，１８ｅのビアホール導体ｂ１〜ｂ１０が形成される位置（図２参照）に対して、裏面側からレーザービームを照射して、ビアホールを形成する。また、絶縁体層１８ｆのビアホール導体ｂ１１〜ｂ１８が形成される位置（図２参照）に対して、表面側からレーザービームを照射して、ビアホールを形成する。また、絶縁体層１８ｂ〜１８ｄに対しても、必要に応じてビアホールを形成する。

次に、フォトリソグラフィ工程により、図２に示す外部電極１２を絶縁体層１８ａの表面に形成する。具体的には、絶縁体層１８ａの銅箔上に、図２に示す外部電極１２と同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジストを除去する。これにより、図２に示すような、外部電極１２が絶縁体層１８ａの表面に形成される。

次に、フォトリソグラフィ工程により、図３のコイルＬ及びコンデンサＣとなる内部導体（図２には図示せず）を絶縁体層１８ｂ〜１８ｄの表面に形成する。また、フォトリソグラフィ工程により、図２に示すグランド導体２０を絶縁体層１８ｅの表面に形成する。また、フォトリソグラフィ工程により、図２に示す外部電極１４，１６を絶縁体層１８ｆの裏面に形成する。なお、これらのフォトリソグラフィ工程は、外部電極１２を形成する際のフォトリソグラフィ工程と同様であるので、説明を省略する。

次に、絶縁体層１８ａ〜１８ｆに形成したビアホールに対して、銅を主成分とする導電性ペーストを充填し、図２に示すビアホール導体ｂ１〜ｂ１８を形成する。

次に、絶縁体層１８ａ〜１８ｆをこの順に積み重ねる。そして、絶縁体層１８ａ〜１８ｆに対して積層方向の上下方向から力を加えることにより、絶縁体層１８ａ〜１８ｆを圧着する。これにより、図１に示す回路基板１０が得られる。

（効果）
回路基板１０によれば、以下に説明するように、硬質基板が撓んだとしても、硬質基板との間の接続が外れることを抑制できる。より詳細には、図７に示す従来のフレキシブル基板５００では、長辺に沿って並ぶように複数の端子電極５０４が設けられている。端子電極５０４は、基板本体５０１に比べて硬い。よって、フレキシブル基板５００は、基板本体５０１の短辺が湾曲する方向には撓みやすく、基板本体５０１の長辺が湾曲する方向には撓みにくい。更に、基板本体５０１は、長辺近傍が下方に折り曲げられた構造を有している。以上より、フレキシブル基板５００は、長辺が湾曲する方向には特に撓みにくい構造をとっている。そのため、フレキシブル基板５００では、依然として、落下時の衝撃などにより、端子電極５０４と端子電極５１２とが外れるおそれがある。

これに対して、回路基板１０は、以下に説明するように、図４（ｃ）に示すように、短辺Ｌ３，Ｌ４が湾曲する方向にも容易に撓むことができ、かつ、図４（ｂ）に示すように、長辺Ｌ１，Ｌ２が湾曲する方向にも容易に撓むことができる。より詳細には、回路基板１０では、図２に示すように、外部電極１４，１６はそれぞれ、長辺Ｌ１，Ｌ２に沿って並ぶように設けられている。そのため、回路基板１０は、図４（ｃ）に示すように、積層体１１の短辺Ｌ３，Ｌ４が湾曲する方向には容易に撓むようになる。一方、回路基板１０では、図２に示すように、グランド導体２０に、欠損部Ｓ１〜Ｓ３が設けられている。欠損部Ｓ１〜Ｓ３は、図２に示すように、ｙ軸方向に延在している。そのため、欠損部Ｓ１〜Ｓ３が設けられた領域において、導電性材料が設けられた領域のｙ軸方向の幅は、欠損部Ｓ１〜Ｓ３のｙ軸方向の長さの分だけ、グランド導体２０の幅よりも狭くなる。グランド導体２０において、導電性材料が設けられた領域のｙ軸方向の幅が狭くなった領域では、ｘ軸方向に延び縮みしやすくなる。よって、回路基板１０は、長辺Ｌ１，Ｌ２に沿って並ぶように外部電極１４，１６が設けられたとしても、図４（ｂ）に示すように、長辺Ｌ１，Ｌ２が湾曲する方向にも容易に撓むことができる。その結果、回路基板１０によれば、硬質基板が撓んだとしても、回路基板１０が硬質基板に追随して撓むことができるので、硬質基板との間の接続が外れることを抑制できる。

特に、回路基板１０では、欠損部Ｓ１〜Ｓ３が、図４（ａ）に示すように、領域Ｅ１〜Ｅ４の間に位置しているので、以下に説明するように、回路基板１０は、長辺Ｌ１，Ｌ２が湾曲する方向に容易に撓むことができる。より詳細には、外部電極１４，１６は、絶縁体層１８に比べて硬い。そのため、回路基板１０において、外部電極１４，１６が設けられている領域は、殆ど撓まない。したがって、回路基板１０が長辺Ｌ１，Ｌ２が湾曲する方向に撓んだ際には、回路基板１０の領域Ｅ１〜Ｅ４に挟まれた領域が撓んでいることになる。そこで、回路基板１０において、領域Ｅ１〜Ｅ４に挟まれた領域に、欠損部Ｓ１〜Ｓ３が設けられることにより、回路基板１０の領域Ｅ１〜Ｅ４に挟まれた領域が撓みやすくなる。その結果、回路基板１０は、長辺Ｌ１，Ｌ２が湾曲する方向により撓みやすくなる。

更に、回路基板１０では、欠損部Ｓ１〜Ｓ３は、図４（ａ）に示すように、領域Ｅ１〜Ｅ４の中間に位置しているので、以下に説明するように、回路基板１０は、長辺Ｌ１，Ｌ２が湾曲する方向に容易に撓むようになる。より詳細には、長辺Ｌ１，Ｌ２が湾曲する方向に回路基板１０が撓む際には、領域Ｅ１〜Ｅ４の中間において積層体１１が最も大きく撓む。そのため、領域Ｅ１〜Ｅ４の中間に欠損部Ｓ１〜Ｓ３が設けられることにより、積層体１１の領域Ｅ１〜Ｅ４の中間の領域が撓みやすくなる。その結果、回路基板１０は、欠損部Ｓ１〜Ｓ３が他の位置に設けられた場合に比べて、撓みやすくなる。

（変形例）
以下に、グランド導体２０の変形例について図面を参照しながら説明する。図５は、変形例に係るグランド導体２０ａ，２０ｂが設けられた絶縁体層１８ｅの外観斜視図である。

図２に示したグランド導体２０では、欠損部Ｓ１〜Ｓ３は、グランド導体２０内に設けられた長方形状の孔であった。これに対し、図５（ａ）に示すグランド導体２０ａでは、欠損部Ｓ１〜Ｓ３は、グランド導体２０の外縁まで延在している。すなわち、グランド導体２０ａに設けられている欠損部Ｓ１〜Ｓ３は、グランド導体２０ａの外縁が切り欠かれたものである。

なお、図２及び図５（ａ）に示した欠損部Ｓ１〜Ｓ３は、スリットであった。しかしながら、欠損部Ｓ１〜Ｓ３は、必ずしもスリットである必要はない。よって、図５（ｂ）に示すように、欠損部Ｓ１〜Ｓ３は、小さな孔が連続して並んでいる構造であってもよい。ただし、図５（ｂ）に示したような構造の欠損部Ｓ１〜Ｓ３も、小さな穴が連続することにより全体としてスリット（細長い狭い隙間）状をなしているものとする。

（その他の実施形態）
本発明に係る回路基板は、前記実施形態に示した回路基板１０に限らず、その要旨の範囲内において変更可能である。以下に、その他の実施形態に係る回路基板１０'について図面を参照しながら説明する。図６は、その他の実施形態に係る回路基板１０'の分解斜視図である。なお、図６では、絶縁体層１８ａ〜１８ｄの構造は、図２に示した絶縁体層１８ａ〜１８ｄの構造と同じであるので、絶縁体層１８ｄよりもｚ軸方向の負方向側の絶縁体層１８ｅ〜１８ｈのみを記載してある。

回路基板１０'は、回路基板１０の構成に更に、絶縁体層１８ｇ，１８ｈ、グランド導体３０、コンデンサ導体３２，３４及びビアホール導体ｂ１９〜ｂ３４を備えている。絶縁体層１８ｇ，１８ｈは、絶縁体層１８ｄ（図６では図示せず）と絶縁体層１８ｅとの間に積層されている。

グランド導体３０は、絶縁体層１８ｇの表面に設けられ、グランド導体２０と同じ構造を有している。コンデンサ導体３２，３４は、絶縁体層１８ｈの表面に設けられている。コンデンサ導体３２，３４は、ｚ軸方向から平面視したときに絶縁体層１８ｇ，１８ｈを挟んでグランド導体２０，３０と対向することにより、コンデンサの一方の電極を構成している。

ビアホール導体ｂ１９〜ｂ３４は、ビアホール導体ｂ１〜ｂ１８と共に、外部電極１２，１４，１６、グランド導体２０，３０、コンデンサ導体３２，３４、コイルＬ及びコンデンサＣを接続し、絶縁体層１８をｚ軸方向に貫通するように設けられている。具体的には、ビアホール導体ｂ１９〜ｂ２６は、図２に示すように、絶縁体層１８ｇをｚ軸方向に貫通している。ビアホール導体ｂ１９，ｂ２２，ｂ２３，ｂ２６は、絶縁体層１８ｂ〜１８ｄに設けられているコイルＬやコンデンサＣ等（図２には図示せず）に接続されている。一方、ビアホール導体ｂ２０，ｂ２１，ｂ２４，ｂ２５は、グランド導体３０に接続されている。

ビアホール導体ｂ２７〜ｂ３４は、図２に示すように、絶縁体層１８ｈをｚ軸方向に貫通している。ビアホール導体ｂ２８，ｂ２９，ｂ３２，ｂ３３は、グランド導体２０に接続されていると共に、ビアホール導体ｂ２０，ｂ２１，ｂ２４，ｂ２５にも接続されている。一方、ビアホール導体ｂ２７，ｂ３０，ｂ３１，ｂ３４は、コンデンサ導体３２，３４に接続されていると共に、ビアホール導体ｂ３，ｂ６，ｂ７，ｂ１０にも接続されている。

ところで、グランド導体３０及びコンデンサ導体３２，３４には、導電性材料が設けられていない欠損部Ｓ４〜Ｓ８が設けられている。欠損部Ｓ４〜Ｓ８は、ｚ軸方向から平面視したときに、長辺Ｌ１から長辺Ｌ２に向かってｙ軸方向に延在するスリットである。そして、欠損部Ｓ４，Ｓ７は、ｚ軸方向から平面視したときに、欠損部Ｓ１に重なっている。欠損部Ｓ５は、ｚ軸方向から平面視したときに、欠損部Ｓ２に重なっている。欠損部Ｓ６，Ｓ８は、ｚ軸方向から平面視したときに、欠損部Ｓ３に重なっている。

以上のような回路基板１０'は、回路基板１０と同様に、長辺Ｌ１，Ｌ２に沿って並ぶように外部電極１４，１６が設けられたとしても、長辺Ｌ１，Ｌ２が湾曲する方向にも容易に撓むようになる。よって、回路基板１０'によれば、回路基板１０と同様に、硬質基板が撓んだとしても、硬質基板との間の接続が外れることを抑制できる。

特に、回路基板１０'では、欠損部Ｓ４，Ｓ７は、ｚ軸方向から平面視したときに、欠損部Ｓ１に重なっている。また、欠損部Ｓ５は、ｚ軸方向から平面視したときに、欠損部Ｓ２に重なっている。また、欠損部Ｓ６，Ｓ８は、ｚ軸方向から平面視したときに、欠損部Ｓ３に重なっている。このように、欠損部Ｓ１〜Ｓ８が重なることにより、回路基板１０'は、長辺Ｌ１，Ｌ２が湾曲する方向により容易に撓むことができるようになる。

本発明は、回路基板に有用であり、特に、硬質基板が撓んだとしても、硬質基板との間の接続が外れることを抑制できる点において優れている。

Ｌ１，Ｌ２ 長辺
Ｌ３，Ｌ４ 短辺
Ｓ１〜Ｓ８ 欠損部
ｂ１〜ｂ３４ ビアホール導体
１０，１０' 回路基板
１１ 積層体
１２ａ，１２ｂ，１４ａ〜１４ｄ，１６ａ〜１６ｄ 外部電極
１８ａ〜１８ｈ 絶縁体層
２０，２０ａ，２０ｂ，３０ グランド導体
３２，３４ コンデンサ導体
Ｅ１〜Ｅ４ 領域

Claims (8)

1. 可撓性材料からなる複数の絶縁体層が積層されてなる積層体と、
   前記積層体の下面において、第１の辺に沿って並ぶように設けられている複数の第１の外部電極と、
   前記積層体の下面において、前記第１の辺に平行な第２の辺に沿って並ぶように設けられている複数の第２の外部電極と、
   導電性材料からなる層が前記絶縁体層上に設けられてなる第１の内部導体であって、グランド導体又はコンデンサ導体として機能する第１の内部導体と、
   を備えており、
   前記導電性材料が設けられていない第１の欠損部であって、積層方向から平面視したときに、前記第１の辺から前記第２の辺に向かって延在するスリット状の第１の欠損部が、前記第１の内部導体に設けられていること、
   を特徴とする回路基板。
2. 前記複数の第１の外部電極はそれぞれ、前記複数の第２の外部電極と対をなしており、
   前記第１の内部導体は、積層方向から平面視したときに、対をなしている前記第１の外部電極と前記第２の外部電極とに挟まれている領域を少なくとも２以上にわたって跨っていること、
   を特徴とする請求項１に記載の回路基板。
3. 前記第１の欠損部は、積層方向から平面視したときに、前記複数の領域の間に設けられていること、
   を特徴とする請求項２に記載の回路基板。
4. 前記第１の欠損部は、積層方向から平面視したときに、互いに隣り合う前記領域の中間に位置していること、
   を特徴とする請求項３に記載の回路基板。
5. 前記第１の内部導体は、前記積層体内に設けられていること、
   を特徴とする請求項１ないし請求項４のいずれかに記載の回路基板。
6. 前記第１の内部導体は、前記複数の第１の外部電極及び前記複数の第２の外部電極が設けられている前記絶縁体層に隣接している前記絶縁体層に設けられていること、
   を特徴とする請求項５に記載の回路基板。
7. 導電性材料からなる層が前記絶縁体層上に設けられてなる第２の内部導体であって、グランド導体又はコンデンサ導体として機能する第２の内部導体を、
   更に備えており、
   前記導電性材料が設けられていない第２の欠損部であって、積層方向から平面視したときに、前記第１の辺から前記第２の辺に向かって延在するスリット状の第２の欠損部が、前記第２の内部導体に設けられており、
   前記第１の内部導体と前記第２の内部導体とは、前記絶縁体層を挟んで対向しており、
   前記第１の欠損部と前記第２の欠損部とは、積層方向から平面視したときに、重なっていること、
   を特徴とする請求項１ないし請求項６のいずれかに記載の回路基板。
8. 前記第１の欠損部は、積層方向から平面視したときに、複数の孔が並ぶことにより構成されていること、
   を特徴とする請求項１ないし請求項７のいずれかに記載の回路基板。

Images