JP2010222687A - Mask for film formation - Google Patents

Mask for film formation Download PDF

Info

Publication number
JP2010222687A
JP2010222687A JP2009073829A JP2009073829A JP2010222687A JP 2010222687 A JP2010222687 A JP 2010222687A JP 2009073829 A JP2009073829 A JP 2009073829A JP 2009073829 A JP2009073829 A JP 2009073829A JP 2010222687 A JP2010222687 A JP 2010222687A
Authority
JP
Japan
Prior art keywords
mask
film
substrate
support substrate
film formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009073829A
Other languages
Japanese (ja)
Inventor
Yuki Hanamura
雄基 花村
Takayuki Kuwabara
貴之 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009073829A priority Critical patent/JP2010222687A/en
Publication of JP2010222687A publication Critical patent/JP2010222687A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem that a TFT provided on a film-formed substrate and a light-emitting part of an organic electroluminescence apparatus are damaged and the properties of the film-formed substrate are deteriorated by an electric discharge generated between an individual mask and the film-formed substrate, which occurs because when the mask for film formation is separated from the film-formed substrate after a vapor-deposition process, peeling electrification occurs between the individual mask and the film-formed substrate, though the area of the mask for film formation can be increased by arranging a plurality of the individual masks while using a glass sheet as a supporting substrate. <P>SOLUTION: The mask for film formation 100 includes the individual mask 101, the supporting substrate 102, a frame 103, an electroconductive region 104 and an electroconductive adhesive part 105. The electric charge stored in the individual mask 101 by static electricity due to the peeling electrification is grounded through the electroconductive adhesive part 105, the electroconductive region 104 and the frame 103, which prevents the film-formed substrate from being damaged. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、成膜用マスクに関する。   The present invention relates to a film formation mask.

成膜用マスクを用いて選択的に膜を形成する技術は、たとえば有機エレクトロルミネッセンス(以下ELと略称する)装置関連の製造工程で用いられている。有機EL装置に用いられる有機機能層は、水分や溶剤、酸素を極度に嫌う。そのため、有機EL装置の製造工程中には、シリコン系デバイスで好適に用いられるフォトリソグラフ・エッチング法の適用が難しい工程がある。そのため、成膜用マスクを用いて選択的に膜を形成する技術が好適な技術として用いられている。   A technique of selectively forming a film using a film formation mask is used in, for example, a manufacturing process related to an organic electroluminescence (hereinafter abbreviated as EL) apparatus. The organic functional layer used in the organic EL device is extremely reluctant to moisture, solvent, and oxygen. Therefore, during the manufacturing process of the organic EL device, there is a process in which it is difficult to apply a photolithographic etching method that is preferably used in a silicon device. Therefore, a technique of selectively forming a film using a film formation mask is used as a suitable technique.

成膜用マスクの構成としては、特許文献1に記載されているように、単結晶シリコンを用いた個別マスク(チップと呼称している)をパイレックス(登録商標)ガラス等で形成された支持基板上に複数配置する構成が知られている。ガラスは高い平面精度、平坦性を保った状態で2m×2m程度の大きな寸法を有する板を形成することができる。そのため、大きな被成膜基板に対して成膜処理を行うことが可能となるという利点を有している。また、ガラスに代えて金属基板を用いても良い。   As described in Japanese Patent Application Laid-Open No. 2004-228620, the film formation mask is configured such that an individual mask using single crystal silicon (referred to as a chip) is formed of Pyrex (registered trademark) glass or the like. A configuration in which a plurality of components are arranged on top is known. Glass can form a plate having a large dimension of about 2 m × 2 m while maintaining high planar accuracy and flatness. Therefore, there is an advantage that a film forming process can be performed on a large deposition target substrate. Further, a metal substrate may be used instead of glass.

特開2005−276480号公報JP 2005-276480 A

ガラスや金属を支持基板として個別マスクを複数配置することで、成膜用マスクを大面積化することが可能となるが、成膜工程後に成膜用マスクと被成膜基板とを離す際に、個別マスクと被成膜基板との間で剥離帯電が起こる場合がある。剥離帯電が生じることで、個別マスクと被成膜基板との間で放電が発生し、被成膜基板中に備えられているTFT(薄膜トランジスター)や、有機EL装置の発光部が破壊され、被成膜基板の特性が劣化するという課題がある。   By arranging a plurality of individual masks using glass or metal as a supporting substrate, it becomes possible to increase the area of the film-forming mask. However, when separating the film-forming mask and the film-forming substrate after the film-forming process, In some cases, peeling electrification occurs between the individual mask and the deposition target substrate. When peeling electrification occurs, a discharge occurs between the individual mask and the deposition substrate, and the TFT (thin film transistor) provided in the deposition substrate and the light emitting part of the organic EL device are destroyed. There is a problem that the characteristics of the deposition target substrate deteriorate.

また、ITO(インジウム・錫・酸化物)膜の典型的な製造方法として用いられるイオンプレーティング蒸着法等の成膜法を用いた場合には成膜粒子が電荷を持つ場合があり、成膜を行う工程で支持基板と被成膜基板とに電荷が蓄積されることで放電が発生し、やはりTFTや有機EL装置の発光部が破壊され、被成膜基板の特性が劣化するという課題がある。   In addition, when using a film-forming method such as an ion plating vapor deposition method that is used as a typical method for manufacturing an ITO (indium / tin / oxide) film, the film-forming particles may have a charge. In the process of performing the steps, discharge is generated due to accumulation of electric charges on the support substrate and the film formation substrate, and the light emitting portion of the TFT and the organic EL device is also destroyed, which deteriorates the characteristics of the film formation substrate. is there.

ここで、支持基板に金属のような導体を用いた場合においても、個別マスクと支持基板との間での導通不良があれば、個別マスクと被成膜基板との間は電気的に分離されてしまうため、絶縁破壊に伴う急激な放電が生じ、この放電に伴い、被成膜基板に損傷を与える課題を解決することは困難である。   Here, even when a conductor such as a metal is used for the support substrate, if there is poor conduction between the individual mask and the support substrate, the individual mask and the deposition target substrate are electrically separated. Therefore, a rapid discharge accompanying dielectric breakdown occurs, and it is difficult to solve the problem of damaging the deposition target substrate due to this discharge.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態又は適用例として実現することが可能である。なお、「成膜」とは広義のPVD(物理蒸着法)を指すものとし、抵抗加熱蒸着、電子ビーム蒸着、イオンプレーティング、スパッタ、イオンビーム蒸着を含むものとして定義する。また、CVD(化学気相堆積法)も含むものと定義する。また、「導電性」とは、静電気帯電による電荷による電位や、成膜プロセスで印加された電荷により生じる電位が被成膜基板と成膜用マスクとの間でのスパーク状放電を抑制しうるよう電荷を輸送しうる機能を有する状態として定義する。また、「上」とは、支持基板から、個別マスクに向かう方向を指すものと定義する。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples. Note that “film formation” refers to PVD (physical vapor deposition) in a broad sense and includes resistance heating vapor deposition, electron beam vapor deposition, ion plating, sputtering, and ion beam vapor deposition. It is also defined to include CVD (Chemical Vapor Deposition). In addition, “conductivity” means that a potential due to an electric charge due to electrostatic charging or a potential generated by an electric charge applied in a film formation process can suppress a spark-like discharge between the film formation substrate and the film formation mask. It is defined as a state having a function capable of transporting electric charge. Further, “upper” is defined as a direction from the support substrate toward the individual mask.

[適用例1]本適用例にかかる成膜用マスクは、被成膜基板と重ねて配置され、前記被成膜基板に選択的に膜を形成する成膜用マスクであって、少なくとも一部が電気的に導電性を有し前記被成膜基板と電気的に接続されたフレームと、前記フレームに固定された、開口部を備える支持基板と、前記支持基板の前記開口部を、前記支持基板の平面視にて覆うよう固定された個別マスクと、を含み、前記支持基板は、前記個別マスクと前記支持基板の平面視にて重なる領域の少なくとも一部に、前記支持基板と前記個別マスクとを電気的に接続する導電性領域を備え、かつ、前記導電性領域は、前記フレームの領域まで延在し、かつ、前記導電性領域は、前記個別マスクとの間の少なくとも一部が、導電性接着剤を用いて接続されていることを特徴とする。   Application Example 1 A film formation mask according to this application example is a film formation mask that is disposed so as to overlap with a film formation substrate and selectively forms a film on the film formation substrate, and is at least partially Is electrically conductive and electrically connected to the deposition substrate, a support substrate having an opening fixed to the frame, and the opening of the support substrate. An individual mask fixed so as to cover the substrate in a plan view, and the support substrate has at least a part of a region overlapping the individual mask and the support substrate in a plan view. And the conductive region extends to a region of the frame, and the conductive region is at least partially between the individual masks, Be connected using conductive adhesive And butterflies.

これによれば、成膜工程後、被成膜基板と成膜用マスクとを離す際に、剥離帯電により生じる被成膜基板と個別マスク間での電荷を、個別マスクから導電性接着剤、導電性領域、支持基板、フレームとを介して被成膜基板に導くことが可能となり、被成膜基板と個別マスクとの間での放電により生じる、被成膜基板に備えられているTFTや、有機EL素子の静電破壊を防止することが可能となる。また、剥離帯電に限らず、成膜工程中に印加される電荷に対しても同様に導き、放電を防ぐことが可能となる。   According to this, when separating the film formation substrate and the film formation mask after the film formation step, the electric charge between the film formation substrate and the individual mask caused by peeling charging is transferred from the individual mask to the conductive adhesive, It is possible to guide to the film formation substrate through the conductive region, the support substrate, and the frame, and the TFT provided on the film formation substrate generated by the discharge between the film formation substrate and the individual mask It becomes possible to prevent electrostatic breakdown of the organic EL element. Further, not only the peeling charging but also the charge applied during the film forming process can be similarly led to prevent discharge.

[適用例2]本適用例にかかる成膜用マスクは、被成膜基板と重ねて配置され、前記被成膜基板に選択的に膜を形成する成膜用マスクであって、少なくとも一部が電気的に導電性を有し前記被成膜基板と電気的に接続されたフレームと、前記フレームに固定された、開口部を備える支持基板と、前記支持基板の前記開口部を、前記支持基板の平面視にて覆うよう固定された個別マスクと、を含み、前記支持基板は、前記個別マスクと前記支持基板の平面視にて重なる領域の少なくとも一部に、前記支持基板と前記個別マスクとを電気的に接続する導電性領域を備え、かつ、前記導電性領域は、前記フレームの領域まで延在し、かつ、前記個別マスクと前記支持基板の平面視にて重なる領域の一部が、絶縁性接着剤により固定され、かつ前記個別マスクと前記導電性領域との間の一部が、導電性接着剤を用いて固定されていることを特徴とする。   Application Example 2 A film formation mask according to this application example is a film formation mask that is disposed so as to overlap with a film formation substrate and selectively forms a film on the film formation substrate, and is at least partly formed. Is electrically conductive and electrically connected to the deposition substrate, a support substrate having an opening fixed to the frame, and the opening of the support substrate. An individual mask fixed so as to cover the substrate in a plan view, and the support substrate has at least a part of a region overlapping the individual mask and the support substrate in a plan view. And a part of the region extending to the region of the frame and overlapping the individual mask and the support substrate in plan view. Fixed by an insulating adhesive, and said individual Some between the mask and the conductive region, characterized in that it is fixed using a conductive adhesive.

これによれば、成膜工程後、被成膜基板と成膜用マスクとを離す際に、剥離帯電により生じる被成膜基板と個別マスク間での電荷を、個別マスクから導電性接着剤、導電性領域、支持基板、フレームとを介して被成膜基板に導くことが可能となり、被成膜基板と個別マスクとの間での放電により生じる、被成膜基板に備えられているTFTや、有機EL素子の静電破壊を防止することが可能となる。また、剥離帯電に限らず、成膜工程中に印加される電荷に対しても同様に導き、放電を防ぐことが可能となる。また、導電性接着剤と比べコスト的に有利な絶縁性接着剤を併用することで、電気的導通を取りつつ、コスト上昇を抑えて個別マスクを固定することが可能となる。   According to this, when separating the film formation substrate and the film formation mask after the film formation step, the electric charge between the film formation substrate and the individual mask caused by peeling charging is transferred from the individual mask to the conductive adhesive, It is possible to guide to the film formation substrate through the conductive region, the support substrate, and the frame, and the TFT provided on the film formation substrate generated by the discharge between the film formation substrate and the individual mask It becomes possible to prevent electrostatic breakdown of the organic EL element. Further, not only the peeling charging but also the charge applied during the film forming process can be similarly led to prevent discharge. Further, by using an insulating adhesive that is advantageous in terms of cost as compared with the conductive adhesive, it is possible to fix the individual mask while suppressing the increase in cost while maintaining electrical continuity.

[適用例3]上記適用例にかかる成膜用マスクであって、前記個別マスクと前記被成膜基板との電気的経路の途中に電気抵抗を備え、かつ前記電気抵抗の抵抗値は、10kΩ以上10MΩ以下であることを特徴とする。   Application Example 3 A film formation mask according to the above application example, wherein an electrical resistance is provided in the middle of an electrical path between the individual mask and the deposition target substrate, and the resistance value of the electrical resistance is 10 kΩ. It is characterized by being 10 MΩ or less.

上記した適用例によれば、急激な放電による被成膜基板への損傷を防ぐことが可能となる。ここで、10kΩ以上の抵抗値を持つ電気抵抗を介して電荷を逃がすことで、成膜用マスクと被成膜基板との間を通る電荷の移動速度を抑え、被成膜基板に備えられているTFTや、有機EL素子の静電破壊を防止することが可能となる。また、10MΩ以下の抵抗値を介して電荷を逃がすことで、電荷の蓄積を防ぎ、電荷を速やかに逃がすことが可能となる。   According to the application example described above, it is possible to prevent damage to the deposition target substrate due to rapid discharge. Here, by releasing the charge through an electric resistor having a resistance value of 10 kΩ or more, the movement speed of the charge passing between the deposition mask and the deposition substrate is suppressed, and the deposition substrate is provided. It is possible to prevent electrostatic breakdown of the TFT and the organic EL element. In addition, by releasing the charge through a resistance value of 10 MΩ or less, it is possible to prevent the charge from being accumulated and to quickly release the charge.

[適用例4]上記適用例にかかる成膜用マスクであって、前記個別マスクにシリコンを用いることを特徴とする。   Application Example 4 The film formation mask according to the application example described above, wherein silicon is used for the individual mask.

上記した適用例によれば、シリコンは硬度が高く変形しにくいため、被成膜基板に高いパターン精度を持って膜形成することが可能となる。加えて、KOH(水酸化カリウム)等を用いて異方性エッチングを容易に行うことができる。そのため、容易に高い加工精度を持つ個別マスクを提供することが可能となる。この個別マスクを用いることで、高い加工精度を持つ成膜用マスクを提供することが可能となる。   According to the application example described above, since silicon has high hardness and is not easily deformed, it is possible to form a film on the deposition target substrate with high pattern accuracy. In addition, anisotropic etching can be easily performed using KOH (potassium hydroxide) or the like. Therefore, it is possible to easily provide an individual mask having high processing accuracy. By using this individual mask, it is possible to provide a film forming mask having high processing accuracy.

[適用例5]上記適用例にかかる成膜用マスクであって、前記支持基板はガラスであることを特徴とする。   Application Example 5 In the film forming mask according to the application example, the support substrate is made of glass.

上記した適用例によれば、ガラスは高い平面精度、平坦性を保った状態で2m×2m程度の大きな寸法を有する板を形成することができる。そのため、大きな被成膜基板に対して成膜処理を行うことが可能となり、スループットの向上を図ることが可能となる。   According to the application example described above, the glass can form a plate having a large dimension of about 2 m × 2 m while maintaining high planar accuracy and flatness. Therefore, film formation processing can be performed on a large deposition target substrate, and throughput can be improved.

[適用例6]上記適用例にかかる成膜用マスクであって、前記導電性領域は前記支持基板内での平面視にて一部分に存在していることを特徴とする。   Application Example 6 In the film formation mask according to the application example described above, the conductive region is present in a part in a plan view in the support substrate.

上記した適用例によれば、支持基板からの導電性領域の剥がれを抑えることができる。成膜用マスクは、被成膜基板の製造工程中に熱量が印加され、温度上昇が生じる。この温度上昇により支持基板と導電性領域との間に熱応力が発生する。ここで、導電性領域が一部分に存在していることで、熱応力を緩和する領域が確保され、導電性領域の剥がれは抑制される。そのため、導電性領域の剥がれに起因するパーティクルの発生が抑えられ、被成膜基板の不良発生を抑えることが可能となる。また、応力に伴う支持基板の反りが抑えられるようになるため、被成膜基板と成膜用マスクとの密着性を確保することが容易となる。   According to the application example described above, peeling of the conductive region from the support substrate can be suppressed. In the deposition mask, heat is applied during the manufacturing process of the deposition target substrate, and the temperature rises. Due to this temperature rise, thermal stress is generated between the support substrate and the conductive region. Here, since the conductive region exists in a part, a region for relaxing the thermal stress is secured, and peeling of the conductive region is suppressed. Therefore, generation of particles due to peeling of the conductive region can be suppressed and generation of defects in the deposition target substrate can be suppressed. In addition, since the warpage of the supporting substrate due to stress can be suppressed, it is easy to ensure the adhesion between the deposition target substrate and the deposition mask.

[適用例7]上記適用例にかかる成膜用マスクであって、前記導電性領域は線形状を備え、かつ前記導電性領域の線幅は50μm以上、500μm以下の値を有することを特徴とする。   Application Example 7 In the film formation mask according to the application example, the conductive region has a linear shape, and the line width of the conductive region has a value of 50 μm or more and 500 μm or less. To do.

上記した適用例によれば、導電性領域の剥がれや、応力に伴う支持基板の反りが抑えられる。ここで、50μm以上の線幅を確保することで、導電性領域と他物体との接触、あるいは成膜用マスクの洗浄に伴う損傷による断線を抑制することができる。また、500μm以下の線幅に抑えることで、応力に起因する支持基板からの導電性領域の剥がれを抑制することができる。また、応力による支持基板の変形を抑制することが可能となる。   According to the application example described above, peeling of the conductive region and warpage of the support substrate due to stress can be suppressed. Here, by securing a line width of 50 μm or more, disconnection due to damage caused by contact between the conductive region and another object or cleaning of the deposition mask can be suppressed. Further, by suppressing the line width to 500 μm or less, peeling of the conductive region from the support substrate due to stress can be suppressed. In addition, it is possible to suppress deformation of the support substrate due to stress.

[適用例8]上記適用例にかかる成膜用マスクであって、前記導電性領域はクロムまたはコバール合金、またはシリコンを用いることを特徴とする。   Application Example 8 In the film forming mask according to the application example described above, the conductive region is made of chromium, a Kovar alloy, or silicon.

上記した適用例によれば、クロム(7×10--6/K)やコバール合金(5×10-6/K)、シリコン(3×10-6/K)は、ガラス(3×10-6/K)と熱膨張係数が近いため、熱応力による支持基板の撓みや、導電性領域の断線を防止することが可能となる。 According to the application example described above, chromium (7 × 10 --6 / K) or Kovar alloy (5 × 10 -6 / K) , silicon (3 × 10 -6 / K), the glass (3 × 10 - 6 / K) and the thermal expansion coefficient are close to each other, it is possible to prevent bending of the support substrate due to thermal stress and disconnection of the conductive region.

[適用例9]上記適用例にかかる成膜用マスクであって、前記支持基板は金属であることを特徴とする。   Application Example 9 In the film forming mask according to the application example, the support substrate is a metal.

上記した適用例によれば、金属はガラスに比べ靭性が高く、成膜を行う際に支持基板を装着する場合等で生じる軽微な衝突による欠けやひび等の損傷を防止することが可能となる。また、導電性を有していることから、全面が導電性領域となる。そのため、導電性領域を別途形成することなく、電荷を、個別マスクから導電性接着剤、支持基板、フレームとを介して被成膜基板に導くことが可能となり、成膜用マスクを製造する工程を短縮することが可能となる。   According to the application example described above, metal has higher toughness than glass, and it is possible to prevent damage such as chipping and cracking due to a slight collision that occurs when a support substrate is attached when forming a film. . Moreover, since it has electroconductivity, the whole surface becomes an electroconductive area | region. Therefore, it is possible to guide charges from the individual mask to the deposition target substrate through the conductive adhesive, the support substrate, and the frame without separately forming a conductive region, and a process for manufacturing a deposition mask. Can be shortened.

(a)は、成膜用マスクの平面図、(b)は、成膜用マスク(a)のA−A’線断面図。(A) is a top view of the film-forming mask, (b) is a sectional view taken along line A-A ′ of the film-forming mask (a). 成膜用マスクを用いて被成膜基板に蒸着を行う蒸着装置の模式図。The schematic diagram of the vapor deposition apparatus which vapor-deposits on a film-forming substrate using the film-forming mask. イオンプレーティング装置の模式断面図。The schematic cross section of an ion plating apparatus. (a)は、成膜用マスクの平面図、(b)は(a)のB−B’線断面図。(A) is a top view of the film-formation mask, (b) is the sectional view on the B-B 'line of (a). (a)は、導電性領域を全面ベタ状に形成した場合の平面図、(b)は(a)のC−C’線断面図。(A) is a top view at the time of forming an electroconductive area | region in the whole solid form, (b) is the C-C 'sectional view taken on the line of (a). (a)は個別マスクを複数のブロックに分離して、各ブロック毎にフレームと電気的に接続した場合の平面図、(b)は(a)のD−D’線断面図。(A) is a top view at the time of isolate | separating an individual mask into a some block, and electrically connecting with the flame | frame for every block, (b) is the sectional view on the D-D 'line of (a). (a)〜(c)は、導電性接着剤部と絶縁性接着剤部の配置例を示す平面図。(A)-(c) is a top view which shows the example of arrangement | positioning of a conductive adhesive part and an insulating adhesive part. (a)〜(c)は、導電性接着剤部と絶縁性接着剤部の配置例を示す平面図。(A)-(c) is a top view which shows the example of arrangement | positioning of a conductive adhesive part and an insulating adhesive part. 導電性接着剤部中にスペーサーを混入した例を示す断面図。Sectional drawing which shows the example which mixed the spacer in the conductive adhesive part.

以下、本発明を具体化した各実施形態を図面に基づいて説明する。   Hereinafter, embodiments embodying the present invention will be described with reference to the drawings.

(第1の実施形態:導電性領域を備えた成膜用マスクの構成)
以下、第1の実施形態として導電性領域を備えた成膜用マスクの構成について説明する。図1(a)は、成膜用マスクの平面図、(b)は、成膜用マスク(a)のA−A’線断面図である。図2は、成膜用マスクを用いて被成膜基板に蒸着を行う蒸着装置の模式図である。ここでは、成膜工程として蒸着法を用いた場合について説明するが、これはCVD等の方法を用いても良い。成膜用マスク100は、個別マスク101、支持基板102、フレーム103、導電性領域104、導電性接着剤を硬化させた導電性接着剤部105を備えている。
(First embodiment: Configuration of a film-forming mask provided with a conductive region)
Hereinafter, the structure of the film-forming mask provided with the electroconductive area | region is demonstrated as 1st Embodiment. FIG. 1A is a plan view of a film formation mask, and FIG. 1B is a cross-sectional view taken along line AA ′ of the film formation mask (a). FIG. 2 is a schematic diagram of a vapor deposition apparatus that performs vapor deposition on a deposition target substrate using a film formation mask. Here, a case where the vapor deposition method is used as the film forming step will be described, but a method such as CVD may be used. The film formation mask 100 includes an individual mask 101, a support substrate 102, a frame 103, a conductive region 104, and a conductive adhesive portion 105 obtained by curing a conductive adhesive.

蒸着装置110は、真空容器111、排気系112、搬送系113、蒸着源114、シャッター115を備え、成膜用マスク100を用いて被成膜基板120への蒸着(成膜)を行う。   The vapor deposition apparatus 110 includes a vacuum container 111, an exhaust system 112, a transport system 113, a vapor deposition source 114, and a shutter 115, and performs vapor deposition (film formation) on the deposition target substrate 120 using the film formation mask 100.

真空容器111は、成膜用マスク100や、被成膜基板120、搬送系113、蒸着源114、シャッター115を内包しており、大気と遮断する機能を有している。真空容器111は、典型的にはステンレス鋼(SUS)やアルミニウムにより構成される。   The vacuum container 111 includes a deposition mask 100, a deposition target substrate 120, a transport system 113, a vapor deposition source 114, and a shutter 115, and has a function of blocking the atmosphere. The vacuum vessel 111 is typically made of stainless steel (SUS) or aluminum.

排気系112は、真空容器111内の雰囲気を排気し、後述する蒸着源114から発生する蒸着物質の平均自由工程を被成膜基板120に届くよう確保し、また蒸着物質と雰囲気との反応を抑制すべく、真空容器111内を減圧する機能を有している。排気系としては、ドライポンプ、ターボ分子ポンプ、クライオポンプ等のポンプを用いることができる。   The exhaust system 112 evacuates the atmosphere in the vacuum vessel 111, ensures that an average free process of the vapor deposition material generated from the vapor deposition source 114 described later reaches the deposition target substrate 120, and reacts the vapor deposition material with the atmosphere. In order to suppress it, it has the function to decompress the inside of the vacuum vessel 111. As the exhaust system, a pump such as a dry pump, a turbo molecular pump, or a cryopump can be used.

搬送系113は、成膜用マスク100と、被成膜基板120とを重ねた状態で搬送する機能を有している。   The transport system 113 has a function of transporting the deposition mask 100 and the deposition target substrate 120 in an overlapped state.

蒸着源114は、被成膜基板120に蒸着物質を供給し、蒸着方法を用いた成膜を行う機能を有している。蒸着源114は、たとえば抵抗加熱を用いて蒸着物質を気相状にして被成膜基板120に蒸着物質を供給している。   The evaporation source 114 has a function of supplying an evaporation substance to the deposition target substrate 120 and performing film formation using an evaporation method. The vapor deposition source 114 supplies the vapor deposition material to the deposition target substrate 120 by using, for example, resistance heating to change the vapor deposition material into a vapor phase.

シャッター115は、蒸着源114から被成膜基板120に導かれる蒸着物質の流れを制御し、蒸着源114からの蒸着物質の供給が安定したときに開けられ、所望の膜厚まで膜が形成されたときに閉じられる。シャッター115は、被成膜基板120に成膜される層厚を制御する機能を有している。   The shutter 115 controls the flow of the vapor deposition material guided from the vapor deposition source 114 to the deposition target substrate 120, and is opened when the supply of the vapor deposition material from the vapor deposition source 114 is stabilized, and a film is formed to a desired film thickness. Closed when The shutter 115 has a function of controlling the layer thickness formed on the deposition target substrate 120.

個別マスク101は、被成膜基板120と接触し、蒸着工程におけるマスクとして機能する。個別マスク101は、典型的には、単結晶シリコン基板を用いてエッチングを行うことで形成される。単結晶シリコン基板は、水酸化カリウム等を用いて異方性エッチングを行うことができる。この異方性エッチングを用いることで、微細なパターンを形成し得る個別マスク101を得ることが可能となる。   The individual mask 101 is in contact with the deposition target substrate 120 and functions as a mask in the vapor deposition process. The individual mask 101 is typically formed by performing etching using a single crystal silicon substrate. The single crystal silicon substrate can be anisotropically etched using potassium hydroxide or the like. By using this anisotropic etching, the individual mask 101 capable of forming a fine pattern can be obtained.

また、単結晶シリコン基板の熱膨張係数は3×10-6/℃程度であり、SUSに代表される金属の15×10-6/℃と比べ熱膨張係数が小さく、より精密なパターン寸法を形成する成膜用マスク100に好適に用いることができる。 In addition, the thermal expansion coefficient of the single crystal silicon substrate is about 3 × 10 −6 / ° C., which is smaller than that of metal represented by SUS, 15 × 10 −6 / ° C., and has a more precise pattern dimension. It can be used suitably for the film-forming mask 100 to be formed.

支持基板102は、個別マスク101を支える機能を有しており、典型的には硬質ガラス(たとえば硼珪酸ガラス)により構成されている。硬質ガラスは、3×10-6/℃程度の熱膨張係数を持っており、蒸着工程で支持基板102の温度が上昇しても、パターン寸法の変動は小さく抑えられ、精密なパターン形成を行うことを可能としている。特に個別マスク101に単結晶シリコンを用いた場合、硬質ガラスと単結晶シリコンとの熱膨張係数はほぼ同一の値を有することから、蒸着工程中に温度が上昇しても支持基板102や個別マスク101の歪みを小さく抑えることが可能となる。加えて、硬質ガラスはたとえば2m×2m程度の大型基板でも容易に得ることが可能であり、かつ高い平面精度を実現していることから、多数の個別マスク101を精度良く支えることを可能としている。支持基板102と個別マスク101との間には、ドット状に配置された導電性接着剤部105があり、個別マスク101を固定する機能と、支持基板102と個別マスク101との間における導電性を確保する機能を有している。 The support substrate 102 has a function of supporting the individual mask 101 and is typically made of hard glass (for example, borosilicate glass). Hard glass has a coefficient of thermal expansion of about 3 × 10 −6 / ° C., and even if the temperature of the support substrate 102 rises during the vapor deposition process, variation in pattern dimensions can be kept small and precise pattern formation can be performed. Making it possible. In particular, when single crystal silicon is used for the individual mask 101, the thermal expansion coefficients of the hard glass and the single crystal silicon have almost the same value. Therefore, even if the temperature rises during the vapor deposition process, the support substrate 102 and the individual mask are used. The distortion of 101 can be reduced. In addition, the hard glass can be easily obtained even with a large substrate of about 2 m × 2 m, for example, and since high planar accuracy is realized, a large number of individual masks 101 can be supported with high accuracy. . Between the support substrate 102 and the individual mask 101, there is a conductive adhesive portion 105 arranged in a dot shape. The function of fixing the individual mask 101 and the conductivity between the support substrate 102 and the individual mask 101 are provided. It has a function to ensure.

図7(a)〜(c)は、導電性接着剤部105と絶縁性接着剤部105aの配置例を示す平面図である。図7(a)〜(c)では、導電性領域104が線形状を持っている場合について図示しているが、導電性領域104のパターンには特に限定はない。また、視認性を向上させるため、ここでは導電性領域104を露出させて記載している。また、個別マスク101のパターンは省略している。   7A to 7C are plan views showing examples of arrangement of the conductive adhesive portion 105 and the insulating adhesive portion 105a. 7A to 7C illustrate the case where the conductive region 104 has a linear shape, the pattern of the conductive region 104 is not particularly limited. In order to improve visibility, the conductive region 104 is exposed here. Further, the pattern of the individual mask 101 is omitted.

本実施形態では、導電性接着剤部105を図1に示すように、ドット状に配置しているが、これは図7(a)に示すように、支持基板102の平面視において、支持基板102と個別マスク101とが重なる領域の全面に配置しても良い。この場合、導電性接着剤部105が個別マスク101をはみ出していても差し支えない。   In this embodiment, the conductive adhesive portions 105 are arranged in a dot shape as shown in FIG. 1, but this is shown in FIG. You may arrange | position to the whole surface of the area | region where 102 and the individual mask 101 overlap. In this case, the conductive adhesive portion 105 may protrude from the individual mask 101.

また、図7(b)に示すように、周状に配置しても良い。また、図7(c)に示すように、絶縁性接着剤部105aを設け、導電性接着剤部105と絶縁性接着剤部105aとを併用して機械的に固定することも好適である。また、図8(a)〜(c)に示すようなパターンを用いても良い。図8(a)〜(c)は導電性接着剤部と絶縁性接着剤部の配置例を示す平面図である。図8(a)〜(c)では、導電性領域104が線形状を持っている場合について図示しているが、導電性領域104のパターンには特に限定はない。また、視認性を向上させるため、ここでは導電性領域104を露出させて記載している。また、個別マスク101のパターンは省略している。   Moreover, as shown in FIG.7 (b), you may arrange | position circumferentially. Further, as shown in FIG. 7C, it is also preferable to provide an insulating adhesive portion 105a and mechanically fix the conductive adhesive portion 105 and the insulating adhesive portion 105a together. Moreover, you may use a pattern as shown to Fig.8 (a)-(c). 8A to 8C are plan views showing examples of arrangement of the conductive adhesive portion and the insulating adhesive portion. 8A to 8C illustrate the case where the conductive region 104 has a linear shape, the pattern of the conductive region 104 is not particularly limited. In order to improve visibility, the conductive region 104 is exposed here. Further, the pattern of the individual mask 101 is omitted.

図8(a)は、導電性接着剤部105と絶縁性接着剤部105aとを略同軸パターンをもって配置した例である。図8(b)は、導電性接着剤部105をスポット状に配置し、他の領域を絶縁性接着剤部105aで囲った例である。図8(c)は、導電性接着剤部105をスポット状に配置し、支持基板102と個別マスク101とが重なる他の領域を絶縁性接着剤部105aで囲った例である。なお、ここで説明したパターン以外でも、導電性接着剤部105を含むパターンに対して応用可能である。   FIG. 8A shows an example in which the conductive adhesive portion 105 and the insulating adhesive portion 105a are arranged with a substantially coaxial pattern. FIG. 8B shows an example in which the conductive adhesive portion 105 is arranged in a spot shape and the other region is surrounded by the insulating adhesive portion 105a. FIG. 8C shows an example in which the conductive adhesive portion 105 is arranged in a spot shape, and another region where the support substrate 102 and the individual mask 101 overlap is surrounded by the insulating adhesive portion 105a. In addition to the patterns described here, the present invention can be applied to patterns including the conductive adhesive portion 105.

絶縁性接着剤部105aを形成する絶縁性接着剤は、導電性接着剤部105を形成するために用いられる導電性接着剤に比べ、銀などの貴金属を含む必要がないため廉価である。また、導電性粒子を含まないため、粘性や硬化手法等を容易に制御できる。そのため、絶縁性接着剤部105aを組み合わせることで、成膜用マスク100の設計自由度を向上させることが可能となる。   The insulating adhesive forming the insulating adhesive portion 105a is less expensive than the conductive adhesive used to form the conductive adhesive portion 105 because it does not need to contain a noble metal such as silver. Moreover, since it does not contain conductive particles, the viscosity, curing method, and the like can be easily controlled. Therefore, by combining the insulating adhesive part 105a, it is possible to improve the degree of freedom in designing the film formation mask 100.

フレーム103は、支持基板102を支える機能を有しており、典型性にはSUSにより構成されている。SUSは、ガス吸着性が低く、かつ防錆性を備えているため、真空雰囲気内で好適に用いられる。ここで、フレーム103は、図2に示す真空容器111を介して接地されている。フレーム103と支持基板102とは、ねじ止めなどの機械的保持機構により組み合わされている。   The frame 103 has a function of supporting the support substrate 102 and is typically made of SUS. SUS is suitably used in a vacuum atmosphere because it has low gas adsorbability and rust prevention. Here, the frame 103 is grounded via the vacuum vessel 111 shown in FIG. The frame 103 and the support substrate 102 are combined by a mechanical holding mechanism such as screwing.

導電性領域104は、個別マスク101と電気的に接続され、支持基板102を介してフレーム103と電気的に接続されるよう配置される。典型的なパターンとしては、図1に示すように、マトリクス状の配線パターンが用いられる。導電性領域104を構成する物質としては、典型的には金属のクロムが用いられる。クロムは、熱膨張係数が6×10-6/℃と、硬質ガラスと比較的近い熱膨張係数を持っている。そのため、支持基板102の構成材料として硬質ガラスを用いた場合に、蒸着工程中に温度が上昇しても支持基板102からの導電性領域104の剥がれ等の不具合発生を抑えることができる。 The conductive region 104 is electrically connected to the individual mask 101 and arranged to be electrically connected to the frame 103 via the support substrate 102. As a typical pattern, a matrix wiring pattern is used as shown in FIG. As the material constituting the conductive region 104, metallic chromium is typically used. Chromium has a thermal expansion coefficient of 6 × 10 −6 / ° C., which is relatively close to that of hard glass. Therefore, when hard glass is used as a constituent material of the support substrate 102, occurrence of problems such as peeling of the conductive region 104 from the support substrate 102 can be suppressed even if the temperature rises during the vapor deposition process.

また、クロムは高い硬度(ピッカース硬度で1000HV程度)を備えているため、機械的接触による損傷を受け難いという特性を有している。導電性領域104を構成する物質としてクロムを用いた場合には、パターン幅として50μm以上500μm以下の幅のものを用いることが好適である。50μm以上のパターン幅があれば、機械的損傷によるパターンの断線を防止することが可能となる。また、500μm以下のパターン幅に抑えることで、支持基板102と導電性領域104との間での熱応力による歪を抑えることができ、支持基板102の変形等の発生を抑えることができる。   Further, since chromium has a high hardness (Pickers hardness of about 1000 HV), it has a characteristic that it is hardly damaged by mechanical contact. In the case where chromium is used as the substance constituting the conductive region 104, it is preferable to use a pattern having a width of 50 μm or more and 500 μm or less. If there is a pattern width of 50 μm or more, it becomes possible to prevent pattern disconnection due to mechanical damage. Further, by suppressing the pattern width to 500 μm or less, distortion due to thermal stress between the support substrate 102 and the conductive region 104 can be suppressed, and deformation of the support substrate 102 can be suppressed.

また、図1(a)に示すように、支持基板102の個別マスク101が固定された面(被成膜基板120と接触する面)に導電性領域104を形成することが好適である。蒸着粒子は導電性領域104と支持基板102を介して反対側から飛来してくるため、導電性領域104は蒸着による成膜は行われない。そのため、少ない損傷で成膜用マスク100を管理することが可能となる。   Further, as shown in FIG. 1A, it is preferable to form a conductive region 104 on a surface of the support substrate 102 on which the individual mask 101 is fixed (a surface in contact with the deposition target substrate 120). Since the vapor deposition particles fly from the opposite side through the conductive region 104 and the support substrate 102, the conductive region 104 is not deposited by vapor deposition. Therefore, the film formation mask 100 can be managed with little damage.

導電性領域104とフレーム103とは、機械的に密接されることで電気的に接続される。フレーム103は、機械的に蒸着装置110の搬送系113と結合されており、搬送系113を介して蒸着装置の110の真空容器111と電気的に接続され、設置される。そのため、個別マスク101に蓄積された電荷は、導電性接着剤部105、導電性領域104、フレーム103、搬送系113、真空容器111へと伝えられて接地電位に導かれる。この場合、成膜用マスク100のフレーム103と搬送系113とは、導線等の機構により、機械的に分離された状態でも電気的に接地される構成を取っても良く、この場合、被成膜基板120と成膜用マスク100とを離す際、確実に静電気を逃がすことができる。また、被成膜基板120に蓄積された電荷は、搬送系113、真空容器111へと伝えられて接地電位に導かれる。そのため、被成膜基板120と個別マスク101との間に発生する電位差は低く抑えられ、静電気による破壊を抑えることが可能となる。   The conductive region 104 and the frame 103 are electrically connected by being mechanically brought into close contact with each other. The frame 103 is mechanically coupled to the transport system 113 of the vapor deposition apparatus 110, and is electrically connected to the vacuum container 111 of the vapor deposition apparatus 110 via the transport system 113. Therefore, the electric charge accumulated in the individual mask 101 is transmitted to the conductive adhesive portion 105, the conductive region 104, the frame 103, the transport system 113, and the vacuum vessel 111 and is guided to the ground potential. In this case, the frame 103 and the transfer system 113 of the film formation mask 100 may be configured to be mechanically separated or electrically grounded by a mechanism such as a conducting wire. When the film substrate 120 and the film formation mask 100 are separated, static electricity can be surely released. In addition, the electric charge accumulated in the deposition target substrate 120 is transmitted to the transfer system 113 and the vacuum vessel 111 and led to the ground potential. Therefore, a potential difference generated between the deposition target substrate 120 and the individual mask 101 can be suppressed low, and breakdown due to static electricity can be suppressed.

また、図9に示すように、導電性接着剤部105の形成に用いられる導電性接着剤中にスペーサー106を混入することも好適である。図9は、導電性接着剤部105中にスペーサーを混入した場合の断面図である。スペーサー106を混入することで、導電性接着剤が固化することで形成される導電性接着剤部105の厚さを制御することができる。特に、溶剤を揮発させて固化させる導電性接着剤を用いた場合、固化時には体積が減少する。そこで、スペーサー106を混入しておくことで、導電性接着剤部105の厚さを精密に制御することが可能となる。   Moreover, as shown in FIG. 9, it is also preferable to mix the spacer 106 in the conductive adhesive used for forming the conductive adhesive portion 105. FIG. 9 is a cross-sectional view when a spacer is mixed in the conductive adhesive portion 105. By mixing the spacer 106, the thickness of the conductive adhesive portion 105 formed by solidifying the conductive adhesive can be controlled. In particular, when a conductive adhesive that volatilizes the solvent and solidifies is used, the volume decreases during solidification. Therefore, by mixing the spacer 106, the thickness of the conductive adhesive portion 105 can be precisely controlled.

ここで、絶縁性接着剤部105aを含む構成を用いる場合には、絶縁性接着剤中にも同様のスペーサー106を混入することが好ましい。スペーサー106を混入することで、支持基板102と個別マスク101との間隔を均一に保つことが可能となる。そのため、被成膜基板120と個別マスク101との間に発生する隙間を狭く、もしくは無くすことが可能となる。よって、成膜を行う際の回り込みによるパターン形状不良の発生を抑制することが可能となる。ここで、スペーサー106は導電性物質でも絶縁性物質のどちらでも良い。また、スペーサー106の粒径は特に制限はないが、5μmから500μm程度のものが、入手し易いことから好適である。   Here, when a configuration including the insulating adhesive portion 105a is used, it is preferable to mix the same spacer 106 in the insulating adhesive. By mixing the spacers 106, the distance between the support substrate 102 and the individual mask 101 can be kept uniform. Therefore, it is possible to narrow or eliminate a gap generated between the deposition target substrate 120 and the individual mask 101. Therefore, it is possible to suppress the occurrence of pattern shape defects due to wraparound during film formation. Here, the spacer 106 may be either a conductive material or an insulating material. Further, the particle size of the spacer 106 is not particularly limited, but a spacer of about 5 μm to 500 μm is preferable because it is easily available.

ここで、被成膜基板120と成膜用マスク100とを離す際に生じる剥離帯電について簡単に説明する。剥離帯電とは、2個の物体を接触させたときにその界面で電荷の移動が生じ、その物体を離すとそれぞれの表面上に移動した電荷が残って帯電した状態になることをいう。剥離帯電により発生した静電気が蓄積した状態では、例えば放電(Electro Static Discharge,ESD)により、被成膜基板120の破壊に繋がる場合がある。   Here, peeling charging that occurs when the deposition target substrate 120 and the deposition mask 100 are separated from each other will be briefly described. Peeling electrification means that when two objects are brought into contact with each other, movement of electric charge occurs at the interface, and when the object is released, the electric charge moved on each surface remains and is charged. In a state where static electricity generated by peeling charging is accumulated, for example, discharge (Electro Static Discharge, ESD) may lead to destruction of the deposition target substrate 120.

また放電が起きない場合でも、帯電した状態では蒸着を行った後に発生する塵埃などを静電吸着(Electro Static Attraction、ESA)する場合がる。この場合、成膜用マスク100の個別マスク101が汚染され、パターン不良が発生する。そこで、導電性領域104を用いて個別マスク101に蓄積された剥離帯電等による電荷を接地電位に導くことで被成膜基板120の破壊や、個別マスク101の汚染を防止することが可能となる。   Even when the discharge does not occur, in the charged state, dust generated after vapor deposition may be electrostatically attracted (Electro Static Attraction (ESA)). In this case, the individual mask 101 of the film formation mask 100 is contaminated and a pattern defect occurs. In view of this, by using the conductive region 104 to lead the charge due to peeling charging or the like accumulated in the individual mask 101 to the ground potential, it is possible to prevent the deposition target substrate 120 from being damaged and the individual mask 101 from being contaminated. .

(第2の実施形態:蒸着工程により生じる帯電対策)
第1の実施形態においては、剥離帯電等による電荷が成膜用マスク100と被成膜基板120との間でスパーク状に放電し、このエネルギーによる破壊を防止すべく被成膜基板120と成膜用マスク100の両方を接地することで双方を電気的に導通させ、剥離帯電等に起因する静電気帯電を消去させる構成について説明したが、この構成は、蒸着工程により生じる帯電対策としても有効である。以下、第2の実施形態として、蒸着工程により生じる帯電に対する動作について説明する。電荷の蓄積を伴う蒸着方法としては、電子ビーム蒸着法、イオンプレーティング法、スパッタ法、イオンビーム蒸着法等がある。ここでは、ITO(インジウム・錫・酸化物)の蒸着成膜に好適な手段として用いられるイオンプレーティング工程で蓄積される電荷を接地電位に導く構成について説明する。
(Second embodiment: Countermeasure against charging caused by vapor deposition process)
In the first embodiment, electric charges due to peeling charge or the like are discharged in a spark shape between the film formation mask 100 and the film formation substrate 120, and the film formation substrate 120 and the film formation substrate 120 are prevented from being destroyed by this energy. Although a configuration has been described in which both of the film masks 100 are electrically connected to each other to electrically eliminate both electrostatic charges caused by peeling charging, etc., this configuration is also effective as a countermeasure against charging caused by the vapor deposition process. is there. Hereinafter, as a second embodiment, an operation for charging generated by the vapor deposition process will be described. Examples of the vapor deposition method that accompanies charge accumulation include an electron beam vapor deposition method, an ion plating method, a sputtering method, and an ion beam vapor deposition method. Here, a description will be given of a configuration in which charges accumulated in an ion plating process used as a suitable means for vapor deposition film formation of ITO (indium / tin / oxide) are guided to the ground potential.

ここでは、まずイオンプレーティング装置の概略を説明する。そして、蒸着工程中に電荷が蓄積される理由を説明し、この電荷に対しても、図1(a)で説明した導電性領域104を備えることが有効であることを説明する。   Here, an outline of the ion plating apparatus will be described first. Then, the reason why charges are accumulated during the vapor deposition process will be described, and it will be described that it is effective to provide the conductive regions 104 described with reference to FIG.

図3は、イオンプレーティング装置の模式断面図である。イオンプレーティング装置10は、圧力勾配型プラズマガン20、磁場発生コイル30、ガイド電極40、搬送系50、プロセスガス導入部60、ターゲット70、排気系80、真空容器90、を含み、成膜用マスク100を用いて被成膜基板120にパターン状の薄膜を形成する。   FIG. 3 is a schematic cross-sectional view of an ion plating apparatus. The ion plating apparatus 10 includes a pressure gradient plasma gun 20, a magnetic field generating coil 30, a guide electrode 40, a transfer system 50, a process gas introduction unit 60, a target 70, an exhaust system 80, and a vacuum vessel 90, and is used for film formation. A patterned thin film is formed on the deposition target substrate 120 using the mask 100.

圧力勾配型プラズマガン20は、陰極20aに熱電子を高い密度で放出する材質(材質としては例えばLaB6)を用い、ターゲット70との間でアーク放電を行い、蒸着粒子を生成させる。その本体部分は真空容器90の側壁に備えられる。圧力勾配型プラズマガン20の陰極20a、中間電極20b、中間電極20c、磁場発生コイル30への給電を調整することにより、真空容器90中に供給されるプラズマの状態が制御される。 The pressure gradient type plasma gun 20 uses a material (for example, LaB 6 ) that emits thermoelectrons at a high density to the cathode 20a, and performs arc discharge with the target 70 to generate vapor deposition particles. The main body portion is provided on the side wall of the vacuum vessel 90. By adjusting the power supply to the cathode 20a, intermediate electrode 20b, intermediate electrode 20c, and magnetic field generating coil 30 of the pressure gradient plasma gun 20, the state of the plasma supplied into the vacuum vessel 90 is controlled.

アーク放電により発生した蒸着粒子は、たとえばArガス起因の高密度プラズマによりイオン化される。圧力勾配型プラズマガン20は、陰極20aと真空容器90との間に中間電極20b,20cを配置することで、圧力勾配を実現している。ここで、Arに代表されるプラズマ発生ガスを供給するガス供給部20dよりも上流側に陰極20aは配置されている。   The vapor deposition particles generated by the arc discharge are ionized by, for example, high-density plasma caused by Ar gas. The pressure gradient type plasma gun 20 realizes a pressure gradient by disposing intermediate electrodes 20b and 20c between the cathode 20a and the vacuum vessel 90. Here, the cathode 20a is disposed upstream of the gas supply unit 20d that supplies a plasma generating gas typified by Ar.

この結果、陰極20aを構成する材料の薄膜への混入もなく、陰極寿命が長くなり、安定した長時間蒸着成膜が可能となる。更に、大電流(例えば数100A)の直流アーク放電を利用することができるため、高密度のプラズマを発生することが可能であり、ターゲット70の蒸発速度は従来のスパッタリング法に比べて大きい。他にも、蒸発とイオン化、励起を1つのガンで行うことができる特徴がある。   As a result, the material constituting the cathode 20a is not mixed into the thin film, the life of the cathode is prolonged, and stable deposition for a long time becomes possible. Furthermore, since a direct current arc discharge with a large current (for example, several 100 A) can be used, high-density plasma can be generated, and the evaporation rate of the target 70 is higher than that of the conventional sputtering method. Another feature is that evaporation, ionization, and excitation can be performed with a single gun.

ターゲット70は適当な電位に制御されており、圧力勾配型プラズマガン20により励起される高密度プラズマを下方に吸引する。ターゲット70は、圧力勾配型プラズマガン20からのエネルギーを受けて蒸発し消耗するため、この消耗を補正すべく徐々に上昇させる構造を有しており(図示せず)、ターゲット70の減少によるプラズマ状態の変動を補正している。   The target 70 is controlled to an appropriate potential and sucks the high-density plasma excited by the pressure gradient plasma gun 20 downward. The target 70 evaporates and wears in response to the energy from the pressure gradient plasma gun 20, and therefore has a structure (not shown) that gradually increases to correct this wear. The fluctuation of the state is corrected.

ガイド電極40は、ターゲット70の周囲に同心に配置された環状の容器として構成され、当該容器内には、磁場発生コイル30が収容されている。磁場発生コイル30とガイド電極40との協働によりターゲット70に入射するプラズマの状態は制御される。   The guide electrode 40 is configured as an annular container arranged concentrically around the target 70, and the magnetic field generating coil 30 is accommodated in the container. The state of the plasma incident on the target 70 is controlled by the cooperation of the magnetic field generating coil 30 and the guide electrode 40.

プロセスガス導入部60からは、例えば酸素が供給され、蒸着粒子となるITOや窒化酸化珪素の蒸着状態を制御している。   For example, oxygen is supplied from the process gas introduction unit 60 to control the vapor deposition state of ITO or silicon nitride oxide that becomes vapor deposition particles.

排気系80は、例えばターボ分子ポンプ等の真空ポンプにより構成され、真空容器90内の雰囲気を真空に保つべく動作する。   The exhaust system 80 is configured by a vacuum pump such as a turbo molecular pump, for example, and operates to keep the atmosphere in the vacuum vessel 90 in a vacuum.

搬送系50は、被成膜基板120と成膜用マスク100とをスライドさせる形で移動させるものであり、密接して配置された被成膜基板120と成膜用マスク100の入れ替えを行う機能を有している。   The transfer system 50 moves the deposition target substrate 120 and the deposition mask 100 in a sliding manner, and functions to replace the deposition target substrate 120 and the deposition mask 100 arranged in close contact with each other. have.

ここで、上記した構成を有するイオンプレーティング装置10を用いたイオンプレーティング方法を説明する。   Here, an ion plating method using the ion plating apparatus 10 having the above-described configuration will be described.

まず、真空容器90の下部にターゲット70を装着する。そして、ターゲット70の上方の対向する位置に被成膜基板120と成膜用マスク100を配置する。次に、蒸着条件に応じたプロセスガスを真空容器90に導入する。続けて、圧力勾配型プラズマガン20の陰極20aとターゲット70との間に直流電圧を印加する。   First, the target 70 is attached to the lower part of the vacuum vessel 90. Then, the deposition target substrate 120 and the deposition mask 100 are disposed at opposing positions above the target 70. Next, a process gas corresponding to the deposition conditions is introduced into the vacuum vessel 90. Subsequently, a DC voltage is applied between the cathode 20 a of the pressure gradient plasma gun 20 and the target 70.

そして、圧力勾配型プラズマガン20の陰極20aとターゲット70との間で放電を生じさせて高密度プラズマを生成する。高密度プラズマは、磁場発生コイル30、及びガイド電極40により導かれてターゲット70に到達する。   Then, discharge is generated between the cathode 20a of the pressure gradient plasma gun 20 and the target 70 to generate high-density plasma. The high-density plasma reaches the target 70 by being guided by the magnetic field generating coil 30 and the guide electrode 40.

ターゲット70は、圧力勾配型プラズマガン20からのエネルギーを受けて蒸発し、蒸着粒子が射出される。蒸着粒子は、高密度プラズマによりイオン化される。この蒸着粒子は、成膜用マスク100をマスクとして被成膜基板120に付着し、蒸着成膜が行われる。ここで、磁場発生コイル30による磁場と、ガイド電極40の電位を制御することにより、蒸着粒子の飛行方向を制御することができるため、ターゲット70の上方におけるプラズマの分布を制御することで、被成膜基板120上での蒸着速度分布を調整でき、広い面積にわたって均一な膜質の薄膜を得ることができる。   The target 70 evaporates upon receiving energy from the pressure gradient plasma gun 20, and vapor deposition particles are ejected. The vapor deposition particles are ionized by the high density plasma. The vapor deposition particles adhere to the film formation substrate 120 using the film formation mask 100 as a mask, and vapor deposition film formation is performed. Here, since the flight direction of the vapor deposition particles can be controlled by controlling the magnetic field generated by the magnetic field generating coil 30 and the potential of the guide electrode 40, the distribution of the plasma above the target 70 can be controlled by controlling the plasma distribution. The deposition rate distribution on the film formation substrate 120 can be adjusted, and a thin film with uniform film quality can be obtained over a wide area.

図3中の吹き出し部に、被成膜基板120と成膜用マスク100との位置関係を模式的に示す。成膜用マスク100は、被成膜基板120とターゲット70との間に配置され、被成膜基板120を覆う位置に配置される。そして、成膜用マスク100が開口されている領域では被成膜基板120上に蒸着成膜が行われ、他の領域では、成膜用マスク100により蒸着粒子が遮られ、被成膜基板120上での蒸着成膜は行われない。このようにして、被成膜基板120上にパターン構造を有する膜が形成される。   3 schematically shows the positional relationship between the film formation substrate 120 and the film formation mask 100. The deposition mask 100 is disposed between the deposition target substrate 120 and the target 70 and is disposed at a position covering the deposition target substrate 120. In a region where the film formation mask 100 is opened, vapor deposition is performed on the film formation substrate 120, and in other regions, vapor deposition particles are blocked by the film formation mask 100. The above vapor deposition film formation is not performed. In this way, a film having a pattern structure is formed on the deposition target substrate 120.

ここで、被成膜基板120は、蒸着粒子の発生が安定してから搬送系50により移動させても良い。この場合には、プラズマ発生初期の不安定性を回避できる。また、搬送系50で搬送しながら蒸着粒子の照射を行っても良い。この場合には、搬送速度に応じて膜厚の制御が行われる。更に、連続的に被成膜基板120の処理を行うことが可能となる。   Here, the deposition target substrate 120 may be moved by the transport system 50 after the generation of vapor deposition particles is stabilized. In this case, instability at the initial stage of plasma generation can be avoided. Further, the vapor deposition particles may be irradiated while being transported by the transport system 50. In this case, the film thickness is controlled according to the conveyance speed. Furthermore, it is possible to continuously process the deposition target substrate 120.

ここで、蒸着粒子は、高密度プラズマによりイオン化される。この蒸着粒子は、成膜用マスク100をマスクとして被成膜基板120に付着し、蒸着成膜が行われている。すなわち、蒸着粒子は帯電(この場合、正に帯電している)した状態で被成膜基板120、成膜用マスク100に飛来してくる。そのため、蒸着工程中に被成膜基板120、成膜用マスク100は共に帯電する。   Here, the vapor deposition particles are ionized by high density plasma. The vapor deposition particles adhere to the film formation substrate 120 using the film formation mask 100 as a mask, and vapor deposition film formation is performed. That is, the vapor deposition particles fly to the deposition target substrate 120 and the deposition mask 100 in a charged state (in this case, positively charged). Therefore, both the deposition target substrate 120 and the deposition mask 100 are charged during the vapor deposition process.

ここで、被成膜基板120は搬送系50に取り付けられている。そのため、被成膜基板120に蓄積された電荷は、搬送系50、真空容器90を介して接地電位に導かれる。従って、被成膜基板120への電荷の蓄積は抑えられる。   Here, the deposition target substrate 120 is attached to the transport system 50. Therefore, the electric charge accumulated in the deposition target substrate 120 is guided to the ground potential via the transport system 50 and the vacuum container 90. Therefore, charge accumulation on the deposition target substrate 120 can be suppressed.

一方、成膜用マスク100の個別マスク101へも蒸着粒子が飛来してくる。この蒸着粒子に由来する電荷は、支持基板102上に形成された導電性領域104があることで、個別マスク101から、導電性接着剤部105、導電性領域104、フレーム103、搬送系50、真空容器90を介して接地電位に導かれるため、成膜用マスク100に含まれる個別マスク101の帯電を抑えることが可能となる。   On the other hand, the vapor deposition particles also fly to the individual mask 101 of the film formation mask 100. The electric charges derived from the vapor deposition particles are obtained from the individual mask 101 by the conductive region 104 formed on the support substrate 102, so that the conductive adhesive portion 105, the conductive region 104, the frame 103, the transport system 50, Since it is guided to the ground potential via the vacuum container 90, charging of the individual mask 101 included in the film formation mask 100 can be suppressed.

この構成は、被成膜基板120の表面が絶縁膜に覆われている場合や、被成膜基板120上に絶縁膜を形成する場合に、被成膜基板120に蓄積された電荷は、被成膜基板120から個別マスク101(被成膜基板120と接触している)、導電性接着剤部105、導電性領域104、フレーム103(図1参照)、搬送系50、真空容器90を介して接地電位に導かれるため特に好適である。   In this configuration, when the surface of the deposition target substrate 120 is covered with an insulating film, or when an insulating film is formed on the deposition target substrate 120, the charge accumulated on the deposition target substrate 120 is From the film formation substrate 120 through the individual mask 101 (in contact with the film formation substrate 120), the conductive adhesive portion 105, the conductive region 104, the frame 103 (see FIG. 1), the transfer system 50, and the vacuum vessel 90. It is particularly suitable because it is led to the ground potential.

電荷が蓄積した状態では、例えば放電(ESD)により、被成膜基板120の破壊に繋がる場合がある。また放電が起きない場合でも、成膜用マスク100が帯電した状態では、蒸着を行った後で発生する塵埃などを静電吸着(ESA)することで成膜用マスク100の個別マスク101が汚染され、パターン不良を発生させる場合がある。そこで、導電性接着剤部105を介して個別マスク101に蓄積された電荷や、被成膜基板120に蓄積された電荷(特に被成膜基板120の表面が絶縁膜に覆われている場合に顕著となる)を接地電位に導くことで被成膜基板120の破壊、個別マスク101の汚染を防止することが可能となる。   In a state where charges are accumulated, for example, discharge (ESD) may lead to destruction of the deposition target substrate 120. Even when no discharge occurs, when the film formation mask 100 is charged, the individual mask 101 of the film formation mask 100 is contaminated by electrostatically adsorbing (ESA) dust or the like generated after vapor deposition. And pattern defects may occur. Therefore, the charge accumulated in the individual mask 101 via the conductive adhesive portion 105 and the charge accumulated in the film formation substrate 120 (particularly when the surface of the film formation substrate 120 is covered with an insulating film). It becomes possible to prevent the deposition target substrate 120 from being destroyed and the individual mask 101 from being contaminated.

(第1の実施形態および第2の実施形態の変形例)
以下、第1の実施形態および第2の実施形態の変形例について説明する。
上記した実施形態では、図2に示すように、個別マスク101は、導電性接着剤部105、導電性領域104、フレーム103、搬送系113、真空容器111を経て直接接地されているが、これは電気抵抗を介して行うことも好適である。導体により成膜用マスク100と被成膜基板120が並列に接地される場合、大きなエネルギーを持つ電荷が、急速に接地された領域に流れ込む。すると、被成膜基板120中で急激なポテンシャル変化が発生し、被成膜基板120が損傷を受ける畏れが生じる。
(Modification of the first embodiment and the second embodiment)
Hereinafter, modifications of the first embodiment and the second embodiment will be described.
In the above-described embodiment, as shown in FIG. 2, the individual mask 101 is directly grounded through the conductive adhesive portion 105, the conductive region 104, the frame 103, the transport system 113, and the vacuum vessel 111. It is also preferable to carry out via electrical resistance. When the film-forming mask 100 and the film-forming substrate 120 are grounded in parallel by a conductor, a large energy charge flows into the grounded region rapidly. Then, a rapid potential change occurs in the deposition target substrate 120, and the deposition target substrate 120 may be damaged.

ここで、たとえば成膜用マスク100のフレーム103と搬送系113との間に電気的な抵抗を挿入することで、このような損傷の発生を抑制することが可能となる。この抵抗値としては、10kΩ以上10MΩ以下であることが好適である。10kΩ以上の抵抗値を持つ電気抵抗を介して電荷を逃がすことで、成膜用マスク100と被成膜基板120との間を通る電荷の移動速度を抑え、被成膜基板120に備えられているTFTや、有機EL素子の静電破壊を防止することが可能となる。また、10MΩ以下の抵抗値を介して電荷を逃がすことで、電荷の蓄積を防ぎ、成膜用マスク100と被成膜基板120との間の電荷を速やかに逃がすことが可能となる。なお、電気抵抗を配置する位置は、成膜用マスク100の個別マスク101と被成膜基板120との間に設けられていれば良く、フレーム103と搬送系113との間に限定されることはない。   Here, for example, by inserting an electrical resistance between the frame 103 of the film formation mask 100 and the transport system 113, it is possible to suppress the occurrence of such damage. The resistance value is preferably 10 kΩ or more and 10 MΩ or less. By allowing the charge to escape through an electric resistor having a resistance value of 10 kΩ or more, the movement speed of the charge passing between the deposition mask 100 and the deposition target substrate 120 is suppressed, and the deposition target substrate 120 is provided. It is possible to prevent electrostatic breakdown of the TFT and the organic EL element. In addition, by releasing charges through a resistance value of 10 MΩ or less, charge accumulation can be prevented, and charges between the deposition mask 100 and the deposition target substrate 120 can be quickly released. Note that the position where the electrical resistance is disposed is only required to be provided between the individual mask 101 of the deposition mask 100 and the deposition target substrate 120 and is limited between the frame 103 and the transport system 113. There is no.

また、導電性領域104の厚みは支持基板102中で分布を持たせても良い。図4(a)は、導電性領域104の厚みを変えた場合の平面図、図4(b)は、図4(a)のB−B’線断面図である。図4(a)、(b)に示すように、導電性領域104の厚みを、フレーム103により固定される領域で厚く形成することで、フレーム103との間での磨耗による導通不良発生を抑制することが可能となる。図4では、導電性接着剤部105を個別マスク101と支持基板102とが支持基板102における平面視にてドット状に設けた例について例示している。   Further, the thickness of the conductive region 104 may be distributed in the support substrate 102. FIG. 4A is a plan view when the thickness of the conductive region 104 is changed, and FIG. 4B is a cross-sectional view taken along line B-B ′ of FIG. As shown in FIGS. 4A and 4B, by forming the conductive region 104 thick in the region fixed by the frame 103, the occurrence of poor conduction due to wear with the frame 103 is suppressed. It becomes possible to do. FIG. 4 illustrates an example in which the conductive adhesive portion 105 is provided in a dot shape with the individual mask 101 and the support substrate 102 in a plan view of the support substrate 102.

また、導電性領域104を線状に配置し、そのパターン幅として50μm以上500μm以下の幅のものを用いているが、これは全面ベタ状に形成しても良い。図5(a)は導電性領域をベタ状に形成したパターンを用いた場合の平面図、図5(b)は図5(a)のC−C’線断面図である。この場合、個別マスク101とフレーム103との間を確実に導通させることができる。若干の剥離があった場合でも、成膜用マスク100や被成膜基板120の帯電が防止されているため、容易に除去することが可能である。ここでは、個別マスク101と支持基板102とが支持基板102における平面視にて重なる領域全域に導電性接着剤部105を設けた例について例示している。   In addition, the conductive region 104 is arranged in a linear shape, and a pattern width of 50 μm or more and 500 μm or less is used, but this may be formed in a solid shape on the entire surface. FIG. 5A is a plan view in the case of using a pattern in which a conductive region is formed in a solid shape, and FIG. 5B is a cross-sectional view taken along line C-C ′ in FIG. In this case, conduction between the individual mask 101 and the frame 103 can be reliably established. Even when there is slight peeling, the film formation mask 100 and the film formation substrate 120 are prevented from being charged, and thus can be easily removed. Here, an example in which the conductive adhesive portion 105 is provided in the entire region where the individual mask 101 and the support substrate 102 overlap in the plan view of the support substrate 102 is illustrated.

また、導電性領域104を、全ての個別マスク101と重なる領域を並列に繋げるパターンに代えて、個別マスク101を複数のブロックに分離して、各ブロック毎にフレーム103と電気的に接続しても良い。この場合の平面図を図6(a)に、図6(a)D−D’線断面図を図6(b)に示す。この場合、導電性領域104のパターン平面形状により高い自由度を持たせることが可能となる。ここでは、個別マスク101と支持基板102とが支持基板102における平面視にて重なる領域全域に導電性接着剤部105を設けた例について例示している。   Further, the conductive area 104 is replaced with a pattern in which the areas overlapping with all the individual masks 101 are connected in parallel, and the individual mask 101 is separated into a plurality of blocks and electrically connected to the frame 103 for each block. Also good. FIG. 6A shows a plan view in this case, and FIG. 6B shows a cross-sectional view taken along the line D-D ′ of FIG. In this case, it is possible to give a high degree of freedom to the pattern plane shape of the conductive region 104. Here, an example in which the conductive adhesive portion 105 is provided in the entire region where the individual mask 101 and the support substrate 102 overlap in the plan view of the support substrate 102 is illustrated.

また、導電性領域104を構成する物質として、クロムに代えてコバール(典型的な組成としては鉄54%、ニッケル29%、コバルト17%)合金を用いても良い。コバール合金は、硬質ガラスと熱膨張係数がほぼ等しいため、支持基板102に硬質ガラスを用いた場合に、剥がれ等の不具合を起こす畏れは小さい。従って、コバール合金を導電性領域104として用い、導電性領域104を線状に配置する場合には、パターン幅の上限は消失し、線状のパターンで線幅50μm以上であれば、ベタパターンまでパターンレイアウトの制限事項を無くすことができる。また、クロムを用いた場合でも、硬質ガラスに代えて熱膨張係数が大きいガラスを支持基板102にした場合では、同様の構成を取ることができる。また、導電性領域104を構成する物質としてシリコン膜を用いても良い。シリコンは硬質ガラスとほぼ同じ熱膨張係数を有しているため上記したものと同様に扱うことが可能である。   Further, instead of chromium, Kovar (typically 54% iron, 29% nickel, 17% cobalt) alloy may be used as a material constituting the conductive region 104. Since Kovar alloy has substantially the same thermal expansion coefficient as that of hard glass, when hard glass is used for the support substrate 102, the occurrence of problems such as peeling is small. Therefore, when the Kovar alloy is used as the conductive region 104 and the conductive region 104 is arranged in a linear shape, the upper limit of the pattern width disappears, and if the linear pattern has a line width of 50 μm or more, a solid pattern can be obtained. The restrictions on the pattern layout can be eliminated. Further, even when chromium is used, the same configuration can be adopted when the support substrate 102 is made of glass having a large thermal expansion coefficient instead of hard glass. Alternatively, a silicon film may be used as a material forming the conductive region 104. Since silicon has almost the same thermal expansion coefficient as hard glass, it can be handled in the same manner as described above.

ここで、導電性領域104を構成する物質としてクロム、コバール合金、シリコンを用いた例について説明したが、これは、別の導電性物質を用いても良い。たとえばアルミニウムは25×10-6/℃程度の熱膨張係数を有しているが、このような素材を用いた場合でも、線状のパターンを用いることで応力による破壊を防止することができるため、導電性領域104を構成する物質として用いることが可能となる。また、金属は一般的に応力に対して弾性変形し、応力を吸収する機能を有しているため、支持基板102の若干の変形が容認できる程度の寸法精度で500μmを超える線幅を与えても成膜用マスク100を用いた蒸着工程を行うことができる。 Here, an example in which chromium, Kovar alloy, or silicon is used as the material constituting the conductive region 104 has been described, but another conductive material may be used. For example, aluminum has a thermal expansion coefficient of about 25 × 10 −6 / ° C., but even when such a material is used, breakage due to stress can be prevented by using a linear pattern. Thus, the conductive region 104 can be used as a substance. In addition, since metals generally have a function of elastically deforming and absorbing stress, a line width exceeding 500 μm is given with a dimensional accuracy that allows slight deformation of the support substrate 102. Alternatively, a vapor deposition process using the film formation mask 100 can be performed.

また、成膜用マスク100のフレーム103と搬送系113との間に電気的な抵抗を挿入することで、成膜用マスク100と被成膜基板120との間での急激なポテンシャル変動を避ける例について説明しているが、これは等価的に電気抵抗となるものを挿入することで個別部品としての抵抗に代えることができる。具体的には、導電性領域104を構成する物質として、抵抗率の高い導体を用いることで対応することができる。たとえば、ニクロムやカンタル等、発熱体を構成すべく高い電気抵抗を有する材質を用いることで配線抵抗を高め、成膜用マスク100と被成膜基板120との間での急激なポテンシャル変動を避けさせることが可能となる。   Further, by inserting an electrical resistance between the frame 103 of the deposition mask 100 and the transfer system 113, a sudden potential fluctuation between the deposition mask 100 and the deposition target substrate 120 is avoided. Although an example is described, this can be replaced with a resistance as an individual component by inserting an equivalent electrical resistance. Specifically, this can be dealt with by using a conductor having a high resistivity as the material constituting the conductive region 104. For example, the wiring resistance is increased by using a material having a high electrical resistance to form a heating element such as nichrome or cantal, and a sudden potential fluctuation between the deposition mask 100 and the deposition target substrate 120 is avoided. It becomes possible to make it.

また、個別マスク101を構成する物質として単結晶シリコンを用いた例について説明したが、これは金属を用いても良い。金属は単結晶シリコンと比べ靭性が高いため応力による割れが生じにくい。金属を用いることで、単結晶シリコンを用いた場合と比べ、成膜用マスク100の取り付け作業等にかかる応力による破損等の現象を未然に防ぐことが可能となる。   Further, although an example in which single crystal silicon is used as a material constituting the individual mask 101 has been described, a metal may be used for this. Since metal is tougher than single crystal silicon, cracking due to stress is unlikely to occur. By using a metal, it is possible to prevent a phenomenon such as a damage due to stress applied to the deposition mask 100 and the like, compared to the case of using single crystal silicon.

特に、コバール合金を用いた場合、支持基板102に硬質ガラスを用いた場合、支持基板102と同程度の熱膨張係数を有することから、蒸着工程で支持基板102の温度が上昇しても、パターン寸法の変動は小さく抑えられ、精密なパターン形成を行うことが可能となる。   In particular, when Kovar alloy is used, when hard glass is used for the support substrate 102, it has the same thermal expansion coefficient as that of the support substrate 102. Therefore, even if the temperature of the support substrate 102 rises during the vapor deposition process, Variations in dimensions are kept small, and precise pattern formation can be performed.

また、支持基板102を構成する物質として硬質ガラスを用いた例について説明したが、これは硬質ガラス以外の素材を用いても良い。たとえば、ソーダガラス、石英ガラス等のガラス類や、アルミナ、窒化アルミニウム等のセラミック類、エポキシ樹脂やフェノール樹脂、ポリイミド樹脂等のプラスチック類を用いても良い。石英ガラスは熱膨張係数が0.6×10-6/℃程度と低いため、蒸着工程中に支持基板102の温度上昇が生じても個別マスク101の位置変動量を小さく抑えることができるため好適である。また、セラミック系の物質を用いた場合、セラミックが化学的に安定な物質であることから、蒸着工程のマスクとして用いられることで付着した蒸着物質の除去等に用いられる化学的処理により受ける損傷を抑えることができるため好適である。また、プラスチックは容易に大きな板を作ることが可能である。そのため、被成膜基板120の大型化に容易に対応することが可能となる。 Moreover, although the example which used hard glass as a substance which comprises the support substrate 102 was demonstrated, you may use materials other than hard glass for this. For example, glass such as soda glass and quartz glass, ceramics such as alumina and aluminum nitride, and plastics such as epoxy resin, phenol resin, and polyimide resin may be used. Since quartz glass has a low coefficient of thermal expansion of about 0.6 × 10 −6 / ° C., the amount of positional fluctuation of the individual mask 101 can be kept small even if the temperature of the support substrate 102 rises during the vapor deposition process. It is. In addition, when ceramic materials are used, the ceramic is a chemically stable material, so that it can be used as a mask for the vapor deposition process and damaged by chemical treatment used to remove deposited vapor. This is preferable because it can be suppressed. Also, it is possible to make a large plate easily with plastic. Therefore, it is possible to easily cope with an increase in the size of the deposition target substrate 120.

また、支持基板102に用いる物質として、硬質ガラスに代えて金属板を用いても良い。金属は硬質ガラスと比べ衝撃による割れが生じにくい。金属を用いることで、硬質ガラスを用いた場合と比べ、成膜用マスク100の取り付け作業等にかかる衝撃による破損等の現象を未然に防ぐことが可能となる。この場合、支持基板は前記導電性領域を兼ねる。   Further, a metal plate may be used as a material used for the support substrate 102 instead of the hard glass. Metals are less susceptible to cracking due to impact than hard glass. By using a metal, it becomes possible to prevent a phenomenon such as a damage due to an impact applied to the operation of attaching the film formation mask 100 or the like as compared with the case of using hard glass. In this case, the support substrate also serves as the conductive region.

10…イオンプレーティング装置、20…圧力勾配型プラズマガン、20a…陰極、20b…中間電極、20c…中間電極、20d…ガス供給部、30…磁場発生コイル、40…ガイド電極、50…搬送系、60…プロセスガス導入部、70…ターゲット、80…排気系、90…真空容器、100…成膜用マスク、101…個別マスク、102…支持基板、103…フレーム、104…導電性領域、105…導電性接着剤部、105a…絶縁性接着剤部、106…スペーサー、110…蒸着装置、111…真空容器、112…排気系、113…搬送系、114…蒸着源、120…被成膜基板。   DESCRIPTION OF SYMBOLS 10 ... Ion plating apparatus, 20 ... Pressure gradient type plasma gun, 20a ... Cathode, 20b ... Intermediate electrode, 20c ... Intermediate electrode, 20d ... Gas supply part, 30 ... Magnetic field generating coil, 40 ... Guide electrode, 50 ... Conveyance system , 60 ... Process gas introduction part, 70 ... Target, 80 ... Exhaust system, 90 ... Vacuum container, 100 ... Deposition mask, 101 ... Individual mask, 102 ... Support substrate, 103 ... Frame, 104 ... Conductive region, 105 DESCRIPTION OF SYMBOLS ... Conductive adhesive part, 105a ... Insulating adhesive part, 106 ... Spacer, 110 ... Deposition apparatus, 111 ... Vacuum container, 112 ... Exhaust system, 113 ... Conveyance system, 114 ... Deposition source, 120 ... Deposition substrate .

Claims (9)

被成膜基板と重ねて配置され、前記被成膜基板に選択的に膜を形成する成膜用マスクであって、
少なくとも一部が電気的に導電性を有し前記被成膜基板と電気的に接続されたフレームと、
前記フレームに固定された、開口部を備える支持基板と、
前記支持基板の前記開口部を、前記支持基板の平面視にて覆うよう固定された個別マスクと、を含み、
前記支持基板は、前記個別マスクと前記支持基板の平面視にて重なる領域の少なくとも一部に、前記支持基板と前記個別マスクとを電気的に接続する導電性領域を備え、
かつ、前記導電性領域は、前記フレームの領域まで延在し、
かつ、前記導電性領域は、前記個別マスクとの間の少なくとも一部が、導電性接着剤を用いて接続されていることを特徴とする成膜用マスク。
A mask for film formation, which is disposed so as to overlap with a film formation substrate and selectively forms a film on the film formation substrate;
A frame at least partially electrically conductive and electrically connected to the deposition substrate;
A support substrate having an opening fixed to the frame;
An individual mask fixed so as to cover the opening of the support substrate in a plan view of the support substrate,
The support substrate includes a conductive region that electrically connects the support substrate and the individual mask in at least a part of a region overlapping the individual mask and the support substrate in plan view.
And the conductive region extends to the region of the frame;
In addition, the film forming mask is characterized in that at least part of the conductive region is connected to the individual mask using a conductive adhesive.
被成膜基板と重ねて配置され、前記被成膜基板に選択的に膜を形成する成膜用マスクであって、
少なくとも一部が電気的に導電性を有し前記被成膜基板と電気的に接続されたフレームと、
前記フレームに固定された、開口部を備える支持基板と、
前記支持基板の前記開口部を、前記支持基板の平面視にて覆うよう固定された個別マスクと、を含み、
前記支持基板は、前記個別マスクと前記支持基板の平面視にて重なる領域の少なくとも一部に、前記支持基板と前記個別マスクとを電気的に接続する導電性領域を備え、
かつ、前記導電性領域は、前記フレームの領域まで延在し、
かつ、前記個別マスクと前記支持基板の平面視にて重なる領域の一部が、絶縁性接着剤により固定され、かつ前記個別マスクと前記導電性領域との間の一部が、導電性接着剤を用いて固定されていることを特徴とする成膜用マスク。
A mask for film formation, which is disposed so as to overlap with a film formation substrate and selectively forms a film on the film formation substrate;
A frame at least partially electrically conductive and electrically connected to the deposition substrate;
A support substrate having an opening fixed to the frame;
An individual mask fixed so as to cover the opening of the support substrate in a plan view of the support substrate,
The support substrate includes a conductive region that electrically connects the support substrate and the individual mask in at least a part of a region overlapping the individual mask and the support substrate in plan view.
And the conductive region extends to the region of the frame;
In addition, a part of the region overlapping the individual mask and the support substrate in plan view is fixed by an insulating adhesive, and a part between the individual mask and the conductive region is a conductive adhesive. A film-forming mask characterized by being fixed using a film.
請求項1または2に記載の成膜用マスクであって、前記個別マスクと前記被成膜基板との電気的経路の途中に電気抵抗を備え、かつ前記電気抵抗の抵抗値は、10kΩ以上10MΩ以下であることを特徴とする成膜用マスク。   3. The film-formation mask according to claim 1, wherein an electrical resistance is provided in the middle of an electrical path between the individual mask and the deposition target substrate, and the resistance value of the electrical resistance is 10 kΩ or more and 10 MΩ. A film forming mask characterized by the following. 請求項1〜3のいずれか一項に記載の成膜用マスクであって、前記個別マスクにシリコンを用いることを特徴とする成膜用マスク。   The film-forming mask according to claim 1, wherein silicon is used for the individual mask. 請求項1〜4のいずれか一項に記載の成膜用マスクであって、前記支持基板はガラスであることを特徴とする成膜用マスク。   The film-forming mask according to claim 1, wherein the support substrate is glass. 請求項1〜5のいずれか一項に記載の成膜用マスクであって、前記導電性領域は前記支持基板内での平面視にて一部分に存在していることを特徴とする成膜用マスク。   6. The film formation mask according to claim 1, wherein the conductive region is present in a part in a plan view in the support substrate. mask. 請求項1〜6のいずれか一項に記載の成膜用マスクであって、前記導電性領域は線形状を備え、かつ前記導電性領域の線幅は50μm以上、500μm以下の値を有することを特徴とする成膜用マスク。   The film-formation mask according to claim 1, wherein the conductive region has a linear shape, and a line width of the conductive region has a value of 50 μm or more and 500 μm or less. A film forming mask characterized by the above. 請求項1〜7のいずれか一項に記載の成膜用マスクであって、前記導電性領域はクロムまたはコバール合金、またはシリコンを用いることを特徴とする成膜用マスク。   The film formation mask according to claim 1, wherein the conductive region is made of chromium, Kovar alloy, or silicon. 請求項1〜4のいずれか一項に記載の成膜用マスクであって、前記支持基板は金属であることを特徴とする成膜用マスク。   The film-forming mask according to claim 1, wherein the support substrate is a metal.
JP2009073829A 2009-03-25 2009-03-25 Mask for film formation Withdrawn JP2010222687A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009073829A JP2010222687A (en) 2009-03-25 2009-03-25 Mask for film formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009073829A JP2010222687A (en) 2009-03-25 2009-03-25 Mask for film formation

Publications (1)

Publication Number Publication Date
JP2010222687A true JP2010222687A (en) 2010-10-07

Family

ID=43040187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009073829A Withdrawn JP2010222687A (en) 2009-03-25 2009-03-25 Mask for film formation

Country Status (1)

Country Link
JP (1) JP2010222687A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014065929A (en) * 2012-09-24 2014-04-17 Dainippon Printing Co Ltd Vapor deposition mask, and metal frame integrated vapor deposition mask
WO2016178370A1 (en) * 2015-05-07 2016-11-10 コニカミノルタ株式会社 Thin-film electronic device manufacturing method
CN109321879A (en) * 2017-07-31 2019-02-12 麦克赛尔控股株式会社 Deposition mask
WO2019054716A1 (en) * 2017-09-18 2019-03-21 주식회사 티지오테크 Method for manufacturing frame integrated mask
WO2019156348A1 (en) * 2018-02-09 2019-08-15 주식회사 티지오테크 Frame-integrated mask and method for manufacturing frame-integrated mask
CN116162894A (en) * 2023-02-28 2023-05-26 京东方科技集团股份有限公司 Mask plate and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014065929A (en) * 2012-09-24 2014-04-17 Dainippon Printing Co Ltd Vapor deposition mask, and metal frame integrated vapor deposition mask
WO2016178370A1 (en) * 2015-05-07 2016-11-10 コニカミノルタ株式会社 Thin-film electronic device manufacturing method
CN109321879A (en) * 2017-07-31 2019-02-12 麦克赛尔控股株式会社 Deposition mask
CN109321879B (en) * 2017-07-31 2022-06-10 麦克赛尔株式会社 Vapor deposition mask
WO2019054716A1 (en) * 2017-09-18 2019-03-21 주식회사 티지오테크 Method for manufacturing frame integrated mask
WO2019156348A1 (en) * 2018-02-09 2019-08-15 주식회사 티지오테크 Frame-integrated mask and method for manufacturing frame-integrated mask
CN116162894A (en) * 2023-02-28 2023-05-26 京东方科技集团股份有限公司 Mask plate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5222806B2 (en) Electrostatic chuck and organic electroluminescence device manufacturing apparatus having the same
JP2010222687A (en) Mask for film formation
JP5323317B2 (en) Electrostatic chuck method
JP7097821B2 (en) Shadow mask deposition system and its method
US20140034483A1 (en) Thin film deposition apparatus and method of depositing thin film using the same
US20180340252A1 (en) System and method for reducing attractive forces between a deposition mask and substrate and a deposition system and method utilizing the same
KR20140008562A (en) Method for fabricating organic light emitting device
US20190228953A1 (en) Substrate-placing stage and manufacturing method thereof
CN108538776B (en) Electrostatic chuck and method of manufacturing the same
US20170346418A1 (en) Chucking device and vacuum processing apparatus
JP2010097742A (en) Evaporation mask
US10156011B2 (en) Apparatus for direct-write sputter deposition and method therefor
KR20130127373A (en) Charged-particle beam lens
KR20140075033A (en) Shadow mask and substrate processing apparatus having the same
CN116904953A (en) Vapor deposition equipment
KR20130084588A (en) Film forming apparatus
KR101975289B1 (en) An manufacturing system for organic light emitting device and manufacturing method
JP2020090721A (en) Electrostatic chuck, electrostatic chuck system, film deposition apparatus, attraction method, film deposition method, and method of manufacturing electronic device
US7927166B2 (en) Organic light emitting display and method of manufacturing the same
JP7170017B2 (en) Film forming apparatus, film forming method using the same, and electronic device manufacturing method
US20100028562A1 (en) Plasma generating apparatus, deposition apparatus, deposition method, and method of manufacturing display device
CN113330135B (en) Vapor deposition mask and method for manufacturing vapor deposition mask
JP2009209433A (en) Mask for film formation
JP2000256846A (en) Dc magnetron sputtering apparatus
EP4379783A1 (en) Electrostatic clamp, gripper assembly including the clamp, lithographic system comprising an electrostatic clamp, and method of making an electrostatic clamp

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605