JP2010220476A - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP2010220476A JP2010220476A JP2010155469A JP2010155469A JP2010220476A JP 2010220476 A JP2010220476 A JP 2010220476A JP 2010155469 A JP2010155469 A JP 2010155469A JP 2010155469 A JP2010155469 A JP 2010155469A JP 2010220476 A JP2010220476 A JP 2010220476A
- Authority
- JP
- Japan
- Prior art keywords
- value
- counter
- control
- switching
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】スイッチング電源回路が,出力電圧と基準電圧との電圧差に基づき,第1,第2の値の間の第3の値を連続的に決定する決定部と,第3の値を平均化して,第4の値を生成する平均化部と,第1,第2の値の間で,周期的に積算するカウンタ及び第1,第2のスイッチング素子を交互に切り替えて駆動する駆動部を備え、第3の値が第1の基準値を超えている場合又は第4の値が第2の基準値を超えている場合に、パルス幅変調モードで第1,第2のスイッチング素子を切換えるPWM制御部と,第3の値が第1の基準値以下で、かつ、第4の値が第2の基準値以下である場合にカウンタの積算を停止させて、パルス周波数変調モードで第1,第2のスイッチング素子を切換えるPFM制御部と,を具備する。
【選択図】図1
Description
(第1の実施の形態)
図1は本発明の第1実施形態に係るDC−DCコンバータ(buck converter)100を示す回路図である。
DC−DCコンバータ100は,直流の入力電圧Vinを直流の出力電圧Voに変換する電源回路である。この出力電圧Voは負荷Rの駆動に用いられる。この負荷Rは,例えば,コンピュータ等の電子機器,あるいはその構成要素(一例として,CPU,DSP)であり,回路上は抵抗として表現されている。
ここで,出力電圧Vo(t)は,基準信号Vrefに基づいて制御される。即ち,低電力の基準信号Vrefによって,大電力の出力電圧Voを制御し,負荷Rに印加する。
後述するように,DC−DCコンバータ100は,DPWM制御とDPFM制御を負荷の大小で切り替える。
これらの構成要素は適宜に集積化できる。例えば,制御信号生成部130,DPWMコントローラ140,AND演算器150,LPF170,DPFMコントローラ180を集積回路で一体的に構成できる。
平滑回路120は,高電圧側のFET111と低電圧側のFET112との間に接続されている。この結果,平滑回路120からの出力電圧Voは,入力電圧Vinより低くなる。即ち,DC−DCコンバータ100は,降圧形である。後述のように,FET111,112,コイルLの配置を変更することで,昇圧型のDC−DCコンバータを構成できる。
差分器131は,出力電圧Vo(t)と基準電圧Vrefとの差分を表現する差分信号e(t)を生成する。この差分信号e(t)は,基準信号Vrefに対する出力電圧Voの誤差を表現することから,誤差信号と言っても良い。即ち,差分器131は,次の式(1)に示すように,出力電圧Vo(t)と基準電圧Vrefの差分をA/D変換して差分信号e(t)として出力する。
e(t)=Vo(t)−Vref …式(1)
PID制御では,以下の式(2)に示されるように,差分信号e(t),その積算値(積分)Σe(t),および差分値(微分)Δe(t)の3つの要素によって制御信号dc(t)を生成する。
PI制御では,以下の式(3)に示されるように,差分信号e(t),その積算値(積分)Σe(t)の2つの要素によって制御信号dc(t)を生成する。
dc(t)=A2・e(t)+B2・Σe(t) …式(3)
Δe(t)=e(t)−e(t−Δt)
A1〜C1,A2,B2:定数
t:時間,Δt:時間差(後述のクロック間隔と同じ)
なお,定数A1〜C1,A2,B2は,制御信号生成部130にテーブルとして記憶させておくことができる。
dc(t)= Krnd・e(t)
+R1rnd・(Σe(t)+ΣΣe(t)
+R2rnd・(Σe(t)+Prnd・ΣΣe(t)) …式(4)
即ち,図2のブロック図には,差分信号e(t)の2回積算ΣΣe(t)まで考慮したPI制御が表されている。
以下,この制御信号自体のみならず,制御信号が表す値としても,記号dc(t)を用いる。後述するDc(t)も同様とする。
カウンタ141は,最小積算値(例えば,0)と最大積算値(例えば,2n−1,n:自然数)の間で,信号CSを繰り返し(周期的に)積算する。即ち,カウンタ141の積算値Ncが最大積算値に達すると,積算値Ncが最小積算値にリセットされ,積算が続行される。
なお,このAND演算器150に換えてOR演算器を用いて,カウンタ141によるクロック信号CKの積算の停止,開始を制御することも可能である。この場合には,エネーブル信号ENのH/Lを逆にする(Hアクティブ(High Active)とする)。具体的には,第2の実施形態で説明する。
なお,Hアクティブはエネーブル信号ENがH状態のときカウンタ141での積算が停止することを意味する。Lアクティブはエネーブル信号ENがL状態のときカウンタ141での積算が停止することを意味する。以下の実施形態も同様とする。
カウンタ141は,積算値Ncと値dc(t)とが一致したときに,切り替え信号TSをDPFMコントローラ180に出力する。DPFMコントローラ180での制御に用いるためである。
切替制御部142は,カウンタ141の積算値Ncが値dcより小さいとき,高電圧側のFET111をON状態とし,低電圧側のFET112をOFF状態とする。このとき,平滑回路120に入力電圧Vinが印加される。
切替制御部142は,カウンタ141の積算値Ncが値dc以上のとき,高電圧側のFET111をOFF状態とし,低電圧側のFET112をON状態とする。このとき,平滑回路120がグランドに接続される。
既述のように,リセット信号RSは,カウンタ141をリセットすることで,低電圧側のFET112のON時間を調整するための信号である。この結果,DPFM制御が実行される。
DPFMコントローラ180は,カウンタ141の積算値を最小積算値にリセットする制御部,カウンタ141の積算を停止させる積算停止部,およびカウンタ141の積算を再開させる積算再開部として機能する。
既述のように,エネーブル信号ENは,カウンタ141によるクロック信号CKの積算の実行,停止を制御する信号である。カウンタ141を停止することで,カウンタ141での消費電力が低減される。
リセット信号RS,エネーブル信号ENの生成の詳細は後述する。
図3は,DC−DCコンバータ100,特にDPFMコントローラ180の動作手順を表すフロー図である。また,図4,図5はそれぞれDPWM制御,DPFM制御時の動作波形図である。
(1)値dc(t),Dc(t)に基づく条件判断(ステップS11,S12)
DPFMコントローラ180は,値dc(t),Dc(t)それぞれが基準値dmin,Dmin以下であるとの条件を満たすか否かを判断する。重負荷,軽負荷に応じて,DPWM制御,DPFM制御を切り替えるためである。
ステップS11,S12何れかの条件を満たさない場合,DC−DCコンバータ100はDPWM制御状態(DPWMモード)となる(ステップS13)。この状態では,エネーブル信号ENは常時H状態であり,リセット信号RSは常時L状態である。
図4に示すように,カウンタ141がクロック信号CKを積算し,最小積算値Ncmin(0)と最大積算値Ncmax(2n−1)の間で積算値Ncが周期的に変化する。
Ts11=(dc−Ncmin)・Δt=dc・Δt
Ts12=(Ncmax−dc+1)・Δt=(2n−dc)・Δt
Ts1 =(Ncmax−Ncmin)・Δt=2n・Δt …(11)
Δt: クロック間隔(Δt=1/ft(クロック周波数))
Rd=Ts11/Ts1
=dc/2n …(12)
ステップS11,S12双方の条件を満たす場合,DC−DCコンバータ100はDPFM制御状態(DPFMモード)となる(ステップS14,S15)。
1)DPFMモードでも,切替制御部142がFET111,112のON/OFF状態を制御する。即ち,カウンタ141の積算値Ncが値dcより小さいときは,高電圧側のFET111がON状態となる。カウンタ141の積算値Ncが値dc以上のときは,低電圧側のFET112がON状態となる。
即ち,DPFMモードでのFET111のON周期Ts21は,DPWMモードでのFET111のON周期Ts11に等しい。
Ts21=Ts11 …(13)
このとき,切替制御部142によって,低電圧側のFET112がON状態となる。カウンタ141の積算が停止されても,この状態はそのまま継続する。
・差分e(t)が基準値emin以下の場合,低電圧側のFET112のON状態が継続する(ステップS14)。差分信号e(t)が大きいことは,平滑回路120への電力の供給過剰を意味するからである。
Ts22=Ts12+ΔTs2
Ts2 =Ts1+ΔTs2 …(14)
また,DC−DCコンバータ100ではDPFM制御時にスイッチング時間差ΔTs,ひいてはスイッチング周期Tsを変化できる。
また,DC−DCコンバータ100ではDPFM制御時にカウンタ141が停止している期間があるため,その分消費電力を抑えられる。
図6は本発明の第2実施形態に係るDC−DCコンバータ(buck converter)200を示す回路図である。
DC−DCコンバータ200は,FET(Field Effect Transistor)111,112,平滑回路120,制御信号生成部130,DPWM(Digital Pulse Width Modulation)コントローラ240,OR演算器250,LPF(Low Pass Filter)170,DPFM(Digital Pulse Frequency Modulation)コントローラ280を備える。
図7は,DC−DCコンバータ200,特にDPFMコントローラ280の動作手順を表すフロー図である。また,図8は,図7のフロー図の動作状態の遷移を表す模式図である。
図7のフロー図は,第1の実施形態でのステップS15に換えてステップS25,S26が配置されている点が異なる。即ち,DPFM制御からDPWM制御に切り替える判断基準が異なる。
DPWMモードからDPFMモードへの遷移は値dc(t)が基準値dminより小さくなったときに生じる(ステップS21)。一方,DPFMモードからDPWMモードへの遷移は値dcが基準値dmax以上のときに生じる(ステップS25)。即ち,DPWMモードからDPFMモードへの遷移時の基準値dminと,DPFMモードからDPWMモードへの遷移時の基準値dmaxとが異なる(dmax>dmin)。基準値dmax,dminの間は,その前のモードがそのまま維持されている(一種の不感帯)。
ここでは,制御信号dc(t),Dc(t)の基準値dth,Dthはそれぞれ単一である。
但し,基準値が単一だと,DPWM/DPFMモード間での遷移が煩雑に起こり,DC−DCコンバータ200の動作が不安定になるおそれがある。遷移の方向によって基準値dmax,dminを異ならせることで,DPWM/DPFMモード間での過剰な遷移を防止し,DC−DCコンバータ200の動作の不安定化防止を図ることができる。
図11は,DC−DCコンバータ200,特にDPFMコントローラ280の動作手順の他の例を表すフロー図である。図12は,図10のフロー図の動作状態の遷移を表す模式図である。この例では,基準値dmax,基準値dminの間が不感帯ではない。しかし,この動作手順でも,DPWM/DPFMモード間での過剰な遷移を防止し,DC−DCコンバータ200の動作の不安定化を図ることができる。
図13の動作波形では,第1の実施形態とエネーブル信号ENのH/Lが逆になっている。即ち,本実施形態のエネーブル信号ENは,L状態でクロック信号CKの積算を実行し,H状態でクロック信号CKの積算を停止するHアクティブ(High Active)である。これは,クロック信号CKの積算の制御にOR演算器250を用いていることと対応する。エネーブル信号ENがH状態のとき,クロック信号CKの状態の如何によらず,信号CSを常時H状態となる。カウンタ241での積算は入力する信号CSのパルスの立ち上がりで動作することから(エッジ動作),信号CSを常時H状態にすることで,カウンタ2
41での積算が停止される。
なお,このOR演算器250に換えてAND演算器を用いて,カウンタによるクロック信号CKの積算の停止,開始を制御することも可能である。この場合には,エネーブル信号ENのH/Lを逆にして,第1の実施形態と同様にLアクティブ(low Active)とする。
以上から判るように,図11の動作波形と図4の動作波形は互いに入れ替え可能である。
上記の点を除き,本実施形態は第1の実施形態と同様なので,その他の説明を省略する。
図14は本発明の第3実施形態に係るDC−DCコンバータ(buck onverter)300を示す回路図である。
DC−DCコンバータ300は,FET(Field Effect Transistor)111,112,平滑回路120,制御信号生成部130,DPWM(Digital Pulse Width Modulation)コントローラ140,AND演算器150,LPF(Low Pass Filter)170,DPFM(Digital Pulse Frequency Modulation)コントローラ380,電圧検知器390を備える。
電圧検知器390は,入力電圧VinをA/D変換してDPFMコントローラ380に出力する。
図15は,DC−DCコンバータ300,特にDPFMコントローラ380の動作手順を表すフロー図である。
図15のフロー図は,第2の実施形態に対して,ステップS31が追加されている点が異なる。入力電圧Vinの変動に対応するためである。
入力電圧Vinが変動すると,値dcが変化する。例えば,入力電圧Vinが定格より低くなると,高電圧側のFET111がONになる時間が長くなる。従い,値dcは大きくなる。このため,入力電圧Vinの変動に対応して,基準値dmax,dmin,Dmax,Dminを調節することが好ましい。
入力電圧Vinの値に対応する基準値dmax,dmin,Dmax,Dminをテーブルに記憶させておく。DPFMコントローラ380は,このテーブルを参照して,電圧検知器390が検知した入力電圧Vinに対応する基準値dmax,dmin,Dmax,Dminを決定する。
この点を除いて,本実施形態は第2の実施形態と同様なので,詳細な説明を省略する。
図16は本発明の第4実施形態に係るDC−DCコンバータ(buck converter)400を示す回路図である。
DC−DCコンバータ400は,FET(Field Effect Transistor)111,112,平滑回路120,制御信号生成部130,DPWM(Digital Pulse Width Modulation)コントローラ140,AND演算器350,DPFM(Digital Pulse Frequency Modulation)コントローラ480,電流検知器490を備える。
電流検知器490は,検知器本体491およびA/D変換器492を備える。
検知器本体491は,低電圧側のFET112を通過する電流Ilowを検知する。A/D変換器492は,検知器本体491で検知された電流IlowをA/D変換してDPFMコントローラ480に出力する。
図17は,DC−DCコンバータ400,特にDPFMコントローラ480の動作手順を表すフロー図である。また,図18は,DPFM制御時の動作波形図である。
ここで,図16は,FET112での電流Ilowと,負荷Rでの電流ILとを表している。FET112での電流IlowはFET112のON状態時にのみ流れ,FET112のOFF状態時には流れない。FET111での電流IhighはFET111のON状態時にのみ流れ,FET111のOFF状態時には流れない。
また,負荷Rでの電流ILは電流Ihigh,Ilowの総和になる。FET111のON状態では電流ILは電流Ihighに等しく,FET112のON状態では電流ILは電流Ilowに等しい。
1)電流Ilowが基準値Ithと等しくなければ,DC−DCコンバータ100はDPWMモードで動作する(ステップS42,図16の時刻t5より前)。
増加する。FET112がON状態のとき電流ILが減少する(このとき,IL=Ilow)。
電流Ilowが変化しても基準値Ithと等しくなければ,DPWMモードは保持される。後述するように,電流Ilowが基準値Ithより小さくならないように制御されるので,この場合,電流Ilowは基準値Ithより大きい。
基準値Ithは固定値とすることができる。また,入力電圧Vinと基準値Ithの対応関係を表すテーブルを用意しておいてもよい。この場合,入力電圧Vinを検知し,このテーブルを参照することで,基準値Ithを決定する。
時刻t5の直前では,FET112がON状態である。FET111がON状態のときには,電流Ilowが0であることから,電流Ilowが基準値Ithに等しくなることはない(基準値Ithは,0より大きい値が設定される)。
エネーブル信号NEをL状態にすることで,カウンタ141の積算が停止され,消費電力の低減が図られる。
このとき,制御信号生成部130によって,低電圧側のFET112がON状態となる。
その後,電流Ilowが基準値Ithに等しくなった時点で,FET111がON状態となる(ステップS41,S42,時刻t8)。
図19は本発明の第5実施形態に係るDC−DCコンバータ500を示す回路図である。
DC−DCコンバータ500は,FET111,112,平滑回路120,制御信号生成部530,DPWMコントローラ140,AND演算器150,LPF170,DPFMコントローラ180を備える。
差分器531は,基準電圧Vref1〜Vref5いずれかと出力電圧Vo(t)との差分を表現する差分信号e(t)を生成する。即ち,基準電圧Vref1〜Vref5の選択が可能であり,選択された基準電圧に対応するように出力電圧Voが制御される。
パラメータテーブル533は,補償器532の制御パラメータを記憶する。例えば,差分信号e(t)の値(またはその範囲)と,制御パラメータとを対応して記憶する。
なお,本実施形態の構成は第1の実施形態以外の他の実施形態にも適用可能である。また,基準電圧の選択と制御パラメータの変更のいずれか一方のみを適用しても差し支えない。
本発明の実施形態は上記の実施形態に限られず拡張,変更可能であり,拡張,変更した実施形態も本発明の技術的範囲に含まれる。
上記実施形態では,降圧形DC−DCコンバータ(buck converter)について説明した。これに限らず,他のDC−DCコンバータにおいても,本発明を同様に実施して同様の効果を得ることができる。例えば,昇圧型のDC−DCコンバータへの適用が考えられる。FET111とコイルLを入れ替え,コイルLに入力電圧Vinを供給する。このようにすると,コイルLはチョークコイルとして機能し,出力電圧Voとして入力電圧Vinより高い電圧を得ることができる。
上記実施形態では,クロック信号CKとエネーブル信号ENとのAND演算,OR演算によってカウンタ141に入力する信号CSを制御している。これに換えて,カウンタ141自体に信号を送ってカウンタでの積算を停止,再開しても良い。
…制御信号生成部,131…差分器,132…補償器,140…DPWMコントローラ,
141…カウンタ,142…切替制御部,150…AND演算器,170…LPF,18
0…DPFMコントローラ
Claims (5)
- 出力電圧と基準電圧との電圧差に基づき,第1,第2の値の間の第3の値を連続的に決定する決定部と,
前記第3の値を平均化して,第4の値を生成する平均化部と,
前記第1,第2の値の間で,周期的に積算するカウンタ及び第1,第2のスイッチング素子を交互に切り替えて駆動する駆動部を備え、前記第3の値が第1の基準値を超えている場合又は前記第4の値が第2の基準値を超えている場合に、パルス幅変調モードで前記第1,第2のスイッチング素子を切換えるPWM制御部と,
前記第3の値が第1の基準値以下で、かつ、前記第4の値が第2の基準値以下である場合に前記カウンタの積算を停止させて、パルス周波数変調モードで前記第1,第2のスイッチング素子を切換えるPFM制御部と,
を具備することを特徴とするスイッチング電源回路。 - 前記PFM制御部は、
前記電圧差または前記第2のスイッチング素子での電流値が第3の基準値以上である場合に前記カウンタの積算をリセットすることを特徴とする請求項1記載のスイッチング電源回路。 - 前記PFM制御部は、
前記第3の値が前記第1の基準値よりも大きい第4の基準値以上であり、かつ、前記第4の値が前記第2の基準値よりも大きい第5の基準値以上である場合に前記カウンタの積算をリセットすることを特徴とする請求項1記載のスイッチング電源回路。 - 前記第1,第2のスイッチング素子は、互いに直列に接続されていることを特徴とする請求項1乃至請求項3のいずれか1項記載のスイッチング電源回路。
- 前記第1,第2のスイッチング素子の少なくとも何れかに接続される一端と前記出力電
圧を出力する他端とを有する平滑回路をさらに具備することを特徴とする請求項4記載のスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010155469A JP5225333B2 (ja) | 2010-07-08 | 2010-07-08 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010155469A JP5225333B2 (ja) | 2010-07-08 | 2010-07-08 | スイッチング電源回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006128213A Division JP4592638B2 (ja) | 2006-05-02 | 2006-05-02 | スイッチング電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010220476A true JP2010220476A (ja) | 2010-09-30 |
JP5225333B2 JP5225333B2 (ja) | 2013-07-03 |
Family
ID=42978681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010155469A Expired - Fee Related JP5225333B2 (ja) | 2010-07-08 | 2010-07-08 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5225333B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012521186A (ja) * | 2009-03-20 | 2012-09-10 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | 動作特性をフィルタ成分情報から決定するスイッチモード電源(smps)コントローラ集積回路 |
JP2014128110A (ja) * | 2012-12-26 | 2014-07-07 | Cosel Co Ltd | スイッチング電源装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5925577A (ja) * | 1982-08-03 | 1984-02-09 | Mitsubishi Electric Corp | スイツチングレギユレ−タ装置 |
JPH10242831A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 半導体集積回路装置 |
JP2003070242A (ja) * | 2001-08-28 | 2003-03-07 | Seiko Instruments Inc | スイッチングレギュレータ |
JP2003219637A (ja) * | 2002-01-22 | 2003-07-31 | Tohoku Pioneer Corp | Dc−dcコンバータ回路 |
JP2004297925A (ja) * | 2003-03-27 | 2004-10-21 | Tohoku Pioneer Corp | Dc−dcコンバータ |
JP4592638B2 (ja) * | 2006-05-02 | 2010-12-01 | 株式会社東芝 | スイッチング電源回路 |
-
2010
- 2010-07-08 JP JP2010155469A patent/JP5225333B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5925577A (ja) * | 1982-08-03 | 1984-02-09 | Mitsubishi Electric Corp | スイツチングレギユレ−タ装置 |
JPH10242831A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 半導体集積回路装置 |
JP2003070242A (ja) * | 2001-08-28 | 2003-03-07 | Seiko Instruments Inc | スイッチングレギュレータ |
JP2003219637A (ja) * | 2002-01-22 | 2003-07-31 | Tohoku Pioneer Corp | Dc−dcコンバータ回路 |
JP2004297925A (ja) * | 2003-03-27 | 2004-10-21 | Tohoku Pioneer Corp | Dc−dcコンバータ |
JP4592638B2 (ja) * | 2006-05-02 | 2010-12-01 | 株式会社東芝 | スイッチング電源回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012521186A (ja) * | 2009-03-20 | 2012-09-10 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | 動作特性をフィルタ成分情報から決定するスイッチモード電源(smps)コントローラ集積回路 |
JP2014128110A (ja) * | 2012-12-26 | 2014-07-07 | Cosel Co Ltd | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5225333B2 (ja) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4592638B2 (ja) | スイッチング電源回路 | |
JP5211959B2 (ja) | Dc−dcコンバータ | |
US11303212B2 (en) | Peak-buck peak-boost current-mode control for switched step-up step-down regulators | |
JP4720821B2 (ja) | Dc−dcコンバータおよび電源制御用半導体集積回路 | |
JP4985003B2 (ja) | Dc−dcコンバータ | |
TWI483528B (zh) | 直流對直流轉換器電路及偵測直流對直流轉換器電路內之零電流交跨的偵測電路和方法以及其電源供應器控制器、電源供應器、系統 | |
JP5034399B2 (ja) | スイッチングレギュレータ | |
TWI543512B (zh) | Power converter and power conversion method | |
US11394291B2 (en) | Ripple voltage control circuit and control method thereof | |
JP2008228514A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP2008131746A (ja) | 昇降圧型スイッチングレギュレータ | |
JP2013537033A (ja) | ブリッジトポロジーを用いるスイッチドモード電力コンバータのためのスイッチング方法 | |
JP2009148111A (ja) | Dc−dcコンバータ | |
JP2008029159A (ja) | Dc−dcコンバータ | |
KR101919625B1 (ko) | 전류제어 모드 dc-dc 컨버터 | |
JP5581971B2 (ja) | スイッチングレギュレータ | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP5304173B2 (ja) | 電源電圧制御回路及びdc−dcコンバータ | |
JP5225333B2 (ja) | スイッチング電源回路 | |
JP5584092B2 (ja) | Dc−dcコンバータ | |
JP2005218157A (ja) | Dc/dcコンバータ及びdc/dcコンバータの制御方法 | |
TWI482403B (zh) | 可運作於脈波寬度調變模式或脈波省略模式下的電壓轉換器及其切換方法 | |
JP4966252B2 (ja) | スイッチング電源装置 | |
JP4645591B2 (ja) | 電源装置 | |
JP5168082B2 (ja) | 昇降圧dc−dcコンバータ制御回路、および昇降圧dc−dcコンバータ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130312 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |