JP2010205889A

JP2010205889A - 半導体装置

Info

Publication number: JP2010205889A
Application number: JP2009049140A
Authority: JP
Inventors: Masayuki Nakada; 雅之中田; Toshiki Yamaguchi; 俊樹山口; Fumihiko Taniguchi; 文彦谷口
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2009-03-03
Filing date: 2009-03-03
Publication date: 2010-09-16

Abstract

【課題】シールリングを加工することなく、半導体装置周辺部の異常を検出可能な半導体装置を提供する。
【解決手段】多層配線層が形成された半導体基板２上に、複数の電極端子５，６，７，８，９を設けるとともに、半導体基板２の外周部に設けられたシールリング３，４と、電極端子５，６，７，８，９とを電気的に接続する不純物注入領域（ドープ領域）２ａ，２ｂ，２ｃを半導体基板２に形成することで、電極端子５，６，７，８，９間の抵抗などを測定することにより、半導体装置１周辺部の異常が検出可能になる。
【選択図】図１

Description

本件は、多層配線層を有する半導体装置に関する。

近年、多層配線構造を有する半導体装置では、配線間の寄生容量を低減すべく、層間絶縁膜として一般的なシリコン酸化膜の代わりに、炭化水素系またはフルオロカーボン系の有機絶縁膜などの低誘電率膜を用いることが知られている。

しかしながら、低誘電率膜は機械的強度が弱く、ダイシング時や組み立て工程の際に、層間絶縁膜のクラック、剥離、異物混入などを引き起こす可能性がある。そのため、これらを検出して評価する必要がある。

これらの異常を検出する手段として、半導体装置の外周に補強用の配線を設け、その配線の両端に電極端子を設け、電極パッド間の電気的接続状態をモニタすることで層間絶縁膜の剥離を検出する手法があった。また、半導体装置内部の構造物を保護するために半導体装置の外周に設けられたシールリングに、電極端子や検出用配線などを接続して、クラックや剥離などの異常を検出する手法があった。

特開２００７−１６５３９２号公報特開２００８−１６５７３号公報

しかしながら、半導体装置の外周に新たに補強用の配線を作成すると、半導体装置サイズの増大を招くとともに、製造工程が増加する問題がある。このため、シールリングを利用する手法が望ましいが、シールリングは耐湿リングの機能も有しているため、電極端子や配線を接続するなどの加工を行うと、水分やエッチング液などによる劣化が生じやすくなる問題があった。

上記の点を鑑みて、本件は、シールリングを加工することなく、半導体装置周辺部の異常を検出可能な半導体装置を提供することを目的とする。

上記目的を達成するために、以下のような半導体装置が提供される。この半導体装置は、多層配線層が形成された半導体基板の外周部に設けられたシールリングと、前記半導体基板上に形成された複数の電極端子と、前記半導体基板に形成され、前記シールリングと前記電極端子とを電気的に接続する複数の不純物注入領域と、を有する。

上記の半導体装置によれば、シールリングを加工することなく、半導体装置周辺部の異常を検出できる。

第１の実施の形態における半導体装置の上面図である。図１で示す半導体装置のＡ−Ａ断面を示す図である。第２の実施の形態における半導体装置の上面図である。図３で示す半導体装置のＢ−Ｂ断面を示す図である。第３の実施の形態における半導体装置の上面図である。図５で示す半導体装置のＣ−Ｃ断面を示す図である。

以下、本件の半導体装置の実施の形態を、図面を参照しつつ説明する。
＜第１の実施の形態＞
本件の半導体装置の第１の実施の形態を、図１及び図２に示す。

図１は、第１の実施の形態における半導体装置の上面を示し、図２は図１のＡ−Ａ断面を示す。なお、図１において、層間絶縁膜については図示を省略している。
第１の実施の形態の半導体装置１は、多層配線層が形成された半導体基板２の外周部に設けられたシールリング３，４と、半導体基板２上に形成された複数の電極端子５，６，７，８，９を有している。さらに、半導体基板２には、シールリング４と、電極端子５，６，８，９とを電気的に接続するための不純物注入領域（以下ドープ領域という）２ａ，２ｂ、電極端子７とシールリング３とを電気的に接続するドープ領域２ｃが形成されている。また、ドープ領域２ｂと、シールリング３との接触を防止するドープ領域２ｄが形成されている。

ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）などの素子は、シールリング３の内側に形成されているが、図示を省略している。
半導体基板２は、たとえば、シリコン（Ｓｉ）基板、シリコンゲルマニウム（ＳｉＧｅ）基板などである。

シールリング３は、図２に示すように、たとえば、金属層３ａ，３ｂが交互に積層された構成となっている。同様に、シールリング４は、金属層４ａ，４ｂが交互に積層された構成となっている。

電極端子５，６，７，８，９は、多層配線構造で形成されている。図２に示すように、たとえば、電極端子５，６，７は、ビア５ａ，６ａ，７ａと配線層５ｂ，６ｂ，７ｂが交互に積層された構成となっており、各電極端子５，６，７間は層間絶縁膜１０により絶縁されている。

ビア５ａ，６ａ，７ａは、タングステン（Ｗ）、タンタルナイトライド（ＴａＮ）、銅（Ｃｕ）などが用いられ、配線層５ｂ，６ｂ，７ｂは銅、またはアルミニウム（Ａｌ）などが用いられる。

なお、抵抗を下げるために、ビア５ａ，６ａ，７ａの幅を太く形成したり、配線層５ｂ，６ｂ，７ｂを幅広く形成したり、ビア５ａ，６ａ，７ａや配線層５ｂ，６ｂ，７ｂを複数本並列に形成するようにしてもよい。

層間絶縁膜１０は、シリコン酸化膜または、炭化水素系またはフルオロカーボン系の有機絶縁膜などの低誘電率膜が用いられる。
なお、シールリング３，４は、ダマシン法などを用いた、多層配線製造プロセスにより、ビア５ａ，６ａ，７ａ及び配線層５ｂ，６ｂ，７ｂと、同時に製造可能である。金属層３ａ，４ａは、ビア５ａ，６ａ，７ａと同時に形成され、材質も同じものが使用可能である。また、金属層３ｂ，４ｂは、配線層５ｂ，６ｂ，７ｂと同時に形成され、材質も同じものが使用可能である。

ドープ領域２ａ，２ｂは、ｎ型またはｐ型の不純物がドープされる。また、ドープ領域２ｃ，２ｄは、ドープ領域２ａ，２ｂと反対型の不純物がドープされる。ｎ型不純物として、リン（Ｐ）、アンチモン（Ｓｂ）、ｐ型不純物としてはボロン（Ｂ）、インジウム（Ｉｎ）などが用いられる。

シールリング３と接続するドープ領域２ｃ，２ｄは、シールリング４と接続するドープ領域２ａ，２ｂよりも浅く、ドープ領域２ａ，２ｂを分断しないように、また、ドープ領域２ａ，２ｂが、シールリング３に接触しないように形成される。

このように浅いドープ領域２ｃ，２ｄを設けることにより、電極端子５，６，８，９が、接続対象のシールリング４以外のシールリング３に電気的に接続されることを防止している。

ドープ領域２ａ，２ｂ，２ｃ，２ｄは、図示しないＭＯＳＦＥＴの製造時における、ｐウェル、ｎウェルまたはソース／ドレイン領域の形成時と同時に形成可能である。
たとえば、ドープ領域２ａ，２ｂは、ｐウェル形成と同時に、たとえば、ボロンを、１２０ｋｅＶ、ドーズ量１０¹³／ｃｍ²程度で半導体基板２に注入して形成する。その後、図示しないＭＯＳＦＥＴのソース／ドレイン領域の形成と同時に、ドープ領域２ｃ，２ｄを、たとえば、アンチモンを、１ｋｅＶ、ドーズ量１０¹⁵〜１０¹⁶／ｃｍ²程度で注入して形成する。

以上のような半導体装置１を用いた試験例を以下に説明する。
まず、電極端子５，６が、半導体基板２のドープ領域２ａに正常に接続しているか確認する。これは、図示しないテスタ（試験装置）により、電極端子５，６間の抵抗を測定し、抵抗値が予期した値（ビア５ａ，６ａと配線層５ｂ，６ｂと電極端子５，６間のドープ領域２ａの抵抗の和）であるか否かで判定できる。

電極端子８，９が、ドープ領域２ｂに正常に接続しているかの確認も同様に行う。
電極端子７がドープ領域２ｃに正常に接続しているか確認するには、電極端子６と電極端子７との間の抵抗を測定すればよい。ドープ領域２ａがｐ型不純物の注入領域であり、ドープ領域２ｃがｎ型不純物の注入領域である場合には、電極端子６に、電極端子７より高い電圧を印加して測定を行う。ドープ領域２ａがｎ型不純物の注入領域であり、ドープ領域２ｃがｐ型不純物の注入領域である場合には、電極端子７に、電極端子６より高い電圧を印加して測定を行う。すなわち、ドープ領域２ａ，２ｃ間に順バイアスを印加して抵抗を測定することで、電極端子７が正常にドープ領域２ｃに接続しているかを確認することができる。

次に、たとえば、電極端子６と、電極端子９とをテスタに接続して両者の間の抵抗値を測定することで、シールリング４の抵抗を求めることができる。
クラックなどで、シールリング４が損傷または変形するなどして、抵抗異常が発生した場合に、それを検出することで、半導体装置１の周辺部に異常が発生していることを検出することができる。

なお、電極端子６とシールリング４との間の抵抗と、電極端子９とシールリング４との間の抵抗とを等しくすることが望ましい。また、ドープ領域２ａとシールリング４との接続位置と、ドープ領域２ｂとシールリング４との接続位置は、図１に示すように、シールリング４を等距離に２分割する位置に配置されていることが望ましい。これにより、抵抗異常を精度よく検出することができる。

また、シールリング３，４ごとに、電極端子５，６，７，８，９と電気的に接続させるドープ領域２ａ，２ｂ，２ｃを半導体基板２に形成しているので、シールリング３，４間の抵抗を測定することができる。

たとえば、電極端子６と、電極端子７とをテスタに接続して両者の間の抵抗値を測定することで、シールリング３，４間の抵抗を測定する。このとき、ドープ領域２ａがｐ型不純物の注入領域であり、ドープ領域２ｃがｎ型不純物の注入領域である場合、電極端子７の電圧を電極端子６より高くすることでシールリング３，４間の抵抗を測定できる。ドープ領域２ａがｎ型不純物の注入領域であり、ドープ領域２ｃがｐ型不純物の注入領域である場合、電極端子６の電圧を電極端子７より高くすることでシールリング３，４間の抵抗を測定できる。

シールリング３，４間の層間絶縁膜１０が剥離したり、クラックが発生したり、異物が混入するなどの異常が発生すると、シールリング３，４間の抵抗が予期した値とは異なる値を示す。このような抵抗異常を検出することで、半導体装置１の周辺部の異常を検出することができる。

以上のように、第１の実施の形態の半導体装置１では、半導体基板２を介してシールリング３，４と、電極端子５，６，７，８，９との電気的接続が可能な構成としている。これにより、シールリング３，４を加工することなく、半導体装置１の周辺部で発生するクラック、層間絶縁膜の剥離や異物混入などの異常を検出することができる。

なお、図１では、ドープ領域２ａ上に２つの電極端子５，６、ドープ領域２ｃ上に１つの電極端子７を形成する例を示したが、これに限定されない。たとえば、ドープ領域２ａ上に電極端子を１つ、ドープ領域２ｃ上に電極端子を２つ形成してもよい。また、ドープ領域２ａ，２ｃ上に電極端子を２つずつ形成するようにしてもよいし、ドープ領域２ａ，２ｃ上にそれぞれ１つの電極端子を形成するなどの変形を行ってもよい。
＜第２の実施の形態＞
本件の半導体装置の第２の実施の形態を、図３及び図４に示す。

図３は、第２の実施の形態における半導体装置の上面を示し、図４は図３のＢ−Ｂ断面を示す。なお、図３において、層間絶縁膜については図示を省略している。
また、第１の実施の形態の半導体装置１と同じ構成要素については同一符号を付し、説明を省略する。

第２の実施の形態の半導体装置２０は、検出用配線２１と、電極端子２２と、検出用配線２１と電極端子２２とを電気的に接続するドープ領域２ｅを、さらに有している。
検出用配線２１は、図４に示すように、半導体基板２のドープ領域２ｅ上に形成されており、たとえば、ビア２１ａ及び配線層２１ｂによる多層配線構造となっている。

電極端子２２は、半導体基板２のドープ領域２ｅ上に形成されており、たとえば、ビア２２ａ及び配線層２２ｂによる多層配線構造となっている。
ドープ領域２ｅは、ドープ領域２ａよりも深く形成されており、ドープ領域２ａとは反対の導電型（すなわちドープ領域２ｃと同じ導電型）の不純物が注入された領域である。

図３及び図４の例では、検出用配線２１は、シールリング４の外に形成されている。
試験時には、テスタにより、ドープ領域２ａ，２ｅ間に逆バイアスがかかるように電極端子６，２２に電圧を印加し、抵抗を測定する。これにより、検出用配線２１とシールリング４との間の抵抗を測定することができる。したがって、シールリング４の外側のクラックや層間絶縁膜１０の剥離などによる抵抗異常を検出することができる。

なお、検出用配線２１は、シールリング３，４の間に設けてもよいし、シールリング３の内側に設けてもよい。また、シールリング３，４を囲うような、リング状の配線としてもよいし、複数設けてもよい。また、テスタのプローブを接触できるような電極端子を検出用配線２１に接続してもよい。

このような検出用配線２１を設けることにより、半導体装置２０の任意の場所の異常を検出することができる。
＜第３の実施の形態＞
本件の半導体装置の第３の実施の形態を、図５及び図６に示す。

図５は、第３の実施の形態における半導体装置の上面を示し、図６は図５のＣ−Ｃ断面を示す。なお、図５において、層間絶縁膜については図示を省略している。
また、第１の実施の形態の半導体装置１と同じ構成要素については同一符号を付し説明を省略する。

第３の実施の形態の半導体装置３０は、電極端子６，７のみを設け、シールリング３，４間の抵抗などを測定可能な構成としている。シールリング３の抵抗を測定することによる異常検出を行わない場合には、このような簡略な構成とすることができ、素子形成領域３１を広くとることができる。

また、第３の実施の形態の半導体装置３０では、半導体基板２の素子形成領域３１以外の全面にドープ領域２ｆを形成し、シールリング４と電極端子６との電気的接続を図っている。また、内側のシールリング３の下部及び電極端子７の下部を含む領域に、ドープ領域２ｆと反対の導電型で、ドープ領域２ｆよりも浅いドープ領域２ｇを形成し、シールリング３と電極端子７との電気的接続を図っている。

電極端子６，７がドープ領域２ｆ，２ｇに確実に接続されているか確認するためには、ドープ領域２ｆ，２ｇ間に順バイアスがかかるように、電極端子６，７にテスタにより電圧を印加して抵抗を測定すればよい。

このように、ドープ領域２ｆ，２ｇを広く形成することによって、電極端子６と、シールリング４間の抵抗及び、電極端子７と、シールリング３間の抵抗を下げることができる。これにより、抵抗異常を検出しやすくすることができる。

なお、前述した第１及び第２の実施の形態の半導体装置１，２０においても、ドープ領域２ａ，２ｂ，２ｃ，２ｄ，２ｅの幅を適宜調整して、抵抗を低減するようにしてもよい。

以上本件の半導体装置を複数の実施の形態に基づき説明してきたが、上記の記載に限定されず、他にも様々な変形が可能である。
たとえば、上記では、シールリングが２つの場合を説明したが、１つでも、３つ以上設けてもよい。その場合、各シールリングと電極端子とを電気的に接続するドープ領域は、他のシールリングに接触しないよう、図２で示したように半導体基板２の深さ方向に互いに異なる導電型の不純物を注入したドープ領域を、重ねて形成すればよい。

なお、シールリングの、たとえば、最下層の一部が窒化膜などの水を通さない（吸わない）絶縁膜であれば、ドープ領域は必ずしも重ねて形成する必要はなく、同一導電型の不純物を注入したドープ領域を用いることができ、ドープ回数を削減できる。

また、たとえば、シールリングの最下層において、電極端子とドープ領域を介して接続する部分のみを金属層とし、他を窒化膜などの水を通さない絶縁膜とすることでも同様の効果が得られる。

また、シールリングは、必ずしも閉じていなくてよい。
また、電極端子はシールリングの内側ではなく、シールリング間または最外周のシールリングの外側に配置して、ドープ領域を介してシールリングや、第２の実施の形態のような検出用配線に接続するようにしてもよい。たとえば、電極端子をスクライブラインに配置するようにしてもよい。

また、上記の説明では抵抗を測定することにより、半導体装置の周辺部の異常を検出することについて説明したが、これに限定されず、たとえば、電流値を測定したり、シールリング間の容量を測定することによって異常を検出するようにしてもよい。

また、内周のシールリングは、必ずしもドープ領域を介して電極端子に接続しなくてもよく、層間絶縁膜中に形成された多層配線の１つまたは複数の配線を介して電極端子と接続するようにしてもよい。

１半導体装置
２半導体基板
２ａ，２ｂ，２ｃ，２ｄ不純物注入領域（ドープ領域）
３，４シールリング
５，６，７，８，９電極端子
１０層間絶縁膜

Claims

多層配線層が形成された半導体基板の外周部に設けられたシールリングと、
前記半導体基板上に形成された複数の電極端子と、
前記半導体基板に形成され、前記シールリングと前記電極端子とを電気的に接続する複数の不純物注入領域と、
を有することを特徴とする半導体装置。
前記シールリングは閉じたループ状配線であり、同一の当該シールリングに接続する２つの前記不純物注入領域の接続位置は、当該シールリングを等距離に２分割する位置に配置されていることを特徴とする請求項１記載の半導体装置。
前記半導体基板上に形成された検出用配線及び他の電極端子と、
前記半導体基板に形成され、前記検出用配線と前記他の電極端子とを電気的に接続する他の不純物注入領域と、
を更に有することを特徴とする請求項１または２に記載の半導体装置。
複数の前記シールリングを有し、
前記シールリングごとに、前記電極端子と電気的に接続させる前記不純物注入領域が前記半導体基板に形成されていることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
前記電極端子と、当該電極端子と前記不純物注入領域を介して接続する前記シールリングとの間にある他の前記シールリングの下部の前記半導体基板には、当該不純物注入領域とは異なる導電型で、当該不純物注入領域より浅く形成された他の前記不純物注入領域が形成されていることを特徴とする請求項４記載の半導体装置。