JP2010199621A - Multilayer ceramic substrate - Google Patents
Multilayer ceramic substrate Download PDFInfo
- Publication number
- JP2010199621A JP2010199621A JP2010123868A JP2010123868A JP2010199621A JP 2010199621 A JP2010199621 A JP 2010199621A JP 2010123868 A JP2010123868 A JP 2010123868A JP 2010123868 A JP2010123868 A JP 2010123868A JP 2010199621 A JP2010199621 A JP 2010199621A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- multilayer ceramic
- ceramic substrate
- bonding material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
この発明は、多層セラミック基板に関するもので、特に、電子部品が接合材を介して接合された状態で収容されるためのキャビティを備える多層セラミック基板に関するものである。 The present invention relates to a multilayer ceramic substrate, and more particularly, to a multilayer ceramic substrate including a cavity for accommodating electronic components in a state of being bonded via a bonding material.
たとえば半導体素子のような電子部品のパッケージ構造を実現するため、多層セラミック基板が用いられている。この場合、多層セラミック基板にキャビティが設けられ、このキャビティ内に半導体素子などの電子部品が収容される。 For example, a multilayer ceramic substrate is used to realize a package structure of an electronic component such as a semiconductor element. In this case, a cavity is provided in the multilayer ceramic substrate, and electronic components such as semiconductor elements are accommodated in the cavity.
上述のようなパッケージ構造によれば、キャビティ内に電子部品を収容し、また、多層セラミック基板には必要な配線および受動素子を構成することができるので、電子機器の小型化および薄型化ならびに高機能化に応えることができる。 According to the package structure as described above, electronic components can be accommodated in the cavity, and necessary wiring and passive elements can be formed on the multilayer ceramic substrate. Can respond to functionalization.
このような背景の下、多層セラミック基板がより小型化されるに従って、キャビティについてもより小さくされる必要がある。他方、キャビティ内に収容される電子部品は、通常、キャビティの内底面に対して接合材を介して接合される。この場合、上述したように、キャビティが小さくされると、これに応じて、用いられる接合材の量も少なくする必要がある。なお、接合材は、これが用いられる状況に応じて、単なる機械的接合のための電気絶縁性の接着剤である場合、あるいは、電気的接続をも達成する半田または導電性接着剤のような導電性のものである場合がある。 Under such circumstances, as the multilayer ceramic substrate is further miniaturized, the cavity needs to be made smaller. On the other hand, the electronic component housed in the cavity is usually bonded to the inner bottom surface of the cavity via a bonding material. In this case, as described above, when the cavity is made small, it is necessary to reduce the amount of the bonding material used accordingly. Depending on the situation in which the bonding material is used, the bonding material is simply an electrically insulating adhesive for mechanical bonding, or a conductive material such as solder or conductive adhesive that also achieves electrical connection. May be sex.
しかしながら、接合材は、通常、シリンジを用いてキャビティ内に注入されるが、この注入量を非常に少ない範囲で安定して調整することは困難であるという問題がある。そこで、この問題のできるだけの解決を図るため、一般的には、接合材の量を多めに設定することが行なわれている。なぜなら、接合材の量が少ないと、電子部品がキャビティ内に固定されないという致命的な問題が生じるためである。 However, the bonding material is usually injected into the cavity using a syringe, but there is a problem that it is difficult to stably adjust the injection amount within a very small range. Therefore, in order to solve this problem as much as possible, in general, a large amount of bonding material is set. This is because if the amount of the bonding material is small, a fatal problem that the electronic component is not fixed in the cavity occurs.
上述のように、接合材の量を多めにすると、キャビティ内の内底面に接合材を付与し、次いで、電子部品をキャビティ内に配置した際、接合材が、キャビティの内側面に沿って這い上がろうとすることは避け難い。接合材がキャビティの内側面に沿って這い上がると、不所望にも、電子部品の上面に付着したり、多層セラミック基板におけるキャビティの周囲領域に付着したり、キャビティ内に段部が形成される場合には、段部の上面のようなキャビティ内の上方に向く面に付着したりすることがある。そして、上述のような接合材の、不所望な部分への付着は、たとえば、電子部品と多層セラミック基板との間で施されるワイヤボンディングを阻害したり、接合材が導電性である場合には、不所望な電気的短絡を招いたりすることがある。 As described above, when the amount of the bonding material is increased, the bonding material is applied to the inner bottom surface in the cavity, and then, when the electronic component is placed in the cavity, the bonding material scoops along the inner surface of the cavity. It is hard to avoid going up. When the bonding material crawls up along the inner surface of the cavity, it undesirably adheres to the upper surface of the electronic component, adheres to the surrounding area of the cavity in the multilayer ceramic substrate, or a step is formed in the cavity. In some cases, it may adhere to an upwardly facing surface in the cavity, such as the upper surface of the stepped portion. Then, the adhesion of the bonding material as described above to an undesired portion, for example, hinders wire bonding performed between the electronic component and the multilayer ceramic substrate, or when the bonding material is conductive. May cause undesired electrical shorts.
上述の問題を解決し得る技術として、たとえば特開2003−124381号公報(特許文献1)に記載されたものがある。 As a technique that can solve the above-described problem, for example, there is one described in Japanese Patent Laid-Open No. 2003-124381 (Patent Document 1).
特許文献1では、図11に示すような多層セラミック基板51が記載されている。多層セラミック基板51は、複数の積層されたセラミック層52を備えている。また、多層セラミック基板51には、セラミック層52の積層方向における一方端側に開口53を有するキャビィティ54が形成されている。
In
キャビィティ54内には半導体素子55が収容される。半導体素子55は、キャビィティ54の内底面56上に付与された接合材57によってキャビィティ54内に固定される。
A
半導体素子55は、ワイヤボンディングによって多層セラミック基板51側の導体膜58と電気的に接続される。図11には、ワイヤボンディングによって形成されたワイヤ59が図示されている。
The
このような構成を有する多層セラミック基板51において、キャビティ54となるべき貫通孔60または61がそれぞれ設けられた複数のセラミック層52のうち、最も下のものについては、貫通孔60の寸法が、他のものに設けられた貫通孔61の寸法より大きくされ、それによって、キャビティ54の内側面に凹部62が形成されていることを特徴としている。
In the multilayer
この特許文献1に記載の構造によれば、キャビティ54の内側面に沿って這い上がろうとする接合材57を凹部62内に留めることができる。したがって、接合材57が、半導体素子55の上面やキャビティ54の周囲領域すなわち導体膜58上にまで這い上がることを抑制することができる。
According to the structure described in
しかしながら、特許文献1に記載の構造は、これを得るための製造工程上の問題として、次のような不具合を生じさせることがある。
However, the structure described in
すなわち、多層セラミック基板51を製造しようとする場合、図12に示すように、セラミック層52となるべき複数のセラミックグリーンシート65が用意され、特定のセラミックグリーンシート65には、前述したように、キャビティ54となるべき貫通孔60または61が設けられる。このとき、最も下のセラミックグリーンシート65については、貫通孔60の寸法が他のセラミックグリーンシート65に設けられた貫通孔61の寸法より大きくされる。次いで、貫通孔60または61が設けられたセラミックグリーンシート65を含む複数のセラミックグリーンシート65が積層され、かつプレスされる。
That is, when it is going to manufacture the multilayer
しかしながら、上述のプレス工程の結果、寸法の比較的大きい貫通孔60が設けられたセラミックグリーンシート65の直ぐ上に位置するセラミックグリーンシート65において、図12で破線で示すように、その貫通孔61を規定する周囲部分が下方へ垂れ下がるように変形してしまうことがある。その結果、キャビティ54の内側面に形成されるべき凹部62が潰れてしまい、接合材57の這い上がりを抑制するように十分に作用し得ない状態となってしまうことがある。
However, as a result of the pressing process described above, in the ceramic
なお、キャビティの内側面に沿う接合材の這い上がりを抑制するための最も単純な解決手段として、キャビティの内側面とそこに収容される電子部品との間隔を広げることが考えられる。たとえば、この間隔が200μm以上であれば、這い上がりを十分に抑制し得るとされている。しかしながら、間隔を200μm以上と広げれば、キャビティの寸法は、電子部品の平面寸法よりも400μm以上大きく設計しなければならないことになる。そのため、多層セラミック基板の大型化を招いてしまい、電子機器の小型化の要求に反することになる。 As the simplest solution for suppressing the creeping of the bonding material along the inner surface of the cavity, it is conceivable to increase the distance between the inner surface of the cavity and the electronic component accommodated therein. For example, if this interval is 200 μm or more, it is said that scooping can be sufficiently suppressed. However, if the interval is increased to 200 μm or more, the dimension of the cavity must be designed to be 400 μm or more larger than the planar dimension of the electronic component. For this reason, an increase in the size of the multilayer ceramic substrate is incurred, which goes against the demand for downsizing of electronic devices.
そこで、この発明の目的は、上述のような問題を解決し得る、多層セラミック基板の構造を提供しようとすることである。 Therefore, an object of the present invention is to provide a multilayer ceramic substrate structure that can solve the above-described problems.
この発明は、複数の積層されたセラミック層を備え、かつセラミック層の積層方向における一方端側に開口を形成するキャビティを有し、キャビティ内に収容される電子部品およびキャビティの内底面と電子部品とを接合する接合材をさらに備える、多層セラミック基板に向けられる。キャビティは、4つの内側面によって規定される直方体状の空間を与えるものである。 The present invention includes a cavity having a plurality of laminated ceramic layers and having an opening formed on one end side in the lamination direction of the ceramic layers, and an electronic component housed in the cavity, and an inner bottom surface of the cavity and the electronic component And a multi-layer ceramic substrate further comprising a bonding material for bonding the two. The cavity provides a rectangular parallelepiped space defined by four inner surfaces.
このような多層セラミック基板において、この発明では、キャビティの内側面に、キャビティの内底面と平行方向に延びる長手の突出部が形成され、この突出部は、4つの内側面のうちの少なくとも1つの内側面には形成されていないことを特徴としている。 In such a multilayer ceramic substrate, according to the present invention, a longitudinal protrusion extending in a direction parallel to the inner bottom surface of the cavity is formed on the inner surface of the cavity, and the protrusion is at least one of the four inner surfaces. It is characterized by not being formed on the inner surface.
この発明に係る多層セラミック基板において、複数の突出部が、キャビティの内側面上での互いに高さ位置が異なる複数箇所に分布するように形成されていることが好ましい。 In the multilayer ceramic substrate according to the present invention, it is preferable that the plurality of projecting portions are formed so as to be distributed at a plurality of locations having different height positions on the inner side surface of the cavity.
この発明に係る多層セラミック基板において、突出部は、キャビティの内底面と平行方向に測定した張り出し長さが0.01〜0.2mmであることが好ましいが、上述したように、複数の突出部が互いに異なる高さ位置に設けられる場合には、この張り出し長さの下限値は0.005mmにまで短くされてもよい。 In the multilayer ceramic substrate according to the present invention, the protruding portion preferably has an overhang length measured in a direction parallel to the inner bottom surface of the cavity of 0.01 to 0.2 mm. Are provided at different height positions, the lower limit of the overhang length may be shortened to 0.005 mm.
この発明に係る多層セラミック基板において、好ましくは、接合材は、突出部によって、キャビティの内側面に沿って這い上がることが抑制されている。前述したように、複数の突出部が互いに異なる高さ位置に形成される場合には、接合材は、少なくとも開口に最も近い突出部を越えてキャビティの内側面に沿って這い上がることがないようにされていればよい。 In the multilayer ceramic substrate according to the present invention, preferably, the bonding material is suppressed from creeping along the inner side surface of the cavity by the protruding portion. As described above, when the plurality of protrusions are formed at different heights, the bonding material does not crawl along the inner surface of the cavity beyond at least the protrusion closest to the opening. It only has to be done.
この発明に係る多層セラミック基板によれば、キャビティの内側面に、キャビティの内底面と平行方向に延びる長手の突出部が形成されているので、キャビティ内に収容される電子部品をキャビティの内底面に接合するための接合材が、キャビティの内側面に沿って這い上がることを有利に抑制することができる。その結果、キャビティの小型化を図ることができ、それに応じて、多層セラミック基板の小型化を図ることができる。また、接合材がキャビティ内の電子部品の上面やキャビティの周辺領域あるいはキャビティ内の上方に向く面に付着してしまうことを防止できるため、たとえばワイヤボンディングによる電気的接続の信頼性あるいは電気的絶縁性についての信頼性を向上させることができ、多層セラミック基板の製造の歩留まりを向上させることができる。 According to the multilayer ceramic substrate according to the present invention, since the long protrusion extending in the direction parallel to the inner bottom surface of the cavity is formed on the inner side surface of the cavity, the electronic component housed in the cavity is placed on the inner bottom surface of the cavity. It is possible to advantageously suppress the bonding material for bonding to the surface from rising along the inner surface of the cavity. As a result, the cavity can be downsized, and the multilayer ceramic substrate can be downsized accordingly. In addition, since it is possible to prevent the bonding material from adhering to the upper surface of the electronic component in the cavity, the peripheral area of the cavity, or the surface facing upward in the cavity, for example, reliability of electrical connection by wire bonding or electrical insulation The reliability of the property can be improved, and the production yield of the multilayer ceramic substrate can be improved.
なお、キャビティ内に収容される電子部品がバンプ電極を介して実装される場合には、電子部品とキャビティの内底面との間には、接合材としてのアンダーフィル樹脂が充填される。この場合、電子部品とキャビティの内底面との間隔は非常に狭いので、アンダーフィル樹脂の絶対量も非常に少ない。そのため、アンダーフィル樹脂がわずかでもキャビティの内側面に沿って這い上がると、電子部品とキャビティの内底面との間に充填されるべきアンダーフィル樹脂の量が不足してしまい、ボイドなどが発生し、信頼性を著しく低下させる。他方、アンダーフィル樹脂としては、電子部品とキャビティの内底面との間の狭い空間に円滑に入り込むようにするため、一般的に濡れ性の良好なものが用いられる。したがって、アンダーフィル樹脂は、キャビティの内側面に沿って這い上がりやすい性質を有しているとも言える。これらの背景を考慮すれば、アンダーフィル樹脂が接合材となるとき、その這い上がりを効果的に抑制し得る突出部の存在意義は極めて大きいことがわかる。 In addition, when the electronic component accommodated in a cavity is mounted via a bump electrode, underfill resin as a bonding material is filled between the electronic component and the inner bottom surface of the cavity. In this case, since the distance between the electronic component and the inner bottom surface of the cavity is very narrow, the absolute amount of the underfill resin is also very small. For this reason, if even a small amount of the underfill resin crawls up along the inner surface of the cavity, the amount of the underfill resin to be filled between the electronic component and the inner bottom surface of the cavity is insufficient, and voids are generated. , Significantly reduce the reliability. On the other hand, as the underfill resin, one having good wettability is generally used in order to smoothly enter a narrow space between the electronic component and the inner bottom surface of the cavity. Therefore, it can be said that the underfill resin has a property that it tends to creep up along the inner surface of the cavity. Considering these backgrounds, it can be seen that when the underfill resin is used as a bonding material, the existence significance of the protruding portion that can effectively suppress the creeping-up is very large.
この発明に係る多層セラミック基板において、複数の突出部が、キャビティの内側面上での互いに高さ位置が異なる複数箇所に分布するように形成されていると、上述した接合材の這い上がり抑制効果をより高めることができる。なぜなら、接合材は、少なくとも開口に最も近い突出部を越えてキャビティの内側面に沿って這い上がることがないようにされていれば十分であるからである。 In the multilayer ceramic substrate according to the present invention, when the plurality of projecting portions are formed so as to be distributed at a plurality of locations having different height positions on the inner side surface of the cavity, the above-described creeping-up effect of the bonding material is suppressed. Can be further enhanced. This is because it is sufficient that the bonding material is prevented from creeping along the inner surface of the cavity at least beyond the protrusion closest to the opening.
また、突出部の張り出し長さが0.01〜0.2mmとされると、キャビティの大型化を招かないようにしながら、接合材の這い上がりをより確実に抑制することができる。これに関して、前述したように、複数の突出部が設けられていると、張り出し長さが0.005mmにまで短くされても、接合材の這い上がりを確実に抑制することができる。 Further, when the protruding length of the protruding portion is set to 0.01 to 0.2 mm, it is possible to more reliably suppress the rise of the bonding material while preventing the cavity from being enlarged. In this regard, as described above, when a plurality of protrusions are provided, even if the overhang length is reduced to 0.005 mm, the creeping of the bonding material can be reliably suppressed.
この発明に係る多層セラミック基板は、たとえば、次のような製造方法によって製造することができる。 The multilayer ceramic substrate according to the present invention can be manufactured, for example, by the following manufacturing method.
まず、基板用セラミック材料粉末を含む、複数の積層された基板用セラミックグリーン層を備え、基板用セラミックグリーン層の積層方向における一方端側に開口を形成するキャビティを有し、さらに、基板用セラミックグリーン層間には、基板用セラミック材料粉末の焼結温度では実質的に焼結しない収縮抑制用無機材料粉末を含む、層間拘束層が、キャビティの周囲領域の少なくとも一部に位置するように形成されている、生の積層体を作製する。 First, a plurality of laminated ceramic green layers for a substrate containing ceramic material powder for a substrate are provided, and a cavity for forming an opening is formed on one end side in the laminating direction of the ceramic green layers for a substrate. Between the green layers, an interlayer constraining layer including an inorganic material powder for shrinkage suppression that does not substantially sinter at the sintering temperature of the substrate ceramic material powder is formed so as to be located in at least a part of the peripheral region of the cavity. A raw laminate is produced.
次いで、生の積層体を、基板用セラミック材料粉末が焼結するが収縮抑制用無機材料粉末が実質的に焼結しない温度で焼成する。したがって、この焼成工程では、層間拘束層より基板用セラミックグリーン層の方がより大きく収縮することになり、それによって、層間拘束層による長手の突出部がキャビティの内側面に形成される。 Next, the raw laminate is fired at a temperature at which the ceramic material powder for substrate sinters but the inorganic material powder for suppressing shrinkage does not substantially sinter. Therefore, in this firing step, the ceramic green layer for a substrate contracts more greatly than the interlayer constraining layer, whereby a long protrusion by the interlayer constraining layer is formed on the inner side surface of the cavity.
上述の製造方法によれば、焼成工程における層間拘束層と基板用セラミックグリーン層との収縮度合いの差を利用して、長手の突出部をキャビティの内側面に形成するようにしている。そのため、焼成前の段階では、突出部が未だ形成されていないことになり、たとえば、生の積層体をプレスする工程において、突出部が不所望にも変形してしまうという問題には遭遇し得ない。よって、所望の形態を有する突出部を安定して形成することができる。 According to the manufacturing method described above, the long protrusion is formed on the inner side surface of the cavity by utilizing the difference in contraction between the interlayer constraining layer and the ceramic green layer for the substrate in the firing step. Therefore, in the stage before firing, the protrusions are not yet formed. For example, in the process of pressing the raw laminate, the problem that the protrusions deform undesirably can be encountered. Absent. Therefore, the protrusion part which has a desired form can be formed stably.
この発明に係る多層セラミック基板によれば、キャビティが4つの内側面によって規定される直方体状の空間を与えるものであるが、突出部は、4つの内側面のすべてに形成されておらず、4つの内側面のうちの少なくとも1つの内側面には形成されていない。このように、突出部が4つの内側面のすべてに形成されない場合には、この構造を得るための前述した製造方法において、層間拘束層は、キャビティの周囲領域の一部にのみ位置するように形成されていればよいので、反りの問題をより生じさせにくくすることができる。 According to the multilayer ceramic substrate according to the present invention, the cavity provides a rectangular parallelepiped space defined by the four inner surfaces, but the protrusions are not formed on all the four inner surfaces. It is not formed on at least one inner surface of the two inner surfaces. As described above, when the protrusions are not formed on all the four inner surfaces, in the above-described manufacturing method for obtaining this structure, the interlayer constraining layer is positioned only in a part of the peripheral region of the cavity. Since it should just be formed, it can make it difficult to produce the problem of curvature.
また、上述のように、突出部が少なくとも1つの内側面には形成されないので、接合材の這い上がりが問題となる部分にのみ突出部を形成すればよいことになる。上述のような接合材の這い上がりが問題となる部分としては、次のような部分がある。 Further, as described above, since the protruding portion is not formed on at least one inner side surface, the protruding portion only needs to be formed in a portion where the rise of the bonding material becomes a problem. As a part where the above-described climbing of the bonding material becomes a problem, there are the following parts.
すなわち、キャビティ内に収容される電子部品がワイヤボンディングを施すことによって実装されるものである場合、ワイヤボンディングは、電子部品の上面の4辺のうち、たとえば3辺のみに施されるというように、少なくとも1辺にはワイヤボンディングが施されない設計とされていることがある。このような場合、ワイヤボンディングが施される辺については、接合材の這い上がりが適正なワイヤボンディングを阻害することになるが、ワイヤボンディングが施されない辺については、接合材の這い上がりがそれほど問題とはならない。したがって、接合材の這い上がりが問題となる、ワイヤボンディングが施される辺に近接した、キャビティの内側面にのみ突出部を形成すればよいことになる。 That is, when the electronic component accommodated in the cavity is mounted by performing wire bonding, the wire bonding is performed on, for example, only three sides among the four sides of the upper surface of the electronic component. In some cases, the wire bonding is not performed on at least one side. In such a case, as for the side where wire bonding is performed, the climbing of the bonding material hinders proper wire bonding, but for the side where wire bonding is not performed, the climbing of the bonding material is a problem. It will not be. Therefore, it is only necessary to form the protruding portion only on the inner side surface of the cavity close to the side to which wire bonding is applied, in which the rise of the bonding material becomes a problem.
また、キャビティ内に収容される電子部品がフリップチップ実装されるものである場合、アンダーフィル樹脂を充填するため、キャビティ内の電子部品とキャビティの内側面との間にノズルを差し込むことが行なわれる。このとき、キャビティの内底面の面積をできるだけ小さくして、キャビティの大型化を招かないようにしながら、ノズルの差し込みを許容する空間を与えるため、電子部品は、ノズルが差し込まれる側とは反対側の内側面側により近接した状態で配置されることが好ましい。その結果、電子部品により近接した内側面側において接合材の這い上がりが起こりやすくなる。したがって、このような電子部品により近接した内側面にのみ突出部を形成するだけで、接合材の這い上がりを効果的に抑制することができる。 Further, when the electronic component accommodated in the cavity is to be flip-chip mounted, a nozzle is inserted between the electronic component in the cavity and the inner surface of the cavity in order to fill the underfill resin. . At this time, in order to provide a space allowing insertion of the nozzle while minimizing the area of the inner bottom surface of the cavity so as not to increase the size of the cavity, the electronic component is opposite to the side where the nozzle is inserted. It is preferable to arrange in a state closer to the inner surface side of the. As a result, the joining material tends to creep up on the inner side closer to the electronic component. Therefore, the creeping-up of the bonding material can be effectively suppressed only by forming the protruding portion only on the inner surface closer to such an electronic component.
図1ないし図4は、この発明の範囲内のものではないが、この発明の理解にとって必要な第1の参考例を説明するためのものである。図1は、多層セラミック基板1を図解的に示す断面図である。図2は、図1に示した多層セラミック基板1の主要部を拡大して示す断面図である。図3は、図1の線A−Aに沿う断面を拡大して部分的に示す図である。
FIGS. 1 to 4 are for explaining a first reference example which is not within the scope of the present invention but is necessary for understanding the present invention. FIG. 1 is a sectional view schematically showing a multilayer
多層セラミック基板1は、複数の積層されたセラミック層2を備えている。また、多層セラミック基板1には、セラミック層2の積層方向における一方端側に開口3を有するキャビティ4が形成されている。
The multilayer
また、多層セラミック基板1は、種々の配線導体を備えている。配線導体としては、特定のセラミック層2の主面に沿って形成されるいくつかの導体膜5および特定のセラミック層2を貫通するように延びるいくつかのビアホール導体6がある。導体膜5には、多層セラミック基板1の外表面に形成されるものや内部に形成されるものがある。
The multilayer
キャビティ4内には、たとえば半導体素子のような電子部品7が収容される。電子部品7は、キャビティ4の内底面8上に付与された接合材9によってキャビティ4内に固定される。接合材9は、電子部品7の実装構造によって、絶縁性の樹脂から構成されても、半田もしくは導電性ペーストのような導電性のものから構成されてもよい。また、電子部品7がバンプ電極(図示せず。)を介して、キャビティ4の内底面8上に実装される場合、電子部品7と内底面8との間には、アンダーフィル樹脂が充填されるが、接合材9は、このようなアンダーフィル樹脂を構成するものであってもよい。
An
電子部品7は、ワイヤボンディングによって多層セラミック基板1側の導体膜5と電気的に接続される。図1には、ワイヤボンディングによって形成されたワイヤ10が図示されている。キャビティ4には段部11が形成され、ワイヤ10が接続される導体膜5は、段部11上に位置している。
The
このような構成を有する多層セラミック基板1において、この参考例の特徴となる構成として、キャビティ4の内側面12には、キャビティ4の内底面8と平行方向に延びる長手の突出部13が形成されている。また、この参考例では、複数の突出部13が、キャビティ4の内側面12上での互いに高さ位置が異なる複数箇所に分布するように形成されている。これらの特徴的構成、すなわち、キャビティ4の内側面12に、キャビティ4の内底面8と平行方向に延びる長手の突出部13が形成されるという構成、および、複数の突出部13が、キャビティ4の内側面12上での互いに高さ位置が異なる複数箇所に分布するように形成されるという構成は、この発明においても適用することができる。
In the multilayer
これら突出部13は、接合材9が、未硬化の段階で、キャビティ4の内側面12に沿って這い上がることを抑制するように作用するものである。図1では、接合材9が、キャビティ4の内底面8に最も近い突出部13を越えて這い上がらないようにされた状態が図示されているが、図示したように、複数の突出部13が形成されている場合には、接合材9は、少なくとも開口3に最も近い突出部13を越えて這い上がらないようにされていれば十分である。
These
図2に示すように、突出部13は、キャビティ4の内底面8と平行方向に測定した張り出し長さLが0.01〜0.2mmの範囲に選ばれることが好ましい。このように、張り出し長さLを0.01〜0.2mmの範囲に選ぶことにより、キャビティ4の大型化を招くことなく、接合材9の這い上がりを確実に抑制することができる。なお、この参考例のように、複数の突出部13が形成される場合には、上述の張り出し長さLの下限値を0.005mmにまで短くしたとしても、接合材9が、電子部品7の上面、あるいはキャビティ4の周囲領域、より特定的には、段部11の上面上にまで這い上がることを確実に抑制することができる。
As shown in FIG. 2, the protruding
図1ないし図3において、層間拘束層14が図示されている。この層間拘束層14は、突出部13の形成にあたって重要な役割を果たすものである。
1 to 3, the
次に、多層セラミック基板1の製造方法について説明する。上述の層間拘束層14の機能は、多層セラミック基板1の製造方法の説明から明らかになる。
Next, a method for manufacturing the multilayer
図4は、多層セラミック基板1を製造するために作製される生の積層体21を図解的に示す断面図である。生の積層体21は、図1に示した多層セラミック基板1が有する要素に対応する要素を備えている。したがって、図4において、図1に示した要素に対応する要素には、特に支障がない限り、同じ参照符号を付し、重複する説明を省略することがある。
FIG. 4 is a cross-sectional view schematically showing a
生の積層体21は、セラミック層2となるべき複数の積層された基板用セラミックグリーン層22を備えている。基板用セラミックグリーン層22は、基板用セラミック材料粉末を含んでいる。基板用セラミック材料としては、たとえば1000℃以下といった比較的低温で焼結可能な低温焼結セラミック材料が有利に用いられる。
The raw
低温焼結セラミック材料としては、たとえば、酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素の混合物のように、焼成工程において、ガラスを生成する組成のものを用いることができる。また、これに代えて、たとえばアルミナのようなフィラーとなるセラミックと、ホウケイ酸系ガラス、または酸化ケイ素のような焼結助剤として作用するガラスとを混合としたものを用いることもできる。 As a low-temperature sintered ceramic material, for example, a material having a composition that generates glass in a firing process, such as a mixture of barium oxide, silicon oxide, alumina, calcium oxide, and boron oxide can be used. Alternatively, a mixture of a ceramic that becomes a filler such as alumina and a glass that acts as a sintering aid such as borosilicate glass or silicon oxide can be used.
生の積層体21は、多層セラミック基板1において形成されていたキャビティ4を有している。キャビティ4は、基板用セラミックグリーン層22の積層方向における一方端側に開口3を形成している。
The
生の積層体21には、また、多層セラミック基板1において備えていた導体膜5およびビアホール導体6が形成されている。
The raw
さらに、生の積層体21には、層間拘束層14が形成されている。層間拘束層14は、前述した基板用セラミック材料粉末の焼結温度では実質的に焼結しない収縮抑制用無機材料粉末を含んでいる。この収縮抑制用無機材料粉末としては、たとえば、アルミナ、ジルコニア、マグネシア、ムライト、石英等の酸化物無機材料粉末、あるいは、窒化ホウ素等の非酸化物系無機材料粉末等を用いることができる。層間拘束層14は、図3によく示されているように、キャビティ4の周囲領域にのみ位置するように形成されている。
Furthermore, an
このような生の積層体21を作製するため、好ましくは、次のような工程が実施される。
In order to produce such a
まず、基板用セラミックグリーン層22となるべき、たとえば厚み20〜200μm程度の複数の基板用セラミックグリーンシートが用意される。 First, a plurality of substrate ceramic green sheets having a thickness of, for example, about 20 to 200 μm to be the substrate ceramic green layer 22 are prepared.
次に、基板用セラミックグリーンシートの特定のものに、ビアホール導体6のための貫通孔がそれぞれ設けられ、そこに導電性ペーストが充填されることによって、ビアホール導体6が形成される。
Next, through-holes for the via-
また、特定の基板用セラミックグリーンシート上に、導電性ペーストが所定のパターンをもって印刷され、それによって、導体膜5が形成される。
In addition, a conductive paste is printed with a predetermined pattern on a specific ceramic green sheet for a substrate, whereby the
また、特定の基板用セラミックグリーンシート上に、たとえば厚み1〜10μm程度の層間拘束層14が形成される。層間拘束層14を形成するため、前述した収縮抑制用無機材料粉末を含む無機材料ペーストを印刷等により基板用セラミックグリーンシート上に塗布する工程が実施されることが好ましい。このような工程を採用することにより、層間拘束層14を、任意のパターンをもって任意の場所に容易に形成することができる。また、導体膜5の形成のための工程と同種の工程を適用して、層間拘束層14を形成することができるので、層間拘束層14の形成のための工程を簡素化することができるとともに、層間拘束層14を能率的に形成することができる。なお、上述の工程を採用する代わりに、収縮抑制用無機材料粉末を含むグリーンシートを予め成形しておき、これを基板用セラミックグリーンシート上に積層するようにしてもよい。
Further, an
以上のようなビアホール導体6を形成する工程、導体膜5を形成する工程および層間拘束層14を形成する工程は、これらを実施する順序を任意に変更することができる。
The order in which the steps of forming the via-
次に、層間拘束層14が形成された基板用セラミックグリーンシートを含む複数の基板用セラミックグリーンシートに、キャビティ4となるべき貫通孔を設ける工程が実施される。層間拘束層14を形成した後に、キャビティ4となるべき貫通孔を設けるようにすれば、層間拘束層14を構成するペースト材料が貫通孔の内周面上にまで垂れ落ちることを防止することができる。このような利点を望まないならば、貫通孔を設けた後、層間拘束層14を形成するようにしてもよい。
Next, the process of providing the through-hole which should become the
次に、上述のように、貫通孔が設けられた基板用セラミックグリーンシートを含む複数の基板用セラミックグリーンシートが積層され、たとえば静水圧法によりプレスされる。なお、この段階では、キャビティ4の内側面12に突出部13が形成されていないので、突出部13がプレス工程において不所望にも変形してしまうような問題には遭遇し得ない。
Next, as described above, a plurality of substrate ceramic green sheets including a substrate ceramic green sheet provided with a through hole are stacked and pressed by, for example, an isostatic pressure method. At this stage, since the protruding
この参考例では、図4に示すように、生の積層体21の主面上に、基板用セラミック材料粉末の焼結温度では実質的に焼結しない収縮抑制用無機材料粉末を含む、外側拘束層23および24が形成される。この外側拘束層23および24に含まれる収縮抑制用無機材料粉末は、前述した層間拘束層14に含まれる収縮抑制用無機材料粉末と同じあっても異なっていてもよい。
In this reference example, as shown in FIG. 4, an outer restraint containing a shrinkage-suppressing inorganic material powder that does not substantially sinter at the sintering temperature of the substrate ceramic material powder on the main surface of the
外側拘束層23および24は、通常、外側拘束層23および24となるべきグリーンシートを予め成形しておき、これを生の積層体21の主面上に積層することによって形成される。この場合、生の積層体21の外表面上に位置する導体膜5については、外側拘束層23および24の少なくとも一方上に形成しておき、生の積層体21の外表面上にこれを転写することによって形成するようにしてもよい。
The outer constraining
なお、外側拘束層23および24は、収縮抑制用無機材料粉末を含む無機材料ペーストを生の積層体21の主面上に塗布して形成するようにしてもよい。また、外側拘束層23および24の一方については、これを省略してもよい。また、図4では、外側拘束層23に貫通孔が形成されているが、このような貫通孔は形成されていなくてもよい。
The outer constraining
以上のような工程が、後で分割されることによって、複数の多層セラミック基板1を得ることができる集合状態の積層体を得るように実施される場合には、生の積層体12を得た段階で、あるいは外側拘束層23および24を形成した段階で、後に実施される分割を容易にするためのブレイクライン(図示せず。)が生の積層体21の厚み方向の一部に相当する深さをもって形成される。
When the steps as described above are performed later so as to obtain a laminated body in which a plurality of multilayer
次に、生の積層体21が焼成される。この焼成工程では、基板用セラミック材料粉末が焼結するが収縮抑制用無機材料粉末が実質的に焼結しない温度で実施される。この焼成工程において、生の積層体21または多層セラミック基板1が不所望にも反ることを防止するため、生の積層体21を積層方向に加圧しておいてもよい。
Next, the
上述の焼成工程において、外側拘束層23および24は、実質的に焼結しないため、焼結による収縮は生じない。そのため、生の積層体21に対して、その収縮を抑制するように作用する。その結果、焼結後の多層セラミック基板1における寸法精度を高めることができる。なお、焼成工程を終えたとき、外側拘束層23および24は、通常、焼結後の多層セラミック基板1から除去される。この除去は、外側拘束層23および24が焼結していないので、これを容易に行なうことができる。
In the above-described firing step, the outer constraining
また、注目すべきは、上述の焼成工程において、層間拘束層14より基板用セラミックグリーン層22の方がより大きく収縮することである。これによって、図1および図2によく示されているように、キャビティ4の内側面12に、層間拘束層14による長手の突出部13が形成される。
It should also be noted that the ceramic green layer 22 for substrate contracts more significantly than the
この参考例では、層間拘束層14は、図3によく示されているように、キャビティ4の周囲領域にのみ位置するように形成されている。これによって、層間拘束層14が基板用セラミックグリーン層22の全面にわたって形成されている場合に遭遇し得る反りの問題を生じさせにくくすることができる。
In this reference example, the
また、層間拘束層14には、焼成工程の結果、基板用セラミックグリーン層22に含まれていたガラス成分等の材料の一部が浸透し、これによって、層間拘束層14が固着される。したがって、層間拘束層14は、製品としての多層セラミック基板1から除去されるものではない。
In addition, as a result of the firing process, a part of the material such as the glass component contained in the substrate ceramic green layer 22 penetrates into the
次に、焼結後の多層セラミック基板1の外表面に露出している導体膜5に対して、めっきが施される。
Next, plating is performed on the
次に、キャビティ4の内底面8上に接合材9が付与され、接合材9上に電子部品7を配置した状態で、接合材9を介して電子部品7をキャビティ4の内底面8に接合する工程が実施される。
Next, the
次に、ワイヤボンディング工程が実施され、電子部品7と特定の導体膜5とがワイヤ10によって電気的に接続される。
Next, a wire bonding step is performed, and the
その後、必要に応じて、図示しないが、キャビティ4が樹脂によって封止され、多層セラミック基板1の外表面上に表面実装部品が搭載され、また、表面実装部品を覆うように金属ケースが取り付けられる。
Thereafter, although not shown, the
図5および図6は、第2の参考例を説明するためのものである。図5は、前述の図1に対応する図であり、図6は、前述の図2に対応する図である。 5 and 6 are for explaining the second reference example. FIG. 5 is a diagram corresponding to FIG. 1 described above, and FIG. 6 is a diagram corresponding to FIG. 2 described above.
第1の参考例では、層間拘束層14を複数層に形成し、複数の突出部13を形成するようにしたが、突出部13の数は任意に変更することができる。第2の参考例による多層セラミック基板1aでは、図5および6に示すように、基板用セラミックグリーン層22間の1つの界面に沿って層間拘束層14が形成され、単に1つの突出部13が形成されているにすぎない。
In the first reference example, the
第2の参考例によっても、突出部13の張り出し長さLを十分にとるようにすれば、接合材9の這い上がりを十分に抑制することができる。この場合、突出部13の張り出し長さLは、0.01mm以上にされることが好ましい。
Also according to the second reference example, if the protruding length L of the protruding
なお、図5および図6に示した参考例では、突出部13は、キャビティ4の内底面8に最も近い2つのセラミック層2の界面に対応する高さ位置に形成されたが、これとは異なる高さ位置に形成されてもよい。
In the reference example shown in FIGS. 5 and 6, the
この第2の参考例は、接合材9は、少なくとも開口3に最も近い突出部13を越えてキャビティ4の内側面12に沿って這い上がることがないようにされている、という特徴的構成を備えるもので、この特徴的構成は、この発明においても適用することができる。
The second reference example has a characteristic configuration in which the
図7および図8は、この発明の第1の実施形態による多層セラミック基板1bを示すものである。図7は、図1に対応する図であり、図8は、図3に対応する図である。図7および図8において、図1および図3に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
7 and 8 show a multilayer
キャビティ4は、通常、4つの内側面12によって規定される直方体状の空間を与えるものである。第1の実施形態では、図7および図8に示すように、突出部13は、互いに対向する2つの内側面12aおよび12bのうちの一方、すなわち内側面12aにのみ形成されている。したがって、層間拘束層14は、キャビティ4の周囲領域の一部にのみ、すなわち内側面12aに沿う部分にのみ位置するように形成されている。
The
他方、電子部品7は、その上面の4辺のうちの少なくとも1辺にはワイヤボンディングが施されない設計のものである。より具体的には、図7において、電子部品7の右側の辺にはワイヤボンディングが施されるが、左側の辺にはワイヤボンディングが施されない。
On the other hand, the
したがって、電子部品7の左側の辺に近接するキャビティ4の内側面12bについては、前述したように突出部が形成されず、そのため、接合材9の這い上がりがたとえ生じたとしても、それほど問題となることはない。
Therefore, no protrusion is formed on the
他方、電子部品7の右側の辺に近接するキャビティ4の内側面12aについては、突出部13が形成されているので、接合材9の這い上がりを効果的に抑制することができ、そのため、適正なワイヤボンディングを阻害する事態を生じさせにくくすることができる。
On the other hand, since the protruding
図9は、この発明の第2の実施形態による多層セラミック基板1cを示す、図1または図7に対応する図である。図9において、図1または図7に示す要素に相当する要素には同様の参照符号をし、重複する説明は省略する。
FIG. 9 is a view corresponding to FIG. 1 or 7 showing a multilayer
第2の実施形態では、キャビティ4内に収容される電子部品7aは、フリップチップ実装されるものである。そのため、電子部品7aは、バンプ電極17を備え、バンプ電極17は、キャビティ4の内底面8上に形成された導電ランド(図示せず。)と電気的に接続されている。
In the second embodiment, the
他方、キャビティ4において、図9で図示された、互いに対向する2つの内側面12aおよび12bのうち、内側面12aにのみ、突出部13が形成されている。また、図9では図示されないが、キャビティ4の他の互いに対向する2つの内側面にも、突出部が形成されていることが好ましい。
On the other hand, in the
第2の実施形態では、電子部品7aの、バンプ電極12による実装を終えた後、電子部品7aとキャビティ4の内底面8との間には、アンダーフィル樹脂としての接合材9が充填される。この接合材9を導入するため、図9において想像線で示すようなノズル18が用いられる。したがって、電子部品7aが実装された後であっても、キャビティ4内には、ノズル18の差し込みを許容するための空間が残されていなければならない。
In the second embodiment, after the mounting of the
上述の空間を与えるため、電子部品7aは、突出部13が形成された内側面12aの方により近接した状態で配置される。その結果、内側面12a側において接合材9の這い上がりが生じやすくなるが、内側面12aには突出部13が形成されているので、キャビティ4を大型化することなく、このような這い上がりを効果的に抑制することができる。
In order to provide the above-mentioned space, the
図10は、この発明の範囲外の第3の参考例としての多層セラミック基板1dを示す、図1に対応する図である。図10において、図1に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 10 is a view corresponding to FIG. 1 and showing a multilayer
第3の参考例では、層間拘束層14が、セラミック層2の全面にわたって延びるように形成されている。このような層間拘束層14を形成するため、セラミック層2となるべき基板用セラミックグリーンシート上に、全面にわたって収縮抑制用無機材料粉末を含む無機材料ペーストを塗布しても、あるいは、収縮抑制用無機材料粉末を含むグリーンシートを予め成形しておき、これを基板用セラミックグリーンシート上に積層をするようにしてもよい。
In the third reference example, the
上述のように、層間拘束層14がセラミック層2の全面にわたって延びるように形成される場合、焼成工程での反りが生じやすくなるため、層間拘束層14を、生の積層体において積層方向にバランス良く配置することが好ましい。
As described above, when the interlayer constrained
以上、この発明を図示した参考例および実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。 While the present invention has been described above with reference to the illustrated reference examples and embodiments, various other modifications are possible within the scope of the present invention.
たとえば、生の積層体21を作製するため、上述した参考例および実施形態では、基板用セラミックグリーン層22となるべき複数の基板用セラミックグリーンシートを準備し、これら基板用セラミックグリーンシートを積層するようにしたが、基板用セラミック材料粉末を含むスラリーを塗布する工程を繰り返すことによって、複数の基板用セラミックグリーン層22が積層された構造を得るようにしてもよい。
For example, in order to produce the
また、図示した参考例および実施形態では、キャビティ4が段部11を有するものであったが、段部を持たないキャビティを有する多層セラミック基板に対しても、この発明を適用することができる。
Further, in the illustrated reference example and embodiment, the
1,1a,1b,1c,1d 多層セラミック基板
2 セラミック層
3 開口
4 キャビティ
7 電子部品
8 内底面
9 接合材
10 ワイヤ
12,12a,12b 内側面
13 突出部
14 層間拘束層
17 バンプ電極
21 生の積層体
22 基板用セラミックグリーン層
23,24 外側拘束層
L 張り出し長さ
1, 1a, 1b, 1c, 1d Multilayer
Claims (6)
前記キャビティ内に収容される電子部品および前記キャビティの内底面と前記電子部品とを接合する接合材をさらに備え、
前記キャビティは、4つの内側面によって規定される直方体状の空間を与えるものであり、前記キャビティの内側面には、前記キャビティの内底面と平行方向に延びる長手の突出部が形成され、前記突出部は、4つの前記内側面のうちの少なくとも1つの前記内側面には形成されていない、
多層セラミック基板。 A multilayer ceramic substrate comprising a plurality of laminated ceramic layers and having a cavity that forms an opening on one end side in the lamination direction of the ceramic layers,
An electronic component housed in the cavity, and a bonding material for bonding the inner bottom surface of the cavity and the electronic component;
The cavity provides a rectangular parallelepiped space defined by four inner surfaces, and a longitudinal protrusion extending in a direction parallel to the inner bottom surface of the cavity is formed on the inner surface of the cavity, and the protrusion The portion is not formed on at least one of the four inner surfaces,
Multilayer ceramic substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010123868A JP4985821B2 (en) | 2010-05-31 | 2010-05-31 | Multilayer ceramic substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010123868A JP4985821B2 (en) | 2010-05-31 | 2010-05-31 | Multilayer ceramic substrate |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004335524A Division JP4581643B2 (en) | 2004-11-19 | 2004-11-19 | Manufacturing method of multilayer ceramic substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199621A true JP2010199621A (en) | 2010-09-09 |
JP4985821B2 JP4985821B2 (en) | 2012-07-25 |
Family
ID=42823942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010123868A Expired - Fee Related JP4985821B2 (en) | 2010-05-31 | 2010-05-31 | Multilayer ceramic substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4985821B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021214813A1 (en) * | 2020-04-20 | 2021-10-28 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59132633A (en) * | 1983-01-20 | 1984-07-30 | Matsushita Electronics Corp | Semiconductor device |
JPH04332141A (en) * | 1991-05-02 | 1992-11-19 | Shinko Electric Ind Co Ltd | Semiconductor container |
JP2002261203A (en) * | 2001-02-28 | 2002-09-13 | Kyocera Corp | Mounting structure for electronic component with bump |
JP2003124381A (en) * | 2001-10-17 | 2003-04-25 | Hitachi Kokusai Electric Inc | Semiconductor package |
-
2010
- 2010-05-31 JP JP2010123868A patent/JP4985821B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59132633A (en) * | 1983-01-20 | 1984-07-30 | Matsushita Electronics Corp | Semiconductor device |
JPH04332141A (en) * | 1991-05-02 | 1992-11-19 | Shinko Electric Ind Co Ltd | Semiconductor container |
JP2002261203A (en) * | 2001-02-28 | 2002-09-13 | Kyocera Corp | Mounting structure for electronic component with bump |
JP2003124381A (en) * | 2001-10-17 | 2003-04-25 | Hitachi Kokusai Electric Inc | Semiconductor package |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021214813A1 (en) * | 2020-04-20 | 2021-10-28 | ||
WO2021214813A1 (en) * | 2020-04-20 | 2021-10-28 | 株式会社Fuji | Circuit forming method and circuit forming device |
Also Published As
Publication number | Publication date |
---|---|
JP4985821B2 (en) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6417056B2 (en) | Electronic component storage package, multi-cavity wiring board, electronic device and electronic module | |
JP5614566B2 (en) | Multilayer substrate manufacturing method and multilayer substrate | |
WO2017090508A1 (en) | Package for housing electronic component, electronic device, and electronic module | |
JP6767204B2 (en) | Boards for mounting electronic components, electronic devices and electronic modules | |
JP5842859B2 (en) | Multilayer wiring board and module having the same | |
JP4581643B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP6039311B2 (en) | Wiring board, electronic device and electronic module | |
JP2007324429A (en) | Module component and manufacturing method therefor | |
JP5557924B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP4985821B2 (en) | Multilayer ceramic substrate | |
JP2011049354A (en) | Electronic device | |
JP6204610B2 (en) | Electronic device mounting substrate and electronic device | |
WO2012165111A1 (en) | Method for producing multi-layer substrate and multi-layer substrate | |
JP2013077739A (en) | Wiring board, electronic device provided with the wiring board, and electronic module device | |
JP2011029523A (en) | Package for electronic component storage, and electronic device | |
JP2007317712A (en) | Composite wiring board having built-in component and manufacturing method thereof | |
JP6677547B2 (en) | Electronic component storage package, electronic device and electronic module | |
JP6312256B2 (en) | Electronic component storage package | |
JP6483470B2 (en) | Electronic component mounting package, electronic device and electronic module | |
JP4986500B2 (en) | Laminated substrate, electronic device and manufacturing method thereof. | |
JP2004095753A (en) | Method for manufacturing multi-layer ceramic substrate | |
JP2018200976A (en) | Electronic element mounting substrate, electronic device, and electronic module | |
JP5078451B2 (en) | Electronic component built-in module | |
JP2006185977A (en) | Wiring board | |
JP2016207763A (en) | Component build-in wiring board and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4985821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |