JP2010199486A - 真空度検査デバイス及びその製造方法 - Google Patents

Abstract

【課題】電子デバイスパッケージ内のキャビティの真空度を容易に測定することができない。
【解決手段】ベース基板とキャビティ部を有するリッド基板とを前記キャビティを対向する状態で接合した電子デバイスパッケージの気密状態を検査するために、前記電子デバイスパッケージと同一の半導体ウェハ上で真空度を検査する真空度検査デバイスを製造する。それにより前記電子デバイスパッケージとほぼ同じ条件のパッケージの真空度を測定することができる。前記真空度検査デバイスはベース基板と、前記ベース基板に対向させた状態で該ベース基板に接合されるリッド基板と、前記ベース基板と前記リッド基板との間に形成されたキャビティに金属薄膜抵抗を設置し、前記金属薄膜抵抗を外部の電極と導通させる貫通電極を形成することで構成される。
【選択図】図１

Description

本発明は、接合された２枚の基板の間に形成されたキャビティ内にデバイスが封止された表面実装型（ＳＭＤ）のパッケージにおいて、電子デバイスが真空封止されているか否かを確認するための真空度検査デバイス及びその製造方法に関する。

近年、携帯電話や携帯情報端末機器には、表面実装型の小型パッケージを用いた電子デバイスが多く用いられている。この中で、振動子やＭＥＭＳ、ジャイロ、加速度センサなど、真空のキャビティ構造のパッケージが必要な部品も多い。この種の電子デバイスは、引き回し電極が形成されたベース基板上に電子デバイスが固定され、金属製あるいは絶縁物のリッド基板で封止されたものが一般的に知られている。

ここで従来の電子デバイスパッケージ１０１の構成は、図７に示すように、電子デバイス１０５と、ベース基板１０２と、ベース基板１０２に接合された結合材料１０４と前記結合材料１０４と接合面１０７で接している金属製あるいは絶縁物のリッド基板１０３および外部電極１０８から構成されている。

ベース基板１０２と結合材料１０４とリッド基板１０３とにより封止し、キャビティ１０６が構成される。該電子デバイス１０５は前記キャビティ１０６内に収納される。

ベース基板１０２は、半導体ウェハあるいはセラミック基板などの絶縁物で構成され、ベース基板１０２の底面には、外部電極１０８が形成されている。キャビティ１０６内部の電子デバイス１０５と外部電極１０８との接続は、パッケージの側面の電極、あるいはベース基板１０２の貫通した電極を通して接続される。

リッド基板１０３は半導体ウェハあるいは金属基板あるいはセラミック基板などの絶縁物で構成され、ベース基板１０２上の接合面１０７で陽極接合、金属共晶接合、ガラスフリット接合、金属直接接合、金属溶融接合などにより接合されて、キャビティ１０６を封止する。

電子デバイスパッケージ１０１は１つ１つ個別に組み立てられるのではなく、１枚のウェハに複数個のパッケージが形成されたベース基板１０２と結合材料１０４と１枚のウェハに複数個のパッケージが形成されたリッド基板１０３とを接合する。それにより真空封止したキャビティ１０６が形成され電子デバイスパッケージ１０１をダイシングソーやワイヤーソーを用いて１つ１つパッケージを切り出す。

従来、キャビティ１０６内の真空度を直接測定することはできないので、図８に示すようなパッケージを真空封止する真空封止装置１１１に接続されている真空計１１４の値を指標にし、キャビティ１０６内の真空度を推定していた。
あるいは、電子デバイス１０５の特性と真空度の関係をあらかじめ評価しておき、測定した電子デバイス１０５の特性データより真空度を類推していた。
さらに別の真空度測定方法として特許文献１にあるように、シリコン基板上に形成されたダイオードを用い、真空度の違いによる特性の違いから真空度を測定する方法もある。

特許３１８７３８９号

しかしながら、従来のパッケージ内の真空度を測定する方法（図８参照）には、以下の課題が残されている。

初めに、真空封止装置１１１の真空計１１４は、排気ポンプ１１３の近くに設置されていることが多く、前記電子デバイスパッケージ１０１のキャビティ内の真空度と前記真空計１１４の値は大きな隔たりがあった。特にＭＥＭＳのパッケージに用いられるガラス陽極接合の場合、接合時に酸素のアウトガスが放出される。このガスが前記電子デバイスパッケージ１０１の前記キャビティ１０６内に残り、パッケージ内の真空度を低下させている。そのため、前記真空計１１４で前記キャビティ１０６内の真空度を推定することは困難であった。

また、電子デバイス１０５の特性と真空度の関係をあらかじめ評価しておき、測定した前記電子デバイス１０５の特性データより真空度を類推する方法では、前記電子デバイス１０５の特性の変化の原因が前記キャビティ１０６の真空度なのか、それ以外の原因によるものなのか分離することができないという課題があった。

また、前記ベース基板１０２に真空度を測定するデバイスを埋め込む場合、ベース基板１０２の材料に制約があるという課題があった。

本発明は、このような事情に考慮してなされたもので、その目的は、ベース基板上に簡便な構造のデバイスを作り、前記キャビティ１０６の真空度を確認できるようにすることである。

本発明は、前記課題を解決するために以下の手段を提供する。

本発明に係る電子デバイスパッケージの真空度を検査する真空度検査デバイスは、ベース基板と、前記ベース基板上に形成された１対の電極パッドと、前記１対の電極パッドに接続された金属薄膜抵抗と、矩形状のキャビティを備えるリッド基板とにより構成される。また、前記ベース基板の金属薄膜抵抗側と前記リッド基板のキャビティ側が対向するように接合する。

前記接合は、前記真空度検査デバイスを電子デバイスパッケージが多数形成されている半導体ウェハの一部に設置し、真空封止装置等により真空中で接合を行なう。前記接合の後、電子デバイスパッケージの近辺に配置されている前記真空度検査デバイスで真空度の測定を行なう。

本発明に係る真空度検査デバイスによれば、電極パッドを形成する時に用いられる金属薄膜を使って真空度を確認する。そのため、新たなプロセスの追加が必要ない。ゆえにコストの追加なく電子デバイスパッケージのキャビティ内の真空度を確認することができるという効果がある。

さらに真空状態を検査するデバイスは個別の電子デバイスパッケージ内に作るのではなく、電子デバイスパッケージと同じウェハ上の別の場所に設置する。そうすると、電子デバイスパッケージの真空度を確認できるので、製品として用いる電子デバイスパッケージの仕様を変える必要が無い。言い換えると、前記電子デバイスパッケージのサイズを大きくする必要がないという効果がある。

さらに電子デバイスパッケージと同じウェハ上に真空状態を検査するデバイスを設置しているので、電子デバイスパッケージのキャビティ内の真空度とほぼ同じ状態を確認することができる。

本発明の実施例１の内部構造図であって、リッド基板を取り外した状態で真空度検査デバイスを上方から見た図である。 本発明の実施例１を示す鳥瞰図である。 本発明の実施例１を示すＸ‐Ｘ断面図である。 本発明の実施例１の電子デバイスパッケージ及び真空度検査デバイスを半導体ウェハ１３のレイアウト図である。 本発明に係る真空度検査デバイスの実施例１の製造方法の図である。 本発明の実施例２を示すＸ-Ｘ断面図である。 従来の電子デバイスパッケージの断面図である。 従来の電子デバイスパッケージのキャビティ８を真空状態にするための装置の断面図である。

本発明における実施例１および実施例２の電子デバイスのパッケージ１は、図２から図６に示すように、ベース基板７とリッド基板６とで２層に積層された箱状に形成され、電子デバイスを収納する内部のキャビティ８が設けられた表面実装型パッケージである。
電子デバイスとは、ＬＳＩやＭＥＭＳ、センサ、振動子、あるいはその複合体である。

以下、本発明に係る実施例１の真空度検査デバイスについて図１から図５を参照して説明する。

まず、図１の詳細な説明をする。

図１は実施例１における真空度検査デバイス１の上面図である。ベース基板７上に一対の電極パッド３が配置され、前記一対の電極パッド３の両端子にベース基板７上に形成された金属薄膜抵抗２が電気的に導通される。前記ベース基板７に図示しないキャビティ８を有するリッド基板６と接合するための接合面４があり、前記ベース基板７と前記リッド基板６とは、前記電極パッド３と前記金属薄膜抵抗２が前記キャビティ８に収まるように接合される。また、前記電極パッド３には貫通電極９と電気的に導通している。一点鎖線で示されるＸ‐Ｘ切断線は図３、図５〜図７の断面図に対応する。

前記金属薄膜抵抗２は、フォトリソグラフィ技術やメタルマスク技術などを使って形成する。前記金属薄膜抵抗２の材料は、高抵抗となりうる金属材料であればいずれでも良いが、半導体プロセスとの親和性を考慮すると、Ｎｉ、Ｃｒ、Ｗ、Ｔｉのいずれかが適している。

前記電極パッド３は低抵抗の金属が望ましいが、前記金属薄膜抵抗２で用いた材料を使っても問題はない。低抵抗な材料として適しているのは、Ａｌ、Ａｕ／Ｃｒ、Ａｕ／Ｎｉ／Ｃｒ、Ａｕ／Ｔｉが挙げられる。前記電極パッド３はベース基板７に形成された図示しない貫通電極９を介して図示しない外部電極１０と接続している。

前記リッド基板６と前記ベース基板７の接合方法は、それぞれの材料特性によって異なる接合方法が選択される。前記リッド基板６、前記ベース基板７共に半導体ウェハの場合は金属直接接合を、前記リッド基板６あるいは前記ベース基板７がガラス基板の場合は陽極接合を、前記リッド基板６あるいは前記ベース基板７のいずれか一方が絶縁物の場合は共晶結合、ガラスフリット接合を、前記リッド基板６あるいは前記ベース基板７のいずれかが金属の場合は金属溶融接合を選択するのが適している。

次に、図２について詳細な説明をする。

図２は実施例１における前記真空度検査デバイスのパッケージ鳥瞰図である。ベース基板７の外面（紙面下方側）に外部電極１０が２箇所形成されている。前記ベース基板７は接合面４を介してリッド基板６と接合している。

続いて、図３の詳細な説明をする。

図３は本発明に係る真空度検査デバイス１の実施例１を示すＸ‐Ｘ断面図である。ベース基板７には貫通孔であるスルーホール１１が図では１箇所しか示されていないが、２箇所形成される。前記スルーホール１１内には貫通電極９がそれぞれ形成され、後述するキャビティ８の気密を維持する。前記貫通電極９の一方の端部は外部電極１０へとそれぞれ電気的に導通し、前記貫通電極９の他方の端部は電極パッド３にそれぞれ電気的に導通している。前記電極パッド３は金属薄膜抵抗２の両端子にそれぞれ電気的に導通している。前記ベース基板７は前記電極パッド３および前記金属薄膜抵抗２が形成される面に枠状に接合面４が形成されており、前記接合面４を介して前記ベース基板７と矩形状の凹部であるキャビティ８を有するリッド基板６が接合される。これらの構成により真空度検査デバイス１が成り立つ。

前記リッド基板６は、半導体ウェハ、あるいは、セラミック材料やガラス材料、例えばソーダ石灰ガラスからなる絶縁基板である。前記キャビティ８は、リッド基板６およびベース基板７が重ね合わされたときに、電子デバイスを収容する空間である。
前記ベース基板７は、前記リッド基板６と同様に半導体ウェハ、あるいは、セラミック材料やガラス材料、例えばソーダ石灰ガラスからなる絶縁基板である。前記ベース基板７はリッド基板６に対して重ね合わせ可能な大きさで板状に形成されている。

前記スルーホール１１と前記貫通電極９の隙間は前記ベース基板７の材料と熱膨張係数を合わせた物質を用いて完全に孔を塞いでいる。例えば、半導体ウェハの場合はシリコン樹脂を、ガラス基板の場合はガラスフリット材を用いて完全に孔を塞いでいる。

前記スルーホール１１と前記貫通電極９の隙間を埋める材料については、前記ベース基板７の材料との熱膨張係数がほぼ同じものであれば、シリコン樹脂やガラスフリット材に限定されるものではない。しかし、長期的な信頼性を考慮すると、導電性接着剤や樹脂系の充填材は経時変化やアウトガスの発生を引き起こすため、前記スルーホール１１と前記貫通電極９の隙間を塞ぐには、樹脂系の充填材ではなく、ガラスフリット材のような無機物のものが望ましい。つまり、高い気密状態を長期に渡って必要な場合、前記ベース基板７や前記スルーホール１１の充填材を考慮する必要がある。

続いて、図４についての詳細な説明をする。

図４は、本発明の実施例１の電子デバイスパッケージ１２及び真空度検査デバイス１を半導体ウェハ１３にレイアウトした図である。半導体ウェハ１３上に形成されるベース基板７とキャビティ８の形成されたリッド基板６を接合することで前記電子デバイスパッケージ１２および真空度検査デバイス１を構成する。

前記半導体ウェハ１３上に多数の電子デバイスパッケージ１２が二次元状に整然と配列される。その配列の一部に前記真空度検査デバイス１が配置される。また、前記半導体ウェハ１３のオリエンテーションフラット１４が紙面下方に来るように図４では示している。

前記真空度検査デバイス１は前記半導体ウェハ１３の中心部、前記オリエンテーションフラット１４側の端部、前記オリエンテーションフラット１４から９０度中心部から回転させた位置、前記オリエンテーションフラット１４から１８０度中心部から回転させた位置、前記オリエンテーションフラット１４から２７０度中心部から回転させた位置の５箇所に形成されている。

前記真空度検査デバイス１は、電子デバイスパッケージ１２と同一のパッケージに実装されるのではなく、シート状に並んだ前記電子デバイスパッケージ１２の前記５箇所に別に実装される。

本発明の実施例１に係る真空度検査デバイス１の製造方法について図５をもとに説明する。実施例１ではリッド基板６及びベース基板７にガラス材料からなる絶縁基板を用いた。但し後述するようにセラミック材料などの絶縁基板でも構わない。

図示しないが、リッド基板６に矩形状の凹部であるキャビティ８を形成する。

図５（ａ）において、ベース基板７に２つのスルーホール１１を形成し、前記スルーホール１１を埋めるように貫通電極９をそれぞれ形成する。図５（ａ）では前記スルーホール１１は１つしか図示されていないが、図１のように実際には２箇所に前記スルーホール１１が形成されている。前記ベース基板７の紙面下方面に外部電極１０を貫通電極９に導通させるようにそれぞれ形成する。図示しない他方の貫通電極９に対しても同様に外部電極１０を形成する（紙面右手側の外部電極１０に相当）。また、前記スルーホール１１と貫通電極９の隙間にはベース基板７の材料と熱膨張係数を合わせた物質を用いて孔を完全に塞ぐ。これにより、前記スルーホール１１からの大気の漏れを防ぐことが出来る。

続いて、図５（ｂ）において、前記ベース基板７の前記外部電極１０が形成された面に対向する面（紙面上方側）の中央部に金属薄膜抵抗２を形成する。

さらに、図５（ｃ）において、前記ベース基板７の前記金属薄膜抵抗２のある面（紙面上方側）に電極パッド３を前記金属薄膜抵抗２と前記貫通電極９が導通するように形成する。

最後に、図５（ｄ）において、前記ベース基板７の前記金属薄膜抵抗２のある面（紙面上方側）に枠状の接合面４を設置し、前記接合面４を介して真空雰囲気中でキャビティ８が形成されたリッド基板６をキャビティ８が前記ベース基板７に面するようにして前記ベース基板７と接合する。

上記製造方法により、キャビティ８が真空状態に保たれた真空度検査デバイス１が形成される。前記工程と同時に電子デバイスパッケージ１２も製造することで、ほぼ同一条件で前記真空度検査デバイス１と前記電子デバイスパッケージ１２が製造されたことになる。

次に前記真空度検査デバイスを使った真空状態の検査方法について図１を参考にして説明する。この真空状態の検査方法については実施例１及び実施例２共に共通する。

通常、金属薄膜抵抗２に電流を流すと、電気抵抗により金属薄膜抵抗２は発熱し、より多くの電流を流すと、発熱量も増加する。発熱した金属薄膜抵抗２は、周囲の空気が温度上昇するとともに、金属薄膜抵抗２を形成している金属材料の劣化が進行し、金属薄膜抵抗２は断線する。

一方、金属薄膜抵抗２を真空の雰囲気に置くと、電流を流して金属薄膜抵抗２が発熱をしても、周囲に熱を伝える物質がないため、金属薄膜抵抗２の周囲の温度上昇はおこりにくくなる。

この現象を利用すれば、キャビティ８の真空度に応じて、金属薄膜抵抗２が断線する電流値が異なることになる。

よって、あらかじめキャビティ８の真空度が目的の真空状態のときに、金属薄膜抵抗２が断線する電流値を把握しておき、次回の検査以降は、この電流値の手前まで真空度検査デバイスに印加して、真空度の調査を行う。例えば、目的の真空度で金属薄膜抵抗２が３アンペア電流を流すと断線したとすると、次回以降の検査では、金属薄膜抵抗２に２．７アンペア流して、断線するかの可否を検査する。断線しない場合は、電子デバイスパッケージ１２のキャビティ８内が目的の真空度に達していると判定する。

金属薄膜抵抗２にどの程度手前まで電流を流すべきかは、目的の真空度や金属薄膜抵抗２の抵抗値、金属薄膜抵抗２の溶融までの電流値などによって変化するため、一概には言えないが、少なくとも、キャビティ８が大気とほぼ同じ状態である場合と、少しでも真空状態にある雰囲気では電流値が大きく異なるため、真空度が破れているかの判定には非常に有効である。

また、本発明に係る実施例２について図６を元に説明を行なう。図６は図３と同様にＸ‐Ｘ断面図である。

実施例１ではリッド基板６にキャビティ８が形成されていたが、実施例２においてはベース基板７にキャビティ８が形成されている。

前記ベース基板７には貫通孔であるスルーホール１１が図では１箇所しか示されていないが、２箇所形成される。前記スルーホール１１内には貫通電極９がそれぞれ形成され、後述するキャビティ８の気密を維持する。前記貫通電極９の一方の端部は外部電極１０へとそれぞれ電気的に導通し、前記貫通電極９の他方の端部は電極パッド３にそれぞれ電気的に導通している。前記電極パッド３は金属薄膜抵抗２の両端子にそれぞれ電気的に導通している。前記ベース基板７は前記電極パッド３および前記金属薄膜抵抗２が形成される面に枠状に接合面４が形成されており、前記接合面４を介して前記ベース基板７と矩形状の凹部であるキャビティ８を有するリッド基板６が接合される。これらの構成により真空度検査デバイス１が成り立つ。

前記リッド基板６は、半導体ウェハ、あるいは、セラミック材料やガラス材料、例えばソーダ石灰ガラスからなる絶縁基板である。前記リッド基板６はベース基板７に対して重ね合わせ可能な大きさで板状に形成されている。

前記ベース基板７は、前記リッド基板６と同様に半導体ウェハ、あるいは、セラミック材料やガラス材料、例えばソーダ石灰ガラスからなる絶縁基板である。前記キャビティ８は、リッド基板６およびベース基板７が重ね合わされたときに、電子デバイスを収容する空間である。

ただし、前記ベース基板７にはキャビティ８が形成されているため、前記ベース基板７上の引き回し電極の形成が実施例１と比べて難しくなる。

実施例２において、金属薄膜抵抗２の形成方法や、半導体ウェハ１３上での前記真空度検査デバイス１の形成方法は実施例１と差異がないために説明は省略する。

なお、本発明の技術範囲は実施例１と実施例２に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

たとえば、実施例１では真空度検査デバイス１を半導体ウェハ１３上に５箇所形成した。しかし、前記半導体ウェハ１３上に設置する真空度検査デバイス１の個数は１つ以上であれば本発明が意図している真空度検査を満足させることが出来る。実際には、リッド基板６とベース基板７の接合方法によって数を増減させるのが好ましい。

また、実施例１では、前記スルーホール１１は前記ベース基板７を真っ直ぐに貫通したもので説明するが、この場合に限られず、例えばベース基板７の下面に向かって漸次径が縮径するテーパー状に形成しても構わない。いずれにしても、ベース基板７を貫通していれば良い。

実施例１と実施例２ではパッケージの構造において、キャビティがどちらにあるのかという差異があったが、ベース基板、リッド基板のほかに中間の基板で構成される３層構造の電子デバイスパッケージであってもよく、前記ベース基板と前記リッド基板どちらにキャビティを形成した構造であっても良い。

さらに、本実施例では共にスルーホール１１により外部電極１０と接続する構成をとったが、例えば接合面４を介して外部電極１０に導通させる構造を取っても良い。その際、前記スルーホール内に形成する貫通電極９に相当する導電性の材料を用いる。

真空度検査デバイスの製造方法において、リッド基板６及びベース基板７にセラミック材料やガラス材料からなる絶縁基板を用いた場合でも同様での工程で製造が可能である。

１…真空度検査デバイス
２…金属薄膜抵抗
３…電極パッド
４…接合面
６…リッド基板
７…ベース基板
８…キャビティ
９…貫通電極
１０…外部電極
１１…スルーホール
１２…電子デバイスパッケージ
１３…半導体ウェハ
１４…オリエンテーションフラット
１０１…電子デバイスパッケージ（従来例）
１０２…ベース基板（従来例）
１０３…リッド基板（従来例）
１０４…結合材料（従来例）
１０５…電子デバイス（従来例）
１０６…キャビティ（従来例）
１０７…接合面（従来例）
１０８…外部電極（従来例）
１１１…真空封止装置（従来例）
１１２…真空チャンバー（従来例）
１１３…排気ポンプ（従来例）
１１４…真空計（従来例）
１１５…電子デバイスウェハ（従来例）

Claims (8)

1. ２枚の基板と、
   前記２枚の基板のうち少なくともどちらか一方に形成されるキャビティと、
   前記２枚の基板のどちらか一方の面に形成された一対の電極パッドと、
   前記一対の電極パッドに接続された金属薄膜抵抗と、
   により構成される真空度検査デバイスにおいて、
   前記真空度検査デバイス以外の電子デバイスパッケージと同一の基板に少なくとも１つは形成されることを特徴とする真空度検査デバイス。
2. 前記真空度検査デバイスは、前記電子デバイスパッケージと同一の材料により構成されていることを特徴とする、請求項１に記載の真空度検査デバイス。
3. 前記２枚の基板の接合が、陽極接合、金属共晶接合、ガラスフリット接合、金属直接接合、金属溶融接合のいずれかの接合であることを特徴とする、請求項１に記載の真空度検査デバイス。
4. 前記金属薄膜抵抗が、Ｃｒ、Ｎｉ、Ｗ、Ｔｉのいずれかの薄膜で形成されていることを特徴とする、請求項１に記載の真空度検査デバイス。
5. ２枚の基板の少なくても一方に矩形状のキャビティを形成する工程と、
   一方の基板に１対のスルーホールを形成し前記スルーホールにそれぞれ貫通電極を形成する工程と、
   １対の前記貫通電極と導通するように１対の外部電極を形成する工程と、
   前記一方の基板の前記外部電極と対向する面に金属薄膜抵抗を形成する工程と、
   １対の前記貫通電極と前記金属薄膜抵抗の端部とをそれぞれ導通するように電極パッドを形成する工程と、
   前記一方の基板と前記他方の基板とを接合する工程と、
   を有すること真空度検査デバイスの製造方法において、
   前記真空度検査デバイス以外の他の電子デバイスパッケージを同一の基板で製造することを特徴とする、真空度検査デバイスの製造方法。
6. 前記真空度検査デバイスの製造方法において、前記電子デバイスパッケージと前記真空度検査デバイスは、同一の工程により製造されることを特徴とする、請求項５に記載の真空度検査デバイスの製造方法。
7. 前記接合する工程は、陽極接合、金属共晶接合、ガラスフリット接合、金属直接接合、金属溶融接合のいずれかの接合を用いることを特徴とする、請求項５に記載の真空度検査デバイスの製造方法。
8. 前記金属薄膜抵抗を形成する工程において、前記金属薄膜抵抗を、Ｃｒ、Ｎｉ、Ｗ、Ｔｉのいずれかの薄膜で形成することを特徴とする、請求項５に記載の真空度検査デバイスの製造方法。

Images