JP2010192930A - Island exposing type semiconductor device - Google Patents

Island exposing type semiconductor device Download PDF

Info

Publication number
JP2010192930A
JP2010192930A JP2010105081A JP2010105081A JP2010192930A JP 2010192930 A JP2010192930 A JP 2010192930A JP 2010105081 A JP2010105081 A JP 2010105081A JP 2010105081 A JP2010105081 A JP 2010105081A JP 2010192930 A JP2010192930 A JP 2010192930A
Authority
JP
Japan
Prior art keywords
island
semiconductor element
package body
semiconductor device
synthetic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010105081A
Other languages
Japanese (ja)
Inventor
Masahiro Tsuji
正博 辻
Tsunemori Yamaguchi
恒守 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010105081A priority Critical patent/JP2010192930A/en
Publication of JP2010192930A publication Critical patent/JP2010192930A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

<P>PROBLEM TO BE SOLVED: To provide a means for reducing the generation of peeling between an island and a package body, in a semiconductor device including the island, made of metal sheet and mounting at least a semiconductor element on the surface thereof, and the package body, made of synthetic resin and sealing the semiconductor element so as to expose the rear surface of the island. <P>SOLUTION: Stepped parts 6, the thickness of the parts is thinned by one step compared with the original thickness of the island, are provided at the outside parts of the semiconductor element 1 in the upper surface 2a of the island 2. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体素子の部分を合成樹脂にてパッケージして成るパッケージ型半導体装置のうち、前記半導体素子を搭載した金属板製のアイランドを、前記パッケージ体の下面に露出することによって放熱効果を高めて成る半導体装置に関するものである。   The present invention provides a heat dissipation effect by exposing an island made of a metal plate on which a semiconductor element is mounted on a lower surface of the package body in a package type semiconductor device formed by packaging a semiconductor element portion with a synthetic resin. The present invention relates to an improved semiconductor device.

一般に、この種のアイランド露出型半導体装置は、従来から良く知られ、且つ、図１に示すように、半導体素子１を搭載した金属板製のアイランド２と、前記半導体素子１に対して金属線３によるワイヤボンディング等にて電気的に接続した複数本の金属板製のリード端子４とから成り、前記半導体素子１の部分を、熱硬化性合成樹脂によるパッケージ体５にて、前記アイランド２の下面が当該パッケージ体５の下面に露出し、且つ、各リード端子が当該パッケージ体５から突出するように密封するという構成にしている。   In general, this type of island-exposed semiconductor device is well known, and as shown in FIG. 1, an island 2 made of a metal plate on which a semiconductor element 1 is mounted and a metal wire with respect to the semiconductor element 1. 3 and a plurality of lead terminals 4 made of metal plates that are electrically connected by wire bonding or the like, and a portion of the semiconductor element 1 is packaged by a package body 5 of thermosetting synthetic resin. The lower surface is exposed to the lower surface of the package body 5 and each lead terminal is sealed so as to protrude from the package body 5.

しかし、この従来におけるアイランド露出型半導体装置は、金属製のアイランドと、これに包み込むように密着する合成樹脂製とパッケージ体との間には、その間における熱膨張差等のための剥離が発生し易く、この剥離の箇所から水分等が前記半導体素子に向かって侵入するおそれが大きいという問題があった。   However, in this conventional island-exposed semiconductor device, peeling occurs due to a difference in thermal expansion between the metal island and the synthetic resin and the package body that are in close contact with each other. There is a problem that moisture or the like is likely to enter the semiconductor element from the peeled portion.

本発明は、この問題を解消することを技術的課題とするものである。   The present invention has a technical problem to solve this problem.

この技術的課題を達成するため請求項１は、
「半導体素子と、前記半導体素子を搭載した金属板製のアイランドと、前記アイランドの裏側が露出するように前記半導体素子を密封した合成樹脂製のパッケージ体とを有する半導体装置において、
平面視で前記アイランドのうち前記半導体素子より外側の表面に、前記アイランドの表面より低くした段付き部、又はパッケージ体から露出しない高さの突部を有し、
前記アイランドは、その裏面が前記パッケージ体から露出することに加えて，当該アイランドに対して屈曲部の無い吊りリードを一体に有する。」
という構成にした。
そして、請求項２は、請求項１に記載の発明において、記半導体装置が複数本の金属板製リード端子を有するものであり、請求項３は、請求項１又は２のいずれかの発明において、前記半導体装置と前記リード端子とが、ワイヤボンディングで電気的に接続されている構成である。
また、請求項４では、請求項１〜３のいずれかの発明において、前記アイランドの表面のうち前記半導体素子が搭載された部分が、前記アイランドの表面のうち前記半導体素子が搭載されていない部分よりも一段低い構成にしている。
請求項１〜４のいずれかの発明において、他の前記段付き部の構成として、請求項５は複数個のディンプル状の凹所からなるものであり、また、請求項６では溝状の凹所からなる構成である。
請求項７は、請求項１〜６のいずれかの発明において、前記溝状の凹所が、前記半導体素子の周囲を囲うように、リング状に形成されているものであり、請求項８では、この溝状の凹所が、前記半導体素子の周囲を切れ目無く囲むように形成されているものである。 In order to achieve this technical problem, claim 1 provides:
In a semiconductor device having a "semiconductor device, a metal plate islands mounting the semiconductor element, and a package body made sealed synthetic resin the semiconductor device as the back side of the island is exposed,
On the surface outside the semiconductor element of the island in plan view, a stepped portion lower than the surface of the island, or a protrusion having a height not exposed from the package body,
In addition to exposing the back surface of the island from the package body, the island has a suspension lead without a bent portion with respect to the island. "
It was configured as follows.
A second aspect of the present invention is the semiconductor device according to the first aspect, wherein the semiconductor device has a plurality of lead terminals made of metal plates, and the third aspect is the invention according to any one of the first and second aspects. The semiconductor device and the lead terminal are electrically connected by wire bonding.
According to a fourth aspect of the present invention, in the invention according to any one of the first to third aspects, a portion of the surface of the island where the semiconductor element is mounted is a portion of the surface of the island where the semiconductor element is not mounted. The configuration is one step lower than that.
In the invention according to any one of claims 1 to 4, as another configuration of the stepped portion, claim 5 is composed of a plurality of dimple-like recesses, and claim 6 is a groove-like recess. It is the structure which consists of places.
According to a seventh aspect of the present invention, in the invention according to any one of the first to sixth aspects, the groove-shaped recess is formed in a ring shape so as to surround the periphery of the semiconductor element. The groove-like recess is formed so as to surround the semiconductor element without a break.

また、請求項９は、前記請求項１〜８のいずれかの発明において、
「前記アイランドが、前記半導体素子よりも外側の部分に、前記アイランドの表裏両面を連通する貫通孔を有するものであり、さらに、請求項１０では、この貫通孔が半導体素子の全周囲に沿って形成されている。」という構成とした。
そして、他に前記貫通孔の構成として、請求項１１は、請求項９又は１０のいずれかの発明において、前記貫通孔が複数個形成されているものであり、請求項１２では、請求項９〜１１のいずれかの発明において、前記アイランドの角において、連続して２辺にまたがるように屈曲して形成されているという構成にした。
さらに、請求項１３は、請求項１２の発明において、前記貫通孔が前記アイランドの全ての角に形成されているものであり、請求項１４では、請求項９〜１３のいずれかの発明において、この貫通孔が、８箇所形成されているという構成にした。
また、請求項１５では、請求項９〜１４のいずれかの発明において、前記貫通孔が、前記吊りリードと前記アイランドとの接続する辺に形成されており、請求項１６では、請求項１５の発明において、直線状に形成されている構成にした。 Further, a ninth aspect of the present invention is the invention according to any of the first to eighth aspects,
“The island has a through-hole communicating with both the front and back surfaces of the island in a portion outside the semiconductor element. Further, in claim 10, the through-hole extends along the entire periphery of the semiconductor element. It is formed. ”
In addition, as a configuration of the through hole, according to claim 11, in the invention according to claim 9 or 10, a plurality of the through holes are formed. In any one of -11, it was set as the structure formed in the corner | angular of the said island so that it might bend | curve so that it might straddle 2 sides continuously.
Furthermore, a thirteenth aspect is the invention according to the twelfth aspect, wherein the through holes are formed at all corners of the island, and the fourteenth aspect is the invention according to any one of the ninth to thirteenth aspects, It was set as the structure where this through-hole was formed eight places.
According to a fifteenth aspect, in the invention according to any one of the ninth to fourteenth aspects, the through hole is formed in a side where the suspension lead and the island are connected. In the invention, it is configured to be linear.

更にまた、請求項１７は、請求項１〜１６のいずれかの発明において、
「前記突部が、前記アイランドの隅部に形成されている。」
という構成にした。
そして、他の突部の構成として、請求項１８は、請求項１〜１７のいずれかの発明に
おいて、前記突部が４箇所形成されているものであり、請求項１９では、請求項１〜１８のいずれかの発明において、前記突部と前記アイランドとが成す角度が鈍角であるという構成である。
また、請求項２０は、前記請求項１〜１９のいずれかの発明において、前記突部の高さが、前記半導体素子の最も高い位置よりも低い構成であり、また、請求項２１は、請求項２の発明において、前記突部の高さが、前記金属線の最も高い位置よりも低い高さの構成にした。 Furthermore, claim 17 is the invention according to any one of claims 1 to 16,
“The protrusions are formed at the corners of the island. ”
It was configured as follows.
Further, as another configuration of the protrusion, claim 18 is based on any one of claims 1 to 17.
However, in the invention according to any one of claims 1 to 18, the angle formed by the protrusion and the island is an obtuse angle. It is.
According to a twentieth aspect of the present invention, in the invention according to any one of the first to twentieth aspects, the height of the protrusion is lower than the highest position of the semiconductor element. In the invention of Item 2, the height of the protrusion is lower than the highest position of the metal wire.

このように、アイランドにおける表面のうち前記半導体素子より外側の部分に、一段低くした段付き部を設けるか、或いは、凹所を設けることにより、アイランドとパッケージ体との密着面積が増大するから、アイランドのパッケージ体との密着強度をアップできる。   Thus, by providing a stepped portion that is one step lower in the portion outside the semiconductor element in the surface of the island, or by providing a recess, the contact area between the island and the package body increases. The adhesion strength with the island package can be increased.

また、前記アイランドのうち前記半導体素子より外側の部分に、表面から裏面への貫通孔を穿設することにより、この貫通孔に充填される合成樹脂にてアイランドとパッケージ体とを連結できるから、アイランドとパッケージ体との密着強度をアップできる。   In addition, by drilling a through hole from the front surface to the back surface of the island outside the semiconductor element, the island and the package body can be connected with a synthetic resin filled in the through hole. The adhesion strength between the island and the package body can be increased.

更にまた、前記アイランドのうち前記半導体素子より外側の部分に、前記パッケージ体の内部への突出片を設けることにより、この突出片がパッケージ体内に埋設され、この突出片を介してアイランドとパッケージ体とを連結できるから、アイランドとパッケージ体との密着強度をアップできる。 Furthermore, the outer portion than the semiconductor element of the island, by providing the projecting piece to the inside of the path Tsu cage body, the projecting piece is embedded in the package body, the island and through the projecting piece Since the package body can be connected, the adhesion strength between the island and the package body can be increased.

従って、本発明によると、アイランドとパッケージ体との間に剥離が発生することを、大型化を招来することなく、確実に低減できる効果を有する。   Therefore, according to the present invention, the occurrence of separation between the island and the package body can be reliably reduced without causing an increase in size.

従来における半導体装置を示す縦断正面図である。It is a vertical front view which shows the conventional semiconductor device. 本発明における第１の実施の形態による半導体装置を示す縦断正面図である。1 is a longitudinal front view showing a semiconductor device according to a first embodiment of the present invention. 前記第１の実施の形態におけるアイランドを示す斜視図である。It is a perspective view which shows the island in the said 1st Embodiment. 本発明における第１の実施の形態の変形例による半導体装置を示す縦断正面図である。It is a vertical front view which shows the semiconductor device by the modification of 1st Embodiment in this invention. 前記変形例におけるアイランドを示す斜視図である。It is a perspective view which shows the island in the said modification. 本発明における第１の実施の形態の別の変形例による半導体装置を示す縦断正面図である。It is a vertical front view which shows the semiconductor device by another modification of the 1st Embodiment in this invention. 前記別の変形例におけるアイランドを示す斜視図である。It is a perspective view which shows the island in the said another modification. 本発明における第１の実施の形態の更に別の変形例による半導体装置を示す縦断正面図である。It is a vertical front view which shows the semiconductor device by another modification of the 1st Embodiment in this invention. 前記更に別の変形例におけるアイランドを示す斜視図である。It is a perspective view which shows the island in the said further another modification. 本発明における第２の実施の形態による半導体装置を示す縦断正面図である。It is a vertical front view which shows the semiconductor device by the 2nd Embodiment in this invention. 前記第２の実施の形態におけるアイランドを示す斜視図である。It is a perspective view which shows the island in the said 2nd Embodiment. 本発明における第３の実施の形態による半導体装置を示す縦断正面図である。It is a vertical front view which shows the semiconductor device by 3rd Embodiment in this invention. 前記第３の実施の形態におけるアイランドを示す斜視図である。It is a perspective view which shows the island in the said 3rd Embodiment.

以下、本発明の実施の形態を示す。   Embodiments of the present invention will be described below.

図２及び図３は、第１の実施の形態を示す。   2 and 3 show the first embodiment.

この第１の実施の形態は、上面２ａに半導体素子１を搭載した金属板製のアイランド２と、前記半導体素子１に対して金属線３によるワイヤボンディング等にて電気的に接続した複数本の金属板製のリード端子４と、前記半導体素子１の部分を前記アイランド２の下面が露出し且つ前記各リード端子が突出するように密封した合成樹脂製のパッケージ体５とから成る半導体装置において、前記アイランド２における上面２ａのうち前記半導体素子１より外側の部分に、当該部分における板厚さＴ１をアイランド２における本来の板厚さＴ０よりも薄くするように一段低くした段付き部６を設ける。   In the first embodiment, an island 2 made of a metal plate having a semiconductor element 1 mounted on an upper surface 2a, and a plurality of pieces electrically connected to the semiconductor element 1 by wire bonding using a metal wire 3 or the like. In a semiconductor device comprising a lead terminal 4 made of a metal plate and a synthetic resin package body 5 in which the lower surface of the island 2 is exposed and the lead terminal protrudes from the semiconductor element 1 portion. A stepped portion 6 is provided in a portion of the upper surface 2a of the island 2 outside the semiconductor element 1 so that the plate thickness T1 in the portion is lower than the original plate thickness T0 in the island 2. .

なお、符号７は、前記アイランド２に対する吊りリードを示し、この吊りリード７は、前記アイランド２に、当該アイランドに対して屈曲部の無いようにして一体に設けられている。 Reference numeral 7 indicates a suspension lead for the island 2, the suspension leads 7, the island 2 is provided integrally so as no bent portion with respect to the island.

このように、アイランド２における上面２ａの半導体素子１より外側の部分に一段低くした段付き部６を設けると、パッケージ体５をモールド成形したとき合成樹脂が前記段付き部６まで密着することにより、アイランド２とパッケージ体５との密着面積が、このように段付き部６を設けない場合よりも増大し、アイランド２のパッケージ体５との密着強度がアップするから、この間に剥離が発生することを確実に低減できる。   As described above, when the stepped portion 6 that is one step lower is provided on the outer surface of the semiconductor element 1 on the upper surface 2a of the island 2, the synthetic resin is brought into close contact with the stepped portion 6 when the package body 5 is molded. Since the adhesion area between the island 2 and the package body 5 is increased as compared with the case where the stepped portion 6 is not provided as described above, the adhesion strength between the island 2 and the package body 5 is increased. Can be reliably reduced.

この第１の実施の形態においては、図４及び図５に示す変形例のように、前記アイランド２における上面２ａのうち、半導体素子１より外側の部分に一段低くした段付き部６を設けることに加えて、前記半導体素子１を搭載する部分も一段低くした構成にしても良いのである。   In the first embodiment, as in the modification shown in FIGS. 4 and 5, a stepped portion 6 that is one step lower is provided on the outer surface of the island 2 on the upper surface 2 a of the island 2. In addition, the part on which the semiconductor element 1 is mounted may be lowered one step.

このように、アイランド２における上面２ａのうち半導体素子１より外側の部分に一段低くした段付き部６を設けることを、図示したように、前記アイランド２の全周囲にわたって設けて、この段付き部６で前記半導体素子１の周囲を囲うように構成することにより、剥離防止の機能をより向上できるとともに、剥離が発生しても、半導体素子１への水分等の侵入を、前記段付き部６の部分で確実に阻止することができる利点がある。   Thus, providing the stepped portion 6 that is one step lower in the portion outside the semiconductor element 1 on the upper surface 2a of the island 2 is provided over the entire periphery of the island 2 as shown in the figure. By surrounding the semiconductor element 1 with 6, the function of preventing peeling can be further improved, and even if peeling occurs, the entry of moisture or the like into the semiconductor element 1 is prevented. There is an advantage that it can be surely prevented in this part.

なお、前記のように、アイランド２の上面２ａを部分的に一段低くした段付き部６を設けることの加工は、金属板からアイランド２と各リード端子４をホォトリソ法によるエッチング法にて形成するときにおいて、同時にホォトリソ法によるハーフエッチング（板の厚さの一部をエッチングにて除去して薄くすること）にて行うか、或いは、金属板からアイランド２と各リード端子４をホォトリソ法又はプレス打ち抜きにて形成したあとにおける別のホォトリソ法によるハーフエッチングにて行うようにすれば良い。   As described above, the processing of providing the stepped portion 6 in which the top surface 2a of the island 2 is partially lowered is formed by etching the island 2 and each lead terminal 4 from a metal plate by a photolithography method. At the same time, it is performed by half etching by photolithography (a part of the thickness of the plate is removed by etching to make it thin), or the island 2 and each lead terminal 4 are removed from the metal plate by photolithography or pressing. What is necessary is just to carry out by half etching by another photolitho method after forming by punching.

前記第１の実施の形態における別の変形例としては、前記アイランド２の上面２ａに、凹所を設けるようにしても良い。   As another modification of the first embodiment, a recess may be provided on the upper surface 2a of the island 2.

すなわち、図６及び図７に示すように、アイランド２の上面２ａに、複数個のディンプル状の凹所６ａを設けたり、或いは、図８及び図９に示すように、溝状の凹所６ａ′を設けたりする。   That is, as shown in FIGS. 6 and 7, a plurality of dimple-like recesses 6a are provided on the upper surface 2a of the island 2, or, as shown in FIGS. 8 and 9, a groove-like recess 6a. '.

このように凹所６ａ，６ａ′を設けることで、パッケージ体５をモールド成形したとき合成樹脂が前記凹所６ａ，６ａ′内に充填して密着することにより、前記の場合と同様に、アイランド２とパッケージ体５との密着面積が、この凹所６ａ，６ａ′を設けない場合よりも増大し、アイランド２のパッケージ体５との密着強度がアップするから、この間に剥離が発生することを確実に低減できる。   By providing the recesses 6a and 6a ′ in this way, when the package body 5 is molded, the synthetic resin fills and adheres to the recesses 6a and 6a ′, so that the islands are formed in the same manner as described above. 2 and the package body 5 are more closely attached than when the recesses 6a and 6a 'are not provided, and the adhesion strength between the island 2 and the package body 5 is increased. It can be reliably reduced.

特に、前記溝状の凹所６ａ′を設ける場合において、この溝状の凹所６ａ′を、図示のように、半導体素子１の周囲を囲うように設けて、リングに構成することにより、剥離防止の機能をより向上できるとともに、剥離が発生しても、半導体素子１への水分等の侵入を、前記リング溝状の凹所６ａ′の部分で確実に阻止することができる利点がある。   In particular, when the groove-like recess 6a ′ is provided, the groove-like recess 6a ′ is provided so as to surround the periphery of the semiconductor element 1 as shown in the figure, and is formed into a ring, thereby peeling off. In addition to being able to improve the prevention function, there is an advantage that even if peeling occurs, the entry of moisture or the like into the semiconductor element 1 can be reliably prevented at the ring groove-like recess 6a ′.

なお、これら各凹所６ａ，６ａ′は、前記第１の実施の形態において述べた段付き部６と同様に、ホォトリソ法によるハーフエッチングにて形成することかできるこというまでもない。   Needless to say, each of the recesses 6a and 6a 'can be formed by half etching by a photolithographic method, like the stepped portion 6 described in the first embodiment.

次に、図１０及び図１１は、第２の実施の形態を示す。   Next, FIG.10 and FIG.11 shows 2nd Embodiment.

この第２の実施の形態は、前記した構成の半導体装置において、そのアイランド２のうち前記半導体素子１よりも外側の部分に、その表裏両面を連通する貫通孔６ｂを、例えば、ホォトリソ法によるエッチング又はプレス打ち抜きにて穿設したものである。   In the second embodiment, in the semiconductor device having the above-described configuration, a through hole 6b that communicates both the front and back surfaces of the island 2 outside the semiconductor element 1 is etched, for example, by photolithography. Or it is drilled by press punching.

このように、アイランド２のうち前記半導体素子１よりも外側の部分に貫通孔６ｂを穿設することで、パッケージ体５をモールド成形するとき合成樹脂が前記貫通孔６ｂ内に充填し、この貫通孔６ｂ内に充填される合成樹脂にてアイランド２とパッケージ体５とを連結できるから、この間に剥離が発生することを確実に低減できる。   Thus, by forming the through-hole 6b in the portion of the island 2 outside the semiconductor element 1, the synthetic resin fills the through-hole 6b when the package body 5 is molded. Since the island 2 and the package body 5 can be connected by the synthetic resin filled in the hole 6b, it is possible to reliably reduce the occurrence of peeling between them.

この場合においても、前記貫通孔６ｂを、図示したように、半導体素子１の全周囲に沿って適宜ピッチの間隔で複数個穿設することにより、剥離防止の機能をより向上できる。   Even in this case, as shown in the figure, by providing a plurality of through holes 6b along the entire periphery of the semiconductor element 1 at appropriate pitch intervals, the function of preventing peeling can be further improved.

そして、図１２及び図１３は、第３の実施の形態を示す。   12 and 13 show a third embodiment.

この第３の実施の形態は、前記した構成の半導体装置において、そのアイランド２のうち前記半導体素子１よりも外側の部分に、前記パッケージ体５の内部への突出片６ｃを設けたものである。   In the third embodiment, in the semiconductor device having the above-described configuration, a projecting piece 6c to the inside of the package body 5 is provided in a portion of the island 2 outside the semiconductor element 1. .

このように、アイランド２のうち前記半導体素子１よりも外側の部分にパッケージ体５の内部への突出片６ｃを設けることで、パッケージ体５をモールド成形するときパッケージ体５内に前記突出片６ｃが埋設される状態になって、この突出片６ｃにてアイランド２とパッケージ体５とを連結できるから、この間に剥離が発生することを確実に低減できる。   In this way, by providing the projecting piece 6c to the inside of the package body 5 at a portion outside the semiconductor element 1 in the island 2, the projecting piece 6c is formed in the package body 5 when the package body 5 is molded. Since the island 2 and the package body 5 can be connected by the projecting piece 6c, it is possible to reliably reduce the occurrence of peeling.

この場合においても、前記突出片６ｃを、図示のように、アイランド２における四隅に設ける等、半導体素子１の全周囲に沿って適宜ピッチの間隔で複数個穿設することにより、剥離防止の機能をより向上できる。なお、このように、突出片６ｃを複数個にする場合には、その一部を、吊りリード７にて兼用することができる。   Even in this case, a function of preventing peeling by providing a plurality of the protruding pieces 6c at appropriate pitch intervals along the entire periphery of the semiconductor element 1, such as being provided at the four corners of the island 2 as shown in the figure. Can be improved more. In this way, when a plurality of the projecting pieces 6 c are used, a part of the projecting pieces 6 c can be used as the suspension lead 7.

１ 半導体素子
２ アイランド
３ 金属線
４ リード端子
５ パッケージ体
６ 段付き部
６ａ，６ａ′ 凹所
６ｂ 貫通孔
６ｃ 突出片 DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Island 3 Metal wire 4 Lead terminal 5 Package body 6 Stepped part 6a, 6a 'Recess 6b Through-hole 6c Projection piece

Claims (3)

少なくとも、表面に半導体素子を搭載した金属板製のアイランドと、前記アイランドの裏面が露出するように前記半導体素子を密封した合成樹脂製のパッケージ体とから成る半導体装置において、
前記アイランドにおける表面のうち前記半導体素子より外側の部分に、一段低くした段付き部を設けるか、或いは、凹所を設けたことを特徴とするアイランド露出型半導体装置。 In a semiconductor device comprising at least a metal plate island having a semiconductor element mounted on the surface and a synthetic resin package body in which the semiconductor element is sealed so that the back surface of the island is exposed,
An island-exposed semiconductor device characterized in that a stepped portion that is one step lower is provided in a portion of the surface of the island that is outside the semiconductor element, or a recess is provided. 少なくとも、表面に半導体素子を搭載した金属板製のアイランドと、前記アイランドの裏面が露出するように前記半導体素子を密封した合成樹脂製のパッケージ体とから成る半導体装置において、
前記アイランドのうち前記半導体素子より外側の部分に、表面から裏面への貫通孔を穿設したことを特徴とするアイランド露出型半導体装置。 In a semiconductor device comprising at least a metal plate island having a semiconductor element mounted on the surface and a synthetic resin package body in which the semiconductor element is sealed so that the back surface of the island is exposed,
An island-exposed semiconductor device, wherein a through-hole from the front surface to the back surface is formed in a portion of the island outside the semiconductor element. 少なくとも、表面に半導体素子を搭載した金属板製のアイランドと、前記アイランドの裏面が露出するように前記半導体素子を密封した合成樹脂製のパッケージ体とから成る半導体装置において、
前記アイランドのうち前記半導体素子より外側の部分に、前記パッケージ体の内部への突出片を設けたことを特徴とするアイランド露出型半導体装置。 In a semiconductor device comprising at least a metal plate island having a semiconductor element mounted on the surface and a synthetic resin package body in which the semiconductor element is sealed so that the back surface of the island is exposed,
An island-exposed semiconductor device, wherein a projecting piece to the inside of the package body is provided in a portion of the island outside the semiconductor element.
JP2010105081A 2010-04-30 2010-04-30 Island exposing type semiconductor device Pending JP2010192930A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010105081A JP2010192930A (en) 2010-04-30 2010-04-30 Island exposing type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010105081A JP2010192930A (en) 2010-04-30 2010-04-30 Island exposing type semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000294217A Division JP2002110888A (en) 2000-09-27 2000-09-27 Island exposure type semiconductor device

Publications (1)

Publication Number Publication Date
JP2010192930A true JP2010192930A (en) 2010-09-02

Family

ID=42818553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010105081A Pending JP2010192930A (en) 2010-04-30 2010-04-30 Island exposing type semiconductor device

Country Status (1)

Country Link
JP (1) JP2010192930A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227337A (en) * 2011-04-19 2012-11-15 Toyota Motor Corp Semiconductor device
JP2015002229A (en) * 2013-06-14 2015-01-05 ルネサスエレクトロニクス株式会社 Semiconductor device and electronic device
JP2015220429A (en) * 2014-05-21 2015-12-07 ローム株式会社 Semiconductor device
JP2016207910A (en) * 2015-04-27 2016-12-08 三菱電機株式会社 Semiconductor device

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676542A (en) * 1979-11-28 1981-06-24 Hitachi Ltd Resin-sealed semiconductor device
JPS59169160A (en) * 1983-03-16 1984-09-25 Hitachi Ltd Electronic device
JPS61244053A (en) * 1985-04-22 1986-10-30 Oki Electric Ind Co Ltd Lead frame
JPH01278757A (en) * 1988-05-02 1989-11-09 Matsushita Electron Corp Lead frame
JPH0252357U (en) * 1989-09-20 1990-04-16
JPH02285665A (en) * 1989-04-26 1990-11-22 Nec Corp Lead frame
JPH0318046A (en) * 1989-06-15 1991-01-25 Toshiba Corp Semiconductor device
JPH04309256A (en) * 1991-04-08 1992-10-30 Hitachi Cable Ltd Lead frame
JPH0738045A (en) * 1993-07-20 1995-02-07 Hitachi Ltd Semiconductor integrated circuit device
JPH10329461A (en) * 1997-05-29 1998-12-15 Nec Yamagata Ltd Semiconductor device and manufacture thereof
JP2000236060A (en) * 1999-02-16 2000-08-29 Matsushita Electronics Industry Corp Semiconductor device
JP2000252403A (en) * 1999-02-26 2000-09-14 Mitsui High Tec Inc Semiconductor device
JP2000340730A (en) * 1999-05-31 2000-12-08 Texas Instr Japan Ltd Semiconductor device
JP2001085591A (en) * 1999-08-24 2001-03-30 Fairchild Korea Semiconductor Kk Lead frame using chip pad as heat dissipation passage and semiconductor package including it

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676542A (en) * 1979-11-28 1981-06-24 Hitachi Ltd Resin-sealed semiconductor device
JPS59169160A (en) * 1983-03-16 1984-09-25 Hitachi Ltd Electronic device
JPS61244053A (en) * 1985-04-22 1986-10-30 Oki Electric Ind Co Ltd Lead frame
JPH01278757A (en) * 1988-05-02 1989-11-09 Matsushita Electron Corp Lead frame
JPH02285665A (en) * 1989-04-26 1990-11-22 Nec Corp Lead frame
JPH0318046A (en) * 1989-06-15 1991-01-25 Toshiba Corp Semiconductor device
JPH0252357U (en) * 1989-09-20 1990-04-16
JPH04309256A (en) * 1991-04-08 1992-10-30 Hitachi Cable Ltd Lead frame
JPH0738045A (en) * 1993-07-20 1995-02-07 Hitachi Ltd Semiconductor integrated circuit device
JPH10329461A (en) * 1997-05-29 1998-12-15 Nec Yamagata Ltd Semiconductor device and manufacture thereof
JP2000236060A (en) * 1999-02-16 2000-08-29 Matsushita Electronics Industry Corp Semiconductor device
JP2000252403A (en) * 1999-02-26 2000-09-14 Mitsui High Tec Inc Semiconductor device
JP2000340730A (en) * 1999-05-31 2000-12-08 Texas Instr Japan Ltd Semiconductor device
JP2001085591A (en) * 1999-08-24 2001-03-30 Fairchild Korea Semiconductor Kk Lead frame using chip pad as heat dissipation passage and semiconductor package including it

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227337A (en) * 2011-04-19 2012-11-15 Toyota Motor Corp Semiconductor device
JP2015002229A (en) * 2013-06-14 2015-01-05 ルネサスエレクトロニクス株式会社 Semiconductor device and electronic device
US9704979B2 (en) 2013-06-14 2017-07-11 Renesas Electronics Corporation Semiconductor device and an electronic device
US9997620B2 (en) 2013-06-14 2018-06-12 Renesas Electronics Corporation Semiconductor device and an electronic device
US10453946B2 (en) 2013-06-14 2019-10-22 Renesas Electronics Corporation Semiconductor device and an electronic device
JP2015220429A (en) * 2014-05-21 2015-12-07 ローム株式会社 Semiconductor device
JP2016207910A (en) * 2015-04-27 2016-12-08 三菱電機株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
CN101218673B (en) Semiconductor device
JP2006318996A (en) Lead frame and resin sealed semiconductor device
JP3173006U (en) Sensor element
JP4390317B2 (en) Resin-sealed semiconductor package
JP2010238833A (en) Package for optical semiconductor device, and optical semiconductor device
JP2010192930A (en) Island exposing type semiconductor device
WO2013039052A1 (en) Package and light-emitting device
JP2007013073A (en) Substrate for package and method for manufacturing the same for semiconductor light emitting element
JP2010147421A (en) Semiconductor device
JP4489791B2 (en) QFN package
JP6092645B2 (en) Semiconductor device
JP2010192848A (en) Semiconductor package and method of manufacturing the same
JP2006108306A (en) Lead frame and semiconductor package employing it
JP4767277B2 (en) Lead frame and resin-encapsulated semiconductor device
JP4537774B2 (en) Lead frame manufacturing method
JP6345608B2 (en) Semiconductor device
JP2002110888A (en) Island exposure type semiconductor device
JP5880331B2 (en) Semiconductor device
CN102891090A (en) Semiconductor device and packaging method thereof
JP5256177B2 (en) Semiconductor package
JP2017005009A (en) Semiconductor device
JP2010118712A (en) Method of manufacturing qfn package
JP4181557B2 (en) Semiconductor device and manufacturing method thereof
JP5971133B2 (en) Circuit board
JP2003007933A (en) Resin-sealing semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20100531

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A131 Notification of reasons for refusal

Effective date: 20131002

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20140416

Free format text: JAPANESE INTERMEDIATE CODE: A02