JP2010192902A - アクティブストラップ式磁気ランダムアクセスメモリの記憶素子 - Google Patents

Abstract

【課題】 磁気記憶層、基準層及び基準層と記憶層の間に挿入された絶縁層から成る磁気トンネル接合部と、磁気トンネル接合部の一方の端を第一の選択用トランジスタと横方向に接続する第一のストラップ部分とを有する、熱アシストスイッチング書込手順による磁気ランダムアクセスメモリ（ＭＲＡＭ）の記憶素子である。
【解決手段】 この記憶素子には、第一のストラップ部分と逆側に延びるとともに、磁気トンネル接合部の前記の一方の端を第二の選択用トランジスタと横方向に接続する第二のストラップ部分が更に設けられており、これらの第一と第二のストラップ部分は、第一と第二の選択用トランジスタを介して電流が流れるように構成されている。ここで開示した記憶素子の電気消費量は、従来のＭＲＡＭ記憶素子よりも少ない。
【選択図】 図２ｂ

Description

本出願の主題は、２００９年２月１０日に出願した欧州通常特許出願第０９／２９０１２６号及び第０９／２９０１２７号と関連しており、ここに、その開示内容の全体を参照して明示的に組み入れるものとする。

本発明は、特に、磁気トンネル接合（ＭＴＪ）をベースとする、磁気ランダムアクセスメモリ（ＭＲＡＭ）の記憶素子に関する。

熱アシストスイッチング磁気トンネル接合（ＴＡＳ−ＭＴＪ）ベースのＭＲＡＭ記憶素子が、特許文献１と２に記載される一方、シングルライン（ＳＬ）ＴＡＳ−ＭＴベースのＭＲＡＭ記憶素子が、本発明の出願人による特許文献３に記載されている。これらの典型的な実施形態は、ビットライン又はワードライン毎に一つの専用の導体フィールドラインを使用している。

図１ａは、典型的には、選択用ＣＭＯＳトランジスタ３と図面と平行に表示されているビットライン４の間に配置された、記憶層２３、絶縁層２２及び基準層２１から成る接合部２を有する従来のＴＡＳ−ＭＴＪベースのＭＲＡＭの単一の記憶素子１を図示している。また、ビットライン４と直交する（書込用）フィールドライン５は、接合部２の下に配置されている。このような構造は、接合部２の底部と選択用トランジスタ３を横方向に接続するストラップ部分７を必要としている。

ＴＡＳ−ＭＴＪベースのＭＲＡＭの書込手順は、ビットライン４と接合部２にパルス状の加熱電流３２を流して接合部２を加熱することによって行われる。それは、トランジスタ３を飽和モードにすることで実現されている。接合部２が好適な温度に到達すると同時に、或いは短時間の遅れの後に、フィールドライン５にフィールド電流５２を流して、接合部２をアドレス指定することが可能な磁界５１を発生させ、記憶層２３の磁化を適切な方向に切り換えている。次に、選択用トランジスタ３を遮断モードに設定することによって、加熱電流３２を停止する。フィールド電流５２は、接合部２を冷却している間は維持されるが、接合部２が記憶層２３の磁化を書込状態に固定するための温度に到達したら停止される。

図１の従来の記憶素子の構造の大きな欠点は、接合部２の抵抗・面積積（ＲＡ）を十分に小さくして、記憶層２３の温度をブロッキング温度以上に上昇させるのに十分な大きさの加熱電流３２を接合部２に流すとともに、電圧破壊を起こさないような低い電流密度を維持する必要があることである。例えば、典型的には、接合部の温度を記憶層２３と基準層２１のブロッキング温度の間に有る約１２０〜２００°Ｃまで上昇させるのに必要な１０⁵ Ａ／ｃｍ² 〜１０⁷ Ａ／ｃｍ² の範囲に電流密度を維持するためには、ＲＡ値を１〜５００Ω・μｍ² のオーダーとしなければならない。

米国特許第６，９５０，３３５号明細書 米国特許公開第２００６／２９１２７６号明細書 欧州特許公開第２，１０９，１１１号明細書 米国特許第７，３３２，７８１号明細書 国際特許公開第２００９／１５３２９２号明細書

本発明の課題は、従来技術の少なくとも複数の制限を克服した、熱アシストスイッチング書込手順による磁気ランダムアクセスメモリ（ＭＲＡＭ）の記憶素子及び磁気記憶装置を提示することである。

また、本発明の課題は、書込手順の間に、磁気トンネル接合部を高い方の温度閾値にまで加熱するために、第一と第二の選択用トランジスタを介して第一と第二のストラップ部分に加熱電流を流す工程と、磁気トンネル接合部が高い方の温度閾値に到達した後、記憶層の磁化を切り換える工程とを有する、ＭＲＡＭ記憶素子の書込方法を提示することである。

本発明の実施形態では、磁気記憶層、基準層及び基準層と記憶層の間に挿入された絶縁層から成る磁気トンネル接合部と、磁気トンネル接合部の一方の端を第一の選択用トランジスタと横方向に接続する第一のストラップ部分とを有する、熱アシストスイッチング書込手順によるＭＲＡＭ記憶素子において、この記憶素子には、第一のストラップ部分と逆側に延びるとともに、磁気トンネル接合部の前記の一方の端を第二の選択用トランジスタと横方向に接続する第二のストラップ部分が更に設けられており、これらの第一と第二のストラップ部分が、第一と第二の選択用トランジスタを介して電流を流すように構成されている。

一つの実施形態では、当該の第一と第二の選択用トランジスタを介して流れる電流が、磁気トンネル接合部を高い方の温度閾値にまで加熱するための加熱電流である。

別の実施形態では、当該の第一と第二の選択用トランジスタを介して流れる電流には、更に、フィールド電流の向きに応じて記憶層の磁化を変更するための磁界を発生させるように調整されたフィールド電流が含まれる。

更に別の実施形態では、ＭＲＡＭ記憶素子は、フィールド電流の向きに応じて記憶層の磁化を変更するためのフィールド電流を流すように構成されたフィールドラインを更に有する。

更に別の実施形態では、ＭＲＡＭ記憶素子には、磁気トンネル接合部の他方の端と接続されるとともに、選択用トランジスタの中の少なくとも一つを介して磁気トンネル接合部にスピン偏極書込電流を流して、スピン偏極書込電流が流れる方向に応じて記憶層の磁化を変更するように構成されたビットラインが更に設けられている。

一つの実施形態では、当該の記憶層の磁化を切り換える工程は、第一と第二の選択用トランジスタを介して第一と第二のストラップ部分にフィールド電流を流す工程で構成される。

ここに提示したＭＲＡＭ記憶素子によって、より効果的に接合部及び記憶層を加熱するとともに、切換速度を速くすることが可能となる。更に、本発明によるＭＲＡＭ記憶素子は、電気消費量を少なくするとともに、ＲＡ値が高い接合部を使用して、記憶素子の読取性能を改善することを可能とするものである。

本発明は、図面に図示された例示のための実施形態の記述によって、より良く理解される。

従来のＭＲＡＭ記憶素子の単一の記憶素子１の模式図 本発明の第一の実施形態によるＭＲＡＭ記憶素子の模式図 本発明の第二の実施形態によるＭＲＡＭ記憶素子の模式図 本発明の第三の実施形態によるＭＲＡＭ記憶素子の模式図 本発明の第四の実施形態によるＭＲＡＭ記憶素子の模式図 本発明の第五の実施形態によるＭＲＡＭ記憶素子の模式図 本発明の実施形態によるＭＲＡＭ記憶素子１の磁気トンネル接合部とストラップ部分に沿った位置の関数として描画された温度変化をシミュレーションしたグラフ 図２ｃと２ｄの実施形態によるＭＲＡＭ記憶素子１の二次元温度分布をシミュレーションした図

図２ａは、熱アシストスイッチング書込手順による磁気ランダムアクセスメモリ（ＭＲＡＭ）の記憶素子１の一つの実施形態を図示している。記憶素子１は、磁気記憶層２３と、基準層２１と、基準層２１と記憶層２３の間に挿入された絶縁層２２とから成る接合部２を有する。第一のストラップ部分７は、例えば、記憶層２３の側に有る、磁気トンネル接合部２の一方の端を、第一のコンタクトエリアスタッド８を介して選択用トランジスタ３と横方向に接続している。記憶素子１は、例えば、基準層２１の側に有る、磁気トンネル接合部２の他方の端と電気的に接続された、図面と平行に図示されているビットライン４も有する。第一のストラップ部分７は、ビットライン４の面と平行な面内を延びている。

この構造では、第一のストラップ部分７は、ローカルフィールドラインとして使用することができる。この場合、書込手順の間、磁気トンネル接合部２を加熱するために、ビットライン４と選択用トランジスタ３を介して磁気トンネル接合部２に加熱電流３２を流す。それは、トランジスタ３を飽和モード（ＯＮ）とすることによって実施される。接合部２が高い方の温度閾値に到達すると同時に、或いは短時間の遅れの後に、ビットライン４を介して、接合部２とストラップ部分７にフィールド電流５２を流す。フィールド電流５２の大きさは、その電流５２の向きに依存した方向に記憶層２３の磁化を切り換えることが可能な磁界５１を発生するのに十分な大きさとする。次に、選択用トランジスタ３を遮断モード（ＯＦＦ）に設定することによって、加熱電流３２とフィールド電流５２を停止する。

図２ａの記憶素子の構造では、加熱電流３２とフィールド電流５２の両方は、接合部２とストラップ部分７を流れ、これらの二つの電流は、互いに独立して制御することができない。その結果、磁界５１の方向を反転させることができるようにするためには、接合部２とストラップ部分７を流れる全電流又は加熱電流３２とフィールド電流５２の合計を両方向に流す必要が有る。それは、ビットライン４とコンタクトエリアスタッド８の間の電圧の極性を反転させることによって実施することができる。

与えられた電圧に対して、磁気トンネル接合部２の絶縁層２２は、ストラップ部分７を流れるフィールド電流５２が記憶層２３の磁化を切り換えることができる磁界５１を発生させるのに十分な大きさを持つことができる程十分に薄く製作しなければならない。例えば、１５０μＡ〜２００μＡの範囲の有効な大きさのフィールド電流５２を使用するためには、横断面が最新の磁気トンネル接合部に関して典型的な約７．８５×１０^-11 ｃｍ² である絶縁層２２は、（典型的には、約１Ωμｍ² 〜１００Ωμｍ² の抵抗に対して）１．２ｎｍのオーダーの厚さを持たなければならない。しかし、そのような薄い絶縁層２２の抵抗は、接合部２を流れる全電流に対して低下し、その結果、より厚い絶縁層２２を有する接合部と比べて加熱が弱くなってしまう。

図２ａのＭＲＡＭ記憶素子１の磁気トンネル接合部２を流れる全電流は、加熱電流３２がフィールド電流５２よりもずっと大きい場合の加熱電流３２とほぼ等しい大きさに近付くとともに、フィールド電流５２が加熱電流３２よりもずっと大きい場合のフィールド電流５２とほぼ等しい大きさに近付くことができる。

図２ｂには、別の実施形態によるＭＲＡＭ記憶素子１が図示されている。図２ｂの実施例では、記憶素子１は、第二のストラップ部分７’と第二の選択用トランジスタ３’とを更に有し、第二のストラップ部分７’が第二のコンタクトエリアスタッド８’を介して磁気トンネル接合部２の一方の端を第二の選択用トランジスタ３’と横方向に接続している。第二のストラップ部分７’は、ビットライン４の面に対して平行な面内を第一のストラップ部分７と逆側に延びている。

図２ａの記憶素子の構造と同様に、書込手順は、選択用トランジスタ３，３’の中の少なくとも一つをＯＮ状態にすることで、ビットライン４を介して接合部２に加熱電流３２を流すことによって、磁気トンネル接合部２を加熱する工程を有する。しかし、図２ｂの実施形態では、記憶層２３の磁化を切り換える工程は、第一と第二の選択用トランジスタ３，３’を介して第一と第二のストラップ部分７，７’に電流、ここでは、フィールド電流５２を流す工程で実現されている。その工程は、磁気トンネル接合部２が高い方の温度閾値に到達すると同時に、或いは短時間の遅れの後に、二つの選択用トランジスタ３，３’をＯＮモードに設定することによって実施される。記憶層２３の磁化を最終的な書込状態に切り換えた後、選択用トランジスタ３を停止することによって、加熱電流３２を停止する。フィールド電流５２は、接合部２を冷却している間維持し、その後接合部２が磁化を書込状態に固定するための低い方の温度閾値に到達した時に停止することができる。図２ｂの記憶素子の構造によって、加熱電流３２と独立してフィールド電流５２を制御することができる。記憶層２３の磁化を切り換えることができるようにするために、二つのコンタクトエリアスタッド８，８’に加える電圧の極性を二つとも逆方向に反転することによって、フィールド電流５２の向きを切り換えることができる。

図２ｂの記憶素子の構造によって、フィールド電流５２の大きさよりも小さい大きさの加熱電流３２を使用することが可能となる。フィールド電流５２も、接合部２の加熱に寄与することができるが、第一と第二のストラップ部分７，７’が基本的に導電性であり、フィールド電流５２の典型的な大きさに対して無視できる大きさのジュール熱しか発生しないので、その寄与分は通常小さい。

図２ｃは、更に別の実施形態によるＭＲＡＭ記憶素子１を図示している。図２ｃでは、書込手順は、第一と第二のストラップ部分７，７’に電流を流し、その電流が加熱電流３２とフィールド電流５２から構成される工程を有する。図２ｃの構造では、磁気トンネル接合部２は、基本的に、二つのストラップ部分７，７’を流れる加熱電流３２によるジュール熱効果に対する寄与分によって加熱される。

この実施例の変化形態では、二つのストラップ部分７，７’の抵抗率を上げることによって、加熱を強める。それは、二つのストラップ部分７，７’の横断面を低減することによって、例えば、二つのストラップ部分７，７’の長さを引き伸ばすか、厚さを低減するか、或いはその両方を行うことによって実現することができる。例えば、第一と第二のストラップ部分７，７’の形状を通常の四角い形状から細長い長方形の形状に変更することができる。二つのストラップ部分７，７’の横断面は、３×１０^-11 ｃｍ² よりも小さく製作して、シート抵抗を２００Ω／スクエア以上とすることができる。

例えば、３×１０^-11 ｃｍ² のオーダーに第一と第二のストラップ部分７，７’の横断面を低減することによって、例えば、１５０μＡ〜２００μＡの小さいフィールド電流５２を二つのストラップ部分７，７’に流して、フィールド電流の密度が記憶層の磁化を切り換えることができる磁界強度を発生するのに十分な大きさとなるようにすることができる。更に、二つのストラップ部分７，７’が記憶層２３の近くに有るので、図２ｃの記憶素子の構造における二つのストラップ部分７，７’と記憶層２３の間の間隔は、図１の従来の記憶素子の構造におけるフィールドライン５と記憶層２３の間の間隔よりもずっと短くなっている。例えば、二つのストラップ部分７，７’と記憶層２３の間の間隔は、（典型的には、図１の従来の記憶素子の場合の約２００ｎｍと比べて）５０ｎｍと短くすることができる。そのため、同じ大きさのフィールド電流に対して、図２ｃの記憶素子の構造における第一と第二のストラップ部分７，７’内を流れるフィールド電流５２は、例えば、図１の記憶素子の構造のフィールドライン５又はビットライン４に電流を流すことによって発生する磁界強度よりも大きな磁界強度を記憶層２３に発生させる。

二つのストラップ部分７，７’の抵抗率の増大は、横断面を小さくすることに代わって、或いはそれと組み合わせて、ストラップ部分７，７’に対して多くの抵抗材料を使用することによっても実現することができる。例えば、通常はシート抵抗が１０６Ω／スクエアのタンタルから製作される二つのストラップ部分７，７’は、シート抵抗が２００Ω／スクエア以上の材料から製作することができる。一つの実施例では、二つのストラップ部分７，７’は、シート抵抗が２２３Ω／スクエアの窒化タンタルから製作される。

図２ｃの記憶素子の構造における加熱電流３２とフィールド電流５２は、独立して制御することができない。しかし、その記憶素子の構造は、図２ａの記憶素子の構造と異なり、接合部２に電流が流れないので、エレクトロマイグレーションや電圧破壊などの電流強度に関する通常の制限を課されない。

加熱電流３２とフィールド電流５２の合計に相当する、図２ｃの第一と第二のストラップ部分７，７’を流れる全電流は、加熱電流３２がフィールド電流５２よりもずっと大きい場合の加熱電流３２とほぼ等しい大きさに近付けるとともに、フィールド電流５２が加熱電流３２よりもずっと大きい場合のフィールド電流５２とほぼ等しい大きさに近付けることができる。

別の実施形態では、記憶層２３の少なくとも一部を二つのストラップ部分７，７’自体の中に構成することができる。図示されていない実施例では、記憶層２３は、二つのストラップ部分７，７’内において、ストラップ部分７，７’の磁気トンネル接合部２と接続されている側に配置される。そのような後者の構造は、二つのストラップ部分７，７’内におけるジュール熱効果に対する寄与分による加熱が起こる場所に記憶層２３が配置されているので、記憶層２３の加熱を容易にするものである。

図示されていない更に別の実施形態では、第一と第二のストラップ部分７，７’が、ビットライン４に対して垂直な方向ではなく、ビットライン４の面に対して平行な方向を向いており、記憶層２３の磁化の向きを垂直にすることが可能である。

図２ｄは、更に別の実施形態によるＭＲＡＭ記憶素子１を図示している。図２ｄでは、書込手順は、第一と第二のストラップ部分７，７’に加熱電流を流すことによって、磁気トンネル接合部２を加熱する工程を有する。記憶層２３の磁化を切り換える工程は、磁気トンネル接合部が高い方の温度閾値に到達した後、選択用トランジスタ３の中の少なくとも一つをＯＮにすることで、ビットライン４を介して磁気トンネル接合部２にスピン偏極書込電流５３を流すことによって実施される。詳しくは、スピン偏極書込電流５３は、電流が基準層２１を流れる方向に応じて偏極されており、その結果記憶層２３に侵入した電子のスピンの大部分が基準層２１の磁化方向に沿った方向を向くこととなる。そのため、スピン偏極書込電流は、記憶層２３の磁化を切り換える。接合部２の加熱は、二つのコンタクトエリアスタッド８の間のストラップ部分７に加熱電流３２を流すことによって実施される。ここで、図２ｃの実施形態で述べた通り、ストラップ部分７の抵抗率は、その横断面を小さくするか、或いは多くの抵抗材料を使用することによって増大させることができる。

図示されていない実施例の変化形態では、磁気トンネル接合部２は、書込電流偏極磁化層を更に有し、その層は、例えば、記憶層２３の側に追加されるとともに、抵抗率の小さい非磁化層によって記憶層から切り離された層である。スピン偏極書込電流５３は、電流が偏極磁化層を流れる方向に応じて偏極されており、その結果記憶層２３に侵入した電子のスピンの大部分が偏極磁化層の磁化方向に沿った方向を向くこととなる。

この実施例の変化形態では、記憶層２３は、本発明の出願人による特許文献４に記載されている通り、希土類及び遷移金属をベースとするアモルファス又はナノ結晶合金から製作される。そのような合金の磁化特性をフェリ磁性タイプとすることができるとともに、ほぼ平坦な磁化を記憶層２３に与えることができる。アモルファス又はナノ結晶合金を使用することによって、書込手順に必要なスピン偏極書込電流の密度を大幅に低減して、磁気トンネル接合部２の電気的な破壊を防止するとともに、メモリの電気消費量を最小限にすることができる。

スピン偏極書込電流５３を使用する利点は、記憶層２３の磁化を切り換えるのに必要な電流密度がもはや材料の外因的特性である切換磁界に依存しなくなり、そのため幾何学的な形状と場合によっては存在する欠陥とに依存するようになることである。それに代わって、スピン偏極書込電流の密度が、材料の内因的特性である記憶層２３の磁気異方性に依存するようにして、そのため経験にもとづきずっと簡単な手法で制御することが可能となる。特に、磁気トンネル接合部２のサイズと形状に依存しなくなり、そのためスピン偏極書込電流の限界密度は、次世代の製品で期待される通り、接合部のサイズが小さくなっても変わらなくなる。それと異なり、電流ラインによって発生させた磁界を使用する従来形式のＭＲＡＭ記憶素子の場合、書込に必要な電流とそのため電気消費量は、磁気トンネル接合部のサイズが小さくなる程増大する。

図２ｅは、更に別の実施形態によるＭＲＡＭ記憶素子１を図示している。図２ｅでは、ＭＲＡＭ記憶素子１は、フィールドライン５を更に有する。その書込手順は、第一と第二のストラップ部分７，７’に加熱電流を流すことによって、磁気トンネル接合部２を加熱する工程を有する。記憶層の磁化を切り換える工程は、磁気トンネル接合部が高い方の温度閾値に到達した後、フィールドライン５にフィールド電流５２を流すことによって実施される。図２ｂのＭＲＡＭ記憶素子１と同様に、フィールド電流５２は、加熱電流３２と独立して制御することができ、書込手順の間、フィールド電流５２を流し続ける一方、加熱電流３２を停止することが可能となる。

フィールドライン５を使用する結果、フィールドライン５と記憶層２３の間の間隔が大きくなるために、より大きいフィールド電流５２を使用しなければならないので、図２ｃの記憶素子の構造と比べて電気消費量が多くなる。しかし、フィールド電流５２が別個のフィールドライン５を流れるので、前述した実施形態の場合のように、二つのコンタクトエリアスタッド８の間、或いはビットライン４とコンタクトエリアスタッド８の間の電圧の極性を反転させる必要がなくなる。そのため、そのような役割を果たすトランジスタを追加する必要がなくなり、より単純な構成の記憶素子とすることができる。

この実施例の図示されていない変化形態では、本発明の出願人による特許文献５に記載された記憶素子の構造と同様に、ＭＲＡＭ記憶素子１は、二つ以上の磁気トンネル接合部２を有し、フィールドライン５が、それらの接合部２の間で共有される。そのような変化形態によって、図２ｅの実施形態による複数のＭＲＡＭ記憶素子１から成るメモリアレーのサイズを大幅に低減するとともに、従来のＭＲＡＭ記憶素子と比べて電気消費量を低下させることが可能となる。

図２ｂ〜２ｅの実施形態によるＭＲＡＭ記憶素子１の読取手順は、磁気トンネル接合部の磁気抵抗を検出するために、ビットライン４を介して磁気トンネル接合部２に小さいセンス電流を流すことによって実施することができる。

フィールド電流５２がそれぞれ第一のストラップ部分７及び第一と第二のストラップ部分７，７’を流れる図２ａ，２ｂ及び２ｃの実施形態によるＭＲＡＭ記憶素子１によって、図２ｅの実施形態によるＭＲＡＭ記憶素子１と比べて磁界５１の切換速度を速くすることができる。実際、電流を流すことによるストラップ部分７，７’の寄生容量は、フィールドライン５の寄生容量よりもずっと小さい。図２ａ〜２ｃの記憶素子の構造で通常使用されるストラップ部分７，７’の長さは短く、それに対応して抵抗による電圧降下（ＩＲドロップ）及び抵抗・容量積（ＲＣ）が小さいままであるため、ストラップ部分７，７’のシート抵抗が大きい場合でも、図２ａ，２ｂ及び２ｃの実施形態によるＭＲＡＭ記憶素子１と図２ｅの実施形態によるＭＲＡＭ記憶素子１の間の切換速度の違いが大きくなる場合がある。その違いは、図２ｅの記憶素子の構造において長いフィールドライン５が使用されている場合に大きくなる。更に、図２ａ〜２ｃの実施形態によるＭＲＡＭ記憶素子１は、少ないフィールド電流５２と加熱電流３２を使用しているため、それぞれ記憶層２３の磁化を効果的に切り換えるとともに、磁気トンネル接合部２を加熱することができるので、従来のＭＲＡＭ記憶素子よりも電気消費量が少なくなる。

図２ｃと２ｅの実施形態によるＭＲＡＭ記憶素子１は、加熱電流３２もフィールド電流５２も磁気トンネル接合部２に流れないので、ＲＡ値が大きい磁気トンネル接合部２を使用することができる。そのような構造では、２５０％までの磁気トンネル接合部２のトンネル磁気抵抗（ＴＭＲ）を作り出せる酸化マグネシウムから絶縁層２２を製作することができる。それと異なり、Ａｌ₂ Ｏ₃ ベースの絶縁層を有する従来の磁気トンネル接合部のトンネル磁気抵抗は、典型的には、７０％である。高いＲＡ値によって、雑音余裕と読取／センス速度を向上させることができる。実際、高いＲＡ値によって、ストラップ部分７，７’の抵抗が、磁気トンネル接合部２の抵抗と比べて無視できる程度となり、磁気トンネル接合部２の磁気抵抗に対して大きな影響を与えなくなる。そのため、図２ｃと２ｅの実施形態によるＭＲＡＭ記憶素子１における磁気トンネル接合部２の特性を最適化して、例えば、読取オペレーションを改善することができる。図２ｃと２ｅの実施形態によるＭＲＡＭ記憶素子１の別の利点は、磁気トンネル接合部２の信頼性、そのためＭＲＡＭ記憶素子１の信頼性が向上することである。実際、接合部２に電流を流さないので、磁気トンネル接合部２におけるエレクトロマイグレーション、電圧破壊、酸化物劣化などの影響が最小限となる。

図２ａ〜２ｄの実施形態によるＭＲＡＭ記憶素子１の場合、フィールドライン５が不要であるにも関わらず、ストラップ部分７，７’におけるフィールド電流５２及び／又は加熱電流３２を制御するために、（図示されていない）追加のトランジスタが必要であるため、ＭＲＡＭ記憶素子１のサイズは、従来のＭＲＡＭ記憶素子のサイズと比べて大きくなる。図２ｂ〜２ｅの実施形態によるＭＲＡＭ記憶素子１も、第二のストラップ部分７’と第二のコンタクトエリアスタッド８’を必要としている。

図３には、図２ａと２ｂの実施形態（実線）と図２ｃ，２ｄ及び２ｅの実施形態（破線）によるＭＲＡＭ記憶素子１に関してシミュレーションした温度変化が、磁気トンネル接合部２とストラップ部分７，７’に沿った位置Ｚの関数として描画されている。このシミュレーションは、所定の部品を用いるとともに、加熱電力を２．２ｍＷと仮定して実施した。図２ｃと２ｄの実施形態によるＭＲＡＭ記憶素子１の場合、記憶層２３がストラップ部分７，７’内に配置されていると仮定した。図３では、Ｚ＝０の位置は、記憶層２３とストラップ部分７，７’の間の交差地点に対応し、Ｚの値が０〜−１００の位置は、記憶層２３に沿った位置に対応する。

図４には、図２ｃと２ｄの実施形態によるＭＲＡＭ記憶素子１に関して、図３のシミュレーションした温度が二次元の温度分布として図示されている。図４から分かる通り、（黒く図示されている）最大温度は、磁気トンネル接合部２とストラップ部分７，７’の交差地点の近くに有る。図４の右側に図示されている温度目盛は、温度分布と摂氏による温度値の間の対応関係を示している。

図３に図示されている通り、図２ａと２ｂの実施形態によるＭＲＡＭ記憶素子１の場合、２．２ｍＷの加熱電力を加えた時の磁気トンネル接合部２の加熱状況は、ほぼ無視できる程度である。図２ｃと２ｄの実施形態によるＭＲＡＭ記憶素子１の場合、記憶層２３内の温度は、記憶層２３の典型的なブロッキング温度又は高い方の温度閾値を上回る１２０°Ｃ〜２００°Ｃの値となっている。記憶層２３内では、容易に最大温度に到達している。そのような地点に最大温度が有る理由は、磁気トンネル接合部２内の熱拡散が、磁気トンネル接合部２自体よりもずっと大きい体積を有するストラップ部分７，７’内の熱拡散よりも小さいためである。

図３と４のシミュレーションは、ストラップ部分７，７’に加熱電流３２を流すことによって、より効果的に磁気トンネル接合部２を加熱することができることを示している。実際、磁気トンネル接合部２を加熱して、ブロッキング温度に到達させるのに必要な加熱電力又は加熱電流３２が少なくなる。ストラップ部分７，７’は、前述した通り、ストラップ部分７，７’の幾何学的な形状を変更するか、ストラップ部分７，７’内に記憶層２３を配置するか、或いはその両方によって、磁気トンネル接合部２よりも抵抗を大きくして、より大きなジュール熱効果により加熱することができる。

ここに開示した内容は、様々な修正及び代替構成を許容するものであり、その特別な実施例だけを図面に例示するとともに、ここで詳しく説明した。しかし、ここで開示した内容がここで述べた特別な構成又は方法に限定されるものではなく、それとは逆に如何なる修正、同等物及び代替構成をも包含するものであることを理解されたい。

（図示されていない）磁気記憶装置は、図２ａ〜２ｅの実施形態による複数のＭＲＡＭ記憶素子１から構成することができる。

１ 記憶素子
２ 磁気トンネル接合部
２１ 基準層
２２ 絶縁層
２３ 記憶層
３ 第一の選択用トランジスタ
３’ 第二の選択用トランジスタ
３２ 加熱電流
４ ビットライン
５ フィールドライン
５１ 磁界
５２ フィールド電流
５３ スピン偏極書込電流
７ 第一のストラップ部分
７’ 第二のストラップ部分
８ 第一のコンタクトエリアスタッド
８’ 第二のコンタクトエリアスタッド
ＲＡ 抵抗・面積積
ＴＭＲ トンネル磁気抵抗
Ｚ 接合部に沿った位置

Claims (12)

1. 磁気記憶層と、基準層と、基準層と記憶層の間に挿入された絶縁層とから成る磁気トンネル接合部と、
   磁気トンネル接合部の一方の端を第一の選択用トランジスタと横方向に接続する第一のストラップ部分と、
   を有する、熱アシストスイッチング書込手順による磁気ランダムアクセスメモリ（ＭＲＡＭ）の記憶素子であって、
   この記憶素子には、第一のストラップ部分と逆側に延びるとともに、磁気トンネル接合部の前記の一方の端を第二の選択用トランジスタと横方向に接続する第二のストラップ部分が更に設けられており、
   これらの第一と第二のストラップ部分は、第一と第二の選択用トランジスタを介して電流が流れるように構成されている、
   記憶素子。
2. 請求項１に記載の記憶素子において、当該の第一と第二のストラップ部分に流れる電流が、磁気トンネル接合部を高い方の温度閾値にまで加熱するための加熱電流である記憶素子。
3. 請求項１に記載の記憶素子おいて、当該の記憶層の少なくとも一部が、第一と第二のストラップ部分内に構成されている記憶素子。
4. 請求項２に記載の記憶素子において、当該の第一と第二のストラップ部分に流れる電流には、更に、記憶層の磁化をフィールド電流の向きに応じて変更するための磁界を発生させるように調整されたフィールド電流が含まれる記憶素子。
5. 請求項２に記載の記憶素子において、当該の第一と第二のストラップ部分に流れる電流が、記憶層の磁化をフィールド電流の向きに応じて変更するための磁界を発生させるように調整されたフィールド電流である記憶素子。
6. 請求項２に記載の記憶素子において、記憶層の磁化をフィールド電流の向きに応じて変更するためのフィールド電流を流すように構成されたフィールドラインが更に配備されている記憶素子。
7. 請求項２に記載の記憶素子において、記憶層の磁化をスピン偏極書込電流が流れる向きに応じて変更するために、磁気トンネル接合部の他方の端と接続されるとともに、選択用トランジスタの中の少なくとも一つを介して磁気トンネル接合部にスピン偏極書込電流を流すように構成されたビットラインが更に配備されている記憶素子。
8. 磁気記憶層と、基準層と、基準層と記憶層の間に挿入された絶縁層とから成る磁気トンネル接合部と、
   磁気トンネル接合部の一方の端を第一の選択用トランジスタと横方向に接続する第一のストラップ部分と、
   第一のストラップ部分と逆側に延びるとともに、磁気トンネル接合部の前記の一方の端を第二の選択用トランジスタと横方向に接続する第二のストラップ部分と、
   を有する、熱アシストスイッチング書込手順による磁気ランダムアクセスメモリ（ＭＲＡＭ）の複数の記憶素子から成るマトリックスで構成された磁気記憶装置であって、
   これらの第一と第二のストラップ部分は、第一と第二の選択用トランジスタを介して電流が流れるように構成されている、
   磁気記憶装置。
9. 磁気記憶層と、基準層と、基準層と記憶層の間に挿入された絶縁層とから成る磁気トンネル接合部と、
   磁気トンネル接合部の一方の端を第一の選択用トランジスタと横方向に接続する第一のストラップ部分と、
   第一のストラップ部分と逆側に延びるとともに、磁気トンネル接合部の前記の一方の端を第二の選択用トランジスタと横方向に接続する第二のストラップ部分と、
   を有する、熱アシストスイッチング書込手順による磁気ランダムアクセスメモリ（ＭＲＡＭ）の記憶素子の書込方法において、
   書込手順の間に、
   当該の磁気トンネル接合部を高い方の温度閾値にまで加熱するために、当該の第一と第二の選択用トランジスタを介して、第一と第二のストラップ部分に加熱電流を流す工程と、
   磁気トンネル接合部が高い方の温度閾値に到達した後、記憶層の磁化を切り換える工程と、
   を有する方法。
10. 請求項９に記載の方法において、当該の記憶層の磁化を切り換える工程が、当該の第一と第二の選択用トランジスタを介して第一と第二のストラップ部分にフィールド電流を流す工程で構成される方法。
11. 請求項９に記載の方法において、当該の記憶素子がフィールドラインを更に有し、当該の記憶層の磁化を切り換える工程が、そのフィールドラインにフィールド電流を流す工程で構成される方法。
12. 請求項９に記載の方法において、当該の記憶素子が、磁気トンネル接合部の他方の端と接続されたビットラインを更に有し、当該の記憶層の磁化を切り換える工程が、選択用トランジスタの中の少なくとも一つを介して磁気トンネル接合部にスピン偏極書込電流を流す工程で構成される方法。