CN113168858B - 热辅助垂直自旋转移矩mram存储器单元 - Google Patents

热辅助垂直自旋转移矩mram存储器单元 Download PDF

Info

Publication number
CN113168858B
CN113168858B CN201980078585.XA CN201980078585A CN113168858B CN 113168858 B CN113168858 B CN 113168858B CN 201980078585 A CN201980078585 A CN 201980078585A CN 113168858 B CN113168858 B CN 113168858B
Authority
CN
China
Prior art keywords
free layer
layer
magnetization direction
plane
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980078585.XA
Other languages
English (en)
Other versions
CN113168858A (zh
Inventor
G·米哈伊洛维奇
N·史密斯
M·格罗比斯
M·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN113168858A publication Critical patent/CN113168858A/zh
Application granted granted Critical
Publication of CN113168858B publication Critical patent/CN113168858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供一种磁阻随机存取存储器(MRAM)存储器单元，该MRAM存储器单元包括：钉扎层，该钉扎层具有垂直于该钉扎层的平面的固定磁化方向；第一自由层，该第一自由层具有可以切换并且垂直于该第一自由层的平面的磁化方向；隧道势垒，该隧道势垒定位在该钉扎层和该第一自由层之间；第二自由层，该第二自由层具有可以切换的磁化方向；和间隔层，该间隔层定位在该第一自由层和该第二自由层之间。该第二自由层的矫顽磁力的温度依赖性大于该第一自由层的矫顽磁力的温度依赖性。

Description

热辅助垂直自旋转移矩MRAM存储器单元
背景技术
存储器广泛用于各种电子设备，诸如蜂窝电话、数字相机、个人数字助理、医疗电子器件、移动计算设备、非移动计算设备和数据服务器。存储器可包括非易失性存储器或易失性存储器。即使当非易失性存储器未连接至电源(例如，电池)时，非易失性存储器也允许存储和保留信息。
非易失性存储器的一个示例是磁阻随机存取存储器(MRAM)，其使用磁化来表示所存储的数据，这与使用电荷来存储数据的某些其他存储器技术相反。一般来讲，MRAM包括在半导体衬底上形成的大量磁存储器单元，其中每个存储器单元都代表(至少)一个数据位。通过改变存储器单元内的磁性元件的磁化方向将数据位写入存储器单元，并且通过测量存储器单元的电阻来读取位(低电阻通常表示“0”位且高电阻通常表示“1”位)。如本文所用，磁化方向为磁矩取向的方向。
尽管MRAM是有前途的技术，但对于现有的MRAM存储器单元设计的写入操作来说，实现高位密度和高耐久性是具有挑战性的。
附图说明
类似编号的元件是指不同的图中的共同部件。
图1是MRAM存储器单元的框图。
图2是MRAM存储器单元的框图。
图3是MRAM存储器单元的框图。
图4是MRAM存储器单元的框图。
图5A是MRAM存储器单元的框图。
图5B是MRAM存储器单元的框图。
图5C是MRAM存储器单元的框图。
图6A是MRAM存储器单元的框图。
图6B是MRAM存储器单元的框图。
图6C是MRAM存储器单元的框图。
图6D是MRAM存储器单元的框图。
图7A是MRAM存储器单元的框图。
图7B是MRAM存储器单元的自由层的框图。
图7C是MRAM存储器单元的自由层的框图。
图8是MRAM存储器单元的框图。
图9是MRAM存储器单元的框图。
图10是描述了用于操作MRAM存储器单元的过程的一个实施方案的流程图。
图11是使用了本文提出的新存储器单元的存储器系统的框图。
具体实施方式
本发明提出了一种磁阻随机存取存储器(MRAM)存储器单元，该MRAM存储器单元包括：钉扎层，该钉扎层具有垂直于钉扎层的平面的固定磁化方向；第一自由层，该第一自由层具有可以切换并且垂直于第一自由层的平面的磁化方向；隧道势垒，该隧道势垒定位在钉扎层和第一自由层之间；第二自由层，该第二自由层具有可以切换的磁化方向；间隔层，该间隔层定位在第一自由层和第二自由层之间；以及覆盖层，该覆盖层邻近第二自由层。第二自由层的矫顽磁力的温度依赖性大于第一自由层的矫顽磁力的温度依赖性。覆盖层和隧道势垒被配置成响应于通过覆盖层和隧道势垒的电流而生成热量。第二自由层被配置成使得第二自由层的优选(或易)磁化轴响应于温度的升高而从垂直于第二自由层的平面变为平面内。因此，第二自由层的磁化方向也改变并且可以获得显著的平面内分量。第一自由层被配置成响应于来自具有平面内的磁化方向的第二自由层的自旋转移矩、自感应加热和偶极杂散磁场和/或具有平面内磁化方向的第二自由层与第一自由层之间的交换耦合而在与钉扎层的磁化方向平行和反平行之间切换第一自由层的磁化方向。该存储器单元使用较低的写入电流和较低的写入电压，这使得能够使用较小的晶体管，从而可以实现高的位密度。另外，较低的写入电压导致写入电压和击穿电压之间的差值(也称为写入裕量)增加，这继而改善了前述MRAM单元的耐久性。
自旋转移矩(“STT”)是可以使用自旋极化电流来修改磁隧道结中的磁层取向的效应。电荷载流子(诸如电子)具有被称为自旋的特性，自旋是载流子固有的少量角动量。电流一般是非极化的(例如，由50％的自旋向上和50％的自旋向下电子组成)。自旋极化电流是任一自旋的电子更多(例如，多数为自旋向上电子或多数自旋向下电子)的电流。通过使电流通过第一磁层(通常称为固定、钉扎或基准层)，可以产生自旋极化电流。如果该自旋极化电流被引导至第二磁层(通常称为“自由层”)中，则角动量可以转移至该第二磁层，从而改变第二磁层的磁化方向。这被称为自旋转移矩。
自旋转移矩可以用于对MRAM存储器进行编程或写入。自旋转移矩磁性随机存取存储器(STT MRAM)的优点在于，与使用外部磁场来翻转有源元件的传统MRAM相比功耗更低且可扩展性更好。自旋转移矩技术具有使结合了电流要求低且成本降低的MRAM设备成为可能的潜力；然而，对于大多数商业应用，重新定向磁化所需的电流量可能过高，从而限制了每芯片面积可以制造的位数(即存储器密度)。这是因为向MRAM设备提供电流的晶体管必须足够大，因此占据了较大的最小占位面积(通过晶体管的电流随其尺寸而缩放)。此外，STTMRAM的写入裕量通常较小。写入裕量是导致MRAM设备被击穿的电压或电流与重新定向磁化(即写入比特)所需的电压或电流之差。如果该裕量较小，则在MRAM位被击穿之前可以写入MRAM位的次数也受限，即MRAM耐久性受限。
图1是示例性STT MRAM存储器单元50的示意图。为了本文档的目的，存储器单元是存储的基本单位。存储器单元50包括磁隧道结(MTJ)51，磁隧道结51包括上铁磁层52、下铁磁层54和隧道势垒(TB)56，隧道势垒56是位于两个铁磁层之间的绝缘层。在该示例中，下铁磁层54为自由层(FL)，并且其磁化方向可以切换。上铁磁层52为钉扎(或固定)层(PL)，并且其磁化方向(在正常情况下)保持不变。当自由层54中的磁化与钉扎层PL 52中的磁化平行时，跨存储器单元50的电阻是相对低的。当自由层FL 54中的磁化与钉扎层PL 52中的磁化反平行时，跨存储器单元50的电阻是相对高的。通过测量存储器单元50的电阻来读取存储器单元50中的数据(“0”或“1”)。就这一点而言，存储器单元50的电导体60/70用于读取MRAM数据。通过设计，平行配置和反平行配置两者都在静止状态和/或读取操作期间(在足够低的读取电流下)保持稳定。
在其余的文本和附图中，写入电流的方向被定义为电子流动的方向。因此，术语写入电流是指电子电流。为了“设置”MRAM存储器单元位值(即，选择自由层磁化的方向)，从导体60向导体70施加电写入电流62。写入电流中的电子随着它们穿过钉扎层52而变为自旋极化的，因为钉扎层52为铁磁金属。虽然铁磁金属中的传导电子将具有它们与磁化方向共线的自旋取向，但它们中的绝大部分将具有与磁化方向平行的特定方向，从而产生净自旋极化电流。电子自旋是指角动量，其与电子的磁矩成正比但在方向上反平行。需注意，为了便于讨论，将不再使用此方向区分。当自旋极化的电子隧穿隧道势垒56时，角动量的守恒可以导致扭矩被施加在自由层54和钉扎层52两者上；然而，该扭矩不足以(通过设计)影响钉扎层的磁化方向。相反，如果自由层54的初始磁化取向与钉扎层52反平行，则该扭矩(通过设计)足以使自由层54中的磁化取向切换成与钉扎层52的磁化取向平行。然后，在关闭此写入电流之前和之后，平行磁化将保持稳定。相比之下，如果自由层54磁化和钉扎层52磁化最初是平行的，则通过施加与上述情况相反方向的写入电流，可以将自由层磁化STT切换成与钉扎层52反平行。因此，经由相同的STT物理性质，可以通过明智地选择写入电流方向(极性)来确定性地将自由层54的磁化方向设置为两个稳定取向中的任一个。
图1的MRAM存储器单元使用其中钉扎层磁化和自由层磁化两者都在平面内方向上的材料。相比之下，图2描绘了STT切换MRAM存储器单元75的示意图，其中，钉扎层磁化和自由层磁化两者均在垂直方向上(即垂直于由自由层界定的平面和垂直于由钉扎层界定的平面)。存储器单元75包括磁隧道结(MTJ)76，磁隧道结76包括上铁磁层78、下铁磁层80和隧道势垒(TB)82，该隧道势垒为两个铁磁层之间的绝缘层。在该示例中，下铁磁层80为自由层FL，并且其磁化方向可以切换。上铁磁层78为钉扎(或固定)层PL，并且其磁化方向不可改变。当自由层80中的磁化与钉扎层PL 78中的磁化平行时，跨存储器单元75的电阻是相对低的。当自由层FL 80中的磁化与钉扎层PL 78中的磁化反平行时，跨存储器单元75的电阻是相对高的。通过测量存储器单元75的电阻来读取存储器单元75中的数据(“0”或“1”)。就这一点而言，存储器单元75的电导体84/88用于读取MRAM数据。通过设计，平行配置和反平行配置两者都在静止状态和/或读取操作期间(在足够低的读取电流下)保持稳定。为了“设置”MRAM单元位值(即，选择自由层磁化的方向)，从导体84向导体88施加电写入电流86，并且存储器单元如以上关于图1所讨论的那样操作。
与使用了来自靠近MRAM单元的载流导体的磁场的最早的MRAM单元相比，STT切换技术需要相对低的功率，这实际上消除了相邻位干扰的问题，并且对于更高的存储器单元密度具有更有利的缩放(MRAM单元尺寸减小)。后一个问题也有利于STT MRAM，其中自由层磁化和钉扎层磁化垂直于薄膜平面取向，而不是在平面内取向。
图3描绘了其中钉扎层磁化和自由层磁化两者都在垂直方向上的STT切换MRAM存储器单元200的另一示例的示意图。存储器单元200包括磁隧道结(MTJ)202，磁隧道结202包括上铁磁层210、下铁磁层212和隧道势垒(TB)214，隧道势垒214用作两个铁磁层之间的绝缘层。在该示例中，上铁磁层210为自由层FL，并且其磁化方向可以切换。下铁磁层212为钉扎(或固定)层PL，并且其磁化方向不变。存储器单元200还包括邻近MTJ 202(例如邻近自由层210)的覆盖层220。使用覆盖层220以向自由层210提供附加的垂直各向异性。在过去，覆盖层220已被实施为使得其电阻与隧道势垒214的电阻相比较小，该隧道势垒的电阻支配MRAM存储器单元的电阻。
开发使用STT MRAM的存储器系统的一些挑战包括减小切换电流及增加写入裕量。例如，从自由层的磁化方向平行于钉扎层的磁化方向的状态切换到自由层的磁化方向反平行于钉扎层的磁化方向的状态使用较大的写入电流。一般来讲，期望的是具有较低的写入电流，即施加至存储器单元以改变自由层的磁化方向的电流。对于使用晶体管(例如，MOS晶体管)将字线(或其他控制线)连接到存储器单元的存储器系统，较大的写入电流需要较大的晶体管，这导致存储器单元可用的空间较小，并且因此导致较低密度的存储器阵列(相当于给定存储器芯片区域的较低存储器容量)。
写入裕量定义为写入电压(施加至存储器单元以改变自由层的磁化方向的电压)与存储器单元的击穿电压之差。写入裕量越大，存储器单元的耐久性越高(即该单元可被可靠地写入的次数越多)。
根据STT MRAM宏引脚理论，写入电压线性地取决于MRAM单元的电阻面积乘积(“RA”)。存储器单元的总RA等于其所有层的RA之和，并且还包括来自不同层之间的界面电阻的贡献。然而，隧道势垒的RA和覆盖层的RA(前者和(通常)后者是高电阻率绝缘材料)比其他层及其之间界面(由低电阻率金属制成)的RA大得多，并且后者(金属层)的RA可以忽略。然而，由于自旋极化隧穿，隧道势垒本身的RA取决于钉扎层和与其相邻的自由层的相对磁化取向，其中平行磁化状态的RAP显著低于反平行状态下的RAAP。按照惯例，隧道势垒的RA的引用值将(除非另有说明)指代量RAP。因此，当STT MRAM存储器单元具有覆盖层时，存储器单元的总RA等于隧道势垒的RA＝RAP和覆盖层的RA的总和。
将STT MRAM单元的自由层从平行状态切换到反平行状态所需的临界偏压Vb(在此称为)大致被描述为以下(二次)方程的解：
其中：
Hc0为在无偏压时在室温下自由层的矫顽磁力；
HRL为来自参考层的杂散偶极场(预期HRL<<Hc0)；为自旋转移矩系数；
RA＝RAP为平行状态下的存储器单元的电阻面积乘积；
ε为电压控制磁各向异性(VCMA)系数
系数考虑了在写入/切换过程期间由于电流通过单元而引起的MRAM单元的焦耳(自)加热。RthA为电池的有效热阻面积乘积，并且/>为每温度变化的矫顽磁力变化(一般来讲，/>是负数，如在此所假设的)。
对于将STT MRAM单元的自由层从反平行状态切换到平行状态的对比情况，临界切换电压现在大致被描述为对略微不同的二次方程的解：
其中其中/>为零偏隧穿磁阻。方程3中RA'的表达式是考虑了反平行RA-乘积RAAP(Vb)的偏压依赖性的经验近似值，其影响焦耳加热项。
当仅考虑方程1、2中的主自旋矩项时，发现/>并且/>两者均与RA成比例。在进一步包括自加热项/>后，得出：1)焦耳加热贡献将使/>两者都降低；以及2)对于较大的RA，降低将更大。(通常小的)VCMA项εV的存在不会改变这些结论。期望的是降低/>因为其增强|Vc|与击穿电压之间的裕量，这改善了耐久性和可靠性。可通过增加RA、热障电阻(RthA)或矫顽磁力/>的温度依赖性的任何组合来利用自发热的影响。发明人已发现，可通过为自由层选择适当的材料或材料组成来定制/>
图4描绘了所提出的STT MRAM存储器单元250的示意图，该STT MRAM存储器单元具有被设计成改善自发热的益处的自由层。存储器单元250包括定位在导体254和256之间(并且电连接到这些导体)的磁隧道结叠堆252。在一个实施方案中，导体254和导体256中的一者是位线，并且另一者是字线。磁隧道结叠堆252包括竖直层叠堆，该竖直层叠堆包括位于叠堆底部的钉扎层(PL)260、第一自由层(FL1)262、定位在钉扎层260和第一自由层262之间的隧道势垒264、第二自由层(FL2)266、定位在第一自由层262和第二自由层266之间的间隔层(SP)268和定位在第二自由层266和导体254之间的覆盖层270。
钉扎层260具有垂直于钉扎层260的平面的固定磁化方向。第一自由层262具有可切换并且垂直于第一层262的平面的磁化方向。第二自由层266具有可切换并且垂直于第二自由层266的平面的磁化方向。第一自由层262的磁化方向可以在与钉扎层260的磁化方向平行和/或反平行的方向之间切换。第二自由层266的磁化方向可以在与钉扎层260的磁化方向平行和/或反平行的方向之间切换。当第一自由层262和第二自由层266中的磁化与钉扎层260的磁化平行时，跨存储器单元250的电阻是相对低的。当第一自由层262和第二自由层266的磁化与钉扎层260中的磁化反平行时，穿过存储单元250的电阻是相对高的。通过测量存储器单元250的电阻来读取存储器单元250中的数据(“0”或“1”)。就这一点而言，附接至存储器单元250的电导体254/256(例如，金属)用于读取MRAM数据。通过设计，平行配置和反平行配置两者都在静止状态和/或读取操作期间(在足够低的读取电流下)保持稳定。
在一个实施方案中，第一自由层262和第二自由层266通过薄间隔层268铁磁耦合。该耦合包括通过偶极磁场的被动耦合，并且在一些实施方案中，包括直接或间接(例如，经由Ruderman-Kittel-Kasuya-Yosida(RKKY)相互作用)的附加交换耦合。在一个实施方案中，在最大待机温度(约85℃)且无电流时，第一自由层262和第二自由层266具有足够的垂直各向异性以保持垂直磁化。此外，它们的相互铁磁耦合将有助于增加它们的热稳定性。
第二自由层266的垂直各向异性被优化为具有比第一自由层262更大(/>为负)的各向异性，使得第二自由层266的Hc可以通过将MRAM单元自加热到高于待机温度(高达125-200℃)而显著降低(可能降低到零)，同时第一自由层262保持基本上非零Hc。这可以通过具有Ta间隔物而不是W间隔物来调节第二自由层上的覆盖层266或通过一些其他材料优化来实现。
在一个实施方案中，隧道势垒264由氧化镁(MgO)制成；然而，也可以使用其他材料。第一自由层262为铁磁金属，其具有改变/切换其磁化方向的能力。基于过渡金属如Co、Fe及其合金的多层可用于形成第一自由层262。在一个实施方案中，第一自由层262包括钴、铁和硼的合金。钉扎层260可以为许多不同类型的材料，包括(但不限于)多个钴和铂层和/或钴和铁的合金层。间隔层268可以是薄氧化物(例如，MgO、AlO2、SiO2、HfO2)或金属(例如，Ru、Ir、Cu、Ta、W、Mo、Nb、Zr)。第二自由层266可以是多层垂直各向异性铁磁体(例如，[Co/Pt]N、[Co/Ni]N等)。第一自由层262和第二自由层266通过偶极相互作用和/或夹层交换耦合(例如，RKKY)耦合。覆盖层270，其可以是薄氧化物(例如，MgO、AlO2、SiO2、HfO2、GeO、SnO、SiC、SiN)、无定形半导体(例如Si、Ge、C、CN)或金属(例如Ru、Ir、Cu、Ta、W、Mo、Nb、Zr、Al、Hf、TiN、TaN)。
可以实现各种可能的自由层结构以实现第二自由层266在比第一自由层262低的T下失去其净垂直各向异性的大部分或全部：
(a)间隔层可以用于交换解耦第一自由层262和第二自由层266(诸如W、Ta、Mo、Hf、Bi或类似物)，而覆盖270层可具有与隧道势垒264相比不同的厚度；
(b)第一自由层262和第二自由层266本身可具有不同的厚度；
(c)第一自由层262和第二自由层266可使用不同的磁性组成材料；并且
(d)第一自由层262和第二自由层266可具有可由不同材料(例如，第一自由层262中的W和第二自由层266中的Ta)形成的附加的插入的间隔层以生成不同的
为了“设置”MRAM存储器单元位值(即选择自由层磁化的方向)，从导体256向导体254施加电写入电流280，如图5A所描述的。写入电流280中的电子随着它们穿过钉扎层260而变为自旋极化的，因为钉扎层260为铁磁金属。当自旋极化的电子隧穿隧道势垒264时，角动量的守恒可以导致自旋转移矩施加在自由层262/266和钉扎层260两者上，但该扭矩不足以(通过设计)影响钉扎层260的磁化方向。相反，如果自由层262的初始磁化取向与钉扎层260反平行，则该自旋转移矩(通过设计)足以使自由层262/266中的磁化取向切换成与钉扎层260的磁化取向平行。然后，在关闭此写入电流之前和之后，平行磁化将保持稳定。
相比之下，如果第一自由层262和钉扎层260磁化最初是平行的，则通过施加与上述情况相反方向的写入电流，可以将自由层262/266的磁化方向切换成与钉扎层260反平行。例如，如图5B所示，写入电流282从导体254施加至导体256。因此，经由相同的STT物理性质，可以通过明智地选择写入电流方向(极性)来确定性地将自由层262/266的磁化方向设置为两个稳定取向中的任一个。
图5C描绘了读取操作期间的存储器单元250。通过测量存储器单元250的电阻来读取存储器单元250中的数据(“0”或“1”)。低电阻通常表示“0”位，并且高电阻通常表示“1”位。图5B示出通过将读取电流284从导体254施加至导体256而在整个存储器单元(例如整个磁隧道结叠堆252)上施加读取电流284。替代地，读取电流284可从导体256施加至导体254。
如上面所提及的，自发热的效果有助于磁化方向的切换。通过设计第一自由层262和第二自由层266来改善这些效果，使得第二自由层266的大于第一自由层262的/>自发热的这种影响由图6A至图6D示出。图6A示出了当自由层262/266与钉扎层260反平行时处于空闲状态(无电压偏置并且在室温下)的存储器单元254。图6B示出了当自由层262/266与钉扎层260平行时处于空闲状态(无电压偏置并且在室温下)的存储器单元254。图6C示出了在写入过程期间用以将自由层262/266的磁化方向从与钉扎层260平行切换到与钉扎层260反平行的存储器单元250。当施加了足够的电流并且设备温度T足够高以将第二自由层266的He减小到(或接近)零时，并且其磁化方向将变为平面内和/或偏离垂直方向(如水平箭头290所描绘)。此时，第一自由层262的净有效Hc(通过其与第二自由层266的耦合)将减小，并且第一自由层262将以比组合的自由层(第一自由层262+第二自由层266)在较低温度下(在不存在自加热时)更低的写入电流切换。由于现在来自第一自由层262上的第二自由层266的偶极场和/或交换场的面内分量，写入电流的减小可以另外得到辅助，这可以加速第一自由层262的STT反转过程的动力学。当电流被关断时，第一自由层262将在其由STT设置的方向上，并且其与第二自由层266的偶极(和/或交换)耦合将使第二自由层266平行于其方向对准。该设备将保持其完全的热稳定性。
图6D的实施方案描绘了写入电流足以增加设备温度T以超过第二自由层266的居里温度使得其变为未磁化的情况。此时，第一自由层262的净有效磁矩将再次减小，并且第一自由层262将以比组合的自由层(第一自由层262+第二自由层266)在较低温度下更低的电流切换。应当注意，图6C中描绘的关于第二自由层266的矫顽磁力Hc→0的情况将已在时间上发生，但如果热时间常数与磁化动力学相比足够短，则第一自由层262的实际切换将在图6D施加的时间段期间发生。
图7A描绘了STT MRAM存储器单元250的实施方案，其中第一自由层和/或第二自由层由多个层构成。第一自由层可包括由一个或多个间隔层(例如，第一组子层和第一组子层之间的第一组间隔层)分开的多个层。在图7A的实施方案中，第一自由层包括子层302、子层304以及子层302和子层304之间的间隔层306。第一自由层的子层可以是上述用于形成第一自由层的材料中的任一种。
第二自由层可包括由一个或多个间隔层(例如，第二组子层和第二组子层之间的第二组间隔层)隔开的多个层。在图7A的实施方案中，第二自由层包括子层312、子层314以及子层312和子层314之间的间隔层316。第二自由层的子层可以是上面讨论的用于形成第一自由层的材料中的任一种。
图7A示出具有由间隔层隔开的两个子层的第一自由层和具有由间隔层隔开的两个子层的第二自由层。然而，在其他实施方案中，第一自由层和/或第二自由层可具有多于两个子层。例如，图7B示出了包括由间隔层354分开的四个子层352的第一自由层350的另一示例，并且图7C示出了包括由间隔层374分开的四个子层372的第二自由层370的示例。在其他实施方案中，可以使用多于四个子层。在一个实施方案中，用于自由层的所有子层包含相同的材料。在另一实施方案中，用于自由层的子层中的一些或全部包括不同的材料。
如上所述，在一个实施方案中，第二自由层的矫顽磁力的温度依赖性大于第一自由层的矫顽磁力/>的温度依赖性。在一个实施方案中，通过在第二自由层中使用与第一自由层相比特定的不同材料来产生该条件。矫顽磁力的温度依赖性差异也可以通过使用与第一自由层相比用于第二自由层中的间隔物的不同材料来建立。例如，图7A的隔层316或图7C的间隔层374可由钽制成，而图7A的间隔层306或图7B的间隔层354可由钨制成。对于其中第一自由层由不同于第二自由层的材料制成的实施方案，并且在其中第一自由层由与第二自由层相同的材料制成的实施方案中，使用与第一自由层相比用于第二自由层中的间隔物的不同材料可引起矫顽磁力的温度依赖性差异。在另一实施方案中，第二自由层的矫顽磁力的温度依赖性大于第一自由层的矫顽磁力的温度依赖性，因为第二自由层具有比第一自由层更多的子层和更多的隔层。附加子层和间隔层在第二自由层内部产生附加界面，该附加界面增加第二自由层的矫顽磁力的温度依赖性。
如上面所讨论的，使电流运行通过MTJ叠堆引起MTJ的焦耳加热，并且所得的温度升高用于帮助切换。在一个实施方案中，为了保持温度上升，存储器单元包括MTJ的顶部和/或底部上的热障。例如，图8示出STT MRAM存储器单元400的实施方案，该STT MRAM存储器单元包括导体404和导体406之间的MTJ叠堆402。MTJ叠堆包括钉扎层260、第一自由层262、隧道势垒264、第二自由层266和覆盖层270，如上面所讨论的。热障层410邻近钉扎层260和导体406并且在它们之间。热障层412邻近覆盖层270和导体404并且在它们之间。热障410和412有助于防止所描述的焦耳加热从存储器单元扩散(在这种情况下，竖直地)。如果热量能够以其他方式在切换所需的时间之前耗散，则自感应热量将不会像上述那样有效地帮助切换。在一个实施方案中，热障410和412由TaN、TiN、MgO/Ru多层、CN或具有低热导率和高电导率的类似材料制成，以便保持在势垒结中生成的热量，同时不增加太多寄生电阻。在另一实施方案中，热障410和412由非晶态半导体或阈值开关材料制成。阈值开关材料可为过渡金属氧化物，如氧化铌或氧化钒。阈值开关材料可为包含硫族化物材料的双向阈值开关，所述硫族化物材料由与Si、Ge、Sn、P、As和/或Sb形成合金的S、Se和/或Te的合金构成，并且可掺杂有B、C、N、O和/或In。硫族化物材料可为层以形成具有不同交替组成的多层。多层可包括由不同的双向阈值开关材料或不同的半导体或绝缘材料(诸如Si、SiN、SiC、TaO2、SiO2或Al2O3)分开的相同的双向阈值开关材料的重复。层厚度可在0.1nm至10nm的范围内。在一些实施方案中，存储器单元仅包括图8所描绘的热障中的一个。
图9描绘了STT MRAM存储器单元450的另一个实施方案，该STT MRAM存储器单元包括用于保持自感应热量的结构。存储器单元450包括钉扎层260、第一自由层262、隧道势垒264、第二自由层266和覆盖层270，如上面所讨论的。散热层470邻近钉扎层260和导体456并且在它们之间。热障层412邻近覆盖层270和导体454并且在它们之间。热障层412距第二自由层比距第一自由层更近，而散热层462距第一自由层比距第二自由层更近。由铜或硝酸铜制成的散热层462用于耗散第一自由层262附近的热量。以这种方式，散热层470与热障层412组合用于限制第二自由层266附近的热量并且减少第一自由层262的加热(即，温度上升)。减少第一自由层262的加热防止隧道势垒的击穿电压的降低，并且保持第一自由层262的高TMR。
存储器单元450还包括围绕存储器单元边缘的填充物470。在一个实施方案中，层260-270、412和462为圆形，使得MTJ叠堆为圆柱体形状并且填充物470围绕圆柱体。衬里472围绕填充物470。在一个实施方案中，衬里472包括电介质材料诸如SiN、SiC、TaO2、SiO2或Al2O3，这些电介质材料经挑选以改善工艺稳健性。在一个实施方案中，填充物470还包括电介质材料诸如SiN、TaO2、SiO2或Al2O3。填充物470可以是与衬里472相同的材料或与衬里472不同的材料。填充物470用于钝化侧壁(即，保护MTJ而不损坏MTJ)。
存储器单元450还包括热障衬里474，该热障衬里邻近第二自由层266、覆盖层270和热障层412围绕填充物470，使得热障衬里474围绕第二自由层266和覆盖层270。热障衬里474定位在填充物470和衬里472之间。在一个实施方案中，热障衬里474不围绕第一自由层262和钉扎层260，使得热障衬里474用于限制/保持第二自由层266处的热量(减少横向热耗散)，但不限制/保持第一自由层262处的热量。以这种方式，热障衬里定位在MTJ叠堆的一侧上并且邻近第二自由层而不邻近第一自由层。在另一实施方案中，热障衬里474可沿MTJ叠堆向下延伸，使得其围绕钉扎层260、第一自由层262、隧道势垒264、第二自由层266和覆盖层270。热障衬里可由硫族化物材料制成，该硫族化物材料由与Si、Ge、Sn、P、As和/或Sb形成合金的S、Se和/或Te构成，并且可掺杂有B、C、N、O和/或In。硫族化物材料可为层以形成具有不同交替组成的多层。多层可包括由不同的双向阈值开关关材料或不同的半导体或绝缘材料(诸如Si、SiN、SiC、TaO2、SiO2或Al2O3)分开的相同的双向阈值开关材料的重复。层厚度可在0.1nm至10nm的范围内。
图10是描述用于操作图4至图9的MRAM存储器单元的过程的一个实施方案的流程图。在步骤502中，响应于通过MRAM存储器单元的电流，在MRAM存储器单元中生成热量。这是由于通过覆盖层和隧道势垒的电流(例如，电流280或电流282)而造成的上述自感应热量。在步骤504(任选)中，使用MRAM存储器单元的第一端部上的热障和第二自由层的一侧上的热衬里来保持在步骤502中生成的热量。热衬里不在第一自由层的一侧上。在步骤506中，响应于热量，第二自由层的优选(或易)磁化轴从垂直于第二自由层的平面切换到平面内，同时第一自由层的易磁化轴保持垂直。在步骤508中，响应于来自具有(基本上)平面内的磁化方向的第二自由层的自旋转移矩、自感应加热和偶极和/或交换磁场，在与钉扎层的磁化方向平行和反平行之间切换第一自由层的磁化方向。在步骤510中，执行读取操作，包括通过将电的读取电流(例如，图5C的读取电流284)传导通过磁隧道结叠堆(包括第一自由层和第二自由层)来感测第一自由层的电流状况。步骤510从步骤508起进一步描绘，并且由虚线连接以指示读取过程可在时间上比写入过程(例如，步骤502-508)晚得多(并且不一定是顺序的)执行。
图11是描绘可以实现本文描述的技术的存储器系统600的一个示例的框图，包括执行图10的过程。存储器系统600包括存储器阵列602，该存储器阵列可包括上述任何存储器单元。存储器阵列602的阵列端子线包括组织成行的各个字线层，和组织成列的各个位线层。然而，也可以实现其他取向。存储器系统600包括行控制电路620，该行控制电路的输出608连接到存储器阵列602的相应字线。行控制电路620从系统控制逻辑电路660接收一组M行地址信号和一个或多个各种控制信号，并且通常可以包括诸如行解码器622、阵列端子驱动器624和块选择电路626等电路以用于读取操作和写入操作两者。存储器系统600还包括列控制电路610，该列控制电路的输入/输出606连接到存储器阵列602的相应位线。列控制电路606从系统控制逻辑660接收一组N个列地址信号和一个或多个各种控制信号，并且通常可以包括诸如列解码器612、阵列端子接收器或驱动器614、块选择电路616以及读/写电路和I/O多路复用器等电路。系统控制逻辑660从主机接收数据和命令，并向主机提供输出数据和状态。在其他实施方案中，系统控制逻辑660从单独的控制器电路接收数据和命令，并且向该控制器电路提供输出数据，其中控制器电路与主机通信。系统控制逻辑660可包括一个或多个状态机、寄存器和用于控制存储器系统600的操作的其他控制逻辑。
在一个实施方案中，图11中所描绘的所有部件都布置在单个集成电路上。例如，系统控制逻辑660、列控制电路610和行控制电路620形成在衬底的表面上，并且存储器阵列602形成在衬底上或上方。
上述实施方案提供了一种转移矩MRAM存储器单元，该转移矩MRAM存储器单元具有因自加热而降低的切换电流和增加的写入裕量。较低的电流允许存储器单元以更少的功率和更小的晶体管(这使得能够增加密度)更有效地操作。另外，使用较低的写入电流降低了设备随时间推移的劣化。增加的写入裕量允许存储器单元改进耐久性和可靠性。
一个实施方案包括一种非易失性存储器装置，该非易失性存储器装置包括：钉扎层，该钉扎层具有垂直于钉扎层的平面的固定磁化方向；第一自由层，该第一自由层具有垂直易磁化轴和可以切换并且垂直于第一自由层的平面的(垂直)磁化方向；隧道势垒，该隧道势垒定位在钉扎层和第一自由层之间；第二自由层，该第二自由层具有可以切换的磁化方向；和间隔层，该间隔层定位在第一自由层和第二自由层之间。第二自由层的矫顽磁力的温度依赖性大于第一自由层的矫顽磁力的温度依赖性。
在一个示例性具体实施中，第二自由层被配置成使得第二自由层的易磁化轴的方向响应于自加热而从垂直变为平面内。在另一示例性具体实施中，第二自由层被配置成使得第二自由层响应于热量而变为非磁性。
一个实施方案包括一种操作非易失性存储器装置的方法，该方法包括响应于通过MRAM存储器单元的电流而在MRAM存储器单元中生成热量。MRAM存储器单元包括具有垂直于钉扎层的平面的固定磁化方向的钉扎层、第一自由层和第二自由层。第一自由层具有垂直易磁化轴，和可以切换并且垂直于第一自由层的平面的(垂直)磁化方向。第二自由层具有可以切换的磁化方向。该方法还包括响应于自加热，将第二自由层的易磁化轴从垂直于第二自由层的平面切换到平面内，同时第一自由层的易磁化轴保持垂直于第一自由层的平面，并且第一自由层的磁化方向响应于来自具有平面内磁化方向的第二自由层的偶极杂散磁场(以及可能的交换耦合)而在与钉扎层的磁化方向平行和反平行之间切换。
一个实施方案包括一种非易失性存储器装置，该非易失性存储器装置包括：钉扎层，该钉扎层具有垂直于钉扎层的平面的固定磁化方向；第一自由层，该第一自由层具有可以切换并且垂直于第一自由层的平面的磁化方向；隧道势垒，该隧道势垒定位在钉扎层和第一自由层之间；第二自由层，该第二自由层具有可以切换的磁化方向；间隔层，该间隔层定位在第一自由层和第二自由层之间；和覆盖层，该覆盖层邻近第二自由层。如果没有跨非易失性存储器装置施加电流偏置，则第二自由层的磁化方向垂直于第二自由层的平面。第二自由层被配置成使得如果通过隧道势垒和覆盖层施加电流，则第二自由层的磁化方向从垂直于第二自由层的平面改变。第一自由层被配置成使得第一自由层的磁化方向的切换响应于来自第二自由层的自旋转移矩、自感应加热和偶极杂散磁场而发生，该第二自由层具有不同于垂直于第二自由层的平面(例如，平面内)的磁化方向。
出于本文件的目的，说明书中提到“实施方案”、“一个实施方案”、“一些实施方案”或“另一个实施方案”可用于描述不同的实施方案或相同的实施方案。
出于本文件的目的，连接可为直接连接或间接连接(例如，经由一个或多个其他部件)。在一些情况下，当元件被提及连接或耦接到另一个元件时，该元件可直接连接至另一个元件，或者经由居间元件间接连接至另一个元件。当元件被提及直接连接至另一个元件时，则在该元件与另一个元件之间没有居间元件。如果两个设备是直接连接或间接连接的，则两个设备是“通信”的，使得它们能够在它们之间进行电子信号通信。
出于本文档的目的，术语“基于”可理解为“至少部分地基于”。
出于本文档的目的，在没有附加上下文的情况下，诸如“第一”对象、“第二”对象和“第三”对象的数字术语的使用可能不意味着对象的排序，而是可用于识别目的以识别不同的对象。
出于本文档的目的，对象的术语“组”可指一个或多个对象的“组”。
出于说明和描述的目的，已提供了上述详细描述。其并非旨在详尽的或旨在限制本发明所公开的精确形式。根据以上教导内容，很多修改和变型都是可能的。选择所述实施方案以便最好地解释所建议的技术的原理及其实际应用，从而使本领域的其他技术人员能够在各种实施方案中和适合于设想的具体使用的各种修改中最好地利用它。本发明的范围旨在由所附权利要求书限定。

Claims (18)

1.一种非易失性存储器装置，所述非易失性存储器装置包括：
钉扎层，所述钉扎层具有垂直于所述钉扎层的平面的固定磁化方向；
第一自由层，所述第一自由层具有可以切换并且垂直于所述第一自由层的平面的磁化方向；
隧道势垒，所述隧道势垒定位在所述钉扎层和所述第一自由层之间，所述隧道势垒被配置成响应于通过所述隧道势垒的电流而生成热量；
第二自由层，所述第二自由层具有可以切换的磁化方向，所述第二自由层的矫顽磁力的温度依赖性大于所述第一自由层的矫顽磁力的温度依赖性，所述第二自由层的温度响应于所述热量而升高，所述第二自由层被配置成响应于所述第二自由层的温度超过阈值温度而转变为非磁性；和
间隔层，所述间隔层定位在所述第一自由层和所述第二自由层之间。
2.一种非易失性存储器装置，包括：
钉扎层，所述钉扎层具有垂直于所述钉扎层的平面的固定磁化方向；
第一自由层，所述第一自由层具有可以切换并且垂直于所述第一自由层的平面的磁化方向；
隧道势垒，所述隧道势垒定位在所述钉扎层和所述第一自由层之间，所述隧道势垒被配置成响应于通过所述隧道势垒的电流而生成热量；
第二自由层，所述第二自由层具有可以切换的磁化方向，所述第二自由层的矫顽磁力的温度依赖性大于所述第一自由层的矫顽磁力的温度依赖性；和
间隔层，所述间隔层定位在所述第一自由层和所述第二自由层之间，所述第二自由层被配置成使得所述第二自由层的优选磁化轴响应于所述热量而从垂直于所述第二自由层的平面变为位于所述第二自由层的平面内，同时所述第一自由层的所述优选磁化轴保持垂直于所述第一自由层的所述平面。
3.根据权利要求2所述的非易失性存储器装置，还包括：
覆盖层，所述覆盖层邻近所述第二自由层，所述覆盖层和所述隧道势垒被配置成响应于通过所述覆盖层和所述隧道势垒的电流而生成热量。
4.根据权利要求2所述的非易失性存储器装置，其中：
所述第一自由层被配置成响应于来自具有在所述第二自由层的平面内磁化方向的所述第二自由层的偶极杂散磁场而在与所述钉扎层的所述磁化方向平行和反平行之间切换磁化方向。
5.根据权利要求2所述的非易失性存储器装置，所述非易失性存储器装置还包括：
覆盖层，所述覆盖层邻近所述第二自由层，所述覆盖层和所述隧道势垒被配置成响应于通过所述覆盖层和所述隧道势垒的电流而生成热量；并且
所述第一自由层被配置成响应于来自具有在所述第二自由层的平面内的磁化方向的所述第二自由层的自旋转移矩、自感应加热和偶极杂散磁场和/或具有在所述第二自由层的平面内的磁化方向的所述第二自由层与所述第一自由层之间的交换耦合而在与所述钉扎层的所述磁化方向平行和反平行之间切换磁化方向。
6.根据权利要求2所述的非易失性存储器装置，其中：
所述第一自由层包括第一组子层和所述第一组子层之间的第一组间隔件；并且
所述第二自由层包括第二组子层和所述第二组子层之间的第二组间隔件；并且
所述第一组间隔件不同于所述第二组间隔件，这使得所述第二自由层的矫顽磁力的所述温度依赖性大于所述第一自由层的矫顽磁力的所述温度依赖性。
7.根据权利要求2所述的非易失性存储器装置，所述非易失性存储器装置还包括：
第一热障和第二热障；
其中所述第一自由层、所述第二自由层、所述隧道势垒和所述间隔层形成叠堆；并且
其中所述第一热障位于所述叠堆的第一端部处，并且所述第二热障位于所述叠堆的第二端部处。
8.根据权利要求2所述的非易失性存储器装置，所述非易失性存储器装置还包括：
热障和散热层；
其中所述第一自由层、所述第二自由层、所述隧道势垒和所述间隔层形成叠堆；
其中所述热障位于所述叠堆的第一端部处，所述第一端部距所述第二自由层比距所述第一自由层更近；
其中所述散热层位于所述叠堆的第二端部处，所述第二端部距所述第一自由层比距所述第二自由层更近。
9.根据权利要求8所述的非易失性存储器装置，所述非易失性存储器装置还包括：
热障衬里，所述热障衬里在所述第一端部和所述第二端部之间位于所述叠堆的一侧上。
10.根据权利要求2所述的非易失性存储器装置，所述非易失性存储器装置还包括：
热障衬里；
其中所述第一自由层、所述第二自由层、所述隧道势垒和所述间隔层形成叠堆；并且
其中所述热障衬里定位在所述叠堆的一侧上并且邻近所述第二自由层而不邻近所述第一自由层。
11.一种操作非易失性存储器装置的方法，所述方法包括：
响应于通过MRAM存储器单元的电流而在所述MRAM存储器单元中生成热量，所述MRAM存储器单元包括钉扎层，所述钉扎层具有垂直于所述钉扎层的平面的固定磁化方向，所述MRAM存储器单元包括第一自由层和第二自由层，所述第一自由层具有可以切换并且垂直于所述第一自由层的平面的磁化方向，所述第二自由层具有可以切换的磁化方向；
响应于所述热量，将所述第二自由层的优选(易)磁化轴从垂直于所述第二自由层的平面切换到位于所述第二自由层的平面内，同时所述第一自由层的优选(易)磁化轴保持垂直于所述第一自由层的所述平面；并且
响应于来自具有在所述第二自由层的平面内的磁化方向的所述第二自由层的偶极杂散磁场或具有在所述第二自由层的平面内的磁化方向的所述第二自由层与所述第一自由层之间的交换耦合而在与所述钉扎层的所述磁化方向平行和反平行之间切换所述第一自由层的所述磁化方向。
12.根据权利要求11所述的方法，所述方法还包括：
使用所述MRAM存储器单元的第一端部上的热障和围绕所述第二自由层的热衬里保持所述热量，所述热衬里不围绕所述第一自由层。
13.根据权利要求11或12所述的方法，其中：
所述第二自由层的矫顽磁力的温度依赖性大于所述第一自由层的矫顽磁力的温度依赖性。
14.根据权利要求13所述的方法，其中：
所述第一自由层包括第一组子层和所述第一组子层之间的第一组间隔件；并且
所述第二自由层包括第二组子层和所述第二组子层之间的第二组间隔件；并且
所述第一组间隔件不同于所述第二组间隔件，这使得所述第二自由层的矫顽磁力的所述温度依赖性大于所述第一自由层的矫顽磁力的所述温度依赖性。
15.一种非易失性存储器装置，包括：
钉扎层，所述钉扎层具有垂直于所述钉扎层的平面的固定磁化方向；
第一自由层，所述第一自由层具有可以切换并且垂直于所述第一自由层的平面的磁化方向；
隧道势垒，所述隧道势垒定位在所述钉扎层和所述第一自由层之间；
第二自由层，所述第二自由层具有可以切换的磁化方向；
间隔层，所述间隔层定位在所述第一自由层和所述第二自由层之间；以及
覆盖层，所述覆盖层邻近所述第二自由层；
如果没有跨所述非易失性存储器装置施加电流偏置，则所述第二自由层的磁化方向垂直于第二自由层的平面；
所述第二自由层被配置成使得，如果通过所述隧道势垒和所述覆盖层施加电流，则所述第二自由层的优选(易)磁化轴从垂直于所述第二自由层的平面改变；
所述第一自由层被配置成使得，所述第一自由层的磁化方向的切换响应于来自具有所述第二自由层的平面内的磁化方向的所述第二自由层的自旋转移矩、自感应加热和偶极杂散磁场而发生。
16.根据权利要求15所述的非易失性存储器装置，其中：
所述第二自由层被配置成使得，如果通过所述隧道势垒和所述覆盖层施加电流，则所述第二自由层的优选(易)磁化轴从垂直于所述第二自由层的所述平面改变为位于所述第二自由层的平面内。
17.根据权利要求15所述的非易失性存储器装置，其中：
所述第二自由层的矫顽磁力的温度依赖性大于所述第一自由层的矫顽磁力的温度依赖性；
所述第一自由层包括第一组子层和所述第一组子层之间的第一组间隔件；
所述第二自由层包括第二组子层和所述第二组子层之间的第二组间隔件；并且
所述第一组间隔件不同于所述第二组间隔件，这使得所述第二自由层的矫顽磁力的所述温度依赖性大于所述第一自由层的矫顽磁力的所述温度依赖性。
18.根据权利要求15所述的非易失性存储器装置，还包括：
热障衬里；
其中所述第一自由层、所述第二自由层、所述隧道势垒和所述间隔层形成叠堆；并且
其中所述热障衬里定位在所述叠堆的一侧上并且邻近所述第二自由层而不邻近所述第一自由层。
CN201980078585.XA 2019-06-24 2019-12-16 热辅助垂直自旋转移矩mram存储器单元 Active CN113168858B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962865830P 2019-06-24 2019-06-24
US62/865,830 2019-06-24
US16/459,389 US10777248B1 (en) 2019-06-24 2019-07-01 Heat assisted perpendicular spin transfer torque MRAM memory cell
US16/459,389 2019-07-01
PCT/US2019/066667 WO2020263318A1 (en) 2019-06-24 2019-12-16 Heat assisted perpendicular spin transfer torque mram memory cell

Publications (2)

Publication Number Publication Date
CN113168858A CN113168858A (zh) 2021-07-23
CN113168858B true CN113168858B (zh) 2024-06-11

Family

ID=72425542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980078585.XA Active CN113168858B (zh) 2019-06-24 2019-12-16 热辅助垂直自旋转移矩mram存储器单元

Country Status (4)

Country Link
US (1) US10777248B1 (zh)
CN (1) CN113168858B (zh)
DE (1) DE112019005853T5 (zh)
WO (1) WO2020263318A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220238799A1 (en) * 2021-01-27 2022-07-28 Yimin Guo Magnetoresistive element having a composite recording structure
US20220246836A1 (en) * 2021-02-02 2022-08-04 Yimin Guo Composite recording structure for an improved write profermance
JP2023137900A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 スイッチング素子及び記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1161531A (zh) * 1996-04-04 1997-10-08 富士通株式会社 自旋阀磁阻头及其制造方法和磁存储装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
JP4970113B2 (ja) 2007-03-30 2012-07-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
US7880209B2 (en) 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US8592927B2 (en) * 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
KR20130015927A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 멀티 레벨을 갖는 자기 저항 메모리 장치 및 그 구동방법
EP2615610B1 (en) 2012-01-16 2016-11-02 Crocus Technology S.A. Mram cell and method for writing to the mram cell using a thermally assisted write operation with a reduced field current
EP2725580B1 (en) * 2012-10-25 2018-07-18 Crocus Technology S.A. Thermally assisted MRAM cell and method for writing a plurality of bits in the MRAM cell
US9070868B2 (en) 2013-06-04 2015-06-30 International Business Machines Corporation Thermally assisted MRAM with a multilayer encapsulant for low thermal conductivity
US9741927B2 (en) * 2014-04-10 2017-08-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a gradient in magnetic ordering temperature
US9166143B1 (en) 2014-06-13 2015-10-20 Avalanche Technology, Inc. Magnetic random access memory with multiple free layers
US9818931B2 (en) * 2015-01-05 2017-11-14 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions using thermally assisted spin transfer torque switching
US10580964B2 (en) * 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1161531A (zh) * 1996-04-04 1997-10-08 富士通株式会社 自旋阀磁阻头及其制造方法和磁存储装置

Also Published As

Publication number Publication date
CN113168858A (zh) 2021-07-23
WO2020263318A1 (en) 2020-12-30
US10777248B1 (en) 2020-09-15
DE112019005853T5 (de) 2021-08-19

Similar Documents

Publication Publication Date Title
US10756261B2 (en) Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
US20140210025A1 (en) Spin transfer mram element having a voltage bias control
CN106953005B (zh) 磁性元件和存储装置
CN113168858B (zh) 热辅助垂直自旋转移矩mram存储器单元
US9917248B2 (en) Memory element, memory apparatus
US7602637B2 (en) Integrated circuits; methods for operating an integrating circuit; memory modules
CN103151455A (zh) 存储元件和存储装置
JP2014501040A (ja) 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル
CN104662686A (zh) 存储元件、存储装置和磁头
CN111613635B (zh) 垂直自旋转移矩mram存储器单元
CN103137853A (zh) 存储元件和存储设备
US20130163315A1 (en) Memory element and memory apparatus
US9299916B2 (en) Memory element and memory device
JP2018133474A (ja) 磁気トンネル接合素子及び磁気抵抗メモリ
US11004489B2 (en) Perpendicular spin transfer torque MRAM memory cell with in-stack thermal barriers
US10079337B2 (en) Double magnetic tunnel junction with dynamic reference layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant