JP2010187478A - 直列共振コンバータの制御手段 - Google Patents
直列共振コンバータの制御手段 Download PDFInfo
- Publication number
- JP2010187478A JP2010187478A JP2009030194A JP2009030194A JP2010187478A JP 2010187478 A JP2010187478 A JP 2010187478A JP 2009030194 A JP2009030194 A JP 2009030194A JP 2009030194 A JP2009030194 A JP 2009030194A JP 2010187478 A JP2010187478 A JP 2010187478A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transformer
- inductor
- capacitor
- primary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】直列共振コンバータ1は、トランスTの1次側に設けられてハーフブリッジ回路を形成するスイッチ素子Q1、Q2と、トランスTの2次側に設けられてトランスの2次側に生じる起電力を整流するダイオードD1、D2と、ダイオードD1に流れる電流を検出する第1電流検出部21と、ダイオードD2に流れる電流を検出する第2電流検出部22と、を備える。この直列共振コンバータ1では、ダイオードD1に電流が流れ始めたことを検出すると、スイッチ素子Q2をオフ状態とし、ダイオードD2に電流が流れ始めたことを検出すると、スイッチ素子Q1をオフ状態とする。
【選択図】図1
Description
(1)本発明は、トランスと、前記トランスの1次巻線と直列接続されたインダクタおよびキャパシタと、前記トランスの1次巻線と前記インダクタと前記キャパシタとに第1電圧または第2電圧を印加する電圧印加手段と、交互に導通する第1の整流素子および第2の整流素子を含んで構成され、前記トランスの2次巻線の電圧を整流および平滑化する整流平滑手段と、を備えた直列共振コンバータにおいて、前記電圧印加手段を制御する制御手段であって、前記第1の整流素子に電流が流れたか否かと、前記第2の整流素子に電流が流れたか否かと、を検出する電流検出部を備え、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第1電圧を印加した場合には、前記第1の整流素子が導通し、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第2電圧を印加した場合には、前記第2の整流素子が導通し、前記電流検出部により前記第1の整流素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第2電圧の印加を停止し、前記電流検出部により前記第2の整流素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第1電圧の印加を停止することを特徴とする直列共振コンバータの制御手段を提案している。
図1は、本発明の第1実施形態に係る直列共振コンバータ1の回路図である。直列共振コンバータ1は、図14に示した従来例に係る直列共振コンバータ100とは、ダイオードD1のアノードと出力端子OUT2とを第1電流検出部21を介して接続する点と、ダイオードD2のアノードと出力端子OUT2とを第2電流検出部22を介して接続する点と、が異なる。なお、直列共振コンバータ1において、直列共振コンバータ100と同一構成要件については、同一符号を付し、その説明を省略する。
図6は、本発明の第2実施形態に係る直列共振コンバータ1Aの回路図である。直列共振コンバータ1Aは、図1に示した本発明の第1実施形態に係る直列共振コンバータ1とは、キャパシタC2を備えない点が異なる。なお、直列共振コンバータ1Aにおいて、直列共振コンバータ1と同一構成要件については、同一符号を付し、その説明を省略する。
図7は、本発明の第3実施形態に係る直列共振コンバータ1Bの回路図である。直列共振コンバータ1Bは、図1に示した本発明の第1実施形態に係る直列共振コンバータ1とは、キャパシタC1を備えない点が異なる。なお、直列共振コンバータ1Bにおいて、直列共振コンバータ1と同一構成要件については、同一符号を付し、その説明を省略する。
図8は、本発明の第4実施形態に係る直列共振コンバータ1Cの回路図である。直列共振コンバータ1Cは、図1に示した本発明の第1実施形態に係る直列共振コンバータ1とは、スイッチ素子Q1A、Q1Bを備える点と、キャパシタC1、C2の代わりにキャパシタC1Aを備える点と、が異なる。なお、直列共振コンバータ1Cにおいて、直列共振コンバータ1と同一構成要件については、同一符号を付し、その説明を省略する。
図9は、本発明の第5実施形態に係る直列共振コンバータ1Dの回路図である。直列共振コンバータ1Dは、図1に示した本発明の第1実施形態に係る直列共振コンバータ1とは、ダイオードD1A、D2Aを備える点と、トランスTの第1の2次巻線T2および第2の2次巻線T3の代わりにトランスTの2次巻線T4を備える点と、が異なる。なお、直列共振コンバータ1Dにおいて、直列共振コンバータ1と同一構成要件については、同一符号を付し、その説明を省略する。
図10は、本発明の第6実施形態に係る直列共振コンバータ1Eの回路図である。直列共振コンバータ1Eは、図1に示した本発明の第1実施形態に係る直列共振コンバータ1とは、インダクタL1の代わりにインダクタL1A、L1Bを備える点が異なる。なお、直列共振コンバータ1Eにおいて、直列共振コンバータ1と同一構成要件については、同一符号を付し、その説明を省略する。
図11は、本発明の第7実施形態に係る直列共振コンバータ1Fの回路図である。直列共振コンバータ1Fは、図1に示した本発明の第1実施形態に係る直列共振コンバータ1とは、インダクタL2を備える点が異なる。なお、直列共振コンバータ1Fにおいて、直列共振コンバータ1と同一構成要件については、同一符号を付し、その説明を省略する。
図12は、本発明の第8実施形態に係る直列共振コンバータ1Gの回路図である。直列共振コンバータ1Gは、図1に示した本発明の第1実施形態に係る直列共振コンバータ1とは、スイッチ素子Q3、Q4を備える点と、第1電流検出部および第2電流検出部の動作と、が異なる。なお、直列共振コンバータ1Gにおいて、直列共振コンバータ1と同一構成要件については、同一符号を付し、その説明を省略する。
図13は、本発明の第9実施形態に係る直列共振コンバータ1Hの回路図である。直列共振コンバータ1Hは、図12に示した本発明の第8実施形態に係る直列共振コンバータ1Gとは、スイッチ素子Q3、Q4の向きと、ダイオードD1、D2の向きと、が異なる。なお、直列共振コンバータ1Hにおいて、直列共振コンバータ1Gと同一構成要件については、同一符号を付し、その説明を省略する。
21、21A;第1電流検出部
22、22A;第2電流検出部
111;第1の制御部
131;第2の制御部
C1、C2、C3;キャパシタ
D1、D2、D1A、D2A;ダイオード
L1、L1A、L1B、L2;インダクタ
Q1、Q2、Q1A、Q2A、Q3、Q4;スイッチ素子
T;トランス
Claims (14)
- トランスと、
前記トランスの1次巻線と直列接続されたインダクタおよびキャパシタと、
前記トランスの1次巻線と前記インダクタと前記キャパシタとに第1電圧または第2電圧を印加する電圧印加手段と、
交互に導通する第1の整流素子および第2の整流素子を含んで構成され、前記トランスの2次巻線の電圧を整流および平滑化する整流平滑手段と、
を備えた直列共振コンバータにおいて、前記電圧印加手段を制御する制御手段であって、
前記第1の整流素子に電流が流れたか否かと、前記第2の整流素子に電流が流れたか否かと、を検出する電流検出部を備え、
前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第1電圧を印加した場合には、前記第1の整流素子が導通し、
前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第2電圧を印加した場合には、前記第2の整流素子が導通し、
前記電流検出部により前記第1の整流素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第2電圧の印加を停止し、
前記電流検出部により前記第2の整流素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第1電圧の印加を停止することを特徴とする直列共振コンバータの制御手段。 - トランスと、
前記トランスの1次巻線と直列接続されたキャパシタと、
前記トランスの2次巻線と直列接続されたインダクタと、
前記トランスの1次巻線と前記インダクタと前記キャパシタとに第1電圧または第2電圧を印加する電圧印加手段と、
交互に導通する第1の整流素子および第2の整流素子を含んで構成され、前記トランスの2次巻線の電圧を整流および平滑化する整流平滑手段と、
を備えた直列共振コンバータにおいて、前記電圧印加手段を制御する制御手段であって、
前記第1の整流素子に電流が流れたか否かと、前記第2の整流素子に電流が流れたか否かと、を検出する電流検出部を備え、
前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第1電圧を印加した場合には、前記第1の整流素子が導通し、
前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第2電圧を印加した場合には、前記第2の整流素子が導通し、
前記電流検出部により前記第1の整流素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第2電圧の印加を停止し、
前記電流検出部により前記第2の整流素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第1電圧の印加を停止することを特徴とする直列共振コンバータの制御手段。 - 前記電流検出部は、前記第1の整流素子の両端の電圧と、前記第2の整流素子の両端の電圧と、を検出する電圧検出部を備えることを特徴とする請求項1または2に記載の直列共振コンバータの制御手段。
- 前記電流検出部により前記第1の整流素子に電流が流れたことを検出し、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第2電圧の印加を停止した際に、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第1電圧を印加する第1期間を、前記第2電圧を印加していた期間と同一となるように設定し、
前記電流検出部により前記第2の整流素子に電流が流れたことを検出し、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第1電圧の印加を停止した際に、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第2電圧を印加する第2期間を、前記第1電圧を印加していた期間と同一となるように設定することを特徴とする請求項1乃至3のいずれかに記載の直列共振コンバータの制御手段。 - トランスと、
前記トランスの1次巻線と直列接続されたインダクタおよびキャパシタと、
前記トランスの1次巻線と前記インダクタと前記キャパシタとに第1電圧または第2電圧を印加する電圧印加手段と、
交互に導通する第1の整流素子および第2の整流素子と、前記第1の整流素子と並列接続された第1のスイッチ素子と、前記第2の整流素子と並列接続された第2のスイッチ素子と、を含んで構成され、前記トランスの2次巻線の電圧を整流および平滑化する整流平滑手段と、
を備えた直列共振コンバータにおいて、前記電圧印加手段を制御する制御手段であって、
前記第1の整流素子に電流が流れたか否かと前記第2の整流素子に電流が流れたか否かと、または、前記第1のスイッチ素子に電流が流れたか否かと前記第2のスイッチ素子に電流が流れたか否かと、を検出する電流検出部を備え、
前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第1電圧を印加した場合には、前記第1の整流素子が導通するとともに、前記第1のスイッチ素子に電流が流れ、
前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第2電圧を印加した場合には、前記第2の整流素子が導通するとともに、前記第2のスイッチ素子に電流が流れ、
前記電流検出部により前記第1の整流素子または前記第1のスイッチ素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第2電圧の印加を停止し、
前記電流検出部により前記第2の整流素子または前記第2のスイッチ素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第1電圧の印加を停止することを特徴とする直列共振コンバータの制御手段。 - トランスと、
前記トランスの1次巻線と直列接続されたインダクタおよびキャパシタと、
前記トランスの1次巻線と前記インダクタと前記キャパシタとに第1電圧または第2電圧を印加する電圧印加手段と、
第1の整流素子を内蔵する第1のスイッチ素子と、第2の整流素子を内蔵する第2のスイッチ素子と、含んで構成され、前記トランスの2次巻線の電圧を整流および平滑化する整流平滑手段と、
を備えた直列共振コンバータにおいて、前記電圧印加手段を制御する制御手段であって、
前記第1の整流素子に電流が流れたか否かと前記第2の整流素子に電流が流れたか否かと、または、前記第1のスイッチ素子に電流が流れたか否かと前記第2のスイッチ素子に電流が流れたか否かと、を検出する電流検出部を備え、
前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第1電圧を印加した場合には、前記第1の整流素子が導通するとともに、前記第1のスイッチ素子に電流が流れ、
前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第2電圧を印加した場合には、前記第2の整流素子が導通するとともに、前記第2のスイッチ素子に電流が流れ、
前記電流検出部により前記第1の整流素子または前記第1のスイッチ素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第2電圧の印加を停止し、
前記電流検出部により前記第2の整流素子または前記第2のスイッチ素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第1電圧の印加を停止することを特徴とする直列共振コンバータの制御手段。 - 前記電流検出部は、前記第1の整流素子の両端の電圧と前記第2の整流素子の両端の電圧と、または、前記第1のスイッチ素子の入力端子および出力端子の電圧と前記第2のスイッチ素子の入力端子および出力端子の電圧と、を検出する電圧検出部を備えることを特徴とする請求項5または6に記載の直列共振コンバータの制御手段。
- 前記電流検出部により前記第1の整流素子または前記第1のスイッチ素子に電流が流れたことを検出し、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第2電圧の印加を停止した際に、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第1電圧を印加する第1期間を、前記第2電圧を印加していた期間と同一となるように設定し、
前記電流検出部により前記第2の整流素子または前記第2のスイッチ素子に電流が流れたことを検出し、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに対する前記第1電圧の印加を停止した際に、前記電圧印加手段を制御して前記トランスの1次巻線と前記インダクタと前記キャパシタとに前記第2電圧を印加する第2期間を、前記第1電圧を印加していた期間と同一となるように設定することを特徴とする請求項5乃至7のいずれかに記載の直列共振コンバータの制御手段。 - 前記インダクタは、前記トランスの漏れインダクタンスを用いて設けられることを特徴とする請求項1乃至8のいずれかに記載の直列共振コンバータの制御手段。
- トランスと、
前記トランスの1次巻線と直列接続された第1のインダクタおよびキャパシタと、
前記トランスの1次巻線と並列接続された第2のインダクタと、
前記トランスの1次巻線と前記第1のインダクタと前記第2のインダクタと前記キャパシタとに第1電圧または第2電圧を印加する電圧印加手段と、
交互に導通する第1の整流素子および第2の整流素子を含んで構成され、前記トランスの2次巻線の電圧を整流および平滑化する整流平滑手段と、
を備えた直列共振コンバータにおいて、前記電圧印加手段を制御する制御手段であって、
前記第1の整流素子に電流が流れたか否かと、前記第2の整流素子に電流が流れたか否かと、を検出する電流検出部を備え、
前記電圧印加手段を制御して前記トランスの1次巻線と前記第1のインダクタと前記第2のインダクタと前記キャパシタとに前記第1電圧を印加した場合には、前記第1の整流素子が導通し、
前記電圧印加手段を制御して前記トランスの1次巻線と前記第1のインダクタと前記第2のインダクタと前記キャパシタとに前記第2電圧を印加した場合には、前記第2の整流素子が導通し、
前記電流検出部により前記第1の整流素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記第1のインダクタと前記第2のインダクタと前記キャパシタとに対する前記第2電圧の印加を停止し、
前記電流検出部により前記第2の整流素子に電流が流れたことを検出すると、前記電圧印加手段を制御して前記トランスの1次巻線と前記第1のインダクタと前記第2のインダクタと前記キャパシタとに対する前記第1電圧の印加を停止することを特徴とする直列共振コンバータの制御手段。 - 前記電流検出部は、前記第1の整流素子の両端の電圧と、前記第2の整流素子の両端の電圧と、を検出する電圧検出部を備えることを特徴とする請求項10に記載の直列共振コンバータの制御手段。
- 前記電流検出部により前記第1の整流素子に電流が流れたことを検出し、前記電圧印加手段を制御して前記トランスの1次巻線と前記第1のインダクタと前記第2のインダクタと前記キャパシタとに対する前記第2電圧の印加を停止した際に、前記電圧印加手段を制御して前記トランスの1次巻線と前記第1のインダクタと前記第2のインダクタと前記キャパシタとに前記第1電圧を印加する第1期間を、前記第2電圧を印加していた期間と同一となるように設定し、
前記電流検出部により前記第2の整流素子に電流が流れたことを検出し、前記電圧印加手段を制御して前記トランスの1次巻線と前記第1のインダクタと前記第2のインダクタと前記キャパシタとに対する前記第1電圧の印加を停止した際に、前記電圧印加手段を制御して前記トランスの1次巻線と前記第1のインダクタと前記第2のインダクタと前記キャパシタとに前記第2電圧を印加する第2期間を、前記第1電圧を印加していた期間と同一となるように設定することを特徴とする請求項10または11に記載の直列共振コンバータの制御手段。 - 前記第1のインダクタは、前記トランスの漏れインダクタンスを用いて設けられることを特徴とする請求項10乃至12のいずれかに記載の直列共振コンバータの制御手段。
- 前記第1期間を開始してから所定時間が経過するまでと、前記第2期間を開始してから所定時間が経過するまでと、に所定の不感期間を設けることを特徴とする請求項4、8、または12のいずれかに記載の直列共振コンバータの制御手段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030194A JP5220646B2 (ja) | 2009-02-12 | 2009-02-12 | 直列共振コンバータの制御手段 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030194A JP5220646B2 (ja) | 2009-02-12 | 2009-02-12 | 直列共振コンバータの制御手段 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010187478A true JP2010187478A (ja) | 2010-08-26 |
JP5220646B2 JP5220646B2 (ja) | 2013-06-26 |
Family
ID=42767785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009030194A Expired - Fee Related JP5220646B2 (ja) | 2009-02-12 | 2009-02-12 | 直列共振コンバータの制御手段 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5220646B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012056283A1 (ja) * | 2010-10-25 | 2012-05-03 | パナソニック株式会社 | 電源装置 |
JP2013099037A (ja) * | 2011-10-28 | 2013-05-20 | Murata Mfg Co Ltd | スイッチング電源装置 |
US9853568B2 (en) | 2013-11-27 | 2017-12-26 | Mitsubishi Electric Corporation | Power conversion device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63194570A (ja) * | 1987-02-04 | 1988-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 直列共振コンバ−タ |
JPH10164837A (ja) * | 1996-11-26 | 1998-06-19 | Sony Corp | 電源装置 |
JP2005073372A (ja) * | 2003-08-22 | 2005-03-17 | Sony Corp | スイッチング電源回路 |
JP2006174571A (ja) * | 2004-12-15 | 2006-06-29 | Fuji Electric Device Technology Co Ltd | 電流共振コンバータ |
-
2009
- 2009-02-12 JP JP2009030194A patent/JP5220646B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63194570A (ja) * | 1987-02-04 | 1988-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 直列共振コンバ−タ |
JPH10164837A (ja) * | 1996-11-26 | 1998-06-19 | Sony Corp | 電源装置 |
JP2005073372A (ja) * | 2003-08-22 | 2005-03-17 | Sony Corp | スイッチング電源回路 |
JP2006174571A (ja) * | 2004-12-15 | 2006-06-29 | Fuji Electric Device Technology Co Ltd | 電流共振コンバータ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012056283A1 (ja) * | 2010-10-25 | 2012-05-03 | パナソニック株式会社 | 電源装置 |
JP2012095389A (ja) * | 2010-10-25 | 2012-05-17 | Panasonic Corp | 電源装置 |
US9166482B2 (en) | 2010-10-25 | 2015-10-20 | Panasonic Intellectual Property Management Co., Ltd. | Power supply device for converting AC power from a commercial power supply into DC power |
JP2013099037A (ja) * | 2011-10-28 | 2013-05-20 | Murata Mfg Co Ltd | スイッチング電源装置 |
US9853568B2 (en) | 2013-11-27 | 2017-12-26 | Mitsubishi Electric Corporation | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP5220646B2 (ja) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9379630B2 (en) | Control circuit for a synchronous rectification circuit, LLC resonant converter and associated method | |
US20180159437A1 (en) | Control method and control apparatus for flyback circuit | |
US10892687B2 (en) | Asymmetric power converter, power converters, and operating power converters | |
US8837174B2 (en) | Switching power-supply apparatus including switching elements having a low threshold voltage | |
US8964414B2 (en) | DC power supply including resonant circuit for reducing switching losses | |
TWI467909B (zh) | DC-DC converters and vehicles | |
KR102193418B1 (ko) | 니어 밸리 스위칭을 갖는 전원 공급장치 | |
CN102396140B (zh) | 开关电源装置 | |
CN102396139B (zh) | 开关电源装置 | |
JP6859034B2 (ja) | 共振変換器における同期整流のための回路および方法 | |
TWI593225B (zh) | 同步整流控制器、控制方法、以及同步整流電路 | |
IT201900006000A1 (it) | Un procedimento per operare un convertitore flyback avente un clamp attivo, corrispondente circuito di controllo e convertitore flyback | |
CN106300921B (zh) | 同步整流管驱动方法、同步整流管电路和开关电源 | |
JP5194600B2 (ja) | スイッチング電源装置 | |
JP2015122946A (ja) | 同期整流器及びそれを制御する方法 | |
JP5220646B2 (ja) | 直列共振コンバータの制御手段 | |
JP5241571B2 (ja) | スイッチング電源装置 | |
JP5303869B2 (ja) | Dc−dcコンバータ | |
JP4110477B2 (ja) | Dc−dcコンバータ | |
JP6461043B2 (ja) | ダブルエンド絶縁型のスイッチング電源装置及びその制御方法 | |
JP4013952B2 (ja) | Dc−dcコンバータ | |
TW201826682A (zh) | 主動箝位式轉換器及其控制方法 | |
US20150117069A1 (en) | Power supply apparatus and method of controlling the same | |
JP4811720B2 (ja) | 電子トランス | |
JP2011167033A (ja) | 共振型コンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130306 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5220646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |