JP2010187239A - Ａｄ変換器及びこれを用いた固体撮像素子 - Google Patents

Abstract

【課題】ＡＤ変換に用いるコンパレータの入力側にサンプリングスイッチを設けた構成を採用しつつ、より高いＡＤ変換精度でデジタル値を得る。
【解決手段】ＡＤ変換器は、コンパレータＣＯＭと、コンパレータＣＯＭの＋入力端子に接続されたサンプリングスイッチＳＷ１とを備える。サンプリングスイッチＳＷ１は、ゲート６０と一方のソース／ドレイン６２との間の容量ＣＰが他方のソース／ドレイン６１よりも小さいＭＯＳトランジスタからなる。サンプリングスイッチＳＷ１の一方のソース／ドレイン６２がコンパレータＣＯＭの＋入力端子に接続される。
【選択図】図３

Description

本発明は、ＡＤ変換器及びこれを用いた固体撮像素子に関するものである。

所定情報を含むアナログの情報信号と前記情報信号から差し引くべき基準成分を含むアナログの基準信号との差分に応じたデジタル値を得るＡＤ（アナログ−デジタル）変換器として、例えば、下記特許文献１の図１３に開示された固体撮像素子で用いられたＡＤ変換器（以下、「第１の従来のＡＤ変換器」と呼ぶ。）や、下記特許文献１の図１等に開示された固体撮像素子で用いられたＡＤ変換器（以下、「第２の従来のＡＤ変換器」と呼ぶ。）が提案されている。固体撮像素子では、画素で光電変換された光情報を含む光信号が前記情報信号に相当する。なお、特許文献１では、前記情報信号を信号成分と呼び、前記基準信号を基準成分と呼んでいる。

前記第１の従来のＡＤ変換器では、情報信号と参照信号としての漸次変化するランプ信号とをコンパレータで比較し、両者が一致するまでの経過時間に応じたカウント値（情報信号に応じたデジタル値）を得る一方で、基準信号とランプ信号とを前記コンパレータで比較し、両者が一致するまでの経過時間に応じたカウント値（基準信号に応じたデジタル値）を取得し、得られた両方のデジタル値の差を取っている。

前記第２の従来のＡＤ変換器では、情報信号（又は基準信号）とランプ信号とをコンパレータで比較し、両者が一致するまでの経過時間に応じたアップ（又はダウン）カウントによるカウント値を一旦得た後、基準信号（又は情報信号）とランプ信号とを前記コンパレータで比較し、両者が一致するまでの経過時間に応じたダウン（又はアップ）カウントを先のカウント値に対して行うことで、情報信号と基準信号との差分に応じたデジタル値を得ている。

このように、前記第１及び第２の従来のＡＤ変換器ではいずれも、情報信号とランプ信号とをコンパレータで比較する一方で、それとは別に、基準信号とランプ信号とを前記コンパレータで比較している。

そして、前記第１及び第２の従来のＡＤ変換器ではいずれも、コンパレータの入力側にはスイッチは配置されていない。

特許文献１に開示された固体撮像素子では、前記第１又は第２のＡＤ変換器が、対応する列の画素の出力信号が供給される各垂直信号線に対応して設けられている。このような固体撮像素子によれば、ＡＤ変換による高速な信号読み出し等とノイズ成分等の除去とを、同時に達成することができる。
特開２００５−３０３６４８号公報

しかしながら、ＡＤ変換に用いるコンパレータの入力側にサンプリングスイッチを設けた構成を採用した場合には、前記第１及び第２の従来のＡＤ変換器に比べて、より優れたＡＤ変換器を構築できることが、判明した。

ところが、そのようなサンプリングスイッチを通常のＭＯＳトランジスタで構成すると、それに起因してＡＤ変換精度が低下してしまうことが、判明した。

本発明は、このような事情に鑑みてなされたもので、ＡＤ変換に用いるコンパレータの入力側にサンプリングスイッチを設けた構成を採用しつつ、より高いＡＤ変換精度でデジタル値を得ることができるＡＤ変換器及びこれを用いた固体撮像素子を提供することを目的とする。

前記課題を解決するための手段として、以下の各態様を提示する。第１の態様によるＡＤ変換器は、第１の入力部の信号と第２の入力部の信号とを比較してその比較結果を示す信号を出力部から出力するコンパレータと、ゲートと一方のソース／ドレインとの間の容量が前記ゲートと他方のソース／ドレインとの間の容量よりも小さいＭＯＳトランジスタからなり、前記一方のソース／ドレインが前記コンパレータの前記第１の入力部に接続された第１のサンプリングスイッチと、を備えたものである。

第２の態様によるＡＤ変換器は、第１の入力部の信号と第２の入力部の信号とを比較してその比較結果を示す信号を出力部から出力するコンパレータと、ゲートと一方のソース／ドレインとの間の容量が前記ゲートと他方のソース／ドレインとの間の容量よりも小さいＭＯＳトランジスタからなり、前記一方のソース／ドレインが前記コンパレータの前記第１の入力部に接続された第１のサンプリングスイッチと、アナログの情報信号を前記第１のサンプリングスイッチを介してサンプリングして前記情報信号と漸次変化するランプ信号とが重畳した重畳信号を得て前記重畳信号を前記コンパレータの前記第１の入力部に供給する第１の容量と、アナログの基準信号をサンプリングして前記基準信号を前記コンパレータの前記第２の入力部に供給する第２の容量と、を備えたものである。この第２の態様によるＡＤ変換器は、前記情報信号と前記基準信号との差分に応じたデジタル値を得るＡＤ変換器であってもよい。

第３の態様によるＡＤ変換器は、前記第２の態様において、前記ランプ信号の変化開始時点から前記コンパレータの前記出力部の信号の反転時点までの経過時間に応じたカウント値を得る計時部を備えたものである。

第４の態様によるＡＤ変換器は、前記第３の態様において、前記計時部は、前記変化開始時点からクロック信号をカウントするカウンタと、前記カウンタのカウント値が入力され前記反転時点における前記カウント値をラッチするラッチ回路と、を有するものである。

第５の態様によるＡＤ変換器は、前記第２乃至第４のいずれかの態様において、前記重畳信号には、前記情報信号及び前記ランプ信号の他に一定レベルも重畳されるものである。

第６の態様によるＡＤ変換器は、前記第２乃至第５のいずれかの態様において、前記ランプ信号を発生するランプ信号発生部と、前記ランプ信号発生部の出力部と一定電位が供給される部位とを切り替えて前記第１の容量の一方電極に接続する切り替え部と、を備え、前記第１の容量の他方電極は、前記第１のサンプリングスイッチと前記コンパレータの前記第１の入力部との間に接続されたものである。

第７の態様によるＡＤ変換器は、前記第２乃至第６のいずれかの態様において、前記基準信号が供給される部位と前記コンパレータの前記第２の入力部との間に接続された第２のサンプリングスイッチを備え、前記第２の容量の一方電極は、前記第２のサンプリングスイッチと前記コンパレータの前記第２の入力部との間に接続されたものである。

第８の態様によるＡＤ変換器は、前記第２乃至第６のいずれかの態様において、前記コンパレータは、前記第１の入力部の信号と前記第２の入力部の信号とを比較してその比較結果を示す信号を前記出力部から出力するコンパレータ動作と切り替えて、前記第１の入力部の信号に従ったボルテージフォロワ出力信号を前記出力部に出力するボルテージフォロワ動作を行い得るように構成され、前記ボルテージフォロワ動作時に、前記コンパレータの前記第１の入力部に前記基準信号が入力されるとともに、前記コンパレータの前記出力部からのボルテージフォロワ出力信号となった前記基準信号が前記第２の容量に蓄積されるものである。

第９の態様によるＡＤ変換器は、前記第８の態様において、前記基準信号が供給される部位が前記情報信号が供給される前記部位と同一であり、前記コンパレータの前記第１の入力部に対する前記基準信号の入力は、前記第１のサンプリングスイッチを介して行われるものである。

第１０の態様によるＡＤ変換器は、前記第８又は第９の態様において、前記コンパレータの前記第２の入力部と前記コンパレータの前記出力部との間を、前記コンパレータ動作時に開放するとともに前記ボルテージフォロワ動作時に接続する帰還スイッチを、備え、前記第２の容量の一方電極は、前記帰還スイッチと前記コンパレータの前記第２の入力部との間に接続されたものである。

第１１の態様によるＡＤ変換器は、前記第８乃至第１０のいずれかの態様において、前記コンパレータ動作時にオフされるとともに前記ボルテージフォロワ動作時にオンされるスイッチと発振防止用容量との直列回路であって、前記コンパレータの所定の２つの部位間に接続された直列回路を、備えたものである。

第１２の態様による固体撮像素子は、２次元に配置され入射光を光電変換する複数の画素と、前記第１乃至第１１のいずれかの態様によるＡＤ変換器と、を備え、前記情報信号が、前記複数の画素のうちの少なくとも１つの画素で光電変換された光情報を含む光信号であるものである。

第１３の態様による固体撮像素子は、前記第１２の態様において、前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される垂直信号線を備え、前記ＡＤ変換器は前記各垂直信号線に対応して設けられたものである。

第１４の態様による固体撮像素子は、前記第１３の態様において、前記各ＡＤ変換器の一部の要素が、前記各ＡＤ変換器に対して共通に１つ設けられたものである。

第１５の態様による固体撮像素子は、前記第１３又は第１４の態様において、[1]前記各垂直信号線に対応して設けられ対応する垂直信号線の信号を処理して前記情報信号及び前記基準信号を得る信号処理部を備え、[2]前記各信号処理部は、非反転入力部に前記所定電位が印加された演算増幅器、入力容量、帰還容量、及び、クランプ制御信号に応じてオンオフするクランプ制御スイッチを有し、[3]前記各信号処理部において、（i）対応する垂直信号線が前記入力容量を介して前記演算増幅器の反転入力部に接続され、（ii）前記演算増幅器の前記反転入力部と前記演算増幅器の出力部との間に前記帰還容量及び前記クランプ制御スイッチが並列に接続され、（iii）前記演算増幅器の出力部から前記基準信号及び前記情報信号が出力されるものである。

本発明によれば、ＡＤ変換に用いるコンパレータの入力側にサンプリングスイッチを設けた構成を採用しつつ、より高いＡＤ変換精度でデジタル値を得ることができるＡＤ変換器及びこれを用いた固体撮像素子を提供することができる。

以下、本発明によるＡＤ変換器及びこれを用いた固体撮像素子について、図面を参照して説明する。

［第１の実施の形態］
図１は、本発明の第１の実施の形態による固体撮像素子１を示す概略構成図である。本実施の形態による固体撮像素子１は、ＣＭＯＳイメージセンサとして構成されている。

図１に示すように、本実施の形態による固体撮像素子１は、２次元状に配置された複数の画素２（図１では、４×４個の画素２を示す。）からなる画素アレイ部３と、画素２の各列に対応して設けられ対応する列の画素２の出力信号が供給される垂直信号線４と、各垂直信号線４に設けられた定電流源５と、垂直走査回路６と、各垂直信号線４に設けられたカラム回路７と、ランプ信号発生回路８と、カウンタ９と、制御パルス発生回路１０と、水平走査回路１１と、出力回路１２とを備えている。

図２は、図１中の１つの画素２を示す回路図である。各画素２は、一般的なＣＭＯＳイメージセンサと同様に、入射光に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、前記電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部としてのフローティングディフュージョンＦＤと、フローティングディフュージョンＦＤの電位に応じた信号を出力する増幅部としての増幅トランジスタＡＭＰと、フォトダイオードＰＤからフローティングディフュージョンＦＤに電荷を転送する転送トランジスタＴＸと、フローティングディフュージョンＦＤの電位をリセットするリセットトランジスタＲＥＳと、読み出し行を選択するための選択トランジスタＳＥＬとを有し、図２に示すように接続されている。図２において、Ｖｄｄは電源電位である。

転送トランジスタＴＸのゲートは、行毎に制御線２０に共通に接続されている。制御線２０は、垂直走査回路６からの転送トランジスタＴＸを制御する制御信号φＴＸを、転送トランジスタＴＸに供給する。リセットトランジスタＲＥＳのゲートは、行毎に制御線２１に共通に接続されている。制御線２１は、垂直走査回路６からのリセットトランジスタＲＥＳを制御する制御信号φＲＳＴを、リセットトランジスタＲＥＳに供給する。選択トランジスタＳＥＬのゲートは、行毎に制御線２２に共通に接続されている。制御線２２は、垂直走査回路６からの選択トランジスタＳＥＬを制御する制御信号φＳＥＬを、選択トランジスタＳＥＬに供給する。各画素２の選択トランジスタＳＥＬのソースは、列毎に垂直信号線４に共通に接続されている。図２において、２３は電源電位Ｖｄｄを供給する電源線である。垂直信号線４に定電流源５が接続されていることによって、増幅トランジスタＡＭＰは、ソースフォロワ回路として動作する。

垂直走査回路６は、画素２の行毎に、制御信号φＳＥＬ，φＲＳＴ，φＴＸをそれぞれ出力し、画素アレイ部３の行アドレスや垂直走査の周知の制御を行う。この制御によって、各垂直信号線４には、それに対応する列の画素２の出力信号（アナログ信号）が供給される。なお、図２において制御信号に付した（ｎ）はその制御信号がｎ行目の信号であることを示している。

画素２の出力信号には、一般的なＣＭＯＳイメージセンサと同様に、所定情報を含む情報信号に相当する光信号と、前記情報信号から差し引くべき基準成分を含む基準信号に相当するダーク信号とがある。前記光信号は、画素２で光電変換された光情報を含む信号である。具体的には、本実施の形態では、ダーク信号は、フローティングディフュージョンＦＤがリセットされたときに画素２から出力される信号であり、光信号は、フォトダイオードＦＤの信号電荷がフローティングディフュージョンＦＤに転送されたときに画素２から出力される信号であり、ダーク信号が重畳された信号である。

各カラム回路７は、垂直信号線４の信号を反転増幅するカラムアンプＣＡＭＰを有している。以下の説明では、カラムアンプＣＡＭＰの出力信号Ｖｃａｍｐのうち、垂直信号線４に供給された光信号がカラムアンプＣＡＭＰで反転増幅された後の信号も光信号と呼び、その信号及び電位をＶｓで示す。また、カラムアンプＣＡＭＰの出力信号Ｖｃａｍｐのうち、垂直信号線４に供給されたダーク信号がカラムアンプＣＡＭＰで反転増幅された後の信号もダーク信号と呼び、その信号及び電位をＶｄで示す。

各カラム回路７におけるカラムアンプＣＡＭＰ以外の要素が、ランプ信号発生回路８及びカウンタ９と共に、ＡＤ変換器を構成している。ランプ信号発生回路８及びカウンタ９は、全ての列について共通して１つ設けられている。したがって、本実施の形態では、各垂直信号線４に対応してそれぞれ１つずつＡＤ変換器が設けられているが、各ＡＤ変換器の構成要素のうちのランプ信号発生回路８及びカウンタ９については、全てのＡＤ変換器によって共有されている。各ＡＤ変換器は、対応する垂直信号線４に設けられたカラムアンプＣＡＭＰから出力される光信号Ｖｓとダーク信号Ｖｄとの差分に応じたデジタル値を得る。ＡＤ変換器の詳細な構成及び動作については、後述する。

水平走査回路１１は、水平走査のための制御信号を各列のカラム回路７の後述するラッチ回路ＬＣＨに供給し、各ＡＤ変換器により得られた各列毎のｍビットのデジタル値（各カラム回路７のラッチ回路ＬＣＨにラッチされたカウント値）を順次ｍビットの水平信号線１３を介して出力回路１２に送出させる。出力回路１２は、受け取ったデジタル値を、例えばパラレル−シリアル変換してシリアルデジタル信号として、外部へ出力させる。

制御パルス発生回路１０は、外部から受け取った図示しないマスタークロックに基づいて、垂直走査回路６、ＡＤ変換器及び水平走査回路１１などの各動作に必要なクロック信号やタイミング信号を生成し、これらの信号を該当する回路部分に供給する。

図１中のＡＤ変換器（ランプ信号発生回路８、カウンタ９、及びカラム回路７におけるカラムアンプＣＡＭＰ以外の部分）の構成及びその作用を除いて、本実施の形態による固体撮像素子１の基本的な動作は、従来の一般的なＣＭＯＳイメージセンサと同様である。したがって、ここでは、その基本的な動作の説明は省略する。

図３は、図１中の１つのカラム回路７を示す拡大回路図である。以下に、図１及び図３を参照して、本実施の形態による固体撮像素子１で用いられているＡＤ変換器について説明する。

ランプ信号発生回路８は、後述する図５に示すようなランプ信号Ｖｒａｍｐを発生する。本実施の形態では、ランプ信号Ｖｒａｍｐは、初期レベルをＶｒａｍｐ０とし、制御パルス発生回路１０により指令された変化開始時点以降、初期レベルＶｒａｍｐ０から経過時間に比例して下がる電位となっている。なお、ランプ信号発生回路８は、一連のＡＤ変換動作が終了した後に制御パルス発生回路１０からの指令を受けて、ランプ信号Ｖｒａｍｐを初期レベルＶｒａｍｐ０に戻す。ランプ信号発生回路８が発生したランプ信号Ｖｒａｍｐは、各カラム回路７の後述する切り替えスイッチＳＷ３の端子ｂに供給される。なお、ランプ信号発生回路８の構成は何ら限定されず、例えば、カウンタ９のカウント値をＤＡ変換するＤＡ変換器を用いた構成を採用してもよいし、他の周知の種々の構成を採用してもよい。

カウンタ９は、制御パルス発生回路１０からの指令を受けて、カウント動作の開始及び停止を行い、カウント動作中に、制御パルス発生回路１０からのクロック信号をカウントし、ｎビットの信号線１５を介してｎビットのカウント値を各カラム回路７の後述するラッチ回路ＬＣＨに供給する。

各カラム回路７は、ランプ信号発生回路８及びカウンタ９以外のＡＤ変換器構成要素として、第１のサンプリングスイッチＳＷ１と、第２のサンプリングスイッチＳＷ２と、切り替えスイッチＳＷ３と、第１の容量Ｃ１と、第２の容量Ｃ２と、コンパレータＣＯＭと、ラッチ回路ＬＣＨと、出力スイッチＳＷ４とを有している。

コンパレータＣＯＭは、第１の入力部としての＋入力端子（非反転入力端子）と、第２の入力部としての−入力端子（反転入力端子）と、出力部としての出力端子とを有している。コンパレータＣＯＭは、＋入力端子の信号と−入力端子の信号とを比較して比較結果を示す信号を出力端子から出力するコンパレータ動作を行う。

第１の容量Ｃ１は、カラムアンプＣＡＭＰの出力信号Ｖｃａｍｐのうちの光信号Ｖｓをサンプリングして、光信号Ｖｓとランプ信号Ｖｒａｍｐとが重畳した重畳信号を、コンパレータＣＯＭの＋入力端子に供給する。本実施の形態では、重畳信号は｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝となっており、光信号Ｖｓ及びランプ信号Ｖｒａｍｐのみならず一定レベル（−Ｖｒｅｆ）も重畳されている。ここで、Ｖｒｅｆは、図１中の電位供給部１４により供給される一定電位である。また、第２の容量Ｃ２は、カラムアンプＣＡＭＰの出力信号Ｖｃａｍｐのうちのダーク信号Ｖｄをサンプリングして、ダーク信号ＶｄをコンパレータＣＯＭの−入力端子に供給する。

第１のサンプリングスイッチＳＷ１は、図４に示す構造を有するＭＯＳトランジスタで構成されている。図４は、第１のサンプリングスイッチＳＷ１を構成するＭＯＳトランジスタを模式的に示す概略断面図である。このＭＯＳトランジスタは、ＬＤＤ（Lightly Doped Drain）構造を有するｎＭＯＳトランジスタとして構成され、ゲート６０と、一方のソース／ドレイン６１と、他方のソース／ドレイン６２とを有している。ソース／ドレイン６１は、
Ｎ型拡散領域６１ａとそれよりも不純物濃度が低くＬＤＤ構造を構成するＮ型拡散領域６１ｂとから構成されている。同様に、ソース／ドレイン６２は、Ｎ型拡散領域６２ａとそれよりも不純物濃度が低くＬＤＤ構造を構成するＮ型拡散領域６２ｂとから構成されている。もっとも、本発明では、必ずしもＬＤＤ構造を採用する必要はない。図４において、６３はＰ型拡散領域、６４はシリコン酸化膜である。このＭＯＳトランジスタは、図４に示すように、ソース／ドレイン６２の方がソース／ドレイン６１よりもゲート６０とのオーバーラップが少なくなっている。その結果、ソース／ドレイン６２とゲート６０との間の寄生容量の方が、ソース／ドレイン６１とゲート６０との間の寄生容量よりも小さくなっている。両者のうち小さい方の寄生容量、すなわち、ソース／ドレイン６２とゲート６０との間の寄生容量に符号ＣＰを付しているが、大きい方の寄生容量の図示は省略している。この点は、図１及び図３についても同様である。このような構造を持ったＭＯＳトランジスタ自体は、公知である。なお、説明の便宜上、このような構造を持つＭＯＳトランジスタを、非対称性ソース／ドレインＭＯＳトランジスタと呼ぶ。

本実施の形態では、図１及び図３に示すように、第１のサンプリングスイッチＳＷ１の寄生容量の大きい側のソース／ドレイン６１がカラムアンプＣＡＭＰの出力端子に接続されている。第１のサンプリングスイッチＳＷ１の寄生容量の小さい側のソース／ドレイン６２が、コンパレータＣＯＭの＋入力端子に接続されている。各カラム回路７の第１のサンプリングスイッチＳＷ１のゲート６０は共通して接続され、そこには制御パルス発生回路１０からサンプリング制御信号φｓｓｐｌが供給される。第１のサンプリングスイッチＳＷ１は、サンプリング制御信号φｓｓｐｌがハイレベルのときにオンし、サンプリング制御信号φｓｓｐｌがローレベルのときにオフする。

なお、後述する各スイッチもＭＯＳトランジスタで構成することができるが、第１のサンプリングスイッチＳＷ１と異なり、非対称性ソース／ドレインＭＯＳトランジスタではない通常のＭＯＳトランジスタを用いて構成することができる。ただし、図面において、第１のサンプリングスイッチＳＷ１以外のスイッチについては、スイッチの記号を採用し、トランジスタの記号は採用していない。

切り替えスイッチＳＷ３は、ランプ信号発生回路８の出力部と電位供給部１４とを切り替えて第１の容量Ｃ１の一方電極（図中の左側電極）に接続する。切り替えスイッチＳＷ３は、端子ａ，ｂ，ｃと制御入力部とを有している。各カラム回路７の切り替えスイッチＳＷ３の制御入力部は共通に接続され、そこには制御パルス発生回路１０から制御信号φｒｍｐが供給される。制御信号φｒｍｐがハイレベルのときに切り替えスイッチＳＷ３の端子ａ，ｂ間がオンする一方で端子ａ，ｃ間がオフし、制御信号φｒｍｐがローレベルのときに切り替えスイッチＳＷ３の端子ａ，ｂ間がオフする一方で端子ａ，ｃ間がオンする。各カラム回路７の切り替えスイッチＳＷ３の端子ｂは共通に接続され、そこにはランプ信号発生回路８の出力部からランプ信号Ｖｒａｍｐが供給されている。各カラム回路７の切り替えスイッチＳＷ３の端子ｃは共通に接続され、そこには電位供給部１４から一定電位Ｖｒｅｆが供給されている。第１の容量Ｃ１の他方電極（図中の右側電極）は、第１のサンプリングスイッチＳＷ１とコンパレータＣＯＭの＋入力端子との間に接続されている。

第２のサンプリングスイッチＳＷ２は、カラムアンプＣＡＭＰの出力端子とコンパレータＣＯＭの−入力端子との間に接続されている。各カラム回路７の第２のサンプリングスイッチＳＷ２の制御入力部は共通して接続され、そこには制御パルス発生回路１０からサンプリング制御信号φｄｓｐｌが供給される。第２のサンプリングスイッチＳＷ２は、サンプリング制御信号φｄｓｐｌがハイレベルのときにオンし、サンプリング制御信号φｄｓｐｌがローレベルのときにオフする。第２の容量Ｃ２の一方電極（図中の左側電極）は、第２のサンプリングスイッチＳＷ２とコンパレータＣＯＭの−入力端子との間に接続されている。第２の容量Ｃ２の他方電極（図中の右側電極）は接地されている。

ラッチ回路ＬＣＨは、コンパレータＣＯＭの出力信号Ｖｏｕｔを出力スイッチＳＷ４を介してラッチ指令信号として受け、コンパレータＣＯＭの出力信号Ｖｏｕｔが反転した時点でカウンタ９から信号線１５を介して供給されているカウント値をラッチする。カウンタ９は、制御パルス発生回路１０からの指令によって、ランプ信号Ｖｒａｍｐの変化開始時点からカウント動作を開始する。したがって、ラッチ回路ＬＣＨによりラッチされたカウント値は、ランプ信号Ｖｒａｍｐの変化開始時点からコンパレータＣＯＭの出力信号Ｖｏｕｔの反転時点までの経過時間を示す。このように、ラッチ回路ＬＣＨ及びカウンタ９は、その経過時間に応じたカウント値を得る計時部を構成している。ラッチ回路ＬＣＨは、水平走査回路１１からの制御信号を受けて、ラッチしているカウント値を、ｍビットのデジタル値に変換してｍビットの水平信号線１３に介して出力回路１２に送出させる。

各カラム回路７の出力スイッチＳＷ４の制御入力部は共通して接続され、そこには制御パルス発生回路１０から制御信号φｏｕｔが供給される。出力スイッチＳＷ４は、制御信号φｏｕｔがハイレベルのときにオンし、制御信号φｏｕｔがローレベルのときにオフする。この出力スイッチＳＷ４は、不要なタイミングでコンパレータＣＯＭの出力信号Ｖｏｕｔがラッチ回路ＬＣＨに供給されてラッチ回路ＬＣＨに誤動作を引き起こす可能性をなくすために、設けられている。しかし、必ずしも出力スイッチＳＷ４を設ける必要はない。

図５は、本実施の形態による固体撮像素子１の動作（主に、ＡＤ変換動作）の一例を示すタイミングチャートである。図５は、垂直走査回路６の制御の結果、ある行の画素２の出力信号を反転増幅したカラムアンプＣＡＭＰの出力信号Ｖｃａｍｐとして、時点ｔ２まではダーク信号Ｖｄが得られ、時点ｔ２から時点ｔ３までの間に出力信号Ｖｃａｍｐが光信号Ｖｓに切り替わり、その後、光信号Ｖｓが得られる状況を示している。この例では、光信号Ｖｓは、比較的強い入射光に応じて、ダーク信号Ｖｄよりも比較的大きくなっている。図５は、この状況において、期間ｔ１−ｔ２期間においてサンプリングしたダーク信号Ｖｄと期間ｔ４−ｔ５においてサンプリングした光信号Ｖｓとの差分に応じたカウント値（デジタル値）を得る状況を示している。なお、この例では、ランプ信号発生回路８からのランプ信号Ｖｒａｍｐは、時点ｔ８まで初期レベルＶｒａｍｐ０のまま維持され、時点ｔ８以降は経過時間に比例して下がっている。時点ｔ８が、ランプ信号Ｖｒａｍｐの変化開始時点である。

時点ｔ１以前は、φｓｓｐｌがローレベルにされて第１のサンプリングスイッチＳＷ１がオフにされ、φｄｓｐｌがローレベルにされて第２のサンプリングスイッチＳＷ２がオフにされ、φｒａｍｐがローレベルにされて切り替えスイッチＳＷ３が端子ｃ側に切り替えられて一定電位Ｖｒｅｆが第１の容量Ｃ１の左側電極に印加され、φｏｕｔはローレベルにされて出力スイッチＳＷ４がオフにされている。

期間ｔ１−ｔ２において、φｄｓｐｌがハイレベルに変化し、第２のサンプリングスイッチＳＷ２がオンする。その結果、コンパレータＣＯＭの−入力端子の入力信号Ｖｉｎ−（第２の容量Ｃ２の左側電極の電位）は、このときのカラムアンプＣＡＭＰの出力信号Ｖｃａｍｐであるダーク信号Ｖｄとなり、電圧Ｖｄが第２の容量Ｃ２に蓄積される。

次に、時点ｔ２において、φｄｓｐｌがローレベルに戻り、第２のサンプリングスイッチＳＷ２がオフする。これにより、第２の容量Ｃ１の左側電極はカラムアンプＣＡＭＰの出力端子から切り離されるが、第２の容量Ｃ２は、電圧Ｖｄを保持し、コンパレータＣＯＭの−入力端子の入力信号Ｖｉｎ−はサンプリングした電位Ｖｄのまま維持される。なお、サンプリングされるダーク信号Ｖｄのレベルは時点ｔ２で定まる。

時点ｔ２から時点ｔ３の間にカラムアンプＣＡＭＰの出力信号Ｖｃａｍｐが光信号Ｖｓに切り替わった後に、期間ｔ４−ｔ５において、φｓｓｐｌがハイレベルに変化し、第１のサンプリングスイッチＳＷ１がオンする。その結果、コンパレータＣＯＭの＋入力端子の入力信号Ｖｉｎ＋（第１の容量Ｃ１の右側電極の電位）は、このときのカラムアンプＣＡＭＰの出力信号Ｖｃａｍｐである光信号Ｖｓとなる。このとき、第１の容量Ｃ１の左側電極には電位Ｖｒｅｆが印加されているので、第１の容量Ｃ１の両電極間の電位差は（Ｖｓ−Ｖｒｅｆ）となり、この電位差（Ｖｓ−Ｖｒｅｆ）が第１の容量Ｃ１に蓄積される。

次に、時点ｔ５において、φｓｓｐｌがローレベルに戻り、第１のサンプリングスイッチＳＷ１がオフする。これにより、第１の容量Ｃ１の右側電極はカラムアンプＣＡＭＰの出力端子から切り離されるが、第１の容量Ｃ１は、電位差（Ｖｓ−Ｖｒｅｆ）を保持し、コンパレータＣＯＭの＋入力端子の入力信号Ｖｉｎ＋はサンプリングした電位Ｖｓのまま維持される。なお、サンプリングされる光信号Ｖｓのレベルは時点ｔ５で定まる。

時点ｔ５の後の時点ｔ６において、φｒａｍｐがハイレベルに変化し、切り替えスイッチＳＷ３が端子ｂ側に切り替えられて、第１の容量Ｃ１の左側電極にランプ信号Ｖｒａｍｐが印加される。このとき、第１の容量Ｃ１には電位差（Ｖｓ−Ｖｒｅｆ）が保持されたままであるので、第１の容量Ｃ１の右側電極の電位であるコンパレータＣＯＭの＋入力端子の入力信号は、電位｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝となる。したがって、時点ｔ６以降は、コンパレータＣＯＭの＋入力端子の入力信号Ｖｉｎ＋は、光信号Ｖｓとランプ信号Ｖｒａｍｐとが重畳した重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝となる。本実施の形態では、この重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝には、光信号Ｖｓ及びランプ信号Ｖｒａｍｐものみならず一定レベル（−Ｖｒｅｆ）も重畳されている。なお、重畳信号にはこのような一定レベルを必ずしも重畳する必要はない。

期間ｔ６−ｔ８においては、ランプ信号Ｖｒａｍｐの変化開始時点ｔ８前であるので、ランプ信号Ｖｒａｍｐは初期レベルＶｒａｍｐ０のままである。よって、期間ｔ６−ｔ８においては、コンパレータＣＯＭの＋入力端子の入力信号Ｖｉｎ＋である重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝は、電位｛Ｖｓ＋（Ｖｒａｍｐ０−Ｖｒｅｆ）｝となる。変化開始時点ｔ８以降は、ランプ信号Ｖｒａｍｐが経過時間に比例して下がっていくので、重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝も、経過時間に比例して下がっていく。

なお、変化開始時点ｔ８以前の重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝の初期レベルは、Ｖｓから（Ｖｒａｍｐ０−Ｖｒｅｆ）だけ持ち上がっている。Ｖｒｅｆ＝Ｖｒａｍｐ０とした場合には、変化開始時点ｔ８以前の重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝の初期レベルは、Ｖｓとなる。この場合には、変化開始時点ｔ８以降は、Ｖｓから徐々に下がっていくことになる。よって、入射光量がほとんどなくて光信号Ｖｓがダーク信号Ｖｄとほぼ同じレベルである場合には、コンパレータＣＯＭは、＋入力端子の入力信号Ｖｉｎ＋である重畳信号と−入力端子の入力信号Ｖｉｎ−であるダーク信号Ｖｄ（第２の容量Ｃ２に保持されているダーク信号Ｖｄ）とを比較することから、変化開始時点ｔ８から全く又はほとんど時間が経過しない状態でコンパレータＣＯＭの出力信号Ｖｏｕｔが反転してしまう。このため、光信号Ｖｓがダーク信号Ｖｄとほぼ同じレベルである場合には、ラッチ回路ＬＣＨによる計時動作の精度、ひいてはＡＤ変換精度が低下するおそれがある。そこで、本実施の形態では、変化開始時点ｔ８以前の重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝の初期レベルを、Ｖｓから（Ｖｒａｍｐ０−Ｖｒｅｆ）だけ持ち上げているのである。このようにすれば、光信号Ｖｓがダーク信号Ｖｄとほぼ同じレベルであっても、変化開始時点ｔ８からコンパレータＣＯＭの出力信号Ｖｏｕｔの反転時点までの経過時間を確保することができ、ラッチ回路ＬＣＨによる計時動作の精度の低下を防止することができる。よって、電位供給部１４が供給する一定電位Ｖｒｅｆは、このことを考慮して設定することが好ましく、少なくとも、変化開始時点ｔ８の重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝のレベル｛Ｖｓ＋（Ｖｒａｍｐ０−Ｖｒｅｆ）｝と光信号Ｖｓのレベルとの差が、ゼロよりも大きくなるように、設定することが好ましい。

もっとも、一定電位Ｖｒｅｆは必ずしもこのように設定する必要はない。この場合、例えば、Ｖｒａｍｐ０＝Ｖｒｅｆとしてもよい。Ｖｒａｍｐ０＝Ｖｒｅｆとした場合は、切り替えスイッチＳＷ３を取り除いて、第１の容量Ｃ１の左側電極に常時Ｖｒａｍｐを印加したのと実質的に等価であるので、そのようにしてもよい。

時点ｔ６の後でかつ変化開始時点ｔ８の前の時点ｔ７において、φｏｕｔがハイレベルに変化し、出力スイッチＳＷ４がオンになり、コンパレータＣＯＭの出力端子がラッチ回路ＬＣＨに接続される。

その後、変化開始時点ｔ８以降は、前述したように、コンパレータＣＯＭの＋入力端子の入力信号Ｖｉｎ＋である重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝は、初期レベル｛Ｖｓ＋（Ｖｒａｍｐ０−Ｖｒｅｆ）｝から経過時間に比例して下がっていく。

コンパレータＣＯＭがオフセットＶｏｆｆを有しない理想的なものであるとすると、やがて＋入力端子の入力信号Ｖｉｎ＋が−入力端子の入力信号Ｖｉｎ−＝Ｖｄと同じレベルになった時点ｔ１０で、出力信号Ｖｏｕｔがローレベルからハイレベルに反転する。ところが、実際には、コンパレータＣＯＭには、オフセットＶｏｆｆが存在する。したがって、入力信号Ｖｉｎ＋が｛（Ｖｉｎ−）−Ｖｏｆｆ｝＝（Ｖｄ−Ｖｏｆｆ）となった時点ｔ１１で、出力信号Ｖｏｕｔがハイレベルからローレベルに反転する。このため、ラッチ回路ＬＣＨには、変化開始時点ｔ８から出力信号Ｖｏｕｔの反転時点ｔ１１までの経過時間に比例したカウント値がラッチされる。なお、コンパレータＣＯＭのオフセットＶｏｆｆは、実際の部品毎に正負が異なって現れるので、オフセットＶｏｆｆには正負を含めて考えられたい。図５に示す例では、オフセットＶｏｆｆは正であるとしているが、オフセットＶｏｆｆが負であれば、出力信号Ｖｏｕｔの反転時点ｔ１１は、時点ｔ１０よりも前になる。

したがって、第２の容量Ｃ２にはダーク信号Ｖｄが保持されていて入力信号Ｖｉｎ−は電位Ｖｄであることから、ラッチ回路ＬＣＨにラッチされたカウント値は、｛Ｖｓ＋（Ｖｒａｍｐ０−Ｖｒｅｆ）｝−（Ｖｄ−Ｖｏｆｆ）＝｛（Ｖｓ−Ｖｄ）＋（Ｖｒａｍｐ０−Ｖｒｅｆ）＋Ｖｏｆｆ｝を示すことになる。すなわち、光信号Ｖｓとダーク信号Ｖｄとの差分に応じたデジタル値として、ラッチ回路ＬＣＨにラッチされたカウント値が得られ、この値は｛（Ｖｓ−Ｖｄ）＋（Ｖｒａｍｐ０−Ｖｒｅｆ）＋Ｖｏｆｆ｝を示している。ここで、（Ｖｓ−Ｖｄ）は、光信号Ｖｓとダーク信号Ｖｄとの差分を示す真の光情報である。（Ｖｒａｍｐ０−Ｖｒｅｆ）は、常に一定の既知の値であるため、何らＡＤ変換精度を低下させるものではなく、ラッチ回路ＬＣＨにラッチされたカウント値をそのまま光情報として扱ってもよいし、必要に応じて（Ｖｒａｍｐ０−Ｖｒｅｆ）に相当する値を差し引いてもよい。ラッチ回路ＬＣＨにラッチされたカウント値が含んでいるオフセットＶｏｆｆに相当する値は、ＡＤ変換精度を低下させることになる。本実施の形態では、このように、コンパレータＣＯＭのオフセットＶｏｆｆがＡＤ変換精度を低下させる要因となっている。なお、図５では、理解を容易にするため、オフセットＶｏｆｆを実際よりもかなり大きく描いている。

前述したように、本実施の形態では、コンパレータＣＯＭの入力信号Ｖｉｎ＋は、光信号Ｖｓとランプ信号Ｖｒａｍｐとが重畳した重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝とされている。一方、コンパレータＣＯＭの入力信号Ｖｉｎ＋は、ダーク信号Ｖｄとされている。したがって、ダーク信号Ｖｄのレベルはほとんど変動しないことから、光信号Ｖｓが比較的大きく変わっても、コンパレータＣＯＭの出力信号Ｖｏｕｔの反転時点における入力信号Ｖｉｎ＋及び入力信号Ｖｉｎ−のレベルはほとんど変動しない。

図６は、このことを模式的に示す説明図である。図６は、本実施の形態に関して、光信号Ｖｓが０．５Ｖずつの幅で３段階に変わった３つの場合における、コンパレータＣＯＭの入力信号Ｖｉｎ＋、入力信号Ｖｉｎ−及び出力信号Ｖｏｕｔの関係を示している。図６中の時点ｔ２１は、図５中の変化開始時点ｔ８に相当している。ただし、図６では、理解を容易にするため、コンパレータＣＯＭのオフセットＶｏｆｆは存在しない（Ｖｏｆｆ＝０）ものとしている。また、図６では、入力信号Ｖｉｎ−であるダーク信号Ｖｄは０．５Ｖで一定であるものとしているが、実際には若干変動し得ることは言うまでもない。図６では、コンパレータＣＯＭの入力信号Ｖｉｎ＋である重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝の初期レベルが１．０Ｖである場合には、入力信号Ｖｉｎ＋が０．５Ｖになった時点ｔ２２で出力信号Ｖｏｕｔが反転している。また、その初期レベルが１．５Ｖである場合には入力信号Ｖｉｎ＋が０．５Ｖになった時点ｔ２３で出力信号Ｖｏｕｔが反転し、その初期レベルが２．０Ｖである場合には入力信号Ｖｉｎ＋が０．５Ｖになった時点ｔ２４で出力信号Ｖｏｕｔが反転している。このように、図６では、いずれの場合も、コンパレータＣＯＭの出力信号Ｖｏｕｔの反転時点における入力信号Ｖｉｎ＋及び入力信号Ｖｉｎ−のレベルは０．５Ｖである。

ここで、本実施の形態とは異なり、前述した第１及び第２の従来のＡＤ変換器のように、コンパレータＣＯＭの＋入力端子の入力信号Ｖｉｎ＋を光信号Ｖｓとし、コンパレータＣＯＭの−入力端子の入力信号Ｖｉｎ−をランプ信号Ｖｒａｍｐとした場合について、比較例として考える。この比較例では、光信号Ｖｓのレベルが大きい場合と、光信号Ｖｓのレベルが小さい場合とで、コンパレータＣＯＭの出力信号Ｖｏｕｔの反転時点における入力信号Ｖｉｎ＋及び入力信号Ｖｉｎ−のレベルは、大きく異なる。

図７は、このことを模式的に示す説明図である。図７は、この比較例に関して、光信号Ｖｓが０．５Ｖずつの幅で３段階に変わった３つの場合における、コンパレータＣＯＭの入力信号Ｖｉｎ＋、入力信号Ｖｉｎ−及び出力信号Ｖｏｕｔの関係を示している。図７中の時点ｔ３１は、ランプ信号Ｖｒａｍｐの変化開始時点である。ただし、図７においても、理解を容易にするため、コンパレータＣＯＭのオフセットＶｏｆｆは存在しない（Ｖｏｆｆ＝０）ものとしている。また、図７では、入力信号Ｖｉｎ−であるランプ信号Ｖｒａｍｐは、２．０Ｖを初期レベルとして経過時間に比例して下がっていく。図７では、コンパレータＣＯＭの入力信号Ｖｉｎ＋である光信号Ｖｓが１．５Ｖである場合には、入力信号Ｖｉｎ＋が１．５Ｖになった時点ｔ３２で出力信号Ｖｏｕｔが反転している。コンパレータＣＯＭの入力信号Ｖｉｎ＋である光信号Ｖｓが１．０Ｖである場合には、入力信号Ｖｉｎ＋が１．０Ｖになった時点ｔ３３で出力信号Ｖｏｕｔが反転している。コンパレータＣＯＭの入力信号Ｖｉｎ＋である光信号Ｖｓが０．５Ｖである場合には、入力信号Ｖｉｎ＋が０．５Ｖになった時点ｔ３４で出力信号Ｖｏｕｔが反転している。このように、図７では、光信号Ｖｓが１．５Ｖ、１．０Ｖ、０．５Ｖの各場合で、コンパレータＣＯＭの出力信号Ｖｏｕｔの反転時点における入力信号Ｖｉｎ＋及び入力信号Ｖｉｎ−のレベルは、１．５Ｖ、１．０Ｖ、０．５Ｖと、大きく異なる。

コンパレータＣＯＭは、一般的に、出力信号Ｖｏｕｔの反転時点における入力信号Ｖｉｎ＋及び入力信号Ｖｉｎ−のレベルが異なれば、コンパレータＣＯＭの出力信号Ｖｏｕｔのスルーレート（比較すべき２つの入力信号Ｖｉｎ＋，Ｖｉｎ−のレベルが一致した時点（ただし、ここではオフセットＶｏｆｆの影響は考慮していない。）から、出力信号Ｖｏｕｔが実際に反転する時点までの速度）が異なる。

したがって、前述した比較例では、コンパレータＣＯＭにより光信号Ｖｓとランプ信号Ｖｒａｍｐとを比較するので、光信号Ｖｓのレベルに応じてコンパレータＣＯＭのスルーレートが大きくばらつく。その結果、前述した第１及び第２の従来のＡＤ変換器と同様に、前述した比較例のコンパレータＣＯＭの利用手法を採用したようなＡＤ変換器では、光信号Ｖｓに応じたカウント値の精度が光信号Ｖｓのレベルに応じて大きくばらついてしまい、ひいては、光信号Ｖｓとダーク信号Ｖｄとの差分に応じて得られるデジタル値の精度が光信号Ｖｓのレベルに応じて比較的大きくばらついてしまうのである。

これに対し、本実施の形態によれば、前述したように、コンパレータＣＯＭによって、光信号Ｖｓとランプ信号Ｖｒａｍｐとが重畳した重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝と、ダーク信号Ｖｄとが比較されているので、光信号Ｖｓが比較的大きく変わっても、コンパレータＣＯＭの出力信号Ｖｏｕｔの反転時点における入力信号Ｖｉｎ＋及び入力信号Ｖｉｎ−のレベルはほとんど変動しない。

したがって、本実施の形態によれば、光信号Ｖｓが比較的大きく変わっても、コンパレータＣＯＭのスルーレートはほとんどばらつかない。その結果、本実施の形態によれば、光信号Ｖｓとダーク信号Ｖｄとの差分に応じて得られるデジタル値の精度の、光信号Ｖｓのレベルに応じたばらつきが低減され、得られる画像の画質が向上する。

以上の説明では、第１のサンプリングスイッチＳＷ１のゲート６０とソース／ドレイン６２との間の寄生容量ＣＰが十分に小さくて、その寄生容量ＣＰが存在しないと見なせるものと仮定した。

ここで、この寄生容量ＣＰが比較的大きい場合の影響について、図８を参照して説明する。図８は、寄生容量ＣＰが存在しないと見なせる場合と寄生容量ＣＰが比較的大きい場合における、コンパレータＣＯＭの入力信号Ｖｉｎ＋、入力信号Ｖｉｎ−及び出力信号Ｖｏｕｔの関係を示している。図８中の時点ｔ４１は、図５中の変化開始時点ｔ８に相当している。ただし、図８では、理解を容易にするため、コンパレータＣＯＭのオフセットＶｏｆｆは存在しない（Ｖｏｆｆ＝０）ものとしている。

図８において、寄生容量ＣＰが存在しないと見なせる場合のコンパレータＣＯＭの入力信号Ｖｉｎ＋及び出力信号Ｖｏｕｔを実線で示し、寄生容量ＣＰが比較的大きい場合のコンパレータＣＯＭの入力信号Ｖｉｎ＋及び出力信号Ｖｏｕｔを破線で示している。変化開始時点ｔ４１以降（厳密には、図５中の時点ｔ５に相当する時点以降）は第１のサンプリングスイッチＳＷ１がオフしているので、寄生容量ＣＰが比較的大きい場合の入力信号Ｖｉｎ＋は、寄生容量ＣＰによる容量結合のために電圧Ｖｃｐだけ、寄生容量ＣＰが存在しないと見なせる場合の入力信号Ｖｉｎ＋よりも低下する。したがって、寄生容量ＣＰが存在しないと見なせる場合には、入力信号Ｖｉｎ＋＝｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝が入力信号Ｖｉｎ−＝Ｖｄとなった時点ｔ４３で、出力信号Ｖｏｕｔがハイレベルからローレベルに反転する。一方、寄生容量ＣＰが比較的大きい場合には、入力信号Ｖｉｎ＋＝｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）−Ｖｃｐ｝が入力信号Ｖｉｎ−＝Ｖｄとなった時点ｔ４２で、出力信号Ｖｏｕｔがハイレベルからローレベルに反転する。

したがって、寄生容量ＣＰが比較的大きい場合には、寄生容量ＣＰが存在しないと見なせる場合に比べて、コンパレータＣＯＭの出力信号Ｖｏｕｔの反転時点が、寄生容量ＣＰに起因する降下電圧Ｖｃｐに応じた時間（時点ｔ４２から時点ｔ４３までの時間）だけずれてしまう。このため、寄生容量ＣＰが比較的大きい場合には、時点ｔ４２から時点ｔ４３までの時間に応じたカウント値の分、すなわち、電圧降下Ｖｃｐひいては寄生容量ＣＰの大きさに応じたカウント値の分だけ、ＡＤ変換の誤差となってしまい、ＡＤ変換精度が低下してしまう。よって、ＡＤ変換精度を高めるためには、寄生容量ＣＰが小さくなればなるほど好ましい。

この点、本実施の形態では、前述したように、サンプリングスイッチＳＷ１が非対称性ソース／ドレインＭＯＳトランジスタで構成され、ゲート６０との間の寄生容量が小さい側のソース／ドレイン６２がコンパレータＣＯＭの＋入力端子に接続されているので、サンプリングスイッチＳＷ１を非対称性ソース／ドレインＭＯＳトランジスタではない通常のトランジスタで構成する場合に比べて、それと同等のＩｄｍａｘ（定常状態でトランジスタに損傷を与えることなく流せる最大可能なドレイン電流）を確保しつつ、コンパレータＣＯＭの＋入力端子側の寄生容量ＣＰを小さくすることができる。よって、本実施の形態によれば、寄生容量ＣＰに起因するＡＤ変換の誤差を低減して、ＡＤ変換精度を高めることができる。

また、本実施の形態によれば、サンプリングスイッチＳＷ１を構成するＭＯＳトランジスタでは、カラムアンプＣＡＭＰの出力端子に接続されたソース／ドレイン６１とゲート６０との間は十分にオーバーラップしており、チャネル抵抗の低下を抑えることができるため、このＭＯＳトランジスタの動作速度の低下を抑えることができる。

［第２の実施の形態］
図９は、本発明の第２の実施の形態による固体撮像素子３０を示す概略構成図である。図１０は、図９中の１つのカラム回路７を示す拡大回路図である。図９及び図１０において、図１及び図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態による固体撮像素子３０は、前記第１の実施の形態による固体撮像素子１と同様の利点を得ながら、コンパレータＣＯＭのオフセットＶｏｆｆによるＡＤ変換精度の低下を防止することができるように、前記第１の実施の形態による固体撮像素子１を改良したものである。本実施の形態による固体撮像素子３０が前記第１の実施の形態による固体撮像素子１と異なる所は、以下に説明する点のみである。

本実施の形態では、各カラム回路７のコンパレータＣＯＭは、第１の入力部としての＋入力端子の入力信号Ｖｉｎ＋に従ったボルテージフォロワ出力信号を出力端子からの出力信号Ｖｏｕｔとして出力するボルテージフォロワ動作を、前記コンパレータ動作と切り替えて行い得るように構成されている。

具体的には、本実施の形態では、各カラム回路７のコンパレータＣＯＭとして図１１（ａ）（ｂ）に示す内部回路を有するコンパレータが用いられている。そして、図９及び図１０に示すように、コンパレータＣＯＭの出力端子と−入力端子との間をオンオフする帰還スイッチＳＷ５が設けられている。各カラム回路７の帰還スイッチＳＷ５の制御入力部は共通して接続され、そこには制御パルス発生回路１０から制御信号φｄｓｐｌ２が供給される。帰還スイッチＳＷ５は、制御信号φｄｓｐｌ２がハイレベルのときにオンしてコンパレータＣＯＭの出力端子と−入力端子との間を接続し、制御信号φｄｓｐｌ２がローレベルのときにオフしてコンパレータＣＯＭの出力端子と−入力端子との間を開放する。コンパレータＣＯＭのボルテージフォロワタ動作時には帰還スイッチＳＷ５はオンされ、コンパレータＣＯＭのコンパレータ動作時には帰還スイッチＳＷ５はオフされる。

なお、図１１（ａ）は本実施の形態で用いられているコンパレータＣＯＭを回路記号で示す図であり、図１１（ｂ）はその内部回路を示す図である。図１１（ｂ）において、Ｔｒ１〜Ｔｒ３はｐＭＯＳトランジスタであり、Ｔｒ４〜Ｔｒ７はｎＭＯＳトランジスタである。

また、コンパレータＣＯＭのコンパレータ動作時とボルテージフォロワタ動作時とで、それぞれ動作の最適化を図ることができるように、コンパレータＣＯＭの２つの端子ｄ，ｅ間に、コンパレータ動作時にオフされるとともにボルテージフォロワ動作時にオンされるスイッチＳＷ６と発振防止用容量Ｃ３との直列回路が接続されている。コンパレータ動作時に発振防止用容量Ｃ３をコンパレータＣＯＭの端子ｄ，ｅ間から切り離すことで、コンパレータ動作時のスルーレートを高めることができる一方で、ボルテージフォロワ動作時に発振防止用容量Ｃ３をコンパレータＣＯＭの端子ｄ，ｅ間に接続することで発振が生ずるおそれをなくすことができる。もっとも、コンパレータＣＯＭの２つの端子ｄ，ｅ間に必ずしもスイッチＳＷ６及び発振防止用容量Ｃ３を設ける必要はない。また、スイッチＳＷ６設けることなく、コンパレータＣＯＭの２つの端子ｄ，ｅ間に常時容量Ｃ３を接続しておいてもよい。

本実施の形態では、第２のサンプリングスイッチＳＷ２は取り除かれ、第２の容量Ｃ２の左側電極は、コンパレータＣＯＭの−入力端子と帰還スイッチＳＷ５との間に接続されている。

本実施の形態においても、前記第１の実施の形態と同様に、第２の容量Ｃ２は、カラムアンプＣＡＭＰの出力信号Ｖｃａｍｐのうちのダーク信号Ｖｄをサンプリングして、ダーク信号ＶｄをコンパレータＣＯＭの−入力端子に供給する。しかしながら、本実施の形態では、前記第１の実施の形態と異なり、ダーク信号Ｖｄは、サンプリングスイッチＳＷ１→ボルテージフォロワ動作時のコンパレータＣＯＭ→帰還スイッチＳＷ５の経路で第２の容量Ｃ２にサンプリングされる結果、コンパレータＣＯＭのオフセットＶｏｆｆが乗ったダーク信号（Ｖｄ＋Ｖｏｆｆ）が第２の容量Ｃ２に蓄積され、これがコンパレータＣＯＭの−入力端子に供給される。この点については、以下のタイミングチャートの説明において具体的に説明する。

なお、本実施の形態においても、前記第１の実施の形態と同様に、各カラム回路７におけるカラムアンプＣＡＭＰ以外の要素が、全ての列について共通して１つ設けられたランプ信号発生回路８及びカウンタ９と共に、ＡＤ変換器を構成している。すなわち、本実施の形態においても、各垂直信号線４に対応してそれぞれ１つずつＡＤ変換器が設けられているが、各ＡＤ変換器の構成要素のうちのランプ信号発生回路８及びカウンタ９については、全てのＡＤ変換器によって共有されている。

図１２は、本実施の形態による固体撮像素子３０の動作（主に、ＡＤ変換動作）の一例を示すタイミングチャートであり、図５に対応している。図１２において、図５中の要素と同一又は対応する要素には同一符号を付している。

制御信号の種類に関して図１２が図５と異なる所は、サンプリング制御信号φｄｓｐｌが除去されている点と、制御信号φｄｓｐｌ２及びφＶｆが追加されている点のみである。そして、本実施の形態による固体撮像素子３０の図１２に示す動作が前記第１の実施の形態による固体撮像素子１の図５に示す動作と異なる所は、基本的に以下に説明する点のみであるため、その重複する説明は省略する。

本実施の形態では、時点ｔ６までの期間において、制御信号φＶｆがハイレベルにされてスイッチＳＷ６がオンされ、コンパレータＣＯＭがボルテージフォロワ動作に最適化された状態とされる。時点ｔ７以降は、制御信号φＶｆがローレベルにされてスイッチＳＷ６がオフされ、コンパレータＣＯＭがコンパレータ動作に最適化された状態とされる。

本実施の形態では、期間ｔ１−ｔ３において、φｄｓｐｌ２がハイレベルにされて帰還スイッチＳＷ５がオンされ、コンパレータＣＯＭがボルテージフォロワ動作状態とされる。時点ｔ３以降は、φｄｓｐｌ２がローレベルされて帰還スイッチＳＷ５がオフされ、コンパレータＣＯＭがコンパレータ動作状態とされる。

本実施の形態では、φｓｓｐｌは、期間ｔ４−ｔ５においてハイレベルされるのみならず、期間ｔ１−ｔ２においてもハイレベルにされている。

期間ｔ１−ｔ２において、φｓｓｐｌがハイレベルに変化し、第１のサンプリングスイッチＳＷ１がオンする。これにより、コンパレータＣＯＭの＋入力端子の入力信号Ｖｉｎ＋は、このときのカラムアンプＣＡＭＰの出力信号Ｖｃａｍｐであるダーク信号Ｖｄとなる。このとき、φｄｓｐｌ２及びφＶｆがハイレベルであるので、コンパレータＣＯＭのボルテージフォロワ動作によって、コンパレータＣＯＭの出力信号Ｖｏｕｔはダーク信号Ｖｄに従ったボルテージフォロワ出力信号となる。したがって、ボルテージフォロワ出力信号にはコンパレータＣＯＭのオフセットＶｏｆｆが乗ることから、コンパレータＣＯＭの出力信号Ｖｏｕｔは、オフセットＶｏｆｆが乗ったダーク信号（Ｖｄ＋Ｖｏｆｆ）となる。このとき、帰還スイッチＳＷ５がオンであるため、オフセットＶｏｆｆが乗ったダーク信号（Ｖｄ＋Ｖｏｆｆ）が第２の容量Ｃ２に蓄積される。オフセットＶｏｆｆが乗ったダーク信号（Ｖｄ＋Ｖｏｆｆ）のレベルは時点ｔ２で定まり、このレベルは時点ｔ２以降もそのまま維持される。この点、オフセットＶｏｆｆが乗らないダーク信号Ｖｄが第２の容量Ｃ２に蓄積され時点ｔ２以降もそのレベルがそのまま維持されている前記第１の実施の形態の場合とは、異なる。

本実施の形態では、本実施の形態の期間ｔ３−ｔ８の動作は、前記第１の実施の形態の期間ｔ３−ｔ８の動作と同様であるので、その説明は省略する。なお、時点ｔ６以降の期間においては、φｒｍｐがハイレベルでかつφｄｓｐｌ２がローレベルにされているので、コンパレータＣＯＭは適切にコンパレータ動作を行う。

本実施の形態においても、変化開始時点ｔ８以降は、コンパレータＣＯＭの＋入力端子の入力信号Ｖｉｎ＋である重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝は、その初期レベル｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝から時間経過に比例して下がっていく。

コンパレータＣＯＭがオフセットを有しない理想的なものであるとすると、やがて＋入力端子の入力信号Ｖｉｎ＋が−入力端子の入力信号Ｖｉｎ−＝（Ｖｄ＋Ｖｏｆｆ）と同じレベルになった時点ｔ９で、出力信号Ｖｏｕｔがローレベルからハイレベルに反転する。ところが、実際には、コンパレータＣＯＭには、オフセットＶｏｆｆが存在する。したがって、入力信号Ｖｉｎ＋が｛（Ｖｉｎ−）−Ｖｏｆｆ｝＝Ｖｄとなった時点ｔ１０で、出力信号Ｖｏｕｔがハイレベルからローレベルに反転する。このため、ラッチ回路ＬＣＨには、変化開始時点ｔ８から出力信号Ｖｏｕｔの反転時点ｔ１０までの経過時間に比例したカウント値がラッチされる。なお、コンパレータＣＯＭのオフセットＶｏｆｆは、実際の部品毎に正負が異なって現れるので、オフセットＶｏｆｆには正負を含めて考えられたい。

したがって、第２の容量Ｃ２にはオフセットＶｏｆｆが乗ったダーク信号（Ｖｄ＋Ｖｏｆｆ）が保持されていて入力信号Ｖｉｎ−は電位（Ｖｄ＋Ｖｏｆｆ）であることから、ラッチ回路ＬＣＨにラッチされたカウント値は、｛Ｖｓ＋（Ｖｒａｍｐ０−Ｖｒｅｆ）｝−Ｖｄ＝｛（Ｖｓ−Ｖｄ）＋（Ｖｒａｍｐ０−Ｖｒｅｆ）｝を示すことになる。すなわち、光信号Ｖｓとダーク信号Ｖｄとの差分に応じたデジタル値として、ラッチ回路ＬＣＨにラッチされたカウント値が得られ、この値は｛（Ｖｓ−Ｖｄ）＋（Ｖｒａｍｐ０−Ｖｒｅｆ）｝を示している。ここで、（Ｖｓ−Ｖｄ）は、光信号Ｖｓとダーク信号Ｖｄとの差分を示す真の光情報である。（Ｖｒａｍｐ０−Ｖｒｅｆ）は、常に一定の既知の値であるため、何らＡＤ変換精度を低下させるものではなく、ラッチ回路ＬＣＨにラッチされたカウント値をそのまま光情報として扱ってもよいし、必要に応じて（Ｖｒａｍｐ０−Ｖｒｅｆ）に相当する値を差し引いてもよい。

ここで注目すべきは、前記第１の実施の形態では、ラッチ回路ＬＣＨにラッチされたカウント値にはコンパレータＣＯＭのオフセットＶｏｆｆに相当する値が含まれているのに対し、本実施の形態では、ラッチ回路ＬＣＨにラッチされたカウント値にはオフセットＶｏｆｆに相当する値が含まれていない。これは、前記第１の実施の形態では、第２の容量Ｃ２にオフセットＶｏｆｆが乗っていないダーク信号Ｖｄがサンプリングされて保持されているのに対し、本実施の形態では、第２の容量Ｃ２にオフセットＶｏｆｆが乗ったダーク信号（Ｖｄ＋Ｖｏｆｆ）がサンプリングされて保持されているためである。

したがって、本実施の形態によれば、コンパレータＣＯＭのオフセットＶｏｆｆの影響をなくすことができ、これにより、前記第１の実施の形態に比べてＡＤ変換精度を向上させることができる。その結果、本実施の形態によれば、前記第１の実施の形態に比べて、ＩＮＬ（積分性非直線性誤差）が低減され、得られる画像の画質が向上する。

また、本実施の形態では、コンパレータＣＯＭによって、光信号Ｖｓとランプ信号Ｖｒａｍｐとが重畳した重畳信号｛Ｖｓ＋（Ｖｒａｍｐ−Ｖｒｅｆ）｝と、オフセットＶｏｆｆが乗ったダーク信号（Ｖｄ＋Ｖｏｆｆ）とが比較されているので、前記第１の実施の形態と同様に、光信号Ｖｓが比較的大きく変わっても、コンパレータＣＯＭの出力信号Ｖｏｕｔの反転時点における入力信号Ｖｉｎ＋及び入力信号Ｖｉｎ−のレベルはほとんど変動しない。したがって、本実施の形態によっても、前記第１の実施の形態と同様に、光信号Ｖｓが比較的大きく変わっても、コンパレータＣＯＭのスルーレートはほとんどばらつかず、光信号Ｖｓとダーク信号Ｖｄとの差分に応じて得られるデジタル値の精度の、光信号Ｖｓのレベルに応じたばらつきが低減され、得られる画像の画質が向上する。

また、本実施の形態においても、前記第１の実施の形態と同じく、サンプリングスイッチＳＷ１が非対称性ソース／ドレインＭＯＳトランジスタで構成され、ゲート６０との間の寄生容量が小さい側のソース／ドレイン６２がコンパレータＣＯＭの＋入力端子に接続されている。したがって、本実施の形態によっても、前記第１の実施の形態と同じく、コンパレータＣＯＭの＋入力端子側の寄生容量ＣＰを小さくすることができるので、寄生容量ＣＰに起因するＡＤ変換の誤差を低減して、ＡＤ変換精度を高めることができる。

なお、本実施の形態においても、必ずしも出力スイッチＳＷ４を設ける必要はない。しかしながら、本実施の形態では、コンパレータＣＯＭのボルテージフォロワ動作時の出力信号Ｖｏｕｔがラッチ回路ＬＣＨへ供給されると、ラッチ回路ＬＣＨに誤動作を引き起こす可能性が生ずるので、その可能性をなくすために、出力スイッチＳＷ４を設けておくことが好ましい。

［第３の実施の形態］
図１３は、本発明の第３の実施の形態による固体撮像素子の１つのカラム回路７を示す拡大回路図であり、図３に対応している。図１３において、図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態による固体撮像素子が前記第１の実施の形態による固体撮像素子と異なる所は、各カラム回路７において、カラムアンプＣＡＭＰに代えて、対応する垂直信号線４の信号を処理して情報信号及び基準信号を得る信号処理部４０が設けられている点のみである。

各カラム回路７の信号処理部４０は、演算増幅器ＯＰ、入力容量ＣＡ、帰還容量ＣＧ、及び、クランプ制御信号φＣＡＲＳＴに応じてオンオフするクランプ制御スイッチＣＡＲＳＴを有し、演算増幅器ＯＰの出力端子から、対応する垂直信号線４の信号に応じた情報信号及び基準信号を出力する。演算増幅器ＯＰの＋入力端子には、前述した一定電位Ｖｒｅｆが印加されている。もっとも、＋入力端子には、前述した一定電位Ｖｒｅｆとは異なるレベルの所定電位を印加してもよい。垂直信号線４が入力容量ＣＡを介して演算増幅器ＯＰの−入力端子に接続されている。また、演算増幅器ＯＰの−入力端子と演算増幅器ＯＰの出力端子との間に、帰還容量ＣＧ及びクランプ制御スイッチＣＡＲＳＴが並列に接続されている。演算増幅器ＯＰは、差動増幅回路等を用いて構成されている。各カラム回路７のクランプ制御スイッチＣＡＲＳＴの制御入力部は共通して接続され、そこには制御パルス発生回路１０からクランプ制御信号φＣＡＲＳＴが供給される。クランプ制御スイッチＣＡＲＳＴは、クランプ制御信号φＣＡＲＳＴがハイレベルの場合にオンし、クランプ制御信号φＣＡＲＳＴがローレベルの場合にオフする。

この信号処理部４０によれば、信号φＣＡＲＳＴがハイレベルになると、クランプ制御スイッチＣＡＲＳＴがオンして演算増幅器ＯＰの−入力端子と出力端子との間が短絡し、演算増幅器ＯＰの出力端子が所定電位Ｖｒｅｆにクランプされる。その後、信号φＣＡＲＳＴがローレベルにされてクランプ制御スイッチＣＡＲＳＴがオフした状態において、垂直信号線４の電圧がΔＶだけ変化すると、演算増幅器ＯＰの出力端子の信号は、｛Ｖｒｅｆ−（ＣＡ／ＣＧ）×ΔＶ｝となる。このように、クランプ制御スイッチＣＡＲＳＴがオフすると、入力容量ＣＡと帰還容量ＣＧの比で反転ゲイン（−ＣＡ／ＣＧ）が得られる。

本実施の形態による固体撮像素子の動作については、例えば、所定期間だけ一旦φＣＡＲＳＴをハイレベルにし、垂直信号線４にダーク信号が出力された後に、φＣＡＲＳＴをローレベルに戻し、光信号が出力されるものとし、図５に示すタイミングチャートにおいて、期間ｔ１−ｔ２において垂直信号線４にダーク信号が出力されており、期間ｔ４−ｔ５において垂直信号線４に光信号が出力されているものとし、図５を参照して説明した動作説明において、「ダーク信号」を期間ｔ１−ｔ２における演算増幅器ＯＰの出力信号、「光信号」を期間ｔ３−ｔ４における演算増幅器ＯＰの出力信号として読み替えられたい。

本実施の形態では、期間ｔ１−ｔ２における演算増幅器ＯＰの出力信号が基準信号に相当し、期間ｔ３−ｔ４における演算増幅器ＯＰの出力信号が情報信号に相当している。本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。

なお、前記第１の実施の形態を変形して本実施の形態を得たのと同様に、前記第２の実施の形態において、各カラム回路７において、カラムアンプＣＡＭＰに代えて、対応する垂直信号線４の信号を処理して情報信号及び基準信号を得る信号処理部４０が設けてもよい。

以上、本発明の各実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。

例えば、前記第１の実施の形態において、カラムアンプＣＡＭＰを除去し、垂直信号線４をスイッチＳＷ１，ＳＷ２の図１中の上端側に接続してもよい。同様に、前記第２の実施の形態において、カラムアンプＣＡＭＰを除去し、垂直信号線４をスイッチＳＷ１の図９中の上端側に接続してもよい。

また、本発明によるＡＤ変換器の用途は、固体撮像素子に限定されるものではない。例えば、本発明によるＡＤ変換器は、物体の重さを計測する電子秤において、被測定物体を測定部に載せた状態で得られる重さ検出信号を情報信号とし、被測定物体を測定部に載せない状態で得られる重さ検出信号を基準信号として、両者の差分に応じたデジタル信号を得るＡＤ変換器にも、適用することができる。

本発明の第１の実施の形態による固体撮像素子を示す概略構成図である。 図１中の１つの画素を示す回路図である。 図１中の１つのカラム回路を示す拡大回路図である。 図１中の第１のサンプリングスイッチＳＷ１を構成するＭＯＳトランジスタを模式的に示す概略断面図である。 本発明の第１の実施の形態による固体撮像素子の動作の一例を示すタイミングチャートである。 本発明の第１の実施の形態による固体撮像素子のコンパレータの２つの入力信号と出力信号との関係を模式的に示す説明図である。 比較例による固体撮像素子のコンパレータの２つの入力信号と出力信号との関係を模式的に示す説明図である。 本発明の第１の実施の形態による固体撮像素子のコンパレータの２つの入力信号と出力信号との関係を模式的に示す他の説明図である。 本発明の第２の実施の形態による固体撮像素子を示す概略構成図である。 図９中の１つのカラム回路を示す拡大回路図である。 図９中のコンパレータの回路記号と内部回路を示す図である。 本発明の第２の実施の形態による固体撮像素子の動作の一例を示すタイミングチャートである。 本発明の第３の実施の形態による固体撮像素子の１つのカラム回路を示す拡大回路図である。

１，３０ 固体撮像素子
２ 画素
４ 垂直信号線
７ カラム回路
９ カウンタ
１０ 制御パルス発生回路
４０ 信号処理部
６０ ゲート
６１，６２ ソース／ドレイン
ＣＡＭＰ カラムアンプ
Ｃ１ 第１の容量
Ｃ２ 第２の容量
ＣＯＭ コンパレータ
ＣＰ 寄生容量
ＬＣＨ ラッチ回路
ＳＷ１ 第１のサンプリングスイッチ
ＳＷ２ 第２のサンプリングスイッチ
ＳＷ３ 切り替えスイッチ
ＳＷ４ 出力スイッチ
ＳＷ５ 帰還スイッチ
ＳＷ６ スイッチ

Claims (15)

1. 第１の入力部の信号と第２の入力部の信号とを比較してその比較結果を示す信号を出力部から出力するコンパレータと、
   ゲートと一方のソース／ドレインとの間の容量が前記ゲートと他方のソース／ドレインとの間の容量よりも小さいＭＯＳトランジスタからなり、前記一方のソース／ドレインが前記コンパレータの前記第１の入力部に接続された第１のサンプリングスイッチと、
   を備えたことを特徴とするＡＤ変換器。
2. 第１の入力部の信号と第２の入力部の信号とを比較してその比較結果を示す信号を出力部から出力するコンパレータと、
   ゲートと一方のソース／ドレインとの間の容量が前記ゲートと他方のソース／ドレインとの間の容量よりも小さいＭＯＳトランジスタからなり、前記一方のソース／ドレインが前記コンパレータの前記第１の入力部に接続された第１のサンプリングスイッチと、
   アナログの情報信号を前記第１のサンプリングスイッチを介してサンプリングして前記情報信号と漸次変化するランプ信号とが重畳した重畳信号を得て前記重畳信号を前記コンパレータの前記第１の入力部に供給する第１の容量と、
   アナログの基準信号をサンプリングして前記基準信号を前記コンパレータの前記第２の入力部に供給する第２の容量と、
   を備えたことを特徴とするＡＤ変換器。
3. 前記ランプ信号の変化開始時点から前記コンパレータの前記出力部の信号の反転時点までの経過時間に応じたカウント値を得る計時部を備えたことを特徴とする請求項２記載のＡＤ変換器。
4. 前記計時部は、前記変化開始時点からクロック信号をカウントするカウンタと、前記カウンタのカウント値が入力され前記反転時点における前記カウント値をラッチするラッチ回路と、を有することを特徴とする請求項３記載のＡＤ変換器。
5. 前記重畳信号には、前記情報信号及び前記ランプ信号の他に一定レベルも重畳されることを特徴とする請求項２乃至４のいずれかに記載のＡＤ変換器。
6. 前記ランプ信号を発生するランプ信号発生部と、
   前記ランプ信号発生部の出力部と一定電位が供給される部位とを切り替えて前記第１の容量の一方電極に接続する切り替え部と、
   を備え、
   前記第１の容量の他方電極は、前記第１のサンプリングスイッチと前記コンパレータの前記第１の入力部との間に接続されたことを特徴とする請求項２乃至５のいずれかに記載のＡＤ変換器。
7. 前記基準信号が供給される部位と前記コンパレータの前記第２の入力部との間に接続された第２のサンプリングスイッチを備え、
   前記第２の容量の一方電極は、前記第２のサンプリングスイッチと前記コンパレータの前記第２の入力部との間に接続された、
   ことを特徴とする請求項２乃至６のいずれかに記載のＡＤ変換器。
8. 前記コンパレータは、前記第１の入力部の信号と前記第２の入力部の信号とを比較してその比較結果を示す信号を前記出力部から出力するコンパレータ動作と切り替えて、前記第１の入力部の信号に従ったボルテージフォロワ出力信号を前記出力部に出力するボルテージフォロワ動作を行い得るように構成され、
   前記ボルテージフォロワ動作時に、前記コンパレータの前記第１の入力部に前記基準信号が入力されるとともに、前記コンパレータの前記出力部からのボルテージフォロワ出力信号となった前記基準信号が前記第２の容量に蓄積される、
   ことを特徴とする請求項２乃至６のいずれかに記載のＡＤ変換器。
9. 前記基準信号が供給される部位が前記情報信号が供給される前記部位と同一であり、
   前記コンパレータの前記第１の入力部に対する前記基準信号の入力は、前記第１のサンプリングスイッチを介して行われることを特徴とする請求項８記載のＡＤ変換器。
10. 前記コンパレータの前記第２の入力部と前記コンパレータの前記出力部との間を、前記コンパレータ動作時に開放するとともに前記ボルテージフォロワ動作時に接続する帰還スイッチを、備え、
    前記第２の容量の一方電極は、前記帰還スイッチと前記コンパレータの前記第２の入力部との間に接続されたことを特徴とする請求項８又は９記載のＡＤ変換器。
11. 前記コンパレータ動作時にオフされるとともに前記ボルテージフォロワ動作時にオンされるスイッチと発振防止用容量との直列回路であって、前記コンパレータの所定の２つの部位間に接続された直列回路を、備えたことを特徴とする請求項８乃至１０のいずれかに記載のＡＤ変換器。
12. ２次元に配置され入射光を光電変換する複数の画素と、請求項１乃至１１のいずれかに記載のＡＤ変換器と、を備え、
    前記情報信号が、前記複数の画素のうちの少なくとも１つの画素で光電変換された光情報を含む光信号であることを特徴とする固体撮像素子。
13. 前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される垂直信号線を備え、
    前記ＡＤ変換器は前記各垂直信号線に対応して設けられたことを特徴とする請求項１２記載の固体撮像素子。
14. 前記各ＡＤ変換器の一部の要素が、前記各ＡＤ変換器に対して共通に１つ設けられたことを特徴とする請求項１３記載の固体撮像素子。
15. 前記各垂直信号線に対応して設けられ対応する垂直信号線の信号を処理して前記情報信号及び前記基準信号を得る信号処理部を備え、
    前記各信号処理部は、非反転入力部に前記所定電位が印加された演算増幅器、入力容量、帰還容量、及び、クランプ制御信号に応じてオンオフするクランプ制御スイッチを有し、
    前記各信号処理部において、（i）対応する垂直信号線が前記入力容量を介して前記演算増幅器の反転入力部に接続され、（ii）前記演算増幅器の前記反転入力部と前記演算増幅器の出力部との間に前記帰還容量及び前記クランプ制御スイッチが並列に接続され、（iii）前記演算増幅器の出力部から前記基準信号及び前記情報信号が出力される、
    ことを特徴とする請求項１３又は１４記載の固体撮像素子。

Images