JP2010182327A - マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス - Google Patents
マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス Download PDFInfo
- Publication number
- JP2010182327A JP2010182327A JP2010065249A JP2010065249A JP2010182327A JP 2010182327 A JP2010182327 A JP 2010182327A JP 2010065249 A JP2010065249 A JP 2010065249A JP 2010065249 A JP2010065249 A JP 2010065249A JP 2010182327 A JP2010182327 A JP 2010182327A
- Authority
- JP
- Japan
- Prior art keywords
- programmable logic
- logic device
- user
- mask
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/347—Physical level, e.g. placement or routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】マスクプログラム可能なロジックデバイス(MPLD)に対するユーザーのロジック設計は、互換性を有するユーザープログラム可能なロジックデバイス(UPLD)上で設計されMPLDに移行され得る、または直接MPLD上で設計され得る。設計がUPLD上でなされる場合には、目標のMPLDの制約(例えば、デバイスの間の差異)が考慮され、その結果、移行は成功する。設計が直接MPLD上でなされる場合には、その設計を試験のためにUPLDに移行することをユーザーが意図するときに、互換性を有するUPLDの制約が考慮される。これは、ロジック設計のUPLDとMPLDとの間で行き返りの移行が意図される場合にのみ、特徴の一致が使用され得ることを意味する。移行を助長するためにデバイスのペアの間の固定されたマッピングが生成され得る。
【選択図】図4
Description
例えば、本発明は以下の項目を提供する。
(項目1)
一つ以上の所望の機能を実行するマスクプログラムされたロジックデバイスを生成するために、マスクプログラム可能なロジックデバイスをプログラムする方法であって、
該マスクプログラム可能なロジックデバイスと互換性を有するユーザープログラム可能なロジックデバイスに対して、該一つ以上の所望の機能を実行するためのプログラミングを設計することであって、それによって一つ以上のユーザープログラム可能なロジックデバイス設定ファイルを生成する、ことと、
第1の変換関数を使用して、一つ以上のマスクプログラム可能なロジックデバイス設定ファイルを含む該マスクプログラム可能なロジックデバイスのためのプログラミングを生成するために、該一つ以上のユーザープログラム可能なロジックデバイスに働きかけることと、
を包含する方法。
(項目2)
上記マスクプログラムされたロジックデバイスを生成するために、上記一つ以上のユーザープログラム可能なロジックデバイス設定ファイルおよび上記一つ以上のマスクプログラム可能なロジックデバイス設定ファイルを処理することをさらに包含する、項目1に記載の方法。
(項目3)
上記処理することは、
上記少なくとも一つのユーザープログラム可能なロジックデバイス設定ファイルの少なくとも一つを逆アセンブルして、ネットリストを生成することを包含する、項目2に記載の方法。
(項目4)
上記処理することは、
上記ネットリストを配置配線処理ツールに入力することをさらに包含する、項目3に記載の方法。
(項目5)
上記処理することは、
上記少なくとも一つのマスクプログラム可能なロジックデバイス設定ファイルを上記配置配線処理ツールに入力することをさらに包含する、項目4に記載の方法。
(項目6)
上記少なくとも一つのユーザープログラム可能なロジックデバイス設定ファイルは、少なくとも一つのビットストリーム設定ファイルを備える、項目1に記載の方法。
(項目7)
上記少なくとも一つのユーザープログラム可能なロジックデバイス設定ファイルは、ユーザー制約を表すファイルをさらに備える、項目6に記載の方法。
(項目8)
上記少なくとも一つのマスクプログラム可能なロジックデバイス設定ファイルは、
(a)マスクプログラム可能なロジックデバイスのタイミング制約を表すファイル、および
(b)マスクプログラム可能なロジックデバイスの配置制約を表すファイル、の少なくとも1つを備える、項目1に記載の方法。
(項目9)
上記マスクプログラムされたロジックデバイスを生成することに先立って、上記互換性を有するユーザープログラム可能なロジックデバイスに対する上記プログラミングを試験することをさらに包含する、項目1に記載の方法。
(項目10)
上記設計することは、少なくとも部分的に上記マスクプログラム可能なロジックデバイスの特性に基づいて、上記互換性を有するユーザープログラム可能なロジックデバイスに対する上記プログラミングを設計することを包含する、項目9に記載の方法。
(項目11)
上記設計することは、少なくとも部分的に上記マスクプログラム可能なロジックデバイスの特性に基づいて、上記互換性を有するユーザープログラム可能なロジックデバイスに対する上記プログラミングを設計することを包含する、項目1に記載の方法。
(項目12)
上記第1の変換関数は、上記ユーザープログラム可能なロジックデバイスと上記マスクプログラム可能なロジックデバイスとの間のマッピングを含む、項目1に記載の方法。
(項目13)
上記マスクプログラム可能なロジックデバイスに対する上記プログラミングを、上記ユーザープログラム可能なロジックデバイスに対する導出されたプログラミングに変換するために、第2の変換関数を使用することと、
上記ユーザープログラム可能なロジックデバイスに対する上記プログラミングを試験することと、
をさらに包含する、項目1に記載の方法。
(項目14)
上記試験することは、上記導出されたプログラミングを、上記ユーザープログラム可能なロジックデバイスに対して設計された上記プログラミングと比較することを包含する、項目13に記載の方法。
(項目15)
上記試験することは、上記導出されたプログラミングによってユーザープログラム可能なロジックデバイスをプログラムすること、および該プログラムされたユーザープログラム可能なロジックデバイスの作動を観察すること、を包含する、項目13に記載の方法。
(項目16)
項目1に記載の方法に従ってプログラムされた、マスクプログラムされたロジックデバイス。
(項目17)
処理サーキットリと、
該処理サーキットリに接続されたメモリと、
項目1に記載の方法に従ってプログラムされ、該処理サーキットリおよび該メモリと接続された、マスクプログラムされたロジックデバイスと、
を備える、デジタル処理システム。
(項目18)
項目1に記載の方法に従ってプログラムされたマスクプログラムされたロジックデバイスが取り付けられている、プリント回路基板。
(項目19)
上記プリント回路基板上に取り付けられ、上記マスクプログラムされたロジックデバイスに接続された、メモリサーキットリをさらに備える、項目18に規定されたプリント回路基板。
(項目20)
上記プリント回路基板上に取り付けられ、上記メモリサーキットリに接続された、処理サーキットリをさらに備える、項目19に規定されたプリント回路基板。
(項目21)
一つ以上の所望の機能を実行するマスクプログラムされたロジックデバイスを生成するために、マスクプログラム可能なロジックデバイスをプログラムする方法であって、
該一つ以上の所望の機能を実行するために該マスクプログラム可能なロジックデバイスに対するプログラミングを設計することであって、それによって一つ以上のマスクプログラム可能なロジックデバイス設定ファイルを生成する、ことと、
変換関数を使用して、一つ以上のユーザープログラム可能なロジックデバイス設定ファイルを含む、上記マスクプログラム可能なロジックデバイスと互換性を有するユーザープログラム可能なロジックデバイスのためのプログラミングを生成するために、該一つ以上のマスクプログラム可能なロジックデバイス設定ファイルに働きかけることと、
を包含する方法。
(項目22)
上記マスクプログラムされたロジックデバイスを生成するために、上記一つ以上のユーザープログラム可能なロジックデバイス設定ファイルおよび上記一つ以上のマスクプログラム可能なロジックデバイス設定ファイルを処理することをさらに包含する、項目21に記載の方法。
(項目23)
上記処理することは、
上記少なくとも一つのユーザープログラム可能なロジックデバイス設定ファイルの少なくとも一つを逆アセンブルして、ネットリストを生成することを包含する、項目22に記載の方法。
(項目24)
上記処理することは、
上記ネットリストを配置配線処理ツールに入力することをさらに包含する、項目23に記載の方法。
(項目25)
上記処理することは、
上記少なくとも一つのマスクプログラム可能なロジックデバイス設定ファイルを上記配置配線処理ツールに入力することをさらに包含する、項目24に記載の方法。
(項目26)
上記少なくとも一つのユーザープログラム可能なロジックデバイス設定ファイルは、少なくとも一つのビットストリーム設定ファイルを備える、項目21に記載の方法。
(項目27)
上記少なくとも一つのユーザープログラム可能なロジックデバイス設定ファイルは、ユーザー制約を表すファイルをさらに備える、項目26に記載の方法。
(項目28)
上記少なくとも一つのマスクプログラム可能なロジックデバイス設定ファイルは、
(a)マスクプログラム可能なロジックデバイスのタイミング制約を表すファイル、および
(b)マスクプログラム可能なロジックデバイスの配置制約を表すファイル、の少なくとも1つを備える、項目21に記載の方法。
(項目29)
上記マスクプログラムされたロジックデバイスを生成することに先立って、上記互換性を有するユーザープログラム可能なロジックデバイスに対する上記プログラミングを試験することをさらに包含する、項目21に記載の方法。
(項目30)
上記働きかけることは、少なくとも部分的に上記マスクプログラム可能なロジックデバイスの特性に基づいて、上記互換性を有するユーザープログラム可能なロジックデバイスに対する上記プログラミングを設計することを包含する、項目29に記載の方法。
(項目31)
上記働きかけることは、少なくとも部分的に上記マスクプログラム可能なロジックデバイスの特性に基づいて、上記互換性を有するユーザープログラム可能なロジックデバイスに対する上記プログラミングを設計することを包含する、項目21に記載の方法。
(項目32)
上記設計することは、少なくとも部分的に上記互換性を有するユーザープログラム可能なロジックデバイスの特性に基づいて、上記マスクプログラム可能なロジックデバイスに対する上記プログラミングを設計することを包含する、項目21に記載の方法。
(項目33)
上記変換関数は、上記ユーザープログラム可能なロジックデバイスと上記マスクプログラム可能なロジックデバイスとの間のマッピングを含む、項目21に記載の方法。
(項目34)
項目21に記載の方法に従ってプログラムされた、マスクプログラムされたロジックデバイス。
(項目35)
処理サーキットリと、
該処理サーキットリに接続されたメモリと、
項目21に記載の方法に従ってプログラムされ、該処理サーキットリおよび該メモリと接続された、マスクプログラムされたロジックデバイスと、
を備える、デジタル処理システム。
(項目36)
項目21に記載の方法に従ってプログラムされたマスクプログラムされたロジックデバイスが取り付けられている、プリント回路基板。
(項目37)
上記プリント回路基板上に取り付けられ、上記マスクプログラムされたロジックデバイスに接続された、メモリサーキットリをさらに備える、項目36に規定されたプリント回路基板。
(項目38)
上記プリント回路基板上に取り付けられ、上記メモリサーキットリに接続された、処理サーキットリをさらに備える、項目37に規定されたプリント回路基板。
(項目39)
第1のプログラム可能なロジックデバイスをプログラムする方法であって、該方法は、
該プログラミングが、少なくとも部分的に、少なくとも一つの第2のプログラム可能なロジックデバイスに対するプログラミングを該第1のプログラム可能なロジックデバイスの上にマッピングすることに基づくことを包含する、方法。
(項目40)
上記第1のプログラム可能なロジックデバイスはマスクプログラム可能なロジックデバイスであり、
上記第2のプログラム可能なロジックデバイスはユーザープログラム可能なロジックデバイスである、項目39に記載の方法。
(項目41)
上記第1のプログラム可能なロジックデバイスはユーザープログラム可能なロジックデバイスであり、
上記第2のプログラム可能なロジックデバイスはマスクプログラム可能なロジックデバイスである、項目39に記載の方法。
(項目42)
上記第1のプログラム可能なロジックデバイスおよび上記第2のプログラム可能なロジックデバイスは共に、ユーザープログラム可能である、項目39に記載の方法。
(項目43)
上記第1のプログラム可能なロジックデバイスおよび上記第2のプログラム可能なロジックデバイスは共に、マスクプログラム可能である、項目39に記載の方法。
(項目44)
上記基づくことは、複数のプログラム可能なロジックデバイスの各々の、該複数のプログラム可能なロジックデバイスの他の各々への、構成のマッピングのライブラリの中から、上記第2のプログラム可能なロジックデバイスの上記第1のプログラム可能なロジックデバイスへの構成のマッピングを選択することを包含する、項目39に記載の方法。
(項目45)
上記マッピングのライブラリをアセンブルすることおよび維持することをさらに包含する、項目44に記載の方法。
(項目46)
項目39に記載の方法に従ってプログラムされた、プログラム可能なロジックデバイス。
(項目47)
処理サーキットリと、
該処理サーキットリに接続されたメモリと、
項目39に記載の方法に従ってプログラムされ、該処理サーキットリおよび該メモリと接続された、プログラム可能なロジックデバイスと、
を備える、デジタル処理システム。
(項目48)
項目39に記載の方法に従ってプログラムされたプログラム可能なロジックデバイスが取り付けられている、プリント回路基板。
(項目49)
上記プリント回路基板上に取り付けられ、上記マスクプログラムされたロジックデバイスに接続された、メモリサーキットリをさらに備える、項目48に規定されたプリント回路基板。
(項目50)
上記プリント回路基板上に取り付けられ、上記メモリサーキットリに接続された、処理サーキットリをさらに備える、項目49に規定されたプリント回路基板。
Claims (12)
- 一つ以上の所望の機能を実行するマスクプログラムされたロジックデバイスを生成するために、マスクプログラム可能なロジックデバイスをプログラムする方法であって、該方法は、プロセッサと入力手段とを備えているコンピュータによって実行され、
該方法は、
該入力手段が、該マスクプログラム可能なロジックデバイスと互換性を有するユーザープログラム可能なロジックデバイスに対するプログラミングを受信することであって、該ユーザープログラム可能なロジックデバイスは、該プログラミングを用いてプログラムされた場合に、該一つ以上の所望の機能を実行するように構成されている、ことと、
該プロセッサが、該プログラミングをコンパイルすることによって、一つ以上のユーザープログラム可能なロジックデバイス設定ファイルを生成することと、
一つ以上のマスクプログラム可能なロジックデバイス設定ファイルを含む、該マスクプログラム可能なロジックデバイスに対するプログラミングを生成するために、該プロセッサが、第1の変換関数を使用して、該一つ以上のユーザープログラム可能なロジックデバイス設定ファイルにおいて動作することと、
該マスクプログラム可能なロジックデバイスに対する該プログラミングを該ユーザープログラム可能なロジックデバイスに対する導出されたプログラミングに変換するために、該プロセッサが、第2の変換関数を使用することと、
該プロセッサが、該ユーザープログラム可能なロジックデバイスに対する該導出されたプログラミングを試験することと
を包含する、方法。 - 前記試験することは、前記プロセッサが、前記導出されたプログラミングを、前記ユーザープログラム可能なロジックデバイスに対して設計された前記プログラミングと比較することを包含する、請求項1に記載の方法。
- 一つ以上の所望の機能を実行するマスクプログラムされたロジックデバイスを生成する
ために、マスクプログラム可能なロジックデバイスをプログラムする方法であって、該方法は、プロセッサと入力手段とを備えているコンピュータによって実行され、
該方法は、
該入力手段が、該一つ以上の所望の機能を実行するために、該マスクプログラム可能なロジックデバイスに対するプログラミングを受信することと、
該プロセッサが、該プログラミングをコンパイルすることによって、一つ以上のマスクプログラム可能なロジックデバイス設定ファイルを生成することと、
一つ以上のユーザープログラム可能なロジックデバイス設定ファイルを含む、該マスクプログラム可能なロジックデバイスと互換性を有するユーザープログラム可能なロジックデバイスに対するプログラミングを生成するために、該プロセッサが、変換関数を使用して、該一つ以上の生成されたマスクプログラム可能なロジックデバイス設定ファイルにおいて動作することと
を包含する、方法。 - 前記ユーザープログラム可能なロジックデバイスに対するプログラミングを生成した後、前記プロセッサが、前記マスクプログラムされたロジックデバイスを生成するために、該一つ以上のユーザープログラム可能なロジックデバイス設定ファイルおよび該一つ以上のマスクプログラム可能なロジックデバイス設定ファイルを処理することをさらに包含する、請求項3に記載の方法。
- 前記処理することは、
前記プロセッサが、前記一つ以上のユーザープログラム可能なロジックデバイス設定ファイルの少なくとも一つを逆アセンブルして、ネットリストを生成することを包含する、請求項3に記載の方法。 - 前記処理することは、
前記プロセッサが、前記ネットリストを配置配線処理ツールに入力することをさらに包含する、請求項5に記載の方法。 - 前記処理することは、
前記プロセッサが、前記少なくとも一つのマスクプログラム可能なロジックデバイス設定ファイルを前記配置配線処理ツールに入力することをさらに包含する、請求項6に記載の方法。 - 前記少なくとも一つのユーザープログラム可能なロジックデバイス設定ファイルは、少なくとも一つのビットストリーム設定ファイルを備える、請求項3に記載の方法。
- 前記少なくとも一つのユーザープログラム可能なロジックデバイス設定ファイルは、ユーザー制約を表すファイルをさらに備えている、請求項8に記載の方法。
- 前記少なくとも一つのマスクプログラム可能なロジックデバイス設定ファイルは、
(a)マスクプログラム可能なロジックデバイスのタイミング制約を表すファイル、および
(b)マスクプログラム可能なロジックデバイスの配置制約を表すファイル、
の少なくとも1つを備える、請求項3に記載の方法。 - 前記マスクプログラムされたロジックデバイスを生成することに先立って、前記プロセッサが、前記互換性を有するユーザープログラム可能なロジックデバイスに対する前記プログラミングを試験することをさらに包含する、請求項3に記載の方法。
- 前記変換関数は、前記ユーザープログラム可能なロジックデバイスと前記マスクプログラム可能なロジックデバイスとの間のマッピングを含む、請求項3に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US48091703P | 2003-06-23 | 2003-06-23 | |
US60/480,917 | 2003-06-23 | ||
US48352503P | 2003-06-26 | 2003-06-26 | |
US60/483,525 | 2003-06-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006517645A Division JP2007524911A (ja) | 2003-06-23 | 2004-06-23 | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010182327A true JP2010182327A (ja) | 2010-08-19 |
JP4896243B2 JP4896243B2 (ja) | 2012-03-14 |
Family
ID=33555565
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006517645A Withdrawn JP2007524911A (ja) | 2003-06-23 | 2004-06-23 | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
JP2009256592A Withdrawn JP2010102716A (ja) | 2003-06-23 | 2009-11-09 | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
JP2010065249A Expired - Fee Related JP4896243B2 (ja) | 2003-06-23 | 2010-03-19 | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
JP2010065248A Expired - Fee Related JP4896242B2 (ja) | 2003-06-23 | 2010-03-19 | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006517645A Withdrawn JP2007524911A (ja) | 2003-06-23 | 2004-06-23 | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
JP2009256592A Withdrawn JP2010102716A (ja) | 2003-06-23 | 2009-11-09 | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010065248A Expired - Fee Related JP4896242B2 (ja) | 2003-06-23 | 2010-03-19 | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
Country Status (3)
Country | Link |
---|---|
US (2) | US7290237B2 (ja) |
JP (4) | JP2007524911A (ja) |
WO (1) | WO2005001724A2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6992503B2 (en) | 2002-07-08 | 2006-01-31 | Viciciv Technology | Programmable devices with convertibility to customizable devices |
US7112994B2 (en) | 2002-07-08 | 2006-09-26 | Viciciv Technology | Three dimensional integrated circuits |
US8643162B2 (en) | 2007-11-19 | 2014-02-04 | Raminda Udaya Madurawe | Pads and pin-outs in three dimensional integrated circuits |
US7181703B1 (en) | 2003-07-22 | 2007-02-20 | Altera Corporation | Techniques for automated sweeping of parameters in computer-aided design to achieve optimum performance and resource usage |
US7030651B2 (en) | 2003-12-04 | 2006-04-18 | Viciciv Technology | Programmable structured arrays |
US7100142B2 (en) * | 2004-04-07 | 2006-08-29 | Synopsys, Inc. | Method and apparatus for creating a mask-programmable architecture from standard cells |
US7398492B2 (en) * | 2004-06-03 | 2008-07-08 | Lsi Corporation | Rules and directives for validating correct data used in the design of semiconductor products |
US7404156B2 (en) * | 2004-06-03 | 2008-07-22 | Lsi Corporation | Language and templates for use in the design of semiconductor products |
US7243329B2 (en) | 2004-07-02 | 2007-07-10 | Altera Corporation | Application-specific integrated circuit equivalents of programmable logic and associated methods |
US7558718B2 (en) * | 2004-09-28 | 2009-07-07 | Broadcom Corporation | Method and system for design verification of video processing systems with unbalanced data flow |
US7360197B1 (en) | 2005-02-03 | 2008-04-15 | Altera Corporation | Methods for producing equivalent logic designs for FPGAs and structured ASIC devices |
US7406668B1 (en) | 2005-03-03 | 2008-07-29 | Altera Corporation | Methods for producing mappings of logic suitable for FPGA and structured ASIC implementations |
US7275232B2 (en) * | 2005-04-01 | 2007-09-25 | Altera Corporation | Methods for producing equivalent field-programmable gate arrays and structured application specific integrated circuits |
US7246339B2 (en) * | 2005-04-08 | 2007-07-17 | Altera Corporation | Methods for creating and expanding libraries of structured ASIC logic and other functions |
US7363596B1 (en) | 2005-04-27 | 2008-04-22 | Altera Corporation | Methods for storing and naming static library cells for lookup by logic synthesis and the like |
US7243315B2 (en) * | 2005-05-31 | 2007-07-10 | Altera Corporation | Methods for producing structured application-specific integrated circuits that are equivalent to field-programmable gate arrays |
US7370295B1 (en) | 2005-07-21 | 2008-05-06 | Altera Corporation | Directed design space exploration |
US7386819B1 (en) | 2005-07-28 | 2008-06-10 | Altera Corporation | Methods of verifying functional equivalence between FPGA and structured ASIC logic cells |
US7444610B1 (en) * | 2005-08-03 | 2008-10-28 | Xilinx, Inc. | Visualizing hardware cost in high level modeling systems |
US7373630B1 (en) | 2005-12-12 | 2008-05-13 | Altera Corporation | Methods for improved structured ASIC design |
US20090079467A1 (en) * | 2007-09-26 | 2009-03-26 | Sandven Magne V | Method and apparatus for upgrading fpga/cpld flash devices |
US7786757B2 (en) * | 2008-03-21 | 2010-08-31 | Agate Logic, Inc. | Integrated circuits with hybrid planer hierarchical architecture and methods for interconnecting their resources |
US8296705B2 (en) * | 2009-08-28 | 2012-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Code tiling scheme for deep-submicron ROM compilers |
US9465903B1 (en) * | 2014-11-18 | 2016-10-11 | Xilinx, Inc. | Programmable IC design creation using circuit board data |
US11195100B2 (en) * | 2016-08-17 | 2021-12-07 | International Business Machines Corporation | Determining applications based on interactions of different electronic devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03183154A (ja) * | 1989-05-15 | 1991-08-09 | Xilinx Inc | 金属による相互接続形の集積回路チップ、マスクの形態の論理セルアレイ装置、およびそれらについての実証および試験方法 |
JPH05167046A (ja) * | 1990-11-07 | 1993-07-02 | Matra Design Semiconductor Inc | ファクトリ・プログラムドデバイスの製造システム及び製造方法 |
JPH07254019A (ja) * | 1993-12-30 | 1995-10-03 | At & T Corp | フィールドプログラム可能なゲートアレイ・インプリメンテーションをマスクプログラム可能な論理セル・インプリメンテーションに変換するための方法と装置 |
EP1049032A2 (en) * | 1998-12-14 | 2000-11-02 | Clear Logic, Inc. | Methods of designing integrated circuit gate arrays using programmable logic device bitstreams |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2094751T3 (es) * | 1989-03-17 | 1997-02-01 | Sumitomo Chemical Co | Nuevos eteres de poliarileno. |
US5212652A (en) | 1989-08-15 | 1993-05-18 | Advanced Micro Devices, Inc. | Programmable gate array with improved interconnect structure |
US5550839A (en) * | 1993-03-12 | 1996-08-27 | Xilinx, Inc. | Mask-programmed integrated circuits having timing and logic compatibility to user-configured logic arrays |
US5815405A (en) * | 1996-03-12 | 1998-09-29 | Xilinx, Inc. | Method and apparatus for converting a programmable logic device representation of a circuit into a second representation of the circuit |
US5943488A (en) * | 1996-06-26 | 1999-08-24 | Cypress Semiconductor Corp. | Method and apparatus to generate mask programmable device |
US5825202A (en) | 1996-09-26 | 1998-10-20 | Xilinx, Inc. | Integrated circuit with field programmable and application specific logic areas |
US5874834A (en) | 1997-03-04 | 1999-02-23 | Xilinx, Inc. | Field programmable gate array with distributed gate-array functionality |
US5946478A (en) * | 1997-05-16 | 1999-08-31 | Xilinx, Inc. | Method for generating a secure macro element of a design for a programmable IC |
US6492833B1 (en) * | 1998-04-30 | 2002-12-10 | Altera Corporation | Configurable memory design for masked programmable logic |
US6177844B1 (en) | 1999-01-08 | 2001-01-23 | Altera Corporation | Phase-locked loop or delay-locked loop circuitry for programmable logic devices |
US6486702B1 (en) | 1999-07-02 | 2002-11-26 | Altera Corporation | Embedded memory blocks for programmable logic |
US6625787B1 (en) * | 1999-08-13 | 2003-09-23 | Xilinx, Inc. | Method and apparatus for timing management in a converted design |
US6769109B2 (en) * | 2000-02-25 | 2004-07-27 | Lightspeed Semiconductor Corporation | Programmable logic array embedded in mask-programmed ASIC |
US6526563B1 (en) | 2000-07-13 | 2003-02-25 | Xilinx, Inc. | Method for improving area in reduced programmable logic devices |
US6515509B1 (en) | 2000-07-13 | 2003-02-04 | Xilinx, Inc. | Programmable logic device structures in standard cell devices |
US6490707B1 (en) | 2000-07-13 | 2002-12-03 | Xilinx, Inc. | Method for converting programmable logic devices into standard cell devices |
JP2002312411A (ja) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | 論理合成装置および論理合成方法 |
US6941538B2 (en) * | 2002-02-22 | 2005-09-06 | Xilinx, Inc. | Method and system for integrating cores in FPGA-based system-on-chip (SoC) |
US6938236B1 (en) * | 2002-03-29 | 2005-08-30 | Altera Corporation | Method of creating a mask-programmed logic device from a pre-existing circuit design |
US6988258B2 (en) * | 2002-12-09 | 2006-01-17 | Altera Corporation | Mask-programmable logic device with building block architecture |
US7210115B1 (en) * | 2004-07-02 | 2007-04-24 | Altera Corporation | Methods for optimizing programmable logic device performance by reducing congestion |
-
2004
- 2004-06-23 WO PCT/US2004/020362 patent/WO2005001724A2/en active Application Filing
- 2004-06-23 JP JP2006517645A patent/JP2007524911A/ja not_active Withdrawn
- 2004-06-23 US US10/875,256 patent/US7290237B2/en not_active Expired - Fee Related
-
2007
- 2007-09-19 US US11/858,060 patent/US8001509B2/en not_active Expired - Fee Related
-
2009
- 2009-11-09 JP JP2009256592A patent/JP2010102716A/ja not_active Withdrawn
-
2010
- 2010-03-19 JP JP2010065249A patent/JP4896243B2/ja not_active Expired - Fee Related
- 2010-03-19 JP JP2010065248A patent/JP4896242B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03183154A (ja) * | 1989-05-15 | 1991-08-09 | Xilinx Inc | 金属による相互接続形の集積回路チップ、マスクの形態の論理セルアレイ装置、およびそれらについての実証および試験方法 |
JPH05167046A (ja) * | 1990-11-07 | 1993-07-02 | Matra Design Semiconductor Inc | ファクトリ・プログラムドデバイスの製造システム及び製造方法 |
JPH07254019A (ja) * | 1993-12-30 | 1995-10-03 | At & T Corp | フィールドプログラム可能なゲートアレイ・インプリメンテーションをマスクプログラム可能な論理セル・インプリメンテーションに変換するための方法と装置 |
EP1049032A2 (en) * | 1998-12-14 | 2000-11-02 | Clear Logic, Inc. | Methods of designing integrated circuit gate arrays using programmable logic device bitstreams |
Also Published As
Publication number | Publication date |
---|---|
US7290237B2 (en) | 2007-10-30 |
US20080005716A1 (en) | 2008-01-03 |
JP4896242B2 (ja) | 2012-03-14 |
JP2010102716A (ja) | 2010-05-06 |
JP2007524911A (ja) | 2007-08-30 |
US20040261052A1 (en) | 2004-12-23 |
WO2005001724A2 (en) | 2005-01-06 |
JP2010182326A (ja) | 2010-08-19 |
US8001509B2 (en) | 2011-08-16 |
JP4896243B2 (ja) | 2012-03-14 |
WO2005001724A3 (en) | 2005-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4896243B2 (ja) | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス | |
US5815405A (en) | Method and apparatus for converting a programmable logic device representation of a circuit into a second representation of the circuit | |
TW527549B (en) | Method for implementing a physical design for a dynamically reconfigurable logic circuit | |
JP4989803B2 (ja) | 等価なフィールドプログラマブルゲートアレイとストラクチャード特定用途向け集積回路の製造方法 | |
Bergamaschi et al. | Designing systems-on-chip using cores | |
Gschwind et al. | FPGA prototyping of a RISC processor core for embedded applications | |
Mesquita et al. | Remote and Partial Reconfiguration of FPGAs: tools and trends | |
JPH10116302A (ja) | 集積回路の設計方法及びそれによって設計された集積回路 | |
Zhang et al. | A review of high-level synthesis for dynamically reconfigurable FPGAs | |
WO2006046711A1 (ja) | 再構成可能な論理回路を有するデータ処理装置 | |
US20060236292A1 (en) | Base platforms with combined ASIC and FPGA features and process of using the same | |
US7249340B2 (en) | Adaptable circuit blocks for use in multi-block chip design | |
Gajski et al. | System design methodologies: aiming at the 100 h design cycle | |
Hübner et al. | Exploiting dynamic and partial reconfiguration for FPGAs: toolflow, architecture and system integration | |
US8046206B1 (en) | Method and system using subgraph isomorphism to configure hardware resources | |
US7360177B1 (en) | Method and arrangement providing for implementation granularity using implementation sets | |
JP3476688B2 (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
JP4208919B2 (ja) | 活性化コードの生成方法 | |
Parab et al. | Genesis of PLD’s, Market Players, and Tools | |
JP2000133716A (ja) | 情報処理システム | |
Hartnett | Integration of Digital Signal Processing Block in SymbiFlow FPGA Toolchain for Artix-7 Devices | |
CN100514340C (zh) | 给掩模可编程逻辑器件编程的方法及如此编程的器件 | |
CN115796105A (zh) | 用于添加另外的电路组件的方法、装置和存储介质 | |
Bhardwaj | Framework for hardware agility on FPGAs | |
Nedjah et al. | The Co-design Methodology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |