JP2000133716A - 情報処理システム - Google Patents

Abstract

(57)【要約】 【課題】 バージョンアップなどにより、回路の回路情
報が更新された時に、その更新された回路情報をタイム
リーにプログラマブル論理回路に再構成する。 【解決手段】 プログラマブル論理回路１０４に、回路
を構成するための複数個の回路情報を記憶し、指定情報
により指定される一つの回路の回路情報を、記憶された
回路情報に基づいて得るようにする回路情報提供手段４
００を備える。回路情報更新手段５００から更新通知を
受けた回路情報提供手段は、取得手段に更新通知を渡す
ことにより、ユーザインターフェース手段１０６を通じ
て、その更新された回路情報の情報をユーザに対して通
知する。ユーザが、更新通知で示される更新回路の回路
情報を取得することを指示したときに、取得手段は、回
路情報提供手段に、更新通知で示される更新回路を指定
情報として渡すことにより、回路情報提供手段は、指定
された更新回路の回路情報を取得手段に渡す。取得手段
は、回路情報をプログラマブル論理回路にロードする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、アプリケーショ
ンプログラムによる処理の少なくとも一部分を、回路構
成を再構成できるプログラマブル論理回路で処理するこ
とが可能である情報処理システムに関する。

【０００２】

【従来の技術】デジタル回路装置、特に特定用途向け集
積回路（ＡＳＩＣ）の分野において、製品の開発期間を
短縮するために、フィールドプログラマブルゲートアレ
イ（ＦＰＧＡ）やプログラマブルロジックデバイス（Ｐ
ＬＤ）などで構成されたプログラマブル論理回路が広く
使われている。

【０００３】これらのプログラマブル論理回路は、論理
回路を記述する回路情報をこれらに読み込ませること
で、内部の論理回路と論理回路間の結線を自由に構成す
ることができる。このため、プログラマブル論理回路を
用いることで、従来は回路設計の終了後に数週間から数
か月を必要とした集積回路の作製時間が不要になるとい
うメリットがある。特に、米国特許第４，７００，１８
７号の発明のような電気的に再構成可能なプログラマブ
ル論理回路は、一度作製した回路を必要に応じて自由に
何度でも変更できるという利点があり、プログラマブル
論理回路は、ますます広く使われるようになってきてい
る。

【０００４】この種のプログラマブル論理回路の回路を
設計する装置のひとつとして、特開平６−２３２２５９
号公報に開示される「ＦＰＧＡ回路設計装置及び方法」
の例がある。これを従来例１として図１８及び図１９を
参照しながら説明する。

【０００５】図１８は、大規模ＦＰＧＡ回路を設計する
ＣＡＤシステムの構成図を示したものである。この装置
は、予め、配置配線情報および論理機能情報を有したＦ
ＰＧＡ機能モジュールよりなるハードマクロセルを、複
数個、登録したデータベース１２を有し、このデータベ
ースに登録された複数のハードマクロセルを用いて配
置、配線することで、より大規模のＦＰＧＡ集積回路を
設計するものである。

【０００６】この装置においては、マンマシンインター
フェースとしてのデータ入出力装置１０に対して設計者
が操作してファイル管理プログラム群１１を動作させ
る。このファイル管理プログラム群１１は、論理ファイ
ル管理プログラム、ライブラリ管理プログラム、配置配
線管理プログラム等を有し、これらにより、管理対象で
あるデータベース１２を管理する。

【０００７】データベース１２は、ＦＰＧＡの論理機能
情報を多数登録した論理ファイルと、機能モジュールと
してのＦＰＧＡセルを登録したセルライブラリと、ＦＰ
ＧＡ内外の配置配線情報を登録した配置配線ファイルと
からなる。セルライブラリには、予め配置配線情報およ
び論理機能情報を持ち、ペリフェラル回路等として特定
の機能を実行するハードマクロセルを予め多数登録す
る。このデータベース１２の各ファイルの内容は、適
宜、診断システム１３により読み出されて診断され、そ
の診断データ１４が出力される。

【０００８】そして、このデータベースに登録される各
ファイルの内容に従い、図面入力システム、ネットリス
ト生成システム、レイアウトシステム、セル内配置配線
システム、出力プログラムを順次用いることにより、大
規模ＦＰＧＡ回路を実現するための設計図面及びそのプ
ログラムを出力させる。

【０００９】このＣＡＤシステムによって設計された１
チップのＦＰＧＡによるマイクロコンピュータシステム
の構成例を図１９に示す。このＦＰＧＡチップ２０は、
ＣＰＵ２１、ＲＯＭ２２、ＲＡＭ２３、Ｉ／Ｏポート２
４、処理すべきプログラムの経過時間を計るＰＩＴ（Ｐ
ｒｏｇｒａｍｍａｂｌｅ Ｉｎｔｅｒｖａｌ Ｔｉｍｅ
ｒ）２５、同時に発生した複数の装置からの割り込み信
号を制御するＰＩＣ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｉｎ
ｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）２６、ＣＰＵ
２１と必要なメモリアクセスの調停を行うＤＭＡＣ（Ｄ
ｉｒｅｃｔＭｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏ
ｌｌｅｒ）２７のそれぞれが、アドレス／データバス２
８および制御信号線２９に接続されて構成される。

【００１０】このうち、Ｉ／Ｏポート２４、ＰＩＴ２
５、ＰＩＣ２６、ＤＭＡＣ２７に相当するハードマクロ
セルが、あらかじめデータベース１２のセルライブラリ
に登録されており、これらは、このハードマクロセルを
そのまま読み出してＦＰＧＡチップ２０上にマッピング
するのみで、これらのＦＰＧＡセル内の配置配線処理を
終えることができる。

【００１１】以上のようにして、この従来例１によれ
ば、あらかじめ配置配線情報及び論理機能情報を有した
ＦＰＧＡ機能モジュールよりなるハードマクロセルを複
数登録したライブラリを有し、このライブラリに登録さ
れた複数のハードマクロセルを用いて配置、配線を行う
ことで、既存のＦＰＧＡ回路を設計財産として活かし、
システム設計の負担を軽減して開発期間を短縮した設計
ができる。

【００１２】ところで、以上説明した従来例１は、１個
のＦＰＧＡチップを設計する際の発明に関するものであ
るが、最近の論理回路は複雑さが増し、一つのプログラ
マブル論理回路装置では実現できない規模にまで回路規
模が大きくなっている。

【００１３】この問題を解決するためのひとつの方法と
して、異なる時間に異なる論理回路を実現するために、
プログラマブル論理回路を処理の途中で再構成すること
が提案されている。この方法を用いることにより、携帯
情報端末のように、装置が小型であるため、内蔵できる
回路規模に制約がある場合でも、様々な処理が比較的高
速に行えるという利点がある。

【００１４】しかし、プログラマブル論理回路を再構成
するときには、回路全体の回路情報を再度読み込ませる
ため、再構成に時間がかかるという欠点がある。さら
に、処理の途中で再構成することは、処理を一時中断
し、その時のデータをプログラマブル論理回路の外部の
記憶装置に待避させ、新たな回路情報を読み込んで再構
成し、再構成前のデータと再構成に伴う新しいデータを
入力するという余分な処理が必要で、データを出し入れ
する処理は冗長なものとになる。

【００１５】この問題を解決するために、米国アトメル
社の「ＣＯＮＦＩＧＵＲＡＢＬＥＬＯＧＩＣ」という名
のデータブックに記載されているプログラマブル論理回
路、および米国ザイリンクス社の「ＴＨＥ ＰＲＯＧＲ
ＡＭＭＡＢＬＥ ＬＯＧＩＣ」という名のデータブック
に記載されているプログラマブル論理回路では、データ
を記憶するためのデータ記憶装置を有し、回路の動作中
でも外部の記憶装置から回路情報の一部を読み込んで部
分的に再構成を行うことで、再構成するための時間を最
小に留めるようにしている。

【００１６】このようなプログラマブル論理回路を情報
処理システムに用いるときの問題は、所望の論理回路を
構成するための回路情報を格納先から取り出し、必要に
応じて複数の回路情報を合成して処理に適切な形式に変
換し、所望の論理回路を再構成することを高速かつ効率
的に行わねばならないことである。

【００１７】上述した複数の回路情報をプログラマブル
論理回路に異なる時間に再構成して所定の処理を行う情
報システムは、ネットワークに接続して利用することが
できる。その例として、特開平１０−７８９３２号公報
に記載される「リコンフィグラブル・ネットワークコン
ピュータ」があり、それを従来例２として図２０を参照
しながら説明する。

【００１８】この従来例２の情報処理システムは、通信
ネットワークＮＥＴに接続された複数のコンピュータで
構成され、その内の少なくとも一つがアプリケーション
プログラムを配布するコンピュータ（アプリケーション
・サーバ）ＳＢであり、残りのコンピュータが前記アプ
リケーションプログラムをダウンロードし、実行するク
ライアントとなるコンピュータ（クライアント・コンピ
ュータ）ＣＬで構成されたシステムである。複数のクラ
イアント・コンピュータＣＬの一部に、プログラムによ
り機能を随時変更し再構成することが可能な拡張ハード
ウェア（拡張ＨＷ）３１が搭載されている。

【００１９】サーバＳＢに格納されたアプリケーション
プログラムＡＰにおいては、その一部の機能に対して、
拡張ハードウェアのプログラムコード（拡張コード）
と、クライアント・コンピュータＣＬのメインのプロセ
ッサ（メインＰ）３２のコードが含まれている。

【００２０】クライアント・コンピュータＣＬのＯＳ
は、拡張ハードウェア３１が実装されているか否かを判
断する機能を持ち、拡張ハードウエア３１が実装されて
いる場合には、図２０の上側のクライアント・コンピュ
ータＣＬのように、アプリケーションプログラムＡＰの
中からハードウェア構成に適したコードのみ取り出すコ
ード選択機能３３を持っている。また、図２０の下側の
クライアント・コンピュータＣＬのように、拡張ハード
ウェア３１を持たない場合には、コード選択機能３３に
より、メインプロセッサ３２のコードが選択されてアプ
リケーションを利用できる。

【００２１】別の構成では、拡張ハードウェア３１で実
現する機能を、クライアント・コンピュータＣＬ上に後
から動的に追加／削除が可能なＯＳの拡張機能あるいは
動的ライブラリとして実現し、アプリケーションプログ
ラムＡＰがＯＳに対し処理中に利用する拡張機能あるい
は動的ライブラリの種類を登録する。ＯＳは、拡張機能
あるいは動的ライブラリがクライアント上に存在する場
合にはそれを用い、存在しない場合にはネットワークＮ
ＥＴ上のサーバＳＢから必要とする拡張機能あるいは動
的ライブラリを転送し、利用する。

【００２２】また、メインプロセッサ３２用のコード、
拡張ハードウェア３１用のコードは、一体となっている
のではなく、アプリケーションプログラムＡＰまたはＯ
Ｓの拡張機能または動的ライブラリ毎に、個々のコード
をホストコンピュータに上に備えることもできる。

【００２３】さらに、従来例２の場合には、拡張ハード
ウエアを構成するプログラマブル論理回路の構成が、ク
ライアント間で異なる場合は、拡張コードを、適当なゲ
ート数と入出力端子数の論理回路の機能をブール式等で
記述した基本モジュールと、それらの接続関係を表現し
たコードとすることもできる。なお、基本モジュール
は、他の回路が参照して設計財産として再利用すること
ができる。

【００２４】さらに、この基本モジュールを、それぞれ
プログラマブル論理回路の基本プログラムに割り付ける
機能と、複数のプログラマブル論理回路チップにまたが
る大きな拡張コードの場合には、基本モジュールを接続
の度合いに応じて分割し、各プログラマブル論理回路チ
ップに配置配線する機能を、サーバまたはクライアント
上に持つ。

【００２５】また、拡張ハードウェアを利用する複数の
アプリケーションを同時に実行できるように、必要のな
くなったハードウェア資源を別のアプリケーションプロ
グラムのために再利用するハードウェア資源の管理機能
と、拡張ハードウェアに入りきらない拡張コードを時分
割で入れ替えるコード入れ替え機能を持つ。

【００２６】また、クライアント上で実行されるアプリ
ケーションプログラム毎に適宜設定されるプライオリテ
ィ値、メインプロセッサの処理能力値、拡張ハードウェ
アの処理能力値、ハードウェア資源量、コード入れ替え
のために必要な処理能力値を基に、ハードウェア資源に
入りきらない複数のアプリケーションプログラムに対し
て選択する拡張ハードウェア管理機能を持つ。

【００２７】複数のアプリケーションが同時に同じ拡張
コードを拡張ハードウェアで利用する場合には、内部状
態のみを時分割で切り替えて機能を共有する。

【００２８】以上のように、従来例２の場合には、ネッ
トワークで接続されたコンピュータ上で、サーバから配
布されたアプリケーションプログラムをクライアント側
で実行する際、クライアント側に、プログラムにより機
能を随時変更し、再構成可能な拡張ハードウェアを搭載
し、サーバに格納されたアプリケーションプログラムに
は、クライアントのメインプロセッサコードと拡張コー
ドを含ませ、拡張ハードウェアの有無、種類を判断した
コード選択機能によって、クライアント側の計算機の構
成を変え、処理に適した構成にすることでアプリケーシ
ョンプログラムを高速に処理できる。

【００２９】また、ネットワーク上で、クライアント側
に特殊なハードウエアを必要とする新しいサービスを開
始しようとする場合には、従来は、クライアント側のユ
ーザはそのために新しいハードウエアを導入する必要が
あり、また、サービスの提供者は、新しいハードウエア
をもつ一部のユーザに対してのみ、新しいサービスを提
供することになったが、上述の従来例２を実施すること
により、新しいハードウエアを導入することなく、新し
いサービスを開始することが可能となる。

【００３０】

【発明が解決しようとする課題】しかしながら、従来例
２では、回路の開発者側が、回路の機能あるいは性能の
バージョンアップを行った場合、ユーザ側はその回路を
時間差なく使用することができない、という問題があっ
た。

【００３１】また、ユーザ側がその回路を入手してプロ
グラマブル論理回路上で使用するためには、回路の構成
手続きとして、いくつかの回路情報を、回路情報が格納
されているサーバとの間でやり取りするという複雑な手
順を必要とする、という問題があった。

【００３２】また、従来例２の場合には、ひとつの回路
は、より小さい機能を持った基本モジュールの集まりと
して構成される場合もあり、この基本モジュールは、他
の回路が参照して設計財産として再利用することができ
るが、クライアント・コンピュータに、拡張コードとし
て格納する回路情報を、基本モジュールの集まりとして
構成した場合に、その一つの基本モジュールに修正や改
良が必要になった場合、クライアント・コンピュータに
格納されている回路情報の全体を初めから作成し直さな
ければならないという問題がある。

【００３３】この発明は、アプリケーションプログラム
の少なくとも一部を、プログラマブル論理回路で処理す
る情報処理システムにおいて、プログラマブル論理回路
に構成する回路の開発者側が、回路の機能あるいは性能
のバージョンアップを行った場合に、ユーザ側がその回
路を時間差なく使用することができるようにすることを
目的とする。

【００３４】また、この発明は、プログラマブル論理回
路に構成する回路の機能や性能をバージョンアップした
回路情報を生成するときに、その回路情報の全体を作成
し直すことなく、必要な部分のみを変更するだけで簡単
に生成することができるようにすることを目的とする。

【００３５】

【課題を解決するための手段】上記課題を解決するた
め、第１の発明による情報処理システムは、アプリケー
ションプログラムによる処理の少なくとも一部分を処理
するプログラマブル論理回路を備え、前記アプリケーシ
ョンプログラムからの命令により、前記プログラマブル
論理回路に構成された回路を用いて処理を実行する処理
手段と、前記プログラマブル論理回路に前記回路を構成
するための複数個の回路情報を記憶し、指定情報により
指定される一つの回路の回路情報を、前記記憶された回
路情報に基づいて得て提供するようにする回路情報提供
手段と、前記プログラマブル論理回路に構成する回路を
特定するために前記アプリケーションプログラムにより
指定される情報を、前記指定情報として、前記回路情報
提供手段に渡し、前記回路情報提供手段から提供される
前記指定情報により指定された回路の回路情報を取得
し、この回路情報により前記処理手段のプログラマブル
論理回路に前記指定された回路を構成する取得手段と、
前記回路情報提供手段に対して、前記記憶されている回
路の回路情報を更新した旨の更新通知をすると共に、更
新した回路情報を提供する回路情報更新手段と、ユーザ
インターフェース手段と、を備え、前記回路情報更新手
段から前記更新通知を受けた前記回路情報提供手段が前
記取得手段に前記更新通知を渡すことにより、前記ユー
ザインターフェース手段を通じて、その更新情報がユー
ザに対して通知され、前記ユーザインターフェース手段
を通じた更新通知に基づいて、ユーザが、前記更新通知
で示される更新回路の回路情報を取得することを指示し
たときに、前記取得手段は、前記回路情報提供手段に、
前記更新通知で示される更新回路を前記指定情報として
渡すことを特徴とする。

【００３６】第２の発明による情報処理システムは、第
１の発明において、前記回路情報提供手段は、前記プロ
グラマブル論理回路に前記回路を構成するための複数個
の回路情報を記憶する前記記憶手段と、前記取得手段か
らの前記指定情報を受けて、この指定情報により指定さ
れる一つの回路の回路情報を、前記記憶手段に記憶され
た回路情報を用いて生成する機能を備える編集手段と、
前記回路情報更新手段から前記更新通知を受けたとき
に、前記取得手段に前記更新通知を渡す手段と、を備え
ることを特徴とする。

【００３７】第３の発明による情報処理システムは、第
１の発明または第２の発明において、前記回路情報提供
手段と、前記取得手段及び処理手段を構成する部分と
が、ネットワークを介して接続されていることを特徴と
する。第２の発明に従属する場合には、前記憶手段を構
成する部分と、前記編集手段を構成する部分とが、さら
に、ネットワークを介して接続されていることを特徴と
する。

【００３８】第４の発明による情報処理システムは、第
２の発明において、前記記憶手段に記憶される複数個の
回路情報のそれぞれは、自己の回路情報の識別子を備え
るとともに、当該回路情報の一部または全部を他の回路
情報で構成する場合には、前記プログラマブル論理回路
に回路を構成するための回路データとして、当該他の回
路情報の識別子を参照識別子として備えるものであり、
前記編集手段は、前記取得手段からの前記指定情報によ
り指定される回路の回路情報を、当該指定された回路の
回路情報と前記参照識別子で示される他の回路情報とを
前記記憶部から入手して生成することを特徴とする。

【００３９】この第４の発明においても、記憶部を構成
する部分と、編集手段を構成する部分と、取得手段及び
処理手段を構成する部分とは、ネットワークを介して接
続されていてもよい。

【００４０】第５の発明による情報処理システムは、前
記記憶手段に記憶される複数個の回路情報のそれぞれ
は、回路データ部と、その付加情報部とからなり、前記
付加情報部は、自己の回路情報の識別子を含むととも
に、当該回路情報の一部または全部を他の回路情報で構
成する場合には、当該他の回路情報の識別子を参照識別
子として含むものであり、前記回路データ部は、前記プ
ログラマブル論理回路のコンフィギュレーションメモリ
のアドレスと、そのアドレスに格納される回路データと
の対で記述され、前記回路情報の一部または全部が他の
回路情報で構成される場合には、前記参照識別子が、前
記回路情報において前記他の回路情報を参照する位置に
対応するアドレスの回路データとして記述されており、
前記編集手段は、前記取得手段からの前記指定情報によ
り指定される回路の回路情報を、その識別子により前記
記憶手段に照会し、前記記憶手段は、前記編集手段から
の照会に応じて、その照会時の前記識別子で示される回
路情報の前記付加情報部が参照識別子を含む場合には、
その参照識別子を前記編集手段に返し、前記編集手段
は、前記記憶部から入手した前記参照識別子を用いて、
前記記憶手段から前記他の回路情報を取得することを特
徴とする。

【００４１】上記第１〜第５の発明において、更新され
る回路は、前記プログラマブル論理回路の予め定められ
た領域に、固定的に構成されるものであるとよい。

【００４２】

【作用】第１の発明の情報処理システムにおいては、ア
プリケーションプログラムがプログラマブル論理回路に
回路を構成するために、その回路の指定情報を取得手段
に送ると、取得手段は、回路情報提供手段に、その指定
情報を送る。すると、回路情報提供手段は、記憶してい
る回路情報に基づいて指定された回路情報を生成して取
得手段にその回路情報を渡す。取得手段は、回路情報提
供手段から得た回路情報により、指定された回路をプロ
グラマブル論理回路に構成する。

【００４３】したがって、第１の発明によれば、取得手
段が回路情報提供手段に回路の指定情報を渡すと、自動
的に必要な回路情報が取得手段に送られてきて、プログ
ラマブル論理回路に再構成されるので、予め回路情報を
アプリケーションプログラム内などに格納しておく必要
はない。

【００４４】そして、回路情報更新手段により、回路情
報の更新の通知が入力されると、回路情報提供手段に
は、更新された回路情報が記憶されると共に、ユーザイ
ンターフェース手段を通じて、更新された回路情報の情
報がユーザに対して通知される。ユーザは、このユーザ
インターフェースを通じて通知された更新された回路情
報を利用するかどうかを、当該ユーザインターフェース
を通じて入力する。

【００４５】すると、取得手段は、回路情報提供手段に
更新された回路情報を指定する指定情報を送るので、回
路情報提供手段は、記憶された当該更新された回路情報
を取得手段に渡す。これにより、プログラマブル論理回
路には、更新された回路が再構成される。

【００４６】こうして、第１の発明によれば、プログラ
マブル論理回路に構成された回路がバージョンアップさ
れたときに、ユーザは、それをタイムリーに知って、プ
ログラマブル論理回路に再構成して利用することができ
る。したがって、バージョンアップされた回路が、プロ
グラマブル論理回路において、常時、使用される回路で
ある場合には、その効果は大きい。

【００４７】第２の発明においては、回路情報提供手段
は、回路情報を記憶する記憶手段と、この記憶手段の回
路情報を用いて、取得手段から要求される指定回路情報
を生成する編集手段とからなる。

【００４８】したがって、記憶手段は、直接的に取得手
段との複雑なやり取りを行う必要がなく、回路情報の管
理が容易である。そして、プログラマブル論理回路上へ
の実際的な回路情報への変更を、編集手段が行うように
することができるため、記憶手段に記憶される回路情報
の回路データを、基本的な形式とすることができるの
で、この点でも、記憶手段で回路情報の管理が容易にな
る。

【００４９】また、第３の発明の情報処理システムにお
いては、回路情報提供手段を構成する部分と、取得手段
および処理手段を構成する部分とが、または、記憶手段
を構成する部分と、編集手段を構成する部分と、取得手
段および処理手段を構成する部分とが、ネットワークを
介して接続されており、一つの情報処理装置内に編集手
段や記憶手段を持つ必要がない。

【００５０】このため、取得手段および処理手段とアプ
リケーションプログラムで動作する情報処理装置から見
ると、指定情報をネットワークを通じて送出すると、そ
の指定情報に対応した回路情報が自動的に送られてくる
システムの構造となり、回路情報提供手段の部分（また
は、記憶手段部分と、編集手段部分）、取得手段および
処理手段の部分の構成は、それぞれ任意にできる。

【００５１】また、第４の発明の情報処理システムにお
いては、記憶手段に記憶される回路情報の構造は、他の
回路を参照しない回路データの構成の回路情報を最下層
の回路情報として、いわゆるツリー構造となる。

【００５２】すなわち、各回路情報は、自己の識別子と
して例えば回路名を備える。そして、各回路情報は、そ
の一部または全部を他の回路情報で構成する場合には、
回路データとして、当該他の回路情報の識別子を参照識
別子として備える。参照識別子は、他の回路情報の回路
名を用いることができる。参照識別子で示される他の回
路情報も、その一部または全部を他の回路情報で構成す
ることができる。そして、最下層の回路情報は、参照識
別子を回路データに持たない構造となる。

【００５３】編集手段は、指定情報で指定された回路情
報が、その一部を他の回路情報で構成される場合には、
当該指定された回路情報と、それに含まれる参照識別子
で示される他の回路情報とを記憶手段から取得して結合
し、指定された回路情報を生成する。また、指定された
回路情報の全部が他の回路情報で構成される場合には、
参照識別子で示される他の回路情報のすべてを記憶手段
から取得して結合し、指定された回路情報を生成する。

【００５４】したがって、この第４の発明によれば、バ
ージョンアップした回路の回路情報を生成する際に、バ
ージョンアップに関与する回路部分のみを更新して、バ
ージョンアップに関与しない、参照識別子で示されるそ
の他の回路情報部分は、全く留意する必要はない。この
ため、バージョンアップ回路の回路情報の生成が容易で
ある。

【００５５】そして、回路情報の付加情報として参照識
別子が含まれるので、編集手段は、回路情報の回路デー
タ部を解析して、指定された回路情報を構成する他の回
路情報の参照識別子を見い出す必要はなく、編集手段
は、迅速に記憶手段から必要な回路情報の取得を行え
る。したがって、更新された回路情報が、更新された部
分と、その他の更新に関与しない参照識別子で示される
回路部分とに分けられて構成されることにより、編集手
段では、迅速に記憶手段から必要な更新回路情報の取得
を行って、取得手段に渡すことができる。

【００５６】第５の発明は、記憶手段に記憶される回路
情報のデータ構造に関するもので、このデータ構造にす
ることにより、編集手段と記憶手段との間での前記回路
情報の識別子と回路情報とのやり取りを迅速に行えるよ
うにしている。

【００５７】すなわち、回路情報は、回路データ部と、
その付加情報部とからなり、付加情報部は、自己の回路
情報の識別子を含むとともに、当該回路情報の一部また
は全部を他の回路情報で構成する場合には、当該他の回
路情報の識別子を参照識別子として含む。

【００５８】また、この第５の発明においては、回路情
報の回路データ部は、プログラマブル論理回路のコンフ
ィギュレーションメモリのアドレスと、そのアドレスに
格納される回路データとの対で記述されているととも
に、回路情報の一部または全部が他の回路情報で構成さ
れる場合には、参照識別子が、回路情報において他の回
路情報を参照する位置に対応するアドレスの回路データ
として記述されている。

【００５９】したがって、編集手段は、回路データ部の
データ内容に従って、参照識別子で示される回路情報を
割り付けることにより、指定情報で指定された回路の回
路情報を、迅速に組み立てることができる。

【００６０】バージョンアップされる回路が、プログラ
マブル論理回路において、常時、使用される回路である
場合には、更新された回路をプログラマブル論理回路に
再構成することは有益であるが、その場合に、この第５
の発明の場合には、更新対象の回路の回路データのアド
レスは、固定座標として指定することにより、その配置
管理が容易にできるものである。

【００６１】

【発明の実施の形態】以下、この発明による情報処理シ
ステムの実施の形態を、図を参照しながら説明する。

【００６２】［実施の形態の情報処理システム全体の構
成の概要］この発明による、少なくとも処理の一部分
が、プログラマブル論理回路を保有するハードウエア処
理部で処理される情報処理システムの実施の形態の主要
な構成を図１に示す。

【００６３】この場合の情報処理システムは、情報処理
部１００と、記憶部２００および編集部３００からなる
回路情報提供部４００と、回路情報更新部５００とから
構成される。これら情報処理部１００と、回路情報提供
部４００と、回路情報更新部５００とは、一つの情報処
理装置内に構成されることもできるし、それぞれ別々の
装置として、互いにネットワークを介して接続するよう
にして構成することもできる。また、回路情報提供部４
００の記憶部２００と、編集部３００も、前記の一つの
情報処理装置内に構成されることもできるし、それぞれ
別々の装置として、互いにネットワークを介して接続す
るようにして構成することもできる。

【００６４】また、記憶部２００と編集部３００とを一
つのコンピュータシステムにより構成し、これと、コン
ピュータシステムからなる情報処理部１００とをネット
ワークを通じて接続して、情報処理システムを構成する
ようにすることもできる。

【００６５】以下に説明する例では、これら情報処理部
１００、記憶部２００、編集部３００、回路情報更新部
５００は、それぞれ別々の装置として、互いにネットワ
ークを介して接続する場合として説明する。

【００６６】情報処理部１００においては、アプリケー
ションプログラム１０１は、実行しようとする一連の処
理を複数個の処理に分割し、分割した処理をＣＰＵ１０
２またはプログラマブル論理回路を保有するハードウエ
ア処理部１０３で実行する。アプリケーションプログラ
ム１０１には、ＣＰＵ１０２で行う処理は、ＣＰＵ１０
２の命令コードで記述され、また、ハードウエア処理部
１０３で行う処理は、これが保有するプログラマブル論
理回路１０４に構成する回路名と、その回路を構成要素
の一部として構成されたハードウエア処理部１０３の制
御コードで記述されている。

【００６７】ハードウエア処理部１０３は、処理手段を
構成するもので、プログラマブル論理回路１０４とし
て、この例ではＦＰＧＡタイプのプログラマブル論理回
路を保有し、このプログラマブル論理回路１０４に構成
された回路を利用して処理を行う。

【００６８】取得手段を構成する回路情報取得部１０５
は、アプリケーションプログラム１０１からのハードウ
エア処理部１０３のプログラマブル論理回路１０４に構
成する回路の要求を受けて、その回路を構成するための
回路情報を編集部３００に要求し、その要求した回路情
報を編集部３００から取得する。後で説明するように、
回路情報はヘッダ部とコード部（回路データ部）で構成
されている。

【００６９】また、回路情報取得部１０５は、取得した
回路情報のコード部に記述されている回路データを、ハ
ードウエア処理部１０３にロードして、そのプログラマ
ブル論理回路１０４に回路を構成する。また、回路情報
取得部１０５は、回路情報のヘッダ部に記述されている
入出力ポート情報をアプリケーションプログラム１０１
に提供する。

【００７０】アプリケーションプログラム１０１は、こ
の回路情報取得部１０５からの入出力ポート情報に基づ
いて、ハードウエア処理部１０３のプログラマブル論理
回路１０４に構成された回路に、データを入出力する。

【００７１】記憶部２００は、プログラマブル論理回路
１０４の回路を構成する複数の回路情報を格納する格納
部を備える。後述するように、この実施の形態の場合、
回路情報は、他の回路情報を参照することにより、記述
することができる、いわゆるツリーデータ構造によって
記憶部２００に記憶することができるようにされてお
り、これにより、過去に生成された回路情報資源を有効
に活用することができるとともに、記憶部２００の記憶
素子の記憶容量の削減を図っている。

【００７２】この記憶部２００は、この例の場合には、
後述するように、情報処理部１００に接続されるネット
ワーク上のコンピュータシステムに設けるが、情報処理
部１００と一体のコンピュータシステム内に設けてもよ
い。

【００７３】編集部３００は、情報処理部１００の回路
情報取得部１０５からの指定情報により要求された回路
の回路情報を生成するのに必要な回路情報を、記憶部２
００から取得する。そして、必要に応じて、取得した回
路情報を編集して、プログラマブル論理回路１０４に再
構成する回路の回路情報を生成し、回路情報取得部１０
５に提供する。

【００７４】後で詳細に説明するように、回路情報は他
の回路情報を参照することができるデータ構造であるの
で、編集部３００は、記憶部２００に要求する回路情報
を照会して参照関係を解決する参照解決処理と、参照解
決処理の結果に基づいて、回路情報を編集する再配置処
理を行う。

【００７５】この編集部３００は、この例の場合には、
後述するように、情報処理部１００に接続されるネット
ワーク上のコンピュータシステムに設けるが、情報処理
部１００と一体のコンピュータシステム内に設けてもよ
い。

【００７６】回路情報更新部５００は、新規に生成した
回路情報や、修正やバージョンアップした回路情報など
の更新回路情報を記憶部２００に渡すと共に、その更新
した回路名やバージョンなどの更新通知情報を編集部３
００に知らせるものである。

【００７７】この回路情報更新部５００は、回路情報作
成者により作成された回路情報および更新通知情報を発
生あるいは転送する装置、例えばコンピュータで構成さ
れる。この回路情報更新部５００は、回路情報作成者か
ら回路情報を受け取り、クライアントに配布することの
できるローカルエリアネットワークの管理者などでもよ
い。

【００７８】この回路情報更新部５００は、回路情報提
供部４００と、ネットワークを介して接続される。ま
た、情報処理システム１００内の装置として、構成する
こともできる。回路情報およびその更新通知情報は、回
路情報更新部５００から、例えばブロードキャスト形式
によって記憶部２００および編集部３００に知らされ
る。

【００７９】回路情報更新部５００からの回路情報を受
け取った記憶部２００は、その回路情報を、回路情報の
格納部に格納する。また、回路情報更新部５００から更
新通知情報を受け取った編集部３００は、それを回路情
報取得部１０５に転送し、回路情報取得部１０５からの
返答を待つ。

【００８０】また、回路情報取得部１０５は、更新情報
告知部１０６により、ユーザに更新通知情報を告知す
る。更新情報告知部１０６は、また、ユーザからの回路
を更新するか否かの操作入力を受け付けることが可能で
あるように構成されている。ユーザからの回路を更新す
るか否かの操作入力の情報は、回路情報取得部１０５を
通じて、編集部３００に返される。編集部３００は、回
路情報取得部１０５からの返答が更新回路を要求するも
のであれば、以降、通常のオペレーションと同様のデー
タの受け渡しを行う。

【００８１】通常のオペレーションにおいては、回路情
報取得部１０５はアプリケーションプログラム１０１が
要求する回路の回路情報を編集部３００に要求する。こ
の要求を受けた編集部３００は、要求された回路情報
を、記憶部２００から回路情報を取得し、編集して生成
し、回路情報取得部１０５に提供する。要求した回路情
報を編集部３００から取得した回路情報取得部１０５
は、その回路情報をハードウエア処理部１０３のプログ
ラマブル論理回路にロードする。

【００８２】［記憶部２００に記憶される回路情報の構
造］記憶部２００が格納する回路情報２０１は、図２に
示すように、付加情報部であるヘッダ部２０２と、回路
データ部であるコード部２０３からなる。ヘッダ部２０
２には、回路名情報２０４と、入出力ポート情報２０５
とが記述される。

【００８３】回路名情報２０４には、自己の回路情報の
識別子ＩＤとして、この例では、当該回路情報２０１が
プログラマブル論理回路１０４に構成する回路名（以
下、自回路名と呼ぶ）が記述されている。この自己の回
路情報の識別子ＩＤとしての自回路名は、その回路情報
２０１に付けられた名前でもある。この例では、アプリ
ケーションプログラム１０１は、後述するように、プロ
グラマブル論理回路１０４に構成する回路の指定情報と
して、この回路情報の識別子ＩＤとしての自回路名を用
いる。

【００８４】自回路名に加えて、ヘッダ部２０２の回路
名情報２０４には、その回路情報２０１が参照する他の
回路情報を特定するための参照識別子ｒｅｆＩＤとし
て、その参照する回路情報の回路名（以下、参照回路名
と呼ぶ）も記述される。自己の回路情報の識別子ＩＤと
してヘッダ部２０２に記述される自回路名はひとつであ
るが、参照回路名は、参照する回路情報の数に応じて、
複数の参照回路名がヘッダ部２０２に記述されることも
ある。

【００８５】ヘッダ部２０２の入出力ポート情報２０５
は、回路名情報２０４の記述の後に記述される。この入
出力ポート情報２０５は、回路に対する信号の流れの方
向に応じて、入力（ＩＮ）、出力（ＯＵＴ）または双方
向（ＩＮ／ＯＵＴ）から選ばれるポートの種類２０６、
論理セル（後に説明する）を単位にしたポートの位置座
標（Ｘ，Ｙ）２０７、およびポートのデータ幅（ビット
数）２０８で構成される。

【００８６】コード部２０３は、アドレスＡＤＲとデー
タＤＴの対の集まりで構成される。アドレスＡＤＲは、
プログラマブル論理回路１０４を構成する論理セルや配
線の状態を決定するコンフィギュレーションメモリ（後
に説明する）のアドレスである。データＤＴは、書き込
まれたコンフィギュレーションメモリのアドレスに対応
する論理セルや配線の状態を決める。

【００８７】記憶部２００に格納されている各回路情報
２０１のコード部２０３のアドレスは、ある特定のアド
レス（例えば１６ビットアドレスであれば０ｘ００００
など：Ｏｘは１６進表示を意味している。以下同じ）か
ら開始する。後述するように、このアドレスに一定の値
を加えてオフセットすることで、コード部のアドレス
は、ハードウエア処理部１０３のプログラマブル論理回
路１０４上に実際に構成する回路位置に対応したアドレ
スに変換される。

【００８８】ヘッダ部２０２の回路名情報２０４に、参
照回路名が記述されている場合には、その参照回路名で
示される回路情報が、その参照回路名が記述されている
回路情報で構成される回路において、どのように結合さ
れるかを決める参照回路情報がコード部２０３に記述さ
れる。

【００８９】参照回路情報は、アドレス（参照アドレス
と呼ぶ）と参照回路名の対として参照元の回路情報のコ
ード部に記述される。例えば、図２の例のアドレスｉと
参照回路名ｐや、アドレスｋと参照回路名ｑなどのよう
に記述される。後述もするように、編集部３００は、参
照回路名により参照された回路情報のコード部の開始ア
ドレスに、参照回路情報の参照アドレスを加えてオフセ
ットした回路データを、参照元の回路情報のコード部に
結合することにより、参照回路を参照元回路に結合す
る。

【００９０】また、後で説明するように、アドレスＡＤ
Ｒと論理セルは一定の対応関係があるので、編集部３０
０は、参照アドレスから参照回路の入出力ポート位置の
オフセット座標を算出して、参照回路の入出力ポート位
置座標にオフセット座標を加えてオフセットした参照回
路の入出力ポート情報を、参照元回路の回路情報のヘッ
ダ部に結合する。

【００９１】他の回路情報を用いない回路情報は、ヘッ
ダ部２０２に参照回路名を持たない。基本回路モジュー
ルのような最小単位の回路情報は、ヘッダ部２０２に参
照回路名を持たない回路情報である。参照回路名により
参照される他の回路情報が、そのヘッダ部２０２に参照
回路名を持つ場合もある。このような多層構造のツリー
構造の場合には、編集部３００では、最下層の回路情報
から順次に回路情報を結合することにより、取得部１０
５から指定された回路名の回路情報を生成するようにす
る。

【００９２】［情報処理システムのハードウエア構成］
図３は、この実施の形態の情報処理システムのハードウ
エア構成例を示すブロック図である。この実施の形態の
情報処理システムにおいて、情報処理部１００は、ＣＰ
Ｕ１１１のホストバス１１１Ｂに、チップセット１１２
に含まれるメモリコントローラ（図示せず）を介して、
例えばＤＲＡＭで構成されるメインメモリ１１３が接続
される。

【００９３】ホストバス１１１Ｂは、また、チップセッ
ト１１２に含まれるホスト−ＰＣＩバスブリッジ（図示
せず）を介して、ＰＣＩバス１１４に接続される。ＰＣ
Ｉバス１１４には、プログラマブル論理回路インターフ
ェース１１５を介してプログラマブル論理回路１１６
と、ハードディスクインターフェース１１７を介してハ
ードディスクドライブ１１８と、通信インターフェース
１１９とが接続される。プログラマブル論理回路１１６
は、図１のハードウエア処理部１０３のプログラマブル
論理回路１０４に相当する。

【００９４】通信インターフェース１１９は、ＬＡＮや
インターネットなどのネットワーク６００を介して、複
数個のコンピュータシステム７００に接続される。コン
ピュータシステム７００は、少なくとも、ＣＰＵ（図示
せず）、メインメモリ（図示せず）、およびハードディ
スクドライブ（図示せず）などの記憶装置を保有する。

【００９５】ハードディスクドライブ１１８により読み
書きされるハードディスクには、アプリケーションプロ
グラム（図示せず）が格納されている。アプリケーショ
ンプログラムは、ハードディスクインターフェース１１
７、ＰＣＩバス１１４およびチップセット１１２に含ま
れるホスト−ＰＣＩブリッジ（図示せず）を介して、ハ
ードディスクドライブ１１８からメインメモリ１１３に
ロードされてＣＰＵ１１１によって実行される。

【００９６】また、アプリケーションプログラムは、ネ
ットワーク６００に接続されるいずれかのコンピュータ
システム７００の記憶装置（図示せず）に格納されてい
る場合もある。この場合は、情報処理部１００が、アプ
リケーションプログラムを、ネットワーク６００に接続
されるコンピュータシステム７００から、通信インター
フェース１１９を介してメインメモリ１１３に取得して
実行する。

【００９７】ネットワーク６００に接続されるいずれか
のコンピュータシステム７００の記憶装置（図示せず）
は、回路情報を格納して、図１の記憶部２００を構成す
る。また、情報処理部１００のハードディスクドライブ
１１８が、回路情報を格納して、図１の記憶部２００を
構成することもある。

【００９８】コンピュータシステム７００が、図１の記
憶部２００として格納する回路情報を検索したり、ネッ
トワーク６００を介して他のコンピュータシステム７０
０へ転送する機能は、コンピュータシステム７００の機
能のひとつとしてソフトウエア的に実装される。

【００９９】図１の編集部３００は、ネットワーク６０
０に接続されるいずれかのコンピュータシステム７００
の機能のひとつとして、ソフトウエア的に実装される。
図１の編集部３００を構成するコンピュータシステム７
００と、図１の記憶部２００を構成するコンピュータシ
ステム７００は、同じコンピュータシステムであっても
よいし、別のコンピュータシステムであってもよい。

【０１００】図１の編集部３００を構成するコンピュー
タシステム７００と、図１の記憶部２００を構成するコ
ンピュータシステム７００が、別のコンピュータシステ
ムである場合は、ネットワーク６００を介して互いに通
信する。

【０１０１】情報処理部１００の図１の回路情報取得部
１０５は、通信インターフェース１１９を介してネット
ワーク６００に接続されたいずれかのコンピュータシス
テムで構成される編集部３００と通信する機能と、ＰＣ
Ｉバス１１４に接続されたプログラマブル論理回路イン
ターフェース１１５を介してプログラマブル論理回路１
１６に回路データをロードする機能とを含んだ機能とし
て、ソフトウエア的に情報処理部１００に実装される。

【０１０２】このように、回路情報取得部１０５は、情
報処理部１００にソフトウエア的に実装されるので、情
報処理部１００で実行されるアプリケーションプログラ
ムと通信することができる。

【０１０３】図１のハードウエア処理部１０３は、プロ
グラマブル論理回路インターフェース１１５とプログラ
マブル論理回路１１６とで構成される。ハードウエア処
理部１０３は、ＰＣＩバス１１４に接続されたプログラ
マブル論理回路インターフェース１１５を介して、ＣＰ
Ｕ１１１で実行されるアプリケーションプログラムと通
信する機能を持つ。

【０１０４】図１の更新情報告知部１０６は、グラフィ
カル・ユーザ・インターフェース１２０と、ディスプレ
イ１２１と、マウスなどのポインティングデバイス１２
２とで構成される。ディスプレイ１２１の画面には、更
新された回路の回路名やバージョンなどの通知情報の一
覧が表示される。そして、ユーザは、ディスプレイ１２
１の画面に表示された更新通知情報の一覧を参照して、
ポインティングデバイス１２２を用いて、当該更新され
た回路をプログラマブル論理回路１０４に再構成して利
用するか否かの指示を入力するようにする。

【０１０５】前述したように、このユーザによる指示
は、回路情報取得部１０５を通じて編集部３００に渡さ
れる。

【０１０６】［ＦＰＧＡタイプのプログラマブル論理回
路の説明］前述したように、この実施の形態において
は、ＦＰＧＡタイプのプログラマブル論理回路を、プロ
グラマブル論理回路（図１のプログラマブル論理回路１
０４）として用いる。このＦＰＧＡタイプのプログラマ
ブル論理回路５０の平面構造を図４に、内部構造のブロ
ック図を図５に示す。

【０１０７】このプログラマブル論理回路５０は、回路
情報を格納するためのコンフィギュレーションメモリ６
１と、論理セル５１や配線領域５２からなる回路素子６
２と、入出力端子５３とで構成される。

【０１０８】コンフィギュレーションメモリ６１は、Ｅ
ＥＰＲＯＭ、ＳＲＡＭなどの書き換え可能なメモリ素子
で構成されている。回路データは、アドレスＡＤＲとデ
ータＤＴの対で構成される。コンフィギュレーションメ
モリ６１にアドレスＡＤＲを与えて、そのアドレスＡＤ
Ｒに対応するメモリセルに、アドレスＡＤＲと対になっ
たデータＤＴが格納されると、このデータＤＴに従っ
て、論理セル５１内の回路構成や、論理セル５１と入出
力端子５３を相互に接続する配線領域５２の接続状態が
再構成される。コンフィギュレーションメモリ６１の一
部分を書き換えることにより、プログラマブル論理回路
５０が動作中であっても、回路を部分的に再構成するこ
とができる。

【０１０９】プログラマブル論理回路５０に再構成され
た回路素子６２に、入出力端子５３を介して、処理すべ
きデータが入力され、また、その処理結果が出力され
る。データ入力先の論理セルと、データ出力元の論理セ
ルを、論理セルの位置に対応するセル座標を示した制御
コードによって、アプリケーションプログラム（図１の
例では、アプリケーションプログラム１０１）が指定す
る。

【０１１０】［情報処理システムでの処理動作の説明］
以上のように構成される情報処理システムの処理動作
を、図１の構成図と、図６、図７、図８に示したフロー
チャートを用いて説明する。

【０１１１】情報処理装置（図示せず）で起動したアプ
リケーションプログラム１０１は、一連の処理をＣＰＵ
１０２またはハードウエア処理部１０３のプログラマブ
ル論理回路１０４で実行する。アプリケーションプログ
ラム１０１からＣＰＵ１０２への処理の指示は、通常の
計算機を用いた処理と同じ手順で行われる。

【０１１２】以下の説明は、アプリケーションプログラ
ム１０１が処理を実行するために必要な回路を、プログ
ラマブル論理回路１０４に構成する場合である。すなわ
ち、情報処理システムが、プログラマブル論理回路１０
４に構成することができる回路情報を生成し、その回路
情報に基づいて、ハードウエア処理部１０３のプログラ
マブル論理回路１０４に回路を構成し、その構成された
回路を用いて処理を行う手順を示すものである。

【０１１３】（回路情報要求）図６のフローチャートに
示すように、情報処理装置（図示せず）で起動したアプ
リケーションプログラム１０１が、ハードウエア処理部
１０３で実行する処理に必要な回路の指定情報を取得部
１０５に指示する（ステップＳ１０１）。この例では、
回路の指定情報としては、その回路名（自回路名）が用
いられる。

【０１１４】アプリケーションプログラム１０１から、
回路の指定情報としての回路名を受け取った回路情報取
得部１０５は、その回路名を編集部３００へ伝え、ハー
ドウエア処理部１０３が必要とする回路を構成すること
ができる回路情報の編集を編集部３００へ指示する（ス
テップＳ１０２）。

【０１１５】（参照解決処理）編集部３００は、取得部
１０５から受け取った回路名を記憶部２００に渡して、
照会することにより、その回路名の回路情報を取得する
が、上述したように、この例の場合には、その回路名で
指定される回路情報が、他の回路情報を参照するもので
ある場合があることから、その参照回路名を知るための
処理として参照解決の処理が行われる（ステップＳ１０
３）。

【０１１６】この参照解決の処理手順を図７Ａ，Ｂのフ
ローチャートを参照して説明する。図７Ａは、この参照
解決処理として編集部３００で実行される処理のフロー
チャートであり、図７Ｂは、参照解決処理として記憶部
２００で実行される処理のフローチャートである。

【０１１７】まず、図７Ａに示すように、編集部３００
は、取得部１０５から得た回路名を記憶部２００に問い
合わせる（ステップＳ１１１）。

【０１１８】図７Ｂに示すように、記憶部２００は、こ
の編集部３００からの回路名の照会が有ったことを検知
すると（ステップＳ１２１）、その回路名を取得し（ス
テップＳ１２２）、その回路名に対応する回路情報２０
１のヘッダ部２０２を調べて、参照回路が有るか否かを
参照回路名が記述されているか否かにより判別する（ス
テップＳ１２３）。そして、参照回路名が記述されてい
る場合は、ヘッダ部２０２に記述されている参照回路名
を編集部３００に答える（ステップＳ１２４）。

【０１１９】編集部３００は、記憶部２００に照会した
回路名に参照回路があるか否かを記憶部２００からの参
照回路名の返答があるかないかにより判別し（ステップ
Ｓ１１２）、参照回路名の返送があれば、それを取得し
て一時保持する（ステップＳ１１３）。

【０１２０】編集部３００は、記憶部２００から受け取
った参照回路名に対応する回路がさらに参照している参
照回路名を知るために、受け取った参照回路名を再び記
憶部２００に問い合わせる（ステップＳ１１４およびス
テップＳ１１１）。

【０１２１】記憶部２００は、編集部３００からの参照
回路名による更なる回路名の照会があったことを検出す
ると（ステップＳ１２５）、ステップＳ１２２以降を繰
り返し、その参照回路名の回路情報について、参照回路
がある場合には、その参照回路名を再び返す。編集部３
００は、ステップＳ１１３でこの参照回路名を取得保持
する。

【０１２２】そして、編集部３００は、取得部１０５と
記憶部２００から受け取った全ての回路名に対し、参照
回路がなくなるまで、ステップＳ１１２以降の前記手順
を繰り返して、回路が参照する参照回路名をすべて知っ
たら、この参照解決の処理を終了する。同様に、記憶部
２００は、編集部３００からの回路名の照会がなくなっ
たら、この参照解決の処理を終了する。

【０１２３】こうして、回路情報取得部１０５が編集部
３００に要求した回路名の回路を構成するために必要な
全ての回路名を、編集部３００が入手することができ
る。

【０１２４】（再配置処理）次に、図６に示すように、
編集部３００は、上述の参照解決の処理で得られた回路
名に対応する回路情報を結合して、回路情報取得部１０
５が編集部３００に要求した回路名の回路情報を生成す
るために、再配置の処理を行う（ステップＳ１０４）。
再配置の処理の手順を図８に示す。

【０１２５】編集部３００は、回路情報取得部１０５か
ら受け取った指定回路の回路情報と、その指定回路を参
照元回路として参照する参照回路の回路情報を記憶部２
００に要求する（ステップＳ１３１）。記憶部２００
は、要求された回路名の回路情報を編集部３００に提供
するので、編集部３００は、それを取得する（ステップ
Ｓ１３２）。参照回路を参照元回路として、さらに参照
回路があれば、その参照回路の回路情報も要求し、必要
なすべての回路情報を取得する。なお、指定回路の回路
情報は、参照解決の最初の回路名の照会の際に、記憶部
２００から取得するようにしてもよい。

【０１２６】編集部３００は、受け取った参照回路の回
路データのアドレスに、参照元回路の参照アドレスを加
えてオフセットして、参照元の回路情報のコード部に結
合する（ステップＳ１３３）。この処理については、具
体例を挙げて後で詳述する。また、編集部３００は、参
照アドレスから参照回路の入出力ポート位置のオフセッ
トセル座標を算出して、参照回路の入出力ポート位置座
標にオフセットセル座標を加えて、参照元回路の回路情
報のヘッダ部に結合する（ステップＳ１３４）。この処
理についても、具体例について後で詳述する。

【０１２７】編集部３００は、全ての回路名に対して前
記の手順を行うまで手順を繰り返す（ステップＳ１３
５）。

【０１２８】以上のようにして再配置の処理が終わる
と、図６に示すように、編集部３００は、生成した回路
情報を、回路情報取得部１０５へ提供する（ステップＳ
１０５）。

【０１２９】（ロード）回路情報取得部１０５は、編集
部３００から入手した回路情報のコード部に記述されて
いる回路データを、ハードウエア処理部１０３にロード
して、プログラマブル論理回路１０４に回路を再構成し
（ステップＳ１０６）、ヘッダ部に記述されている入出
力ポート情報を、アプリケーションプログラム１０１に
提供する（ステップＳ１０７）。

【０１３０】（アプリケーションによる処理）ハードウ
エア処理部１０３は、入出力ポート情報に基づいたアプ
リケーションプログラム１０１からの制御コードに従っ
て、プログラマブル論理回路１０４に再構成された回路
とデータの入出力を行い、プログラマブル論理回路１０
４に再構成された回路を用いた情報処理を行う（ステッ
プＳ１０８）。

【０１３１】［回路情報の更新があったときの処理の説
明］回路情報の更新通知が回路情報更新部５００から発
生したときの、この実施の形態の情報処理システムでの
処理動作を、図９および図１０のフローチャートを参照
して説明する。

【０１３２】まず、回路情報更新部５００から編集部３
００に、新規回路情報あるいは機能的または性能的に改
良されて更新された回路の回路名を含む更新通知が送ら
れる（ステップＳ１４１）。これに先立ち、回路情報更
新部５００から、記憶部２００に、その更新された回路
の回路情報が転送されて、記憶部２００の回路情報格納
部に格納される。

【０１３３】この場合、回路情報更新部５００から送ら
れてくる回路情報は、図２に示した回路構成を備えてお
り、他の回路を参照する構成であって、その参照する部
分については変更がないときには、ヘッダ部２０２に参
照回路名が記述されると共に、回路データ部２０３のそ
の参照回路の部分のデータは、参照アドレスと、参照回
路名とからなるのは前述の通りである。すなわち、回路
情報の作成者は、必要な回路部分のみの回路情報を更新
することにより、更新後の回路の回路情報を作成するこ
とができる。

【０１３４】回路情報更新部５００からの更新情報通知
を受け取った編集部３００は、その通知に含まれる更新
された回路の回路名を記憶部２００に渡して、照会する
ことにより、その回路名の更新された回路情報を取得す
る。この場合に、上述したように、この例の場合には、
その回路名で指定される回路情報が、他の回路情報を参
照する場合があることから、その参照回路名を知るため
の処理として、図７のフローチャートを用いて説明した
参照解決の処理が行われる（ステップＳ１４２）。

【０１３５】そして、編集部３００は、更新された回路
の回路情報を生成するために必要なすべての必要な回路
名を参照したら、この参照解決の処理を終了し、図８の
フローチャートを用いて説明した再配置の処理に移り
（ステップＳ１４３）、記憶部２００から必要な回路情
報の取得を行い、更新された回路の回路情報を生成して
おく。

【０１３６】その後、編集部３００は、情報処理部１０
０と共に、更新された回路情報の提示処理を行う（ステ
ップＳ１４４）。この例の場合、編集部３００は、新規
回路情報あるいは機能的または性能的にバージョンアッ
プされた回路情報についての一連の通知情報群は、ブロ
ードキャスト式に、ネットワークに接続される全ユーザ
の情報処理部１００に転送されて、ユーザに提示されて
告知される。図１０のフローチャートを参照して、更新
回路の通知情報提示の手順を示す。

【０１３７】まず、編集部３００は、回路情報更新部５
００から取得した更新回路の通知情報一覧を回路情報取
得部１０５へ転送する（ステップＳ１５１）。転送され
た通知情報群は、新規回路あるいはバージョンアップさ
れた回路の回路名のほか、その回路がダウンロードして
利用可能であることが、その回路情報のダイジェスト
と、その回路の詳細情報の格納場所と共に記述されてお
り、グラフィカル・ユーザ・インターフェース１２０に
よりディスプレイ１２１の画面表示などで、それらがユ
ーザ側に通知される（ステップＳ１５２）。

【０１３８】ユーザ側では、更新回路についての詳細情
報を必要とするかどうかを判断し（ステップＳ１５
３）、必要とする場合には、前記詳細情報の格納場所へ
アクセスして詳細情報を表示させる（ステップＳ１５
４）。以上で、更新回路の通知情報の提示の処理は終了
である。

【０１３９】そして、この更新回路の通知情報の提示の
画面には、当該更新回路を各ユーザが取得してプログラ
マブル論理回路１０４に再構成するかどうかの指示入力
を促すメッセージがなされるので、これを受けて、ユー
ザは、更新回路を取得して利用するか否かの操作入力を
マウスなどのポインティングデバイス１２２を用いて行
う（図９のステップＳ１４５）。この指示入力に応じた
更新回路を利用するかどうかの情報は、回路情報取得部
１０５を通じて編集部３００に送られる。

【０１４０】ここで、ユーザが更新回路を利用しないと
したときには、図９の更新回路の通知情報提示は終了と
なる。また、ユーザが更新回路を利用すると指示したと
きには、図６のステップＳ１０５〜１０８までの処理に
全く等しいステップＳ１４６〜Ｓ１４９の処理を行う。

【０１４１】すなわち、ステップＳ１４６においては、
編集部３００は、ステップＳ１４３までの処理により、
既に再配置の処理までが終了している更新回路の回路情
報を、回路情報取得部１０５に転送する。すると、次の
ステップＳ１４７において、回路情報取得部１０５は、
ハードウエア処理部１０３のプログラマブル論理回路１
０４に回路情報をロードする。また、ステップＳ１４８
において、回路情報取得部１０５は、入出力ポートの情
報を、アプリケーションプログラム１０１に提供する。
そして、次のステップＳ１４９において、アプリケーシ
ョンプログラム１０１が、更新回路が組み込まれたプロ
グラマブル論理回路１０４を用いて処理を実行する。

【０１４２】以上のようにして、プログラマブル論理回
路１０４に構成可能な回路情報が更新されると、その更
新された回路についての情報がユーザに提示され、ユー
ザはこの提示情報を参照しながら、更新された回路を利
用するか否かを判断することができる。そして、更新回
路を利用すると指示したときには、編集部３００から当
該更新回路情報が自動的に提供されて、プログラマブル
論理回路１０４に再構成されて処理に利用することがで
きる。

【０１４３】したがって、機能や性能が向上した更新回
路を、タイムリーにプログラマブル論理回路に再構成し
て利用することが可能になる。この場合に、通常は、ユ
ーザは、更新回路の通知情報により、自己の情報処理装
置が使用している回路であるか否かを判断したのち、更
新するか否かを決める必要がある。

【０１４４】しかし、例えば、ＰＣＩバスインターフェ
ースや、ＣＰＵなどのように、常にプログラマブル論理
回路１０４に存在するような固定的回路である場合に
は、プログラマブル論理回路上に使用されているか否か
を判断する必要はないので、この実施の形態は、上述の
ようなプログラマブル論理回路に常に存在するような回
路の更新について、非常に有益である。

【０１４５】そして、この種の回路は、その更新によ
り、処理速度や処理結果の品質の向上が期待できるもの
であり、その効果は大きい。

【０１４６】［実施例：ＰＣＩバスインターフェース回
路情報のバージョンアップ］次に、この実施の形態の情
報処理システムの、より詳細な実施例について、図１１
〜図１６を用いて説明する。

【０１４７】この実施例では、ハードウエア処理部１０
３のプログラマブル論理回路１０４上には、図３のプロ
グラマブル論理回路インターフェース１１５の部分も、
固定的に構成されて使用されており、このＰＣＩバスイ
ンターフェースの部分が、更新された場合として説明す
る。ここでは、３３ＭＨｚ対応のＰＣＩバスインターフ
ェース回路を使用している状況で、６６ＭＨｚ対応のＰ
ＣＩバスインターフェース回路が新規に作成されて、ダ
ウンロードが可能となった例を示す。

【０１４８】［ＦＰＧＡタイプのプログラマブル論理回
路のアドレス構成］この実施例で用いるＦＰＧＡタイプ
のプログラマブル論理回路は、列方向に３２個を、ま
た、行方向に３２個を、それぞれ配置した合計１０２４
個の論理セルで構成される。ひとつの論理セルは、６４
アドレスのコンフィギュレーションメモリで設定され、
１アドレスのコンフィギュレーションメモリは８ビット
のデータを保持する。すなわち、ひとつの論理セルは、
６４バイトの回路データで設定される。

【０１４９】ＰＣＩバスインターフェース回路は、汎用
的に多くのユーザが使用し、また、プログラマブル論理
回路１０４上で、常に、固定位置に配置されて使用され
るものであることから、再配置の座標は考えず、再配置
は絶対座標で行われる。すなわち、この実施例では、Ｐ
ＣＩバスインターフェース回路がプログラマブル論理回
路１０４において生成される位置は、固定的に設定され
ている。

【０１５０】この実施例では、図１１で網点を付して示
すように、ＰＣＩバスインターフェース回路が構成され
るプログラマブル論理回路１０４上の領域は、固定領域
部１５０として、プログラマブル論理回路１０４の行方
向のすべての１６セルから３１セルに渡るエリア１５０
全体を設定しておく。

【０１５１】この実施例の場合のコンフィギュレーショ
ンメモリのアドレス設定の方法を、図１１に示す。プロ
グラマブル論理回路のセル座標は、左下を原点（０，
０）として定義される。ひとつの論理セルを設定するコ
ンフィギュレーションメモリは、８×８のメモリ空間に
対応し、プログラマブル論理空間全体で２５６×２５６
のメモリ空間を構成する。アドレスは、１６ビットアド
レスで「０ｘ００００」を開始アドレスとして、セル座
標の原点（０，０）から「０ｘＦＦＦＦ」まで定義され
る。

【０１５２】このとき、アドレスとセル座標は次の関係
を持つ。すなわち、図１１の表に示すように、１６ビッ
トアドレスＡ［１５：０］の上位８ビットＡ［１５：
８］が、２５６×２５６のメモリ空間の列アドレスに、
下位８ビットＡ［７：０］が、当該メモリ空間の行アド
レスに、それぞれ対応する。

【０１５３】１６ビットアドレスＡ［１５：０］の最上
位アドレスＡ［１５：１５］は、この実施例では、ＰＣ
Ｉバスインターフェース回路が構成されている固定座標
を指定するアドレスであり、このアドレスＡ［１５：１
５］の値が「０」である場合には、列セル座標の０から
１５までの任意の領域に回路が構成され、このアドレス
Ａ［１５：１５］の値が「１」である場合には、前述の
ように、再配置の座標は考えず、絶対座標で行われる。

【０１５４】そして、１６ビットアドレスＡ［１５：
０］の４ビットＡ［１４：１１］（８ビットの列アドレ
スの上位４ビット）が列セル座標に、３ビットＡ［１
０：８］（８ビットの列アドレスの下位３ビット）が列
メモリ座標に、それぞれ対応する。また、１６ビットア
ドレスＡ［１５：０］の５ビットＡ［７：３］（８ビッ
トの行アドレスの上位５ビット）が行セル座標に、３ビ
ットＡ［２：０］（８ビットの行アドレスの下位３ビッ
ト）が行メモリ座標に、それぞれ対応する。

【０１５５】以下に説明するこの実施例の場合は、最初
は、プログラマブル論理回路１０４の、前記固定領域に
は、図１２に示すような３３ＭＨｚ対応のＰＣＩバスイ
ンターフェース回路が構成されている状態において、６
６ＭＨｚ対応のＰＣＩバスインターフェース回路が、更
新回路として通知された場合である。なお、３３ＭＨｚ
対応のＰＣＩバスインターフェース回路および６６ＭＨ
ｚ対応のＰＣＩバスインターフェース回路は、ともに、
前述したプログラマブル論理回路１０４の回路情報を構
成するエリア全体の半分の固定領域部に構成が可能な大
きさの回路であるものとする。

【０１５６】［ＰＣＩバスインターフェース回路情報］
図１２に３３ＭＨｚ対応のＰＣＩバスインターフェース
回路のプログラマブル論理回路におけるアドレスと回路
情報の関係を、図１３に６６ＭＨｚ対応のＰＣＩバスイ
ンターフェース回路のプログラマブル論理回路における
アドレスと回路情報の関係を、それぞれ示す。

【０１５７】回路情報は、ヘッダ部とコード部とから構
成されている。この実施例のＰＣＩバスインターフェー
ス回路は、いずれも参照情報をもたない。また、入出力
ポート情報として、３３ＭＨｚ対応のＰＣＩバスインタ
ーフェース回路は、図１２に示すように、データポート
情報とアドレスポート情報をもっている。

【０１５８】これらのポート情報は、それぞれ、３２ビ
ット幅、すなわち４セル分を使用することから、この実
施例では、データポートの座標として（１８，２５）か
ら（１８，２８）までが、アドレスポートの座標として
（１８，２１）から（１８，２４）までが、割り当てら
れている。

【０１５９】一方、６６ＭＨｚ対応のＰＣＩバスインタ
ーフェース回路は、プログラマブル論理回路上での構成
が絶対座標で行われることから、その基準となる入出力
ポート情報は、図１３に示したように、３３ＭＨｚ対応
のＰＣＩバスインターフェース回路と同じ回路情報とア
ドレスの関係で構成されている。

【０１６０】［プログラマブル論理回路１０４上の構
成］図１４は、３３ＭＨｚ対応のＰＣＩバスインターフ
ェース回路８０１のプログラマブル論理回路１０４上で
の構成の概略を示している。

【０１６１】ＰＣＩバスの、ＦＲＡＭＥ＃、Ｃ／ＢＥ
＃、ＤＥＶＳＥＬ＃などの端子と接続される配線から、
データポート８０２やアドレスポート８０３などの入出
力ポート端子の配線を含んだ回路全体は、固定領域部で
ある１６列から３１列までの領域に構成されている。

【０１６２】一方、６６ＭＨｚ対応のＰＣＩバスインタ
ーフェース回路９０１は、図１５に示すように、３３Ｍ
Ｈｚ対応のＰＣＩバスインターフェース回路８０１と、
入出力ポート座標９０２、９０３およびＰＣＩバスへ接
続される端子位置を基準として、固定領域内に全回路が
構成される。

【０１６３】［処理手順］図１６および図１７は、より
詳細な実施例の処理手順を示すフローチャートである。
このフローチャートは、図９の回路更新時のフローチャ
ートの、詳細実施例である。

【０１６４】まず、回路情報更新部５００から編集部３
００に対して、６６ＭＨｚ対応ＰＣＩバスインターフェ
ース回路の更新通知が到来する（ステップＳ２０１）。
これを受けた編集手段３００は、参照解決のため、６６
ＭＨｚ対応ＰＣＩバスインターフェース回路の回路名を
記憶部２００に照会して、その参照回路名を取得する
（ステップＳ２０２）。この参照回路名の取得を、記憶
部２００の６６ＭＨｚ対応ＰＣＩバスインターフェース
回路の回路情報に、参照回路名がなくなるまで繰り返し
行う（ステップＳ２０３）。

【０１６５】この実施例の場合、６６ＭＨｚ対応ＰＣＩ
バスインターフェース回路についての参照回路は、図１
３に示したように存在しないので、ここでは参照回路名
は取得せずにステップＳ２０２、Ｓ２０３の参照解決の
処理を終了する。

【０１６６】同様に、この実施例では、６６ＭＨｚ対応
ＰＣＩバスインターフェース回路は参照回路をもたない
ので、回路データと入出力ポートのオフセットを行う必
要がなく、記憶部２００から該当する回路情報を取得す
ることで、再配置の処理が終了する（ステップＳ２０
４、Ｓ２０５）。

【０１６７】次に、編集部３００は、回路情報取得部１
０５へ、６６ＭＨｚ対応ＰＣＩバスインターフェース回
路の更新通知情報を転送し（ステップＳ２０６）、ユー
ザに告知する（ステップＳ２０７）。すなわち、６６Ｍ
Ｈｚ対応ＰＣＩバスインターフェース回路の回路情報が
ダウンロード可能であること、および回路情報ダイジェ
ストの掲載と、その詳細情報のありかを、ユーザに通知
する。

【０１６８】ユーザは、これらの情報に従い、詳細情報
を表示させるかどうかを判断し（ステップＳ２０８）、
必要な場合には詳細情報を表示して内容を確認する（ス
テップＳ２０９）。そして、６６ＭＨｚ対応ＰＣＩバス
インターフェース回路情報を取得するかどうかを選択す
る（ステップＳ２１０）。

【０１６９】ユーザが、６６ＭＨｚ対応ＰＣＩバスイン
ターフェース回路の回路情報の取得を選択した場合、編
集部３００から回路情報は回路情報取得部１０５へ転送
され（ステップＳ２１１）、プログラマブル論理回路上
へ構成される（ステップＳ２１２）。

【０１７０】そして、回路情報取得部１０５は、入出力
ポート情報をアプリケーションプログラム１０１に提供
する（ステップＳ２１３）。この場合、入出力ポート情
報は、前述したように、６６ＭＨｚ対応のＰＣＩバスイ
ンターフェース回路が絶対座標として取り扱われる。ユ
ーザが、６６ＭＨｚ対応ＰＣＩバスインターフェース回
路の回路情報の取得を選択しなかった場合は、そのまま
処理が終了する。

【０１７１】したがって、この実施例においては、ユー
ザは、ＰＣＩバスインターフェース回路についてのバー
ジョンアップ情報を取得するサーバ側とのやりとりが最
小限で、かつ、絶対座標への構成による手順が簡単な方
法で、更新した回路情報を自ら探索する労力をかけず、
オンタイムで、更新した回路情報を取得することが可能
となる。

【０１７２】なお、以上の実施の形態の説明では、回路
情報更新部５００で回路情報の更新があったときに、こ
の回路情報更新部５００から編集部に更新通知を送るよ
うにしたが、ユーザが、例えばグラフィカル・ユーザ・
インターフェースを通じて、回路の更新状況を、編集部
３００を介して回路情報更新部５００に問い合わせるこ
とにより、上述と同様にして、更新回路の一覧情報をユ
ーザに告知し、その後、ユーザの要求に応じて、プログ
ラマブル論理回路に再構成するようにしてもよい。

【０１７３】また、上述の実施の形態では、編集部３０
０が、回路情報更新部５００からの更新通知を受けたと
きに、その更新通知を回路情報取得部１０５に渡す手段
を兼ねるようにしたが、この更新通知を回路情報取得部
１０５に渡す手段は、編集部３００とは別に設けるよう
にしてもよい。

【０１７４】

【発明の効果】以上説明したように、この発明によれ
ば、アプリケーションプログラムの少なくとも一部を、
プログラマブル論理回路で処理する情報処理システムに
おいて、プログラマブル論理回路で利用する回路情報が
更新されたときに、その更新された回路情報をオンタイ
ムで取得でき、あるいは、自身の都合により所望の時間
に回路情報を取得することができる。

【０１７５】また、この発明によれば、複雑な手順を経
ることなく回路情報を取得できる。そして、取得した回
路情報を用いて、より高機能あるいは高性能な処理を行
うことが可能となる。

【０１７６】また、この発明によれば、回路情報をいわ
ゆるツリー構造として他の回路を参照して構成すること
ができるようにしているので、更新回路を作成するとき
に、参照回路のうち、元のまま利用できる部分はそのま
まの形とすることができ、更新回路の回路情報の生成が
参照識別子を含ませることにより容易に行える。

【図面の簡単な説明】

【図１】この発明による情報処理システムの実施の形態
の全体の概要を示すブロック図である。

【図２】この発明の実施の形態による回路情報管理方法
を説明するための図である。

【図３】この発明による情報処理システムの実施の形態
のハードウエア構成図である。

【図４】ＦＰＧＡタイプのプログラマブル論理回路を説
明するための図である。

【図５】ＦＰＧＡタイプのプログラマブル論理回路を説
明するための図である。

【図６】この発明による情報処理システムの実施の形態
における通常処理手順のフローチャートである。

【図７】図６のフローチャートの一部の処理の詳細な手
順のフローチャートである。

【図８】図６のフローチャートの一部の処理の詳細な手
順のフローチャートである。

【図９】この発明による情報処理システムの実施の形態
における回路更新時の処理手順のフローチャートであ
る。

【図１０】図９のフローチャートの一部の処理の詳細な
手順のフローチャートである。

【図１１】実施の形態において、プログラマブル論理回
路に回路構成するためのアドレス配置を説明するための
図である。

【図１２】プログラマブル論理回路に構成される回路情
報例を示す図である。

【図１３】プログラマブル論理回路に構成される回路情
報例を示す図である。

【図１４】プログラマブル論理回路に構成された回路例
を示す図である。

【図１５】プログラマブル論理回路に構成された回路例
を示す図である。

【図１６】この発明による情報処理システムの実施の形
態で用いる具体的な処理の例を説明するためのフローチ
ャートである。

【図１７】図１６の続きのフローチャートである。

【図１８】従来の情報処理システムの一例を説明するた
めの図である。

【図１９】図１８の従来例で生成されるプログラマブル
論理回路の回路例を示す図である。

【図２０】従来の情報処理システムの他の例を説明する
ための図である。

【符号の説明】

１００ 情報処理部 １０１ アプリケーションプログラム １０２ ＣＰＵ １０３ ハードウエア処理部（処理手段） １０４ プログラマブル論理回路 １０５ 回路情報取得部（取得手段） １０６ 更新情報告知部 ２００ 記憶部 ３００ 編集部 ２０１ 回路情報 ２０２ ヘッダ部（付加情報部） ２０３ コード部（回路データ部） ＡＤＲ アドレス ＤＴ 回路データ ４００ 回路情報提供部 ５００ 回路情報更新部 ６００ ネットワーク ７００ コンピュータシステム

フロントページの続き (72)発明者 西原 義雄 神奈川県足柄上郡中井町境430 グリーン テクなかい富士ゼロックス株式会社内 (72)発明者 山田 紀一 神奈川県足柄上郡中井町境430 グリーン テクなかい富士ゼロックス株式会社内 (72)発明者 三宅 弘之 神奈川県足柄上郡中井町境430 グリーン テクなかい富士ゼロックス株式会社内 Ｆターム(参考） 5F064 AA08 DD02 HH12 HH13 HH15

Claims (7)

【特許請求の範囲】
1. 【請求項１】アプリケーションプログラムによる処理の
   少なくとも一部分を処理するプログラマブル論理回路を
   備え、前記アプリケーションプログラムからの命令によ
   り、前記プログラマブル論理回路に構成された回路を用
   いて処理を実行する処理手段と、 前記プログラマブル論理回路に前記回路を構成するため
   の複数個の回路情報を記憶し、指定情報により指定され
   る一つの回路の回路情報を、前記記憶された回路情報に
   基づいて得て提供するようにする回路情報提供手段と、 前記プログラマブル論理回路に構成する回路を特定する
   ために前記アプリケーションプログラムにより指定され
   る情報を、前記指定情報として、前記回路情報提供手段
   に渡し、前記回路情報提供手段から提供される前記指定
   情報により指定された回路の回路情報を取得し、この回
   路情報により前記処理手段のプログラマブル論理回路に
   前記指定された回路を構成する取得手段と、 前記回路情報提供手段に対して、回路の回路情報を更新
   した旨の更新通知をすると共に、更新した回路情報を提
   供する回路情報更新手段と、 ユーザインターフェース手段と、 を備え、 前記回路情報更新手段から前記更新通知を受けた前記回
   路情報提供手段が前記取得手段に前記更新通知を渡すこ
   とにより、前記ユーザインターフェース手段を通じて、
   その更新情報がユーザに対して通知され、 前記ユーザインターフェース手段を通じた更新通知に基
   づいて、ユーザが、前記更新通知で示される更新回路の
   回路情報を取得することを指示したときに、前記取得手
   段は、前記回路情報提供手段に、前記更新通知で示され
   る更新回路を前記指定情報として渡すことを特徴とする
   情報処理システム。
2. 【請求項２】前記回路情報提供手段は、 前記プログラマブル論理回路に前記回路を構成するため
   の複数個の回路情報を記憶する記憶手段と、 前記取得手段からの前記指定情報を受けて、この指定情
   報により指定される一つの回路の回路情報を、前記記憶
   手段に記憶された回路情報を用いて生成する機能を備え
   る編集手段と、 前記回路情報更新手段から前記更新通知を受けたとき
   に、前記取得手段に前記更新通知を渡す手段と、 を備えることを特徴とする請求項１に記載の情報処理シ
   ステム。
3. 【請求項３】請求項１に記載の情報処理システムにおい
   て、 前記回路情報提供手段と、前記取得手段及び処理手段を
   構成する部分とが、ネットワークを介して接続されてい
   ることを特徴とする情報処理システム。
4. 【請求項４】請求項２に記載の情報処理システムにおい
   て、 前記記憶手段を構成する部分と、前記編集手段を構成す
   る部分と、前記取得手段及び処理手段を構成する部分と
   が、ネットワークを介して接続されていることを特徴と
   する情報処理システム。
5. 【請求項５】請求項２または請求項４に記載の情報処理
   システムにおいて、 前記記憶手段に記憶される複数個の回路情報のそれぞれ
   は、自己の回路情報の識別子を備えるとともに、当該回
   路情報の一部または全部を他の回路情報で構成する場合
   には、前記プログラマブル論理回路に回路を構成するた
   めの回路データとして、当該他の回路情報の識別子を参
   照識別子として備えるものであり、 前記編集手段は、前記取得手段からの前記指定情報によ
   り指定される回路の回路情報を、当該指定された回路の
   回路情報と前記参照識別子で示される他の回路情報とを
   前記記憶手段から入手して生成することを特徴とする情
   報処理システム。
6. 【請求項６】請求項２、請求項４または請求項５に記載
   の情報処理システムにおいて、 前記記憶手段に記憶される複数個の回路情報のそれぞれ
   は、回路データ部と、その付加情報部とからなり、 前記付加情報部は、自己の回路情報の識別子を含むとと
   もに、当該回路情報の一部または全部を他の回路情報で
   構成する場合には、当該他の回路情報の識別子を参照識
   別子として含むものであり、 前記回路データ部は、前記プログラマブル論理回路のコ
   ンフィギュレーションメモリのアドレスと、そのアドレ
   スに格納される回路データとの対で記述され、 前記回路情報の一部または全部が他の回路情報で構成さ
   れる場合には、前記参照識別子が、前記回路情報におい
   て前記他の回路情報を参照する位置に対応するアドレス
   の回路データとして記述されており、 前記編集手段は、前記取得手段からの前記指定情報によ
   り指定される回路の回路情報を、その識別子により前記
   記憶手段に照会し、 前記記憶手段は、前記編集手段からの照会に応じて、そ
   の照会時の前記識別子で示される回路情報の前記付加情
   報部が参照識別子を含む場合には、その参照識別子を前
   記編集手段に返し、 前記編集手段は、前記記憶部から入手した前記参照識別
   子を用いて、前記記憶手段から前記他の回路情報を取得
   することを特徴とする情報処理システム。
7. 【請求項７】前記更新される回路は、前記プログラマブ
   ル論理回路の予め定められた領域に、固定的に構成され
   るものであることを特徴とする請求項１〜請求項６のい
   ずれかに記載の情報処理システム。