JPH07254019A - フィールドプログラム可能なゲートアレイ・インプリメンテーションをマスクプログラム可能な論理セル・インプリメンテーションに変換するための方法と装置 - Google Patents
フィールドプログラム可能なゲートアレイ・インプリメンテーションをマスクプログラム可能な論理セル・インプリメンテーションに変換するための方法と装置Info
- Publication number
- JPH07254019A JPH07254019A JP6319769A JP31976994A JPH07254019A JP H07254019 A JPH07254019 A JP H07254019A JP 6319769 A JP6319769 A JP 6319769A JP 31976994 A JP31976994 A JP 31976994A JP H07254019 A JPH07254019 A JP H07254019A
- Authority
- JP
- Japan
- Prior art keywords
- mplc
- implementation
- soft
- fpga
- netlist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＦＰＧＡインプリメンテーションをマスクプ
ログラム可能な論理セルインプリメンテーションに変換
する方法と装置を提供する。 【構成】 配列自在な論理ブロック、信号経路選択用ネ
ットワーク、並びにＦＰＧＡインプリメンテーションの
クロック分配ツリーが、マスクプログラム可能な論理セ
ル（ＭＰＬＣ）上に保持されている。ＭＰＬＣインプリ
メンテーションのネットワークレベルにおいてＭＰＬＣ
上の対応する構造の物理的な配置を制限することで、Ｆ
ＰＧＡインプリメンテーションの間に存在する相対的な
信号およびクロック遅延がＭＰＬＣインプリメンテーシ
ョン内に実質的に保持されて、ＦＰＧＡとＭＰＬＣイン
プリメンテーション間の機能的な等価が確保される。
ログラム可能な論理セルインプリメンテーションに変換
する方法と装置を提供する。 【構成】 配列自在な論理ブロック、信号経路選択用ネ
ットワーク、並びにＦＰＧＡインプリメンテーションの
クロック分配ツリーが、マスクプログラム可能な論理セ
ル（ＭＰＬＣ）上に保持されている。ＭＰＬＣインプリ
メンテーションのネットワークレベルにおいてＭＰＬＣ
上の対応する構造の物理的な配置を制限することで、Ｆ
ＰＧＡインプリメンテーションの間に存在する相対的な
信号およびクロック遅延がＭＰＬＣインプリメンテーシ
ョン内に実質的に保持されて、ＦＰＧＡとＭＰＬＣイン
プリメンテーション間の機能的な等価が確保される。
Description
【０００１】
【発明の分野】本発明は、一般的には、フィールドプロ
グラム可能な論理セル・インプリメンテーションをマス
クプログラム可能な論理セル・インプリメンテーション
に変換するための方法と装置に関するものである。より
詳しくは、フィールドプログラム可能なゲートアレイ
（ＦＰＧＡ）インプリメンテーションをマスクプログラ
ム可能なゲートアレイ（ＭＰＧＡ）インプリメンテーシ
ョンあるいはマスクプログラム可能な通常のセル（ＭＰ
ＳＣ）インプリメンテーションに変換するための改良さ
れた方法と装置に関するものである。
グラム可能な論理セル・インプリメンテーションをマス
クプログラム可能な論理セル・インプリメンテーション
に変換するための方法と装置に関するものである。より
詳しくは、フィールドプログラム可能なゲートアレイ
（ＦＰＧＡ）インプリメンテーションをマスクプログラ
ム可能なゲートアレイ（ＭＰＧＡ）インプリメンテーシ
ョンあるいはマスクプログラム可能な通常のセル（ＭＰ
ＳＣ）インプリメンテーションに変換するための改良さ
れた方法と装置に関するものである。
【０００２】
【従来の技術】集積回路（ＩＣ）チップのような電子装
置は、例えば、製造、工業、科学、防衛、娯楽、および
教育などの人類試行の多様な分野において現在使用され
ている。実際的には、この装置の目的は、その端子（す
なわち、ピン）に供給される信号により種々の機能を実
行することにある。
置は、例えば、製造、工業、科学、防衛、娯楽、および
教育などの人類試行の多様な分野において現在使用され
ている。実際的には、この装置の目的は、その端子（す
なわち、ピン）に供給される信号により種々の機能を実
行することにある。
【０００３】設計の観点からは、各装置はそれが実行す
る機能、つまり、その入力信号に対する出力信号の対応
（すなわち、マッピング）により特徴付けられる。デジ
タル電子形式の装置の場合には、入力および出力信号は
分離した（すなわち、２進数）値あるいは変数に制約さ
れ、また装置のデジタル入力と出力信号の間に達成する
ことができるマッピング（すなわち、機能）の数は、装
置が達成する可能な状態および装置が変遷する状態遷移
の数により制限される。装置のデジタル入力と出力変数
との間に達成される種々のマッピングはブール代数を使
用して普遍的に説明され、またこれらのマッピングはし
ばしばブール関数として言及される。これらのブール関
数をなんらかの特定の「デジタル電子設計」のために物
理的に装置化しあるいは実現する際の態様は、基本的な
ブール関数を達成することができる、より単純な構成要
素（論理ゲートのような）を必須的に含む。結果として
得られた論理回路は、典型的には、従来の代数単純化方
法、カルノー図、真理値表などを使用して単純化され
る。このようにして、特別な方法で多くのこの種の論理
ゲートの入力と出力を結合および相互接続することで、
あらゆる特定のデジタル論理設計が物理的に実現され
る。
る機能、つまり、その入力信号に対する出力信号の対応
（すなわち、マッピング）により特徴付けられる。デジ
タル電子形式の装置の場合には、入力および出力信号は
分離した（すなわち、２進数）値あるいは変数に制約さ
れ、また装置のデジタル入力と出力信号の間に達成する
ことができるマッピング（すなわち、機能）の数は、装
置が達成する可能な状態および装置が変遷する状態遷移
の数により制限される。装置のデジタル入力と出力変数
との間に達成される種々のマッピングはブール代数を使
用して普遍的に説明され、またこれらのマッピングはし
ばしばブール関数として言及される。これらのブール関
数をなんらかの特定の「デジタル電子設計」のために物
理的に装置化しあるいは実現する際の態様は、基本的な
ブール関数を達成することができる、より単純な構成要
素（論理ゲートのような）を必須的に含む。結果として
得られた論理回路は、典型的には、従来の代数単純化方
法、カルノー図、真理値表などを使用して単純化され
る。このようにして、特別な方法で多くのこの種の論理
ゲートの入力と出力を結合および相互接続することで、
あらゆる特定のデジタル論理設計が物理的に実現され
る。
【０００４】一般的には、特定のデジタル論理設計を具
現化するために使用される基礎技術においては、そのデ
ジタル論理設計の入力−出力関数を実現するための結合
と相互連結のために利用可能な論理ゲートの型を決定し
ている。よって、理論的には、ブール表現の特別な組に
より特徴付けされる特定のデジタル論理設計を具現化す
るための方法は無限にある。そして、当然のことなが
ら、最終目的は、最小数の論理ゲートを使用して設計の
機能を実現するインプリメンテーションを見出だすこと
である。
現化するために使用される基礎技術においては、そのデ
ジタル論理設計の入力−出力関数を実現するための結合
と相互連結のために利用可能な論理ゲートの型を決定し
ている。よって、理論的には、ブール表現の特別な組に
より特徴付けされる特定のデジタル論理設計を具現化す
るための方法は無限にある。そして、当然のことなが
ら、最終目的は、最小数の論理ゲートを使用して設計の
機能を実現するインプリメンテーションを見出だすこと
である。
【０００５】特定のデジタル論理設計を完成したなら、
利用可能な技術を使用してデジタル論理設計を物理的に
具現化することが必要となる。最近では、フィールドプ
ログラム可能なゲートアレイ（ＦＰＧＡ）装置が低リス
クの原型作りおよび少量生産用途において人気がある。
利用可能な技術を使用してデジタル論理設計を物理的に
具現化することが必要となる。最近では、フィールドプ
ログラム可能なゲートアレイ（ＦＰＧＡ）装置が低リス
クの原型作りおよび少量生産用途において人気がある。
【０００６】構造的には、各フィールドプログラム可能
なゲートアレイ装置は、チップパッケージ内に含まれた
シリコン基板上で実現された多数の基本構成要素、つま
り、チップパッケージ上のピン、基本的論理動作を達成
するための配列自在な論理ブロック（ＣＬＢ）、特定の
ＣＬＢｓにチップパッケージ上のピンをインターフェー
スするための入力／出力インターフェースブロック（Ｉ
ＯＢ）、並びにＣＬＢｓおよびＩＯＢｓの中から信号経
路選択機能を達成するためのプログラム可能な相互接続
切換用ゲート有している。
なゲートアレイ装置は、チップパッケージ内に含まれた
シリコン基板上で実現された多数の基本構成要素、つま
り、チップパッケージ上のピン、基本的論理動作を達成
するための配列自在な論理ブロック（ＣＬＢ）、特定の
ＣＬＢｓにチップパッケージ上のピンをインターフェー
スするための入力／出力インターフェースブロック（Ｉ
ＯＢ）、並びにＣＬＢｓおよびＩＯＢｓの中から信号経
路選択機能を達成するためのプログラム可能な相互接続
切換用ゲート有している。
【０００７】典型的には、各ＣＬＢおよびＩＯＢは、入
力と出力との間で規定された所望の論理機能を実現する
ために選択的に配列することができる、結合的および逐
次的な論理を有している。各ＣＬＢおよびＩＯＢはま
た、具現化されるべき特定の論理機能を選択するために
機能する配列プログラムを記憶するためのランダムアク
セスメモリ（ＲＡＭ）に関連している。同様に、各切換
用ゲートはまた、ＣＬＢｓおよびＩＯＢｓの入力および
出力ポートの内から信号経路選択を行うするために機能
するデジタルコードを記憶するためのランダムアクセス
メモリに関連している。相互接続切換用ゲートの働き
は、それらの切換用ゲートのランダムアクセスメモリ内
に記憶されたデジタルコードによって決定される、ＣＬ
ＢｓおよびＩＯＢｓの中から信号の経路選択の制御を容
易にすることにある。ＦＰＧＡ装置を使用した特定のデ
ジタル論理設計を物理的に具現化する（つまり、実現す
る）ために、ＦＰＧＡ装置のシリコン基板上の各利用さ
れたＣＬＢ、ＩＯＢ、並びに切換用ゲートを適切なデジ
タルコードとしてＲＡＭ内にプログラムすることが必要
となる。
力と出力との間で規定された所望の論理機能を実現する
ために選択的に配列することができる、結合的および逐
次的な論理を有している。各ＣＬＢおよびＩＯＢはま
た、具現化されるべき特定の論理機能を選択するために
機能する配列プログラムを記憶するためのランダムアク
セスメモリ（ＲＡＭ）に関連している。同様に、各切換
用ゲートはまた、ＣＬＢｓおよびＩＯＢｓの入力および
出力ポートの内から信号経路選択を行うするために機能
するデジタルコードを記憶するためのランダムアクセス
メモリに関連している。相互接続切換用ゲートの働き
は、それらの切換用ゲートのランダムアクセスメモリ内
に記憶されたデジタルコードによって決定される、ＣＬ
ＢｓおよびＩＯＢｓの中から信号の経路選択の制御を容
易にすることにある。ＦＰＧＡ装置を使用した特定のデ
ジタル論理設計を物理的に具現化する（つまり、実現す
る）ために、ＦＰＧＡ装置のシリコン基板上の各利用さ
れたＣＬＢ、ＩＯＢ、並びに切換用ゲートを適切なデジ
タルコードとしてＲＡＭ内にプログラムすることが必要
となる。
【０００８】従来のＦＰＧＡ装置を使用して、デジタル
論理設計がどのように具現化されるのかをより詳細に説
明することは、この理解の補助となる。
論理設計がどのように具現化されるのかをより詳細に説
明することは、この理解の補助となる。
【０００９】図１ＡのブロックＡで例示したように、Ｆ
ＰＧＡインプリメンテーション方法における第１のステ
ップには、例えば、当業界においては良く知られている
論理合成あるいは図式捕獲技術を使用してデジタル論理
設計を生成することを含むものである。このステップ
は、デジタル論理設計をすべて表すブール論理表現の組
を供給する。
ＰＧＡインプリメンテーション方法における第１のステ
ップには、例えば、当業界においては良く知られている
論理合成あるいは図式捕獲技術を使用してデジタル論理
設計を生成することを含むものである。このステップ
は、デジタル論理設計をすべて表すブール論理表現の組
を供給する。
【００１０】図１ＡにおいてブロックＢにより示したよ
うに、当該方法の第２のステップは、コンピュータを使
用してＦＰＧＡインプリメンテーションのハードウェア
記述を生成することである。この副処理では、開発プロ
グラムを実行しているコンピュータにより解釈される高
レベルのハードウェア記述言語を使用することを必要と
する。Ｘｉｌｉｎｘ２０００および３００シリーズＦＰ
ＧＡ装置のためには、ＦＰＧＡインプリメンテーション
はＸｉｌｉｎｘ Ｎｅｔｌｉｓｔ ファイルフォーマッ
ト（ＸＮＦ）により示されている。一纏めにして考え
て、ＦＰＧＡインプリメンテーション内の構成要素を述
べた記述的な命令文は、元の「ネットリスト」と称され
る。ここで、元のネットリストにおける各ＣＬＢおよび
ＩＯＢ記述は、各ＣＬＢ（すなわち、サブネットワー
ク）内の論理を特定する論理モデル記述を有していな
い。ＸＮＦハードウェア記述言語の構文および論理節ア
レイ（ＬＣＡ）ライブラリに関しては、本明細書にその
全てが参考として取り入れられる、カリフォルニア州、
サンホセのキシリンクス インコーポレーテッド（Ｘｉ
ｌｉｎｘ，Ｉｎｃ．）による「ＬＣＡ キシリンク ネ
ットリスト スペシフィケーション．バージョン ２．
００−１／２６／８９（ＬＣＡ Ｘｉｌｉｎｋ Ｎｅｔ
ｌｉｓｔ Ｓｐｅｃｉｆｉｃａｔｏｎ、Ｖｅｒｓｉｏｎ
２．００−１／２６／８９）」（６９頁）に、より詳
細に記載されている。
うに、当該方法の第２のステップは、コンピュータを使
用してＦＰＧＡインプリメンテーションのハードウェア
記述を生成することである。この副処理では、開発プロ
グラムを実行しているコンピュータにより解釈される高
レベルのハードウェア記述言語を使用することを必要と
する。Ｘｉｌｉｎｘ２０００および３００シリーズＦＰ
ＧＡ装置のためには、ＦＰＧＡインプリメンテーション
はＸｉｌｉｎｘ Ｎｅｔｌｉｓｔ ファイルフォーマッ
ト（ＸＮＦ）により示されている。一纏めにして考え
て、ＦＰＧＡインプリメンテーション内の構成要素を述
べた記述的な命令文は、元の「ネットリスト」と称され
る。ここで、元のネットリストにおける各ＣＬＢおよび
ＩＯＢ記述は、各ＣＬＢ（すなわち、サブネットワー
ク）内の論理を特定する論理モデル記述を有していな
い。ＸＮＦハードウェア記述言語の構文および論理節ア
レイ（ＬＣＡ）ライブラリに関しては、本明細書にその
全てが参考として取り入れられる、カリフォルニア州、
サンホセのキシリンクス インコーポレーテッド（Ｘｉ
ｌｉｎｘ，Ｉｎｃ．）による「ＬＣＡ キシリンク ネ
ットリスト スペシフィケーション．バージョン ２．
００−１／２６／８９（ＬＣＡ Ｘｉｌｉｎｋ Ｎｅｔ
ｌｉｓｔ Ｓｐｅｃｉｆｉｃａｔｏｎ、Ｖｅｒｓｉｏｎ
２．００−１／２６／８９）」（６９頁）に、より詳
細に記載されている。
【００１１】図１ＡのブロックＣにおいて示したよう
に、当該方法の第３のステップは、デジタル論理設計内
の論理のグループを、ＦＰＧＡ装置内のＣＬＢｓにマッ
プするために、元のＸＮＦネットリストおよびキシリン
ク（Ｘｉｌｉｎｋ）からの「ｘｎｆｍａｐ」プログラム
を使用することを含んでいる。このステップにより各Ｃ
ＬＢおよび各ＩＯＢのための論理セルアレイ（ＬＣＡ）
記述が生成される。キシリンクス（Ｘｉｌｉｎｘ）から
の「ｍａｐ２ｌｃａ」プログラムが次いで、６４ＣＬＢ
記述、６０ＩＯＢ記述、信号ピン出力記述、およびクロ
ックドライバ記述までを含む、ＬＣＡ記述を生成するた
めに使用される。
に、当該方法の第３のステップは、デジタル論理設計内
の論理のグループを、ＦＰＧＡ装置内のＣＬＢｓにマッ
プするために、元のＸＮＦネットリストおよびキシリン
ク（Ｘｉｌｉｎｋ）からの「ｘｎｆｍａｐ」プログラム
を使用することを含んでいる。このステップにより各Ｃ
ＬＢおよび各ＩＯＢのための論理セルアレイ（ＬＣＡ）
記述が生成される。キシリンクス（Ｘｉｌｉｎｘ）から
の「ｍａｐ２ｌｃａ」プログラムが次いで、６４ＣＬＢ
記述、６０ＩＯＢ記述、信号ピン出力記述、およびクロ
ックドライバ記述までを含む、ＬＣＡ記述を生成するた
めに使用される。
【００１２】図１ＡのブロックＤに示したように、当該
方法の第４のステップは、ＬＣＡ記述を、ＣＬＢおよび
ＩＯＢ配置仕様、並びにＦＰＧＡインプリメンテーショ
ンのための信号経路選択情報を含んでいる最終的なＦＰ
ＧＡネットリストに翻訳するために、キシリンクス（Ｘ
ｉｌｉｎｘ）からの「ｌｃａ２ｘｎｆ」プログラムを使
用することを含むものである。例示的なＦＰＧＡネット
リスト内のＣＬＢ記述を実現するためのＸＮＦ命令文の
組を図２に示した。
方法の第４のステップは、ＬＣＡ記述を、ＣＬＢおよび
ＩＯＢ配置仕様、並びにＦＰＧＡインプリメンテーショ
ンのための信号経路選択情報を含んでいる最終的なＦＰ
ＧＡネットリストに翻訳するために、キシリンクス（Ｘ
ｉｌｉｎｘ）からの「ｌｃａ２ｘｎｆ」プログラムを使
用することを含むものである。例示的なＦＰＧＡネット
リスト内のＣＬＢ記述を実現するためのＸＮＦ命令文の
組を図２に示した。
【００１３】その後、図１ＢにおいてブロックＥで示し
たように、コンピュータシステム２は、ＣＬＢ、ＩＯＢ
およびＦＰＧＡ装置に乗る信号経路選択構成要素のラン
ダムアクセスメモリのための「配列プログラム」（すな
わち、デジタルコード）を発生するために、採取的なＦ
ＰＧＡ ＸＮＦネットリストを使用してキシリンクス
（Ｘｉｌｉｎｘ）からの「メイクビッツ（ｍａｋｅｂｉ
ｔｓ）」プログラムを実行する。本質的には、ＣＬＢ
ｓ、ＩＯＢｓおよび相互接続切換器は、これらのプログ
ラムによって制御される。これらのプログラムは、外部
メモリに記憶される。電源投入または命令により、これ
らのデジタルコードは、ＦＰＧＡ装置のプログラミング
を仕上げてデジタル論理設計を物理的に実現するため
に、ブロックＦに示したように、それぞれのＲＡＭ要素
内にロードされる。
たように、コンピュータシステム２は、ＣＬＢ、ＩＯＢ
およびＦＰＧＡ装置に乗る信号経路選択構成要素のラン
ダムアクセスメモリのための「配列プログラム」（すな
わち、デジタルコード）を発生するために、採取的なＦ
ＰＧＡ ＸＮＦネットリストを使用してキシリンクス
（Ｘｉｌｉｎｘ）からの「メイクビッツ（ｍａｋｅｂｉ
ｔｓ）」プログラムを実行する。本質的には、ＣＬＢ
ｓ、ＩＯＢｓおよび相互接続切換器は、これらのプログ
ラムによって制御される。これらのプログラムは、外部
メモリに記憶される。電源投入または命令により、これ
らのデジタルコードは、ＦＰＧＡ装置のプログラミング
を仕上げてデジタル論理設計を物理的に実現するため
に、ブロックＦに示したように、それぞれのＲＡＭ要素
内にロードされる。
【００１４】ここで、ＦＰＧＡには特長と欠点の両方が
ある。例えば、プログラムされたＦＰＧＡテスト装置を
ベクトルを使用して試験した後においては、元のデジタ
ル論理設計を変更し、次いで装置を再プログラムするこ
とは容易で安価である。しかしながら、典型的なＦＰＧ
Ａインプリメンテーションは、原型作りおよび少量生産
には適しているものの、部品コストが高く、大量生産の
ためには高くなりすぎてしまう。よって、あるスレショ
ルドを越えた特定のデジタル論理設計の要求がある場合
には、経済的な観点から、異なる、より経済的に適した
技術が、当該デジタル論理設計をうまく具現化するため
に使用することが好ましい。
ある。例えば、プログラムされたＦＰＧＡテスト装置を
ベクトルを使用して試験した後においては、元のデジタ
ル論理設計を変更し、次いで装置を再プログラムするこ
とは容易で安価である。しかしながら、典型的なＦＰＧ
Ａインプリメンテーションは、原型作りおよび少量生産
には適しているものの、部品コストが高く、大量生産の
ためには高くなりすぎてしまう。よって、あるスレショ
ルドを越えた特定のデジタル論理設計の要求がある場合
には、経済的な観点から、異なる、より経済的に適した
技術が、当該デジタル論理設計をうまく具現化するため
に使用することが好ましい。
【００１５】マスクプログラム可能なゲートアレイ（Ｍ
ＰＧＡ）装置のような、他のデジタル技術におけるＦＰ
ＧＡインプリメンテーションの機能を具現化するプロセ
スは、一般的には「移行」あるいは「インプリメンテー
ション変換」を称され、最近ではかなり注目されてい
る。通常は、変換プロセスは、ＦＰＧＡ装置内の論理要
素（フリップフロップのような）および入力／出力（Ｉ
／Ｏ）パッドの、ＭＰＧＡ装置内の対応構造へのマッピ
ング、および次いでＭＰＧＡライブラリ内の利用可能な
論理要素を使用して論理要素を再統合を必要とする。し
かしながら、変換プロセスを実行する際に、元のＦＰＧ
Ａインプリメンテーションのデザイナーが、当該ＦＰＧ
Ａインプリメンテーションの、マスクプログラム可能な
ゲートアレイ（ＭＰＧＡ）あるいはマスクプログラム可
能な通常のセル（ＭＰＳＣ）技術のような、他の技術へ
の変換（つまり、移行）における補助をできない場合が
しばしばある。
ＰＧＡ）装置のような、他のデジタル技術におけるＦＰ
ＧＡインプリメンテーションの機能を具現化するプロセ
スは、一般的には「移行」あるいは「インプリメンテー
ション変換」を称され、最近ではかなり注目されてい
る。通常は、変換プロセスは、ＦＰＧＡ装置内の論理要
素（フリップフロップのような）および入力／出力（Ｉ
／Ｏ）パッドの、ＭＰＧＡ装置内の対応構造へのマッピ
ング、および次いでＭＰＧＡライブラリ内の利用可能な
論理要素を使用して論理要素を再統合を必要とする。し
かしながら、変換プロセスを実行する際に、元のＦＰＧ
Ａインプリメンテーションのデザイナーが、当該ＦＰＧ
Ａインプリメンテーションの、マスクプログラム可能な
ゲートアレイ（ＭＰＧＡ）あるいはマスクプログラム可
能な通常のセル（ＭＰＳＣ）技術のような、他の技術へ
の変換（つまり、移行）における補助をできない場合が
しばしばある。
【００１６】ＦＰＧＡからＭＰＧＡへのインプリメンテ
ーション変換の必要に対応して、種々の半自動化された
変換プロセスが開発されており、これらは現在は商業的
な実施において使用されている。図３に、ＦＰＧＡイン
プリメンテーションからＭＰＧＡインプリメンテーショ
ンに変換するための従来技術の方法を示した。ブロック
Ａに示したように、この方法の第１のステップは、ＦＰ
ＧＡインプリメンテーションの記述（図１のプロセスに
より生成された）をＦＰＧＡインプリメンテーションの
「ｆｌａｔ（フラット）」ＸＮＦ記述に変換することを
含んでいる。このステップの目的は、ＦＰＧＡネットリ
スト内のＣＬＢボックスにより賦課されたＦＰＧＡイン
プリメンテーション上の全てのネットワークレベルでの
制約を解除することにある。結果として得られる「ｆｌ
ａｔ（フラット）」ネットリスト記述においては、ゲー
トレベルでの論理仕様だけが存在している。このフラッ
トな記述により、ＦＰＧＡインプリメンテーションにお
いてＣＬＢ内部で一度制限された論理ゲートは、他の論
理ゲートに自由に再グループ化することができ、次いで
ＭＰＧＡ基板上に再配置される。これらの論理ゲートの
実際の再グループ化および再配置は、変換において使用
される目標技術により決定されるインプリメンテーショ
ン案に従って決定される。
ーション変換の必要に対応して、種々の半自動化された
変換プロセスが開発されており、これらは現在は商業的
な実施において使用されている。図３に、ＦＰＧＡイン
プリメンテーションからＭＰＧＡインプリメンテーショ
ンに変換するための従来技術の方法を示した。ブロック
Ａに示したように、この方法の第１のステップは、ＦＰ
ＧＡインプリメンテーションの記述（図１のプロセスに
より生成された）をＦＰＧＡインプリメンテーションの
「ｆｌａｔ（フラット）」ＸＮＦ記述に変換することを
含んでいる。このステップの目的は、ＦＰＧＡネットリ
スト内のＣＬＢボックスにより賦課されたＦＰＧＡイン
プリメンテーション上の全てのネットワークレベルでの
制約を解除することにある。結果として得られる「ｆｌ
ａｔ（フラット）」ネットリスト記述においては、ゲー
トレベルでの論理仕様だけが存在している。このフラッ
トな記述により、ＦＰＧＡインプリメンテーションにお
いてＣＬＢ内部で一度制限された論理ゲートは、他の論
理ゲートに自由に再グループ化することができ、次いで
ＭＰＧＡ基板上に再配置される。これらの論理ゲートの
実際の再グループ化および再配置は、変換において使用
される目標技術により決定されるインプリメンテーショ
ン案に従って決定される。
【００１７】図３のブロックＢに示したように、当該方
法の第２のステップは、フラットなＦＰＧネットリスト
を続くインプリメンテーションのための所望のＭＰＧＡ
ネットリストに変換することを含んでいる。次いで、ブ
ロックＣに示したように、当該方法はＭＰＧＡ形状デー
タベースを発生するために、ＭＰＧＡネットリストおよ
びＭＰＧＡライブラリを使用することを含んでいる。こ
こで、この形状データベースは、ＭＰＧＡ基板上に複合
メタライズパターンを形成するために必要とされる、多
数の「処理用マスク」を作るのに必要な位置および経路
選択情報を有している。また、装置を最終的にプログラ
ムし、またＭＰＧＡインプリメンテーションを実現する
複合メタライズパターンは、ＦＰＧＡインプリメンテー
ションおよび元のデジタル論理設計と機能的に同等であ
る。次いで、ブロックＤにおいて、ＭＰＧＡ形状データ
ベースが処理用マスクを作るために使用される。ブロッ
クＥで示した最後のステップは、ＭＰＧＡ基板の相互接
続レベルにメタライズパターンを物理的に付着させてＭ
ＰＧＡインプリメンテーションを実現するために、作ら
れた処理用マスクを使用することを含んでいる。
法の第２のステップは、フラットなＦＰＧネットリスト
を続くインプリメンテーションのための所望のＭＰＧＡ
ネットリストに変換することを含んでいる。次いで、ブ
ロックＣに示したように、当該方法はＭＰＧＡ形状デー
タベースを発生するために、ＭＰＧＡネットリストおよ
びＭＰＧＡライブラリを使用することを含んでいる。こ
こで、この形状データベースは、ＭＰＧＡ基板上に複合
メタライズパターンを形成するために必要とされる、多
数の「処理用マスク」を作るのに必要な位置および経路
選択情報を有している。また、装置を最終的にプログラ
ムし、またＭＰＧＡインプリメンテーションを実現する
複合メタライズパターンは、ＦＰＧＡインプリメンテー
ションおよび元のデジタル論理設計と機能的に同等であ
る。次いで、ブロックＤにおいて、ＭＰＧＡ形状データ
ベースが処理用マスクを作るために使用される。ブロッ
クＥで示した最後のステップは、ＭＰＧＡ基板の相互接
続レベルにメタライズパターンを物理的に付着させてＭ
ＰＧＡインプリメンテーションを実現するために、作ら
れた処理用マスクを使用することを含んでいる。
【００１８】ところで、上記したＦＰＧＡインプリメン
テーションからＭＰＧＡインプリメンテーションに変換
する方法は有用であるものの、これは、１９９２年６月
４日発行のエレクトロニックデザインニュース（Ｅｌｅ
ｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｎｅｗｓ）の第１０７
−１１６頁にあるチャールズ エッチ．スモール（Ｃｈ
ａｒｌｅｓ Ｈ．Ｓｍａｌｌ）著の「ＦＰＧＡ変換」、
１９９２年４月２７日発行のエレクトロニック エンジ
ニアリング タイムス（ＥｌｅｃｔｒｏｎｉｃＥｎｇｉ
ｎｅｅｒｉｎｇ Ｔｉｍｅｓ）の第４６および４６頁に
あるリチャード ゴーリング（Ｒｉｃｈａｒｄ Ｇｏｅ
ｒｉｎｇ）著の「ＦＰＧＡ−ＡＳＩＣへの移行計画」、
１９９２年８月発行の「ＡＴ＆Ｔ ＡＩＣ Ａｐｐｌｉ
ｃａｔｉｏｎ Ｎｏｔｅ：ソフト経路の移行：フィール
ドプログラム可能なゲートアレイからゲートアレイまた
は通常のセルへ」、などに詳細に記載されたような多く
の重大な問題を有している。
テーションからＭＰＧＡインプリメンテーションに変換
する方法は有用であるものの、これは、１９９２年６月
４日発行のエレクトロニックデザインニュース（Ｅｌｅ
ｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｎｅｗｓ）の第１０７
−１１６頁にあるチャールズ エッチ．スモール（Ｃｈ
ａｒｌｅｓ Ｈ．Ｓｍａｌｌ）著の「ＦＰＧＡ変換」、
１９９２年４月２７日発行のエレクトロニック エンジ
ニアリング タイムス（ＥｌｅｃｔｒｏｎｉｃＥｎｇｉ
ｎｅｅｒｉｎｇ Ｔｉｍｅｓ）の第４６および４６頁に
あるリチャード ゴーリング（Ｒｉｃｈａｒｄ Ｇｏｅ
ｒｉｎｇ）著の「ＦＰＧＡ−ＡＳＩＣへの移行計画」、
１９９２年８月発行の「ＡＴ＆Ｔ ＡＩＣ Ａｐｐｌｉ
ｃａｔｉｏｎ Ｎｏｔｅ：ソフト経路の移行：フィール
ドプログラム可能なゲートアレイからゲートアレイまた
は通常のセルへ」、などに詳細に記載されたような多く
の重大な問題を有している。
【００１９】これらの問題の最も一般的な諸説は、上記
の「ＦＰＧＡ変換」の文献に示されている。最初の問題
は、ＦＰＧＡ装置内の各結合的な論理ブロックが、実質
的に一定で且つそれによりエミュレートされる特別な機
能に独立した、その固有の時間遅延に関連している。第
２の問題は、ＦＰＧＡ装置における信号経路選択動作を
達成するために必要とされる、プログラム可能な相互接
続点および切換用ゲートが、装置内で具現化された論理
機能をしばしば変化あるいは変更させてしまう実質的な
信号遅延を引き起こすことに関連している。
の「ＦＰＧＡ変換」の文献に示されている。最初の問題
は、ＦＰＧＡ装置内の各結合的な論理ブロックが、実質
的に一定で且つそれによりエミュレートされる特別な機
能に独立した、その固有の時間遅延に関連している。第
２の問題は、ＦＰＧＡ装置における信号経路選択動作を
達成するために必要とされる、プログラム可能な相互接
続点および切換用ゲートが、装置内で具現化された論理
機能をしばしば変化あるいは変更させてしまう実質的な
信号遅延を引き起こすことに関連している。
【００２０】ＦＰＧＡ内に所望の論理機能を具現化した
場合、上記の問題は、ＦＰＧＡインプリメンテーション
内でのこれらの信号遅延をモデル化（すなわち、ＦＰＧ
Ａネットワーク内での時間遅延ブロックの導入）するこ
とで、容易に取り扱える。ここで、これらの時間遅延
は、ネットリスト中に記載された種々の要素を実現する
ために使用される命令文により明示的に表現される。
場合、上記の問題は、ＦＰＧＡインプリメンテーション
内でのこれらの信号遅延をモデル化（すなわち、ＦＰＧ
Ａネットワーク内での時間遅延ブロックの導入）するこ
とで、容易に取り扱える。ここで、これらの時間遅延
は、ネットリスト中に記載された種々の要素を実現する
ために使用される命令文により明示的に表現される。
【００２１】しかしながら、従来の方式を使用してＦＰ
ＧＡからＭＰＧＡインプリメンテーション変換を達成す
る場合、図４に図式的に例示したように、ＦＰＧＡ基板
からＭＰＧＡ基板上にはＣＬＢ論理の予測できない空間
的なマッピングが存在する。この結果、上記した時間遅
延問題を解決することは可能なことではなく、実際に
は、技術変換プロセスの間に他のタイミングに関する問
題がしばしば生じてしまう。
ＧＡからＭＰＧＡインプリメンテーション変換を達成す
る場合、図４に図式的に例示したように、ＦＰＧＡ基板
からＭＰＧＡ基板上にはＣＬＢ論理の予測できない空間
的なマッピングが存在する。この結果、上記した時間遅
延問題を解決することは可能なことではなく、実際に
は、技術変換プロセスの間に他のタイミングに関する問
題がしばしば生じてしまう。
【００２２】よって、当該分野においては、従来技術の
システムおよび処理に関連した問題を克服しつつ、ＦＰ
ＧＡインプリメンテーションを、ＭＰＧＡインプリメン
テーションあるいはＭＰＳＣインプリメンテーションの
ようなマスクプログラム可能な論理セルインプリメンテ
ーションに変換するための方法と装置を提供する必要性
が高い。
システムおよび処理に関連した問題を克服しつつ、ＦＰ
ＧＡインプリメンテーションを、ＭＰＧＡインプリメン
テーションあるいはＭＰＳＣインプリメンテーションの
ようなマスクプログラム可能な論理セルインプリメンテ
ーションに変換するための方法と装置を提供する必要性
が高い。
【００２３】したがって、本発明の主要な目的は、従来
技術のシステムおよび処理に関連した問題を克服しつ
つ、ＦＰＧＡインプリメンテーションを、ＭＰＧＡイン
プリメンテーションあるいはＭＰＳＣインプリメンテー
ションのようなマスクプログラム可能な論理セルインプ
リメンテーションに変換するための方法と装置を提供す
ることにある。
技術のシステムおよび処理に関連した問題を克服しつ
つ、ＦＰＧＡインプリメンテーションを、ＭＰＧＡイン
プリメンテーションあるいはＭＰＳＣインプリメンテー
ションのようなマスクプログラム可能な論理セルインプ
リメンテーションに変換するための方法と装置を提供す
ることにある。
【００２４】本発明の他の目的は、配列自在な論理ブロ
ックの相対的な物理的配置、ネットワークレベルの信号
経路、並びにＦＰＧＡインプリメンテーションのクロッ
ク分配ツリーが、変換処理が完了した後において、マス
クプログラム可能な論理セル（ＭＰＬＣ）基板上で保存
されるような、変換方法とシステムを提供することにあ
る。ＭＰＬＣインプリメンテーションのネットワークレ
ベルにおいてＭＰＬＣ基板上で対応する構造の物理的配
置を束縛することで、ＦＰＧＡインプリメンテーション
の間に存在する相対的な信号およびクロック遅延がＭＰ
ＬＣインプリメンテーション内に保持され、これにより
ＦＰＧＡおよびＭＰＬＣインプリメンテーションの間の
機能的な等価が確立される。
ックの相対的な物理的配置、ネットワークレベルの信号
経路、並びにＦＰＧＡインプリメンテーションのクロッ
ク分配ツリーが、変換処理が完了した後において、マス
クプログラム可能な論理セル（ＭＰＬＣ）基板上で保存
されるような、変換方法とシステムを提供することにあ
る。ＭＰＬＣインプリメンテーションのネットワークレ
ベルにおいてＭＰＬＣ基板上で対応する構造の物理的配
置を束縛することで、ＦＰＧＡインプリメンテーション
の間に存在する相対的な信号およびクロック遅延がＭＰ
ＬＣインプリメンテーション内に保持され、これにより
ＦＰＧＡおよびＭＰＬＣインプリメンテーションの間の
機能的な等価が確立される。
【００２５】本発明のさらに別の目的は、論理再合成を
提供するために適切にプログラムされたコンピュータを
基礎とするワークステーションの形態で、そのようなシ
ステム、および本発明の方法を実行するのに必要な配置
および経路選択ツールを提供することにある。本発明の
さらに他の目的は、本発明の方法にしたがって製造し
た、半導体チップ上に超大規模集積（ＶＬＳＩ）回路を
提供することにある。本発明のこれらおよび他の目的
は、以下の記載および特許請求の範囲を参照して自明と
なるものである。
提供するために適切にプログラムされたコンピュータを
基礎とするワークステーションの形態で、そのようなシ
ステム、および本発明の方法を実行するのに必要な配置
および経路選択ツールを提供することにある。本発明の
さらに他の目的は、本発明の方法にしたがって製造し
た、半導体チップ上に超大規模集積（ＶＬＳＩ）回路を
提供することにある。本発明のこれらおよび他の目的
は、以下の記載および特許請求の範囲を参照して自明と
なるものである。
【００２６】
【発明の詳細な記述】本発明の目的のより完全な理解の
ために、本発明の実施例を添付図面と関連させて詳細に
説明する。
ために、本発明の実施例を添付図面と関連させて詳細に
説明する。
【００２７】本発明の方法と機構を、図５から図１４を
参照して、詳細に説明する。一般的には、本発明の方法
は、例えば、ＭＰＧＡあるいはＭＰＳＣインプリメンテ
ーションのような、あらゆる所望のＭＰＬＣインプリメ
ンテーションをＦＰＧＡインプリメンテーションに変換
する際に使用することができる。例示だけの目的で、本
発明の方法と機構は、Ｘｉｌｉｎｘ ２０００シリーズ
のＦＰＧＡ装置、Ｘｉｌｉｎｘ ３０００シリーズのＦ
ＰＧＡ装置、あるいはＡＴ＆ＴシリーズのＦＰＧＡ装置
のいずれかにもともと具現化された例示的なデジタル論
理設計に関連して説明する。本発明の第１の例示的な実
施例では、本発明の方法は、ＦＰＧＡインプリメンテー
ションを、ＡＴ＆ＴシリーズＡＴＴ６５６ＭＰＧＡライ
ブラリを利用して実現される、機能的に同様なＭＰＧＡ
インプリメンテーションに変換する際に使用される。本
発明の第２の例示的な実施例では、本発明の方法は、Ｆ
ＰＧＡインプリメンテーションを、ＡＴ＆ＴシリーズＨ
Ｓ９００Ｃライブラリを利用して実現される、機能的に
同様なＭＰＳＣインプリメンテーションに変換する際に
使用される。ここで、しかしながら、本発明の方法と機
構は、異なるタイプのＦＰＧＡとＭＰＬＣを基礎とする
装置を使用して実施することもできる。
参照して、詳細に説明する。一般的には、本発明の方法
は、例えば、ＭＰＧＡあるいはＭＰＳＣインプリメンテ
ーションのような、あらゆる所望のＭＰＬＣインプリメ
ンテーションをＦＰＧＡインプリメンテーションに変換
する際に使用することができる。例示だけの目的で、本
発明の方法と機構は、Ｘｉｌｉｎｘ ２０００シリーズ
のＦＰＧＡ装置、Ｘｉｌｉｎｘ ３０００シリーズのＦ
ＰＧＡ装置、あるいはＡＴ＆ＴシリーズのＦＰＧＡ装置
のいずれかにもともと具現化された例示的なデジタル論
理設計に関連して説明する。本発明の第１の例示的な実
施例では、本発明の方法は、ＦＰＧＡインプリメンテー
ションを、ＡＴ＆ＴシリーズＡＴＴ６５６ＭＰＧＡライ
ブラリを利用して実現される、機能的に同様なＭＰＧＡ
インプリメンテーションに変換する際に使用される。本
発明の第２の例示的な実施例では、本発明の方法は、Ｆ
ＰＧＡインプリメンテーションを、ＡＴ＆ＴシリーズＨ
Ｓ９００Ｃライブラリを利用して実現される、機能的に
同様なＭＰＳＣインプリメンテーションに変換する際に
使用される。ここで、しかしながら、本発明の方法と機
構は、異なるタイプのＦＰＧＡとＭＰＬＣを基礎とする
装置を使用して実施することもできる。
【００２８】図５に例示したように、本発明の機構１
は、多数の集合されたサブシステム、つまり、コンピュ
ータワークステーション２、光蝕刻マスク生成システム
３、並びにメタライズ層蒸着システム５から構成され
る。特に、ワークステーション２の主要な機能は、論理
合成と再合成、構成要素配置と経路選択、並びに後述す
る他の機能を達成することである。システム３の機能
は、光蝕刻マスクワーク４を作製することである。シス
テム５の主要な機能は、これらの作製されたマスクを、
「ＭＰＧＡ基板」（およびＭＰＳＣ基板）７上にメタラ
イズパターン６を形成するために使用することである。
は、多数の集合されたサブシステム、つまり、コンピュ
ータワークステーション２、光蝕刻マスク生成システム
３、並びにメタライズ層蒸着システム５から構成され
る。特に、ワークステーション２の主要な機能は、論理
合成と再合成、構成要素配置と経路選択、並びに後述す
る他の機能を達成することである。システム３の機能
は、光蝕刻マスクワーク４を作製することである。シス
テム５の主要な機能は、これらの作製されたマスクを、
「ＭＰＧＡ基板」（およびＭＰＳＣ基板）７上にメタラ
イズパターン６を形成するために使用することである。
【００２９】以下に使用するように、各「ＭＰＧＡ基
板」は「メタライズ段階」までに前処理されている。こ
の材料処理段階では、各論理のロケーションは予め規定
されており、また必要なことはＭＰＧＡ装置をプログラ
ムしてこの基板上に（ｉ）信号経路選択目的のための電
気的な相互接続、並びに（ｉｉ）Ａ−ＣＬＳとＧ−ＣＬ
Ｋ分配ツリー並びに全体的なリセット分配ツリーのため
のクロックライン、を形成することである。従来のメタ
ライズプロセスを用いてこれらの構造を形成するため
に、これらの電気的な相互接続の物理的寸法（すなわ
ち、領域）およびロケーション、並びにＭＰＧＡ基板の
表面のクロックラインの物理的寸法およびロケーション
を、最初に決定することが必要となる。後述するよう
に、この必要な情報は、変換プロセスの完了により最終
的に生成される。
板」は「メタライズ段階」までに前処理されている。こ
の材料処理段階では、各論理のロケーションは予め規定
されており、また必要なことはＭＰＧＡ装置をプログラ
ムしてこの基板上に（ｉ）信号経路選択目的のための電
気的な相互接続、並びに（ｉｉ）Ａ−ＣＬＳとＧ−ＣＬ
Ｋ分配ツリー並びに全体的なリセット分配ツリーのため
のクロックライン、を形成することである。従来のメタ
ライズプロセスを用いてこれらの構造を形成するため
に、これらの電気的な相互接続の物理的寸法（すなわ
ち、領域）およびロケーション、並びにＭＰＧＡ基板の
表面のクロックラインの物理的寸法およびロケーション
を、最初に決定することが必要となる。後述するよう
に、この必要な情報は、変換プロセスの完了により最終
的に生成される。
【００３０】図５に示したように、ワークステーション
２は多数の集合されたシステム構成要素、つまり、１つ
またはそれより多い中央処理ユニット１０（例えば、マ
イクロプロセッサ）、オペレーティングシステムプログ
ラム、並びに本発明の種々の開発および変換プログラム
（つまり、ツール）を記憶するためのプログラムメモリ
装置１１、設計おおび変換処理の間に種々のデータ構造
を記憶するためのランダムアクセスデータ記憶メモリ
（ＲＡＭ）１２、ＬＣＡ（つまり、ＰＦＧＡ）ライブラ
リ、ＭＰＧＡライブラリ、およびＭＰＧＡ形状データベ
ースの構成要素に関する情報を記憶するためのデータ記
憶メモリ１３、視覚ディスプレイスクリーンまたは面を
備えた視覚ディスプレイユニット１４、ポインティング
および選択装置（例えば、マウスあるいはトラックボー
ル）１６、並びにマスク発生機３およびメタライズ蒸着
機５とインターフェースするための１つまたはそれより
多いシステムインターフェース１７、などを有してい
る。図示したように、システムの各構成要素は、当業界
において公知の方法で１つまたはそれより多いシステム
バス１８を介してプロセッサ１０と動作的に関連してい
る。好適な実施例においては、オペレーティングシステ
ムはＵｎｉｘ（登録商標）Ｘ−Ｗｉｎｄｏｗｓであり、
少なくとも２つの入力／出力ウインド、ポインティング
および選択装置１６、並びにマルチタスク動作をプロセ
ッサがサポートするのを許容している。ここで、しかし
ながら、許容できる結果を有する他の適当なオペレーテ
ィングシステムプログラムも使用できる。
２は多数の集合されたシステム構成要素、つまり、１つ
またはそれより多い中央処理ユニット１０（例えば、マ
イクロプロセッサ）、オペレーティングシステムプログ
ラム、並びに本発明の種々の開発および変換プログラム
（つまり、ツール）を記憶するためのプログラムメモリ
装置１１、設計おおび変換処理の間に種々のデータ構造
を記憶するためのランダムアクセスデータ記憶メモリ
（ＲＡＭ）１２、ＬＣＡ（つまり、ＰＦＧＡ）ライブラ
リ、ＭＰＧＡライブラリ、およびＭＰＧＡ形状データベ
ースの構成要素に関する情報を記憶するためのデータ記
憶メモリ１３、視覚ディスプレイスクリーンまたは面を
備えた視覚ディスプレイユニット１４、ポインティング
および選択装置（例えば、マウスあるいはトラックボー
ル）１６、並びにマスク発生機３およびメタライズ蒸着
機５とインターフェースするための１つまたはそれより
多いシステムインターフェース１７、などを有してい
る。図示したように、システムの各構成要素は、当業界
において公知の方法で１つまたはそれより多いシステム
バス１８を介してプロセッサ１０と動作的に関連してい
る。好適な実施例においては、オペレーティングシステ
ムはＵｎｉｘ（登録商標）Ｘ−Ｗｉｎｄｏｗｓであり、
少なくとも２つの入力／出力ウインド、ポインティング
および選択装置１６、並びにマルチタスク動作をプロセ
ッサがサポートするのを許容している。ここで、しかし
ながら、許容できる結果を有する他の適当なオペレーテ
ィングシステムプログラムも使用できる。
【００３１】図６Ａに示したように、例示した実施例の
ＦＰＧＡ装置２０は、シリコン基板上に形成されたＣＬ
ＢＳのアレイを含んでいる。ＦＰＧＡ装置のチップパッ
ケージ上のピンと選択されたＣＬＢｓの入力および出力
ポートとの間の相互接続を提供するため、ＩＯＢｓのリ
ングがＦＰＧＡ基板上のＣＬＢアレイの回りに形成され
ている。例示した実施例では、各ＣＬＢは、ＲＡＭをＣ
ＬＢに関連して単にプログラムすることで、必要に応じ
て選択的に配列自在である、結合的および逐次的な論理
の双方を有している。同様に、各ＩＯＢは、ＲＡＭをＩ
ＯＢに関連して単にプログラムすることで、必要に応じ
て選択的に配列自在である、結合的および逐次的な論理
の双方を有している。
ＦＰＧＡ装置２０は、シリコン基板上に形成されたＣＬ
ＢＳのアレイを含んでいる。ＦＰＧＡ装置のチップパッ
ケージ上のピンと選択されたＣＬＢｓの入力および出力
ポートとの間の相互接続を提供するため、ＩＯＢｓのリ
ングがＦＰＧＡ基板上のＣＬＢアレイの回りに形成され
ている。例示した実施例では、各ＣＬＢは、ＲＡＭをＣ
ＬＢに関連して単にプログラムすることで、必要に応じ
て選択的に配列自在である、結合的および逐次的な論理
の双方を有している。同様に、各ＩＯＢは、ＲＡＭをＩ
ＯＢに関連して単にプログラムすることで、必要に応じ
て選択的に配列自在である、結合的および逐次的な論理
の双方を有している。
【００３２】図７に、例示した実施例のＦＰＧＡ装置の
ための論理セルマップを示した。例示したように、各Ｃ
ＬＢは、列と欄のアドレス、例えば図示したようにＡ
Ａ、ＢＤ等により特定される、シリコン基板上の特別な
ロケーションが割り当てられている。同様に、ＩＯＢの
各ロケーションは、ピン番号、例えばＰ２１により特定
される周辺アドレスにより同定される。
ための論理セルマップを示した。例示したように、各Ｃ
ＬＢは、列と欄のアドレス、例えば図示したようにＡ
Ａ、ＢＤ等により特定される、シリコン基板上の特別な
ロケーションが割り当てられている。同様に、ＩＯＢの
各ロケーションは、ピン番号、例えばＰ２１により特定
される周辺アドレスにより同定される。
【００３３】図９に、メタライズ段階まで前処理された
ＭＰＧＡ基板の面内に埋め込まれたデカルト（ｘ−ｙ）
座標システムを示した。図示したように、各論理セル
（論理ゲート）の物理的ロケーションは、ｘおよびｙの
値の範囲により特定される。典型的には、ＦＰＧＡイン
プリメンテーション内の特定のＣＬＢにより実行される
等価の論理機能を実現するために、ＭＰＧＡ基板上の多
くの論理ゲートを相互接続する必要がある。ＭＰＧＡイ
ンプリメンテーションにおいては、この論理のブロック
は、ＦＰＧＡインプリメンテーション内のその対応する
ＣＬＢが有しているのに対して、ハードまたは物理的に
規定された境界を有しておらず、このため、その仮想的
キャラクタを示すために以後および請求の範囲において
はこれを「ソフトＣＬＢ」と称する。本発明によれば、
ネットワーク（すなわち、相互接続）レベルはＭＰＧＡ
インプリメンテーションのために規定され、ＦＰＧＡイ
ンプリメンテーションの場合には存在する物理的な境界
がＭＰＧＡインプリメンテーションのネットワークレベ
ルにおいては存在しないが、各ソフトＣＬＢがネットワ
ーク（あるいは相互接続）レベルにおいて予め規定され
た入力と出力ポートを有している。本発明の目的を実施
するために、これらの入力および出力ポートは、図１１
Ｃに示したように、ＭＰＧＡネットリスト内のソフトＣ
ＬＢ接続性記述内に特定されている。
ＭＰＧＡ基板の面内に埋め込まれたデカルト（ｘ−ｙ）
座標システムを示した。図示したように、各論理セル
（論理ゲート）の物理的ロケーションは、ｘおよびｙの
値の範囲により特定される。典型的には、ＦＰＧＡイン
プリメンテーション内の特定のＣＬＢにより実行される
等価の論理機能を実現するために、ＭＰＧＡ基板上の多
くの論理ゲートを相互接続する必要がある。ＭＰＧＡイ
ンプリメンテーションにおいては、この論理のブロック
は、ＦＰＧＡインプリメンテーション内のその対応する
ＣＬＢが有しているのに対して、ハードまたは物理的に
規定された境界を有しておらず、このため、その仮想的
キャラクタを示すために以後および請求の範囲において
はこれを「ソフトＣＬＢ」と称する。本発明によれば、
ネットワーク（すなわち、相互接続）レベルはＭＰＧＡ
インプリメンテーションのために規定され、ＦＰＧＡイ
ンプリメンテーションの場合には存在する物理的な境界
がＭＰＧＡインプリメンテーションのネットワークレベ
ルにおいては存在しないが、各ソフトＣＬＢがネットワ
ーク（あるいは相互接続）レベルにおいて予め規定され
た入力と出力ポートを有している。本発明の目的を実施
するために、これらの入力および出力ポートは、図１１
Ｃに示したように、ＭＰＧＡネットリスト内のソフトＣ
ＬＢ接続性記述内に特定されている。
【００３４】同様に、ＭＰＧＡインプリメンテーション
においては、ＦＰＧＡインプリメンテーション内のその
対応するＩＯＢが有しているのに対して、ＩＯＢのため
の等価構成はハードあるいは物理的に規定された境界を
有していない。このため、ＭＰＧＡインプリメンテーシ
ョン内のＩＯＢのための等価構成は、その仮想的キャラ
クタを示すために、これを以後および請求の範囲におい
ては「ソフトＩＯＢ」と称する。よって、ＦＰＧＡイン
プリメンテーションのネットリスト内の各ＩＯＢのため
に、「ソフトＩＯＢ」がＭＰＧＡネットリスト内に規定
される。多くのインプリメンテーションにおいては、ソ
フトＩＯＢは、Ｉ／Ｏパッドにより、および時には単純
な論理レベルドライバとともに実現される。また、連結
性および／または逐次的な論理機能は多くの用途でしば
しば必要とされ、これらの機能は多くのＭＰＧＡライブ
ラリにおいて利用可能である。ＭＰＧＡインプリメンテ
ーションのネットワークまたは相互結合レベルにおい
て、本発明の方法を実施する目的で、各ソフトＩＯＢは
入力および出力ポートを予め規定する。これらの入力お
よび出力ポートは、図１１Ｄに示したように、ＭＰＧＡ
内のソフトＩＯＢ接続性記述内に特定される。
においては、ＦＰＧＡインプリメンテーション内のその
対応するＩＯＢが有しているのに対して、ＩＯＢのため
の等価構成はハードあるいは物理的に規定された境界を
有していない。このため、ＭＰＧＡインプリメンテーシ
ョン内のＩＯＢのための等価構成は、その仮想的キャラ
クタを示すために、これを以後および請求の範囲におい
ては「ソフトＩＯＢ」と称する。よって、ＦＰＧＡイン
プリメンテーションのネットリスト内の各ＩＯＢのため
に、「ソフトＩＯＢ」がＭＰＧＡネットリスト内に規定
される。多くのインプリメンテーションにおいては、ソ
フトＩＯＢは、Ｉ／Ｏパッドにより、および時には単純
な論理レベルドライバとともに実現される。また、連結
性および／または逐次的な論理機能は多くの用途でしば
しば必要とされ、これらの機能は多くのＭＰＧＡライブ
ラリにおいて利用可能である。ＭＰＧＡインプリメンテ
ーションのネットワークまたは相互結合レベルにおい
て、本発明の方法を実施する目的で、各ソフトＩＯＢは
入力および出力ポートを予め規定する。これらの入力お
よび出力ポートは、図１１Ｄに示したように、ＭＰＧＡ
内のソフトＩＯＢ接続性記述内に特定される。
【００３５】図１３Ａと１３Ｂを参照して、本発明の変
換方法をより詳しく説明する。図１３ＡのブロックＡに
示したように、本方法の第１のステップは、変換される
べきＦＰＧＡインプリメンテーションのための最終的な
ＦＰＧＡ（ＸＮＦ）ネットリストを生成するために、図
１のＡからＤの現在のステップを実行することである。
ここで、結果的に得られたＦＰＧＡインプリメンテーシ
ョンのためのネット記述は、ＦＰＧＡ装置のシリコン基
板上の結合的な論理ブロック（ＣＬＢ）の物理的な配置
に関する階層情報を含んでいる。変換処理のこの段階か
ら生成された例示的なＦＰＧＡネットリストを図式的に
図１０に示した。
換方法をより詳しく説明する。図１３ＡのブロックＡに
示したように、本方法の第１のステップは、変換される
べきＦＰＧＡインプリメンテーションのための最終的な
ＦＰＧＡ（ＸＮＦ）ネットリストを生成するために、図
１のＡからＤの現在のステップを実行することである。
ここで、結果的に得られたＦＰＧＡインプリメンテーシ
ョンのためのネット記述は、ＦＰＧＡ装置のシリコン基
板上の結合的な論理ブロック（ＣＬＢ）の物理的な配置
に関する階層情報を含んでいる。変換処理のこの段階か
ら生成された例示的なＦＰＧＡネットリストを図式的に
図１０に示した。
【００３６】図１０に示したように、ＦＰＧＡネットリ
ストは、多数の構成要素記述、つまりファイルまたは回
路名、ＦＰＧＡインプリメンテーション内に使用される
各ＣＬＢのためのＣＬＢ記述、ＦＰＧＡインプリメンテ
ーション内に使用されるこのようなＩＯＢのためのＩＯ
Ｂ情報、ＦＰＧＡインプリメンテーションに使用される
クロックのためのクロックドライバ記述、並びにチップ
パッケージ上のピンのための信号ピン出力記述、などを
含んでいる。
ストは、多数の構成要素記述、つまりファイルまたは回
路名、ＦＰＧＡインプリメンテーション内に使用される
各ＣＬＢのためのＣＬＢ記述、ＦＰＧＡインプリメンテ
ーション内に使用されるこのようなＩＯＢのためのＩＯ
Ｂ情報、ＦＰＧＡインプリメンテーションに使用される
クロックのためのクロックドライバ記述、並びにチップ
パッケージ上のピンのための信号ピン出力記述、などを
含んでいる。
【００３７】一般的には、各ＣＬＢ記述は多数の情報項
目、つまりＣＬＢ名、信号名の項目で表現されたＣＬＢ
Ｉ／Ｏポート記述（例えば、ＩＢＬＡＮＥ）、図７に示
された論理セルアレイロケーションの項目を表現したＣ
ＬＢロケーション記述（例えば、ＡＡ）、並びにＣＬＢ
を実現するために使用されるＦＰＧＡライブラリ要素を
記述したＣＬＢ論理モデル記述、などを含んでいる。こ
こで、各入力ポートの各ＣＬＢへの記述は、ＣＬＢの入
力ポートとＣＬＢに供給される信号の源との間の信号遅
延部に関する信号経路選択遅延情報を含む信号時間遅延
フィールドを有している。この信号経路選択遅延情報
は、典型的には、当業分野においては良く知られてお
り、当業界で良く知られている方法で行われる、回路設
計シュミレーション、コンピュータを基礎とする「レイ
アウト」ツールにより生成される。
目、つまりＣＬＢ名、信号名の項目で表現されたＣＬＢ
Ｉ／Ｏポート記述（例えば、ＩＢＬＡＮＥ）、図７に示
された論理セルアレイロケーションの項目を表現したＣ
ＬＢロケーション記述（例えば、ＡＡ）、並びにＣＬＢ
を実現するために使用されるＦＰＧＡライブラリ要素を
記述したＣＬＢ論理モデル記述、などを含んでいる。こ
こで、各入力ポートの各ＣＬＢへの記述は、ＣＬＢの入
力ポートとＣＬＢに供給される信号の源との間の信号遅
延部に関する信号経路選択遅延情報を含む信号時間遅延
フィールドを有している。この信号経路選択遅延情報
は、典型的には、当業分野においては良く知られてお
り、当業界で良く知られている方法で行われる、回路設
計シュミレーション、コンピュータを基礎とする「レイ
アウト」ツールにより生成される。
【００３８】同様に、各ＩＯＢ記述は多数の情報項目、
つまりＩＯＢ名、ピン番号の項目で表現された基板上の
ＩＯＢロケーション、信号名の項目で表現されたＩＯＢ
Ｉ／Ｏポート記述（例えばＩＢＬＡＮＥ＿１）、並びに
ＦＰＧＡライブラリ要素の項目で表現されたＩＯＢ論理
モデル記述、などを含んでいる。ＦＰＧＡインプリメン
テーションのネットワークレベルにおいて、論理の各個
々のグループはそのＣＬＢ名（例えば、ＩＲＥＬＡＹ＿
１）により規定され、またＦＰＧＡ ＸＮＦネットリス
ト内にリストされたＸＮＦ命令文の組により記述され
る。ここで、出力ドライバとして配列された各ＩＯＢの
各入力ポートの記述は、ＩＯＢおよびＩＯＢに供給され
る信号の源との間の信号経路選択部分に関する信号経路
選択遅延情報を含んだ、信号時間遅延フィールドを含ん
でいる。この信号経路選択遅延情報は、コンピュータを
基礎とする上記した「レイアウトツール」により同様に
生成され、また回路設計シュミレーションの間に同様に
使用される。ＡＴ＆Ｔ３０２０シリーズでは、ＦＰＧＡ
装置は６４論理セル、６４ＣＬＢ記述までを含む階層Ｆ
ＰＧＡ ＸＮＦネットリスト、６０ＩＯＢ記述、クロッ
クドライバ記述、並びに信号ピン出力記述を有する。図
示は省略したが、ＸＮＦ命令文の組が、図１０に示され
たＦＰＧＡネットリスト内に特定された記述的な要素を
それぞれ実現するために使用される。このような記述の
ためのＸＮＦフォーマットは、図８ＢのＣＬＢ記述内に
例示した。
つまりＩＯＢ名、ピン番号の項目で表現された基板上の
ＩＯＢロケーション、信号名の項目で表現されたＩＯＢ
Ｉ／Ｏポート記述（例えばＩＢＬＡＮＥ＿１）、並びに
ＦＰＧＡライブラリ要素の項目で表現されたＩＯＢ論理
モデル記述、などを含んでいる。ＦＰＧＡインプリメン
テーションのネットワークレベルにおいて、論理の各個
々のグループはそのＣＬＢ名（例えば、ＩＲＥＬＡＹ＿
１）により規定され、またＦＰＧＡ ＸＮＦネットリス
ト内にリストされたＸＮＦ命令文の組により記述され
る。ここで、出力ドライバとして配列された各ＩＯＢの
各入力ポートの記述は、ＩＯＢおよびＩＯＢに供給され
る信号の源との間の信号経路選択部分に関する信号経路
選択遅延情報を含んだ、信号時間遅延フィールドを含ん
でいる。この信号経路選択遅延情報は、コンピュータを
基礎とする上記した「レイアウトツール」により同様に
生成され、また回路設計シュミレーションの間に同様に
使用される。ＡＴ＆Ｔ３０２０シリーズでは、ＦＰＧＡ
装置は６４論理セル、６４ＣＬＢ記述までを含む階層Ｆ
ＰＧＡ ＸＮＦネットリスト、６０ＩＯＢ記述、クロッ
クドライバ記述、並びに信号ピン出力記述を有する。図
示は省略したが、ＸＮＦ命令文の組が、図１０に示され
たＦＰＧＡネットリスト内に特定された記述的な要素を
それぞれ実現するために使用される。このような記述の
ためのＸＮＦフォーマットは、図８ＢのＣＬＢ記述内に
例示した。
【００３９】図１３ＡのブロックＢに示したように、本
方法の次のステップは、ＦＰＧＡネットリスト記述内の
そのＣＬＢ名により規定された（すなわち、ＦＰＧＡイ
ンプリメンテーション内のＣＬＢ内に制限された）各個
々の論理のグループに対して局部的に「論理再合成」を
実行することである。従来のどんな論理合成技術でも使
用することができる。このステップは、図１０に図式的
に例示したように、ＦＰＧＡ ＸＮＦネットリストをＭ
ＰＧＡ ＬＳＬネットリストに翻訳することから開始さ
れる。ＡＴ＆Ｔシリーズ３０２０ＦＰＧＡ装置（６４論
理セルを有する）を使用したＦＰＧＡインプリメンテー
ションのために、この変換処理のステップは、ＦＰＧＡ
ネットリストのために選択されたファイル名の名に対応
するファイルまたは回路名、ＦＰＧＡインプリメンテー
ション内に利用される各ＣＬＢのためのソフトＣＬＢ記
述、ＦＰＧＡインプリメンテーション内に利用される各
ＩＯＢのためのソフトＩＯＢ記述、上記したソフトＣＬ
Ｂ接続性記述、並びに上記したソフトＩＯＢ接続性記述
などの、多くの要素記述を含む「階層的な」ＭＰＧＡネ
ットリストを生成する。ここで、図１０のネットリスト
内に示されたＡ−ＣＬＫ信号分配ツリー記述、Ｇ−ＣＬ
Ｋ信号分配ツリー記述、並びに全体的なリセット信号分
配ツリー記述は、この変換処理のプロセスの間には生成
されないが、むしろ以下のステップＣの間にネットリス
トに手作業で追加しなければならない。
方法の次のステップは、ＦＰＧＡネットリスト記述内の
そのＣＬＢ名により規定された（すなわち、ＦＰＧＡイ
ンプリメンテーション内のＣＬＢ内に制限された）各個
々の論理のグループに対して局部的に「論理再合成」を
実行することである。従来のどんな論理合成技術でも使
用することができる。このステップは、図１０に図式的
に例示したように、ＦＰＧＡ ＸＮＦネットリストをＭ
ＰＧＡ ＬＳＬネットリストに翻訳することから開始さ
れる。ＡＴ＆Ｔシリーズ３０２０ＦＰＧＡ装置（６４論
理セルを有する）を使用したＦＰＧＡインプリメンテー
ションのために、この変換処理のステップは、ＦＰＧＡ
ネットリストのために選択されたファイル名の名に対応
するファイルまたは回路名、ＦＰＧＡインプリメンテー
ション内に利用される各ＣＬＢのためのソフトＣＬＢ記
述、ＦＰＧＡインプリメンテーション内に利用される各
ＩＯＢのためのソフトＩＯＢ記述、上記したソフトＣＬ
Ｂ接続性記述、並びに上記したソフトＩＯＢ接続性記述
などの、多くの要素記述を含む「階層的な」ＭＰＧＡネ
ットリストを生成する。ここで、図１０のネットリスト
内に示されたＡ−ＣＬＫ信号分配ツリー記述、Ｇ−ＣＬ
Ｋ信号分配ツリー記述、並びに全体的なリセット信号分
配ツリー記述は、この変換処理のプロセスの間には生成
されないが、むしろ以下のステップＣの間にネットリス
トに手作業で追加しなければならない。
【００４０】図１０に示したように、ソフトＣＬＢ記述
は多くの情報項目、つまり、その入力および出力ポート
を記述したソフトＣＬＢＩ／Ｏポート記述、ＦＰＧＡイ
ンプリメンテーション内の対応するＣＬＢのロケーショ
ンと同じソフトＣＬＢ名、並びに対応するＣＬＢのサブ
ネットワークを含む再合成された論理構成要素を特定す
るための、各ソフトＣＬＢのための論理記述モデル、な
どを含んでいる。ＭＰＧＡソフトＣＬＢネットリスト内
の接続性記述はネットワーク内のソフトＣＢａのリスト
およびＭＰＧＡインプリメンテーションのネットワーク
レベルにおけるその入力と出力の相互接続のための仕様
を含んでいる。ここで、これらのポート相互接続は、信
号名（例えば、図１１Ｃに例示したようにＸ００２２８
Ｘ）の項目で表現される。同様に、ＭＰＧＡネットリス
ト中のソフトＩＯＢ接続性記述は、ネットワーク内のソ
フトＩＯＢｓのリストおよびＭＰＧＡインプリメンテー
ションのネットワークレベルにおけるその入力および出
力ポートの相互接続のための使用を含んでいる。これら
のポート相互接続は、図１１Ｄに例示した信号の項目に
よっても表現される。生成されたＭＰＧＡネットリスト
中のこれらの記述のそれぞれを実現するために使用され
る論理シュミレーション言語（ＬＳＬ）命令文の組は、
図１１Ａから１１Ｄに述べた。
は多くの情報項目、つまり、その入力および出力ポート
を記述したソフトＣＬＢＩ／Ｏポート記述、ＦＰＧＡイ
ンプリメンテーション内の対応するＣＬＢのロケーショ
ンと同じソフトＣＬＢ名、並びに対応するＣＬＢのサブ
ネットワークを含む再合成された論理構成要素を特定す
るための、各ソフトＣＬＢのための論理記述モデル、な
どを含んでいる。ＭＰＧＡソフトＣＬＢネットリスト内
の接続性記述はネットワーク内のソフトＣＢａのリスト
およびＭＰＧＡインプリメンテーションのネットワーク
レベルにおけるその入力と出力の相互接続のための仕様
を含んでいる。ここで、これらのポート相互接続は、信
号名（例えば、図１１Ｃに例示したようにＸ００２２８
Ｘ）の項目で表現される。同様に、ＭＰＧＡネットリス
ト中のソフトＩＯＢ接続性記述は、ネットワーク内のソ
フトＩＯＢｓのリストおよびＭＰＧＡインプリメンテー
ションのネットワークレベルにおけるその入力および出
力ポートの相互接続のための使用を含んでいる。これら
のポート相互接続は、図１１Ｄに例示した信号の項目に
よっても表現される。生成されたＭＰＧＡネットリスト
中のこれらの記述のそれぞれを実現するために使用され
る論理シュミレーション言語（ＬＳＬ）命令文の組は、
図１１Ａから１１Ｄに述べた。
【００４１】図１２においてＣＬＢのためのグラフ的に
例示した論理再合成ステップの間に、ＦＰＧＡネットリ
ストの同様なＸＮＦ内のＣＬＢのロケーションを特定す
るために使用されるコードは、ＭＰＧＡネットリスト内
でその対応するソフトＣＬＢのソフトＣＬＢ名を特定す
るために使用される。この同じコードは、（ｉ）ＰＦＧ
Ａネットリスト内の特定のＣＬＢ（つまり、サブネット
ワーク）内に含まれる論理と、並びに（ｉｉ）ＭＰＧＡ
ネットリスト内の対応するソフトＣＬＢ内に含まれる再
合成された論理とを符号させるために、使用される。本
発明の方法はＭＰＧＡ内の対応する論理のブロックが正
しく同定され、且つ、「配列と経路選択」ステップの間
に物理的に同じ相対的なロケーションに配置されること
を保証している。図１０に示したように、特定のＣＬＢ
のためのＣＬＢ論理モデル記述は、ＭＰＧＡ基板上のソ
フトＣＬＢに対応する論理を再合成するために使用され
る。
例示した論理再合成ステップの間に、ＦＰＧＡネットリ
ストの同様なＸＮＦ内のＣＬＢのロケーションを特定す
るために使用されるコードは、ＭＰＧＡネットリスト内
でその対応するソフトＣＬＢのソフトＣＬＢ名を特定す
るために使用される。この同じコードは、（ｉ）ＰＦＧ
Ａネットリスト内の特定のＣＬＢ（つまり、サブネット
ワーク）内に含まれる論理と、並びに（ｉｉ）ＭＰＧＡ
ネットリスト内の対応するソフトＣＬＢ内に含まれる再
合成された論理とを符号させるために、使用される。本
発明の方法はＭＰＧＡ内の対応する論理のブロックが正
しく同定され、且つ、「配列と経路選択」ステップの間
に物理的に同じ相対的なロケーションに配置されること
を保証している。図１０に示したように、特定のＣＬＢ
のためのＣＬＢ論理モデル記述は、ＭＰＧＡ基板上のソ
フトＣＬＢに対応する論理を再合成するために使用され
る。
【００４２】図１３ＡのブロックＣで示したように、本
発明の第３のステップは、本発明に従ってＭＰＧＡイン
プリメンテーションを実行するために必要となる特定の
構造に関連した４つの追加の情報の項目を特定する（す
なわち、リスト）するために、上記したステップＢの間
に生成された階層的なＭＰＧＡネットリストを変更する
ことを含む。図１０のネットリストに例示したように、
これらの追加の変更はＡ−ＣＬＫ信号分配ツリー、Ｇ−
ＣＬＫ信号分配ツリー、全体的なリセット信号分配ツリ
ー、並びにＭＰＧＡ基体上で形成されるＣＬＢクロック
ロードが同定される。
発明の第３のステップは、本発明に従ってＭＰＧＡイン
プリメンテーションを実行するために必要となる特定の
構造に関連した４つの追加の情報の項目を特定する（す
なわち、リスト）するために、上記したステップＢの間
に生成された階層的なＭＰＧＡネットリストを変更する
ことを含む。図１０のネットリストに例示したように、
これらの追加の変更はＡ−ＣＬＫ信号分配ツリー、Ｇ−
ＣＬＫ信号分配ツリー、全体的なリセット信号分配ツリ
ー、並びにＭＰＧＡ基体上で形成されるＣＬＢクロック
ロードが同定される。
【００４３】ＭＰＧＡネットリストに追加されるべき情
報性事項は、Ａ−ＣＬＫ信号分配ツリーＮＯための、Ｌ
ＳＬネットリスト記述である。図１１Ｅに示されたＡ−
ＣＬＫ信号分配ツリー記述を実現するためのＬＳＬ命令
文中に例示したように、Ａ−ＣＬＫ信号分配ツリーの各
欄ラインは、ＭＰＧＡライブラリ内の利用可能な要素
（例えばＦ１０２）から合成されたクロックドライバを
有している。例示的な実施例においては、ツリーは１０
欄を有し、よってＡ−ＣＬＳ信号分配ツリーのＬＳＬス
テートメントにより特性された１０クロックドライバを
有する。
報性事項は、Ａ−ＣＬＫ信号分配ツリーＮＯための、Ｌ
ＳＬネットリスト記述である。図１１Ｅに示されたＡ−
ＣＬＫ信号分配ツリー記述を実現するためのＬＳＬ命令
文中に例示したように、Ａ−ＣＬＫ信号分配ツリーの各
欄ラインは、ＭＰＧＡライブラリ内の利用可能な要素
（例えばＦ１０２）から合成されたクロックドライバを
有している。例示的な実施例においては、ツリーは１０
欄を有し、よってＡ−ＣＬＳ信号分配ツリーのＬＳＬス
テートメントにより特性された１０クロックドライバを
有する。
【００４４】ＭＰＧＡネットリストに追加される第２の
情報性の事項は、ＭＰＧＡ基板上でＧ−ＣＬＫ信号分配
ツリーを実現するための、ネットリスト記述である。図
１１Ｆに例示したように、Ｇ−ＣＬＫ信号分配ツリーの
各欄線はＭＰＧＡライブラリ内の利用可能な要素（例え
ばＦ１０２）から合成されたクロックドライバを有して
いる。例示した実施例においては、ツリーは１０欄を有
し、よってクロックドライバがＧ−ＣＬＫ信号分配ツリ
ーのＬＳＬ命令文内に合成されている。
情報性の事項は、ＭＰＧＡ基板上でＧ−ＣＬＫ信号分配
ツリーを実現するための、ネットリスト記述である。図
１１Ｆに例示したように、Ｇ−ＣＬＫ信号分配ツリーの
各欄線はＭＰＧＡライブラリ内の利用可能な要素（例え
ばＦ１０２）から合成されたクロックドライバを有して
いる。例示した実施例においては、ツリーは１０欄を有
し、よってクロックドライバがＧ−ＣＬＫ信号分配ツリ
ーのＬＳＬ命令文内に合成されている。
【００４５】ＭＰＧＡネットリストに追加される第３の
情報項目は、ＭＰＧＡ基板上に形成される全体的なリセ
ット信号分配のためのＬＳＬネットリスト記述である。
図１１Ｇに例示したように、全体的なリセット信号分配
ツリー内の各欄は、ＭＰＧＡライブラリ内の利用可能な
要素（例えば、Ｆ１０２）から合成されたクロックドラ
イバを有している。例示した実施例では、このツリーは
１０欄を有し、よって全体的な信号分配ツリーのための
ＬＳＬ命令文内には１０ドライバが合成される。
情報項目は、ＭＰＧＡ基板上に形成される全体的なリセ
ット信号分配のためのＬＳＬネットリスト記述である。
図１１Ｇに例示したように、全体的なリセット信号分配
ツリー内の各欄は、ＭＰＧＡライブラリ内の利用可能な
要素（例えば、Ｆ１０２）から合成されたクロックドラ
イバを有している。例示した実施例では、このツリーは
１０欄を有し、よって全体的な信号分配ツリーのための
ＬＳＬ命令文内には１０ドライバが合成される。
【００４６】ＭＰＧＡネットリストに追加される第４の
情報項目は、ＦＰＧＡネットリスト内では特定されてい
ない各ＣＬＢのための、ＭＰＧＡ基板上に形成されるＣ
ＬＢクロックロードのためのＬＳＬ記述である。図１１
Ｈに例示したように、これらソフトＣＬＢロードは入力
および出力ポート、並びにＭＰＧＡインプリメンテーシ
ョンのネットワーク（つまり、相互接続）レベルにおけ
るソフトＣＬＢｓのポートとＡ−ＣＬＫおよび／または
Ｇ−ＣＬＫ信号分配ツリーのいずれかのラインとの間の
相互接続を特定するサブ値とワーク記述を有する。っか
うソフトＣＬＢ内の各入力ポートは、クロック信号経路
選択ネットワーク内に、ＦＰＧＡインプリメンテーショ
ン内の関連したクロックドライバ内に存在する（つまり
「により検出される」）インピーダンスに実質的に等し
いインピーダンス（つまり、ロード（負荷））を導入す
る。典型的には、各ＣＬＢロードは、当業分野において
は良く知られている「分配された」タイプのキャパシタ
ンスおよび／またはレジスタンス規準の用語により特定
される。以下により詳細に説明するように、このような
インピーダンス規準を導入する目的は、ＦＰＧＡインプ
リメンテーション内のクロック信号ドライバにより検出
されるインピーダンスがＭＰＧＡインプリメンテーショ
ン内のクロック信号ドライバにより検出されるインピー
ダンス規準と実質的に同じであることを確保することに
あり、これにより、インプリメンテーション間のクロッ
ク信号のスキュー（および、論理機能）が保持される。
ここで、各ＣＬＢロードはＭＰＧＡインプリメンテーシ
ョン内のクロック信号経路選択用ネットワーク内に所望
のロードを導入する一方、ＭＰＧＡインプリメンテーシ
ョン内のそれらの対応するＣＬＢがＦＰＧＡ装置内に形
成された（Ｉ／Ｏ）信号ＫＥＩＲＯ決定用ネットワーク
に接続されていないために、ＣＬＢロードは、しかしな
がら、ＭＰＧＡインプリメンテーションの相互接続レベ
ルにおいて実現される（Ｉ／Ｏ）信号経路選択用ネット
ワークを通過する（Ｉ／Ｏ）信号に対してなんらかの負
荷効果を与えない。
情報項目は、ＦＰＧＡネットリスト内では特定されてい
ない各ＣＬＢのための、ＭＰＧＡ基板上に形成されるＣ
ＬＢクロックロードのためのＬＳＬ記述である。図１１
Ｈに例示したように、これらソフトＣＬＢロードは入力
および出力ポート、並びにＭＰＧＡインプリメンテーシ
ョンのネットワーク（つまり、相互接続）レベルにおけ
るソフトＣＬＢｓのポートとＡ−ＣＬＫおよび／または
Ｇ−ＣＬＫ信号分配ツリーのいずれかのラインとの間の
相互接続を特定するサブ値とワーク記述を有する。っか
うソフトＣＬＢ内の各入力ポートは、クロック信号経路
選択ネットワーク内に、ＦＰＧＡインプリメンテーショ
ン内の関連したクロックドライバ内に存在する（つまり
「により検出される」）インピーダンスに実質的に等し
いインピーダンス（つまり、ロード（負荷））を導入す
る。典型的には、各ＣＬＢロードは、当業分野において
は良く知られている「分配された」タイプのキャパシタ
ンスおよび／またはレジスタンス規準の用語により特定
される。以下により詳細に説明するように、このような
インピーダンス規準を導入する目的は、ＦＰＧＡインプ
リメンテーション内のクロック信号ドライバにより検出
されるインピーダンスがＭＰＧＡインプリメンテーショ
ン内のクロック信号ドライバにより検出されるインピー
ダンス規準と実質的に同じであることを確保することに
あり、これにより、インプリメンテーション間のクロッ
ク信号のスキュー（および、論理機能）が保持される。
ここで、各ＣＬＢロードはＭＰＧＡインプリメンテーシ
ョン内のクロック信号経路選択用ネットワーク内に所望
のロードを導入する一方、ＭＰＧＡインプリメンテーシ
ョン内のそれらの対応するＣＬＢがＦＰＧＡ装置内に形
成された（Ｉ／Ｏ）信号ＫＥＩＲＯ決定用ネットワーク
に接続されていないために、ＣＬＢロードは、しかしな
がら、ＭＰＧＡインプリメンテーションの相互接続レベ
ルにおいて実現される（Ｉ／Ｏ）信号経路選択用ネット
ワークを通過する（Ｉ／Ｏ）信号に対してなんらかの負
荷効果を与えない。
【００４７】本方法における上記の４つのサブステップ
の結果として、ＭＰＧＡインプリメンテーションのため
の、変更された階層的なＭＰＧＡネットリストが得られ
る。ここで、結果的に得られたＭＰＧＡネットリスト
は、ＭＰＧＡライブラリ要素の物理的な配置、あるいは
Ａ−ＣＬＫ、Ｇ−ＣＬＫ、並びにＭＰＧＡネットリスト
に記載された全体的な信号分配ツリーに関する情報を含
んでいない。
の結果として、ＭＰＧＡインプリメンテーションのため
の、変更された階層的なＭＰＧＡネットリストが得られ
る。ここで、結果的に得られたＭＰＧＡネットリスト
は、ＭＰＧＡライブラリ要素の物理的な配置、あるいは
Ａ−ＣＬＫ、Ｇ−ＣＬＫ、並びにＭＰＧＡネットリスト
に記載された全体的な信号分配ツリーに関する情報を含
んでいない。
【００４８】図１３ＢのブロックＤに示したように、本
発明の方法の次のステップは、計上データベースを発生
するために、上記で生成された変更された階層的なＭＰ
ＧＡネットリストおよびＭＰＧＡライブラリを使用する
ことを含むものである。この形状データベースの機能
は、ＭＰＧＡ基板上において、論理ゲート、クロックド
ライバ、クロックライン、並びに図１０の変更されたＭ
ＰＧＡ内に記述されたソフトＣＬＢロードを含む全ての
ライブラリ要素が物理的に実現されるかを特定すること
にある。一般的には、この配置と経路選択情報を発生さ
せるための処理は、図９に示されたＭＰＧＡ基板上のそ
れぞれのこのような要素の正確な物理的な配置を計算す
るために、（ｉ）変更されたＭＰＧＡネットリストの特
別な要素の記述内に特定された情報、および（ｉｉ）Ｍ
ＰＧＡライブラリ内に特定されたこれら特別な要素に関
する形状情報を使用する「場所および経路」プログラム
により実行される。
発明の方法の次のステップは、計上データベースを発生
するために、上記で生成された変更された階層的なＭＰ
ＧＡネットリストおよびＭＰＧＡライブラリを使用する
ことを含むものである。この形状データベースの機能
は、ＭＰＧＡ基板上において、論理ゲート、クロックド
ライバ、クロックライン、並びに図１０の変更されたＭ
ＰＧＡ内に記述されたソフトＣＬＢロードを含む全ての
ライブラリ要素が物理的に実現されるかを特定すること
にある。一般的には、この配置と経路選択情報を発生さ
せるための処理は、図９に示されたＭＰＧＡ基板上のそ
れぞれのこのような要素の正確な物理的な配置を計算す
るために、（ｉ）変更されたＭＰＧＡネットリストの特
別な要素の記述内に特定された情報、および（ｉｉ）Ｍ
ＰＧＡライブラリ内に特定されたこれら特別な要素に関
する形状情報を使用する「場所および経路」プログラム
により実行される。
【００４９】変更されたＭＰＧＡネットリスト内に記載
された各ソフトＣＬＢおよびＣＬＢクロックロードのた
めに、場所および経路プログラムは、ソフトＣＬＢ内に
再結合さえた接続性および／または逐次的な論理を実現
するために、メタライズパターンにより論理ゲートが相
互連結されるＭＰＧＡ基板上の特定の面積（つまり、領
域）を特定するｘおよびｙ座標の範囲（例えば形状のデ
ータ）を生成する。この座標データの組が計算されるこ
とによる処理は、ＦＰＧＡ基板の指標である列、欄をＭ
ＰＧＡ基板上の空間的に対応するｘ、ｙ座標の組にマッ
プするために、ＣＬＢのＣＬＢロケーション（例えば、
ＡＡ）およびオフセットパラメータを採用している。こ
のような１対１の座標変換を図１２に図示的に例示し、
これは各ソフトＣＬＢが、そのＦＰＧＡ基板上の対応す
るＣＬＢのように、ＭＰＧＡ基板上の基板上の比較的に
同じロケーションに配置されることを確保できるという
特長がある。このマッピング状態は、ＭＰＧＡインプリ
メンテーション内で発生する同じクロック信号スキュー
が、ＦＰＧＡインプリメンテーション内で発生するもの
と比較的に同じであることを保証するものであり、これ
により、ＭＰＧＡインプリメンテーションのネットワー
クレベルにおける再同期化された論理と機能的に等価で
あることが確保される。ＭＰＧＡネットリストのソフト
ＣＬＢ接続性記述内に記載された各ソフトＩＯＢのため
に、プログラムは、ＭＰＧＡインプリメンテーションの
ネットワークレベルにおける入力とと出力ポートの間の
金属性の相互接続の物理的な配置を規定するｘおよびｙ
座標の範囲を発生する。この座標データの組が計算され
る手順は、ＦＰＧＡ基板の周囲上のピン番号をＭＰＧ基
板の周囲上のｘ、ｙ座標の空間的に対応する組にマップ
するために、ＩＯＢのＩＯＢロケーション（例えば、ピ
ン番号Ｐ２１）およびオフセットパラメータを採用して
いる。これは、図１２に図式的に例示した１対の座標変
換プロセスであり、各ソフトＩＯＢが、ＦＰＧＡ上のそ
の対応するＩＯＢのように、ＭＰＧＡ上の比較的に同じ
ロケーションに位置することを同様に確保できる。この
状態を変換プロセスを通して維持することで、ＭＰＧＡ
インプリメンテーション上の（Ｉ／Ｏ）信号遅延がＦＰ
ＧＡインプリメンテーション上で発生するものと比較的
に同じとなる。
された各ソフトＣＬＢおよびＣＬＢクロックロードのた
めに、場所および経路プログラムは、ソフトＣＬＢ内に
再結合さえた接続性および／または逐次的な論理を実現
するために、メタライズパターンにより論理ゲートが相
互連結されるＭＰＧＡ基板上の特定の面積（つまり、領
域）を特定するｘおよびｙ座標の範囲（例えば形状のデ
ータ）を生成する。この座標データの組が計算されるこ
とによる処理は、ＦＰＧＡ基板の指標である列、欄をＭ
ＰＧＡ基板上の空間的に対応するｘ、ｙ座標の組にマッ
プするために、ＣＬＢのＣＬＢロケーション（例えば、
ＡＡ）およびオフセットパラメータを採用している。こ
のような１対１の座標変換を図１２に図示的に例示し、
これは各ソフトＣＬＢが、そのＦＰＧＡ基板上の対応す
るＣＬＢのように、ＭＰＧＡ基板上の基板上の比較的に
同じロケーションに配置されることを確保できるという
特長がある。このマッピング状態は、ＭＰＧＡインプリ
メンテーション内で発生する同じクロック信号スキュー
が、ＦＰＧＡインプリメンテーション内で発生するもの
と比較的に同じであることを保証するものであり、これ
により、ＭＰＧＡインプリメンテーションのネットワー
クレベルにおける再同期化された論理と機能的に等価で
あることが確保される。ＭＰＧＡネットリストのソフト
ＣＬＢ接続性記述内に記載された各ソフトＩＯＢのため
に、プログラムは、ＭＰＧＡインプリメンテーションの
ネットワークレベルにおける入力とと出力ポートの間の
金属性の相互接続の物理的な配置を規定するｘおよびｙ
座標の範囲を発生する。この座標データの組が計算され
る手順は、ＦＰＧＡ基板の周囲上のピン番号をＭＰＧ基
板の周囲上のｘ、ｙ座標の空間的に対応する組にマップ
するために、ＩＯＢのＩＯＢロケーション（例えば、ピ
ン番号Ｐ２１）およびオフセットパラメータを採用して
いる。これは、図１２に図式的に例示した１対の座標変
換プロセスであり、各ソフトＩＯＢが、ＦＰＧＡ上のそ
の対応するＩＯＢのように、ＭＰＧＡ上の比較的に同じ
ロケーションに位置することを同様に確保できる。この
状態を変換プロセスを通して維持することで、ＭＰＧＡ
インプリメンテーション上の（Ｉ／Ｏ）信号遅延がＦＰ
ＧＡインプリメンテーション上で発生するものと比較的
に同じとなる。
【００５０】Ａ−ＣＬＫ信号分配ツリー記述内の各ドラ
イバのために、場所および経路プログラムは、クロック
ドライバの物理的な配置およびクロックドライバから各
ソフトＣＬＢおよびＭＰＧＡネットリストに記載された
ＣＬＢロードに伸びる金属性のクロック分配ブランチを
特定するｘおよびｙ座標の範囲を発生する。各クロック
ドライバおよび分配ブランチのためにこの座標データの
組が計算される手順では、ＦＰＧＡ基板上の各クロック
ドライバのロケーションをＭＰＧＡ基板の周囲上の空間
的に対応するｘ、ｙ座標の組内にマップするために、ド
ライバ名および経験的に決定可能なオフセットパラメー
タを採用している。この手順はまた、ＦＰＧＡ基板上の
Ａ−ＣＬＫ信号分配ツリーのブランチのロケーションを
ＭＰＧＡ基板上の空間的に対応するｘ、ｙ座標の組内に
マップするために、ドライバ名およびオフセットパラメ
ータを使用している。これはまた、１対１の座標変換プ
ロセスであり、ＦＰＧＡ基板上のその対応するクロック
ドライバおよびその関連するクロックパルス分配ブラン
チのように、クロックドライバおよびその関連するクロ
ックパルス分配ブランチがＭＰＧＡ基板上の相対的に同
じロケーションに位置されることを確保できる。
イバのために、場所および経路プログラムは、クロック
ドライバの物理的な配置およびクロックドライバから各
ソフトＣＬＢおよびＭＰＧＡネットリストに記載された
ＣＬＢロードに伸びる金属性のクロック分配ブランチを
特定するｘおよびｙ座標の範囲を発生する。各クロック
ドライバおよび分配ブランチのためにこの座標データの
組が計算される手順では、ＦＰＧＡ基板上の各クロック
ドライバのロケーションをＭＰＧＡ基板の周囲上の空間
的に対応するｘ、ｙ座標の組内にマップするために、ド
ライバ名および経験的に決定可能なオフセットパラメー
タを採用している。この手順はまた、ＦＰＧＡ基板上の
Ａ−ＣＬＫ信号分配ツリーのブランチのロケーションを
ＭＰＧＡ基板上の空間的に対応するｘ、ｙ座標の組内に
マップするために、ドライバ名およびオフセットパラメ
ータを使用している。これはまた、１対１の座標変換プ
ロセスであり、ＦＰＧＡ基板上のその対応するクロック
ドライバおよびその関連するクロックパルス分配ブラン
チのように、クロックドライバおよびその関連するクロ
ックパルス分配ブランチがＭＰＧＡ基板上の相対的に同
じロケーションに位置されることを確保できる。
【００５１】Ｇ−ＣＬＫ信号分配ツリー記述内の各ドラ
イバのために、場所および経路プログラムは、クロック
ドライバの物理的な配置およびクロックドライバから各
ソフトＣＬＢおよびＭＰＧＡネットリストに記載された
ＣＬＢロードに伸びる金属性のクロック分配ブランチを
特定するｘおよびｙ座標の範囲を発生する。各クロック
ドライバおよび分配ブランチのためにこの座標データの
組が計算される手順では、ＦＰＧＡ基板上の各クロック
ドライバのロケーションをＭＰＧＡ基板の周囲上の空間
的に対応するｘ、ｙ座標の組内にマップするために、ド
ライバ名および経験的に決定可能なオフセットパラメー
タを採用している。この手順はまた、ＦＰＧＡ基板上の
Ｇ−ＣＬＫ信号分配ツリーのブランチのロケーションを
ＭＰＧＡ基板上の空間的に対応するｘ、ｙ座標の組内に
マップするために、ドライバ名およびオフセットパラメ
ータを使用している。これはまた、１対１の座標変換プ
ロセスであり、ＦＰＧＡ基板上のその対応するクロック
ドライバおよびその関連するクロックパルス分配ブラン
チのように、クロックドライバおよびその関連するクロ
ックパルス分配ブランチがＭＰＧＡ基板上の相対的に同
じロケーションに位置されることを確保できる。この状
態を変換プロセスを通して維持することで、ＭＰＧＡイ
ンプリメンテーションの周囲の信号遅延がＦＰＧＡイン
プリメンテーション上で発生するものと比較的に同じと
なる。
イバのために、場所および経路プログラムは、クロック
ドライバの物理的な配置およびクロックドライバから各
ソフトＣＬＢおよびＭＰＧＡネットリストに記載された
ＣＬＢロードに伸びる金属性のクロック分配ブランチを
特定するｘおよびｙ座標の範囲を発生する。各クロック
ドライバおよび分配ブランチのためにこの座標データの
組が計算される手順では、ＦＰＧＡ基板上の各クロック
ドライバのロケーションをＭＰＧＡ基板の周囲上の空間
的に対応するｘ、ｙ座標の組内にマップするために、ド
ライバ名および経験的に決定可能なオフセットパラメー
タを採用している。この手順はまた、ＦＰＧＡ基板上の
Ｇ−ＣＬＫ信号分配ツリーのブランチのロケーションを
ＭＰＧＡ基板上の空間的に対応するｘ、ｙ座標の組内に
マップするために、ドライバ名およびオフセットパラメ
ータを使用している。これはまた、１対１の座標変換プ
ロセスであり、ＦＰＧＡ基板上のその対応するクロック
ドライバおよびその関連するクロックパルス分配ブラン
チのように、クロックドライバおよびその関連するクロ
ックパルス分配ブランチがＭＰＧＡ基板上の相対的に同
じロケーションに位置されることを確保できる。この状
態を変換プロセスを通して維持することで、ＭＰＧＡイ
ンプリメンテーションの周囲の信号遅延がＦＰＧＡイン
プリメンテーション上で発生するものと比較的に同じと
なる。
【００５２】全体的なリセット信号分配ツリー記述内の
各ドライバのために、場所および経路プログラムは、ク
ロックドライバの物理的な配置およびクロックドライバ
から各ソフトＣＬＢおよびＭＰＧＡネットリストに記載
されたＣＬＢロードに伸びる金属性のクロック分配ブラ
ンチを特定するｘおよびｙ座標の範囲を発生する。各ク
ロックドライバおよび分配ブランチのためにこの座標デ
ータの組が計算される手順では、ＦＰＧＡ基板上の各ク
ロックドライバのロケーションをＭＰＧＡ基板の周囲上
の空間的に対応するｘ、ｙ座標の組内にマップするため
に、ドライバ名および経験的に決定可能なオフセットパ
ラメータを採用している。この手順はまた、ＦＰＧＡ基
板上の全体的なリセット信号分配ツリーのブランチのロ
ケーションをＭＰＧＡ基板上の空間的に対応するｘ、ｙ
座標の組内にマップするために、ドライバ名およびオフ
セットパラメータを使用している。これはまた、１対１
の座標変換プロセスであり、ＦＰＧＡ基板上のその対応
するクロックドライバおよびその関連するクロックパル
ス分配ブランチのように、クロックドライバおよびその
関連するクロックパルス分配ブランチをＭＰＧＡ基板上
の相対的に同じロケーションに位置するのを確保する際
に有用である。多くの全体的なリセット機構は動作が非
同期であるため、ＭＰＧＡインプリメンテーション内の
クロック信号のためにリセット信号「スキュー」を同じ
程度に制御する必要がない。しかしながら、本発明のよ
うに、多数のドライバを備えたリセット信号分配ツリー
を使用することは、従来技術のインプリメンテーション
において使用される単一のリセット信号ドライバおよび
ランダムリセット信号経路選択ネットワークを使用する
場合に比べて好ましい。
各ドライバのために、場所および経路プログラムは、ク
ロックドライバの物理的な配置およびクロックドライバ
から各ソフトＣＬＢおよびＭＰＧＡネットリストに記載
されたＣＬＢロードに伸びる金属性のクロック分配ブラ
ンチを特定するｘおよびｙ座標の範囲を発生する。各ク
ロックドライバおよび分配ブランチのためにこの座標デ
ータの組が計算される手順では、ＦＰＧＡ基板上の各ク
ロックドライバのロケーションをＭＰＧＡ基板の周囲上
の空間的に対応するｘ、ｙ座標の組内にマップするため
に、ドライバ名および経験的に決定可能なオフセットパ
ラメータを採用している。この手順はまた、ＦＰＧＡ基
板上の全体的なリセット信号分配ツリーのブランチのロ
ケーションをＭＰＧＡ基板上の空間的に対応するｘ、ｙ
座標の組内にマップするために、ドライバ名およびオフ
セットパラメータを使用している。これはまた、１対１
の座標変換プロセスであり、ＦＰＧＡ基板上のその対応
するクロックドライバおよびその関連するクロックパル
ス分配ブランチのように、クロックドライバおよびその
関連するクロックパルス分配ブランチをＭＰＧＡ基板上
の相対的に同じロケーションに位置するのを確保する際
に有用である。多くの全体的なリセット機構は動作が非
同期であるため、ＭＰＧＡインプリメンテーション内の
クロック信号のためにリセット信号「スキュー」を同じ
程度に制御する必要がない。しかしながら、本発明のよ
うに、多数のドライバを備えたリセット信号分配ツリー
を使用することは、従来技術のインプリメンテーション
において使用される単一のリセット信号ドライバおよび
ランダムリセット信号経路選択ネットワークを使用する
場合に比べて好ましい。
【００５３】上記した状態を変換プロセスを通して維持
することで、ＭＰＧＡインプリメンテーションの周囲の
信号遅延がＦＰＧＡインプリメンテーション上で発生し
た場合と比較的同じものとなる。
することで、ＭＰＧＡインプリメンテーションの周囲の
信号遅延がＦＰＧＡインプリメンテーション上で発生し
た場合と比較的同じものとなる。
【００５４】上記の位置および経路選択ステップの間に
生成された全ての座標情報は、形状データベースを形成
するためにメモリ１３内に記憶される。特に、このデー
タベースは、前処理されたＭＰＧＡ基板上に形成された
いくつかかのメタライズされたサブパターンの物理的な
寸法と配置を正確に特定するのに十分な座標データを含
んでいる。
生成された全ての座標情報は、形状データベースを形成
するためにメモリ１３内に記憶される。特に、このデー
タベースは、前処理されたＭＰＧＡ基板上に形成された
いくつかかのメタライズされたサブパターンの物理的な
寸法と配置を正確に特定するのに十分な座標データを含
んでいる。
【００５５】図１３ＢのブロックＥに示したように、本
方法の次のステップは、ブロックＥで生成された形状デ
ータベースのファイルに含まれた形状情報をシステム３
に供給することを含んでいる。このような形状情報を使
用することで、システム３は、前処理されたＭＰＧＡの
相互接続レベルにおいてメタライズ層を形成するために
使用される、多数の光蝕刻性の処理用マスク４を生成す
る。これらのメタライズ層は、前処理されたＭＰＧＡ基
板をプログラムして、変更されたＭＰＧＡネットリスト
内に記載された論理機能によって特徴付けられるＭＰＧ
Ａインプリメンテーションを生成することができる。
方法の次のステップは、ブロックＥで生成された形状デ
ータベースのファイルに含まれた形状情報をシステム３
に供給することを含んでいる。このような形状情報を使
用することで、システム３は、前処理されたＭＰＧＡの
相互接続レベルにおいてメタライズ層を形成するために
使用される、多数の光蝕刻性の処理用マスク４を生成す
る。これらのメタライズ層は、前処理されたＭＰＧＡ基
板をプログラムして、変更されたＭＰＧＡネットリスト
内に記載された論理機能によって特徴付けられるＭＰＧ
Ａインプリメンテーションを生成することができる。
【００５６】図１３ＢのブロックＦにおいて、本発明の
方法の最後のステップは、前処理されたＭＰＧＡ基板上
にメタライズ層を形成するために、ブロックＦにおいて
生成された光蝕刻性の処理用マスク４を使用する。上記
したように、材料処理のこの最終段階により、ＦＰＧＡ
インプリメンテーションと機能的に等価なＭＰＧＡイン
プリメンテーションが得られる。
方法の最後のステップは、前処理されたＭＰＧＡ基板上
にメタライズ層を形成するために、ブロックＦにおいて
生成された光蝕刻性の処理用マスク４を使用する。上記
したように、材料処理のこの最終段階により、ＦＰＧＡ
インプリメンテーションと機能的に等価なＭＰＧＡイン
プリメンテーションが得られる。
【００５７】本発明はまた、上記した方法を次のように
単に変更するだけで、ＦＰＧＡインプリメンテーション
をＭＰＳＣインプリメンテーションに変換する際にも同
様に使用される。
単に変更するだけで、ＦＰＧＡインプリメンテーション
をＭＰＳＣインプリメンテーションに変換する際にも同
様に使用される。
【００５８】図１３ＡのブロックＢにおいて、ＭＰＧＡ
ライブラリの代わりにＭＰＳＣライブラリを使用する。
この変更の結果、ＭＰＳＣネットリストは、ＭＰＧＡの
実施例の場合と本質的には同じである、ソフトＣＬＢ記
述、ソフトＩＯＢ記述、並びにソフトＩＯＢ接続性記述
を有する。加えて、ＭＰＳＣネットリストは、ネットワ
ークレベルでのポート接続性情報だけではなくて、ＭＰ
ＳＣインプリメンテーションでの１つまたはそれより多
いサブネットワークレベルにおけるポート接続性情報も
有した、ソフトＣＬＢ接続性記述を含んでいる。図１３
ＡのブロックＣにおいて、ＭＰＳＣネットリストは上記
の方法により変更される。図１３Ｂにおける配置および
経路選択の間に、変更されたＭＰＳＣネットリスト内に
リストされた全ての構造が、上記したのと実質的に同じ
方法で、ＭＰＳＣ基板上に物理的に配置または経路選択
され、ＭＰＳＣインプリメンテーションのための形状デ
ータベースが生成される。次いで、ブロックＥにおい
て、形状データベースは、ＭＰＳＣインプリメンテーシ
ョンの予め規定されたネットワークおよびサブネットワ
ークレベルのための処理用マスクの組を生成する。ブロ
ックＦにおいて、これらの処理用マスクは、ＦＰＧＡイ
ンプリメンテーションと機能的に等価であるＭＰＳＣイ
ンプリメンテーションを物理的に実現するのに十分であ
る、複合のメタライズ層をＭＰＳＣ基板上に形成するた
めに利用される。
ライブラリの代わりにＭＰＳＣライブラリを使用する。
この変更の結果、ＭＰＳＣネットリストは、ＭＰＧＡの
実施例の場合と本質的には同じである、ソフトＣＬＢ記
述、ソフトＩＯＢ記述、並びにソフトＩＯＢ接続性記述
を有する。加えて、ＭＰＳＣネットリストは、ネットワ
ークレベルでのポート接続性情報だけではなくて、ＭＰ
ＳＣインプリメンテーションでの１つまたはそれより多
いサブネットワークレベルにおけるポート接続性情報も
有した、ソフトＣＬＢ接続性記述を含んでいる。図１３
ＡのブロックＣにおいて、ＭＰＳＣネットリストは上記
の方法により変更される。図１３Ｂにおける配置および
経路選択の間に、変更されたＭＰＳＣネットリスト内に
リストされた全ての構造が、上記したのと実質的に同じ
方法で、ＭＰＳＣ基板上に物理的に配置または経路選択
され、ＭＰＳＣインプリメンテーションのための形状デ
ータベースが生成される。次いで、ブロックＥにおい
て、形状データベースは、ＭＰＳＣインプリメンテーシ
ョンの予め規定されたネットワークおよびサブネットワ
ークレベルのための処理用マスクの組を生成する。ブロ
ックＦにおいて、これらの処理用マスクは、ＦＰＧＡイ
ンプリメンテーションと機能的に等価であるＭＰＳＣイ
ンプリメンテーションを物理的に実現するのに十分であ
る、複合のメタライズ層をＭＰＳＣ基板上に形成するた
めに利用される。
【００５９】以上、本発明を、デジタル論理設計のＦＰ
ＧＡインプリメンテーションをこのようなデジタル論理
設計のＭＰＬＣインプリメンテーションに変換する場合
において最も有用である実施例を例にとって説明した。
しかしながら、この本発明の例示的な実施例に種々の変
更や変形を行うことは、当業者にとっては想定容易であ
る。従って、このような全ての変更や変形は、添付した
請求の範囲に記載された本発明の範囲に属するものであ
る。
ＧＡインプリメンテーションをこのようなデジタル論理
設計のＭＰＬＣインプリメンテーションに変換する場合
において最も有用である実施例を例にとって説明した。
しかしながら、この本発明の例示的な実施例に種々の変
更や変形を行うことは、当業者にとっては想定容易であ
る。従って、このような全ての変更や変形は、添付した
請求の範囲に記載された本発明の範囲に属するものであ
る。
【図１Ａ】図１Ａは、従来のＦＰＧＡ装置を使用して、
デジタル論理設計を具現化する方法において達成される
ステップを例示した高レベルのフローチャートである。
デジタル論理設計を具現化する方法において達成される
ステップを例示した高レベルのフローチャートである。
【図１Ｂ】図１Ｂは、従来のＦＰＧＡ装置を使用して、
デジタル論理設計を具現化する方法において達成される
ステップを例示した高レベルのフローチャートである。
デジタル論理設計を具現化する方法において達成される
ステップを例示した高レベルのフローチャートである。
【図２】例示的なＦＰＧＡネットリストにおける単一の
ＣＬＢ記述のためのＸＮＦ命令文の組を示した説明図で
ある。
ＣＬＢ記述のためのＸＮＦ命令文の組を示した説明図で
ある。
【図３】図３は、従来技術の方式を使用して、ＦＰＧＡ
インプリメンテーションをＭＰＧＡインプリメンテーシ
ョンに変換するプロセスの間に達成されるステップを例
示した高レベルのフローチャートである。
インプリメンテーションをＭＰＧＡインプリメンテーシ
ョンに変換するプロセスの間に達成されるステップを例
示した高レベルのフローチャートである。
【図４】図３に示した従来技術の方式を使用して、ＦＰ
ＧＡインプリメンテーション内の論理セルを機能的に等
価であるＭＰＧＡ内の論理セル内にマッピングするプロ
セスを例示した説明図である。
ＧＡインプリメンテーション内の論理セルを機能的に等
価であるＭＰＧＡ内の論理セル内にマッピングするプロ
セスを例示した説明図である。
【図５】本発明のプログラムされた機構の構成要素を例
示したシステムブロックダイヤグラムである。
示したシステムブロックダイヤグラムである。
【図６Ａ】プログラム可能な相互接続用切換器を介して
ネットワークレベルで相互接続された、配列自在な論理
ブロックおよび入力と出力インターフェースブロックを
示した説明図である。
ネットワークレベルで相互接続された、配列自在な論理
ブロックおよび入力と出力インターフェースブロックを
示した説明図である。
【図６Ｂ】プログラム可能な相互接続用切換器を介して
ネットワークレベルで相互接続された、配列自在な論理
ブロックおよび入力と出力インターフェースブロックを
示した説明図である。
ネットワークレベルで相互接続された、配列自在な論理
ブロックおよび入力と出力インターフェースブロックを
示した説明図である。
【図６Ｃ】プログラム可能な相互接続用切換器を介して
ネットワークレベルで相互接続された、配列自在な論理
ブロックおよび入力と出力インターフェースブロックを
示した説明図である。
ネットワークレベルで相互接続された、配列自在な論理
ブロックおよび入力と出力インターフェースブロックを
示した説明図である。
【図６Ｄ】プログラム可能な相互接続用切換器を介して
ネットワークレベルで相互接続された、配列自在な論理
ブロックおよび入力と出力インターフェースブロックを
示した説明図である。
ネットワークレベルで相互接続された、配列自在な論理
ブロックおよび入力と出力インターフェースブロックを
示した説明図である。
【図６Ｅ】プログラム可能な相互接続用切換器を介して
ネットワークレベルで相互接続された、配列自在な論理
ブロックおよび入力と出力インターフェースブロックを
示した説明図である。
ネットワークレベルで相互接続された、配列自在な論理
ブロックおよび入力と出力インターフェースブロックを
示した説明図である。
【図７】図６に示したＦＰＧＡ装置のための、（論理セ
ル）構成要素の配置マップを図式的に示した説明図であ
る。
ル）構成要素の配置マップを図式的に示した説明図であ
る。
【図８Ａ】特定のデジタル論理設計のＦＰＧＡインプリ
メンテーションのための、ＦＰＧＡネットリストの要素
を図式的に示した説明図である。
メンテーションのための、ＦＰＧＡネットリストの要素
を図式的に示した説明図である。
【図８Ｂ】例示的なＦＰＧＡネットリストのファイル名
記述のための、ＸＮＦ命令文の組を示した説明図であ
る。
記述のための、ＸＮＦ命令文の組を示した説明図であ
る。
【図８Ｃ】例示的なＦＰＧＡネットリストの単一のＣＬ
Ｂ記述のための、ＸＮＦ命令文の組を示した説明図であ
る。
Ｂ記述のための、ＸＮＦ命令文の組を示した説明図であ
る。
【図８Ｄ】例示的なＦＰＧＡネットリストの単一のＩＯ
Ｂ記述のための、ＸＮＦ命令文の組を示した説明図であ
る。
Ｂ記述のための、ＸＮＦ命令文の組を示した説明図であ
る。
【図８Ｅ】例示的なＦＰＧＡネットリストのクロックド
ライバ記述のための、ＸＮＦ命令文の組を示した説明図
である。
ライバ記述のための、ＸＮＦ命令文の組を示した説明図
である。
【図８Ｆ】本発明の例示した実施例のＦＰＧＡ，ＭＰＧ
Ａ，並びにＭＰＳＣライブラリ内の構成要素のリストを
示した説明図である。
Ａ，並びにＭＰＳＣライブラリ内の構成要素のリストを
示した説明図である。
【図９】メタライズ段階まで準備されたＭＰＧＡ基板の
形状の平面図である。
形状の平面図である。
【図１０】特定のデジタル論理の設計のための、ＦＰＧ
ＡインプリメンテーションのＦＰＧＡネットリストから
変更されたＭＰＧＡネットリスト記述を生成するプロセ
スを図式的に例示した説明図である。
ＡインプリメンテーションのＦＰＧＡネットリストから
変更されたＭＰＧＡネットリスト記述を生成するプロセ
スを図式的に例示した説明図である。
【図１１Ａ】図１１Ａは、例示的なＭＰＧＡネットリス
トのファイル名記述のためのＬＳＬ記述の組を示した説
明図である。
トのファイル名記述のためのＬＳＬ記述の組を示した説
明図である。
【図１１Ｂ】図１１Ｂは、例示的なＭＰＧＡネットリス
トの単一ソフトＣＬＳ記述のためのＬＳＬ記述の組を示
した説明図である。
トの単一ソフトＣＬＳ記述のためのＬＳＬ記述の組を示
した説明図である。
【図１１Ｃ】図１１Ｃは、例示的なＭＰＧＡネットリス
トのソフトＣＬＢ接続性記述のためのＬＳＬ記述の組を
示した説明図である。
トのソフトＣＬＢ接続性記述のためのＬＳＬ記述の組を
示した説明図である。
【図１１Ｄ】図１１Ｄは、例示的なＭＰＧＡネットリス
トのソフトＩＯＢ接続性記述のためのＬＳＬ記述の組を
示した説明図である。
トのソフトＩＯＢ接続性記述のためのＬＳＬ記述の組を
示した説明図である。
【図１１Ｅ】図１１Ｅは、例示的なＭＰＧＡネットリス
トのＡクロック分配ツリー記述のためのＬＳＬ記述の組
を示した説明図である。
トのＡクロック分配ツリー記述のためのＬＳＬ記述の組
を示した説明図である。
【図１１Ｆ】図１１Ｆは、例示的なＭＰＧＡネットリス
トのＧクロック分配ツリー記述のためのＬＳＬ記述の組
を示した説明図である。
トのＧクロック分配ツリー記述のためのＬＳＬ記述の組
を示した説明図である。
【図１１Ｇ】図１１Ｇは、例示的なＭＰＧＡネットリス
トの全体的なリセット分配ツリー記述のためのＬＳＬ記
述の組を示した説明図である。
トの全体的なリセット分配ツリー記述のためのＬＳＬ記
述の組を示した説明図である。
【図１１Ｈ】図１１Ｈは、例示的なＭＰＧＡネットリス
トのＣＬＢロード記述のためのＬＳＬ記述の組を示した
説明図である。
トのＣＬＢロード記述のためのＬＳＬ記述の組を示した
説明図である。
【図１２】本発明の方式を使用して、ＦＰＧＡインプリ
メンテーションをＭＰＧＡインプリメンテーションにマ
ッピングする処理を図式的に例示した説明図である。
メンテーションをＭＰＧＡインプリメンテーションにマ
ッピングする処理を図式的に例示した説明図である。
【図１３Ａ】図１３Ａは、本発明の方式を使用した、Ｆ
ＰＧＡインプリメンテーションをＭＰＧＡインプリメン
テーションに変換するための処理内において実行される
ステップを図示したフローチャートである。
ＰＧＡインプリメンテーションをＭＰＧＡインプリメン
テーションに変換するための処理内において実行される
ステップを図示したフローチャートである。
【図１３Ｂ】図１３Ｂは、本発明の方式を使用した、Ｆ
ＰＧＡインプリメンテーションをＭＰＧＡインプリメン
テーションに変換するための処理内において実行される
ステップを図示したフローチャートである。
ＰＧＡインプリメンテーションをＭＰＧＡインプリメン
テーションに変換するための処理内において実行される
ステップを図示したフローチャートである。
２ ワークステーション ６ メタライズパターン １０ 中央処理ユニット １３ データ記憶メモリ １４ 視覚ディスプレイユニット
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (20)
- 【請求項１】 デジタル論理設計のフィールドプログラ
ム可能なゲートアレイ（ＦＰＧＡ）インプリメンテーシ
ョンを、前記デジタル論理設計のマスクプログラム可能
な論理セル（ＭＰＬＣ）インプリメンテーションに変換
するための方法において、 （ａ） 前記ＦＰＧＡインプリメンテーションを達成す
る際に使用するＦＰＧＡ装置およびＦＰＧＡライブラリ
を選択するステップであって、前記ＦＰＧＡ装置は以下
を支持する基板を有するパッケージを含む、 前記パッケージ上の複数のピンに動作的に関連した入力
と出力ポートおよび内部に含まれたプログラム可能な論
理回路をそれぞれ有する複数のプログラム可能な入力と
出力インターフェースブロック（ＩＯＢｓ）、 入力と出力ポートおよび内部に含まれたプログラム可能
な論理回路をそれぞれ有する複数のプログラム可能で配
置自在な論理ブロック（ＣＬＢｓ）、 前記ＣＬＢｓの入力と出力ポートおよび前記ＩＯＢｓの
入力と出力ポートを選択的に相互接続して第１の信号遅
延を備えた前記ＦＰＧＡ装置内で信号の経路選択をする
ための第１の信号ネットワークを形成する複数のプログ
ラム可能な相互接スイッチ、 （ｂ） 前記ＦＰＧＡインプリメンテーションのための
ＦＰＧＡネットリストを生成するステップであって、前
記階層的なＦＰＧＡネットリストは、前記ＦＰＧＡイン
プリメンテーションに利用される各前記ＣＬＢのための
ＣＬＢ記述、前記ＦＰＧＡインプリメンテーションに利
用される各前記ＩＯＢのためのＩＯＢ記述、および前記
ＦＰＧＡ装置内部に前記第１の信号ネットワークを形成
するために、前記複数のプログラム可能な相互接続スイ
ッチにより有効にされる、前記利用されたＣＬＢｓと前
記利用されたＩＯＢｓの入力と出力ポートの間に確立さ
れるべきポート接続性仕様を含み、 （ｃ） ＭＰＬＣ装置と前記ＭＰＬＣインプリメンテー
ションを達成するために使用されるＭＰＬＣライブラリ
を選択するステップであって、前記ＭＰＬＣ装置は少な
くとも１つの相互接続レベルと前記ＭＰＬＣ基板上に複
数のソフトＣＬＢｓ及び複数のソフトＩＯＢｓを形成す
るために前記少なくとも１つの相互接続レベルにおいて
選択的に配列されることができる論理セルのアレイとを
備えた基板を有するパッケージを含み、前記ＭＰＬＣ内
に前記第１の信号ネットワークに物理的に対応した第２
の信号遅延の組を備えた信号経路選択用の第１の信号ネ
ットワークを形成するために、各前記ソフトＣＬＢおよ
び各前記ソフトＩＯＢは前記ＭＰＧＡ基板に計算可能な
形状のメタライズ層を設けることで少なくとも１つの相
互接続レベルにおいて相互接続可能である入力と出力を
有する、 （ｄ） 前記ＭＰＬＣインプリメンテーションのために
ＭＰＬＣネットリストを生成するステップであって、前
記ＭＰＬＣネットリストは、 前記ＭＰＬＣ基板上に形成されるべき各前記ソフトＣＬ
ＢのためのソフトＣＬＢ記述、 前記ＭＰＬＣネットリスト内に特定される前記ソフトＣ
ＬＢｓの入力および出力ポートの接続性を特定するソフ
トＣＬＢ接続性記述、 前記ＭＰＬＣ基板上に形成されるべき各前記ソフトＩＯ
ＢのためのソフトＩＯＢ記述、並びに前記ＭＰＬＣネッ
トリスト内に特定される前記ソフトＩＯＢｓの入力およ
び出力ポートの接続性と特定するソフトＩＯＢ接続性記
述を含む前記ＭＰＬＣインプリメンテーションに関する
階層的情報を含み、 （ｅ） 形状データベースを生成するために前記変更さ
れたＭＰＬＣネットリストおよび前記ＭＰＬＣライブラ
リを使用するステップであって、前記形状データベース
は、 前記ＭＰＬＣ基板上の各前記ソフトＣＬＢおよび各前記
ソフトＩＯＢの物理的な配置を特定する形状情報、並び
に前記ソフトＣＬＢ接続性記述および前記ソフトＩＯＢ
接続性記述に従って前記ＣＬＢｓと前記ＩＯＢｓの入力
と出力ポートを相互接続する前記ＭＰＬＣ上の信号経路
を特定する形状情報であって、前記ＦＰＧＡインプリメ
ンテーションの間に存在する相対的な信号遅延が前記Ｍ
ＰＬＣインプリメンテーション内に実質的に保持され、
これにより前記ＦＰＧＡとＭＰＬＣインプリメンテーシ
ョンの間の機能的な等価が確立されることを含む、 ことを特徴とする方法。 - 【請求項２】 ステップ（ａ）において、前記選択され
たＦＰＧＡ装置がさらに、 前記ＣＬＢｓおよびＩＯＢｓにより使用されるためのク
ロック信号を生成するためのクロック信号生成手段、 前記クロック信号内において前記ＣＬＢｓおよびＩＯＢ
ｓに経路選択するための第１の複数の導電素子を有する
クロック信号分配構造を含み、 前記ステップ（ｄ）の後に、 前記ＭＰＬＣネットリストに、前記ＭＰＬＣ上の前記ク
ロック信号生成手段の記述と前記ＭＰＬＣ上の前記クロ
ック信号分配構造の記述とを加えることで、変更された
ＭＰＬＣネットリストを生成することを更に含み、 前記形状データベースが、前記ＭＰＬＣ基板上の前記ク
ロック信号生成手段と前記リセット信号生成手段の物理
的な配置を特定する形状情報と、前記ＭＰＬＣ基板上の
前記クロック信号分配構造の物理的な経路選択を特定す
る形状情報を更に含むことを特徴とする請求項１記載の
方法。 - 【請求項３】 ステップ（ｄ）の間にさらに、 前記変更されたＭＰＬＣネットリストに、前記ＦＰＧＡ
インプリメンテーションを実現する際に利用しない前記
ＦＰＧＡ内部の各ＣＬＢのためのソフトＣＬＢロードを
加えることを含むことを特徴とする請求項１記載の方
法。 - 【請求項４】 （ｆ）前記ＭＰＧＡ上の前記メタライズ
層を形成の際に使用するための光蝕刻処理用マスクの組
を生成するために前記形状データベースを使用すること
をさらに含む特徴とする請求項３記載の方法。 - 【請求項５】 （ｇ）前記ＭＰＧＡ基板上の前記メタラ
イズ層を形成するために前記生成された光蝕刻処理用マ
スクの組を使用することをさらに含むことを特徴とする
請求項４記載の方法。 - 【請求項６】 前記ＭＰＬＣインプリメンテーションが
マスクプログラム可能なゲートアレイ（ＭＰＧＡ）イン
プリメンテーションであり、前記ＭＰＬＣ装置がＭＰＧ
Ａ装置であり、並びに前記ＭＰＬＣライブラリがＭＰＧ
Ａライブラリであることを特徴とする請求項１記載の方
法。 - 【請求項７】 前記ＭＰＬＣインプリメンテーションが
マスクプログラム可能な通常のセル（ＭＰＳＣ）インプ
リメンテーションであり、前記ＭＰＬＣ装置がＭＰＳＣ
装置であり、並びに前記ＭＰＬＣライブラリがＭＰＳＣ
ライブラリであることを特徴とする請求項１記載の方
法。 - 【請求項８】 前記形状データベースの製造の間に、前
記各ソフトＣＬＢが前記ＦＰＧＡ基板上の対応するＣＬ
Ｂの物理的ロケーションと相対的に同じである前記ＭＰ
ＬＣ基板上の物理的ロケーションに配置され、各前記ソ
フトＩＯＢが前記ＦＰＧＡ基板上の対応するＩＯＢの物
理的ロケーションと相対的に同じである前記ＭＰＬＣ基
板上の物理的ロケーションに配置され、前記ＭＰＬＣ基
板上の各前記クロック信号生成手段が前記ＦＰＧＡ基板
上の対応するクロック信号生成手段の物理的ロケーショ
ンと相対的に同じである前記ＭＰＬＣ基板上の物理的ロ
ケーションに配置され、並びに前記ＭＰＬＣ基板上の各
前記クロック信号分配構造の物理的経路選択が前記ＦＰ
ＧＡ基板上の対応するクロック分配構造の信号経路と相
対的に同じである前記ＭＰＬＣ基板上の信号経路に沿っ
て選択されることを特徴とする請求項２記載の方法。 - 【請求項９】 デジタル論理設計のフィールドプログラ
ム可能なゲートアレイ（ＦＰＧＡ）インプリメンテーシ
ョンを、前記デジタル論理設計のマスクプログラム可能
な論理セル（ＭＰＬＣ）インプリメンテーションに変換
するための方法において、 （ａ） 前記ＦＰＧＡインプリメンテーションを達成す
る際に使用するＦＰＧＡ装置およびＦＰＧＡライブラリ
を選択するステップであって、前記ＦＰＧＡ装置は前記
パッケージ上の複数のピンに動作的に関連した入力と出
力ポートおよび内部に含まれたプログラム可能な論理回
路をそれぞれ有する複数のプログラム可能な入力と出力
インターフェースブロック（ＩＯＢｓ）、 入力と出力ポートおよび内部に含まれたプログラム可能
な論理回路をそれぞれ有する複数のプログラム可能で配
置自在な論理ブロック（ＣＬＢｓ）、 前記ＣＬＢｓの入力と出力ポートおよび前記ＩＯＢｓの
入力と出力ポートを選択的に相互接続して第１の信号遅
延を備えた前記ＦＰＧＡ装置内で信号の経路選択をする
ための第１の信号ネットワークを形成する複数のプログ
ラム可能な相互接スイッチ、 前記ＣＬＢｓおよびＩＯＢｓにより使用されるためのク
ロック信号を生成するためのクロック信号生成手段、 前記クロック信号内において前記ＣＬＢｓおよびＩＯＢ
ｓに経路選択するための第１の複数の導電素子を有する
クロック信号分配構造を支持する基板を有するパッケー
ジを含み、 （ｂ） 前記ＦＰＧＡインプリメンテーションのための
ＦＰＧＡネットリストを生成するステップであって、前
記ＦＰＧＡネットリストは、前記ＦＰＧＡインプリメン
テーションに利用される各前記ＣＬＢのためのＣＬＢ記
述、前記ＦＰＧＡインプリメンテーションに利用される
各前記ＩＯＢのためのＩＯＢ記述、および前記ＦＰＧＡ
装置内部に前記第２の信号ネットワークを形成するため
に、前記複数のプログラム可能な相互接続スイッチによ
り有効にされる、前記利用されたＣＬＢｓと前記利用さ
れたＩＯＢｓの入力と出力ポートの間に確立されるべき
ポート接続性仕様を含む階層的な情報を含んでおり、 （ｃ） ＭＰＬＣ装置と前記ＭＰＬＣインプリメンテー
ションを達成するために使用されるＭＰＬＣライブラリ
を選択するステップであって、前記ＭＰＬＣ装置は少な
くとも１つの相互接続レベルを有し且つ前記ＭＰＬＣ基
板上に複数のソフトＣＬＢｓ及び複数のソフトＩＯＢｓ
を形成するために前記少なくとも１つの相互接続レベル
において選択的に配列されることができる論理セルのア
レイを支持する基板を有するパッケージを含み、前記Ｍ
ＰＬＣ内に前記第１の信号ネットワークに物理的に対応
した第２の信号遅延の組を備えた信号経路選択用の第１
の信号ネットワークを形成するために、各前記ソフトＣ
ＬＢおよび各前記ソフトＩＯＢは前記ＭＰＧＡ基板に計
算された形状のメタライズ層を設けることで少なくとも
１つの相互接続レベルにおいて相互接続することができ
る入力と出力を有し、 （ｄ） 前記ＭＰＬＣインプリメンテーションのために
ＭＰＬＣネットリストを生成するステップであって、前
記ＭＰＬＣネットリストは、 前記ＭＰＬＣ基板上に形成されるべき各前記ソフトＣＬ
ＢのためのソフトＣＬＢ記述、 前記ＭＰＬＣネットリスト内に特定される前記ソフトＣ
ＬＢｓの入力および出力ポートの接続性を特定するソフ
トＣＬＢ接続性記述、 前記ＭＰＬＣ基板上に形成されるべき各前記ソフトＩＯ
ＢのためのソフトＩＯＢ記述、並びに前記ＭＰＬＣネッ
トリスト内に特定される前記ソフトＩＯＢｓの入力およ
び出力ポートの接続性と特定するソフトＩＯＢ接続性記
述を含み、 （ｅ） 前記ＭＰＬＣネットリストに以下の（１）〜
（３）を加えることで変更されたＭＰＬＣを生成するス
テップ、 （１） 前記ＦＰＧＡインプリメンテーションを実現さ
せる際に利用しない、前記ＦＰＧＡ内の各前記ＣＬＢの
ためのソフトＣＬＢ （２） 前記ＭＰＬＣ基板上に位置する前記クロック信
号生成手段の記述、 （３） 前記ＭＰＬＣ基板上に位置する前記クロック信
号分配構造の記述、 （ｆ） 形状データベースを生成するために前記変更さ
れたＭＰＬＣネットリストおよび前記ＭＰＬＣライブラ
リを使用するステップであって、前記形状データベース
は、 前記ＭＰＬＣ基板上の各前記ソフトＣＬＢおよび各前記
ソフトＩＯＢの物理的な配置、各前記ソフトＩＯＢの物
理的な配置、並びに前記ＭＰＬＣ基板上の前記クロック
信号生成手段の物理的な配置を特定する形状情報を有
し、 前記ソフトＣＬＢ接続性記述および前記ソフトＩＯＢ接
続性記述に従って前記クロック信号分配構造の物理的な
経路選択、およびＣＬＢｓと前記ＩＯＢｓの入力と出力
ポートを相互接続する前記ＭＰＬＣ上の信号経路を特定
する形状情報であって、前記ＭＰＬＣ基板上の前記ソフ
トＣＬＢｓ、前記ソフトＩＯＢＳ、並びに前記クロック
信号生成手段の物理的な配置が前記ＦＰＧＡ基板上の対
応する前記ソフトＣＬＢｓ、対応する前記ソフトＩＯＢ
ｓ、並びに対応する前記クロック信号生成手段の物理的
な配置と同じであり、前記ＦＰＧＡインプリメンテーシ
ョンの間に存在する相対的な信号およびクロック遅延が
前記ＭＰＬＣインプリメンテーション内に実質的に保持
され、これにより前記ＦＰＧＡとＭＰＬＣインプリメン
テーションの間の機能的な等価が確立されることを含
む、 ことを特徴とする方法。 - 【請求項１０】 （ｇ）前記ＭＰＧＡ上の前記メタライ
ズ層を形成の際に使用するための光蝕刻処理用マスクの
組を生成するために前記形状データベースを使用するこ
とをさらに含む特徴とする請求項９記載の方法。 - 【請求項１１】 （ｈ）前記ＭＰＧＡ基板上の前記メタ
ライズ層を形成するために前記生成された光蝕刻処理用
マスクの組を使用することをさらに含むことを特徴とす
る請求項１０記載の方法。 - 【請求項１２】 前記ＭＰＬＣインプリメンテーション
がマスクプログラム可能なゲートアレイ（ＭＰＧＡ）イ
ンプリメンテーションであり、前記ＭＰＬＣ装置がＭＰ
ＧＡ装置であり、並びに前記ＭＰＬＣライブラリがＭＰ
ＧＡライブラリであることを特徴とする請求項９記載の
方法。 - 【請求項１３】 前記ＭＰＬＣインプリメンテーション
がマスクプログラム可能な通常のセル（ＭＰＳＣ）イン
プリメンテーションであり、前記ＭＰＬＣ装置がＭＰＳ
Ｃ装置であり、並びに前記ＭＰＬＣライブラリがＭＰＳ
Ｃライブラリであることを特徴とする請求項９記載の方
法。 - 【請求項１４】 デジタル論理設計のフィールドプログ
ラム可能なゲートアレイ（ＦＰＧＡ）インプリメンテー
ションを、前記デジタル論理設計のマスクプログラム可
能な論理セル（ＭＰＬＣ）インプリメンテーションに変
換するためのコンピュータ基礎システムにおいて、 ＦＰＧＡ装置および前記ＦＰＧＡインプリメンテーショ
ン達成する際に使用されるＦＰＧＡライブラリを表した
情報を記憶するための情報記憶手段であって、前記ＦＰ
ＧＡ装置は、 前記パッケージ上の複数のピンに動作的に関連した入力
と出力ポートおよび内部に含まれたプログラム可能な論
理回路をそれぞれ有する複数のプログラム可能な入力と
出力インターフェースブロック（ＩＯＢｓ）、 入力と出力ポートおよび内部に含まれたプログラム可能
な論理回路をそれぞれ有する複数のプログラム可能で配
置自在な論理ブロック（ＣＬＢｓ）、 前記ＣＬＢｓの入力と出力ポートおよび前記ＩＯＢｓの
入力と出力ポートを選択的に相互接続して信号遅延の量
が可変である前記ＦＰＧＡ装置内で信号の経路選択をす
るための第１の信号ネットワークを形成する複数のプロ
グラム可能な相互接スイッチを支持する基板含むパッケ
ージを有してなり、 前記情報記憶手段が選択されたＭＰＬＣ装置および前記
ＭＰＬＣインプリメンテーションを実現する際に使用さ
れたＭＰＬＣライブラリを示す情報を更に記憶し、前記
ＭＰＬＣ装置は少なくとも１つの相互接続レベルと前記
ＭＰＬＣ基板上に複数のソフトＣＬＢｓ及び複数のソフ
トＩＯＢｓを形成するために前記少なくとも１つの相互
接続レベルにおいて選択的に配列されることができる論
理セルのアレイとを備えた基板を有するパッケージを含
み、前記ＭＰＬＣ内に前記第１の信号ネットワークに物
理的に対応した第２の信号遅延の組を備えた信号経路選
択用の第１の信号ネットワークを形成するために、各前
記ソフトＣＬＢおよび各前記ソフトＩＯＢは前記ＭＰＧ
Ａ基板に計算可能な形状のメタライズ層を設けることで
少なくとも１つの相互接続レベルにおいて相互接続可能
である入力と出力を有し、 前記情報記憶手段に動作的に関連し、前記ＦＰＧＡ装置
を使用して前記ＦＰＧＡインプリメンテーションのため
のＦＰＧＡネットリストを表す第１のデータ構造を生成
するプログラムされた情報処理手段であって、前記ＦＰ
ＧＡネットリストは、前記ＦＰＧＡインプリメンテーシ
ョンに利用される各前記ＣＬＢのためのＣＬＢ記述、前
記ＦＰＧＡインプリメンテーションに利用される各前記
ＩＯＢのためのＩＯＢ記述、および前記ＦＰＧＡ装置内
部に前記第２の信号ネットワークを形成するために、前
記複数のプログラム可能な相互接続スイッチにより有効
にされる、前記利用されたＣＬＢｓと前記利用されたＩ
ＯＢｓの入力と出力ポートの間に確立されるべきポート
接続性仕様を含む階層的な情報を含んでおり、 前記プログラムされた情報処理手段は、前記ＭＰＬＣ装
置を使用して前記ＭＰＬＣインプリメンテーションのた
めのＭＰＬＣネットリストを表す第２のデータ構造を生
成し、前記ＭＰＬＣネットリストは、 前記ＭＰＬＣ基板上に形成されるべき各前記ソフトＣＬ
ＢのためのソフトＣＬＢ記述、 前記ＭＰＬＣネットリスト内に特定される前記ソフトＣ
ＬＢｓの入力および出力ポートの接続性を特定するソフ
トＣＬＢ接続性記述、 前記ＭＰＬＣ基板上に形成されるべき各前記ソフトＩＯ
ＢのためのソフトＩＯＢ記述、並びに前記ＭＰＬＣネッ
トリスト内に特定される前記ソフトＩＯＢｓの入力およ
び出力ポートの接続性と特定するソフトＩＯＢ接続性記
述を含む階層的な情報を有し、および、 前記プログラムされた情報処理手段は前記変更されたＭ
ＰＬＣネットリストと前記ＭＰＬＣライブラリを使用し
て形状データベースを更に生成し、前記形状データベー
スが、 各前記ソフトＣＬＢおよび各前記ソフトＩＯＢ、前記ク
ロック信号生成手段の物理的な配置を特定する形状情報
と、 前記ソフトＣＬＢ接続性記述および前記ソフトＩＯＢ接
続性記述に従って前記ＣＬＢｓと前記ＩＯＢｓの入力と
出力ポートを相互接続する前記ＭＰＬＣ上の信号経路を
特定する形状情報であって、前記ＦＰＧＡインプリメン
テーションの間に存在する相対的な信号遅延が前記ＭＰ
ＬＣインプリメンテーション内に実質的に保持され、こ
れにより前記ＦＰＧＡとＭＰＬＣインプリメンテーショ
ンの間の機能的な等価が確立されるものを含むことを特
徴とするコンピュータ基礎システム。 - 【請求項１５】 前記ＦＰＧＡ装置が更に、 前記ＣＬＢｓおよびＩＯＢｓにより使用されるためのク
ロック信号を生成するためのクロック信号生成手段、 前記クロック信号内において前記ＣＬＢｓおよびＩＯＢ
ｓに経路選択するための第１の複数の導電素子を有する
クロック信号分配構造を含み、 前記コンピュータ基礎システムが更に、前記第２の情報
構造に情報を加えるための手段を更に有し、これによ
り、前記ＭＰＬＣ上の前記クロック信号生成手段の記述
と前記ＭＰＬＣ上の前記クロック信号分配構造の記述を
有して変更されたＭＰＬＣネットリストを生成し、 前記プログラムされた情報処理手段は、追加の形状情報
を生成しおよび前記形状データベースに前記追加の形状
情報を追加するために前記ＭＰＬＣネットリストと前記
ＭＰＬＣライブラリを使用し、前記追加の形状情報は、
前記ＭＰＬＣ基板上の前記クロック信号生成手段を特定
し、また前記ＭＰＬＣ基板上の前記クロック信号分配構
造の物理的な経路選択を特定する、 ことを特徴とする請求項１４記載のコンピュータ基礎シ
ステム。 - 【請求項１６】 前記プログラムされた情報処理手段
が、前記変更されたＭＰＬＣネットリストに、前記ＦＰ
ＧＡインプリメンテーションを実現する際に使用されな
い前記ＦＰＧＡ装置内の各前記ＣＬＢのためのソフトＣ
ＬＢを追加するための手段をさらに含むことを特徴とす
る請求項１５記載のコンピュータ基礎システム。 - 【請求項１７】 前記形状データベースを使用して、光
蝕刻処理用マスクの組を生成するための手段をさらに含
むことを特徴とする請求項１５記載のコンピュータ基礎
システム。 - 【請求項１８】 前記生成された光蝕刻処理用マスクの
組を使用して、前記ＭＰＧＡ基板上の前記メタライズ層
を形成するための手段をさらに含むことを特徴とする請
求項１７記載のコンピュータ基礎システム。 - 【請求項１９】 前記ＭＰＬＣインプリメンテーション
がマスクプログラム可能なゲートアレイ（ＭＰＧＡ）イ
ンプリメンテーションであり、前記ＭＰＬＣ装置がＭＰ
ＧＡ装置であり、並びに前記ＭＰＬＣライブラリがＭＰ
ＧＡライブラリであることを特徴とする請求項１５記載
のコンピュータ基礎システム。 - 【請求項２０】 前記ＭＰＬＣインプリメンテーション
がマスクプログラム可能な通常のセル（ＭＰＳＣ）イン
プリメンテーションであり、前記ＭＰＬＣ装置がＭＰＳ
Ｃ装置であり、並びに前記ＭＰＬＣライブラリがＭＰＳ
Ｃライブラリであることを特徴とする請求項１５記載の
コンピュータ基礎システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17565893A | 1993-12-30 | 1993-12-30 | |
| US175658 | 1993-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07254019A true JPH07254019A (ja) | 1995-10-03 |
| JP2614986B2 JP2614986B2 (ja) | 1997-05-28 |
Family
ID=22641120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6319769A Expired - Lifetime JP2614986B2 (ja) | 1993-12-30 | 1994-12-22 | フィールドプログラム可能なゲートアレイ・インプリメンテーションをマスクプログラム可能な論理セル・インプリメンテーションに変換するための方法と装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5526278A (ja) |
| JP (1) | JP2614986B2 (ja) |
| KR (1) | KR0148405B1 (ja) |
| TW (1) | TW396312B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7100142B2 (en) * | 2004-04-07 | 2006-08-29 | Synopsys, Inc. | Method and apparatus for creating a mask-programmable architecture from standard cells |
| JP2007524911A (ja) * | 2003-06-23 | 2007-08-30 | アルテラ コーポレイション | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
| JP2012157054A (ja) * | 2004-07-02 | 2012-08-16 | Altera Corp | プログラマブル論理の特定用途向け集積回路等価物および関連の方法 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5752006A (en) * | 1996-01-31 | 1998-05-12 | Xilinx, Inc. | Configuration emulation of a programmable logic device |
| US5815405A (en) * | 1996-03-12 | 1998-09-29 | Xilinx, Inc. | Method and apparatus for converting a programmable logic device representation of a circuit into a second representation of the circuit |
| US5949983A (en) * | 1996-04-18 | 1999-09-07 | Xilinx, Inc. | Method to back annotate programmable logic device design files based on timing information of a target technology |
| US5943488A (en) * | 1996-06-26 | 1999-08-24 | Cypress Semiconductor Corp. | Method and apparatus to generate mask programmable device |
| US5926035A (en) * | 1996-06-26 | 1999-07-20 | Cypress Semiconductor Corp. | Method and apparatus to generate mask programmable device |
| US5936868A (en) * | 1997-03-06 | 1999-08-10 | Harris Corporation | Method for converting an integrated circuit design for an upgraded process |
| US5991523A (en) * | 1997-03-18 | 1999-11-23 | Xilinx, Inc. | Method and system for HDL global signal simulation and verification |
| US6078735A (en) * | 1997-09-29 | 2000-06-20 | Xilinx, Inc. | System and method for generating memory initialization logic in a target device with memory initialization bits from a programmable logic device |
| US6243849B1 (en) * | 1998-03-13 | 2001-06-05 | Lsi Logic Corporation | Method and apparatus for netlist filtering and cell placement |
| US7389487B1 (en) * | 1998-04-28 | 2008-06-17 | Actel Corporation | Dedicated interface architecture for a hybrid integrated circuit |
| US6492833B1 (en) * | 1998-04-30 | 2002-12-10 | Altera Corporation | Configurable memory design for masked programmable logic |
| US6219819B1 (en) * | 1998-06-26 | 2001-04-17 | Xilinx, Inc. | Method for verifying timing in a hard-wired IC device modeled from an FPGA |
| US6334169B1 (en) | 1998-09-30 | 2001-12-25 | International Business Machines Corporation | System and method for improved bitwrite capability in a field programmable memory array |
| US6311316B1 (en) * | 1998-12-14 | 2001-10-30 | Clear Logic, Inc. | Designing integrated circuit gate arrays using programmable logic device bitstreams |
| US6245634B1 (en) | 1999-10-28 | 2001-06-12 | Easic Corporation | Method for design and manufacture of semiconductors |
| US6194912B1 (en) | 1999-03-11 | 2001-02-27 | Easic Corporation | Integrated circuit device |
| US6331733B1 (en) | 1999-08-10 | 2001-12-18 | Easic Corporation | Semiconductor device |
| US6236229B1 (en) | 1999-05-13 | 2001-05-22 | Easic Corporation | Integrated circuits which employ look up tables to provide highly efficient logic cells and logic functionalities |
| US6453447B1 (en) * | 1999-08-19 | 2002-09-17 | Aeroflex Utmc Microelectronic Systems Inc. | Method for fabricating integrated circuits |
| US7185293B1 (en) | 1999-11-29 | 2007-02-27 | Cellot, Inc. | Universal hardware device and method and tools for use therewith |
| JP4642304B2 (ja) * | 1999-11-29 | 2011-03-02 | セロツト・インコーポレーテツド | 汎用のハードウエアデバイス及び方法とそれと共に使用するツール |
| US6756811B2 (en) | 2000-03-10 | 2004-06-29 | Easic Corporation | Customizable and programmable cell array |
| US6331790B1 (en) | 2000-03-10 | 2001-12-18 | Easic Corporation | Customizable and programmable cell array |
| US6629308B1 (en) * | 2000-07-13 | 2003-09-30 | Xilinx, Inc. | Method for managing database models for reduced programmable logic device components |
| US6490707B1 (en) * | 2000-07-13 | 2002-12-03 | Xilinx, Inc. | Method for converting programmable logic devices into standard cell devices |
| US6577158B2 (en) * | 2001-01-31 | 2003-06-10 | Stmicroelectronics, Inc. | Interconnect circuitry for implementing bit-swap functions in a field programmable gate array and method of operation |
| US6742172B2 (en) * | 2002-03-29 | 2004-05-25 | Altera Corporation | Mask-programmable logic devices with programmable gate array sites |
| US6952813B1 (en) | 2003-07-30 | 2005-10-04 | Xilinx, Inc. | Method and apparatus for selecting programmable interconnects to reduce clock skew |
| US7038490B1 (en) * | 2003-09-12 | 2006-05-02 | Lattice Semiconductor Corporation | Delay-matched ASIC conversion of a programmable logic device |
| US6996795B2 (en) * | 2003-12-04 | 2006-02-07 | International Business Machines Corporation | Data processing in digital systems |
| US7260807B2 (en) * | 2003-12-12 | 2007-08-21 | Synopsys, Inc. | Method and apparatus for designing an integrated circuit using a mask-programmable fabric |
| US7707472B1 (en) | 2004-05-17 | 2010-04-27 | Altera Corporation | Method and apparatus for routing efficient built-in self test for on-chip circuit blocks |
| US7278122B2 (en) * | 2004-06-24 | 2007-10-02 | Ftl Systems, Inc. | Hardware/software design tool and language specification mechanism enabling efficient technology retargeting and optimization |
| US7373631B1 (en) * | 2004-08-11 | 2008-05-13 | Altera Corporation | Methods of producing application-specific integrated circuit equivalents of programmable logic |
| US7401203B2 (en) * | 2004-09-14 | 2008-07-15 | International Business Machines Corporation | Method for wiring allocation and switch configuration in a multiprocessor environment |
| US7620924B2 (en) * | 2005-03-14 | 2009-11-17 | Lsi Corporation | Base platforms with combined ASIC and FPGA features and process of using the same |
| US7509602B2 (en) * | 2005-06-02 | 2009-03-24 | Eve S.A. | Compact processor element for a scalable digital logic verification and emulation system |
| US7373630B1 (en) * | 2005-12-12 | 2008-05-13 | Altera Corporation | Methods for improved structured ASIC design |
| US8161469B1 (en) * | 2005-12-13 | 2012-04-17 | Altera Corporation | Method and apparatus for comparing programmable logic device configurations |
| US7800919B2 (en) * | 2006-03-24 | 2010-09-21 | Rockwell Automation Technologies, Inc. | Programmable routing module |
| US8629006B2 (en) * | 2006-12-05 | 2014-01-14 | Agate Logic, Inc. | Hybrid integrated circuits and their methods of fabrication |
| US20080252622A1 (en) * | 2007-04-16 | 2008-10-16 | Tpo Displays Corp. | Systems for displaying images and driving method thereof |
| US8365111B2 (en) * | 2008-02-29 | 2013-01-29 | Et International, Inc. | Data driven logic simulation |
| US8667437B2 (en) * | 2008-03-17 | 2014-03-04 | Xilinx, Inc. | Creating a standard cell circuit design from a programmable logic device circuit design |
| US20090313413A1 (en) * | 2008-06-12 | 2009-12-17 | Yariv Aridor | method for wiring allocation and switch configuration in a multiprocessor environment |
| US9762246B2 (en) | 2011-05-20 | 2017-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a storage circuit having an oxide semiconductor |
| CN109684653B (zh) * | 2017-10-19 | 2023-12-22 | 成都海存艾匹科技有限公司 | 含有可编程计算单元的可编程门阵列封装 |
| CN112528583B (zh) * | 2020-12-18 | 2022-04-01 | 广东高云半导体科技股份有限公司 | 多线程综合方法及用于fpga开发的综合系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5109353A (en) * | 1988-12-02 | 1992-04-28 | Quickturn Systems, Incorporated | Apparatus for emulation of electronic hardware system |
| US5329470A (en) * | 1988-12-02 | 1994-07-12 | Quickturn Systems, Inc. | Reconfigurable hardware emulation system |
| US4978633A (en) * | 1989-08-22 | 1990-12-18 | Harris Corporation | Hierarchical variable die size gate array architecture |
| US5189629A (en) * | 1990-06-06 | 1993-02-23 | Hughes Aircraft Company | Method of logic gate reduction in a logic gate array |
| US5224056A (en) * | 1991-10-30 | 1993-06-29 | Xilinx, Inc. | Logic placement using positionally asymmetrical partitioning algorithm |
| US5337255A (en) * | 1991-10-30 | 1994-08-09 | Xilinx, Inc. | Method for implementing set/reset synchronously or asynchronously in a programmable logic device |
| US5349248A (en) * | 1992-09-03 | 1994-09-20 | Xilinx, Inc. | Adaptive programming method for antifuse technology |
-
1994
- 1994-04-27 TW TW083103811A patent/TW396312B/zh not_active IP Right Cessation
- 1994-12-22 JP JP6319769A patent/JP2614986B2/ja not_active Expired - Lifetime
- 1994-12-29 KR KR1019940040739A patent/KR0148405B1/ko not_active IP Right Cessation
-
1995
- 1995-06-20 US US08/492,604 patent/US5526278A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007524911A (ja) * | 2003-06-23 | 2007-08-30 | アルテラ コーポレイション | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
| JP2010182326A (ja) * | 2003-06-23 | 2010-08-19 | Altera Corp | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
| JP2010182327A (ja) * | 2003-06-23 | 2010-08-19 | Altera Corp | マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス |
| US7100142B2 (en) * | 2004-04-07 | 2006-08-29 | Synopsys, Inc. | Method and apparatus for creating a mask-programmable architecture from standard cells |
| JP2012157054A (ja) * | 2004-07-02 | 2012-08-16 | Altera Corp | プログラマブル論理の特定用途向け集積回路等価物および関連の方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW396312B (en) | 2000-07-01 |
| KR0148405B1 (ko) | 1998-11-16 |
| US5526278A (en) | 1996-06-11 |
| KR950020224A (ko) | 1995-07-24 |
| JP2614986B2 (ja) | 1997-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2614986B2 (ja) | フィールドプログラム可能なゲートアレイ・インプリメンテーションをマスクプログラム可能な論理セル・インプリメンテーションに変換するための方法と装置 | |
| US6035106A (en) | Method and system for maintaining hierarchy throughout the integrated circuit design process | |
| US5513124A (en) | Logic placement using positionally asymmetrical partitioning method | |
| US5604680A (en) | Virtual interface representation of hierarchical symbolic layouts | |
| US5224056A (en) | Logic placement using positionally asymmetrical partitioning algorithm | |
| US8001509B2 (en) | Method for programming a mask-programmable logic device and device so programmed | |
| US7607117B2 (en) | Representing device layout using tree structure | |
| Chang et al. | Postlayout logic restructuring using alternative wires | |
| US9026967B1 (en) | Method and apparatus for designing a system on multiple field programmable gate array device types | |
| US8793629B1 (en) | Method and apparatus for implementing carry chains on FPGA devices | |
| US20200394279A1 (en) | Method and system for fabricating integrated circuit with aid of programmable circuit synthesis | |
| US6530070B2 (en) | Method of constraining non-uniform layouts using a uniform coordinate system | |
| Raaijmakers | Run-Time Partial Reconfiguration on the Virtex-II Pro | |
| WO2023150019A1 (en) | Memory instance reconfiguration using super leaf cells | |
| Gokhale et al. | The logic description generator | |
| US20210390242A1 (en) | Automated balanced global clock tree synthesis in multi level physical hierarchy | |
| US11231462B1 (en) | Augmenting an integrated circuit (IC) design simulation model to improve performance during verification | |
| Newton et al. | CAD tools for ASIC design | |
| US4815016A (en) | High speed logical circuit simulator | |
| Carrig et al. | A clock methodology for high-performance microprocessors | |
| US7398487B1 (en) | Programmable logic device-structured application specific integrated circuit | |
| Hicks et al. | Overview of semicustom IC design | |
| Kwiat et al. | Modeling a versatile FPGA for prototyping adaptive systems | |
| Nabeel et al. | Accelerated cosimulation using reconfigurable computing | |
| Cobley | The link from automated circuit design to fault testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970108 |