JP2010182104A - 二重化フィールド制御装置 - Google Patents

二重化フィールド制御装置 Download PDF

Info

Publication number
JP2010182104A
JP2010182104A JP2009025122A JP2009025122A JP2010182104A JP 2010182104 A JP2010182104 A JP 2010182104A JP 2009025122 A JP2009025122 A JP 2009025122A JP 2009025122 A JP2009025122 A JP 2009025122A JP 2010182104 A JP2010182104 A JP 2010182104A
Authority
JP
Japan
Prior art keywords
clock
control
application
control unit
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009025122A
Other languages
English (en)
Other versions
JP4697314B2 (ja
Inventor
Eiji Yajima
英治 矢島
Satoshi Kitamura
聡 北村
Senji Watanabe
千次 渡邉
Akifumi Kisa
昌文 木佐
Kazushi Sakamoto
和司 坂本
Hiroyuki Takizawa
弘幸 滝沢
Kuniharu Akaha
国治 赤羽
Yoshinori Kobayashi
義徳 小林
Kenji Habaguchi
健二 幅口
Seiki Kosakai
清貴 小酒井
Mitsuhiro Kurono
光宏 黒野
Hiroaki Nakajima
裕章 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2009025122A priority Critical patent/JP4697314B2/ja
Priority to US12/700,148 priority patent/US8060769B2/en
Priority to EP20100152720 priority patent/EP2254012B1/en
Publication of JP2010182104A publication Critical patent/JP2010182104A/ja
Application granted granted Critical
Publication of JP4697314B2 publication Critical patent/JP4697314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24186—Redundant processors are synchronised
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24187—Redundant processors run identical programs
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25047—Common clock for redundant processors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)
  • Electric Clocks (AREA)
  • Hardware Redundancy (AREA)

Abstract

【課題】制御権を円滑に切り替えることができる二重化フィールド制御装置を提供する。
【解決手段】ＣＰＵ２Ｂの更新制御手段２３は、ＣＰＵ２Ａのタイマクロック（Ｔｉｃｋ）が、ＣＰＵ２Ｂのタイマクロック（Ｔｉｃｋ）よりも先行しているか否か判断する。判断が肯定されれば次のタイマクロック（Ｔｉｃｋ）について時間カウント処理をバイパスする。判断が否定されれば時間カウント処理によりアプリケーション時計２１ａを更新する。
【選択図】図２

Description

本発明は、制御権を交代可能とされた２つの制御部を備える二重化フィールド制御装置に関する。
制御権を交代可能とされた２つのＣＰＵを用いて同時に同一処理を実行し、制御側ＣＰＵでの異常発生時に待機側ＣＰＵに制御権を移動させる方式のフィールドコントローラが知られている。このようなＣＰＵの二重化により制御の信頼性を大幅に向上させることができる。
特開２００６−２７６９５８号公報
二重化されたフィールドコントローラでは、制御権の切り替え時においても制御の継続性が要求されるため、制御が途切れる時間を極力短縮することが望まれる。また、制御権の切り替えを円滑なものとすることにより制御スキャンの高速化にも対応可能となる。
本発明の目的は、制御権を円滑に切り替えることができる二重化フィールド制御装置を提供することにある。
本発明の二重化フィールド制御装置は、制御権を交代可能とされた第１の制御部および第２の制御部を備える二重化フィールド制御装置において、基準時計に基づき更新され、前記第１の制御部におけるアプリケーション動作のタイミングを規定する第１のアプリケーション時計と、前記基準時計に基づき更新され、前記第２の制御部におけるアプリケーション動作のタイミングを規定する第２のアプリケーション時計と、前記第１の制御部から前記第２の制御部への制御権交代時に、前記第１のアプリケーション時計が前記第２のアプリケーション時計よりも進んでいる場合には、制御権交代後における前記第２のアプリケーション時計の最初の前記基準時計に基づく更新をバイパスする更新制御手段と、を備えることを特徴とする。
この二重化フィールド制御装置によれば、第１のアプリケーション時計が第２のアプリケーション時計よりも進んでいる場合には、制御権交代後における第２のアプリケーション時計の最初の基準時計に基づく更新をバイパスするので、第２のアプリケーション時計の二重更新を防止できる。
前記更新制御手段は、前記第１の制御部から前記第２の制御部への制御権交代時に、前記第１のアプリケーション時計が前記第２のアプリケーション時計よりも遅れている場合には、前記第２のアプリケーション時計を更新してもよい。
この場合には、第２のアプリケーション時計の更新抜けを防止できる。
前記基準時計は前記第１の制御部および第２の制御部のうち制御側の制御部から待機側の制御部に転送され、前記待機側の制御部では転送されてきた前記基準時計に基づいて当該アプリケーション時計を更新してもよい。
前記基準時計は前記二重化フィールド制御装置が接続される制御ネットワークで共通のネットワーク時計であってもよい。
本発明の二重化フィールド制御装置によれば、第１のアプリケーション時計が第２のアプリケーション時計よりも進んでいる場合には、制御権交代後における第２のアプリケーション時計の最初の基準時計に基づく更新をバイパスするので、第２のアプリケーション時計の二重更新を防止できる。
以下、図１〜図４を参照して、本発明による二重化フィールド制御装置の一実施形態について説明する。
図１は、本実施形態の二重化フィールド制御装置が適用される分散型制御システムの構成を示すブロック図、図２は本実施形態の二重化フィールド制御装置としてのフィールドコントローラの構成を機能的に示すブロック図である。
図１に示すように、分散型制御システムは、プラントに分散配置されたフィールドコントローラ２０，２０，・・・と、フィールドコントローラ２０，２０，・・・を介してプラントのフィールド機器群１を操作、監視するための操作監視装置３と、を備える。フィールドコントローラ２０，２０，・・・および操作監視装置３は制御ネットワーク５により接続される。
操作監視装置３には、制御ネットワーク５のネットワーク時刻を規定するネットワーク時計３１が設けられている。制御ネットワーク５に接続されたすべての機器は、このネットワーク時計３１により規定されるネットワーク時刻を基準とした制御を実行する。
図２に示すように、フィールドコントローラ２０には同一処理を同期して実行するＣＰＵ２ＡおよびＣＰＵ２Ｂが設けられている。ＣＰＵ２ＡおよびＣＰＵ２Ｂには、それぞれ制御のためのアプリケーションを実行する制御部２１と、制御ネットワーク５を介して取得したネットワーク時刻を示すネットワーク時計２２と、後述するアプリケーション時計２１ａの進行を制御する更新制御手段２３と、が構成される。
制御部２１には、アプリケーションの実行タイミングを規定するアプリケーション時計２１ａが設けられている。このアプリケーション時計２１ａは、ネットワーク時計２２により生成されるタイマクロック（Ｔｉｃｋ）を受けて更新される。制御側のＣＰＵでは、自らのネットワーク時計２２により生成されるタイマクロック（Ｔｉｃｋ）によりアプリケーション時計２１ａを更新する。このタイマクロック（Ｔｉｃｋ）は、制御側のＣＰＵから待機側のＣＰＵに転送され、待機側のＣＰＵでは制御側から転送されてきたタイマクロック（Ｔｉｃｋ）によりアプリケーション時計２１ａを更新する。このような手順により、ＣＰＵ２ＡおよびＣＰＵ２Ｂにおける制御やＣＰＵ間の通信（例えば、データの交換、照合による異常検出のための通信等）を同期させている。
図３は更新制御手段２３の動作を示すフローチャート、図４は制御権交代の際におけるアプリケーション時計２１ａの更新動作を示すタイミングチャートである。
図３のステップＳ１〜ステップＳ４の処理は、制御権交代により新たに制御権が与えられる側の動作を示している。例えば、ＣＰＵ２ＡからＣＰＵ２Ｂに制御権が移動する場合であれば、ＣＰＵ２Ｂにおける更新制御手段２３の動作に相当する。以下、この場合におけるＣＰＵ２Ｂの更新制御手段２３の動作について説明する。
図３のステップＳ１では、制御権交代の発生を待って、ステップＳ２へ進む。
ステップＳ２では、ＣＰＵ２Ａのタイマクロック（Ｔｉｃｋ）が、ＣＰＵ２Ｂのタイマクロック（Ｔｉｃｋ）よりも先行しているか否か判断し、判断が肯定されればステップＳ３へ進み、否定されればステップＳ４へ進む。
ステップＳ３では、次のタイマクロック（Ｔｉｃｋ）について時間カウント処理をバイパスし、ステップＳ１へ戻る。
一方、ステップＳ４では、時間カウント処理によりアプリケーション時計２１ａを更新して、ステップＳ１へ戻る。
図４（ａ）は、ステップＳ２の判断が否定された場合の動作を示している。この場合、図４（ａ）に示すように、ＣＰＵ２Ｂのタイマクロック（Ｔｉｃｋ）がＣＰＵ２Ａのタイマクロック（Ｔｉｃｋ）よりも先行しているため、制御権交代時点ですでにＣＰＵ２Ｂのタイマクロック（Ｔｉｃｋ）のタイミングが過ぎている可能性がある。このため、制御交代後に時間カウント処理を実行し、アプリケーション時計２１ａの時刻を「HH.MM.SS.000」とすることで、カウント漏れを防止している。
一方、図４（ｂ）は、ステップＳ２の判断が肯定された場合の動作を示している。この場合、図４（ｂ）に示すように、ＣＰＵ２Ａのタイマクロック（Ｔｉｃｋ）がＣＰＵ２Ｂのタイマクロック（Ｔｉｃｋ）よりも先行している。このため、制御権交代時点ですでにＣＰＵ２Ａからのタイマクロック（Ｔｉｃｋ）によってアプリケーション時計２１ａの時刻が「HH.MM.SS.000」までカウントアップ（更新）されている可能性がある。このため、次のＣＰＵ２Ｂのタイマクロック（Ｔｉｃｋ）をバイパスすることで、タイマクロック（Ｔｉｃｋ）の１回分、時間カウントを行わないようにすることで、二重カウントを防止している。
以上のような制御により、アプリケーション時計のカウント抜けや二重カウントを防止できるので、アプリケーション時計の精度をタイマクロック（Ｔｉｃｋ）の周期（例えば、１０ｍｓ）に相当する揺らぎ（ジッタ）から、各ＣＰＵのネットワーク時計と同等の精度（例えば、±２ｍｓ程度）まで高めることができる。
例えば、制御スキャンの周期が５０ｍｓの場合には、±２ｍｓ＝±４％のスキャンの揺らぎ（ジッタ）になり、ジッタが低減されることで制御性に与える影響を抑制できる。
また、スキャン周期がタイマクロック（Ｔｉｃｋ）と同等の１０ｍｓ程度の制御スキャンの場合でも、スキャン周期抜けを防止できる。このため、このような短いスキャン周期での制御も可能となる。
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、制御権を交代可能とされた２つの制御部を備える二重化フィールド制御装置に対し、広く適用することができる。
一実施形態の二重化フィールド制御装置が適用される分散型制御システムの構成を示すブロック図。 本実施形態の二重化フィールド制御装置としてのフィールドコントローラの構成を機能的に示すブロック図。 更新制御手段の動作を示すフローチャート。 制御権交代の際におけるアプリケーション時計の更新動作を示すタイミングチャート。
２０ フィールドコントローラ（二重化フィールド制御装置）
２１ 制御部
２１ａ アプリケーション時計
２３ 更新制御手段

Claims (4)

  1. 制御権を交代可能とされた第１の制御部および第２の制御部を備える二重化フィールド制御装置において、
    基準時計に基づき更新され、前記第１の制御部におけるアプリケーション動作のタイミングを規定する第１のアプリケーション時計と、
    前記基準時計に基づき更新され、前記第２の制御部におけるアプリケーション動作のタイミングを規定する第２のアプリケーション時計と、
    前記第１の制御部から前記第２の制御部への制御権交代時に、前記第１のアプリケーション時計が前記第２のアプリケーション時計よりも進んでいる場合には、制御権交代後における前記第２のアプリケーション時計の最初の前記基準時計に基づく更新をバイパスする更新制御手段と、
    を備えることを特徴とする二重化フィールド制御装置。
  2. 前記更新制御手段は、前記第１の制御部から前記第２の制御部への制御権交代時に、前記第１のアプリケーション時計が前記第２のアプリケーション時計よりも遅れている場合には、前記第２のアプリケーション時計を更新することを特徴とする請求項１に記載の二重化フィールド制御装置。
  3. 前記基準時計は前記第１の制御部および第２の制御部のうち制御側の制御部から待機側の制御部に転送され、前記待機側の制御部では転送されてきた前記基準時計に基づいて当該アプリケーション時計を更新することを特徴とする請求項１または２に記載の二重化フィールド制御装置。
  4. 前記基準時計は前記二重化フィールド制御装置が接続される制御ネットワークで共通のネットワーク時計であることを特徴とする請求項１〜３のいずれか１項に記載の二重化フィールド制御装置。
JP2009025122A 2009-02-05 2009-02-05 二重化フィールド制御装置 Active JP4697314B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009025122A JP4697314B2 (ja) 2009-02-05 2009-02-05 二重化フィールド制御装置
US12/700,148 US8060769B2 (en) 2009-02-05 2010-02-04 Duplexed field controller
EP20100152720 EP2254012B1 (en) 2009-02-05 2010-02-05 Duplexed field controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009025122A JP4697314B2 (ja) 2009-02-05 2009-02-05 二重化フィールド制御装置

Publications (2)

Publication Number Publication Date
JP2010182104A true JP2010182104A (ja) 2010-08-19
JP4697314B2 JP4697314B2 (ja) 2011-06-08

Family

ID=42398619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009025122A Active JP4697314B2 (ja) 2009-02-05 2009-02-05 二重化フィールド制御装置

Country Status (3)

Country Link
US (1) US8060769B2 (ja)
EP (1) EP2254012B1 (ja)
JP (1) JP4697314B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016212467A (ja) * 2015-04-28 2016-12-15 株式会社安川電機 製鉄制御システムおよび制御システム
KR101929157B1 (ko) * 2018-05-29 2019-01-15 비콤시스템주식회사 로직블럭유닛을 이용한 비상운전 감시제어시스템 및 구축 방법
US10234841B2 (en) 2015-04-22 2019-03-19 Mitsubishi Electric Corporation Programmable logic controller, slave device, and duplex system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775857B2 (en) * 2010-12-28 2014-07-08 Stmicroelectronics International N.V. Sequential on-chip clock controller with dynamic bypass for multi-clock domain testing
CN109318911B (zh) * 2017-12-20 2020-05-29 中车长春轨道客车股份有限公司 一种列车双控制单元之间的轮换方法、系统及列车

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11178217A (ja) * 1997-12-05 1999-07-02 Hitachi Ltd 多重系制御装置の同期方式および同期方法
JP2006185308A (ja) * 2004-12-28 2006-07-13 Mitsubishi Electric Corp コントローラ二重系システム及びコントローラ多重系システム
JP2006276958A (ja) * 2005-03-28 2006-10-12 Yokogawa Electric Corp プロセスシステム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674036A (en) * 1984-11-23 1987-06-16 Gte Communication Systems Corporation Duplex controller synchronization circuit for processors which utilizes an address input
AU616213B2 (en) 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
GB2271251B (en) * 1992-10-01 1996-08-14 Digital Equipment Int Timer synchronisation system
DE19625195A1 (de) 1996-06-24 1998-01-02 Siemens Ag Synchronisationsverfahren
US6633989B1 (en) * 1999-11-30 2003-10-14 Lsi Logic Corporation Method and mechanism for synchronizing a slave's timer to a master's timer
JP2002049605A (ja) * 2000-08-02 2002-02-15 Fujitsu Ltd タイマ調整システム
US7058838B2 (en) * 2002-12-17 2006-06-06 Hewlett-Packard Development Company, L.P. System and method for synchronizing a plurality of processors in a multiprocessor computer platform employing a global clock counter
US20080031283A1 (en) * 2006-08-07 2008-02-07 Martin Curran-Gray Time synchronization for network aware devices
US7921317B2 (en) * 2008-09-02 2011-04-05 Unisys Corporation Method and apparatus for synchronizing central processing units in a multiprocessor apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11178217A (ja) * 1997-12-05 1999-07-02 Hitachi Ltd 多重系制御装置の同期方式および同期方法
JP2006185308A (ja) * 2004-12-28 2006-07-13 Mitsubishi Electric Corp コントローラ二重系システム及びコントローラ多重系システム
JP2006276958A (ja) * 2005-03-28 2006-10-12 Yokogawa Electric Corp プロセスシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10234841B2 (en) 2015-04-22 2019-03-19 Mitsubishi Electric Corporation Programmable logic controller, slave device, and duplex system
JP2016212467A (ja) * 2015-04-28 2016-12-15 株式会社安川電機 製鉄制御システムおよび制御システム
KR101929157B1 (ko) * 2018-05-29 2019-01-15 비콤시스템주식회사 로직블럭유닛을 이용한 비상운전 감시제어시스템 및 구축 방법

Also Published As

Publication number Publication date
EP2254012A2 (en) 2010-11-24
EP2254012B1 (en) 2012-05-23
JP4697314B2 (ja) 2011-06-08
US8060769B2 (en) 2011-11-15
EP2254012A3 (en) 2011-03-30
US20100198991A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
JP4697314B2 (ja) 二重化フィールド制御装置
JP6465620B2 (ja) 制御システムおよび制御方法
US20090319756A1 (en) Duplexed operation processor control system, and duplexed operation processor control method
US10379931B2 (en) Computer system
JP2010244505A (ja) モーションコントロールシステム
JP2018022317A (ja) Ｈｉｌシミュレーションシステム及びその制御方法
CN111596640B (zh) 电子装置及其控制方法
JP2010267091A (ja) 情報処理装置、その制御方法、及びコンピュータプログラム
JP2016157247A (ja) 情報処理装置
JP2009075948A (ja) マルチコアプロセッサ
WO2015081686A1 (zh) 一种软件读取光模块信息的方法及装置
JP2010160713A (ja) フィールド制御装置およびフィールド制御方法
JP2013250696A (ja) プロセッサシステムおよびプロセッサ制御装置
CN113886039B (zh) 一种调度表同步方法、装置、电子设备及存储介质
JP2005107776A (ja) ２重化コントローラシステム、その方法
JP2008009518A (ja) ２重化オペレーションシステム
JP2009140130A (ja) データ処理装置及びデータ処理装置の制御方法
JP5892083B2 (ja) パラメータ設定装置、パラメータ設定プログラム及びパラメータ設定方法
JP4640359B2 (ja) フォールトトレラントコンピュータ、フォールトトレラントコンピュータにおける同期制御方法
JP2010128514A (ja) プラントコントロールシステム
JP2007249560A (ja) プログラマブルコントローラにおけるｃｐｕモジュール
JP6906369B2 (ja) コンピュータシステム、その制御方法、及びプログラム
KR101679936B1 (ko) 에너지 및 공정 제어를 위한 이중화된 산업용 제어 시스템 및 그 제어 방법
JP2024000664A (ja) 制御システム、中継装置および通信方法
JP5846369B2 (ja) 二重化システムおよび制御切り換え方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

R150 Certificate of patent or registration of utility model

Ref document number: 4697314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150