JP2010177621A - Semiconductor device, production process of the same, and display - Google Patents

Semiconductor device, production process of the same, and display Download PDF

Info

Publication number
JP2010177621A
JP2010177621A JP2009021512A JP2009021512A JP2010177621A JP 2010177621 A JP2010177621 A JP 2010177621A JP 2009021512 A JP2009021512 A JP 2009021512A JP 2009021512 A JP2009021512 A JP 2009021512A JP 2010177621 A JP2010177621 A JP 2010177621A
Authority
JP
Japan
Prior art keywords
film
atoms
semiconductor device
aluminum alloy
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009021512A
Other languages
Japanese (ja)
Other versions
JP5355117B2 (en
Inventor
Arisuke Yamagata
有輔 山縣
Kazunori Inoue
和式 井上
Takumi Nakahata
匠 中畑
Nobuaki Ishiga
展昭 石賀
Kensuke Nagayama
顕祐 長山
Naoki Tsumura
直樹 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009021512A priority Critical patent/JP5355117B2/en
Publication of JP2010177621A publication Critical patent/JP2010177621A/en
Application granted granted Critical
Publication of JP5355117B2 publication Critical patent/JP5355117B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an Al alloy film to achieve a good contact characteristic with a Si film or a film containing Si as a main component without formation of a high-melting point barrier metal layer. <P>SOLUTION: A semiconductor device (TFT) includes oxidized low-ohmic resistance Si films 8 disposed on a Si semiconductor film 7 so as to form a channel 11, and a source electrode 9 and a drain electrode 10 which are directly connected to the low-ohmic resistance Si films 8, and comprise an aluminum alloy film containing at least Ni atoms, N atoms and O atoms in the vicinity of the connection interface. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、液晶ディスプレイ装置又は有機EL(electroluminescence)ディスプレイ装置等の電気光学表示装置或いは半導体部品等の半導体装置の構造及びその製造方法に関しており、特に、アルミニウム合金膜(以下「Al合金膜」と言う。)と、Si膜(シリコン膜)又はSiを主成分とする膜とを構成要素として含む半導体装置の構造及びその製造方法に関する。   The present invention relates to a structure of a semiconductor device such as an electro-optic display device such as a liquid crystal display device or an organic EL (electroluminescence) display device, or a semiconductor component, and a manufacturing method thereof, and particularly, an aluminum alloy film (hereinafter referred to as “Al alloy film”) And a manufacturing method of the semiconductor device including a Si film (silicon film) or a film containing Si as a main component.

半導体装置の一例として、薄膜トランジスタ(Thin Film Transistor:以下「TFT」と言う。)をスイッチング素子として用いたアクティブマトリックス型TFTを備えたディスプレイ装置用の電気光学表示装置は、その低消費電力及び薄型であるという特徴点を活かして、CRT(Cathode Ray Tube)に変わるフラットパネルディスプレイの一つであり、その製品への応用が盛んに成されている。   As an example of a semiconductor device, an electro-optic display device for a display device including an active matrix TFT using a thin film transistor (hereinafter referred to as “TFT”) as a switching element is low in power consumption and thin. It is one of the flat panel displays that take advantage of the characteristic features and replaces CRT (Cathode Ray Tube), and its application to products is actively made.

従来、半導体装置を構成する配線或いは電極の材料として、例えばチタン(Ti)、クロム(Cr)、モリブデン(Mo)、タンタル(Ta)、又はタングステン(W)等の金属、或いは、これらの金属を主成分とする合金より成る、いわゆる高融点金属材料が、一般的に用いられてきた。これらの高融点金属材料は、Si半導体膜との接続界面に於ける界面拡散反応が殆ど無いため、半導体装置用の電極材料として好適に用いられてきた。   Conventionally, as a material of a wiring or an electrode constituting a semiconductor device, for example, a metal such as titanium (Ti), chromium (Cr), molybdenum (Mo), tantalum (Ta), or tungsten (W), or these metals are used. A so-called refractory metal material made of an alloy having a main component has been generally used. These refractory metal materials have been used favorably as electrode materials for semiconductor devices because there is almost no interface diffusion reaction at the connection interface with the Si semiconductor film.

しかしながら、近年の、TV画面の大型化或いは携帯電話機等の携帯端末器に於ける小型ディスプレイの高精細化の進展に伴い、ディスプレイ装置用の半導体装置の配線材料の低抵抗化が格段と要望されるに至っており、従来の高融点金属材料の比抵抗値(一般に12μΩ・cm〜60μΩ・cm)では好適とはいえない状況にある。   However, with the recent increase in the size of TV screens and the progress of high-definition small displays in portable terminals such as mobile phones, there has been a significant demand for lower resistance in the wiring material of semiconductor devices for display devices. Therefore, the specific resistance value of conventional refractory metal materials (generally 12 μΩ · cm to 60 μΩ · cm) is not suitable.

このため、ディスプレイ装置用の半導体装置の配線材料として、比抵抗がより低く、且つ、配線パターン加工が容易であるアルミニウム(Al)又はAlを主成分とする合金であるAl合金膜が、高融点金属材料の代替材料として、注目されるに至っている。   For this reason, as a wiring material of a semiconductor device for a display device, an aluminum alloy (Al) or an alloy containing Al as a main component, which has a lower specific resistance and is easy to process a wiring pattern, has a high melting point. As a substitute material for metal materials, it has been attracting attention.

しかしながら、Al合金膜は、Si半導体膜又はSiを主成分とする膜との接合界面に於いて、激しく相互拡散反応して、その電気的特性を劣化させることが一般的に知られている。このため、Al合金膜をSi半導体膜と接続させる場合には、上述の高融点メタルをバリア層として介在させる必要性があった。   However, it is generally known that an Al alloy film undergoes a severe interdiffusion reaction at the junction interface with a Si semiconductor film or a film containing Si as a main component, thereby deteriorating its electrical characteristics. For this reason, when the Al alloy film is connected to the Si semiconductor film, it is necessary to interpose the refractory metal as a barrier layer.

又、ディスプレイ装置用の電気光学表示装置の場合には、透過画素電極材料として一般的に用いられる酸化インジウム系、例えば、酸化インジウムと酸化すずとを混合させて成るITO(Indium Tin Oxide)膜と配線材料(例えば、Al合金膜)とを接合する必要性がある。この場合にも、Al合金膜はITO膜との接合界面に於いて拡散反応を生じさせて、その電気的特性を劣化させるために、同様に、高融点金属材料をバリア層として介在させる必要性があった。   In the case of an electro-optic display device for a display device, an indium oxide system generally used as a transmissive pixel electrode material, for example, an ITO (Indium Tin Oxide) film formed by mixing indium oxide and tin oxide, and There is a need to join a wiring material (for example, an Al alloy film). In this case as well, in order to cause a diffusion reaction at the bonding interface with the ITO film and to deteriorate its electrical characteristics, it is also necessary to intervene a refractory metal material as a barrier layer. was there.

以上の様な高融点金属材料をバリア層として用いて、低抵抗のAl合金膜とSi半導体膜とを組み合わせてTFTのソース・ドレイン電極を形成した先行例が、例えば、特許文献1〜3の各々に開示されている。これらの先行例に於いては、下層にCr、Mo、Ti、又はZrの高融点バリアメタル(高融点金属材料)を設けて、当該高融点バリアメタルをSiに不純物を添加して成る低抵抗Si膜(オーミックコンタクトSi膜)及びITO膜と直接に接合させた後に、当該高融点バリアメタルの上面上に低抵抗のAl系メタルを形成して成る積層膜の構成が、開示されている。   A prior example in which a source / drain electrode of a TFT is formed by combining a low-resistance Al alloy film and a Si semiconductor film using a refractory metal material as described above as a barrier layer is disclosed in, for example, Patent Documents 1 to 3 Each of which is disclosed. In these prior examples, a low resistance formed by providing Cr, Mo, Ti, or Zr high melting point barrier metal (high melting point metal material) in the lower layer and adding the impurity to the high melting point barrier metal. A structure of a laminated film is disclosed in which a low resistance Al-based metal is formed on the upper surface of the refractory barrier metal after being directly bonded to the Si film (ohmic contact Si film) and the ITO film.

他方、Al合金膜とITO又はSiとの界面拡散反応を防止し、良好な界面の電気的特性(コンタクト特性)を得るための方法が、例えば特許文献4,5に開示されている。即ち、特許文献4に於いては、所定量のNiを含有させたAl合金膜を用いることによって、当該Niを含有したAl合金膜をITO膜及びSi半導体膜の各々と直接接合させた場合のコンタクト特性を改善させる方法が開示されている。又、特許文献5に於いては、Al合金膜の代わりにAl−Ni合金膜を用いて、当該Al−Ni合金膜とITO膜とのコンタクト特性を改善し、更にSiにNを含有させた層を介して上記SiAl−Ni合金膜とSi半導体膜とを接合させることによってSi半導体膜とのコンタクト特性を改善させる方法が開示されている。これらの特許文献4,5に開示された方法を用いれば、少なくとも、Al合金膜とITOとの直接接合及びAl合金膜とSi半導体膜との直接接合が必要なデバイスに於いて、高融点金属材料によるバリア層を必ずしも形成する必要性は無くなる。   On the other hand, methods for preventing the interfacial diffusion reaction between the Al alloy film and ITO or Si and obtaining good electrical characteristics (contact characteristics) at the interface are disclosed in Patent Documents 4 and 5, for example. That is, in Patent Document 4, by using an Al alloy film containing a predetermined amount of Ni, the Al alloy film containing Ni is directly bonded to each of the ITO film and the Si semiconductor film. A method for improving contact characteristics is disclosed. In Patent Document 5, an Al—Ni alloy film is used instead of the Al alloy film to improve the contact characteristics between the Al—Ni alloy film and the ITO film, and further, N is contained in Si. A method for improving the contact characteristics with the Si semiconductor film by bonding the SiAl—Ni alloy film and the Si semiconductor film through a layer is disclosed. If the methods disclosed in these Patent Documents 4 and 5 are used, at least in a device that requires direct bonding between an Al alloy film and ITO and direct bonding between an Al alloy film and an Si semiconductor film, a refractory metal is used. There is no need to form a barrier layer of material.

特開平6−236893号公報JP-A-6-236893 特開平7−30118号公報Japanese Patent Laid-Open No. 7-30118 特開平8−62628号公報JP-A-8-62628 特開2003−89864号公報JP 2003-89864 A 特開2008−10801号公報JP 2008-10801 A

従来のAl合金膜の材料及び製造工程の組合せに於いては、上述の様に、Al合金膜とSi半導体膜又はSiを主成分とするSi膜との界面拡散反応が防止出来ないために、高融点金属材料によるバリア層を形成しなければならなかった。このため、成膜工程及びエッチング加工の工程が増えて製造プロセス複雑化する結果、生産能力の低下を招いていた。しかも、エッチング加工時のAl合金膜と高融点金属材料とのエッチング速度の違い、及び、横方向に進行するサイドエッチング量の違い等により、エッチング加工断面の形状に凹凸が発生していた。このため、微細加工が困難であった。更に、エッチング加工断面の形状に凹凸が生じることは、上層に形成する膜のカバレッジ特性を劣化させていた。   In the combination of the conventional Al alloy film material and manufacturing process, as described above, the interfacial diffusion reaction between the Al alloy film and the Si semiconductor film or Si film containing Si as a main component cannot be prevented. A barrier layer made of a refractory metal material had to be formed. For this reason, as a result of an increase in the number of film forming processes and etching processes, which complicates the manufacturing process, the production capacity is reduced. In addition, unevenness occurs in the shape of the etched cross section due to the difference in the etching rate between the Al alloy film and the refractory metal material during the etching process and the difference in the amount of side etching that proceeds in the lateral direction. For this reason, fine processing has been difficult. Furthermore, the unevenness in the shape of the etched cross section deteriorates the coverage characteristics of the film formed in the upper layer.

この様に、従来のAl合金膜とSi半導体膜等との間に高融点バリアメタルを介在させる方法に於いては、高品質で高い信頼性を有する半導体装置を製造することが困難であるという問題点があった。   As described above, it is difficult to manufacture a semiconductor device having high quality and high reliability in the conventional method in which a high melting point barrier metal is interposed between an Al alloy film and a Si semiconductor film. There was a problem.

又、既述した特許文献4,5に開示された各方法についても、以下の通りの問題点があることが判明した。   Further, it has been found that the methods disclosed in Patent Documents 4 and 5 described above have the following problems.

即ち、本願発明者らの評価結果によると、Si半導体膜を用いたTFTのソース電極及びドレイン電極としてAl−Ni合金膜を直接形成した場合には、形成直後ではAl−Ni合金膜とSi半導体膜との界面での相互拡散反応は認められないものの、熱処理(大気中若しくは窒素ガス雰囲気中での約30分間の保持)を施すことによって相互拡散反応が徐々に進行し、250℃を超える温度の大気若しくは窒素ガス雰囲気の下に於いては、光学顕微鏡観察レベルでも相互拡散反応が認められた。又、200℃を超える温度下に於いては、光学顕微鏡観察レベルでは顕著な相互拡散反応は認められなかったが、TFTの電気特性を測定したところ、TFT特性に明らかな劣化が認められた。具体的な現象としては、TFTの一般的なId(ドレイン電流)−Vg(ゲート電圧)特性に於いて、スイッチングのオフ時に流れるリーク電流(オフ電流Ioff)に1ケタ以上の上昇が認められた。この点は、接合界面に於ける局所的に微小なAlとSiとの相互拡散の発生に原因していると、考えられる。   That is, according to the evaluation results of the present inventors, when an Al—Ni alloy film is directly formed as a source electrode and a drain electrode of a TFT using a Si semiconductor film, the Al—Ni alloy film and the Si semiconductor are formed immediately after the formation. Although no interdiffusion reaction at the interface with the film is observed, the interdiffusion reaction gradually proceeds by heat treatment (maintained in air or nitrogen gas atmosphere for about 30 minutes), and the temperature exceeds 250 ° C. In the air or nitrogen gas atmosphere, mutual diffusion reaction was observed even at the optical microscope observation level. At temperatures exceeding 200 ° C., no remarkable interdiffusion reaction was observed at the optical microscope observation level, but when the electrical characteristics of the TFT were measured, the TFT characteristics were clearly degraded. As a specific phenomenon, in a general Id (drain current) -Vg (gate voltage) characteristic of a TFT, an increase of one digit or more was observed in a leakage current (off current Ioff) that flows when switching is turned off. . This point is considered to be caused by the occurrence of local micro-diffusion between Al and Si at the bonding interface.

一方で、SiにNを含有させた層を介してAl−Ni合金膜をSi半導体膜と接合させた場合には、少なくとも300℃までは相互拡散反応は認められず、且つ、TFTのオフ特性にも顕著な劣化は認められなかった。しかしながら、オン電流(Ion)が高融点バリアメタル層を用いた場合の約50%にまで減少する現象が認められた。加えて、熱処理による著しいオン特性の劣化も認められた。例えば、具体的な現象として、形成直後に比べると、300℃熱処理後では、最大で約50%のオン電流(Ion)の低下が認められた。   On the other hand, when the Al—Ni alloy film is bonded to the Si semiconductor film via the layer containing N in Si, no interdiffusion reaction is observed up to at least 300 ° C., and the TFT off characteristics Also, no significant deterioration was observed. However, a phenomenon was observed in which the on-current (Ion) decreased to about 50% when the high melting point barrier metal layer was used. In addition, significant on-characteristic degradation due to heat treatment was also observed. For example, as a specific phenomenon, a decrease in ON current (Ion) of about 50% at the maximum was observed after the heat treatment at 300 ° C. as compared with immediately after the formation.

この点、一般的なディスプレイ装置用のアクティブマトリックスTFT基板の製造プロセスでは、通常、最低でも200℃以上、一般的には300℃程度のプロセス温度下での処理が含まれる。従って、この様なAl合金膜の半導体デバイスへの適用は耐熱性の面から実質的に困難であるという問題点が見出された。   In this regard, a process for manufacturing an active matrix TFT substrate for a general display device usually includes processing at a process temperature of at least 200 ° C., generally about 300 ° C. Accordingly, it has been found that application of such an Al alloy film to a semiconductor device is substantially difficult from the viewpoint of heat resistance.

本発明は、斯かる問題点の認識を踏まえて成されたものであり、その主目的は、高融点金属材料より成る高融点バリアメタル層を介在させることなく、Si膜又はSiを主成分とする膜との良好なコンタクト特性、及び、良好な耐熱性を有するAl合金膜を備える半導体装置、並びに、その製造方法を提供することにある。   The present invention has been made in view of the recognition of such problems, and its main purpose is to have a Si film or Si as a main component without interposing a refractory barrier metal layer made of a refractory metal material. An object of the present invention is to provide a semiconductor device including an Al alloy film having good contact characteristics with a film to be formed and good heat resistance, and a method for manufacturing the same.

この発明の主題に係る半導体装置は、Siを主成分とする膜と、前記Siを主成分とする膜と直接に接合したアルミニウム合金膜とを備えており、前記Siを主成分とする膜と前記アルミニウム合金膜との接合界面近傍に、少なくともNi原子、O原子及びN原子を含むことを特徴とする。   A semiconductor device according to the subject of the present invention includes a film containing Si as a main component, and an aluminum alloy film directly bonded to the film containing Si as a main component. In the vicinity of the bonding interface with the aluminum alloy film, at least Ni atoms, O atoms and N atoms are included.

本発明の主題によれば、有害且つ比較的高抵抗なCr等の高融点金属材料より成る高融点バリアメタル層を介在させることなく、ITO膜の様な酸化物透明導電膜との良好なコンタクト特性、及び、Si膜又はSiを主成分とする膜との良好なコンタクト特性、並びに、半導体装置の耐熱性が良好なAl合金膜を備えた半導体装置を提供することが出来る。   According to the subject of the present invention, good contact with an oxide transparent conductive film such as an ITO film without interposing a refractory barrier metal layer made of a refractory and relatively high resistance refractory metal material such as Cr. It is possible to provide a semiconductor device provided with an Al alloy film having good characteristics, good contact characteristics with a Si film or a film containing Si as a main component, and heat resistance of the semiconductor device.

以下、この発明の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。   Hereinafter, various embodiments of the present invention will be described in detail along with the effects and advantages thereof with reference to the accompanying drawings.

表示装置に用いられるTFTアレイ基板の構成例を示す正面図である。It is a front view which shows the structural example of the TFT array substrate used for a display apparatus. 本発明の実施の形態1に係るディスプレイ用アクティブマトリックス型TFT基板を示す平面図である。It is a top view which shows the active matrix type TFT substrate for a display which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係るディスプレイ用アクティブマトリックス型TFT基板を示す縦断面図である。It is a longitudinal cross-sectional view which shows the active matrix type TFT substrate for a display which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係るディスプレイ用アクティブマトリックス型TFT基板の製造工程を示す縦断面図である。It is a longitudinal cross-sectional view which shows the manufacturing process of the active matrix type TFT substrate for a display which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係るディスプレイ用アクティブマトリックス型TFT基板の製造工程を示す縦断面図である。It is a longitudinal cross-sectional view which shows the manufacturing process of the active matrix type TFT substrate for a display which concerns on Embodiment 1 of this invention. 本発明の実施の形態2に係るディスプレイ用アクティブマトリックス型TFT基板を示す平面図である。It is a top view which shows the active matrix type TFT substrate for a display which concerns on Embodiment 2 of this invention. 本発明の実施の形態1に係るディスプレイ用アクティブマトリックス型TFT基板を示す縦断面図である。It is a longitudinal cross-sectional view which shows the active matrix type TFT substrate for a display which concerns on Embodiment 1 of this invention. 本発明の実施の形態2に係るディスプレイ用アクティブマトリックス型TFT基板の製造工程を示す縦断面図である。It is a longitudinal cross-sectional view which shows the manufacturing process of the active matrix type TFT substrate for a display which concerns on Embodiment 2 of this invention. 本発明の実施の形態2に係るディスプレイ用アクティブマトリックス型TFT基板の製造工程を示す縦断面図である。It is a longitudinal cross-sectional view which shows the manufacturing process of the active matrix type TFT substrate for a display which concerns on Embodiment 2 of this invention. Al合金膜とSi膜との界面近傍の元素分布を示す図である。It is a figure which shows element distribution of the interface vicinity of Al alloy film and Si film. Al合金膜を用いたTFTのSi膜表面のSi−O存在比率とオン電流比の関係を示す図である。It is a figure which shows the relationship between Si-O existence ratio of the Si film surface of TFT using Al alloy film, and on-current ratio. Al合金膜を用いたTFTのSi膜表面のSi−N/Si−O存在比とオン電流比の関係を示す図である。It is a figure which shows the relationship between Si-N / Si-O existence ratio of the Si film surface of TFT using Al alloy film, and on-current ratio.

(本発明に於ける知見)
本願発明者らの評価結果によると、Si膜にNを含有させた層(以下「N含有層」と言う。)を介してAl−Ni合金膜とSi膜とを接合させた場合には、N含有層がAlとSiとの接合界面に存在しているため、Al原子とSi原子との相互拡散反応は防止される。しかしながら、Al−Ni合金膜に含有されているNi原子が析出した領域では、N含有層を介さずに、Niがメタル単体で若しくはAl3Ni化合物相として直接にSi膜と接合しており、200℃を超える温度から、このNi原子とSi原子との相互拡散反応が生じるために、半導体装置のオン特性が劣化するということが明らかになった。
(Knowledge in the present invention)
According to the evaluation results of the present inventors, when the Al—Ni alloy film and the Si film are bonded via a layer containing N in the Si film (hereinafter referred to as “N-containing layer”), Since the N-containing layer is present at the bonding interface between Al and Si, the interdiffusion reaction between Al atoms and Si atoms is prevented. However, in the region where the Ni atoms contained in the Al—Ni alloy film are deposited, Ni is directly bonded to the Si film as a single metal or as an Al 3 Ni compound phase without going through the N-containing layer, It has been clarified that the on-characteristics of the semiconductor device deteriorate due to the mutual diffusion reaction between the Ni atom and the Si atom from a temperature exceeding 200 ° C.

更に本願発明者らの検討により、Al−Ni合金膜とSi膜との接合界面にO原子を含有させた層を介在させることによって、Ni原子とSi原子との相互拡散反応を抑制することが可能であることが明らかになった。   In addition, the inventors of the present application can suppress the interdiffusion reaction between Ni atoms and Si atoms by interposing a layer containing O atoms at the bonding interface between the Al—Ni alloy film and the Si film. It became clear that it was possible.

本発明は、以上の知見によって成されたものである。   The present invention has been made based on the above findings.

即ち、本発明に係る半導体装置の一態様は、シリコン(Si)を主成分とする膜と、Siを主成分とする膜と直接に接合したアルミニウム合金膜とを有し、Siを主成分とする膜とアルミニウム合金膜との接合界面近傍に、少なくともニッケル(Ni)原子、酸素(O)原子及び窒素(N)原子を含む。   That is, one embodiment of a semiconductor device according to the present invention includes a film containing silicon (Si) as a main component and an aluminum alloy film directly bonded to a film containing Si as a main component, and Si as a main component. In the vicinity of the bonding interface between the film to be formed and the aluminum alloy film, at least nickel (Ni) atoms, oxygen (O) atoms, and nitrogen (N) atoms are included.

以下、本発明の各実施の形態の詳細を、図面を参照しながら記載する。その際、記載の明確化の観点から、以下の記載及び図面に於いては、適宜、省略及び簡略化が成されている。各図面に於いて、同一の構成又は機能を有する構成要素及び相当部分には、同一の参照符号が付されており、その記載は省略されている。   Hereinafter, details of each embodiment of the present invention will be described with reference to the drawings. At that time, from the viewpoint of clarification of the description, omission and simplification are appropriately made in the following description and drawings. In each drawing, the same reference numerals are given to components having the same configuration or function and corresponding parts, and the description thereof is omitted.

(各実施の形態に共通な表示装置の構成)
始めに、図1を用いて、本発明に係る半導体装置を用いる表示装置の一例について記載する。ここで、図1は、表示装置に用いられるTFTアレイ基板の構成例を模式的に示す正面図である。本発明に係る表示装置は、液晶表示装置を例として記載されているが、それはあくまでも例示的なものである。本発明に係るその他の表示装置として、有機EL表示装置等の平面型表示装置(フラットパネルディスプレイ)を用いることも可能である。
(Configuration of display device common to each embodiment)
First, an example of a display device using a semiconductor device according to the present invention will be described with reference to FIG. Here, FIG. 1 is a front view schematically showing a configuration example of a TFT array substrate used in the display device. The display device according to the present invention is described by taking a liquid crystal display device as an example, but it is merely illustrative. As another display device according to the present invention, a flat display device (flat panel display) such as an organic EL display device may be used.

図1に示す液晶表示装置は、基板40を有している。基板40は、例えば、TFTアレイ基板等のアレイ基板である。基板40には、表示領域41と、表示領域41を囲む様に設けられた額縁領域42とが設けられている。この表示領域41には、複数のゲート配線(走査信号線)43と複数のソース配線(表示信号線)44とが形成されている。複数のゲート配線43は互いに平行に設けられている。同様に、複数のソース配線44は互いに平行に設けられている。ゲート配線43とソース配線44とは、互いに立体交差する様に形成されている。ゲート配線43とソース配線44とは、直交している。そして、隣接するゲート配線43と隣接するソース配線44とで囲まれた領域が、画素47となる。従って、基板40上には、複数の画素47がマトリックス状に配列される。   The liquid crystal display device shown in FIG. The substrate 40 is an array substrate such as a TFT array substrate. The substrate 40 is provided with a display area 41 and a frame area 42 provided so as to surround the display area 41. In the display area 41, a plurality of gate lines (scanning signal lines) 43 and a plurality of source lines (display signal lines) 44 are formed. The plurality of gate lines 43 are provided in parallel to each other. Similarly, the plurality of source lines 44 are provided in parallel to each other. The gate wiring 43 and the source wiring 44 are formed so as to cross three-dimensionally. The gate wiring 43 and the source wiring 44 are orthogonal to each other. A region surrounded by the adjacent gate wiring 43 and the adjacent source wiring 44 is a pixel 47. Accordingly, a plurality of pixels 47 are arranged in a matrix on the substrate 40.

基板40の額縁領域42には、走査信号駆動回路45と表示信号駆動回路46とが設けられている。各ゲート配線43は、表示領域41から額縁領域42まで延設され、基板40の端部で、走査信号駆動回路45に接続される。各ソース配線44も同様に、表示領域41から額縁領域42まで延設され、基板40の端部で、表示信号駆動回路46と接続される。又、走査信号駆動回路45の近傍には、外部配線48が配設されており、外部配線48の各配線が走査信号駆動回路45の対応部分に接続されている。又、表示信号駆動回路46の近傍には、外部配線49が配設されており、外部配線49の各配線が表示信号駆動回路46の対応部分に接続されている。外部配線48,49は、例えば、FPC(Flexible Printed Circuit)等から成る配線基板である。   A scanning signal drive circuit 45 and a display signal drive circuit 46 are provided in the frame area 42 of the substrate 40. Each gate line 43 extends from the display area 41 to the frame area 42, and is connected to the scanning signal drive circuit 45 at the end of the substrate 40. Similarly, each source line 44 extends from the display region 41 to the frame region 42 and is connected to the display signal drive circuit 46 at the end of the substrate 40. Further, an external wiring 48 is provided in the vicinity of the scanning signal driving circuit 45, and each wiring of the external wiring 48 is connected to a corresponding portion of the scanning signal driving circuit 45. In addition, an external wiring 49 is provided in the vicinity of the display signal driving circuit 46, and each wiring of the external wiring 49 is connected to a corresponding portion of the display signal driving circuit 46. The external wirings 48 and 49 are wiring boards made of, for example, FPC (Flexible Printed Circuit).

走査信号駆動回路45及び表示信号駆動回路46は、それぞれ、外部配線48,49を介して、外部から供給される各種信号を受信する。即ち、走査信号駆動回路45は、外部からの制御信号に基づいて、ゲート信号(走査信号)をゲート配線43に供給する。このゲート信号によって、ゲート配線43が順次に選択されていく。表示信号駆動回路46は、外部からの表示データに基づいて、表示信号をソース配線44に供給する。これにより、表示データに応じた表示電圧が、各画素47に供給される。   The scanning signal driving circuit 45 and the display signal driving circuit 46 receive various signals supplied from the outside via the external wirings 48 and 49, respectively. That is, the scanning signal drive circuit 45 supplies a gate signal (scanning signal) to the gate wiring 43 based on a control signal from the outside. By this gate signal, the gate wiring 43 is sequentially selected. The display signal driving circuit 46 supplies a display signal to the source wiring 44 based on external display data. As a result, a display voltage corresponding to the display data is supplied to each pixel 47.

各画素47内には、少なくとも1つのTFT50が配設されている。本例の場合、各TFT50は、ソース配線44とゲート配線43との立体交差点の近傍に配置される。そして、各TFT50が対応する画素47の画素電極に、表示電圧を供給する。即ち、ゲート配線43からのゲート信号によって、スイッチング素子であるTFT50がオンする。これにより、ソース配線44から、TFT50のドレイン電極に接続された画素電極に表示電圧が印加される。画素電極と対向電極との間には、表示電圧に応じた電界が生じる。尚、基板40の表面上には、配向膜(図示せず。)が配設されている。   In each pixel 47, at least one TFT 50 is disposed. In the case of this example, each TFT 50 is disposed in the vicinity of the solid intersection of the source wiring 44 and the gate wiring 43. Then, the display voltage is supplied to the pixel electrode of the pixel 47 to which each TFT 50 corresponds. That is, the TFT 50 which is a switching element is turned on by a gate signal from the gate wiring 43. Thereby, a display voltage is applied from the source line 44 to the pixel electrode connected to the drain electrode of the TFT 50. An electric field corresponding to the display voltage is generated between the pixel electrode and the counter electrode. An alignment film (not shown) is disposed on the surface of the substrate 40.

更に、対向基板(図示せず。)が、基板40に対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板上には、カラーフィルタ、ブラックマトリクス(BM)、対向電極、及び配向膜等が配設されている。尚、対向電極は、基板40側に配置される場合もある。基板40と対向基板との間には、液晶層が狭持される。即ち、基板40と対向基板との間には、液晶が導入されている。更に、基板40と対向基板との外側の面には、偏光板、及び位相差板等が設けられている。又、液晶表示パネルの反視認側には、バックライトユニット等が配設される。   Further, a counter substrate (not shown) is disposed to face the substrate 40. The counter substrate is, for example, a color filter substrate, and is disposed on the viewing side. On the counter substrate, a color filter, a black matrix (BM), a counter electrode, an alignment film, and the like are disposed. The counter electrode may be disposed on the substrate 40 side. A liquid crystal layer is sandwiched between the substrate 40 and the counter substrate. That is, liquid crystal is introduced between the substrate 40 and the counter substrate. Furthermore, a polarizing plate, a phase difference plate, and the like are provided on the outer surfaces of the substrate 40 and the counter substrate. A backlight unit or the like is disposed on the non-viewing side of the liquid crystal display panel.

画素電極と対向電極との間の電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光の偏光状態が、液晶層によって変化する。具体的には、バックライトユニットからの光は、アレイ基板側の偏光板によって直線偏光になる。この直線偏光が液晶層を通過することによって、その偏光状態が変化する。   The liquid crystal is driven by the electric field between the pixel electrode and the counter electrode. That is, the alignment direction of the liquid crystal between the substrates changes. As a result, the polarization state of the light passing through the liquid crystal layer changes. That is, the polarization state of light that has passed through the polarizing plate and has become linearly polarized light is changed by the liquid crystal layer. Specifically, light from the backlight unit becomes linearly polarized light by the polarizing plate on the array substrate side. When the linearly polarized light passes through the liquid crystal layer, the polarization state changes.

偏光状態に応じて、対向基板側の偏光板を通過する光の光量は変化する。即ち、バックライトユニットから放射されて液晶表示パネルを透過する透過光の内、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光の光量を変化させることが出来る。つまり、画素47毎に表示電圧を変えることによって、所望の画像を表示することが出来る。   Depending on the polarization state, the amount of light passing through the polarizing plate on the counter substrate side changes. That is, the amount of light that passes through the polarizing plate on the viewing side in the transmitted light that is emitted from the backlight unit and passes through the liquid crystal display panel changes. The alignment direction of the liquid crystal changes depending on the applied display voltage. Therefore, the amount of light passing through the viewing-side polarizing plate can be changed by controlling the display voltage. That is, a desired image can be displayed by changing the display voltage for each pixel 47.

以上の記載が、本表示装置の構成及び動作の概略である。以下では、本表示装置に適用される、本発明に係る半導体装置及びその製造方法の各態様について記載する。   The above description is the outline of the configuration and operation of the display device. Below, each aspect of the semiconductor device which concerns on this invention applied to this display apparatus, and its manufacturing method is described.

(実施の形態1)
本実施の形態として、表示素子に液晶を用いる液晶表示装置用アクティブマトリックス型TFT基板を例にとって詳しく記載する。
(Embodiment 1)
As this embodiment, an active matrix TFT substrate for a liquid crystal display device using liquid crystal as a display element will be described in detail.

図2は、上記TFT基板の平面構造の一例を示す平面図であり、図3は、図2のA−A断面等の構造を示す縦断面図である。特に、図3は、TFT基板の製造工程の記載を容易にするために、図2に示すA−A断面、B−B断面及びC−C断面を示している。具体的には、図3に於いて、TFT及び画素部分を含むA−A断面(右側)に加えて、ゲート端子部4を含むB−B断面(左側)、及び、ソース端子部13を含むC−C断面(中間)が示されている。以降の記載に於いて用いる縦断面図についても、同様に複数の断面構造を示している。   FIG. 2 is a plan view showing an example of a planar structure of the TFT substrate, and FIG. 3 is a longitudinal sectional view showing a structure such as a cross section along line AA in FIG. In particular, FIG. 3 shows an AA cross section, a BB cross section, and a CC cross section shown in FIG. 2 in order to facilitate the description of the manufacturing process of the TFT substrate. Specifically, in FIG. 3, in addition to the AA cross section (right side) including the TFT and the pixel portion, the BB cross section (left side) including the gate terminal portion 4 and the source terminal portion 13 are included. A CC cross section (intermediate) is shown. Similarly, the longitudinal sectional views used in the following description show a plurality of sectional structures.

図2及び図3に於いて、透明絶縁性基板1は、ガラス又はプラスチック等から成る基板である。透明絶縁性基板1上には、メタル膜から成るゲート電極2、ゲート電極2に繋がるゲート配線3、ゲート配線3と繋がっており且つ映像の走査信号を入力するためのゲート端子部4、及び、補助容量電極5が、少なくとも形成されている。又、これら構成部分2,3,4,5の上層として、ゲート絶縁膜6が配設されている。又、Si半導体膜7は、ゲート絶縁膜6を介して下層のゲート電極2の近傍に設けられたTFTの構成要素となる。又、オーミック低抵抗Si膜8は、Siに不純物を添加して成る半導体膜である。又、ソース電極9及びドレイン電極10は共にAl合金膜から成り、それぞれオーミック低抵抗Si膜8と直接に接続されている。   2 and 3, the transparent insulating substrate 1 is a substrate made of glass or plastic. On the transparent insulating substrate 1, a gate electrode 2 made of a metal film, a gate wiring 3 connected to the gate electrode 2, a gate terminal 4 connected to the gate wiring 3 and for inputting an image scanning signal, and The auxiliary capacitance electrode 5 is formed at least. Further, a gate insulating film 6 is provided as an upper layer of these constituent parts 2, 3, 4 and 5. Further, the Si semiconductor film 7 becomes a constituent element of the TFT provided in the vicinity of the lower gate electrode 2 through the gate insulating film 6. The ohmic low resistance Si film 8 is a semiconductor film formed by adding impurities to Si. The source electrode 9 and the drain electrode 10 are both made of an Al alloy film and are directly connected to the ohmic low-resistance Si film 8 respectively.

TFTのチャネル部11は、ソース電極9とドレイン電極10とが分離され、更にオーミック低抵抗Si膜8が除去された領域に構成されている。又、ソース配線12は、ソース電極9に繋がった配線である。尚、図3に於いては、ソース電極9とソース配線12との境界は明示されていない。又、図3のソース端子部13は、ソース配線12と繋がっており、且つ、外部からの映像信号を受信して当該映像信号を、ソース配線12を介して、ソース電極9に入力する。又、図3の層間絶縁膜14は、チャネル部11を含む基板全体を覆う様に配設されている。   The channel portion 11 of the TFT is configured in a region where the source electrode 9 and the drain electrode 10 are separated and the ohmic low resistance Si film 8 is further removed. The source wiring 12 is a wiring connected to the source electrode 9. In FIG. 3, the boundary between the source electrode 9 and the source wiring 12 is not clearly shown. 3 is connected to the source wiring 12 and receives a video signal from the outside, and inputs the video signal to the source electrode 9 through the source wiring 12. Also, the interlayer insulating film 14 in FIG. 3 is disposed so as to cover the entire substrate including the channel portion 11.

図3に示す様に、複数の開口部(図3の例では3つである。)が、層間絶縁膜14に配設されている。これらの開口部の内で、画素ドレインコンタクトホール15は、下層のドレイン電極10にまで達する開口部である。又、ゲート端子部コンタクトホール16は、ゲート端子部4にまで達する開口部である。更に、ソース端子部コンタクトホール17は、ソース端子部13にまで達する開口部である。又、透過画素電極18は、画素ドレインコンタクトホール15を介してドレイン電極10と接続された透明導電膜である。又、ゲート端子パッド19は、ゲート端子部コンタクトホール16を介してゲート端子部4と接続されたパッドである。更に、ソース端子パッド20は、ソース端子部コンタクトホール17を介してソース端子部13と接続されたパッドである。   As shown in FIG. 3, a plurality of openings (three in the example of FIG. 3) are arranged in the interlayer insulating film 14. Among these openings, the pixel drain contact hole 15 is an opening reaching the lower drain electrode 10. The gate terminal contact hole 16 is an opening that reaches the gate terminal 4. Further, the source terminal contact hole 17 is an opening reaching the source terminal 13. The transmissive pixel electrode 18 is a transparent conductive film connected to the drain electrode 10 through the pixel drain contact hole 15. The gate terminal pad 19 is a pad connected to the gate terminal portion 4 through the gate terminal portion contact hole 16. Further, the source terminal pad 20 is a pad connected to the source terminal portion 13 through the source terminal portion contact hole 17.

以上の様に構成されたアクティブマトリックス型TFT基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板とを、一定の間隙(セルギャップ)を介して貼り合せ、この中に液晶を注入・封止することによって、ディスプレイ用途の電気光学表示用装置である半導体装置が製造される。   The active matrix TFT substrate configured as described above and a counter substrate provided with a color filter for color display, a counter electrode, and the like are bonded to each other with a certain gap (cell gap), and a liquid crystal is put in this. By injecting and sealing, a semiconductor device which is an electro-optical display device for display use is manufactured.

次に、本実施の形態に係るアクティブマトリックス型TFT基板の製法の手順を、図4の(A)〜(C)、及び、図5の(D)〜(E)に基づいて記載する。図4(A)に於いて、先ず、ガラス基板等の透明絶縁性基板1を洗浄液又は純水を用いて洗浄し、透明絶縁性基板1上にメタル膜を成膜する。当該メタル膜の成膜後に、第1回目のフォトリソグラフィープロセスにより上記メタル膜をパターニングして、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5を形成する。上記のメタル膜としては、電気的比抵抗の低い金属又は合金を用いることが好ましい。   Next, the procedure of the manufacturing method of the active matrix TFT substrate according to the present embodiment will be described based on (A) to (C) of FIG. 4 and (D) to (E) of FIG. In FIG. 4A, first, a transparent insulating substrate 1 such as a glass substrate is cleaned using a cleaning liquid or pure water, and a metal film is formed on the transparent insulating substrate 1. After the formation of the metal film, the metal film is patterned by a first photolithography process to form the gate electrode 2, the gate wiring 3, the gate terminal portion 4, and the auxiliary capacitance electrode 5. As the metal film, it is preferable to use a metal or alloy having a low electrical specific resistance.

好適な実施例としては、先ず、公知のアルゴン(Ar)ガス又はクリプトン(Kr)ガスを用いたスパッタリング法により、2mol%(at%)のNiを含むAlNi合金膜を約200nmの厚さで成膜する。スパッタリング条件に関しては、DC(直流)マグネトロンスパッタリング方式であって、Alに2mol%のNiを含むAlNi合金ターゲットを用い、成膜パワー密度3W/cm2、Arガス流量2.4×10-33/h(40sccm)の条件の下で、AlNi合金膜を成膜した。次に、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のリン酸+硝酸+酢酸系から成る薬液を用いて、AlNi合金膜をエッチングした。その後、フォトレジストパターンを除去することによって、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5のパターンを形成した。このとき、形成されたAlNi合金膜のNi組成は、ターゲット組成とほぼ同じの2mol%Niであった。又、比抵抗値は、成膜直後に於いては約12μΩ・cmであったが、以下に示す約300℃程度のプロセス温度を経た後には、比抵抗値は、約5μΩ・cmにまで低減されていた。この値は、一般的な従来の高融点メタルよりも低いものであり、ゲート配線の抵抗を下げることが可能である。 As a preferred embodiment, first, an AlNi alloy film containing 2 mol% (at%) Ni is formed to a thickness of about 200 nm by a sputtering method using a known argon (Ar) gas or krypton (Kr) gas. Film. Regarding sputtering conditions, it is a DC (direct current) magnetron sputtering method, using an AlNi alloy target containing 2 mol% of Ni in Al, a deposition power density of 3 W / cm 2 , and an Ar gas flow rate of 2.4 × 10 −3 m. An AlNi alloy film was formed under the condition of 3 / h (40 sccm). Next, after forming a photoresist pattern by a photolithography process, the AlNi alloy film was etched using a chemical solution of a known phosphoric acid + nitric acid + acetic acid system. Thereafter, the pattern of the gate electrode 2, the gate wiring 3, the gate terminal portion 4, and the auxiliary capacitance electrode 5 was formed by removing the photoresist pattern. At this time, the Ni composition of the formed AlNi alloy film was 2 mol% Ni which is almost the same as the target composition. The specific resistance value was about 12 μΩ · cm immediately after film formation, but after passing through the process temperature of about 300 ° C. shown below, the specific resistance value was reduced to about 5 μΩ · cm. It had been. This value is lower than that of a general conventional refractory metal, and the resistance of the gate wiring can be lowered.

続いて、図4(B)に於いて、先ず、窒化シリコン(SiN)から成るゲート絶縁膜6と、アモルファスシリコン(a−Si)から成る半導体能動膜と、不純物を添加したn型のアモルファスシリコン(n+a−Si)から成るオーミック低抵抗Si膜とを、順次に成膜する。成膜した後に、第2回目のフォトリソグラフィープロセスを行って、Si半導体能動膜(既述のSi半導体膜に該当。)7と、オーミック低抵抗Si膜8とを、TFTの構成要素となる形状にパターニング形成する。   4B, first, a gate insulating film 6 made of silicon nitride (SiN), a semiconductor active film made of amorphous silicon (a-Si), and n-type amorphous silicon doped with impurities. An ohmic low resistance Si film made of (n + a-Si) is sequentially formed. After the film formation, the second photolithography process is performed to form the Si semiconductor active film (corresponding to the Si semiconductor film described above) 7 and the ohmic low-resistance Si film 8 as the constituent elements of the TFT. And patterning.

好適な実施例として、ここでは化学的気相成膜(CVD)法を用い、約300℃の基板加熱条件下で、ゲート絶縁膜6としてSiN膜を400nm、Si半導体能動膜7としてa−Si膜を150nm、オーミック低抵抗Si膜8としてリン(P)を不純物として添加したn+a−Si膜を50nmの厚さで、順次に成膜した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いてa−Si膜とn+a−Si膜とをエッチングし、その後にフォトレジストパターンを除去して、TFTの構成要素となる半導体パターン(Si半導体能動膜7及びオーミック低抵抗Si膜8)を形成した。   As a preferred embodiment, here, a chemical vapor deposition (CVD) method is used, under a substrate heating condition of about 300 ° C., a SiN film is 400 nm as the gate insulating film 6 and a-Si is used as the Si semiconductor active film 7. An n + a-Si film having a thickness of 150 nm and an ohmic low resistance Si film 8 doped with phosphorus (P) as an impurity was sequentially formed to a thickness of 50 nm. Next, after forming a photoresist pattern by a photolithography process, the a-Si film and the n + a-Si film are etched using a dry etching method using a known fluorine-based gas, and then the photoresist pattern is removed. Then, semiconductor patterns (Si semiconductor active film 7 and ohmic low-resistance Si film 8) that are constituent elements of the TFT were formed.

引き続いて、上記半導体パターンを形成した後に、オーミック低抵抗Si膜8の表面を酸化させる。   Subsequently, after the semiconductor pattern is formed, the surface of the ohmic low resistance Si film 8 is oxidized.

好適な実施例として、ここでは、オゾン酸化法を用いて、オゾン雰囲気下でオーミック低抵抗Si膜8の表面を3分間暴露させた。その結果得られたオーミック低抵抗Si膜8の表面をXPS法で分析した結果、Si−Oの面密度が27.8%、Si−Nの面密度が0%であった。面密度というのは、XPS法で分析されるオーミック低抵抗Si膜の表面領域におけるSi−O結合、およびSi−N結合の存在比率と言い換えてもよい。この実施例の場合、オーミック低抵抗Si膜の表面近傍は、Si−O結合が27.8%、Si−N結合が0%、そしてSi−Si結合が残りの72.2%の比率で存在している酸素含有状態であることを表している。又、分光エリプソメーターで測定した結果、この酸素含有層は、10nmの厚さで形成されていることが確認出来た。   As a preferred embodiment, the surface of the ohmic low resistance Si film 8 was exposed for 3 minutes in an ozone atmosphere by using an ozone oxidation method. As a result of analyzing the surface of the resulting ohmic low resistance Si film 8 by XPS, the surface density of Si—O was 27.8% and the surface density of Si—N was 0%. The surface density may be paraphrased as the abundance ratio of Si—O bonds and Si—N bonds in the surface region of the ohmic low resistance Si film analyzed by the XPS method. In this example, near the surface of the ohmic low-resistance Si film, Si—O bonds are present at 27.8%, Si—N bonds at 0%, and Si—Si bonds at the remaining 72.2%. It represents that it is in an oxygen-containing state. Moreover, as a result of measuring with a spectroscopic ellipsometer, it was confirmed that the oxygen-containing layer was formed with a thickness of 10 nm.

本実施の形態の好適な実施例では、オゾン酸化法によって酸化含有層を形成したが、この製造方法に限定されるものではなく、酸素原子を含む雰囲気中での加熱処理、酸素原子を含むガスを用いたプラズマ処理、又は、酸素原子のイオン注入を採用しても、所望の酸素含有層が得られることを実験によって確認している。或いは、これらの処理を組み合わせて成る工程で以って、Si膜又はSiを主成分とする膜の表面の酸化処理を行っても良い。   In the preferred embodiment of the present embodiment, the oxidation-containing layer is formed by the ozone oxidation method, but the present invention is not limited to this manufacturing method, and heat treatment in an atmosphere containing oxygen atoms, gas containing oxygen atoms It has been confirmed by experiments that a desired oxygen-containing layer can be obtained even if plasma treatment using a hydrogen atom or ion implantation of oxygen atoms is employed. Alternatively, the surface of the Si film or the film containing Si as a main component may be oxidized by a process formed by combining these processes.

引き続いて、図4(C)に於いて、Al合金膜を成膜した後に、第3回目のフォトリソグラフィープロセスを行ってAl合金膜をパターニングし、ソース電極9、ドレイン電極10、ソース配線12、ソース端子部13及びTFTのチャネル部11を形成する。本工程に用いるAl合金膜としては、1)電気的比抵抗が低いこと、2)オーミック低抵抗Si膜8との良好なコンタクト特性を示すこと、及び、3)透過画素電極に用いる導電膜(以下では参照符号18で示す。)との良好なコンタクト特性(特に電気的コンタクト抵抗が低いこと。)等の利点を有する合金膜を用いることが好ましい。   Subsequently, in FIG. 4C, after forming an Al alloy film, a third photolithography process is performed to pattern the Al alloy film, and the source electrode 9, the drain electrode 10, the source wiring 12, A source terminal portion 13 and a channel portion 11 of the TFT are formed. The Al alloy film used in this step includes 1) low electrical specific resistance, 2) good contact characteristics with the ohmic low-resistance Si film 8, and 3) a conductive film used for a transmissive pixel electrode ( In the following, it is preferable to use an alloy film having advantages such as good contact characteristics (in particular, low electrical contact resistance) and the like.

好適な実施例として、ここでは、Alに2mol%のNiを添加して成るAlNi合金ターゲットを用いたDCマグネトロンスパッタリング法によって、Al−Ni合金膜を形成した。その際のスパッタリング条件については、Arガス流量2.4×10-33/h(40sccm)にN2ガスを流量3×10-43/h(5sccm)で添加させた混合ガスを用いており、成膜パワー密度3W/cm2である。この条件の下で、厚みが約200nmのAlNiN膜を形成した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した上で、公知のリン酸+硝酸+酢酸系から成る薬液を用いてAlNiN膜をエッチングし、ソース電極9、ドレイン電極10、ソース配線12及びソース端子部13のパターンを形成した。次に、ソース電極9とドレイン電極10との間のオーミック低抵抗Si膜8の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングした後に、上記のフォトレジストパターンを除去して、TFTのチャネル部11を形成した。尚、DCマグネトロンスパッタリング法に於けるスパッタリングとして、ArガスにN2ガスを添加した混合ガスの代わりに、クリプトン(Kr)ガスにN2ガスを添加した混合ガスを用いても良い。 As a preferred embodiment, here, an Al—Ni alloy film was formed by a DC magnetron sputtering method using an AlNi alloy target obtained by adding 2 mol% of Ni to Al. As for sputtering conditions at that time, a mixed gas in which N 2 gas was added at a flow rate of 3 × 10 −4 m 3 / h (5 sccm) to an Ar gas flow rate of 2.4 × 10 −3 m 3 / h (40 sccm). The film formation power density is 3 W / cm 2 . Under these conditions, an AlNiN film having a thickness of about 200 nm was formed. Next, after forming a photoresist pattern by a photolithography process, the AlNiN film is etched using a known chemical solution of phosphoric acid + nitric acid + acetic acid, and the source electrode 9, the drain electrode 10, the source wiring 12, and the source A pattern of the terminal portion 13 was formed. Next, the exposed portion of the ohmic low resistance Si film 8 between the source electrode 9 and the drain electrode 10 is etched using a known dry etching method containing a fluorine-based gas, and then the photoresist pattern is removed. Thus, the channel portion 11 of the TFT was formed. As in sputtering DC magnetron sputtering method, instead of the mixed gas obtained by adding N 2 gas to the Ar gas may be a mixed gas obtained by adding N 2 gas krypton (Kr) gas.

このAlNiN膜の組成を調べたところ、Niが2mol%、Nが5mol%含まれた合金膜と成っていた。又、その比抵抗値は、成膜直後に於いては約15μΩ・cmであったが、約300℃の温度下で熱処理を行った後には、その比抵抗値は約10μΩ・cmにまで低減されていた。この値は、一般的な従来の高融点メタルよりも低い値であり、ソース配線の抵抗を下げることが可能である。又、上記の実施例では、スパッタリングガスとしてArガスとN2ガスとの混合ガスを用いたが、Arガスの代わりに、Krガスを用いても良い。この場合には、Arガスを用いた場合よりも、膜の欠陥及び応力を減らすことが出来るため、熱処理を加えなくても、比抵抗を約10μΩ・cmにまで低減することが可能となる。又、Al膜にNを添加する場合に於いても、スパッタリング時に添加するガスはN2ガスに限られることはなく、例えば、NH3の様に、Nを含むガスであれば、Al膜中にNを添加させることが可能である。又は、予めスパッタリングターゲットにNを添加させたAlNiN合金を用いることで、AlNiN膜を形成することとしても良い。この場合には、スパッタリングガスとして、Arガス或いはKrガスに、N2又はNを含むガスを添加した混合ガスを必ずしも用いる必要性は無く、Arガス或いはKrガス単独でAlNiN膜を成膜することが可能である。 When the composition of this AlNiN film was examined, it was an alloy film containing 2 mol% Ni and 5 mol% N. The specific resistance value was about 15 μΩ · cm immediately after film formation, but after the heat treatment at a temperature of about 300 ° C., the specific resistance value was reduced to about 10 μΩ · cm. It had been. This value is lower than that of a general conventional refractory metal, and the resistance of the source wiring can be lowered. In the above embodiment, a mixed gas of Ar gas and N 2 gas is used as the sputtering gas, but Kr gas may be used instead of Ar gas. In this case, since defects and stress of the film can be reduced as compared with the case of using Ar gas, the specific resistance can be reduced to about 10 μΩ · cm without applying heat treatment. In addition, even when N is added to the Al film, the gas added at the time of sputtering is not limited to N 2 gas. For example, a gas containing N such as NH 3 can be used in the Al film. It is possible to add N. Alternatively, an AlNiN film may be formed by using an AlNiN alloy in which N is added to a sputtering target in advance. In this case, it is not always necessary to use a mixed gas in which N 2 or N-containing gas is added to Ar gas or Kr gas as a sputtering gas, and an AlNiN film is formed with Ar gas or Kr gas alone. Is possible.

続いて、図5(D)に於いて、層間絶縁膜14をパッシベーション膜として成膜した上で、第4回目のフォトリソグラフィープロセスを行って層間絶縁膜14をパターニングして、少なくともドレイン電極10の表面まで貫通する画素ドレインコンタクトホール15と、ゲート端子部4の表面まで貫通するゲート端子部コンタクトホール16と、ソース端子部13の表面まで貫通するソース端子部コンタクトホール17とを、同時に形成する。   Subsequently, in FIG. 5D, after the interlayer insulating film 14 is formed as a passivation film, the fourth photolithography process is performed to pattern the interlayer insulating film 14, so that at least the drain electrode 10 is formed. A pixel drain contact hole 15 that penetrates to the surface, a gate terminal contact hole 16 that penetrates to the surface of the gate terminal portion 4, and a source terminal contact hole 17 that penetrates to the surface of the source terminal portion 13 are formed simultaneously.

その際の好適な実施例として、ここでは、化学的気相成膜(CVD)法を用い、約250℃の基板加熱条件下で、層間絶縁膜14として、窒化シリコンSiN膜を300nmの厚さで成膜した上で、フォトリソグラフィープロセスによりフォトレジストパターンを形成し、公知のフッ素系ガスを用いたドライエッチング法を用いて層間絶縁膜14をエッチングし、その後に、上記のフォトレジストパターンを除去して、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17を形成した。   In this case, as a preferred embodiment, a silicon nitride SiN film having a thickness of 300 nm is used as the interlayer insulating film 14 under a substrate heating condition of about 250 ° C. using a chemical vapor deposition (CVD) method. Then, a photoresist pattern is formed by a photolithography process, the interlayer insulating film 14 is etched using a dry etching method using a known fluorine-based gas, and then the photoresist pattern is removed. Thus, the pixel drain contact hole 15, the gate terminal part contact hole 16, and the source terminal part contact hole 17 were formed.

最後に、図5(E)に於いて、透明導電性膜を成膜した上で、第5回目のフォトリソグラフィープロセスを行うことで上記透明導電性膜をパターニングして、画素ドレインコンタクトホール15を介して下層のドレイン電極10と電気的に接続する透過画素電極18と、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17を介してそれぞれ電気的に接続されるゲート端子パッド19及びソース端子パッド20のパターンを形成する。   Finally, in FIG. 5E, after forming a transparent conductive film, the transparent conductive film is patterned by performing a fifth photolithography process, so that the pixel drain contact hole 15 is formed. A transparent pixel electrode 18 electrically connected to the lower drain electrode 10 via the gate terminal pad 19 and the source terminal pad electrically connected via the gate terminal contact hole 16 and the source terminal contact hole 17, respectively. 20 patterns are formed.

この様にして、本実施の形態に係る液晶表示装置用途として好適に用いられるアクティブマトリックスTFT基板が完成する。   In this manner, an active matrix TFT substrate suitably used for the liquid crystal display device application according to the present embodiment is completed.

尚、完成したTFT基板に対して、約200℃〜300℃の範囲内の温度で熱処理を加えても良い。この様な熱処理によって、TFT基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、更にメタル膜の電気的比抵抗を下げることが出来るので、TFT特性を向上して安定化させることが出来る点で、当該熱処理を施すことは好ましい。   In addition, you may heat-process with the temperature within the range of about 200 to 300 degreeC with respect to the completed TFT substrate. By such heat treatment, static charges and stresses accumulated on the entire TFT substrate are removed or alleviated, and the electrical specific resistance of the metal film can be further lowered, so that the TFT characteristics can be improved and stabilized. It is preferable to perform the said heat processing at the point which can be performed.

好適な実施例として、ここでは、透明導電性膜として、酸化インジウム(In23)と酸化スズ(SnO2)とを混合したITO膜を公知のArガスを用いたスパッタリング法により100nmの厚さで成膜する。ITO膜の成膜後に、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸+硝酸を含む溶液を用いてITO膜のエッチングを行い、その後にフォトレジストパターンを除去して、透過画素電極18、ゲート端子パッド19及びソース端子パッド20を形成した。その後、TFT基板を大気中で約300℃の温度の下で30分間保持して、TFT基板の熱処理を行った。 As a preferred embodiment, here, as the transparent conductive film, an ITO film in which indium oxide (In 2 O 3 ) and tin oxide (SnO 2 ) are mixed is formed to a thickness of 100 nm by sputtering using a known Ar gas. Then, a film is formed. After the ITO film is formed, a photoresist pattern is formed using a photolithography process, and the ITO film is etched using a solution containing a known hydrochloric acid + nitric acid. Electrode 18, gate terminal pad 19 and source terminal pad 20 were formed. Thereafter, the TFT substrate was held in the atmosphere at a temperature of about 300 ° C. for 30 minutes to heat-treat the TFT substrate.

この様にして完成されたTFTアレイ基板に於いては、Siを主成分とする膜と、Al合金膜から成るソース電極9及びドレイン電極10とが、直接に接続されている。具体的には、Siを主成分とするオーミック低抵抗Si膜8と、ソース電極9及びドレイン電極10としてのAl合金膜とを、高融点金属材料から成る高融点バリアメタル層を介さずに、直接に接続させて形成した。ここで、本明細書に於いて、「Siを主成分とする膜」とは、Si膜、又は、Siを主成分、即ち、Siの含有割合が最も多い膜をいう。又、「界面近傍或いは接続界面近傍」とは、膜の厚さ等の個々の条件にもよるが、少なくとも膜厚の半分より境界面寄りの領域をいう。又、Siを主成分とする膜と、Al合金膜との接続は、Siを主成分とする膜の表面の少なくとも一部分と、Al合金膜の少なくとも一部分とが接続している状態であれば良い。   In the TFT array substrate completed in this way, a film containing Si as a main component and a source electrode 9 and a drain electrode 10 made of an Al alloy film are directly connected. Specifically, the ohmic low-resistance Si film 8 mainly composed of Si and the Al alloy film as the source electrode 9 and the drain electrode 10 are not interposed through the refractory barrier metal layer made of a refractory metal material. Formed by direct connection. Here, in the present specification, the “film containing Si as a main component” refers to a Si film or a film containing Si as a main component, that is, the Si content ratio being the highest. The term “near the interface or near the connection interface” refers to a region closer to the boundary surface than at least half of the film thickness, depending on individual conditions such as the film thickness. Further, the connection between the film containing Si as a main component and the Al alloy film may be in a state where at least a part of the surface of the film containing Si as a main component and at least a part of the Al alloy film are connected. .

本実施の形態に係るTFTアレイ基板は、高融点金属材料より成るバリアメタル層を備えていないにも拘らず、従来の高融点金属材料をバリアメタル層として用いた場合と同様のTFT特性を示した。これは、Al−Ni合金膜にNを添加したことにより(AlNiNの合金膜の形成。)、Al原子とSi原子との接合界面にNi含有層が存在してAl原子とSi原子との相互拡散反応が抑制されて発生せず、更に、オーミック低抵抗Si膜8の表面の酸化処理により形成されたSi原子と結合されたO原子の存在の下でAl−Ni合金膜とSi膜とが直接に接合されたことによってAl−Ni合金膜とSi膜との接合界面にO原子を含有させることが出来たことによって、Ni原子とSi原子との相互拡散反応が抑制されて発生しなかったためである。しかも、TFTアレイ基板の熱処理温度を300℃まで上げた場合に於いても、AlNiN合金膜とSi膜との接続界面での拡散反応は認められず、TFT特性も劣化することもなかった。従って、本実施の形態のTFTアレイ基板は、充分な耐熱性を有していることが確認された。   Although the TFT array substrate according to the present embodiment does not include a barrier metal layer made of a refractory metal material, it exhibits the same TFT characteristics as when a conventional refractory metal material is used as a barrier metal layer. It was. This is because, by adding N to the Al—Ni alloy film (formation of an AlNiN alloy film), a Ni-containing layer exists at the bonding interface between Al atoms and Si atoms, and the mutual interaction between Al atoms and Si atoms occurs. The diffusion reaction is suppressed and does not occur, and the Al—Ni alloy film and the Si film are formed in the presence of O atoms combined with Si atoms formed by the oxidation treatment of the surface of the ohmic low resistance Si film 8. Since the direct bonding has allowed O atoms to be contained in the bonding interface between the Al—Ni alloy film and the Si film, the interdiffusion reaction between the Ni atoms and the Si atoms was suppressed and did not occur. It is. Moreover, even when the heat treatment temperature of the TFT array substrate was raised to 300 ° C., no diffusion reaction was observed at the connection interface between the AlNiN alloy film and the Si film, and the TFT characteristics were not deteriorated. Therefore, it was confirmed that the TFT array substrate of the present embodiment has sufficient heat resistance.

(実施の形態2)
本実施の形態に於いては、表示素子に液晶を用いる液晶表示装置用のアクティブマトリックス型TFT基板であるが、実施の形態1とは異なる構成を有する一例を、以下に記載する。
(Embodiment 2)
In this embodiment mode, an active matrix TFT substrate for a liquid crystal display device using liquid crystal as a display element is described. An example having a configuration different from that of Embodiment Mode 1 is described below.

図6は、その平面構造を示す平面図であり、図7は、図6のA−A断面等の構造を示す縦断面図である。実施の形態1が、バックライトユニットから放射されて液晶へと導入される光を全て透過させて表示を行う全透過型ディスプレイ用に関するのに対して、本実施の形態は、ドレイン電極の一部が光を反射させて表示を行う反射画素電極を兼ねた半透過型若しくは部分反射型ディスプレイ用に関する。従って、ソース電極及びドレイン電極は、Si膜との界面拡散反応防止に加えて、高い表面反射率特性を備えている必要性がある。   FIG. 6 is a plan view showing the planar structure, and FIG. 7 is a longitudinal sectional view showing the structure such as the AA section of FIG. While the first embodiment relates to an all-transmissive display that performs display by transmitting all the light emitted from the backlight unit and introduced into the liquid crystal, this embodiment is a part of the drain electrode. Relates to a transflective or partially reflective display which also serves as a reflective pixel electrode for reflecting light. Therefore, the source electrode and the drain electrode need to have high surface reflectance characteristics in addition to preventing the interface diffusion reaction with the Si film.

図6又は図7に於いて、図2及び図3と同じ参照符号を付した構成要素は同様であるため、その様な構成要素の記載を省略する。ソース電極9及びドレイン電極10は、それぞれAl合金膜から成り、共にオーミック低抵抗Si膜8と直接に接続されている。TFTのチャネル部11は、ソース電極9とドレイン電極10とが分離され、更にソース電極9とドレイン電極10間のオーミック低抵抗Si膜8の部分が除去された領域に構成されている。ソース配線12はソース電極9に繋がった配線であり、ソース端子部13はソース配線12と繋がっており且つ外部から映像信号を入力する。尚、図7に於いては、ソース電極9とソース配線12との境界を明示していない。又、反射画素電極21はドレイン電極10から延在して形成される電極である。反射画素電極21の表面の反射率が高い程に、明るく高品質の表示特性が得られる。従って、ソース電極9、ドレイン電極10、反射画素電極21、ソース配線12及びソース端子部13の各々を形成するAl合金膜は、下層のオーミック低抵抗Si膜8との良好なコンタクト特性を有する第1Al合金膜と、当該第1Al合金膜の上層に配設され且つ高い反射率を有する第2Al合金膜との、少なくとも二層膜で構成されている。具体的には、第1Al合金膜は、参照符号9a,10a,12a,13a,21aで示される電極又は配線であり、第2Al合金膜は、参照符号9b,10b,12b,13b,21bで示される電極又は配線である。   In FIG. 6 or FIG. 7, the components having the same reference numerals as those in FIG. 2 and FIG. 3 are the same, and thus the description of such components is omitted. The source electrode 9 and the drain electrode 10 are each made of an Al alloy film, and are both directly connected to the ohmic low resistance Si film 8. The channel portion 11 of the TFT is configured in a region where the source electrode 9 and the drain electrode 10 are separated, and the ohmic low-resistance Si film 8 portion between the source electrode 9 and the drain electrode 10 is removed. The source wiring 12 is a wiring connected to the source electrode 9, and the source terminal portion 13 is connected to the source wiring 12 and inputs a video signal from the outside. In FIG. 7, the boundary between the source electrode 9 and the source wiring 12 is not clearly shown. The reflective pixel electrode 21 is an electrode formed extending from the drain electrode 10. The higher the reflectance of the surface of the reflective pixel electrode 21, the brighter and higher quality display characteristics can be obtained. Therefore, the Al alloy film forming each of the source electrode 9, the drain electrode 10, the reflective pixel electrode 21, the source wiring 12, and the source terminal portion 13 has good contact characteristics with the lower ohmic low-resistance Si film 8. It is composed of at least a two-layer film of a 1Al alloy film and a second Al alloy film disposed on the first Al alloy film and having a high reflectance. Specifically, the first Al alloy film is an electrode or wiring indicated by reference numerals 9a, 10a, 12a, 13a, and 21a, and the second Al alloy film is indicated by reference numerals 9b, 10b, 12b, 13b, and 21b. Electrode or wiring.

図7に示す様に、複数個の開口部(図7では3個。)が、層間絶縁膜14に設けられている。それらの内で、画素ドレインコンタクトホール15は、下層のドレイン電極10を兼ねる反射画素電極21にまで達する開口部である。ゲート端子部コンタクトホール16は、ゲート端子部4にまで達する開口部である。ソース端子部コンタクトホール17は、ソース端子部13にまで達する開口部である。   As shown in FIG. 7, a plurality of openings (three in FIG. 7) are provided in the interlayer insulating film 14. Among them, the pixel drain contact hole 15 is an opening that reaches the reflective pixel electrode 21 that also serves as the drain electrode 10 in the lower layer. The gate terminal contact hole 16 is an opening that reaches the gate terminal 4. The source terminal contact hole 17 is an opening that reaches the source terminal 13.

又、透過画素電極18は、画素ドレインコンタクトホール15を介して、反射画素電極21と接続された透明導電膜から成る。   The transmissive pixel electrode 18 is made of a transparent conductive film connected to the reflective pixel electrode 21 through the pixel drain contact hole 15.

又、ゲート端子パッド19は、ゲート端子部コンタクトホール16を介して、ゲート端子部4と接続されたパッドである。ソース端子パッド20は、ソース端子部コンタクトホール17を介して、ソース端子部13と接続されたパッドである。   The gate terminal pad 19 is a pad connected to the gate terminal portion 4 via the gate terminal portion contact hole 16. The source terminal pad 20 is a pad connected to the source terminal unit 13 through the source terminal unit contact hole 17.

以上の様な構成を備えるアクティブマトリックス型TFT基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板(図示せず。)とを、一定の間隙(セルギャップ)を介して貼り合せ、この中に液晶を注入・封止することによって、ディスプレイ用途の電気光学表示用装置である半導体装置が製造される。   The active matrix TFT substrate having the above configuration is bonded to a counter substrate (not shown) including a color filter for color display, a counter electrode, and the like via a certain gap (cell gap). By injecting and sealing the liquid crystal in this, a semiconductor device which is an electro-optical display device for display use is manufactured.

次に、本実施の形態に係るアクティブマトリックス型TFT基板の製法手順を、図8の(A)〜(C)及び図9の(D)〜(E)に基づいて、記載する。   Next, the manufacturing procedure of the active matrix TFT substrate according to the present embodiment will be described based on FIGS. 8A to 8C and FIGS. 9D to 9E.

図8(A)に於いて、先ず、ガラス基板等の透明絶縁性基板1を洗浄液又は純水を用いて洗浄し、透明絶縁性基板1上にメタル膜を成膜した後に、第1回目のフォトリソグラフィープロセスにより上記メタル膜をパターニングすることで、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5を各々形成する。上記メタル膜としては、電気的比抵抗の低い金属又は合金を用いることが好ましい。   In FIG. 8A, first, the transparent insulating substrate 1 such as a glass substrate is cleaned using a cleaning liquid or pure water, and a metal film is formed on the transparent insulating substrate 1. By patterning the metal film by a photolithography process, the gate electrode 2, the gate wiring 3, the gate terminal portion 4 and the auxiliary capacitance electrode 5 are formed. As the metal film, it is preferable to use a metal or alloy having a low electrical specific resistance.

好適な実施例として、ここでは、先ず、公知のArガス又はKrガスを用いたスパッタリング法によって、1mol%のNiを含むAlNi合金膜を、約200nmの厚さで成膜する。スパッタリング条件に関しては、DCマグネトロンスパッタリング方式を用い、Alに1mol%のNiを含むAlNi合金ターゲットを用い、成膜パワー密度3W/cm2、Arガス流量2.4×10-33/h(40sccm)の条件の下で、AlNi合金膜を成膜した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した後に、公知のリン酸+硝酸+酢酸系から成る薬液を用いて、AlNi合金膜をエッチングした。その後、上記フォトレジストパターンを除去することによって、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5のパターンを形成した。このとき、形成されたAlNi合金膜のNi組成は、ターゲット組成とほぼ同じの1mol%Niであった。又、比抵抗値は、成膜直後に於いては約8μΩ・cmであったが、約300℃程度の熱処理を行うことにより、比抵抗値を約4μΩ・cmにまで低減させることが可能である。この値は一般的な従来の高融点メタルよりも低い値であり、ゲート配線3の抵抗を下げる効果がある。 As a preferred embodiment, first, an AlNi alloy film containing 1 mol% of Ni is formed with a thickness of about 200 nm by a known sputtering method using Ar gas or Kr gas. Regarding sputtering conditions, a DC magnetron sputtering method was used, an AlNi alloy target containing 1 mol% of Ni in Al, a film formation power density of 3 W / cm 2 , an Ar gas flow rate of 2.4 × 10 −3 m 3 / h ( An AlNi alloy film was formed under the condition of 40 sccm). Next, after forming a photoresist pattern by a photolithography process, the AlNi alloy film was etched using a chemical solution of a known phosphoric acid + nitric acid + acetic acid system. Then, the pattern of the gate electrode 2, the gate wiring 3, the gate terminal portion 4, and the auxiliary capacitance electrode 5 was formed by removing the photoresist pattern. At this time, the Ni composition of the formed AlNi alloy film was 1 mol% Ni which is almost the same as the target composition. In addition, the specific resistance value was about 8 μΩ · cm immediately after the film formation, but it is possible to reduce the specific resistance value to about 4 μΩ · cm by performing a heat treatment at about 300 ° C. is there. This value is lower than that of a general conventional refractory metal, and has an effect of reducing the resistance of the gate wiring 3.

次に、図8(B)に於いて、先ず、窒化シリコン(SiN)から成るゲート絶縁膜6と、アモルファスシリコン(a−Si)から成るSi半導体能動膜7と、不純物を添加したn型のアモルファスシリコン(n+a−Si)から成るオーミック低抵抗Si膜8とを、順次に成膜する。成膜後に、第2回目のフォトリソグラフィープロセスによって、半導体能動膜7と、オーミック低抵抗Si膜8とを、TFTの構成要素となる形状にパターニング形成する。   Next, in FIG. 8B, first, a gate insulating film 6 made of silicon nitride (SiN), a Si semiconductor active film 7 made of amorphous silicon (a-Si), and an n-type doped with impurities. An ohmic low resistance Si film 8 made of amorphous silicon (n + a-Si) is sequentially formed. After the film formation, the semiconductor active film 7 and the ohmic low-resistance Si film 8 are patterned and formed into a shape serving as a component of the TFT by a second photolithography process.

好適な実施例として、ここでは、化学的気相成膜(CVD)法を用い、約250℃の基板加熱条件下で、ゲート絶縁膜6としてSiN膜を400nm、半導体能動膜7としてa−Si膜を150nm、オーミック低抵抗Si膜8としてリン(P)を不純物として添加したn+a−Si膜を50nmの厚さで、順次に成膜した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いてa−Si膜とn+a−Si膜とをエッチングし、上記フォトレジストパターンを除去して、TFTの構成要素となる半導体パターン(半導体能動膜7及びオーミック低抵抗Si膜8)を形成した。   As a preferred embodiment, here, a chemical vapor deposition (CVD) method is used, under a substrate heating condition of about 250 ° C., a SiN film is 400 nm as the gate insulating film 6, and a-Si is used as the semiconductor active film 7. An n + a-Si film having a thickness of 150 nm and an ohmic low resistance Si film 8 doped with phosphorus (P) as an impurity was sequentially formed to a thickness of 50 nm. Next, after forming a photoresist pattern by a photolithography process, the a-Si film and the n + a-Si film are etched using a known dry etching method using a fluorine-based gas to remove the photoresist pattern. Thus, semiconductor patterns (semiconductor active film 7 and ohmic low-resistance Si film 8), which are constituent elements of the TFT, were formed.

引き続いて、上記半導体パターンを形成した後に、オーミック低抵抗Si膜8の表面を酸化させる。   Subsequently, after the semiconductor pattern is formed, the surface of the ohmic low resistance Si film 8 is oxidized.

好適な実施例として、ここでは、オゾン酸化法を用い、オゾン雰囲気下で3分間暴露させた。オーミック低抵抗Si膜8の表面をXPS法で分析した結果、Si−Oの面密度が27.8%、Si−Nの面密度が0%であった。又、分光エリプソメーターで測定した結果、厚さ10nmの酸素含有層が形成されていることが確認出来た。   As a preferred example, an ozone oxidation method was used here, and the exposure was performed for 3 minutes in an ozone atmosphere. As a result of analyzing the surface of the ohmic low resistance Si film 8 by the XPS method, the surface density of Si—O was 27.8%, and the surface density of Si—N was 0%. Moreover, as a result of measuring with a spectroscopic ellipsometer, it was confirmed that an oxygen-containing layer having a thickness of 10 nm was formed.

本実施の形態では、オゾン酸化法によって酸化含有層を形成したが、この方法に限定される訳はなく、その他の方法として、酸素原子を含む雰囲気中での加熱処理、酸素原子を含むガスを用いたプラズマ処理、又は、酸素原子のイオン注入を採用しても、所望の酸素含有層が得られることを実験によって確認している。或いは、これらの処理を組み合わせて成る工程で以って、Si膜又はSiを主成分とする膜の表面の酸化処理を行っても良い。   In this embodiment, the oxidation-containing layer is formed by the ozone oxidation method. However, the present invention is not limited to this method, and other methods include heat treatment in an atmosphere containing oxygen atoms, and gas containing oxygen atoms. It has been confirmed by experiments that a desired oxygen-containing layer can be obtained even if the plasma treatment used or ion implantation of oxygen atoms is employed. Alternatively, the surface of the Si film or the film containing Si as a main component may be oxidized by a process formed by combining these processes.

次に、図8(C)に於いて、Al合金膜を成膜した上で、第3回目のフォトリソグラフィープロセスを行って上記Al合金膜をパターニングすることで、ソース電極9、ドレイン電極10、ソース配線12、ソース端子部13及びTFTのチャネル部11を形成する。本工程に用いるAl合金膜としては、1)電気的比抵抗が低い利点、2)オーミック低抵抗Si膜8との良好なコンタクト特性を示す利点、及び、3)透過画素電極18に用いる導電膜(以下では参照符号18で示す。)との良好なコンタクト特性(特に電気的コンタクト抵抗が低いこと。)を示す利点に加えて、4)高い光反射率等の利点を有する合金膜を用いることが好ましい。   Next, in FIG. 8C, after forming an Al alloy film, a third photolithography process is performed to pattern the Al alloy film, whereby the source electrode 9, the drain electrode 10, A source wiring 12, a source terminal portion 13, and a TFT channel portion 11 are formed. As the Al alloy film used in this step, 1) the advantage of low electrical specific resistance, 2) the advantage of showing good contact characteristics with the ohmic low resistance Si film 8, and 3) the conductive film used for the transmissive pixel electrode 18 4) Use of an alloy film having advantages such as high light reflectivity, in addition to the advantage of showing good contact characteristics (in particular, low electrical contact resistance). Is preferred.

好適な実施例として、ここでは、Alに2mol%のNiを添加したAlNi合金ターゲットを用いたDCマグネトロンスパッタリング法を用いることで、Al合金膜を形成した。スパッタリング条件に関しては、Arガス流量2.4×10-33/h(40sccm)にN2ガスを流量1.2×10-33/h(20sccm)で添加させた混合ガスを用い、成膜パワー密度3W/cm2であり、この条件下に於いて、厚みが約50nmのAlNiN膜を形成した。次に、N2ガスの添加を中止(流量0m3/h)し、Arガスのみを用い、成膜パワー密度3W/cm2で以って、Nが添加されていない約200nm厚みのAlNi膜を、上記AlNiN膜の上面上に形成した。次に、フォトリソグラフィープロセスによってフォトレジストパターンを形成した上で、公知のリン酸+硝酸+酢酸系から成る薬液を用いて、上層AlNi/下層AlNiNの二層膜を一括エッチングし、ソース電極9b/9a、ドレイン電極10b/10a、ソース配線12b/12a、ソース端子部13b/13a及び反射画素電極21b/21aのパターンを形成した。その上で、ソース電極9b/9aとドレイン電極10b/10a間のオーミック低抵抗Si膜8の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングした後に、上記フォトレジストパターンを除去して、TFTのチャネル部11を形成した。尚、DCマグネトロンスパッタリング法に於けるスパッタリングガスとして、KrガスにN原子を含むガスを添加して成る混合ガスを用いても良い。 As a preferred embodiment, here, an Al alloy film was formed by using a DC magnetron sputtering method using an AlNi alloy target in which 2 mol% of Ni was added to Al. Regarding sputtering conditions, a mixed gas in which N 2 gas was added at a flow rate of 1.2 × 10 −3 m 3 / h (20 sccm) to an Ar gas flow rate of 2.4 × 10 −3 m 3 / h (40 sccm) was used. The film forming power density was 3 W / cm 2 , and an AlNiN film having a thickness of about 50 nm was formed under these conditions. Next, the addition of N 2 gas is stopped (flow rate: 0 m 3 / h), only Ar gas is used, and an AlNi film having a film forming power density of 3 W / cm 2 and no N is added. Was formed on the upper surface of the AlNiN film. Next, after forming a photoresist pattern by a photolithography process, the upper-layer AlNi / lower-layer AlNiN bilayer film is collectively etched using a known chemical solution of phosphoric acid + nitric acid + acetic acid to form the source electrode 9b / 9a, drain electrode 10b / 10a, source wiring 12b / 12a, source terminal portion 13b / 13a, and reflective pixel electrode 21b / 21a were formed. Then, the exposed portion of the ohmic low resistance Si film 8 between the source electrode 9b / 9a and the drain electrode 10b / 10a is etched using a known dry etching method containing a fluorine-based gas, and then the photoresist pattern is formed. The TFT channel portion 11 was formed by removing the TFT. Note that a mixed gas obtained by adding a gas containing N atoms to Kr gas may be used as a sputtering gas in the DC magnetron sputtering method.

上記の二層膜の内の下層AlNiN膜の組成を調べたところ、Niが2mol%、Nが20mol%含まれた合金膜となっていた。その比抵抗値は、成膜直後に於いては約55μΩ・cmであるが、約300℃の温度下に於いて熱処理を行った後に於いては、その比抵抗値は約50μΩ・cmであった。この値は、一般的な従来の高融点メタルと比べて同等以上であり、低抵抗の効果はない。しかしながら、上層のAlNi膜に関しては、Ni組成2mol%であり、その比抵抗値は成膜直後に於いては約8μΩ・cm、約300℃程度の温度下での熱処理後に於いては約4μΩ・cmであった。従って、上層AlNi/下層AlNiNの二層膜を形成することにより、従来の高融点メタルを用いた場合と比べて、ソース配線12の抵抗を下げることが可能である。又、波長550nmの光で以って測定した光の反射率値も、下層AlNiN膜では70%であったが、上層AlNi膜では93%であり、上記二層膜は、純Alと同等の高い光反射率値を有していた。この様に、Al合金膜を少なくとも二層以上の積層膜で形成する場合には、Si膜又はSiを主成分とする膜との界面拡散反応を防止する機能と、低い比抵抗値及び高い光反射率値の機能とを切り分けて、それぞれに特性を最適化したAl合金膜を組み合わせてソース電極9及びドレイン電極10等を構成することが出来る。よって、本実施の形態に係る半導体装置に求められる性能をより効果的に発揮させることが可能となり、Al合金膜を少なくとも二層以上の積層膜で形成することは好ましいと言える。   When the composition of the lower AlNiN film in the above two-layer film was examined, it was an alloy film containing 2 mol% Ni and 20 mol% N. The specific resistance value is about 55 μΩ · cm immediately after the film formation, but after the heat treatment at a temperature of about 300 ° C., the specific resistance value is about 50 μΩ · cm. It was. This value is equal to or higher than that of a general conventional refractory metal, and there is no effect of low resistance. However, the upper AlNi film has a Ni composition of 2 mol%, and its specific resistance is about 8 μΩ · cm immediately after the film formation, and about 4 μΩ · cm after the heat treatment at a temperature of about 300 ° C. cm. Therefore, by forming a two-layer film of upper layer AlNi / lower layer AlNiN, it is possible to reduce the resistance of the source wiring 12 as compared with the case of using a conventional refractory metal. Also, the reflectance value of light measured with light having a wavelength of 550 nm was 70% in the lower AlNiN film, but 93% in the upper AlNi film, and the two-layer film was equivalent to pure Al. It had a high light reflectance value. In this way, when the Al alloy film is formed of a laminated film of at least two layers, the function of preventing the interfacial diffusion reaction with the Si film or a film containing Si as a main component, a low specific resistance value, and a high light The source electrode 9 and the drain electrode 10 and the like can be configured by separating the function of the reflectance value and combining Al alloy films each having optimized characteristics. Therefore, the performance required for the semiconductor device according to this embodiment can be exhibited more effectively, and it can be said that it is preferable to form the Al alloy film with a laminated film of at least two layers.

尚、上記実施例に於いては、スパッタリングガスとして、ArガスとN2ガスとの混合ガスを用いて下層のAlNiN膜を成膜した後に、スパッタリングガスをArガスのみに切り替えて上層のAlNi膜を成膜することとしているが、例えば、ArガスとN2ガスとの混合ガスを用いて下層のAlNiN膜の成膜を開始し、スパッタリングの時間の進行と共に、徐々にN2ガスの添加量を減らしていくこととしても良い。この場合には、スパッタリング処理を中断すること無く連続的にAl合金膜を成膜することが出来るので、Al合金膜形成の処理時間を短縮することが可能である。又、スパッタリングガスとしてArガスとN2ガスとの混合ガスを用いたが、Arガスの代わりにKrガスを用いても良い。 In the above embodiment, the lower AlNiN film is formed using a mixed gas of Ar gas and N 2 gas as the sputtering gas, and then the upper AlNi film is switched by switching the sputtering gas to only Ar gas. For example, a lower AlNiN film is formed using a mixed gas of Ar gas and N 2 gas, and the amount of N 2 gas added gradually with the progress of sputtering time. It is also possible to reduce the amount. In this case, since the Al alloy film can be continuously formed without interrupting the sputtering process, the processing time for forming the Al alloy film can be shortened. Further, although a mixed gas of Ar gas and N 2 gas is used as the sputtering gas, Kr gas may be used instead of Ar gas.

この様にして成膜されたAl合金膜に於いても、当該Al合金膜の下層に位置するオーミック低抵抗Si膜8との界面近傍にはNiとNが存在しているので、このNiとNとが相互拡散反応を防止することが出来、しかも、膜全体の比抵抗値を低減させることが出来ると共に、純Al膜と同等の高い光反射率値を得ることが可能である。   Even in the Al alloy film thus formed, Ni and N exist in the vicinity of the interface with the ohmic low-resistance Si film 8 located in the lower layer of the Al alloy film. N can prevent a mutual diffusion reaction, can reduce the specific resistance value of the entire film, and can obtain a high light reflectance value equivalent to that of a pure Al film.

次に、図9(D)に於いて、層間絶縁膜14をパッシベーション膜として成膜した上で、第4回目のフォトリソグラフィープロセスにより層間絶縁膜14をパターニングして、少なくともドレイン電極10b(反射画素電極21b)の表面まで貫通する画素ドレインコンタクトホール15と、ゲート端子部4の表面まで貫通するゲート端子部コンタクトホール16と、ソース端子部13bの表面まで貫通するソース端子部コンタクトホール17とを、同時に形成する。   Next, in FIG. 9D, after the interlayer insulating film 14 is formed as a passivation film, the interlayer insulating film 14 is patterned by a fourth photolithography process, and at least the drain electrode 10b (reflective pixel) is formed. A pixel drain contact hole 15 that penetrates to the surface of the electrode 21b), a gate terminal contact hole 16 that penetrates to the surface of the gate terminal part 4, and a source terminal contact hole 17 that penetrates to the surface of the source terminal part 13b. Form at the same time.

好適な実施例として、ここでは、化学的気相成膜(CVD)法を用い、約300℃の温度の基板加熱条件下で、層間絶縁膜として、窒化シリコンSiN膜を300nmの厚さで成膜した。その上で、フォトリソグラフィープロセスによりフォトレジストパターンを形成して、公知のフッ素系ガスを用いたドライエッチング法を用いることで窒化シリコンSiN膜をエッチングし、その後に上記フォトレジストパターンを除去して、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17を形成した。   As a preferred embodiment, here, a chemical vapor deposition (CVD) method is used, and a silicon nitride SiN film having a thickness of 300 nm is formed as an interlayer insulating film under substrate heating conditions at a temperature of about 300 ° C. Filmed. Then, a photoresist pattern is formed by a photolithography process, the silicon nitride SiN film is etched by using a dry etching method using a known fluorine-based gas, and then the photoresist pattern is removed, A pixel drain contact hole 15, a gate terminal contact hole 16, and a source terminal contact hole 17 were formed.

最後に、図9(E)に於いて、透明導電性膜を成膜した上で、第5回目のフォトリソグラフィープロセスを行って上記透明導電性膜をパターニングすることで、画素ドレインコンタクトホール15を介して上層のドレイン電極10b(反射画素電極21b)と電気的に接続する透過画素電極18と、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17を介してそれぞれ電気的に接続されるゲート端子パッド19及びソース端子パッド20のパターンを形成する。これにより、本実施の形態に係る液晶表示装置用途として好適に用いられるアクティブマトリックスTFT基板が完成する。   Finally, in FIG. 9E, after forming a transparent conductive film, a fifth photolithography process is performed to pattern the transparent conductive film, thereby forming the pixel drain contact hole 15. A transmissive pixel electrode 18 electrically connected to the upper drain electrode 10b (reflective pixel electrode 21b) through the gate terminal and a gate terminal electrically connected through the gate terminal contact hole 16 and the source terminal contact hole 17, respectively. A pattern of pads 19 and source terminal pads 20 is formed. Thus, an active matrix TFT substrate that is suitably used as a liquid crystal display device according to the present embodiment is completed.

尚、完成したTFT基板に対して、約200℃〜300℃の範囲内の温度下に於いて熱処理を加えても良い。この熱処理によって、TFT基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、更にメタル膜の電気的比抵抗を下げることが出来る。従って、当該熱処理は、TFT特性を向上して安定化させることができる点で好ましい。   In addition, you may heat-process with respect to the completed TFT substrate in the temperature within the range of about 200 to 300 degreeC. By this heat treatment, static charges and stress accumulated in the entire TFT substrate are removed or alleviated, and the electrical resistivity of the metal film can be further reduced. Therefore, the heat treatment is preferable in that the TFT characteristics can be improved and stabilized.

好適な実施例として、ここでは、透明導電性膜として、酸化インジウム(In23)と酸化スズ(SnO2)とを混合したITO膜を、公知のArガスを用いたスパッタリング法により100nmの厚さで成膜した上で、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸+硝酸を含む溶液を用いてITO膜をエッチングし、その後に上記フォトレジストパターンを除去して、透過画素電極18、ゲート端子パッド19及びソース端子パッド20を形成した。その後、TFT基板を、大気中で、約300℃の温度下に30分間保持して、TFT基板の熱処理を行った。 As a preferred embodiment, here, an ITO film in which indium oxide (In 2 O 3 ) and tin oxide (SnO 2 ) are mixed as a transparent conductive film is formed to a thickness of 100 nm by sputtering using a known Ar gas. After forming a film with a thickness, a photoresist pattern is formed using a photolithography process, the ITO film is etched using a solution containing a known hydrochloric acid + nitric acid, and then the photoresist pattern is removed. A transmissive pixel electrode 18, a gate terminal pad 19, and a source terminal pad 20 were formed. Thereafter, the TFT substrate was held in the atmosphere at a temperature of about 300 ° C. for 30 minutes to heat-treat the TFT substrate.

この様にして完成されたTFTアレイ基板は、Siを主成分とするオーミック低抵抗Si膜8と、高融点金属材料から成るバリアメタル層を介さずに直接にオーミック低抵抗Si膜8に接続されているAlNiN合金膜から成るソース電極9及びドレイン電極10とを有する。従来技術の様に高融点バリアメタル層を介在させることを行わずに、AlNiN合金膜を直接にオーミック低抵抗Si膜8に接続させているにも拘らず、1)Al−Ni合金膜の接続界面近傍にN原子を添加させたことにより、Al原子とSi原子との接合界面にはNi含有層が存在するためにAl原子とSi原子との相互拡散反応が発生せず、2)更に、オーミック低抵抗Si膜8の表面の酸化処理を通じて、Al−Ni合金膜とSi膜8との接合界面にO原子を含有させていることによって、Ni原子とSi原子との相互拡散反応が発生することは無く、従来の高融点バリアメタルを介在させた場合と同等のTFT特性が得られた。   The TFT array substrate thus completed is directly connected to the ohmic low-resistance Si film 8 without going through the ohmic low-resistance Si film 8 mainly composed of Si and the barrier metal layer made of a refractory metal material. A source electrode 9 and a drain electrode 10 made of an AlNiN alloy film. Although the AlNiN alloy film is directly connected to the ohmic low resistance Si film 8 without interposing a refractory barrier metal layer as in the prior art, 1) connection of the Al—Ni alloy film By adding N atoms in the vicinity of the interface, a Ni-containing layer exists at the bonding interface between Al atoms and Si atoms, so that no interdiffusion reaction between Al atoms and Si atoms occurs. 2) Through the oxidation treatment of the surface of the ohmic low-resistance Si film 8, the interdiffusion reaction between the Ni atoms and the Si atoms occurs due to the inclusion of O atoms at the bonding interface between the Al—Ni alloy film and the Si film 8. In other words, TFT characteristics equivalent to those obtained when a conventional refractory barrier metal was interposed were obtained.

又、TFTアレイ基板の熱処理温度を300℃にまで上げた場合に於いても、ソース電極9及びドレイン電極10を成すAlNiN合金膜とSi膜8との接続界面に於ける相互拡散反応は認められず、TFT特性も劣化することは無く、本TFTアレイ基板は充分な耐熱性を有していることが確認された。   Even when the heat treatment temperature of the TFT array substrate is increased to 300 ° C., the mutual diffusion reaction at the connection interface between the AlNiN alloy film forming the source electrode 9 and the drain electrode 10 and the Si film 8 is recognized. In addition, the TFT characteristics were not deteriorated, and it was confirmed that the TFT array substrate has sufficient heat resistance.

更に、上記接続界面とは反対側のAl合金膜の表面にはNを添加しないAlNi膜を上層のAl合金膜としたので、反射画素電極21(21b/21a)の光反射率が高く、明るく高品位の半透過型ディスプレイを得ることが出来る。   Furthermore, since the upper Al alloy film is an AlNi film without adding N on the surface of the Al alloy film opposite to the connection interface, the light reflectance of the reflective pixel electrode 21 (21b / 21a) is high and bright. A high-quality transflective display can be obtained.

更に、ゲート配線3に加えてソース配線12も低抵抗のAl合金膜のみで形成することが可能となるので、配線の高抵抗化に起因する信号遅延等による表示ムラ及び表示不良の無い良好な表示品質の大型ディスプレイ又は小型高精細ディスプレイを効率良く低コストで生産することが可能となる。   Furthermore, since the source wiring 12 can be formed only of the low resistance Al alloy film in addition to the gate wiring 3, it is excellent in that there is no display unevenness and display defect due to signal delay due to the high resistance of the wiring. A large display or a small high-definition display with display quality can be efficiently produced at low cost.

(実施の形態1及び2の変形例)
(1)実施の形態1及び2に於いては、透過画素電極18及び各端子パッド19,20を形成する透明導電性膜として、ITO(酸化インジウム+酸化スズ)膜を用いているが、これに限定されることはない。即ち、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、又は、これらを混合させたものを、透明導電性膜の材料として用いても良い。例えば、酸化インジウムに酸化亜鉛を混合させて成るIZO膜を透明導電性膜として用いた場合には、上記各実施例で用いた塩酸+硝酸系の様な強酸ではなく、蓚酸系の様な弱酸をエッチング液として用いることが出来る。このため、各実施の形態1,2の様に、メタル膜に、耐酸薬液性に乏しいAl合金膜を用いる場合には、薬液のしみ込みによるAl合金膜の電極及び配線の断線腐食を防止することが出来るので、IZO膜の利用はこの点で好ましいと言える。
(Modification of Embodiments 1 and 2)
(1) In the first and second embodiments, an ITO (indium oxide + tin oxide) film is used as the transparent conductive film for forming the transmissive pixel electrode 18 and the terminal pads 19, 20. It is not limited to. That is, indium oxide (In 2 O 3 ), tin oxide (SnO 2 ), zinc oxide (ZnO), or a mixture thereof may be used as a material for the transparent conductive film. For example, when an IZO film obtained by mixing zinc oxide with indium oxide is used as a transparent conductive film, a weak acid such as oxalic acid is used instead of a strong acid such as hydrochloric acid + nitric acid used in each of the above embodiments. Can be used as an etchant. For this reason, as in each of the first and second embodiments, when an Al alloy film having poor resistance to acid chemicals is used as the metal film, disconnection corrosion of the electrodes and wiring of the Al alloy film due to the penetration of the chemicals is prevented. Therefore, it can be said that the use of the IZO film is preferable in this respect.

(2)又、酸化インジウム、酸化スズ、酸化亜鉛それぞれのスパッタ膜の酸素組成が化学量論組成よりも少なく、透過率及び比抵抗等の特性が不良の場合には、スパッタリングガスとして、Arガスだけでなく、O2ガス又はH2Oガスを混合させたガスを用いて、透明導電性膜を成膜するのが好ましい。特に、スパッタリングガスとしてArガスにH2Oガスを混合させた場合には、透明導電性膜としてITOを用いた場合に於いても、通常の多結晶体ではなく、非晶質(アモルファス)状態に於いてITO膜を成膜することが出来るので、蓚酸系の弱酸薬液を用いてITO膜をエッチングすることが可能となる。このアモルファス状態のITO膜を、エッチング加工後に、例えば200℃以上の熱処理を行うことによって多結晶化させることにより、薬液耐性の強い通常のITO膜にすることが可能となるので、信頼性の点でも好適である。 (2) If the sputtered films of indium oxide, tin oxide, and zinc oxide each have a lower oxygen composition than the stoichiometric composition and the properties such as transmittance and specific resistance are poor, Ar gas is used as the sputtering gas. In addition, it is preferable to form the transparent conductive film using a gas mixed with O 2 gas or H 2 O gas. In particular, when Ar gas as a sputtering gas is mixed with H 2 O gas, even when ITO is used as the transparent conductive film, it is not an ordinary polycrystal but an amorphous state. In this case, since the ITO film can be formed, it is possible to etch the ITO film using an oxalic acid-based weak acid chemical solution. This amorphous ITO film can be polycrystallized by, for example, performing a heat treatment at 200 ° C. or higher after the etching process, so that a normal ITO film having high chemical resistance can be obtained. However, it is preferable.

(3)又、上記各実施の形態1,2に於いては、Si膜又はSiを主成分とするSi膜と直接に接続するAl合金膜として、Al−1mol%Ni−20mol%N膜と、Al−2mol%Ni−5mol%N膜とを適用した例を示したが、これらに限られることはない。   (3) In each of the first and second embodiments, an Al-1 mol% Ni-20 mol% N film is used as the Al alloy film directly connected to the Si film or the Si film containing Si as a main component. Although an example in which an Al-2 mol% Ni-5 mol% N film is applied has been shown, the present invention is not limited thereto.

(4)又、実施の形態1,2に係る半導体装置の製造方法に関して、Si膜又はSiを主成分とするSi膜の表面を酸化処理及び窒化処理する工程を行った後に、Ni原子を添加して成るAlNi合金膜が上記Si膜又はSiを主成分とするSi膜と直接に接合する様に上記Si膜又はSiを主成分とするSi膜の上面上にAlNi合金膜を形成することとしても良い。   (4) In addition, regarding the method of manufacturing a semiconductor device according to the first and second embodiments, Ni atoms are added after performing a process of oxidizing and nitriding the surface of the Si film or the Si film containing Si as a main component. An AlNi alloy film is formed on the upper surface of the Si film or Si-based Si film so that the AlNi alloy film thus formed is directly bonded to the Si film or Si-based Si film. Also good.

(5)或いは、Si膜又はSiを主成分とするSi膜を形成した後に、Ni原子、O原子及びN原子を含むAl合金膜を、当該Al合金膜がSi膜又はSiを主成分とするSi膜に直接接合する様に、上記Si膜又はSiを主成分とするSi膜の上面上に形成することとしても良い。例えば、Ni原子を含むアルミニウム合金ターゲットを用いて、アルゴン(Ar)ガス若しくはクリプトン(Kr)ガスにO原子とN原子とを含むガスを添加した混合ガスを用いたスパッタリング法によって、Ni原子、O原子及びN原子を含むAl合金膜を形成することが出来る。   (5) Alternatively, after forming a Si film or a Si film containing Si as a main component, an Al alloy film containing Ni atoms, O atoms, and N atoms is used, and the Al alloy film contains a Si film or Si as a main component. It is good also as forming on the upper surface of the said Si film or Si film which has Si as a main component so that it may join directly to Si film. For example, by using an aluminum alloy target containing Ni atoms, a sputtering method using a mixed gas obtained by adding a gas containing O atoms and N atoms to argon (Ar) gas or krypton (Kr) gas, Ni atoms, O An Al alloy film containing atoms and N atoms can be formed.

(6)或いは、Si膜又はSiを主成分とするSi膜を形成した上で、当該Si膜又はSiを主成分とするSi膜の表面の窒化処理を行い、その後に、Ni原子及びO原子を含むAl合金膜を、窒化処理後のSi膜又はSiを主成分とするSi膜の表面上に直接に形成しても良い。この場合、例えば、Ni原子を含むアルミニウム合金ターゲットを用いて、アルゴン(Ar)ガス若しくはクリプトン(Kr)ガスにO原子を含むガスを添加した混合ガスを用いたスパッタリング法によって、Ni原子及びO原子を含むAl合金膜を形成すれば良い。   (6) Alternatively, after forming a Si film or a Si film containing Si as a main component, the surface of the Si film or the Si film containing Si as a main component is subjected to nitriding treatment, and thereafter, Ni atoms and O atoms An Al alloy film containing Ni may be directly formed on the surface of the Si film after nitriding treatment or the Si film containing Si as a main component. In this case, for example, by using a sputtering method using an aluminum alloy target containing Ni atoms and a mixed gas obtained by adding a gas containing O atoms to argon (Ar) gas or krypton (Kr) gas, Ni atoms and O atoms An Al alloy film containing may be formed.

(分析及び評価)
図10は、Al合金膜とSi膜との界面近傍の元素分布を示す図である。この内、図10(a)は、Al−2mol%Ni−10mol%N膜と、酸化させたSi膜との界面近傍の元素分布状態を示している。他方、図10(b)は、Al−2mol%Ni-10mol%N膜と、Si膜との界面近傍の元素分布状態を示している。尚、図10は、元素分布状態を、オージェ電子分光分析(AES)を用いて調べた結果を示している。
(Analysis and evaluation)
FIG. 10 is a diagram showing an element distribution near the interface between the Al alloy film and the Si film. Among these, FIG. 10A shows the element distribution state in the vicinity of the interface between the Al-2 mol% Ni-10 mol% N film and the oxidized Si film. On the other hand, FIG. 10B shows the element distribution state in the vicinity of the interface between the Al-2 mol% Ni-10 mol% N film and the Si film. FIG. 10 shows the result of examining the element distribution state using Auger electron spectroscopy (AES).

図10(b)を参照すると、Nを添加したAl−Ni合金膜に含まれるNi原子がSi膜との界面近傍で多くなっており、Al原子及びSi原子の界面に於ける相互拡散が抑制されていることが、即ち、界面に於けるAl原子及びSi原子の各々の分布の傾きがより急峻になっていることが理解される。従って、Al膜中のNi原子が界面近傍に移動して界面にNi濃度の高いバリア層を形成することによって、Al原子とSi原子の界面拡散を抑制しているものと、考えられる。   Referring to FIG. 10B, the Ni atoms contained in the Al—Ni alloy film to which N is added increase in the vicinity of the interface with the Si film, and the interdiffusion at the interface between the Al atoms and the Si atoms is suppressed. That is, it is understood that the slope of the distribution of each of Al atoms and Si atoms at the interface is steeper. Therefore, it is considered that Ni atoms in the Al film move to the vicinity of the interface to form a barrier layer having a high Ni concentration at the interface, thereby suppressing interfacial diffusion between Al atoms and Si atoms.

他方、図10(a)を参照すると、Nを添加したAl−Ni合金膜と、酸化させたSi膜との界面近傍には、Si膜を酸化させていない図10(b)の場合と比べて、O原子の存在が多くなっており、Ni原子とSi原子の相互拡散も抑えられている、つまり、当該界面に於けるNi原子及びSi原子の各々の分布の傾きがより急峻になっていることが判る。従って、N原子を添加したAl−Ni合金膜と被酸化Si膜との界面近傍にO原子を添加させることによりO濃度の高いバリア層を上記界面に形成することによって、Ni原子及びSi原子の相互拡散が抑制されているものと、考えられる。   On the other hand, referring to FIG. 10A, in the vicinity of the interface between the Al-Ni alloy film to which N is added and the oxidized Si film, the Si film is not oxidized as compared with the case of FIG. 10B. As a result, the presence of O atoms is increasing, and the mutual diffusion of Ni atoms and Si atoms is also suppressed, that is, the slopes of the distributions of Ni atoms and Si atoms at the interface become steeper. I know that. Accordingly, by adding O atoms in the vicinity of the interface between the Al-Ni alloy film to which N atoms are added and the Si film to be oxidized, a barrier layer having a high O concentration is formed at the above interface, so that Ni atoms and Si atoms are reduced. It is considered that interdiffusion is suppressed.

Ni濃度の高いバリア層の効果は、Al合金膜を成膜する装置及び成膜のプロセス条件等に依存するため、成膜する膜厚、並びに、添加するNi及びNの組成は、デバイスに求められる特性規格値を満たす範囲内で任意に決定すれば良い。但し、この様なNi濃度の高いバリア層の効果を充分に発揮させるためには、Al合金膜の膜厚は少なくとも5nm以上、Ni組成比は0.1mol%以上、N組成比は1mol%以上であることが好ましい。   Since the effect of the barrier layer having a high Ni concentration depends on the apparatus for forming the Al alloy film and the process conditions of the film formation, the film thickness to be formed and the composition of Ni and N to be added are required for the device. What is necessary is just to determine arbitrarily within the range with which the characteristic specification value satisfy | filled. However, in order to fully exhibit the effect of such a high Ni concentration barrier layer, the thickness of the Al alloy film is at least 5 nm, the Ni composition ratio is 0.1 mol% or more, and the N composition ratio is 1 mol% or more. It is preferable that

次に、O濃度の高いバリア層の適正化、即ち、オーミック低抵抗Si膜とAl合金膜の界面近傍に含まれるO原子量とN原子量の適正量を調べるために、実施の形態1及び2の変形例の(4)に示す実施例を用いて評価を行った。具体的には、オーミック低抵抗Si膜の表面を酸化処理及び窒化処理する工程を行った後に、上記オーミック低抵抗Si膜の上面上に窒素を含まないAlNi合金膜を形成したTFTを作製してオン特性、オフ特性を調べた。   Next, in order to optimize the barrier layer with a high O concentration, that is, to examine the appropriate amount of O atom and N atom contained in the vicinity of the interface between the ohmic low resistance Si film and the Al alloy film, Evaluation was performed using the example shown in (4) of the modification. Specifically, after performing an oxidation process and a nitriding process on the surface of the ohmic low resistance Si film, a TFT in which an AlNi alloy film not containing nitrogen is formed on the upper surface of the ohmic low resistance Si film is manufactured. The on and off characteristics were examined.

表1は、酸化処理及び窒化処理を施したオーミック低抵抗Si膜8の表面のO原子と結合したSi原子(Si−O)の面密度と、N原子と結合したSi原子(Si−N)の面密度とに対する、TFTのオン特性及びオフ特性の変化を示している。TFTのソース電極及びドレイン電極には、共に窒素を含まないAlNi膜が用いられている。このAlNi膜は、そのNi組成が2mol%含まれたAl合金膜である。TFTのオン特性及びオフ特性は、従来の高融点バリアメタル層としてCrメタルをソース、ドレイン電極として用いたTFT(以下、CrメタルTFT)のオン電流値及びオフ電流値を基準とした比率で表されている。即ち、オン特性に関しては1以上、逆にオフ特性は1以下であれば、従来の高融点バリアメタルを有するTFTよりも良好な特性となり好ましい。又、大気中で300℃の温度下に於いてTFT基板を30分間保持する熱処理を行った後のTFTのオン電流値及びオフ電流値を測定した。熱処理後のオン電流劣化(低下)に関しては、熱処理後のオン電流値が熱処理前のそれの80%以上(20%減少以内)となる場合を合格(○)と評価した。又、熱処理後のオフ電流劣化(増加)に関しては、熱処理後のオフ電流値が熱処理前のそれの1桁増加以内となる場合に合格(○)と評価した。   Table 1 shows the surface density of Si atoms (Si-O) bonded to O atoms on the surface of the ohmic low resistance Si film 8 subjected to oxidation treatment and nitriding treatment, and Si atoms (Si-N) bonded to N atoms. The change of the on characteristic and the off characteristic of the TFT with respect to the surface density is shown. Both the source electrode and drain electrode of the TFT use an AlNi film that does not contain nitrogen. This AlNi film is an Al alloy film containing 2 mol% of the Ni composition. The on and off characteristics of a TFT are expressed as a ratio based on the on and off current values of a TFT using a Cr metal as a source and drain electrode (hereinafter referred to as a Cr metal TFT) as a conventional high melting point barrier metal layer. Has been. That is, if the on-characteristic is 1 or more and the off-characteristic is 1 or less, the characteristic is better than that of a conventional TFT having a high melting point barrier metal. Further, the on-current value and the off-current value of the TFT after the heat treatment for holding the TFT substrate for 30 minutes at a temperature of 300 ° C. in the atmosphere were measured. Regarding the on-current deterioration (decrease) after the heat treatment, the case where the on-current value after the heat treatment was 80% or more (within 20% reduction) of that before the heat treatment was evaluated as pass (◯). Further, regarding the off-current deterioration (increase) after the heat treatment, it was evaluated as a pass (◯) when the off-current value after the heat treatment was within one digit increase of that before the heat treatment.

Figure 2010177621
Figure 2010177621

表1に於いて、総合評価が◎のNo.10〜No.16の各々のサンプルは、Al合金膜と酸化処理したオーミック低抵抗Si膜8との界面が本発明の好適な要件を満足する本発明例である。それに対して、総合評価が×のNo.1、No.8、No.9及びNo.21〜No.23の各サンプルは、本発明の好適な要件を満足しない比較例である。   In Table 1, the overall evaluation is No. 10-No. Each of the 16 samples is an example of the present invention in which the interface between the Al alloy film and the oxidized ohmic low resistance Si film 8 satisfies the preferred requirements of the present invention. On the other hand, the overall evaluation is No. 1, no. 8, no. 9 and no. 21-No. Each of the 23 samples is a comparative example that does not satisfy the preferred requirements of the present invention.

又、総合評価が○のNo.2〜No.7の各サンプルは、オーミック低抵抗Si膜8の表面の酸化処理によって良好なオン特性とその耐熱性を有するが、N原子欠乏のためにオフ特性の耐熱劣化が大きい参考例である。この場合は、本発明の実施形態1の様に、AlNi合金膜を、ArガスとN2ガスとの混合ガスを用いたスパッタリング法によってN原子を含むAlNiN膜として形成することによってN原子を含ませることによって本発明の好適な用件を満足することが出来る。 In addition, the comprehensive evaluation No. 2-No. Each sample of No. 7 has a good on characteristic and its heat resistance due to the oxidation treatment of the surface of the ohmic low resistance Si film 8, but is a reference example in which the off characteristic has a large heat deterioration due to the lack of N atoms. In this case, as in the first embodiment of the present invention, the AlNi alloy film is formed as an AlNiN film containing N atoms by sputtering using a mixed gas of Ar gas and N 2 gas, thereby including N atoms. By satisfying the requirements, the preferable requirements of the present invention can be satisfied.

上述の様に、表1は、オーミック低抵抗Si膜の表面を酸化処理及び窒化処理した上で、このオーミック低抵抗Si膜の上面上に窒素を含まないAlNi合金膜を形成して作製したTFTのオン特性、オフ特性の結果を示すものである。従って、総合評価が×の比較例であっても、AlNi合金膜の成膜時に、Arガス、N2ガス及びO2ガスを適宜混合したガスを用いたスパッタリング法によってAlNiNO膜を形成することにより、No.10〜No.16に示す様なSi−N量、Si−O量を含む好適な界面を満足することが出来る。   As described above, Table 1 shows a TFT manufactured by oxidizing and nitriding the surface of the ohmic low resistance Si film and forming an AlNi alloy film not containing nitrogen on the upper surface of the ohmic low resistance Si film. This shows the results of the on characteristic and the off characteristic. Therefore, even if the overall evaluation is a comparative example of ×, by forming an AlNiNO film by sputtering using a gas in which Ar gas, N2 gas, and O2 gas are appropriately mixed when forming the AlNi alloy film, No . 10-No. As shown in FIG. 16, a suitable interface including the Si—N amount and the Si—O amount can be satisfied.

図11は、表1に於いてオーミック低抵抗Si膜の表面にN原子が殆ど存在しないNo.1〜No.10の各サンプルに於いて、Si−Oの存在比に対するオン電流比の関係を示すものである。O原子は、AlNi合金膜のAl原子及びNi原子とオーミック低抵抗Si膜のSi原子との間での化合物反応及び相互拡散反応を抑制してオン電流値を増加させる効果とを有するが、一方でO原子量を多くしていくと、今度は界面でAl原子とO原子が結合して酸化アルミニウムの高抵抗層が形成されるためにオン電流比は低下する傾向にある。基準となるCrメタルTFTと同等以上のオン電流値(オン電流比が1)を得るためには、Si−Oの存在比を45%以下にすることが好ましい。又、表1からわかる様に、Si−Oの存在比が13%の場合には熱処理後のオン電流値の低下が大きくなってしまう。従って、Si−Oの存在比は少なくとも約15%以上とするのが好ましい。   FIG. 11 shows that in Table 1, No. N with almost no N atoms present on the surface of the ohmic low resistance Si film. 1-No. In each of the ten samples, the relationship of the on-current ratio to the Si-O abundance ratio is shown. O atoms have the effect of suppressing the compound reaction and interdiffusion reaction between Al atoms and Ni atoms of the AlNi alloy film and Si atoms of the ohmic low-resistance Si film, and increasing the on-current value. As the amount of O atoms is increased, the on-current ratio tends to decrease because Al atoms and O atoms are combined at the interface to form a high resistance layer of aluminum oxide. In order to obtain an on-current value (on-current ratio is 1) equal to or higher than that of the reference Cr metal TFT, it is preferable that the Si—O abundance ratio be 45% or less. Further, as can be seen from Table 1, when the abundance ratio of Si—O is 13%, the decrease in the on-current value after the heat treatment becomes large. Accordingly, the abundance ratio of Si—O is preferably at least about 15% or more.

図12は、表1において、Si−Oの存在比が15%以上、45%以下である条件下で、N原子(Si−N)をさらに含んだ場合のNo.7及びNo.9〜No.20、N原子を含まないNo.2〜No.6の各サンプルについて、Si−N/Si−O比に対するオン電流比の関係を示したものである。図12をみるとわかる様に、Si−N/Si−O比が1を超えると、オン電流値が基準となるCrメタルTFTのオン電流値(オン電流比=1)よりも低下してしまう。従って、Si−N/Si−O比を1以下とすることが好ましい。一方で表1からわかる様に、Si−N存在比が数%(3、4%)の場合には熱処理後のオフ電流値の低下が大きくなってしまう。サンプルNo.10〜No.16の発明例1〜7を参照すると、Si−N存在比は少なくとも約10%以上とすることが好ましい。   12 shows that in Table 1, No. in the case of further containing N atoms (Si—N) under the condition that the abundance ratio of Si—O is 15% or more and 45% or less. 7 and no. 9-No. 20, No. containing no N atom. 2-No. 6 shows the relationship of the on-current ratio with respect to the Si—N / Si—O ratio for each of the 6 samples. As can be seen from FIG. 12, when the Si-N / Si-O ratio exceeds 1, the on-current value is lower than the on-current value (on-current ratio = 1) of the reference Cr metal TFT. . Therefore, the Si—N / Si—O ratio is preferably 1 or less. On the other hand, as can be seen from Table 1, when the Si—N abundance ratio is several percent (3, 4%), the decrease in off-current value after heat treatment becomes large. Sample No. 10-No. With reference to 16 Invention Examples 1 to 7, the Si—N abundance ratio is preferably at least about 10% or more.

表1、図11及び図12に示す、合格サンプルに対応するオーミック低抵抗Si膜8の表面密度の結果を参照すると、
1)Si−O面密度が15%〜45%の範囲内にあり、
2)N原子と結合したSi原子(Si−N)と、O原子と結合したSi原子(Si−O)との存在比率(Si−N)/(Si−O)が1以下であり、且つ、
3)Si−N面密度が10%以上であることが、本発明の特徴である。
Referring to the results of the surface density of the ohmic low resistance Si film 8 corresponding to the accepted sample shown in Table 1, FIG. 11 and FIG.
1) Si—O surface density is in the range of 15% to 45%,
2) The abundance ratio (Si—N) / (Si—O) of Si atoms bonded to N atoms (Si—N) and Si atoms bonded to O atoms (Si—O) is 1 or less, and ,
3) It is a feature of the present invention that the Si-N surface density is 10% or more.

(まとめ)
以上に記載した様に、本発明に係る好適な実施の形態1,2によれば、Si膜或いはSiを主成分とする膜と直接に接続して良好なコンタクト特性を実現するAl合金膜と、その製造方法を提供することが出来る。これにより、Al合金膜が、Si膜或いはSiを主成分とする膜と直接に接続された構造を少なくとも有する半導体装置に於いては、高融点バリアメタルを介在させずに、Al合金膜とSi膜或いはSiを主成分とする膜との良好なコンタクト特性を得ることが出来る。より具体的には、ITO膜の様な酸化物透明導電膜及びSi膜或いはSiを主成分とする膜との各々の良好なコンタクト特性、並びに、TFTとしての耐熱性が良好な、TFTのソース電極及びドレイン電極を成すAl合金膜を提供することを可能にする。従って、低コストで効率良く半導体装置を製造することが可能となり、半導体装置の製造上での歩留まりの向上も期待される。
(Summary)
As described above, according to the first and second preferred embodiments of the present invention, the Al alloy film that realizes good contact characteristics by directly connecting to the Si film or the film mainly composed of Si, and The manufacturing method can be provided. As a result, in a semiconductor device having at least a structure in which the Al alloy film is directly connected to the Si film or a film containing Si as a main component, the Al alloy film and the Si alloy can be formed without interposing a refractory barrier metal. Good contact characteristics with a film or a film containing Si as a main component can be obtained. More specifically, a TFT source having good contact characteristics with an oxide transparent conductive film such as an ITO film and a Si film or a film containing Si as a main component and heat resistance as a TFT. It is possible to provide an Al alloy film forming an electrode and a drain electrode. Therefore, it is possible to efficiently manufacture a semiconductor device at a low cost, and an improvement in yield in manufacturing the semiconductor device is also expected.

又、従来の高融点バリアメタルの介在を不要化しているので、ソース配線又はドレイン電極の配線等の金属配線の幅を縮小化することが可能となるので、当該幅の縮小化により半導体装置の小型化を図ることが出来る。   Further, since the conventional intervention of the refractory barrier metal is eliminated, the width of the metal wiring such as the source wiring or the drain electrode wiring can be reduced. Miniaturization can be achieved.

又、従来の高融点バリアメタルの介在を不要化しているので、ソース配線等の金属配線の幅を従来通りに設定する場合に於いては、ソース配線又はドレイン電極の配線等の金属配線の低抵抗化を実現することが出来るので、その結果、本半導体装置の低消費電力化(省エネルギー化)を図ることが出来る。   In addition, since the conventional high melting point barrier metal is not required, when the width of the metal wiring such as the source wiring is set as usual, the metal wiring such as the source wiring or the drain electrode wiring is reduced. Since resistance can be realized, as a result, low power consumption (energy saving) of the semiconductor device can be achieved.

又、従来の高融点バリアメタルの介在の不要化は、本半導体装置の分解の容易化をもたらす。   Further, the necessity of the intervention of the conventional high melting point barrier metal brings about the ease of disassembling the present semiconductor device.

又、従来の高融点バリアメタルがCrを主成分とする合金である場合には、有害性のあるCrの使用を不要化出来ると言う利点もある。   Further, when the conventional high melting point barrier metal is an alloy containing Cr as a main component, there is an advantage that the use of harmful Cr can be eliminated.

又、各実施の形態1,2のAl合金膜をディスプレイ用のアクティブマトリックス型TFT基板のソース電極及びドレイン電極並びにソース配線等の配線に適用することによって、配線抵抗を低減することが出来ると共に、良好なオン特性、オフ特性及び耐熱特性を有するTFT素子を既述したAl合金膜のみで形成することが出来る。従って、大型ディスプレイ又は小型の高精細ディスプレイに於いても、信号遅延等による表示ムラ及び表示不良の無い高表示品質のディスプレイを効率良く低コストで生産することが可能となる。この様に、低抵抗配線が必要とされるディスプレイ装置を高い生産能力で以って製造することが出来る。   In addition, by applying the Al alloy film of each of the first and second embodiments to the source electrode and drain electrode of the active matrix TFT substrate for display and wiring such as source wiring, the wiring resistance can be reduced, A TFT element having good on-characteristics, off-characteristics and heat resistance characteristics can be formed only by the Al alloy film described above. Therefore, even in a large display or a small high-definition display, it is possible to efficiently produce a display with high display quality free from display unevenness and display defect due to signal delay or the like at low cost. In this way, a display device requiring low resistance wiring can be manufactured with high production capacity.

(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明は各実施の形態の内容に限定されるものではない。即ち、記述した局面に対する様々な修正又は変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
(Appendix)
Although the embodiments of the present invention have been disclosed and described in detail above, the above descriptions are examples of the applicable aspects of the present invention, and the present invention is limited to the contents of the embodiments. is not. That is, various modifications or variations to the described aspects can be considered without departing from the scope of the present invention.

1 透明絶縁性基板、2 ゲート電極、3,43 ゲート配線、4 ゲート端子部、5 補助容量電極、6 ゲート絶縁膜、7 Si半導体(能動)膜、8 オーミック低抵抗Si膜、9 ソース電極、10 ドレイン電極、11 TFTチャネル部、12,44 ソース配線、13 ソース端子部、14 層間絶縁膜、15 画素ドレインコンタクトホール、16 ゲート端子部コンタクトホール、17 ソース端子部コンタクトホール、18 透過画素電極、19 ゲート端子パッド、20 ソース端子パッド、21 反射画素電極、41 表示領域、42 額縁領域、45 走査信号駆動回路、46 表示信号駆動回路、47 画素、48,49 外部配線。   DESCRIPTION OF SYMBOLS 1 Transparent insulating substrate, 2 Gate electrode, 3,43 Gate wiring, 4 Gate terminal part, 5 Auxiliary capacity electrode, 6 Gate insulating film, 7 Si semiconductor (active) film, 8 Ohmic low resistance Si film, 9 Source electrode, 10 drain electrode, 11 TFT channel part, 12, 44 source wiring, 13 source terminal part, 14 interlayer insulating film, 15 pixel drain contact hole, 16 gate terminal part contact hole, 17 source terminal part contact hole, 18 transmissive pixel electrode, 19 gate terminal pad, 20 source terminal pad, 21 reflective pixel electrode, 41 display area, 42 frame area, 45 scanning signal drive circuit, 46 display signal drive circuit, 47 pixel, 48, 49 external wiring.

Claims (16)

Siを主成分とする膜と、
前記Siを主成分とする膜と直接に接合したアルミニウム合金膜とを備えており、
前記Siを主成分とする膜と前記アルミニウム合金膜との接合界面近傍に、少なくともNi原子、O原子及びN原子を含むことを特徴とする、
半導体装置。
A film mainly composed of Si;
An aluminum alloy film directly bonded to the Si-based film;
In the vicinity of the bonding interface between the Si-based film and the aluminum alloy film, at least Ni atoms, O atoms, and N atoms are included.
Semiconductor device.
請求項1記載の半導体装置であって、
前記Siを主成分とする膜は、前記接合界面近傍に、前記O原子と結合したSi原子であるSi−O及び前記N原子と結合したSi原子であるSi−Nを含むオーミック性の抵抗膜であることを特徴とする、
半導体装置。
The semiconductor device according to claim 1,
The Si-based film is an ohmic resistance film including Si—O which is Si atom bonded to the O atom and Si—N which is Si atom bonded to the N atom in the vicinity of the bonding interface. It is characterized by
Semiconductor device.
請求項2記載の半導体装置であって、
前記Siを主成分とする膜の表面密度に関して、前記Si−Oの面密度が15%乃至45%の範囲内にあり、前記Si−Nと前記Si−Oとの存在比率(Si−N)/(Si−O)が1以下であり、且つ、前記Si−Nの面密度が10%以上であることを特徴とする、
半導体装置。
The semiconductor device according to claim 2,
Regarding the surface density of the Si-based film, the surface density of the Si—O is in the range of 15% to 45%, and the abundance ratio of the Si—N and the Si—O (Si—N). / (Si—O) is 1 or less, and the surface density of the Si—N is 10% or more,
Semiconductor device.
請求項1乃至3の何れか1項に記載の半導体装置であって、
前記アルミニウム合金膜は、前記接合界面近傍にのみ、前記Ni原子を含むことを特徴とする、
半導体装置。
A semiconductor device according to any one of claims 1 to 3,
The aluminum alloy film contains the Ni atoms only in the vicinity of the bonding interface,
Semiconductor device.
請求項1乃至4の何れか1項に記載の半導体装置であって、
前記アルミニウム合金膜は、前記接合界面近傍にのみ前記Ni原子を含むと共に、前記接合界面近傍に前記O原子及び前記N原子をも含むことを特徴とする、
半導体装置。
A semiconductor device according to any one of claims 1 to 4,
The aluminum alloy film includes the Ni atoms only in the vicinity of the bonding interface, and also includes the O atoms and the N atoms in the vicinity of the bonding interface.
Semiconductor device.
請求項5記載の半導体装置であって、
前記アルミニウム合金膜に含まれる前記N原子と前記O原子との存在比率N/Oが1以下であることを特徴とする、
半導体装置。
The semiconductor device according to claim 5,
The abundance ratio N / O between the N atoms and the O atoms contained in the aluminum alloy film is 1 or less,
Semiconductor device.
請求項1乃至6の何れか1項に記載の前記半導体装置を備えることを特徴とする、
表示装置。
The semiconductor device according to claim 1, comprising the semiconductor device according to claim 1.
Display device.
Siを主成分とする膜を形成する工程と、
前記Siを主成分とする膜と直接に接合させ、前記Siを主成分とする膜と接合する接合界面近傍に、Ni原子、O原子及びN原子を含む様に、アルミニウム合金膜を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
Forming a film containing Si as a main component;
A step of directly bonding to the Si-based film and forming an aluminum alloy film so as to include Ni atoms, O atoms, and N atoms in the vicinity of a bonding interface bonded to the Si-based film. Characterized by comprising
A method for manufacturing a semiconductor device.
請求項8記載の半導体装置の製造方法であって、
前記アルミニウム合金膜形成工程は、
前記Siを主成分とする膜の表面を酸化処理及び窒化処理する工程と、
前記酸化処理及び前記窒化処理が施された後のSiを主成分とする膜と直接に接合させる様に、前記Ni原子を含む前記アルミニウム合金膜を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 8, comprising:
The aluminum alloy film forming step includes
Oxidizing and nitriding the surface of the Si-based film;
A step of forming the aluminum alloy film containing Ni atoms so as to be directly bonded to a film containing Si as a main component after being subjected to the oxidation treatment and the nitriding treatment.
A method for manufacturing a semiconductor device.
請求項8記載の半導体装置の製造方法であって、
前記アルミニウム合金膜形成工程は、
前記Siを主成分とする膜の表面を酸化する工程と、
前記表面の酸化後のSiを主成分とする膜と直接に接合させる様に、前記Ni原子及び前記N原子を含む前記アルミニウム合金膜を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 8, comprising:
The aluminum alloy film forming step includes
Oxidizing the surface of the Si-based film;
A step of forming the aluminum alloy film containing the Ni atoms and the N atoms so as to be directly bonded to the film having Si as a main component after oxidation of the surface,
A method for manufacturing a semiconductor device.
請求項10記載の半導体装置の製造方法であって、
前記Ni原子及び前記N原子を含む前記アルミニウム合金膜を形成する工程は、Ni原子を含むアルミニウム合金ターゲットを用いて、アルゴンガス若しくはクリプトンガスにN原子を含むガスを添加した混合ガスを用いたスパッタリング法であることを特徴とする、
半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 10, comprising:
The step of forming the aluminum alloy film containing the Ni atoms and the N atoms includes sputtering using a mixed gas obtained by adding a gas containing N atoms to argon gas or krypton gas using an aluminum alloy target containing Ni atoms. Characterized by the law,
A method for manufacturing a semiconductor device.
請求項8記載の半導体装置の製造方法であって、
前記アルミニウム合金膜形成工程は、
前記Siを主成分とする膜の表面を窒化処理する工程と、
前記窒化処理が施された後のSiを主成分とする膜と直接に接合させる様に、前記Ni原子及び前記O原子を含む前記アルミニウム合金膜を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 8, comprising:
The aluminum alloy film forming step includes
Nitriding the surface of the film containing Si as a main component;
A step of forming the aluminum alloy film containing the Ni atoms and the O atoms so as to be directly bonded to the film containing Si as a main component after the nitriding treatment.
A method for manufacturing a semiconductor device.
請求項12記載の半導体装置の製造方法であって、
前記Ni原子及び前記O原子を含む前記アルミニウム合金膜を形成する工程は、前記Ni原子を含むアルミニウム合金ターゲットを用いて、アルゴンガス若しくはクリプトンガスに前記O原子を含むガスを添加した混合ガスを用いたスパッタリング法であることを特徴とする、
半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 12,
The step of forming the aluminum alloy film containing Ni atoms and O atoms uses a mixed gas obtained by adding a gas containing O atoms to argon gas or krypton gas using the aluminum alloy target containing Ni atoms. It is characterized by the sputtering method,
A method for manufacturing a semiconductor device.
請求項8記載の半導体装置の製造方法であって、
前記アルミニウム合金膜形成工程は、
前記Siを主成分とする膜と直接に接合させる様に、前記Ni原子、前記O原子及び前記N原子を含む前記アルミニウム合金を形成する工程を備えることを特徴とする、
半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 8, comprising:
The aluminum alloy film forming step includes
A step of forming the aluminum alloy containing the Ni atom, the O atom and the N atom so as to be directly bonded to the Si-based film;
A method for manufacturing a semiconductor device.
請求項14記載の半導体装置の製造方法であって、
前記Ni原子、前記O原子及び前記N原子を含む前記アルミニウム合金を形成する工程は、前記Ni原子を含むアルミニウム合金ターゲットを用いて、アルゴンガス若しくはクリプトンガスに前記O原子と前記N原子とを含むガスを添加した混合ガスを用いたスパッタリング法であることを特徴とする、
半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 14, comprising:
The step of forming the aluminum alloy including the Ni atom, the O atom, and the N atom includes the O atom and the N atom in argon gas or krypton gas using the aluminum alloy target including the Ni atom. It is a sputtering method using a mixed gas with added gas,
A method for manufacturing a semiconductor device.
請求項8乃至15の何れか1項に記載の半導体装置の製造方法であって、
前記Siを主成分とする膜を形成する工程は、
O原子を含む雰囲気中での加熱処理、O原子を含むガスを用いたプラズマ処理、O原子のイオン注入、若しくはオゾンを含む雰囲気中への暴露の何れかの工程、又は、これらの処理を組み合わせた工程を備えることを特徴とする、
半導体装置の製造方法。
A method for manufacturing a semiconductor device according to any one of claims 8 to 15,
The step of forming the film containing Si as a main component includes:
Heat treatment in an atmosphere containing O atoms, plasma treatment using a gas containing O atoms, ion implantation of O atoms, or exposure to an atmosphere containing ozone, or a combination of these processes Characterized by comprising the following steps:
A method for manufacturing a semiconductor device.
JP2009021512A 2009-02-02 2009-02-02 Semiconductor device, method for manufacturing the same, and display device Active JP5355117B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009021512A JP5355117B2 (en) 2009-02-02 2009-02-02 Semiconductor device, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009021512A JP5355117B2 (en) 2009-02-02 2009-02-02 Semiconductor device, method for manufacturing the same, and display device

Publications (2)

Publication Number Publication Date
JP2010177621A true JP2010177621A (en) 2010-08-12
JP5355117B2 JP5355117B2 (en) 2013-11-27

Family

ID=42708228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009021512A Active JP5355117B2 (en) 2009-02-02 2009-02-02 Semiconductor device, method for manufacturing the same, and display device

Country Status (1)

Country Link
JP (1) JP5355117B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114399A (en) * 2010-11-05 2012-06-14 Mitsubishi Electric Corp Semiconductor device and display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178559A (en) * 1987-01-19 1988-07-22 Sanyo Electric Co Ltd Thin-film transistor
JPH11284195A (en) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp Thin film transistor and liquid crystal display device using the same
JP2008010801A (en) * 2005-08-17 2008-01-17 Kobe Steel Ltd Source/drain electrode, thin-film transistor substrate and manufacture method thereof, and display device
JP2008098192A (en) * 2006-10-05 2008-04-24 Kobe Steel Ltd Wiring or electrode
WO2008050710A1 (en) * 2006-10-26 2008-05-02 Mitsui Mining & Smelting Co., Ltd. Al-BASE ALLOY WIRING MATERIAL AND ELEMENT STRUCTURE USING THE SAME
JP2009278057A (en) * 2008-04-18 2009-11-26 Kobe Steel Ltd Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178559A (en) * 1987-01-19 1988-07-22 Sanyo Electric Co Ltd Thin-film transistor
JPH11284195A (en) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp Thin film transistor and liquid crystal display device using the same
JP2008010801A (en) * 2005-08-17 2008-01-17 Kobe Steel Ltd Source/drain electrode, thin-film transistor substrate and manufacture method thereof, and display device
JP2008098192A (en) * 2006-10-05 2008-04-24 Kobe Steel Ltd Wiring or electrode
WO2008050710A1 (en) * 2006-10-26 2008-05-02 Mitsui Mining & Smelting Co., Ltd. Al-BASE ALLOY WIRING MATERIAL AND ELEMENT STRUCTURE USING THE SAME
JP2009278057A (en) * 2008-04-18 2009-11-26 Kobe Steel Ltd Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114399A (en) * 2010-11-05 2012-06-14 Mitsubishi Electric Corp Semiconductor device and display device

Also Published As

Publication number Publication date
JP5355117B2 (en) 2013-11-27

Similar Documents

Publication Publication Date Title
JP5215620B2 (en) SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
KR100698950B1 (en) Manufacturing method of thin film transistor array substrate
JP5000937B2 (en) Manufacturing method of semiconductor device
KR101065130B1 (en) Display device
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
JP4705062B2 (en) Wiring structure and manufacturing method thereof
JP6124668B2 (en) Thin film transistor substrate and manufacturing method thereof
JP2008010440A (en) Active matrix tft array substrate, and manufacturing method thereof
JP2012222171A (en) Display device and method for manufacturing the same
JP6501514B2 (en) Thin film transistor substrate and method of manufacturing the same
JP2019169660A (en) Thin-film transistor substrate, display device, and method for manufacturing thin-film transistor substrate
JP4728170B2 (en) Semiconductor device and active matrix display device
JP2008026433A (en) Tft array substrate and method of manufacturing the same, and display device using the same
JP4763568B2 (en) Transistor substrate
JP5355117B2 (en) Semiconductor device, method for manufacturing the same, and display device
JP5687133B2 (en) Semiconductor device and display device
KR101200949B1 (en) Aluminum alloy film, electronic device, and active matrix substrate for electro-optic display apparatus
JP2010027740A (en) Electronic device, manufacturing method therefor, and electronic equipment
JP2008217017A (en) Reflective liquid crystal display device and transflective liquid crystal display device
WO2011148728A1 (en) Display device and method for manufacturing same
JP6180200B2 (en) Active matrix substrate and manufacturing method thereof
JP4338481B2 (en) Manufacturing method of thin film transistor for liquid crystal display device and thin film transistor for liquid crystal display device
JP5436926B2 (en) Semi-permeable membrane
JP2012222261A (en) Transistor, manufacturing method of the same and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Ref document number: 5355117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250