JP4763568B2 - Transistor substrate - Google Patents

Transistor substrate Download PDF

Info

Publication number
JP4763568B2
JP4763568B2 JP2006274246A JP2006274246A JP4763568B2 JP 4763568 B2 JP4763568 B2 JP 4763568B2 JP 2006274246 A JP2006274246 A JP 2006274246A JP 2006274246 A JP2006274246 A JP 2006274246A JP 4763568 B2 JP4763568 B2 JP 4763568B2
Authority
JP
Japan
Prior art keywords
thin film
film
nitrogen
wiring
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006274246A
Other languages
Japanese (ja)
Other versions
JP2008098192A (en
Inventor
裕史 後藤
博行 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2006274246A priority Critical patent/JP4763568B2/en
Publication of JP2008098192A publication Critical patent/JP2008098192A/en
Application granted granted Critical
Publication of JP4763568B2 publication Critical patent/JP4763568B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、基板上に設けられた配線または電極に関し、詳細には、トランジスタに接続されるゲート配線またはゲート電極に関するものである。本発明の配線または電極は、例えば、液晶表示装置やEL装置などの表示装置に好適に用いられる。   The present invention relates to a wiring or an electrode provided on a substrate, and particularly relates to a gate wiring or a gate electrode connected to a transistor. The wiring or electrode of the present invention is suitably used for display devices such as liquid crystal display devices and EL devices.

小型の携帯電話から、30インチを超す大型のテレビに至るまで様々な分野に用いられる液晶表示装置は、画素の駆動方法によって、単純マトリクス型液晶表示装置とアクティブマトリクス型液晶表示装置とに分けられる。このうちスイッチング素子として薄膜トランジスタ(Thin Film Transitor、以下、TFTと呼ぶ。)を有するアクティブマトリクス型液晶表示装置は、高精度の画質を実現でき、高速の画像などにも対応できるため、汎用されている。   Liquid crystal display devices used in various fields ranging from small mobile phones to large televisions exceeding 30 inches can be divided into simple matrix liquid crystal display devices and active matrix liquid crystal display devices depending on the pixel driving method. . Among them, an active matrix liquid crystal display device having a thin film transistor (hereinafter referred to as TFT) as a switching element is widely used because it can realize high-precision image quality and can cope with high-speed images. .

図1を参照しながら、アクティブマトリクス型液晶表示装置に適用される代表的な液晶パネルの構成および動作原理を説明する。ここでは、活性半導体層として水素アモルファスシリコンを用いたTFT基板(以下、アモルファスシリコンTFT基板と呼ぶ場合がある。)の例を説明する。   With reference to FIG. 1, the configuration and operation principle of a typical liquid crystal panel applied to an active matrix liquid crystal display device will be described. Here, an example of a TFT substrate using hydrogen amorphous silicon as an active semiconductor layer (hereinafter sometimes referred to as an amorphous silicon TFT substrate) will be described.

図1に示すように、液晶パネル100は、TFT基板1と、TFT基板1に対向して配置された対向基板2と、TFT基板1と対向基板2との間に配置され、光変調層として機能する液晶層3とを備えている。TFT基板1は、絶縁性のガラス基板1a上に配置されたTFT4、透明画素電極5、走査線や信号線を含む配線部6を有している。透明画素電極5は、酸化インジウム(In)中に酸化錫(SnO)を10質量%程度含む酸化インジウム錫(ITO)膜などから形成されている。 As shown in FIG. 1, a liquid crystal panel 100 is disposed between a TFT substrate 1, a counter substrate 2 disposed to face the TFT substrate 1, and between the TFT substrate 1 and the counter substrate 2, and serves as a light modulation layer. And a functioning liquid crystal layer 3. The TFT substrate 1 has a TFT 4 disposed on an insulating glass substrate 1a, a transparent pixel electrode 5, and a wiring portion 6 including a scanning line and a signal line. The transparent pixel electrode 5 is formed of an indium tin oxide (ITO) film containing about 10% by mass of tin oxide (SnO) in indium oxide (In 2 O 3 ).

液晶パネル100では、対向電極2と透明画素電極5との間に形成される電界によって液晶層3における液晶分子の配向方向が制御され、液晶層3を通過する光が変調される。これにより、対向基板2を透過する光の透過量が制御されて画像が表示される。   In the liquid crystal panel 100, the alignment direction of liquid crystal molecules in the liquid crystal layer 3 is controlled by an electric field formed between the counter electrode 2 and the transparent pixel electrode 5, and light passing through the liquid crystal layer 3 is modulated. As a result, the amount of light transmitted through the counter substrate 2 is controlled to display an image.

次に、図2を参照しながら、液晶パネルに好適に用いられる従来のアモルファスシリコンTFT基板の構成および動作原理を詳しく説明する。図2は、図1中、Aの要部拡大図である。図2は、ボトムゲート型の例を示している。   Next, the configuration and operation principle of a conventional amorphous silicon TFT substrate suitably used for a liquid crystal panel will be described in detail with reference to FIG. FIG. 2 is an enlarged view of a main part A in FIG. FIG. 2 shows an example of a bottom gate type.

図2に示すように、ガラス基板(不図示)上には、走査線(ゲート薄膜配線)25が形成され、走査線25の一部は、TFTのオン・オフを制御するゲート電極26として機能する。ゲート電極26を覆うようにしてゲート絶縁膜(Si窒化膜)27が形成されている。ゲート絶縁膜27を介して走査線25と交差するように信号線(ソース−ドレイン配線)34が形成され、信号線34の一部は、TFTのソース電極28として機能する。ゲート絶縁膜27上に、アモルファスシリコンチャネル膜(活性半導体膜)33、信号線(ソース−ドレイン配線)34、層間絶縁Si窒化膜(保護膜)30が順次形成されている。   As shown in FIG. 2, a scanning line (gate thin film wiring) 25 is formed on a glass substrate (not shown), and a part of the scanning line 25 functions as a gate electrode 26 for controlling on / off of the TFT. To do. A gate insulating film (Si nitride film) 27 is formed so as to cover the gate electrode 26. A signal line (source-drain wiring) 34 is formed so as to intersect the scanning line 25 via the gate insulating film 27, and a part of the signal line 34 functions as a source electrode 28 of the TFT. On the gate insulating film 27, an amorphous silicon channel film (active semiconductor film) 33, a signal line (source-drain wiring) 34, and an interlayer insulating Si nitride film (protective film) 30 are sequentially formed.

アモルファスシリコンチャネル膜33は、P(リン)がドープされたドープト層(n層)と、Pがドープされていないイントリンシック層(i層、ノンドーピング層とも呼ばれる。)とからなる。ゲート絶縁膜27上の画素領域には、例えばIn中にSnOを含むITO膜によって形成された透明画素電極5が配置されている。TFTのドレイン電極29は、透明画素電極5に直接コンタクトして電気的に接続される。 The amorphous silicon channel film 33 includes a doped layer (n layer) doped with P (phosphorus) and an intrinsic layer (also referred to as i layer or non-doped layer) not doped with P. In the pixel region on the gate insulating film 27, for example, the transparent pixel electrode 5 formed of an ITO film containing SnO in In 2 O 3 is disposed. The drain electrode 29 of the TFT is in direct contact with and electrically connected to the transparent pixel electrode 5.

走査線25を介してゲート電極26にゲート電圧が供給されると、TFT4はオン状態となり、予め信号線34に供給された駆動電圧は、ソース電極28から、ドレイン電極29を介して透明画素電極5へ供給される。そして、透明画素電極5に所定レベルの駆動電圧が供給されると、図1で説明したように、透明画素電極5と対向電極2との間に電位差が生じる結果、液晶層3に含まれる液晶分子が配向して光変調が行われる。   When the gate voltage is supplied to the gate electrode 26 via the scanning line 25, the TFT 4 is turned on, and the drive voltage supplied in advance to the signal line 34 is transmitted from the source electrode 28 via the drain electrode 29 to the transparent pixel electrode. 5 is supplied. When a driving voltage of a predetermined level is supplied to the transparent pixel electrode 5, as described with reference to FIG. 1, a potential difference is generated between the transparent pixel electrode 5 and the counter electrode 2. As a result, the liquid crystal contained in the liquid crystal layer 3. The molecules are aligned and light modulation is performed.

TFT基板1において、ソース−ドレイン電極に電気的に接続されるソース−ドレイン配線34、透明画素電極5に電気的に接続される信号線(画素電極用信号線)、ゲート電極26に電気的に接続される走査線25は、比抵抗が低く、加工が容易であるなどの理由により、いずれも、純AlまたはAl−Ndなどのアルミニウム合金(以下、これらをまとめてAl系合金と呼ぶ。)の薄膜から形成されており、その上または下には、Mo、Cr,Ti,W等の高融点金属からなるバリアメタル層(不図示)が形成されている。代表的には、例えば、厚さ約50nmのMo層(下部バリアメタル層)、厚さ約150nmの純AlやAl−Nd合金薄膜、および厚さ約50nmのMo層(上部バリアメタル層)が順次形成された三層構造の積層配線が挙げられる。   In the TFT substrate 1, the source-drain wiring 34 electrically connected to the source-drain electrode, the signal line (pixel electrode signal line) electrically connected to the transparent pixel electrode 5, and the gate electrode 26 are electrically connected. The scanning lines 25 to be connected are both low in specific resistance and easy to process, and are all aluminum alloys such as pure Al or Al—Nd (hereinafter collectively referred to as Al-based alloys). A barrier metal layer (not shown) made of a refractory metal such as Mo, Cr, Ti, W or the like is formed above or below the thin film. Typically, for example, a Mo layer (lower barrier metal layer) having a thickness of about 50 nm, a pure Al or Al—Nd alloy thin film having a thickness of about 150 nm, and a Mo layer (upper barrier metal layer) having a thickness of about 50 nm are included. A laminated wiring having a three-layer structure formed sequentially is exemplified.

このようなバリアメタル層を、例えば、透明画素電極5とAl系合金薄膜との間に設ける理由は、Al系合金薄膜を透明画素電極と直接接続すると接触抵抗が上昇し、画面の表示品位が低下するからである。透明画素電極用配線材料として用いられるAlは非常に酸化され易いため、液晶パネルの成膜過程で生じる酸素や成膜時に添加する酸素などにより、Al系合金薄膜と透明画素電極との界面にAl酸化物の絶縁層が生成してしまう。また、透明画素電極材料のITOは導電性の金属酸化物であるが、上記のようにAl酸化物層が生成すると、電気的なオーミック接続を行うことができない。   The reason for providing such a barrier metal layer between, for example, the transparent pixel electrode 5 and the Al-based alloy thin film is that when the Al-based alloy thin film is directly connected to the transparent pixel electrode, the contact resistance increases, and the display quality of the screen is improved. It is because it falls. Since Al used as a wiring material for transparent pixel electrodes is very easily oxidized, oxygen at the interface between the Al-based alloy thin film and the transparent pixel electrode is caused by oxygen generated during the film formation process of the liquid crystal panel or oxygen added during film formation. An oxide insulating layer is formed. Moreover, although ITO of the transparent pixel electrode material is a conductive metal oxide, when an Al oxide layer is generated as described above, an electrical ohmic connection cannot be performed.

しかし、これらのバリアメタル層を形成するためには、Al系合金配線形成用の成膜装置に加え、バリアメタル形成用の成膜装置が別途必要になる。具体的には、バリアメタル形成用の成膜チャンバーをそれぞれ余分に装備した成膜装置(代表的には、複数の成膜チャンバーがトランスファーチャンバーに接続されたクラスタツール)を用いなければならないため、製造コストの上昇や生産性の低下を招く。   However, in order to form these barrier metal layers, a film forming apparatus for forming a barrier metal is additionally required in addition to a film forming apparatus for forming an Al-based alloy wiring. Specifically, since it is necessary to use a film forming apparatus (typically a cluster tool in which a plurality of film forming chambers are connected to a transfer chamber) each equipped with an extra film forming chamber for forming a barrier metal, This causes an increase in manufacturing cost and a decrease in productivity.

また、バリアメタル層として用いられる金属と、純Alまたはアルミニウム合金とは、薬液を用いたウェットエッチングなどの加工工程での加工速度が異なるため、加工工程における横方向の加工寸法を制御することが極めて困難となる。したがって、バリア層の形成は、成膜上の観点だけでなく加工の観点でも工程の複雑化を招き、製造コストの上昇や生産性の低下をもたらす。   Also, since the metal used as the barrier metal layer and pure Al or aluminum alloy have different processing speeds in processing steps such as wet etching using chemicals, the lateral processing dimensions in the processing steps can be controlled. It becomes extremely difficult. Therefore, the formation of the barrier layer leads to a complicated process not only from the viewpoint of film formation but also from the viewpoint of processing, resulting in an increase in manufacturing cost and a decrease in productivity.

そこで、バリアメタル層の形成を省略可能な配線材料(以下、ダイレクトコンタクト用配線材料と呼ぶ場合がある。)が種々提案されており、本願出願人も、例えば、特許文献1〜特許文献3に記載の材料を提案している。   Therefore, various wiring materials that can omit the formation of the barrier metal layer (hereinafter may be referred to as direct contact wiring materials) have been proposed, and the applicant of the present application also disclosed in Patent Documents 1 to 3, for example. The materials described are proposed.

このうち特許文献1には、アルミニウム合金膜を画素電極と直接接続することが可能な材料として、Au,Ag,Zn,Cu,Ni,Sr,Sm,Ge,Biよりなる群から選択される少なくとも1種の合金元素を合計で0.1〜6原子%含むアルミニウム合金薄が開示されている。このアルミニウム合金膜と画素電極との界面には、当該アルミニウム合金膜を構成する合金元素の一部または全部が析出物もしくは濃化層として存在し、電気抵抗の低い領域が部分的または全面的に形成されるようになるため、アルミニウム合金膜と画素電極との接触抵抗が大幅に低減される。そのため、バリア層を省略しても、高度の表示品位を有する液晶表示装置が得られる。   Among these, Patent Document 1 discloses at least an aluminum alloy film selected from the group consisting of Au, Ag, Zn, Cu, Ni, Sr, Sm, Ge, and Bi as a material that can be directly connected to the pixel electrode. An aluminum alloy thin containing a total of 0.1 to 6 atomic% of one kind of alloy element is disclosed. At the interface between the aluminum alloy film and the pixel electrode, a part or all of the alloy elements constituting the aluminum alloy film are present as precipitates or concentrated layers, and a region having a low electrical resistance is partially or entirely. As a result, the contact resistance between the aluminum alloy film and the pixel electrode is greatly reduced. Therefore, even if the barrier layer is omitted, a liquid crystal display device having a high display quality can be obtained.

特許文献2には、アルミニウム合金膜を画素電極と直接接続することが可能であり、薬品耐性、特にアルカリ性の現像液や剥離液に対して優れた耐性を有する材料として、合金成分として少なくともNiを0.1〜6原子%含有するアルミニウム合金膜(第1層)の上部に、窒素含有アルミニウム合金膜(第2層)が形成されたアルミニウム合金多層膜が開示されている。第2層の窒素含有アルミニウム合金膜は、アルカリ性溶液に対する耐食性向上作用を有している。また、画素電極とアルミニウム合金多層膜とが接触する領域には、第2層の窒素含有アルミニウム合金膜は存在せず、抵抗値の低い第1層のAl−Ni合金膜のみが存在するため、アルミニウム合金膜と画素電極とのコンタクト抵抗は低く抑えられる。   In Patent Document 2, an aluminum alloy film can be directly connected to a pixel electrode, and at least Ni is used as an alloy component as a material having chemical resistance, particularly excellent resistance to an alkaline developer or stripping solution. An aluminum alloy multilayer film in which a nitrogen-containing aluminum alloy film (second layer) is formed on top of an aluminum alloy film (first layer) containing 0.1 to 6 atomic% is disclosed. The nitrogen-containing aluminum alloy film of the second layer has an effect of improving the corrosion resistance against the alkaline solution. Further, in the region where the pixel electrode and the aluminum alloy multilayer film are in contact with each other, the second layer nitrogen-containing aluminum alloy film does not exist, and only the first layer Al-Ni alloy film having a low resistance value exists. The contact resistance between the aluminum alloy film and the pixel electrode can be kept low.

特許文献3には、アルミニウム合金膜を画素電極と直接接続することが可能な他の材料として、Au,Ag,Zn,Cu,Ni,Sr,Sm,Ge,Biよりなる群から選択される少なくとも1種の合金元素を合計で0.1〜6原子%含むアルミニウム合金膜と画素電極との界面に当該アルミニウム合金の酸化皮膜が形成されており、上記酸化皮膜の厚さおよび酸素含有量が適切に制御された材料が開示されている。この方法によれば、画素電極とアルミニウム合金膜との界面に形成される酸化アルミニウム層の電気抵抗率が低減され、導電性が高められるため、アルミニウム合金膜と画素電極とのコンタクト抵抗は低く抑えられる。   Patent Document 3 discloses at least one selected from the group consisting of Au, Ag, Zn, Cu, Ni, Sr, Sm, Ge, and Bi as another material capable of directly connecting an aluminum alloy film to a pixel electrode. An oxide film of the aluminum alloy is formed at the interface between the aluminum alloy film containing 0.1 to 6 atomic percent of one kind of alloy element in total and the pixel electrode, and the thickness and oxygen content of the oxide film are appropriate. Controlled materials are disclosed. According to this method, since the electrical resistivity of the aluminum oxide layer formed at the interface between the pixel electrode and the aluminum alloy film is reduced and the conductivity is increased, the contact resistance between the aluminum alloy film and the pixel electrode is kept low. It is done.

前述した特許文献1〜特許文献3に記載の配線材料は、走査線または信号線を構成する材料として適用可能であり、ゲート電極やソース−ドレイン電極として機能する。
特開2004−214606号公報 特開2005−303003号公報 特開2006−23388号公報
The wiring materials described in Patent Documents 1 to 3 described above can be applied as a material constituting a scanning line or a signal line, and function as a gate electrode or a source-drain electrode.
JP 2004-214606 A JP 2005-303003 A JP 2006-23388 A

ところが、前述したダイレクトコンタクト用配線材料を用い、例えば、基板上にゲート配線膜26を形成すると、稀ではあるが、ゲート配線膜26にピンホールが生じることが、その後の本発明者の検討結果により明らかになった。   However, when the above-described direct contact wiring material is used and, for example, the gate wiring film 26 is formed on the substrate, pinholes are generated in the gate wiring film 26, but the results of the subsequent studies by the present inventors. It became clear.

ピンホールの発生原因として、例えば、フォトリソグラフィ工程で用いるフォトレジスト剥離液によるアルミニウム合金薄膜の腐食が考えられる。後に詳しく説明するように、ゲート配線膜26は、ガラス基板1a上に所定のアルミニウム合金膜をスパッタリング法で形成した後、例えば、フォトリソグラフィ及びウェットエッチングによってパターニングすることによって形成される。フォトリソグラフィ工程では、アルミニウム合金膜にフォトレジスト膜をパターニングした後、例えば、アミン系物質を含む剥離液で当該フォトレジスト膜を除去するが、アルミニウム合金薄膜の表面に僅かに残存した剥離液は、引き続き行なわれる水洗工程で水と混合するとアルカリ性を示すようになるため、アルミニウム合金薄膜が局所的にエッチング(腐食)されると考えられる。   As a cause of occurrence of pinholes, for example, corrosion of an aluminum alloy thin film by a photoresist stripping solution used in a photolithography process can be considered. As will be described in detail later, the gate wiring film 26 is formed by forming a predetermined aluminum alloy film on the glass substrate 1a by a sputtering method and then patterning the film by, for example, photolithography and wet etching. In the photolithography process, after patterning the photoresist film on the aluminum alloy film, for example, the photoresist film is removed with a stripping solution containing an amine-based material, but the stripping solution slightly remaining on the surface of the aluminum alloy thin film is, When mixed with water in the subsequent washing step, it becomes alkaline, so the aluminum alloy thin film is considered to be locally etched (corroded).

特に、前述したダイレクトコンタクト用配線材料は、いずれも、Alよりも貴な金属のNiを合金成分として含むAl−Ni合金を使用しているため、純Alに比べ、アルカリ性溶液に対する腐食速度は大きくなる。その主な原因は、Al−Ni合金を用いた場合は、純Alのように緻密で高耐食性の不動態被膜が表面に形成され難く、アルカリ性溶液に対する防食性能(耐アルカリ性)が低下することが考えられる。   In particular, all of the above-described wiring materials for direct contact use an Al—Ni alloy containing Ni, which is a metal nobler than Al, as an alloy component, so that the corrosion rate against an alkaline solution is larger than that of pure Al. Become. The main cause is that when an Al—Ni alloy is used, a dense and highly corrosion-resistant passive film like that of pure Al is hardly formed on the surface, and the anticorrosion performance (alkali resistance) against an alkaline solution is lowered. Conceivable.

図2に示すボトムゲート型TFT基板の場合において、ガラス基板と接するゲート配線膜26にピンホールが発生し、ガラス基板1aとの界面にまで到達した場合に、TFT特性に及ぼす影響について考察する。   In the case of the bottom gate type TFT substrate shown in FIG. 2, the influence on the TFT characteristics when a pinhole is generated in the gate wiring film 26 in contact with the glass substrate and reaches the interface with the glass substrate 1a will be considered.

周知のとおり、TFTは、ゲート電極26からの信号に従ってソース電極28とドレイン電極29との間に流れる電流のON−OFFを行なう機能を有している。ところが、ピンホールがゲート配線膜26に生じると、ガラス基板1aの下方から上方に向かって通過するバックライト光は、ゲート配線膜26を介さず、ゲート絶縁膜27を直接通過した後、TFTのチャネル層33を直接照射するようになる。チャネル層30に光が照射されると、電子・正孔対が生成され、各々が正電極、負電極に移動するため、微弱な電流(リーク電流)が常時流れるようになり、上述した薄膜トランジスタの機能が低下する。その結果、TFTに対応する画素のON−OFFが不明瞭になり、液晶表示装置の品質が低下する。   As is well known, the TFT has a function of turning on and off the current flowing between the source electrode 28 and the drain electrode 29 in accordance with a signal from the gate electrode 26. However, when a pinhole is generated in the gate wiring film 26, the backlight light that passes upward from the lower side of the glass substrate 1a directly passes through the gate insulating film 27 without passing through the gate wiring film 26, and then the TFT light. The channel layer 33 is directly irradiated. When the channel layer 30 is irradiated with light, electron / hole pairs are generated and move to the positive electrode and the negative electrode, respectively, so that a weak current (leakage current) always flows. Function declines. As a result, ON / OFF of the pixel corresponding to the TFT becomes unclear, and the quality of the liquid crystal display device is deteriorated.

上記では、液晶表示装置を代表的に取上げて説明したが、前述した課題は液晶表示装置に限定されず、アモルファスシリコンTFT基板に共通して見られる。また、上記課題は、TFTの半導体層として、アモルファスシリコンのほか、多結晶シリコンを用いたTFT基板においても見られる。   In the above description, the liquid crystal display device has been taken up as a representative. However, the above-described problem is not limited to the liquid crystal display device, and is common to amorphous silicon TFT substrates. In addition, the above-mentioned problem is also observed in a TFT substrate using polycrystalline silicon in addition to amorphous silicon as a TFT semiconductor layer.

本発明は上記事情に鑑みてなされたものであって、その目的は、基板上に形成される配線材料であって、好ましくは、アルミニウム合金薄膜と画素電極とが直接コンタクトすることが可能な配線材料であって、耐アルカリ性に優れた配線材料を提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is a wiring material formed on a substrate, and preferably a wiring capable of directly contacting an aluminum alloy thin film and a pixel electrode. An object of the present invention is to provide a wiring material excellent in alkali resistance.

詳細には、本発明の目的は、基板上に形成される配線膜(電極)にピンホールなどの欠陥が発生しても、ピンホールからの光漏洩に起因するTFT特性の低下を防止することが可能な配線材料(電極用材料)を提供することにある。   More specifically, the object of the present invention is to prevent degradation of TFT characteristics due to light leakage from a pinhole even if a defect such as a pinhole occurs in a wiring film (electrode) formed on a substrate. An object of the present invention is to provide a wiring material (electrode material) that can be used.

上記課題を解決することのできた本発明の配線または電極は、基板上に設けられた配線または電極であって、前記配線または前記電極は、前記基板側から順に、窒素含有アルミニウム合金の第1の薄膜と、アルミニウム合金の第2の薄膜とからなる積層構造を有しており、前記第1の薄膜中に含まれる窒素の比率は、13原子%以上50原子%以下であることに要旨を有している。   The wiring or electrode of the present invention that has solved the above problems is a wiring or electrode provided on a substrate, and the wiring or the electrode is a first of a nitrogen-containing aluminum alloy in order from the substrate side. It has a laminated structure consisting of a thin film and a second thin film of an aluminum alloy, and the content of nitrogen contained in the first thin film is 13 atomic% to 50 atomic%. is doing.

上記課題を解決することのできた本発明の他の配線または電極は、基板上に設けられた配線または電極であって、前記配線は、前記基板側から順に、窒素・酸素含有アルミニウム合金の第1の薄膜と、アルミニウム合金の第2の薄膜とからなる積層構造を有しており、前記第1の薄膜中に含まれる窒素の比率は13原子%以上50原子%以下であり、酸素の比率は10原子%以下であることに要旨を有している。   Another wiring or electrode of the present invention that has solved the above problem is a wiring or electrode provided on a substrate, and the wiring is a first of nitrogen / oxygen-containing aluminum alloy in order from the substrate side. And a second thin film made of an aluminum alloy, the ratio of nitrogen contained in the first thin film is 13 atomic% to 50 atomic%, and the ratio of oxygen is It is summarized that it is 10 atomic% or less.

好ましい実施形態において、前記第1の薄膜の厚さは、10nm以上100nm以下の範囲内である。   In a preferred embodiment, the thickness of the first thin film is in the range of 10 nm to 100 nm.

好ましい実施形態において、前記第1の薄膜および前記第2の薄膜を構成するアルミニウム合金は、同一または異なって、合金成分として、Ni,Ag,Zn,Cu,およびGeよりなる群から選択される少なくとも一種の元素を0.1原子%以上6原子%以下の範囲で含有している。   In a preferred embodiment, the aluminum alloy constituting the first thin film and the second thin film is the same or different and at least selected from the group consisting of Ni, Ag, Zn, Cu, and Ge as an alloy component One kind of element is contained in the range of 0.1 atomic% to 6 atomic%.

好ましい実施形態において、前記配線または前記電極は、トランジスタ(より好ましくは薄膜トランジスタ)に接続されている。   In a preferred embodiment, the wiring or the electrode is connected to a transistor (more preferably, a thin film transistor).

好ましい実施形態において、前記配線または前記電極は、ゲート配線またはゲート電極である。   In a preferred embodiment, the wiring or the electrode is a gate wiring or a gate electrode.

上記のいずれかに記載の配線または電極を作製する方法は、基板上に、窒素含有アルミニウム合金または窒素・酸素含有アルミニウム合金の第1の薄膜を、不活性ガスと窒素ガス、または不活性ガスと窒素ガス・酸素ガスとの混合ガスを用いた反応性スパッタリング法で蒸着する工程と、アルミニウム合金の第2の薄膜をスパッタリング法で蒸着する工程と、を包含している。   A method for producing a wiring or an electrode according to any one of the above methods includes: forming a first thin film of a nitrogen-containing aluminum alloy or a nitrogen / oxygen-containing aluminum alloy on a substrate with an inert gas and a nitrogen gas, or an inert gas; The method includes a step of vapor-depositing by a reactive sputtering method using a mixed gas of nitrogen gas and oxygen gas, and a step of vapor-depositing a second thin film of an aluminum alloy by a sputtering method.

本発明には、上記のいずれかに記載の配線または電極を備えたトランジスタ基板(好ましくは、薄膜トランジスタ基板)も包含される。   The present invention also includes a transistor substrate (preferably a thin film transistor substrate) provided with any of the wirings or electrodes described above.

本発明には、上記のトランジスタ基板を備えた表示デバイスも包含される。   The present invention also includes a display device including the above-described transistor substrate.

本発明によれば、基板とアルミニウム合金薄膜との間に、耐アルカリ性に優れた窒素含有アルミニウム合金薄膜または窒素・酸素含有アルミニウム合金薄膜が形成されているため、特に、画素電極と直接接続することが可能なダイレクトコンタクト用配線または電極として提案されているAl−Ni合金が抱える問題点(ピンホールなどの欠陥の発生と、それに伴うTFT特性の低下)を解消できる点で、非常に有用である。   According to the present invention, a nitrogen-containing aluminum alloy thin film or a nitrogen / oxygen-containing aluminum alloy thin film excellent in alkali resistance is formed between the substrate and the aluminum alloy thin film. It is very useful in that it can eliminate the problems (defects such as pinholes and associated TFT degradation) that Al-Ni alloys proposed for direct contact wiring or electrodes can handle. .

本発明者は、基板上に設けられたアルミニウム合金からなる配線または電極の耐アルカリ性が高められ、ピンホールなどの発生を防止し得る配線または電極を提供するため、鋭意検討してきた。その結果、基板とアルミニウム合金薄膜との間に、所定の窒素含有アルミニウム合金薄膜または窒素・酸素含有アルミニウム合金薄膜を設ければ所期の目的が達成されることを見出し、本発明を完成した。   The inventor has intensively studied in order to provide a wiring or electrode in which the alkali resistance of a wiring or electrode made of an aluminum alloy provided on a substrate is enhanced and pinholes can be prevented from occurring. As a result, the inventors have found that the intended purpose can be achieved by providing a predetermined nitrogen-containing aluminum alloy thin film or a nitrogen / oxygen-containing aluminum alloy thin film between the substrate and the aluminum alloy thin film, thereby completing the present invention.

本発明の配線または電極は、特に、薄膜トランジスタなどのトランジスタに接続されるゲート配線またはゲート電極に好適に用いられる。   The wiring or electrode of the present invention is particularly preferably used for a gate wiring or a gate electrode connected to a transistor such as a thin film transistor.

本発明による効果(基板上に形成される配線または電極の耐アルカリ性向上作用)は、例えば、前述した特許文献1〜特許文献3に開示されている画素電極と直接接続することが可能なダイレクトコンタクト用配線または電極(具体的には、例えば、Al−Ni合金)のように、純アルミニウムに比べ、耐アルカリ性に劣るアルミニウム合金の配線を用いた場合に、とりわけ、顕著に発揮される。例えば、Al−Ni合金を基板上に形成し、配線または電極を形成すると、ピンホールなどの欠陥が発生し、TFT特性の低下が生じる場合があるが、本発明の積層技術(基板とAl−Ni合金膜との間に所定の窒素含有アルミニウム合金膜または窒素・酸素含有アルミニウム合金膜を介在させる技術)を適用すれば、上記のAl−Ni合金にピンホールなどの欠陥は発生せず、TFT特性の低下は見られない。万が一、上記のAl−Ni合金にピンホールが発生したとしても、基板上に、耐アルカリ性に優れた窒素含有アルミニウム合金膜または窒素・酸素含有アルミニウム合金膜が形成されているため、TFT特性の低下が抑えられる。そのため、バックライト光の漏洩による電流(リーク電流)の発生を防止し得、TFT特性の低下が効果的に抑えられる。従って、本発明によれば、画素電極との直接接続が可能であり、TFT特性の低下も充分抑えられた高品位の表示デバイスを実現することができる。   The effect of the present invention (the effect of improving the alkali resistance of the wiring or electrode formed on the substrate) is, for example, a direct contact that can be directly connected to the pixel electrode disclosed in Patent Documents 1 to 3 described above. In particular, when an aluminum alloy wiring that is inferior in alkali resistance as compared with pure aluminum, such as a wiring for use or an electrode (specifically, for example, an Al—Ni alloy), it is remarkably exhibited. For example, when an Al—Ni alloy is formed on a substrate and wirings or electrodes are formed, defects such as pinholes may occur and the TFT characteristics may deteriorate. If a predetermined nitrogen-containing aluminum alloy film or a nitrogen / oxygen-containing aluminum alloy film is interposed between the Ni alloy film and the Al-Ni alloy, defects such as pinholes do not occur, and the TFT There is no deterioration in properties. Even if pinholes occur in the above Al-Ni alloy, the TFT characteristics deteriorate due to the formation of a nitrogen-containing aluminum alloy film or nitrogen / oxygen-containing aluminum alloy film with excellent alkali resistance on the substrate. Is suppressed. Therefore, generation of current (leakage current) due to leakage of backlight light can be prevented, and degradation of TFT characteristics can be effectively suppressed. Therefore, according to the present invention, it is possible to realize a high-quality display device that can be directly connected to the pixel electrode and sufficiently suppress the deterioration of TFT characteristics.

ただし、本発明の積層技術は、上記の態様に限定されず、ガラス基板上に形成されるすべてのゲート電極に適用できることは言うまでもない。   However, it goes without saying that the lamination technique of the present invention is not limited to the above-described embodiment, and can be applied to all gate electrodes formed on a glass substrate.

以下、図3を参照しながら、本発明に係る配線または電極の実施形態を説明する。以下では、説明の便宜のため、配線または電極を、単に「配線」と記載する場合がある。   Hereinafter, an embodiment of a wiring or an electrode according to the present invention will be described with reference to FIG. Hereinafter, for convenience of explanation, the wiring or the electrode may be simply referred to as “wiring”.

図3には、基板上にゲート配線が設けられたボトムゲート型TFT基板の一部を模式的に示している。   FIG. 3 schematically shows a part of a bottom gate TFT substrate in which a gate wiring is provided on the substrate.

図3に示すように、ゲート配線56は、基板51側から順に、窒素含有アルミニウム合金の第1の薄膜52と、アルミニウム合金の第2の薄膜53とからなる積層構造を有している。   As shown in FIG. 3, the gate wiring 56 has a laminated structure including a first thin film 52 of a nitrogen-containing aluminum alloy and a second thin film 53 of an aluminum alloy in this order from the substrate 51 side.

本発明を特徴付ける第1の薄膜52は、窒化アルミニウム合金の窒素含有アルミニウム合金からなり、窒素含有アルミニウム合金中の窒素含有量は13原子%以上である。ここで、「窒素含有量」は、基板51と第1の薄膜52との界面(窒素含有量が最も高くなる部分)における窒素濃度を意味する。後に詳しく説明するように、第1の薄膜52は、反応ガスとして、Arガスなどの不活性ガスと窒素ガスとの混合ガスを用いたスパッタリング法(反応性スパッタリング法)により、基板51上に蒸着して形成されるため、第1の薄膜52は、基板51側から第2の薄膜53に向かって、窒素含有量が減少する濃度勾配を有しており、基板51と第1の薄膜52との界面では窒素含有層が最も多く、一方、第1の薄膜52と第2の薄膜53との界面では窒素含有層は実質的に0(ゼロ)となる。本発明者の実験によれば、窒素含有量が最も高くなる上記の界面における窒素の最大濃度を、13原子%以上に制御すれば、所望とする耐アルカリ性が有効に発揮されることが分かった。耐アルカリ性の向上という観点からすれば、窒素含有量は多い程良く、例えば、28原子%以上であることが好ましく、38原子%以上であることがより好ましい。窒化アルミニウム合金層の場合、AlとNのストイキオメトリー(定組成比)はAl:N=1:1であるので、窒素含有量の上限は約50原子%である。   The first thin film 52 characterizing the present invention is made of an aluminum nitride alloy nitrogen-containing aluminum alloy, and the nitrogen content in the nitrogen-containing aluminum alloy is 13 atomic% or more. Here, the “nitrogen content” means the nitrogen concentration at the interface between the substrate 51 and the first thin film 52 (the portion where the nitrogen content is highest). As will be described in detail later, the first thin film 52 is deposited on the substrate 51 by a sputtering method (reactive sputtering method) using a mixed gas of an inert gas such as Ar gas and nitrogen gas as a reactive gas. Therefore, the first thin film 52 has a concentration gradient in which the nitrogen content decreases from the substrate 51 side toward the second thin film 53, and the substrate 51, the first thin film 52, On the other hand, the nitrogen-containing layer is the largest at the interface, while the nitrogen-containing layer is substantially 0 (zero) at the interface between the first thin film 52 and the second thin film 53. According to the experiments of the present inventors, it was found that if the maximum nitrogen concentration at the interface where the nitrogen content is highest is controlled to 13 atomic% or more, the desired alkali resistance is effectively exhibited. . From the viewpoint of improving alkali resistance, the higher the nitrogen content, the better. For example, it is preferably 28 atomic% or more, and more preferably 38 atomic% or more. In the case of the aluminum nitride alloy layer, the stoichiometry (constant composition ratio) of Al and N is Al: N = 1: 1, so the upper limit of the nitrogen content is about 50 atomic%.

あるいは、第1の薄膜52は、窒素・酸素含有アルミニウム合金から構成されていてもよい。この場合、第1の薄膜52は、窒化アルミニウム合金、酸化アルミニウム合金、酸窒化アルミニウム合金などから構成されている。窒素・酸素含有アルミニウム合金中の窒素含有量は、上記と同様、13原子%以上であり、酸素含有量は、好ましくは0.02原子%以上である。耐アルカリ性向上作用は、酸素を含む酸化アルミニウムよりも、窒素を含む窒化アルミニウムの方が優れている。   Alternatively, the first thin film 52 may be made of a nitrogen / oxygen-containing aluminum alloy. In this case, the first thin film 52 is made of an aluminum nitride alloy, an aluminum oxide alloy, an aluminum oxynitride alloy, or the like. Similarly to the above, the nitrogen content in the nitrogen / oxygen-containing aluminum alloy is 13 atomic% or more, and the oxygen content is preferably 0.02 atomic% or more. The action of improving alkali resistance is superior to aluminum nitride containing nitrogen rather than aluminum oxide containing oxygen.

窒素・酸素含有アルミニウム合金中の窒素含有量は、前述した窒素含有アルミニウム合金層中の窒素含有層と同じであり、説明を省略する。   The nitrogen content in the nitrogen / oxygen-containing aluminum alloy is the same as the nitrogen-containing layer in the nitrogen-containing aluminum alloy layer described above, and the description thereof is omitted.

窒素・酸素含有アルミニウム合金中の「酸素含有量」は、基板51と第1の薄膜52との界面(酸素含有量が最も高くなる部分)における酸素濃度を意味する。後に詳しく説明するように、第1の薄膜52は、反応ガスとして、Arガスなどの不活性ガスと、窒素ガスおよび酸素ガスとの混合ガスを用いたスパッタリング法(反応性スパッタリング法)により、基板51上に蒸着して形成されるため、第1の薄膜52は、基板51から第2の薄膜53に向かって、酸素含有量が減少する濃度勾配を有しており、基板51と第1の薄膜52との界面では酸素含有層が最も多く、一方、第1の薄膜52と第2の薄膜53との界面では酸素含有層は実質的に0(ゼロ)となる。本発明者の実験によれば、酸素含有量が最も高くなる上記の界面における酸素の最大濃度は、おおむね、10原子%程度含まれていてもよいことが分かった。耐アルカリ性の向上という観点からすれば、酸素含有量は少ない程良く、例えば、5原子%以下であることが好ましく、2原子%以下であることがより好ましい。   The “oxygen content” in the nitrogen / oxygen-containing aluminum alloy means the oxygen concentration at the interface between the substrate 51 and the first thin film 52 (the portion where the oxygen content is highest). As will be described in detail later, the first thin film 52 is formed on the substrate by a sputtering method (reactive sputtering method) using a mixed gas of an inert gas such as Ar gas, nitrogen gas, and oxygen gas as a reactive gas. Since the first thin film 52 has a concentration gradient in which the oxygen content decreases from the substrate 51 toward the second thin film 53, the first thin film 52 and the first thin film 52 have a concentration gradient. The oxygen-containing layer is the most at the interface with the thin film 52, while the oxygen-containing layer is substantially 0 (zero) at the interface between the first thin film 52 and the second thin film 53. According to the experiments by the present inventors, it has been found that the maximum concentration of oxygen at the above-mentioned interface where the oxygen content is the highest may be included in about 10 atomic%. From the viewpoint of improving alkali resistance, the lower the oxygen content, the better. For example, it is preferably 5 atomic% or less, more preferably 2 atomic% or less.

上記のように、第1の薄膜52は、上記のように、窒素のみを含有する窒素含有アルミニウム合金、または、窒素と酸素の両方を含有する窒素・酸素含有アルミニウム合金のいずれかで構成されており、酸素のみを含有する酸素含有アルミニウム合金から構成されていない。酸素を含む酸化アルミニウムは、バルク材料としては透明であり、バックライト光の透過を有効に防止できないためである。これに対し、窒素と酸素の両方が混在する窒素・酸素含有アルミニウムからなる薄膜を設ければ、酸化アルミニウムは微粒子状となり、バックライト光を反射または散乱し、バックライト光の透過を抑制できると考えられる。   As described above, the first thin film 52 is composed of either a nitrogen-containing aluminum alloy containing only nitrogen or a nitrogen / oxygen-containing aluminum alloy containing both nitrogen and oxygen as described above. It is not composed of an oxygen-containing aluminum alloy containing only oxygen. This is because aluminum oxide containing oxygen is transparent as a bulk material and cannot effectively prevent transmission of backlight light. On the other hand, if a thin film made of nitrogen / oxygen-containing aluminum in which both nitrogen and oxygen are mixed is provided, the aluminum oxide will be in the form of fine particles, reflecting or scattering the backlight light, and suppressing the transmission of the backlight light. Conceivable.

第1の薄膜52における窒素の含有量および酸素の含有量は、XPS(蛍光X線分析装置)を用い、薄膜をエッチングしながら膜の深さ方向についてAl(2p)、N(1s)、及びO(1s)の強度を分析することによって膜中のAl、N、Oの含有量を測定した。膜中のAl量も測定したのは、窒素および酸素がAlと結合しているかどうかを確認するためである。   The nitrogen content and the oxygen content in the first thin film 52 were measured using Al (2p), N (1 s), and the depth direction of the film while etching the thin film using an XPS (fluorescence X-ray analyzer). The content of Al, N, and O in the film was measured by analyzing the strength of O (1s). The amount of Al in the film was also measured in order to confirm whether nitrogen and oxygen were bonded to Al.

第1の薄膜52の厚さは、10nm以上100nm以下の範囲内であることが好ましい。これにより、たとえ、フォトリソグラフィ工程で、第2のアルミニウム合金薄膜52がすべてエッチングされ、除去されたとしても、第1の薄膜52に対するバックライト光(通常、波長550nmの緑色)の透過率を実質的にゼロに抑えることができ、バックライト光の漏洩によるリーク電流の発生を確実に防止できる。   The thickness of the first thin film 52 is preferably in the range of 10 nm to 100 nm. Thereby, even if all of the second aluminum alloy thin film 52 is etched and removed in the photolithography process, the transmittance of the backlight light (usually green having a wavelength of 550 nm) to the first thin film 52 is substantially increased. Thus, the leakage current due to the leakage of the backlight light can be surely prevented.

上記作用を有効に発揮させるため、第1の薄膜52の厚さを10nm以上とする。ただし、第1の薄膜52の厚さが100nmを超えると、第2の薄膜53を含む積層アルミニウム合金の電気抵抗率が高くなる。これらを総合的に勘案すると、第1の薄膜52の厚さは、20nm以上70nm以下の範囲内であることがより好ましい。   In order to effectively exhibit the above action, the thickness of the first thin film 52 is set to 10 nm or more. However, when the thickness of the first thin film 52 exceeds 100 nm, the electrical resistivity of the laminated aluminum alloy including the second thin film 53 increases. Considering these comprehensively, the thickness of the first thin film 52 is more preferably in the range of 20 nm to 70 nm.

第2の薄膜53は、アルミニウム合金から構成されており、窒素および酸素は、実質的に含有していない。ここで、「実質的に含有していない」とは、後記する薄膜の形成過程において、不可避的に含まれ得るレベルの窒素や酸素は許容し得るという意味である。従って、窒素や酸素の含有量は、必ずしも0原子%ではなく、本発明の作用を阻害しないレベル、例えば、約200ppm原子%程度の窒素や、約200ppm原子%の酸素は含まれていてもよい。   The second thin film 53 is made of an aluminum alloy and does not substantially contain nitrogen and oxygen. Here, “substantially does not contain” means that nitrogen and oxygen at a level that can be unavoidably included in the process of forming a thin film described later can be tolerated. Therefore, the content of nitrogen and oxygen is not necessarily 0 atomic%, and a level that does not hinder the action of the present invention, for example, about 200 ppm atomic% of nitrogen or about 200 ppm atomic% of oxygen may be included. .

第1の薄膜52および第2の薄膜53を構成するアルミニウム合金としては、例えば、前述した特許文献1〜特許文献3に記載の組成のものが、好適に用いられる。これらのアルミニウム合金を用いれば、ピンホールなどによるTFT特性の低下を防止し得、画素電極と直接接続可能な配線または電極を提供できるからである。   As an aluminum alloy which comprises the 1st thin film 52 and the 2nd thin film 53, the thing of the composition as described in patent document 1-patent document 3 mentioned above is used suitably, for example. By using these aluminum alloys, it is possible to prevent deterioration of TFT characteristics due to pinholes and the like, and it is possible to provide a wiring or an electrode that can be directly connected to the pixel electrode.

また、ゲート配線を構成するアルミニウム合金と、ソース−ドレイン配線を構成するアルミニウム合金とは、同一組成のものを用いても良い。これにより、製造プロセスを簡略化することができる。   The aluminum alloy constituting the gate wiring and the aluminum alloy constituting the source-drain wiring may be of the same composition. Thereby, the manufacturing process can be simplified.

具体的には、第1の薄膜52および第2の薄膜53を構成するアルミニウム合金としては、同一または異なって、下記(1)〜(4)の組成を有するものが好ましい。   Specifically, the aluminum alloys constituting the first thin film 52 and the second thin film 53 are preferably the same or different and have the following compositions (1) to (4).

(1)グループαに属する元素の少なくとも一種を0.1原子%以上6原子%以下の範囲で含有するAl−α合金
ここで、グループαは、Ni,Ag,Zn,Cu,およびGeから構成される。
(1) Al-α alloy containing at least one element belonging to group α in the range of 0.1 atomic% to 6 atomic%, where group α is composed of Ni, Ag, Zn, Cu, and Ge Is done.

グループαに属する元素は、電気抵抗率の低減化に有用である。これらの元素を単独でまたは併用して、上記の範囲内でAl中に添加すると、比較的低い熱処理温度で、Al系合金薄膜と透明画素電極との接続界面に、αに属する元素の少なくとも一部を含む電気抵抗の低い領域(α含有析出物やα含有濃化層)が形成されるため、例えば、250℃で30分間熱処理したときの電気抵抗率を、おおむね、7Ω・cm以下に低減することができる。   Elements belonging to group α are useful for reducing electrical resistivity. When these elements are added singly or in combination into Al within the above range, at least one of the elements belonging to α at the connection interface between the Al alloy thin film and the transparent pixel electrode at a relatively low heat treatment temperature. For example, the electrical resistivity after heat treatment at 250 ° C. for 30 minutes is generally reduced to 7 Ω · cm or less. can do.

上記元素のうち、Niは、特に、電気抵抗率の低減化作用および耐熱性に優れるため、少なくとも、Niを含有するAl−Ni合金を用いることが好ましい。   Among the above elements, Ni is particularly excellent in the effect of reducing electrical resistivity and heat resistance, so it is preferable to use at least an Al—Ni alloy containing Ni.

グループαに属する元素が0.1原子%未満では、所望とするα含有濃化層の形成が不充分であり、接続抵抗を充分低く抑えることができない。ただし、グループαに属する元素の含有量が6原子%を超えると、Al系合金薄膜自体の電気抵抗率が高くなって画素の応答速度が遅くなり、消費電力が増大してディスプレイとしての品位が低下し、実用に供し得なくなる。グループαに属する元素の含有量は、0.5原子%以上5原子%以下であることが好ましい。   If the element belonging to the group α is less than 0.1 atomic%, the formation of a desired α-containing concentrated layer is insufficient, and the connection resistance cannot be suppressed sufficiently low. However, if the content of the element belonging to group α exceeds 6 atomic%, the electrical resistivity of the Al-based alloy thin film itself is increased, the response speed of the pixel is decreased, the power consumption is increased, and the display quality is improved. It falls and cannot be put to practical use. The content of an element belonging to the group α is preferably 0.5 atomic% or more and 5 atomic% or less.

(2)Niを少なくとも0.1原子%以上含有し、グループQに属する元素の少なくとも一種を以下の範囲で含有するAl−Ni−Q合金
0.1原子%≦[Ni]+10×[Q]≦6原子%
式中、[Ni]は、Niの含有量(原子%)を意味し、
[Q]は、グループQに属する元素の含有量(原子%)を意味する。
ここで、グループQは、Nd,Y,Fe,およびCoから構成される。これらの元素は、単独で添加しても良く、2種以上を併用してもよい。2種以上の元素を添加するときは、各元素の合計の含有量が上記範囲を満足すればよい。
(2) Al—Ni—Q alloy containing at least 0.1 atomic% of Ni and containing at least one element belonging to group Q in the following range: 0.1 atomic% ≦ [Ni] + 10 × [Q] ≦ 6 atomic%
In the formula, [Ni] means the Ni content (atomic%),
[Q] means the content (atomic%) of elements belonging to Group Q.
Here, the group Q is composed of Nd, Y, Fe, and Co. These elements may be added alone or in combination of two or more. When two or more elements are added, the total content of each element only needs to satisfy the above range.

Al−Ni−Q合金は、前述したグループαに属する元素としてNiを含み、更に、第三成分としてグループQに属する元素を含む、三元系合金である。   The Al—Ni—Q alloy is a ternary alloy containing Ni as an element belonging to the group α described above and further containing an element belonging to the group Q as a third component.

グループQに属する元素を含有するAl−Ni−Q合金を用いることによって耐熱性が著しく高められ、Al系合金薄膜の表面にヒロック(コブ状の突起物)が形成されるのを有効に防止できる。グループQに属する元素の含有量[Q]は、上式に示すように、Niの含有量[Ni]との関係で適切に定められる。上式において、{[Ni]+10×[Q]}で表される値をII値とすると、II値が上式の左辺(0.1原子%)を下回ると、前述した作用が有効に発揮されず、一方、II値が上式の右辺(6原子%)を超えると、前述した作用は向上する反面、膜素材の電気抵抗率が上昇してしまう。これらの両面を考慮すると、II値は、0.2原子%以上5原子%以下であることがより好ましい。   By using an Al—Ni—Q alloy containing an element belonging to group Q, the heat resistance is remarkably enhanced, and the formation of hillocks (cove-like projections) on the surface of the Al-based alloy thin film can be effectively prevented. . The content [Q] of elements belonging to the group Q is appropriately determined in relation to the Ni content [Ni] as shown in the above formula. In the above formula, when the value represented by {[Ni] + 10 × [Q]} is the II value, when the II value falls below the left side (0.1 atomic%) of the above formula, the above-described action is effectively exhibited. On the other hand, when the II value exceeds the right side (6 atomic%) of the above formula, the above-described effect is improved, but the electrical resistivity of the film material is increased. Considering these two aspects, the II value is more preferably 0.2 atomic% or more and 5 atomic% or less.

(3)Niを少なくとも0.1原子%以上含有し、グループZに属する元素を以下の範囲で含有するAl−Ni−Z合金
0.1原子%≦[Ni]+15×[Z]≦6原子%
式中、[Ni]は、Niの含有量(原子%)を意味し、
[Z]は、グループZに属する元素の含有量(原子%)を意味する。
ここで、グループZは、Ti,V,Zr,Nb,Mo,Hf,Ta,およびWから構成される。これらの元素は、単独で添加しても良く、2種以上を併用してもよい。2種以上の元素を添加するときは、各元素の合計の含有量が上記範囲を満足すればよい。
(3) Al—Ni—Z alloy containing at least 0.1 atomic% or more of Ni and an element belonging to group Z in the following range: 0.1 atomic% ≦ [Ni] + 15 × [Z] ≦ 6 atoms %
In the formula, [Ni] means the Ni content (atomic%),
[Z] means the content (atomic%) of an element belonging to group Z.
Here, the group Z is composed of Ti, V, Zr, Nb, Mo, Hf, Ta, and W. These elements may be added alone or in combination of two or more. When two or more elements are added, the total content of each element only needs to satisfy the above range.

Al−Ni−Z合金は、前述したグループαに属する元素としてNiを含み、更に、第三成分としてグループZに属する元素を含む三元系合金である。   The Al—Ni—Z alloy is a ternary alloy containing Ni as an element belonging to the group α described above and further containing an element belonging to the group Z as a third component.

グループZに属する元素を含有するAl−Ni−Z合金を用いることによって耐熱性が著しく高められ、Al系合金薄膜の表面にヒロック(コブ状の突起物)が形成されるのを有効に防止できる。グループZに属する元素の含有量[Z]は、上式に示すように、Niの含有量[Ni]との関係で適切に定められる。上式において、{[Ni]+15×[Z]}で表される値をIII値とすると、III値が上式の左辺(0.1原子%)を下回ると、前述した作用が有効に発揮されず、一方、III値が上式の右辺(6原子%)を超えると、前述した作用は向上する反面、膜素材の電気抵抗率が上昇してしまう。これらの両面を考慮すると、III値は、0.2原子%以上5原子%以下であることがより好ましい。   By using an Al—Ni—Z alloy containing an element belonging to group Z, the heat resistance is remarkably enhanced, and the formation of hillocks (cove-like projections) on the surface of the Al-based alloy thin film can be effectively prevented. . The content [Z] of the element belonging to the group Z is appropriately determined in relation to the Ni content [Ni] as shown in the above formula. In the above formula, when the value represented by {[Ni] + 15 × [Z]} is the III value, when the III value is less than the left side (0.1 atomic%) of the above formula, the above-described action is effectively exhibited. On the other hand, when the III value exceeds the right side (6 atomic%) of the above formula, the above-described effect is improved, but the electrical resistivity of the film material is increased. Considering these two aspects, the III value is more preferably 0.2 atomic% or more and 5 atomic% or less.

(4)Niを少なくとも0.1原子%以上含有し、グループXに属する元素を以下の範囲で含有するAl−Ni−X合金
0.1原子%≦[Ni]+5×[X]≦6原子%
式中、[Ni]は、Niの含有量(原子%)を意味し、
[X]は、グループXに属する元素の含有量(原子%)を意味する。
ここで、グループXは、Mg,Cr,Mn,Ru,Rh,Pd,Ir,Pt,La,Ce,Pr,Gd,Tb,Sm,Eu,Ho,Er,Tm,Yb,Lu,およびDyより構成される。これらの元素は、単独で添加しても良く、2種以上を併用してもよい。2種以上の元素を添加するときは、各元素の合計の含有量が上記範囲を満足すればよい。
(4) Al-Ni-X alloy containing at least 0.1 atomic% or more of Ni and an element belonging to group X in the following range: 0.1 atomic% ≦ [Ni] + 5 × [X] ≦ 6 atoms %
In the formula, [Ni] means the Ni content (atomic%),
[X] means the content (atomic%) of an element belonging to Group X.
Here, the group X includes Mg, Cr, Mn, Ru, Rh, Pd, Ir, Pt, La, Ce, Pr, Gd, Tb, Sm, Eu, Ho, Er, Tm, Yb, Lu, and Dy. Composed. These elements may be added alone or in combination of two or more. When two or more elements are added, the total content of each element only needs to satisfy the above range.

グループXに属する元素を含有するAl−Ni−X合金を用いることによって耐熱性が著しく高められ、Al系合金薄膜の表面にヒロック(コブ状の突起物)が形成されるのを有効に防止できる。グループXに属する元素の含有量[X]は、上式に示すように、Niの含有量[Ni]との関係で適切に定められる。上式において、{[Ni]+5×[X]}で表される値をIV値とすると、IV値が上式の左辺(0.1原子%)を下回ると、前述した作用が有効に発揮されず、一方、IV値が上式の右辺(6原子%)を超えると、前述した作用は向上する反面、膜素材の電気抵抗率が上昇してしまう。これらの両面を考慮すると、IV値は、0.2原子%以上5原子%以下であることがより好ましい。   By using an Al—Ni—X alloy containing an element belonging to group X, the heat resistance is remarkably enhanced, and the formation of hillocks (cove-like projections) on the surface of the Al-based alloy thin film can be effectively prevented. . The content [X] of the element belonging to the group X is appropriately determined in relation to the Ni content [Ni] as shown in the above formula. In the above formula, when the value represented by {[Ni] + 5 × [X]} is an IV value, when the IV value is lower than the left side (0.1 atomic%) of the above formula, the above-described action is effectively exhibited. On the other hand, when the IV value exceeds the right side (6 atomic%) of the above formula, the above-described effect is improved, but the electrical resistivity of the film material is increased. Considering these two aspects, the IV value is more preferably 0.2 atomic% or more and 5 atomic% or less.

本発明に用いられるアルミニウム合金としては、上記以外に、例えば、上記Al−α合金(好ましくは、Al−Ni合金)に、グループQ,グループZ,グループXに属する元素のいずれかを含有する四元系または五元系のアルミニウム合金が挙げられる。四元系アルミニウム合金としては、例えば、Al−α−Q−Z合金、Al−α−Q−X合金、Al−α−X−Z合金が挙げられる。五元系アルミニウム合金としては、Al−α−Q―X―Z合金が挙げられる。   In addition to the above, the aluminum alloy used in the present invention includes, for example, four elements containing any of the elements belonging to group Q, group Z, and group X in the Al-α alloy (preferably, Al-Ni alloy). For example, a ternary or quinary aluminum alloy may be used. Examples of the quaternary aluminum alloy include an Al-α-QZ alloy, an Al-α-QX alloy, and an Al-α-XZ alloy. An example of the quinary aluminum alloy is an Al-α-QXZ alloy.

本明細書において、「基板」は、TFT基板に用いられるものであれば限定されず、代表的には、ガラス基板、石英基板、プラスチック基板、可撓性基板などを用いることができる。可撓性基板とは、PET、PES、PEN、アクリルなどからなるフィルム状の基板のことであり、これにより、半導体装置の軽量化が見込まれる。 As used herein, "substrate" is not limited as long as it is used in the TFT substrate, typically, it may be a glass substrate, a quartz substrate, plastic substrate, such as flexible substrate. The flexible substrate is a film-like substrate made of PET, PES, PEN, acrylic, and the like, and thus the weight of the semiconductor device is expected.

「基板」は、酸化珪素、窒化珪素、酸化窒化珪素などの絶縁層を表面に有していても良く、このような基板も、本発明の範囲内に包含される。絶縁層は、単層構造を有していても良いし、あるいは、二層以上が積層された積層構造を有していても良い。   The “substrate” may have an insulating layer such as silicon oxide, silicon nitride, silicon oxynitride on the surface, and such a substrate is also included in the scope of the present invention. The insulating layer may have a single layer structure, or may have a stacked structure in which two or more layers are stacked.

次に、上記の実施形態に係るTFT基板の製造工程を説明する。ここでは、ボトムゲート型TFT基板の例を示したが、これに限定されず、トップゲート型TFT基板にも適用される。   Next, the manufacturing process of the TFT substrate according to the above embodiment will be described. Here, an example of a bottom gate type TFT substrate is shown, but the present invention is not limited to this, and the present invention is also applicable to a top gate type TFT substrate.

本実施形態の配線を作製する方法は、基板上に、窒素含有アルミニウム合金または窒素・酸素含有アルミニウム合金の第1の薄膜を、不活性ガスと窒素ガスとの混合ガス、または不活性ガスと窒素ガス・酸素ガスとの混合ガスを用いた反応性スパッタリング法で蒸着する工程と、アルミニウム合金の第2の薄膜をスパッタリング法で蒸着する工程と、を包含している。   In the method of manufacturing the wiring according to the present embodiment, a first thin film of nitrogen-containing aluminum alloy or nitrogen / oxygen-containing aluminum alloy is formed on a substrate by using a mixed gas of inert gas and nitrogen gas, or inert gas and nitrogen. The method includes a step of depositing by a reactive sputtering method using a mixed gas of gas and oxygen gas, and a step of depositing a second thin film of an aluminum alloy by a sputtering method.

本発明を特徴付ける第1の薄膜は、例えば、窒素含有アルミニウム合金層を形成する場合は、不活性ガスと窒素との混合ガスを用いた反応性スパッタリング法で蒸着すれば良く、窒素・酸素含有アルミニウム合金層を形成する場合は、不活性ガスと窒素ガス・酸素ガスとの混合ガスを用いた反応性スパッタリング法で蒸着すれば良い。   For example, when forming a nitrogen-containing aluminum alloy layer, the first thin film characterizing the present invention may be deposited by a reactive sputtering method using a mixed gas of an inert gas and nitrogen. In the case of forming an alloy layer, vapor deposition may be performed by a reactive sputtering method using a mixed gas of an inert gas and nitrogen gas / oxygen gas.

具体的には、窒素含有アルミニウム合金層は、Ar,Neなどの不活性ガスとNガスとの混合ガスを用いてスパッタリングを行なう。窒素含有アルミニウム合金中の窒素含有層は、例えば、不活性ガスとNガスとの流量比を変化することによって制御することができ、これらの流量比をおおむね、不活性ガス:Nガス≒1:0.07〜0.16の範囲内に調整すれば、耐アルカリ性に優れた層が得られる。 Specifically, the nitrogen-containing aluminum alloy layer is sputtered using a mixed gas of an inert gas such as Ar and Ne and N 2 gas. The nitrogen-containing layer in the nitrogen-containing aluminum alloy can be controlled, for example, by changing the flow rate ratio between the inert gas and the N 2 gas, and these flow rate ratios are generally inactive gas: N 2 gas≈ If it adjusts in the range of 1: 0.07-0.16, the layer excellent in alkali resistance will be obtained.

また、窒素・酸素含有アルミニウム合金層は、Ar,Neなどの不活性ガスと、Nガス・Oガスとの混合ガスを用いてスパッタリングを行なう。窒素・酸素含有アルミニウム合金中の窒素含有層は、例えば、不活性ガスとNガスとOガスとの流量比を変化することによって制御することができ、これらの流量比をおおむね、不活性ガス:Nガス:Oガス≒1:0.07〜0.16:0.01の範囲内に調整すれば、耐アルカリ性に優れた層が得られる。 The nitrogen / oxygen-containing aluminum alloy layer is sputtered using a mixed gas of an inert gas such as Ar and Ne and N 2 gas / O 2 gas. The nitrogen-containing layer in the nitrogen-oxygen-containing aluminum alloy can be controlled, for example, by changing the flow ratio of inert gas, N 2 gas, and O 2 gas, and these flow ratios are generally inert. By adjusting the gas: N 2 gas: O 2 gas≈1: 0.07 to 0.16: 0.01, a layer having excellent alkali resistance can be obtained.

その他の条件は特に限定されないが、例えば、以下のように制御することが好ましい。
基板温度:60〜180℃
真空度 :1×10−5Torr以下
成膜時のガス圧:1〜10mTorr
DCスパッタリング時のDCパワー強度(ターゲットの単位面積当たり)
:1〜10W/cm
Although other conditions are not specifically limited, For example, it is preferable to control as follows.
Substrate temperature: 60-180 ° C
Degree of vacuum: 1 × 10 −5 Torr or less Gas pressure during film formation: 1 to 10 mTorr
DC power intensity during DC sputtering (per unit area of target)
: 1 to 10 W / cm 2

第2の薄膜をスパッタリング法で蒸着する工程は、特に限定されず、例えば、前述した特許文献1〜特許文献3に記載の方法を参照することができる。   The step of depositing the second thin film by a sputtering method is not particularly limited, and for example, the methods described in Patent Documents 1 to 3 described above can be referred to.

以下、図4〜11を参照しながら、本発明の実施形態に係るTFT基板の製造工程を説明する。以下では、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンTFTを例として挙げるが、これに限定する趣旨ではない。また、ここでは、アルミニウム合金膜として、Al−Ni合金を用いた例を示しているが、これに限定されず、前述した任意のアルミニウム合金を用いることができる。   Hereinafter, the manufacturing process of the TFT substrate according to the embodiment of the present invention will be described with reference to FIGS. In the following, an amorphous silicon TFT using hydrogenated amorphous silicon as a semiconductor layer is taken as an example, but the present invention is not limited to this. Here, an example in which an Al—Ni alloy is used as the aluminum alloy film is shown, but the present invention is not limited to this, and any of the aluminum alloys described above can be used.

ガラス基板1aに、不活性ガス(代表的にはArガス)とNガスとの混合ガスを用いた反応性スパッタリング法によって、約30nmの窒素含有アルミニウム合金膜を成膜する。このときの不活性ガスとNガスとの流量比は、窒素含有アルミニウム合金膜の目標窒素含量によって、不活性ガス:Nガス≒1:0.07〜0.16の範囲内から適宜選択されば良い。 A nitrogen-containing aluminum alloy film having a thickness of about 30 nm is formed on the glass substrate 1a by a reactive sputtering method using a mixed gas of an inert gas (typically Ar gas) and N 2 gas. The flow ratio of the inert gas and N 2 gas at this time is appropriately selected from the range of inert gas: N 2 gas≈1: 0.07 to 0.16 depending on the target nitrogen content of the nitrogen-containing aluminum alloy film. That's fine.

次に、不活性ガスのみ(代表的にはArガス)を用い、スパッタリング法によって厚さ約200nmのアルミニウム合金膜(窒素なし)を窒素含有アルミニウム合金膜の上に成膜する。これにより、積層構造からなる本実施形態の第1の薄膜が得られる。   Next, an aluminum alloy film (without nitrogen) having a thickness of about 200 nm is formed on the nitrogen-containing aluminum alloy film by a sputtering method using only an inert gas (typically, Ar gas). Thereby, the 1st thin film of this embodiment which consists of laminated structures is obtained.

このようにして得られた第1の薄膜をパターニングし(図4を参照)、ゲート電極26および走査線25を形成する。このとき、後記する図5に示す工程において、ゲート絶縁膜27のカバレッジが良くなるように、Al−Ni合金膜の周縁を約30°〜60°のテーパー状にエッチングすることが好ましい。   The first thin film thus obtained is patterned (see FIG. 4), and the gate electrode 26 and the scanning line 25 are formed. At this time, in the step shown in FIG. 5 to be described later, it is preferable to etch the periphery of the Al—Ni alloy film in a taper shape of about 30 ° to 60 ° so that the coverage of the gate insulating film 27 is improved.

次に、図5に示す様に、例えばプラズマCVD法などの方法を用いて、厚さ約300nm程度のゲート絶縁膜27(窒化シリコン膜、SiN)を約350℃で成膜する。続いて、例えばプラズマCVD法を用いて、ゲート絶縁膜27の上に、厚さ約200nmのノンドーピング水素化アモルファスシリコン膜(a−Si:H)および厚さ約80nmの窒化シリコン膜(SiN)を320℃で成膜する。 Next, as shown in FIG. 5, a gate insulating film 27 (silicon nitride film, SiN x ) having a thickness of about 300 nm is formed at about 350 ° C. by using a method such as plasma CVD. Subsequently, for example, using a plasma CVD method, a non-doped hydrogenated amorphous silicon film (a-Si: H) having a thickness of about 200 nm and a silicon nitride film (SiN X having a thickness of about 80 nm are formed on the gate insulating film 27. ) At 320 ° C.

次に、図6に示す様に、上記の窒化シリコン膜を、ゲート配線をマスクとした裏面露光によりパターニングし、チャネル保護膜を形成する。更に、図7に示す様に、リンをドーピングした厚さ50nmのn型水素化アモルファスシリコン膜(na−Si:H)を320℃で成膜し、水素化アモルファスシリコン膜とn型水素化アモルファスシリコン膜をパターニングする。 Next, as shown in FIG. 6, the silicon nitride film is patterned by backside exposure using a gate wiring as a mask to form a channel protective film. Further, as shown in FIG. 7, an n + -type hydrogenated amorphous silicon film (n + a-Si: H) doped with phosphorus and having a thickness of 50 nm is formed at 320 ° C., and the hydrogenated amorphous silicon film and the n + The patterned hydrogenated amorphous silicon film.

次いで、図8に示す様に、厚さ厚約300nmのAl−Ni合金膜を成膜し、パターニングすることによってソース−ドレイン配線(28、29)を形成する。更に、ソース−ドレイン配線(28、29)をマスクとしてチャネル保護膜上のn型水素化アモルファスシリコン膜を除去する。 Next, as shown in FIG. 8, an Al—Ni alloy film having a thickness of about 300 nm is formed and patterned to form source-drain wirings (28, 29). Further, the n + type hydrogenated amorphous silicon film on the channel protective film is removed using the source-drain wiring (28, 29) as a mask.

次に、図9に示す様に、例えば、プラズマCVD装置で厚さ300nmの窒化シリコン膜を成膜し、保護膜30を形成する。このときの成膜温度は、約250℃とした。次いで、保護膜30をパターニングし、ドライエッチングにより保護膜30にコンタクトホール32を形成する。保護膜30のエッチング完了後も連続してエッチングを行い、時間換算で50%のオーバーエッチングを行う。   Next, as shown in FIG. 9, for example, a silicon nitride film having a thickness of 300 nm is formed by a plasma CVD apparatus, and the protective film 30 is formed. The film formation temperature at this time was about 250 ° C. Next, the protective film 30 is patterned, and contact holes 32 are formed in the protective film 30 by dry etching. Etching is performed continuously even after the etching of the protective film 30 is completed, and 50% over-etching is performed in terms of time.

更に、図10に示す様に、酸素プラズマによるアッシングを行う。この後にフォトレジスト31を、例えばアミン系などの剥離液で剥離し、厚さ約40nmのITO膜を成膜する。その後、パターニングにより、図11に示す様に透明電極5を形成すると同時に、パネル端部のゲート配線とTABとの接触部分にTAB電極を形成し、TFT基板(TFTアレイ基板)を完成する。   Further, as shown in FIG. 10, ashing by oxygen plasma is performed. Thereafter, the photoresist 31 is stripped with, for example, an amine-based stripping solution to form an ITO film having a thickness of about 40 nm. Thereafter, by patterning, the transparent electrode 5 is formed as shown in FIG. 11, and at the same time, a TAB electrode is formed at the contact portion between the gate wiring and TAB at the end of the panel, thereby completing the TFT substrate (TFT array substrate).

これらの製造工程に基づいて形成されたTFTアレイ基板は、図11に示す通り、透明電極(ITO膜)5とドレイン配線29が直接コンタクトされている。   In the TFT array substrate formed based on these manufacturing processes, the transparent electrode (ITO film) 5 and the drain wiring 29 are in direct contact as shown in FIG.

このようにして得られたTFT基板を使用し、常法に従い、図1に示す液晶表示装置を完成させる。詳細な方法は、例えば、前述した特許文献1〜特許文献3に記載されている。   Using the TFT substrate thus obtained, the liquid crystal display device shown in FIG. 1 is completed according to a conventional method. A detailed method is described in, for example, Patent Documents 1 to 3 described above.

以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらは何れも本発明の技術的範囲に含まれる。   EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not limited by the following examples, but may be appropriately modified within a range that can meet the purpose described above and below. It is also possible to implement, and they are all included in the technical scope of the present invention.

以下の実施例1〜実施例2および比較例1では、図12および図13に示す簡易なTFTを作製し、TFT特性を評価した。以下の例では、アルミニウム合金層として、すべて、Al−2原子%Ni合金を用いた。   In the following Examples 1 to 2 and Comparative Example 1, simple TFTs shown in FIGS. 12 and 13 were produced and the TFT characteristics were evaluated. In the following examples, an Al-2 atomic% Ni alloy was used as the aluminum alloy layer.

(実施例1)
本実施例では、窒素含有Al−2原子%Ni合金膜62aと、Al−2原子%Ni合金膜63とからなる積層構造のゲート配線膜64を作製した。
Example 1
In this example, a gate wiring film 64 having a laminated structure composed of a nitrogen-containing Al-2 atomic% Ni alloy film 62a and an Al-2 atomic% Ni alloy film 63 was produced.

まず、ガラス基板61の上に、以下の要領で、厚さ30nmの窒化アルミニウム層62aを蒸着した。窒化アルミニウム中に含まれる窒素の含有量は25原子%である。
ターゲット材料:Al−2原子%Niのスパッタリングターゲットを使用
(サイズ:直径100mm×厚さ5mm)
スパッタリング装置:島津製作所製「HSM−552」を使用
スパッタリング条件(DCマグネトロンスパッタリング法)
背圧:0.27×10−3Pa以下
ガス:ArガスとNガスを混合して使用
流量比は、Ar:N=26.8:3.2、ガス総流量:30sccm
スパッタパワー:DC200W
極間距離:50mm
基板温度:室温
ガラス基板:コーニング社製の#1737、サイズは、
電気抵抗率と耐熱性の評価用が直径50mm×厚さ0.7mm、
コンタクト抵抗率評価用が直径10mm×厚さ0.7mm
First, an aluminum nitride layer 62a having a thickness of 30 nm was deposited on the glass substrate 61 in the following manner. The content of nitrogen contained in the aluminum nitride is 25 atomic%.
Target material: Al-2 atomic% Ni sputtering target is used
(Size: diameter 100mm x thickness 5mm)
Sputtering equipment: Shimadzu “HSM-552” used Sputtering conditions (DC magnetron sputtering method)
Back pressure: 0.27 × 10 −3 Pa or less Gas: Ar gas and N 2 gas mixed
The flow rate ratio is Ar: N 2 = 26.8: 3.2, and the total gas flow rate is 30 sccm.
Sputter power: DC200W
Distance between electrodes: 50mm
Substrate temperature: room temperature Glass substrate: # 1737 manufactured by Corning,
For evaluation of electrical resistivity and heat resistance, diameter 50 mm x thickness 0.7 mm,
For contact resistivity evaluation, diameter 10 mm x thickness 0.7 mm

次いで、スパッタ装置内のガスを全てArガスに置換し、厚さ200nmのAl−2原子%Ni合金膜63を蒸着した。スパッタ条件は、前述したスパッタリング条件において、Arガスを用いたこと以外は同じ条件とした。   Next, all the gas in the sputtering apparatus was replaced with Ar gas, and an Al-2 atomic% Ni alloy film 63 having a thickness of 200 nm was deposited. The sputtering conditions were the same as those described above except that Ar gas was used.

次いで、スピンコートによりフォトレジスト「AZ650F5」(クラリアントジャパン製)を塗布し、テスト用配線パターンを有するフォトマスクを通して紫外線を照射して感光させ、ゲート配線膜64を形成した。   Next, a photoresist “AZ650F5” (manufactured by Clariant Japan) was applied by spin coating, and exposed to ultraviolet rays through a photomask having a test wiring pattern to form a gate wiring film 64.

次に、フォトレジスト現像液として、アミン系剥離液(東京応化製「TOK106」、モノエタノールアミンを70質量%含み、残部:有機溶媒からなる剥離液)を用い、100℃で10分間浸漬してフォトレジスト膜を除去した。その後、表面にアミン系剥離液が残存したままの状態で、流水を流した洗浄槽に浸漬し、浸漬時間および流水の流量を調整することによってピンホールを発生させた。その結果、密度が約10個/cm、直径が約1〜30μmの分布を有するピンホールがゲート配線上に生成した。 Next, as a photoresist developer, an amine stripping solution (“TOK106” manufactured by Tokyo Ohka Kogyo Co., Ltd., containing 70% by mass of monoethanolamine and the balance: a stripping solution composed of an organic solvent) is immersed at 100 ° C. for 10 minutes. The photoresist film was removed. Then, the pinhole was generated by immersing in the washing tank which poured flowing water in the state where amine stripping liquid remained on the surface, and adjusting the dipping time and the flow rate of flowing water. As a result, pinholes having a density of about 10 6 pieces / cm 2 and a diameter of about 1 to 30 μm were formed on the gate wiring.

次いで、フォトリソグラフィを行なった後、CVD法を用いて、厚さ約300nm程度のSi窒化膜(ゲート絶縁膜)65を形成した。   Next, after performing photolithography, a Si nitride film (gate insulating film) 65 having a thickness of about 300 nm was formed by CVD.

続いて、CVD法を用いて、Si窒化膜(ゲート絶縁膜)66の上に、n型半導体の水素化アモルファスシリコン膜66[詳細には、厚さ約200nmのノンドープト水素化アモルファスシリコン膜(a−Si:H)と、厚さ約100nmのリン(P)を1019個/cmドーピングしたn型水素化アモルファスシリコン膜(na−Si:H)]を積層した。 Subsequently, an n-type semiconductor hydrogenated amorphous silicon film 66 [specifically, a non-doped hydrogenated amorphous silicon film (a) having a thickness of about 200 nm is formed on the Si nitride film (gate insulating film) 66 by CVD. -Si: H) and an n + -type hydrogenated amorphous silicon film (n + a-Si: H)] doped with 10 19 phosphorus / P having a thickness of about 100 nm / cm 3 were stacked.

次に、厚さ300nmのモリブデン膜67をスパッタリング法によって蒸着し、図12に示すTFT(チャネル幅300μm、チャネル長20μm)を作製した。   Next, a molybdenum film 67 having a thickness of 300 nm was deposited by sputtering to produce a TFT (channel width 300 μm, channel length 20 μm) shown in FIG.

(実施例2)
本実施例では、窒素・酸素含有Al−2原子%Ni合金膜62bとAl−2原子%Ni合金膜63とからなる積層構造のゲート配線膜64を用いた。
(Example 2)
In this embodiment, a gate wiring film 64 having a laminated structure composed of a nitrogen / oxygen-containing Al-2 atomic% Ni alloy film 62b and an Al-2 atomic% Ni alloy film 63 is used.

具体的には、実施例1において、ArガスとNガスとOガスとを、それぞれ、流量比がAr:N:O=26.8:3.2:0.1となるように流し(ガス総流量:30.1sccm)、ガラス基板上に厚さ30nmの酸窒化アルミニウム層を蒸着したこと以外は、前述した実施例1と同様にして、実施例2のTFTを作製した。酸窒化アルミニウム中に含まれる窒素の含有量は25原子%であり、酸素の含有量は0.5原子%である。本実施例で生成するピンホールは、実施例1と同じである。 Specifically, in Example 1, the flow ratio of Ar gas, N 2 gas, and O 2 gas is Ar: N 2 : O 2 = 26.8: 3.2: 0.1, respectively. The TFT of Example 2 was fabricated in the same manner as in Example 1 except that an aluminum oxynitride layer having a thickness of 30 nm was vapor-deposited on a glass substrate (total gas flow rate: 30.1 sccm). The content of nitrogen contained in aluminum oxynitride is 25 atomic%, and the content of oxygen is 0.5 atomic%. The pinhole generated in the present embodiment is the same as that in the first embodiment.

次に、アルカリ性現像液「AZ MIF300」(クラリアントジャパン製)により不要なフォトレジストを除去し、さらにりん酸、水、硝酸の混合酸溶液(混合比率は、りん酸:水:硝酸=75:20:5)で、その下部にあるAl−Ni合金をエッチングした。   Next, unnecessary photoresist is removed with an alkaline developer “AZ MIF300” (manufactured by Clariant Japan), and a mixed acid solution of phosphoric acid, water and nitric acid (mixing ratio is phosphoric acid: water: nitric acid = 75: 20). : 5), the Al—Ni alloy in the lower part was etched.

(比較例1)
ここでは、Al−2原子%Ni合金膜63のみからなるゲート配線膜64(窒素含有Al−2原子%Ni合金膜や窒素・酸素含有Al−2原子%Ni合金膜の形成なし)を用いた。
(Comparative Example 1)
Here, a gate wiring film 64 (without formation of a nitrogen-containing Al-2 atomic% Ni alloy film or a nitrogen / oxygen-containing Al-2 atomic% Ni alloy film) composed only of the Al-2 atomic% Ni alloy film 63 was used. .

具体的には、実施例1において、窒素含有Al−2原子%合金膜の作製工程を省略したこと以外は実施例1と同様にして、図13に示す比較例1のTFT(チャネル幅300μm、チャネル長20μm)を作製した。   Specifically, in Example 1, the TFT of Comparative Example 1 shown in FIG. 13 (channel width 300 μm, A channel length of 20 μm) was produced.

(特性の評価)
このようにして得られた実施例1、実施例2、および比較例1のTFTの特性を以下のようして評価した。
(Characteristic evaluation)
The characteristics of the TFTs of Example 1, Example 2 and Comparative Example 1 thus obtained were evaluated as follows.

まず、暗室に、これらのTFTを並べ、ゲート配線膜64に−5V、Mo膜67aとMo膜67bとの間に電圧5Vを印加したときの電流(暗電流)を測定した。   First, these TFTs were arranged in a dark room, and the current (dark current) when -5 V was applied to the gate wiring film 64 and a voltage of 5 V was applied between the Mo film 67a and the Mo film 67b was measured.

次いで、図12および図13に示すように、ガラス基板61側からバックライト光70を照射し、ソース電極とドレイン電極との間に流れる電流(光照射電流)を測定した。   Next, as shown in FIGS. 12 and 13, the backlight 70 was irradiated from the glass substrate 61 side, and the current (light irradiation current) flowing between the source electrode and the drain electrode was measured.

表1に、各TFTを用いたときの暗電流および光照射電流の結果をまとめて示す。参考のため、表1には、各TFTにおける(光照射電流−暗電流)の差を算出した結果を併記した。   Table 1 summarizes the results of dark current and light irradiation current when each TFT is used. For reference, Table 1 also shows the results of calculating the difference of (light irradiation current−dark current) in each TFT.

比較例1のTFTでは、オフ状態であるにもかかわらず、バックライト光の照射によって光照射電流が著しく上昇し、暗電流に比べて4桁も増加した。   In the TFT of Comparative Example 1, the light irradiation current was remarkably increased by the irradiation of the backlight light even though the TFT was in the off state, and increased by 4 digits compared to the dark current.

これに対し、基板との間に、窒化アルミニウム層を有する実施例1のTFT、および酸窒化アルミニウム層を有する実施例2のTFTでは、バックライト光の照射による光照射電流の上昇は、比較例1に比べて著しく抑えられた。詳細には、実施例1および実施例2における光照射電流は、それぞれ、暗電流に比べて2倍程度、2.6倍程度増加したにとどまった。   On the other hand, in the TFT of Example 1 having an aluminum nitride layer between the substrate and the TFT of Example 2 having an aluminum oxynitride layer, the increase in the light irradiation current due to the backlight irradiation is a comparative example. Compared to 1, it was significantly suppressed. Specifically, the light irradiation currents in Example 1 and Example 2 only increased by about 2 times and 2.6 times compared to the dark current, respectively.

これらの結果より、本発明の積層技術を用いれば、ゲート配線膜にピンホールが発生しても、TFT特性の低下を効果的に抑えられることが分かった。   From these results, it was found that the use of the lamination technique of the present invention can effectively suppress the deterioration of TFT characteristics even if pinholes are generated in the gate wiring film.

図1は、アモルファスシリコンTFT基板が適用される代表的な液晶パネルの構成を示す概略断面拡大説明図である。FIG. 1 is a schematic enlarged cross-sectional view illustrating a configuration of a typical liquid crystal panel to which an amorphous silicon TFT substrate is applied. 図2は、図1における領域Aの概略拡大図である。FIG. 2 is a schematic enlarged view of region A in FIG. 図3は、本発明の実施形態に係る配線または電極の構成を模式的に示す図である。FIG. 3 is a diagram schematically showing the configuration of the wiring or electrode according to the embodiment of the present invention. 図4は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 4 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図5は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 5 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図6は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 6 is an explanatory view showing an example of the manufacturing process of the TFT substrate shown in FIG. 2 in order. 図7は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 7 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図8は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 8 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図9は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 9 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図10は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 10 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図11は、図2に示したTFT基板の製造工程の一例を、順番を追って示す説明図である。FIG. 11 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order. 図12は、実施例1のTFTの構成を模式的に示す図である。FIG. 12 is a diagram schematically illustrating the configuration of the TFT of the first embodiment. 図13は、比較例1のTFTの構成を模式的に示す図である。FIG. 13 is a diagram schematically showing the configuration of the TFT of Comparative Example 1.

符号の説明Explanation of symbols

1 TFT基板(TFTアレイ基板)
1a ガラス基板
2 対向基板(対向電極)
3 液晶層
4 薄膜トランジスタ(TFT)
5 透明画素電極(透明電極、画素電極、ITO膜)
6 配線部
7 共通電極
8 カラーフィルタ
9 遮光膜
10 偏光板
10a、10b 偏向板
11 配向膜
12 TABテープ
13 ドライバ回路
14 制御回路
15 スペーサー
16 シール材
17 保護膜
18 拡散板
19 プリズムシート
20 導光板
21 反射板
22 バックライト
23 保持フレーム
24 プリント基板
25 走査線
26 ゲート配線(ゲート電極)
27 ゲート絶縁膜(窒化シリコン膜)
28 ソース配線(ソース電極)
29 ドレイン配線(ドレイン電極)
30 保護膜(窒化シリコン膜)
31 フォトレジスト
32 コンタクトホール
33 アモルファスシリコンチャネル膜(活性半導体膜)
34 信号線(ソース−ドレイン配線)
51 基板
52 第1の薄膜
(窒素含有アルミニウム合金または窒素・酸素含有アルミニウム合金)
53 第2の薄膜(アルミニウム合金)
61 ガラス基板
62a 窒素含有Al−2原子%Ni合金膜
62b 窒素・酸素含有Al−2原子%Ni合金膜
63 Al−2原子%Ni合金膜
64 ゲート配線膜
65 Si窒化膜(ゲート絶縁膜)
66 n型半導体の水素化アモルファスシリコン膜
67、67a、67b モリブデン膜
70 バックライト光
100 液晶パネル
1 TFT substrate (TFT array substrate)
1a Glass substrate 2 Counter substrate (counter electrode)
3 Liquid crystal layer 4 Thin film transistor (TFT)
5 Transparent pixel electrode (transparent electrode, pixel electrode, ITO film)
6 Wiring part 7 Common electrode 8 Color filter 9 Light shielding film 10 Polarizing plate 10a, 10b Deflection plate 11 Alignment film 12 TAB tape 13 Driver circuit 14 Control circuit 15 Spacer 16 Sealing material 17 Protective film 18 Diffusion plate 19 Prism sheet 20 Light guide plate 21 Reflector 22 Backlight 23 Holding frame 24 Printed circuit board 25 Scan line 26 Gate wiring (gate electrode)
27 Gate insulating film (silicon nitride film)
28 Source wiring (source electrode)
29 Drain wiring (drain electrode)
30 Protective film (silicon nitride film)
31 Photoresist 32 Contact hole 33 Amorphous silicon channel film (active semiconductor film)
34 Signal line (source-drain wiring)
51 Substrate 52 First thin film (nitrogen-containing aluminum alloy or nitrogen / oxygen-containing aluminum alloy)
53 Second thin film (aluminum alloy)
61 glass substrate 62a nitrogen-containing Al-2 atomic% Ni alloy film 62b nitrogen / oxygen-containing Al-2 atomic% Ni alloy film 63 Al-2 atomic% Ni alloy film 64 gate wiring film 65 Si nitride film (gate insulating film)
66 n-type semiconductor hydrogenated amorphous silicon film 67, 67a, 67b Molybdenum film 70 Backlight 100 Liquid crystal panel

Claims (7)

透明基板上に配線または電極が設けられ、前記配線または電極の上にゲート絶縁膜を介して薄膜トランジスタのチャネル層が形成されたトランジスタ基板において
前記配線または前記電極は、前記基板側から順に、窒素含有アルミニウム合金の第1の薄膜と、アルミニウム合金の第2の薄膜とからなる積層構造を有しており、
前記第1の薄膜中に含まれる窒素の比率は、13原子%以上50原子%以下であることを特徴とするトランジスタ基板
In a transistor substrate in which a wiring or an electrode is provided on a transparent substrate and a channel layer of a thin film transistor is formed on the wiring or electrode via a gate insulating film ,
The wiring or the electrode has a laminated structure composed of a first thin film of nitrogen-containing aluminum alloy and a second thin film of aluminum alloy in order from the substrate side,
The transistor substrate, wherein the ratio of nitrogen contained in the first thin film is 13 atomic% or more and 50 atomic% or less.
透明基板上に配線または電極が設けられ、前記配線または電極の上にゲート絶縁膜を介して薄膜トランジスタのチャネル層が形成されたトランジスタ基板において
前記配線または前記電極は、前記基板側から順に、窒素・酸素含有アルミニウム合金の第1の薄膜と、アルミニウム合金の第2の薄膜とからなる積層構造を有しており、
前記第1の薄膜中に含まれる窒素の比率は13原子%以上50原子%以下であり、酸素の比率は10原子%以下であることを特徴とするトランジスタ基板
In a transistor substrate in which a wiring or an electrode is provided on a transparent substrate and a channel layer of a thin film transistor is formed on the wiring or electrode via a gate insulating film ,
The wiring or the electrode has a laminated structure composed of a first thin film of nitrogen / oxygen-containing aluminum alloy and a second thin film of aluminum alloy in this order from the substrate side,
It said first proportion of nitrogen contained in the thin film is 50 atomic% or less 13 atomic% or more, the transistor substrate, wherein the ratio of oxygen is not more than 10 atomic%.
前記第1の薄膜の厚さは、10nm以上100nm以下の範囲内である請求項1または2に記載のトランジスタ基板3. The transistor substrate according to claim 1, wherein a thickness of the first thin film is in a range of 10 nm to 100 nm. 前記第1の薄膜および前記第2の薄膜を構成するアルミニウム合金は、同一または異なって、合金成分として、Ni,Ag,Zn,Cu,およびGeよりなる群から選択される少なくとも一種の元素を0.1原子%以上6原子%以下の範囲で含有するものである請求項1〜3のいずれかに記載のトランジスタ基板The aluminum alloys constituting the first thin film and the second thin film are the same or different, and at least one element selected from the group consisting of Ni, Ag, Zn, Cu, and Ge is used as the alloy component. The transistor substrate according to any one of claims 1 to 3, wherein the transistor substrate is contained in a range of 1 atomic% to 6 atomic%. 前記配線または前記電極は、ゲート配線またはゲート電極である請求項1〜4のいずれかに記載のトランジスタ基板 Transistor substrate according to the wiring or the electrode is any one of claims 1 to 4, a gate wiring or a gate electrode. 請求項1〜のいずれかに記載のトランジスタ基板に用いられる配線または電極を作製する方法であって、
透明基板上に、窒素含有アルミニウム合金または窒素・酸素含有アルミニウム合金の第1の薄膜を、不活性ガスと窒素ガスとの混合ガス、または不活性ガスと窒素ガス・酸素ガスとの混合ガスを用いた反応性スパッタリング法で蒸着する工程と、
アルミニウム合金の第2の薄膜をスパッタリング法で蒸着する工程と、
を包含することを特徴とする配線または電極の作製方法。
A method of making a wiring or an electrode used in the transistor substrate according to any one of claims 1 to 5
Using a first thin film of nitrogen-containing aluminum alloy or nitrogen / oxygen-containing aluminum alloy on a transparent substrate, a mixed gas of inert gas and nitrogen gas, or a mixed gas of inert gas and nitrogen gas / oxygen gas is used. Vapor deposition by the reactive sputtering method,
Depositing a second thin film of aluminum alloy by sputtering;
A method for manufacturing a wiring or an electrode comprising:
請求項1〜5のいずれかに記載のトランジスタ基板を備えた表示デバイス。 Display device comprising a transistor substrate according to claim 1.
JP2006274246A 2006-10-05 2006-10-05 Transistor substrate Expired - Fee Related JP4763568B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006274246A JP4763568B2 (en) 2006-10-05 2006-10-05 Transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006274246A JP4763568B2 (en) 2006-10-05 2006-10-05 Transistor substrate

Publications (2)

Publication Number Publication Date
JP2008098192A JP2008098192A (en) 2008-04-24
JP4763568B2 true JP4763568B2 (en) 2011-08-31

Family

ID=39380773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006274246A Expired - Fee Related JP4763568B2 (en) 2006-10-05 2006-10-05 Transistor substrate

Country Status (1)

Country Link
JP (1) JP4763568B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5355117B2 (en) * 2009-02-02 2013-11-27 三菱電機株式会社 Semiconductor device, method for manufacturing the same, and display device
JP5436926B2 (en) * 2009-05-13 2014-03-05 三菱電機株式会社 Semi-permeable membrane
CN108352411B (en) * 2015-10-29 2020-11-27 三菱电机株式会社 Thin film transistor substrate
JP2018204059A (en) * 2017-05-31 2018-12-27 株式会社神戸製鋼所 Flexible display aluminum alloy film and flexible display
JP7339016B2 (en) * 2019-04-24 2023-09-05 株式会社アルバック Display device, wiring film, wiring film manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273109A (en) * 2002-03-14 2003-09-26 Advanced Display Inc Al WIRING FILM AND METHOD FOR MANUFACTURING THE SAME, AND LIQUID CRYSTAL DISPLAY EMPLOYING THE SAME
JP2005303003A (en) * 2004-04-12 2005-10-27 Kobe Steel Ltd Display device and its manufacturing method
JP2006332209A (en) * 2005-05-24 2006-12-07 Sharp Corp Thin film transistor substrate and its manufacturing method

Also Published As

Publication number Publication date
JP2008098192A (en) 2008-04-24

Similar Documents

Publication Publication Date Title
KR101085271B1 (en) Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET
JP4705062B2 (en) Wiring structure and manufacturing method thereof
JP3940385B2 (en) Display device and manufacturing method thereof
KR102068956B1 (en) Thin film transistor, thin film transistor array substrate, and method of fabricating the same
JP4117001B2 (en) Thin film transistor substrate, display device, and sputtering target for display device
JP5133469B2 (en) Thin film transistor substrate, liquid crystal display device including the same, and method for manufacturing thin film transistor substrate
JP5215620B2 (en) SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
JP2008098611A (en) Display device
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
JP2008140984A (en) Semiconductor device, method of manufacturing the same, and display device
TWI395333B (en) An aluminum alloy film for a display device, a display device, and a sputtering target
JP2007017926A (en) Display device
TW200811882A (en) Transparent conductive film, semiconductor device and active matrix display unit
JP2007081385A (en) Source drain electrode, transistor substrate and method for manufacturing the same, and display device
JPWO2008081805A1 (en) Wiring film forming method, transistor, and electronic device
JP2010165732A (en) Etchant, pattern forming method using the same, and method of manufacturing liquid crystal display device
JP2009105424A (en) Thin-film transistor substrate, and display device
JP4763568B2 (en) Transistor substrate
JP2008124499A (en) Thin-film transistor substrate, display device, and sputtering target for display device
JP2007317934A (en) Semiconductor device and active-matrix display
JP2011209756A (en) Display device, method for manufacturing the same, and sputtering target
JP2009088049A (en) Liquid crystal display device
JP4886285B2 (en) Display device
JP2008304830A (en) Method for manufacturing display device
TW200914971A (en) Display device and sputtering target

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4763568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees