JP2008304830A - Method for manufacturing display device - Google Patents
Method for manufacturing display device Download PDFInfo
- Publication number
- JP2008304830A JP2008304830A JP2007153877A JP2007153877A JP2008304830A JP 2008304830 A JP2008304830 A JP 2008304830A JP 2007153877 A JP2007153877 A JP 2007153877A JP 2007153877 A JP2007153877 A JP 2007153877A JP 2008304830 A JP2008304830 A JP 2008304830A
- Authority
- JP
- Japan
- Prior art keywords
- film
- display device
- alloy film
- alloy
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、液晶ディスプレイに使用される表示デバイスの製造方法に関し、特に、Ａｌ合金膜上に形成される層間絶縁膜の加工プロセスに関連するものである。 The present invention relates to a method for manufacturing a display device used for a liquid crystal display, and particularly relates to a process for processing an interlayer insulating film formed on an Al alloy film.
小型の携帯電話から、１００インチを超す大型のテレビに至るまで様々な分野に用いられる液晶表示デバイスは、画素の駆動方法によって、単純マトリクス型液晶表示デバイスとアクティブマトリクス型液晶表示デバイスとに分けられる。このうちスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、「ＴＦＴ」と呼ぶ。）を有するアクティブマトリクス型液晶表示デバイスは、高精度の画質を実現でき、高速の画像などにも対応できるため、液晶ディスプレイの主流となっている。 Liquid crystal display devices used in various fields ranging from small mobile phones to large televisions exceeding 100 inches can be divided into simple matrix liquid crystal display devices and active matrix liquid crystal display devices depending on the pixel driving method. . Among them, an active matrix liquid crystal display device having a thin film transistor (hereinafter referred to as “TFT”) as a switching element can realize high-accuracy image quality and can cope with high-speed images. Has become the mainstream.
図１は、アクティブマトリクス型液晶表示デバイスに適用される代表的な液晶ディスプレイの断面図である。以下、図１を参照しながら、この液晶ディスプレイの動作原理を説明する。なお、ここでは、活性半導体層として水素化アモルファスシリコンを用いたＴＦＴ基板（以下、アモルファスシリコンＴＦＴ基板と呼ぶ場合がある。）の例を代表的に説明する。 FIG. 1 is a cross-sectional view of a typical liquid crystal display applied to an active matrix liquid crystal display device. Hereinafter, the operation principle of the liquid crystal display will be described with reference to FIG. Here, an example of a TFT substrate using hydrogenated amorphous silicon as an active semiconductor layer (hereinafter sometimes referred to as an amorphous silicon TFT substrate) will be representatively described.
図１に示すように、液晶ディスプレイ１００は、ＴＦＴ基板１と、ＴＦＴ基板１に対向して配置された対向基板２と、ＴＦＴ基板１と対向基板２との間に配置され、光変調層として機能する液晶層３とを備えている。ＴＦＴ基板１は、絶縁性のガラス基板１ａ上に配置されたＴＦＴモジュール４、透明画素電極５、走査線や信号線を含む配線部６を有している。透明画素電極５は、酸化インジウム（Ｉｎ２Ｏ３）中に酸化錫（ＳｎＯ）を１０質量％程度含む酸化インジウム錫（ＩＴＯ）膜などの導電性酸化膜から形成されている。ＴＦＴ基板１は、ＴＡＢテープ１２を介して連結されたドライバ回路１３及び制御回路１４によって駆動される。 As shown in FIG. 1, a liquid crystal display 100 is disposed between a TFT substrate 1, a counter substrate 2 disposed to face the TFT substrate 1, and between the TFT substrate 1 and the counter substrate 2, and serves as a light modulation layer. And a functioning liquid crystal layer 3. The TFT substrate 1 includes a TFT module 4 disposed on an insulating glass substrate 1a, a transparent pixel electrode 5, and a wiring portion 6 including a scanning line and a signal line. The transparent pixel electrode 5 is formed of a conductive oxide film such as an indium tin oxide (ITO) film containing about 10% by mass of tin oxide (SnO) in indium oxide (In 2 O 3 ). The TFT substrate 1 is driven by a driver circuit 13 and a control circuit 14 connected via a TAB tape 12.
対向基板２は、ＴＦＴ基板１側に、絶縁性のガラス基板１ｂの全面に形成された共通電極７と、透明画素電極５に対向する位置に配置されたカラーフィルタ８と、ＴＦＴ基板１上のＴＦＴモジュール４に対向する位置に配置された遮光膜９とを有している。対向基板２は、液晶層３に含まれる液晶分子を所定の向きに配向させるための配向膜１１を更に有している。 The counter substrate 2 has a common electrode 7 formed on the entire surface of the insulating glass substrate 1 b on the TFT substrate 1 side, a color filter 8 disposed at a position facing the transparent pixel electrode 5, and the TFT substrate 1. A light shielding film 9 disposed at a position facing the TFT module 4. The counter substrate 2 further has an alignment film 11 for aligning liquid crystal molecules contained in the liquid crystal layer 3 in a predetermined direction.
ＴＦＴ基板１および対向基板２の外側（液晶層３側とは反対側）には、それぞれ、偏光板１０ａ，１０ｂが配置されている。 Polarizing plates 10a and 10b are disposed outside the TFT substrate 1 and the counter substrate 2 (on the side opposite to the liquid crystal layer 3 side), respectively.
液晶ディスプレイ１００は、対向電極２と透明画素電極５との間に形成される電界によって液晶層３における液晶分子の配向方向が制御され、液晶層３を通過する光が変調される。これにより、対向基板２を透過する光の透過量が制御されて画像が表示される。 In the liquid crystal display 100, the alignment direction of the liquid crystal molecules in the liquid crystal layer 3 is controlled by an electric field formed between the counter electrode 2 and the transparent pixel electrode 5, and light passing through the liquid crystal layer 3 is modulated. As a result, the amount of light transmitted through the counter substrate 2 is controlled to display an image.
図２は、トップゲート型のＴＦＴモジュール４の一部断面図である。ガラス基板１ａ上にポリシリコン（ｐｏｌｙ−Ｓｉ）からなるチャンネル層、ｎ＋ポリシリコン（ｐｏｌｙ−Ｓｉ）からなるソース層、ドレイン層が形成され、窒化Ｓｉで構成されるゲート絶縁膜２７を介在してゲート電極２６が形成されている。ｎ＋ポリシリコンで構成されるソース層及びドレイン層は、アルミニウム（Ａｌ）合金膜からなるソース電極２８及びドレイン電極２９にそれぞれ接続されている。なお、ゲート電極２６及びソース電極２８及びドレイン電極２９は、各々、ＳｉＯｘ層及びＳｉＮｘ層により電気的に絶縁されている。 FIG. 2 is a partial cross-sectional view of the top gate type TFT module 4. A channel layer made of polysilicon (poly-Si), a source layer made of n + polysilicon (poly-Si), and a drain layer are formed on the glass substrate 1a, and a gate insulating film 27 made of Si nitride is interposed therebetween. Thus, a gate electrode 26 is formed. A source layer and a drain layer made of n + polysilicon are connected to a source electrode 28 and a drain electrode 29 made of an aluminum (Al) alloy film, respectively. The gate electrode 26, the source electrode 28, and the drain electrode 29 are electrically insulated by the SiOx layer and the SiNx layer, respectively.
ドレイン電極２９の端部は、層間絶縁膜３５に設けられたコンタクトホール３２を介して透明導電膜からなる透明画素電極５と電気的に接続されている。なお、ＴＦＴモジュール４の上部には、輝度向上のための反射電極（図示せず）が設置される場合があり、透明画素電極５は、反射電極に接続されている場合がある。 The end of the drain electrode 29 is electrically connected to the transparent pixel electrode 5 made of a transparent conductive film through a contact hole 32 provided in the interlayer insulating film 35. Note that a reflective electrode (not shown) for improving luminance may be provided on the TFT module 4, and the transparent pixel electrode 5 may be connected to the reflective electrode.
ＴＦＴモジュール４のソース電極２８とドレイン電極間２９の間には電圧が印加されており、ゲート電極２６の電圧をＯＮ/ＯＦＦ制御することにより、チャンネル層を経由してソース層からドレイン層へ流れる電流を制御する。これによって透明画素電極５に印加される電位が制御され、液晶層３に所定の電界がかかる。この結果、画素毎に光の透過量が制御され、画像を表示することができる。 A voltage is applied between the source electrode 28 and the drain electrode 29 of the TFT module 4, and flows from the source layer to the drain layer via the channel layer by controlling the voltage of the gate electrode 26 ON / OFF. Control the current. As a result, the potential applied to the transparent pixel electrode 5 is controlled, and a predetermined electric field is applied to the liquid crystal layer 3. As a result, the amount of transmitted light is controlled for each pixel, and an image can be displayed.
なお、従来は、コンタクトホール３２において、ドレイン電極２９と透明画素電極５との間には、バリアメタルと呼ばれるモリブデン（Ｍｏ）等の薄膜（図示せず）を介在させていた。その理由は、Ａｌ合金膜上に酸化物である酸化インジウム錫（ＩＴＯ）や酸化インジウム亜鉛（ＩＺＯ）等の透明導電膜を直接に成膜すると、Ａｌ合金膜表面が酸化され、しかもこの酸化を抑制することが困難であるために、Ａｌ合金膜で構成されるドレイン電極２９と透明画素電極５との接触抵抗が高くなりすぎるという問題があったからである。そこで、ドレイン電極２９の表面にＭｏ等のバリアメタルを成膜し、しかる後に透明画素電極５を成膜すれば、Ａｌ合金膜表面の酸化が避けられ、接触抵抗（コンタクト抵抗）の増大が抑制されるばかりでなく、透明画素電極５の成膜後においても、ドレイン電極２９と透明画素電極５の界面における、原子の相互拡散による界面の劣化、剥離、接触抵抗の増大が抑止できる。 Conventionally, a thin film (not shown) such as molybdenum (Mo) called a barrier metal is interposed between the drain electrode 29 and the transparent pixel electrode 5 in the contact hole 32. The reason is that when a transparent conductive film such as indium tin oxide (ITO) or indium zinc oxide (IZO), which is an oxide, is directly formed on the Al alloy film, the surface of the Al alloy film is oxidized, and this oxidation is also performed. This is because it is difficult to suppress, and there is a problem that the contact resistance between the drain electrode 29 formed of the Al alloy film and the transparent pixel electrode 5 becomes too high. Therefore, if a barrier metal such as Mo is formed on the surface of the drain electrode 29 and then the transparent pixel electrode 5 is formed, oxidation of the Al alloy film surface can be avoided and increase in contact resistance (contact resistance) is suppressed. In addition, even after the film formation of the transparent pixel electrode 5, it is possible to suppress deterioration of the interface, peeling, and increase in contact resistance due to interdiffusion of atoms at the interface between the drain electrode 29 and the transparent pixel electrode 5.
しかしながら、バリアメタルを形成するためには、バリアメタル層の成膜と微細加工が必要である。そのため、製造プロセス中に液晶ディスプレイが汚染され、或いは、成膜チャンバー内壁に付着したバリアメタル材が剥離し、その破片が液晶ディスプレイに付着するなどし、製造の歩留まりが低下し、ひいては製造コストが増大する原因にもなっていた。 However, in order to form a barrier metal, it is necessary to form a barrier metal layer and perform fine processing. Therefore, the liquid crystal display is contaminated during the manufacturing process, or the barrier metal material adhering to the inner wall of the film forming chamber is peeled off, and the fragments adhere to the liquid crystal display, thereby reducing the manufacturing yield and the manufacturing cost. It was also the cause of the increase.
これらの問題を解決するため、特許文献１〜３には、特定の組成を有するＡｌ合金膜を用いて図２に示すソース電極２８、ドレイン電極２９を形成し、Ａｌ合金表面を制御して酸化することにより、Ａｌ合金からなるソース電極２８又はドレイン電極２９に、透明導電膜からなる透明画素電極５を直接成膜しても、安定的に電気抵抗の小さい、ドレイン電極２９−透明画素電極５間のコンタクトを形成できることが記載されている（ダイレクトコンタクト技術）。このダイレクトコンタクト技術を採用することにより、バリアメタル層の成膜と微細加工の工程が省略され、バリアメタル層を成膜するための装置が不要となり、製造の歩留まりが向上し、その結果、液晶ディスプレイの製造コストを低減することが可能となった。 In order to solve these problems, in Patent Documents 1 to 3, the source electrode 28 and the drain electrode 29 shown in FIG. 2 are formed using an Al alloy film having a specific composition, and the surface of the Al alloy is controlled to be oxidized. Thus, even if the transparent pixel electrode 5 made of a transparent conductive film is directly formed on the source electrode 28 or the drain electrode 29 made of an Al alloy, the drain electrode 29-transparent pixel electrode 5 having a small electric resistance stably. It is described that a contact can be formed between them (direct contact technology). By adopting this direct contact technology, the barrier metal layer deposition and micro-fabrication steps are omitted, an apparatus for depositing the barrier metal layer is unnecessary, and the manufacturing yield is improved. As a result, the liquid crystal It became possible to reduce the manufacturing cost of the display.
一方、特許文献４〜８には、層間絶縁膜にコンタクトホールを形成する方法について記載されている。 On the other hand, Patent Documents 4 to 8 describe methods for forming contact holes in an interlayer insulating film.
特許文献４には、層間絶縁膜をＳＦ６系またはＣＨＦｘ系のガスを用いてドライエッチングしてコンタクトホールを形成する技術について記載されている。 Patent Document 4 describes a technique for forming a contact hole by dry-etching an interlayer insulating film using SF 6 or CHFx gas.
特許文献５には、絶縁膜にコンタクトホールを形成するに際し、乾式法あるいは乾式法と湿式法との併用によりエッチングしてコンタクトホールを形成することについて記載されている。 Patent Document 5 describes that when forming a contact hole in an insulating film, etching is performed by a dry method or a combination of a dry method and a wet method to form a contact hole.
特許文献６にも、絶縁膜にコンタクトホールを形成するに際し、乾式法あるいは乾式法と湿式法との併用によりエッチングしてコンタクトホールを形成することについて記載されている。 Patent Document 6 also describes that when a contact hole is formed in an insulating film, the contact hole is formed by etching using a dry method or a combination of a dry method and a wet method.
特許文献７には、半導体層と保護膜に対するエッチング選択比が優れた条件を形成するために、Ｏ２またはＣＦ４を多量含ませることが好ましく、ドライエッチングに用いる気体としてはＳＦ６＋Ｎ２，ＳＦ６＋Ｏ２，ＣＦ４＋Ｏ２，ＣＦ４＋ＣＨＦ３＋Ｏ２などを使用することが好ましいと記載されている。 In Patent Document 7, it is preferable to contain a large amount of O 2 or CF 4 in order to form a condition with an excellent etching selectivity with respect to the semiconductor layer and the protective film, and the gas used for dry etching is SF 6 + N 2 , It is described that it is preferable to use SF 6 + O 2 , CF 4 + O 2 , CF 4 + CHF 3 + O 2 or the like.
特許文献８には、絶縁膜にコンタクトホールを形成するに際し、ドライエッチングガスとしてＣＨＦ系ガスを用いることが記述されている。
しかしながら、液晶表示デバイスの大型化が進み、Ａｌ合金膜と透明画素電極との間の接触抵抗の更なる低減が求められる中で、コンタクトホール形成のためのエッチングガスとして、特許文献４〜８に記載されたガス種を単に取捨選択するだけでは、Ａｌ合金膜と透明画素電極との間の接触抵抗を十分に下げることはできない。
そこで、本発明は、液晶表示デバイスの大型化にも対応すべく、Ａｌ合金膜と透明画素電極との間の接触抵抗を低減できるエッチング条件を特定し、応答速度の速い表示デバイスの製造方法を提供することを目的とする。
However, as the liquid crystal display device is increased in size and further reduction in contact resistance between the Al alloy film and the transparent pixel electrode is required, Patent Documents 4 to 8 disclose etching gases for forming contact holes. The contact resistance between the Al alloy film and the transparent pixel electrode cannot be lowered sufficiently by simply selecting the gas species described.
Therefore, the present invention specifies an etching condition that can reduce the contact resistance between the Al alloy film and the transparent pixel electrode in order to cope with an increase in the size of the liquid crystal display device, and provides a method for manufacturing a display device with a high response speed. The purpose is to provide.
上記課題を解決することのできた本発明の表示デバイスの製造方法は、
基板上にＡｌ合金膜を形成する工程と、前記Ａｌ合金膜上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを形成する工程と、前記Ａｌ合金膜に接触するように透明導電膜を形成する工程とを含む表示デバイスの製造方法であって、
前記コンタクトホールを形成する工程は、六フッ化硫黄ガス、酸素ガス、及び希ガスを含有する雰囲気中で行われるドライエッチング工程を含むとともに、該ドライエッチングは０．４≦（酸素ガスの流量）／［（六フッ化硫黄ガスの流量）＋（酸素ガスの流量）］≦０．９を満足するものである。
The manufacturing method of the display device of the present invention that has solved the above problems
Forming an Al alloy film on the substrate; forming an interlayer insulating film on the Al alloy film; forming a contact hole in the interlayer insulating film; and transparent to contact the Al alloy film A method of manufacturing a display device including a step of forming a conductive film,
The step of forming the contact hole includes a dry etching step performed in an atmosphere containing sulfur hexafluoride gas, oxygen gas, and a rare gas, and the dry etching is 0.4 ≦ (oxygen gas flow rate). / [(Flow rate of sulfur hexafluoride gas) + (flow rate of oxygen gas)] ≦ 0.9 is satisfied.
上記表示デバイスの製造方法において、Ａｌ合金膜が、ＮｉおよびＬａを含有することが推奨される。 In the display device manufacturing method, it is recommended that the Al alloy film contains Ni and La.
上記表示デバイスの製造方法において、透明導電膜が酸化インジウム錫（ＩＴＯ）膜、若しくは酸化インジウム亜鉛（ＩＺＯ）膜であることが推奨される。 In the display device manufacturing method, it is recommended that the transparent conductive film is an indium tin oxide (ITO) film or an indium zinc oxide (IZO) film.
上記表示デバイスの製造方法において、ドライエッチングに用いる雰囲気が、さらに臭化水素および／または四フッ化炭素を含むことが推奨される。 In the display device manufacturing method, it is recommended that the atmosphere used for dry etching further includes hydrogen bromide and / or carbon tetrafluoride.
上記表示デバイスの製造方法において、コンタクトホールを形成する工程は、ウェットエッチングを行なう工程と、その後に行われるドライエッチング工程を含む態様とすることも可能である。 In the method for manufacturing the display device, the step of forming the contact hole may include a step of performing wet etching and a dry etching step performed thereafter.
本明細書における「ドライエッチング」の意味は、後でも例を挙げて述べるが、エッチング対象物（層間絶縁膜）を除去することの他、コンタクトホールがＡｌ合金膜に達した後でも、Ａｌ合金膜の表面を清浄化する目的で、Ａｌ合金膜の表面をエッチングガスに曝すことも含む意味とする。 The meaning of “dry etching” in the present specification will be described later with an example. In addition to removing the object to be etched (interlayer insulating film), even after the contact hole reaches the Al alloy film, the Al alloy For the purpose of cleaning the surface of the film, it also means that the surface of the Al alloy film is exposed to an etching gas.
本発明によれば、Ａｌ合金膜上に形成された層間絶縁膜にコンタクトホールを形成する際に、ドライエッチングに用いる六フッ化硫黄ガスの流量と酸素ガスの流量が適切に調整されていることによって、Ａｌ合金膜の表面状態が改善されると考えられ、その後にＡｌ合金膜上に形成される透明画素電極との間の接触抵抗を低減し、応答速度の速い表示デバイスの製造方法を提供することができる。 According to the present invention, when the contact hole is formed in the interlayer insulating film formed on the Al alloy film, the flow rate of the sulfur hexafluoride gas and the oxygen gas used for dry etching are appropriately adjusted. It is thought that the surface state of the Al alloy film is improved by this, and then the contact resistance between the transparent pixel electrode formed on the Al alloy film is reduced and a method for manufacturing a display device with a high response speed is provided. can do.
本発明者らは、Ａｌ合金膜と透明画素電極との間の接触抵抗を低減するため、エッチングガスの種類と、適切な流量比率について鋭意検討を重ねてきた。その結果、特定のエッチングガスを、特定の流量比率にて使用することにより、Ａｌ合金膜と透明画素電極との間の接触抵抗を著しく低減できることを見出し、本発明を完成した。 In order to reduce the contact resistance between the Al alloy film and the transparent pixel electrode, the present inventors have conducted intensive studies on the type of etching gas and an appropriate flow rate ratio. As a result, it has been found that the contact resistance between the Al alloy film and the transparent pixel electrode can be significantly reduced by using a specific etching gas at a specific flow rate ratio, and the present invention has been completed.
［表示デバイスの製造方法］
以下、本発明に係る表示デバイスの製造方法の好ましい実施形態を説明する。なお、ここでは、アモルファスシリコンＴＦＴ基板またはポリシリコンＴＦＴ基板を備えた液晶表示デバイスを代表的に挙げて説明するが、本発明はこれに限定されず、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
[Display device manufacturing method]
Hereinafter, a preferred embodiment of a method for manufacturing a display device according to the present invention will be described. Note that, here, a liquid crystal display device provided with an amorphous silicon TFT substrate or a polysilicon TFT substrate will be described as a representative example, but the present invention is not limited to this and is within a range that can meet the purpose described above and below. The present invention can be carried out with appropriate modifications, and all of them are included in the technical scope of the present invention.
（ＴＦＴ基板の形成工程）
まず、ガラス基板１ａ上に、例えばプラズマＣＶＤ法により、基板温度３００℃程度で、厚さ５０ｎｍ程度の窒化シリコン（ＳｉＮｘ）膜、厚さ１００ｎｍ程度の酸化シリコン（ＳｉＯｘ）膜、および厚さ５０ｎｍ程度の水素化アモルファスシリコン（ａ−Ｓｉ−Ｈ）膜を成膜する。次に、水素化アモルファスシリコン（ａ−Ｓｉ−Ｈ）膜をポリシリコン化するため、熱処理（約４７０℃で１時間程度）およびレーザーアニールを行う。脱水素処理を行った後、例えばエキシマレーザアニール装置を用いて、エネルギー２３０ｍＪ／ｃｍ2程度のレーザーを水素化アモルファスシリコン（ａ−Ｓｉ−Ｈ）膜に照射することにより、厚さが０．３μｍ程度のポリシリコン（ｐｏｌｙ−Ｓｉ）膜を得る（図３）。
(TFT substrate formation process)
First, a silicon nitride (SiNx) film having a thickness of about 50 nm, a silicon oxide (SiOx) film having a thickness of about 100 nm, and a thickness of about 50 nm are formed on the glass substrate 1a by, for example, plasma CVD at a substrate temperature of about 300 ° C. A hydrogenated amorphous silicon (a-Si-H) film is formed. Next, in order to convert the hydrogenated amorphous silicon (a-Si-H) film into polysilicon, heat treatment (about 1 hour at about 470 ° C.) and laser annealing are performed. After performing the dehydrogenation treatment, the hydrogenated amorphous silicon (a-Si-H) film is irradiated with a laser having an energy of about 230 mJ / cm 2 by using, for example, an excimer laser annealing apparatus to obtain a thickness of 0.3 μm. A polysilicon (poly-Si) film of a degree is obtained (FIG. 3).
次いで、図４に示すように、プラズマエッチング等によってポリシリコン（ｐｏｌｙ−Ｓｉ）膜をパターニングする。 Next, as shown in FIG. 4, the polysilicon (poly-Si) film is patterned by plasma etching or the like.
次に、図５に示すように、厚さが１００ｎｍ程度の酸化シリコン（ＳｉＯｘ）膜を成膜し、これをゲート絶縁膜２７とする。更にゲート絶縁膜２７の上に、スパッタリング等によって、厚さ２００ｎｍ程度のＡｌ−２原子％Ｎｉ−０．３５原子％Ｌａ合金薄膜（ゲート電極２６となる）および厚さ５０ｎｍ程度のＭｏ薄膜（バリアメタル層５２となる）を積層した後、プラズマエッチング等の方法でパターニングする。これにより、走査線と一体のゲート電極２６が形成される。 Next, as shown in FIG. 5, a silicon oxide (SiOx) film having a thickness of about 100 nm is formed, and this is used as a gate insulating film 27. Further, an Al-2 atomic% Ni-0.35 atomic% La alloy thin film (to be the gate electrode 26) having a thickness of about 200 nm and a Mo thin film (barrier having a thickness of about 50 nm are formed on the gate insulating film 27 by sputtering or the like. Then, patterning is performed by a method such as plasma etching. Thereby, the gate electrode 26 integral with the scanning line is formed.
続いて、図６に示すように、フォトレジスト３１でマスクを形成し、例えばイオン注入装置などにより、例えばリンを５０ｋｅＶ程度で１×１０15個／ｃｍ2程度ドーピングし、ポリシリコン（ｐｏｌｙ−Ｓｉ）膜の一部にｎ＋型ポリシリコン（ｎ＋ｐｏｌｙ−Ｓｉ）膜を形成する。次に、フォトレジスト３１を剥離し、例えば５００℃程度で熱処理することによってリンを拡散させる。 Subsequently, as shown in FIG. 6, a mask is formed with a photoresist 31, and, for example, phosphorus is doped with about 1 × 10 15 atoms / cm 2 at about 50 keV by using an ion implantation apparatus or the like, and polysilicon (poly-Si) is formed. ) An n + type polysilicon (n + poly-Si) film is formed on a part of the film. Next, the photoresist 31 is peeled off, and phosphorus is diffused by heat treatment at about 500 ° C.
（Ａｌ合金膜の形成工程）
次いで、図７に示すように、例えばプラズマＣＶＤ装置などを用いて、厚さ５００ｎｍ程度の酸化シリコン（ＳｉＯｘ）膜を基板温度２５０℃程度で成膜した後、フォトレジストによってパターニングしたマスクを用いて酸化シリコン（ＳｉＯｘ）膜とゲート絶縁膜２７をドライエッチングし、ｎ＋型ポリシリコン膜に到達する開口部を形成する。スパッタリングにより、厚さ５０ｎｍ程度のＭｏ膜で形成されたバリアメタル層５３と厚さ４５０ｎｍ程度のＡｌ合金膜（ここでは、Ａｌ−２原子％Ｎｉ−０．３５原子％Ｌａ合金膜）を成膜した後、Ａｌ合金膜をパターニングすることによって、信号線に一体のソース電極２８及びドレイン電極２９を形成する。その結果、ソース電極２８とドレイン電極２９は、各々コンタクトホールを介してｎ＋型ポリシリコン膜（ｎ＋ｐｏｌｙ−Ｓｉ）にコンタクトされる。
(Al alloy film formation process)
Next, as shown in FIG. 7, a silicon oxide (SiOx) film having a thickness of about 500 nm is formed at a substrate temperature of about 250 ° C. using a plasma CVD apparatus, for example, and then a mask patterned with a photoresist is used. The silicon oxide (SiOx) film and the gate insulating film 27 are dry etched to form an opening reaching the n + type polysilicon film. A barrier metal layer 53 formed of a Mo film having a thickness of about 50 nm and an Al alloy film (here, Al-2 atomic% Ni-0.35 atomic% La alloy film) having a thickness of about 450 nm are formed by sputtering. After that, the source electrode 28 and the drain electrode 29 integrated with the signal line are formed by patterning the Al alloy film. As a result, the source electrode 28 and the drain electrode 29 are contacted with the n + type polysilicon film (n + poly-Si) through the contact holes, respectively.
ソース電極２８及びドレイン電極２９を構成するＡｌ合金は、ソース電極２８及びドレイン電極２９と透明導電膜との接触抵抗を低減させるため、０．１原子％以上のＮｉを含むことが好ましい。Ｎｉ含有量の上限値は、Ａｌ合金の電気抵抗率を低減させるため、６原子％とすることが好ましい。 The Al alloy constituting the source electrode 28 and the drain electrode 29 preferably contains 0.1 atomic% or more of Ni in order to reduce the contact resistance between the source electrode 28 and the drain electrode 29 and the transparent conductive film. The upper limit of the Ni content is preferably 6 atomic% in order to reduce the electrical resistivity of the Al alloy.
また、ソース電極２８及びドレイン電極２９の耐熱性を向上させるため、０．１原子％以上のＬａを含むことが好ましい。Ｌａ含有量の上限値は、Ａｌ合金の電気抵抗率を低減させるため、６原子％とすることが好ましい。 Moreover, in order to improve the heat resistance of the source electrode 28 and the drain electrode 29, it is preferable that 0.1 atomic% or more of La is included. The upper limit of La content is preferably 6 atomic% in order to reduce the electrical resistivity of the Al alloy.
（層間絶縁膜の形成工程）
次いで、図８に示すように、プラズマＣＶＤ装置などにより、厚さ５００ｎｍ程度の窒化シリコン（ＳｉＮｘ）膜からなる層間絶縁膜３５を基板温度２２０℃程度で成膜し、更にその上にフォトレジスト層３１を形成する。
(Interlayer insulation film formation process)
Next, as shown in FIG. 8, an interlayer insulating film 35 made of a silicon nitride (SiNx) film having a thickness of about 500 nm is formed at a substrate temperature of about 220 ° C. by a plasma CVD apparatus or the like, and a photoresist layer is further formed thereon. 31 is formed.
（コンタクトホールの形成工程）
続いて、フォトレジスト層３１に対し、一定のパターンを有する光を照射し、フォトレジスト層３１を現像処理することにより、図９に示すようにフォトレジスト層３１に開口部を設ける。この開口部をマスクとしたドライエッチングにより、層間絶縁膜３５にコンタクトホール３２を形成する（図１０〜図１２）。
(Contact hole formation process)
Subsequently, the photoresist layer 31 is irradiated with light having a certain pattern, and the photoresist layer 31 is developed to provide openings in the photoresist layer 31 as shown in FIG. A contact hole 32 is formed in the interlayer insulating film 35 by dry etching using the opening as a mask (FIGS. 10 to 12).
ドライエッチング工程の雰囲気として用いるエッチングガスは、六フッ化硫黄、酸素、及び希ガスである。六フッ化硫黄ガスの流量、酸素ガスの流量が満たすべき関係は、（酸素ガスの流量）／［（六フッ化硫黄ガスの流量）＋（酸素ガスの流量）］の値を「Ｒ」と表記すると、０．４≦Ｒ≦０．９である（Ｒの表記は、以下同じとする）。 Etching gases used as the atmosphere of the dry etching process are sulfur hexafluoride, oxygen, and a rare gas. The relationship that the flow rate of sulfur hexafluoride gas and the flow rate of oxygen gas should satisfy is the value of (flow rate of oxygen gas) / [(flow rate of sulfur hexafluoride gas) + (flow rate of oxygen gas)] as “R”. When expressed, 0.4 ≦ R ≦ 0.9 (the notation of R is the same hereinafter).
一般には、エッチングガスに高濃度の酸素が含まれると、Ａｌ合金膜の表面が強く酸化されて、電気的絶縁性の高い酸化Ａｌ層が形成され、ＩＴＯとの接触抵抗が増大すると考えられる。しかしながら、０．４≦Ｒ≦０．９の領域では、常識的な傾向とは正反対に、Ａｌ合金膜と透明導電膜との接触抵抗は、低く抑えられることが分かった。 In general, it is considered that when the etching gas contains high concentration of oxygen, the surface of the Al alloy film is strongly oxidized to form an Al oxide layer having high electrical insulation, and the contact resistance with ITO is increased. However, in the region of 0.4 ≦ R ≦ 0.9, it was found that the contact resistance between the Al alloy film and the transparent conductive film can be kept low, contrary to the common sense tendency.
Ｒを０．４以上としたのは、透明画素電極５とＡｌ合金膜との間の接触抵抗の低減効果を有効に発揮させるためであり、好ましくは０．４５以上、更に好ましくは、０．５以上にする。一方、Ｒの値が高くなると、すなわち、過度に高濃度の酸素を含むと、エッチング速度や形状への影響が大きくなってしまうため、Ｒの上限値は、０．９、好ましくは０．８、より好ましくは、０．７５にする。 The reason why R is set to 0.4 or more is to effectively exhibit the effect of reducing the contact resistance between the transparent pixel electrode 5 and the Al alloy film, preferably 0.45 or more, and more preferably 0.8. Set to 5 or more. On the other hand, when the value of R becomes high, that is, when an excessively high concentration of oxygen is included, the influence on the etching rate and shape becomes large, so the upper limit value of R is 0.9, preferably 0.8. More preferably, it is set to 0.75.
ドライエッチングに用いる希ガスの種類には特に制限はないが、例えばＡｒを用いればよい。希ガスの流量についても特に制限はないが、（希ガスの流量）／［（六フッ化硫黄ガスの流量）＋（酸素ガスの流量）］の値をＲｒと表記すると、０．１≦Ｒｒ≦０．９とすることが好ましい。Ｒｒの下限値を０．１とするのは、（ア）六フッ化硫黄ガスと酸素ガスによる強いエッチング能力を適切に抑制乃至は制御し、（イ）コンタクトホールのアスペクト比（深さ／開口面積）を高め、（ウ）コンタクトホール側面を平坦にエッチングし、（エ）エッチングで発生したアウトガスを効率よく排気するためである。Ｒｒのより好ましい下限値は０．２であり、更に好ましい下限値は、０．３である。一方、希ガスの流量比率を増やしすぎても、エッチング速度が低下するため、Ｒｒの上限値は０．９とすることが好ましく、より好ましくは０．８、更に好ましくは、０．７である。 There is no particular limitation on the type of rare gas used for dry etching, but for example, Ar may be used. The flow rate of the rare gas is not particularly limited, but if the value of (rare gas flow rate) / [(sulfur hexafluoride gas flow rate) + (oxygen gas flow rate)] is expressed as Rr, 0.1 ≦ Rr It is preferable that ≦ 0.9. The lower limit of Rr is 0.1 because (a) the strong etching ability by sulfur hexafluoride gas and oxygen gas is appropriately suppressed or controlled, and (b) the aspect ratio of the contact hole (depth / opening) (C) The contact hole side surface is etched flat, and (d) the outgas generated by the etching is efficiently exhausted. A more preferable lower limit value of Rr is 0.2, and a more preferable lower limit value is 0.3. On the other hand, even if the flow rate ratio of the rare gas is increased too much, the etching rate is lowered, so the upper limit value of Rr is preferably 0.9, more preferably 0.8, and still more preferably 0.7. .
チャンバー内の雰囲気を構成するエッチングガスは、六フッ化硫黄、酸素、及び希ガスからなる混合ガスに限定されるわけではなく、この混合ガスに更に臭化水素および／または四フッ化炭素を添加することにより、コンタクトホール３２のエッチング速度が増大する。臭化水素、四フッ化炭素は、合計で１〜１０％程度添加されることが望ましい。 The etching gas constituting the atmosphere in the chamber is not limited to a mixed gas composed of sulfur hexafluoride, oxygen, and a rare gas. Hydrogen bromide and / or carbon tetrafluoride is further added to the mixed gas. As a result, the etching rate of the contact hole 32 increases. Hydrogen bromide and carbon tetrafluoride are preferably added in a total amount of about 1 to 10%.
ドライエッチングは、コンタクトホール３２を形成する全工程で用いられる必要はない。例えば、コンタクトホール３２の底部がＡｌ合金膜に到達する直前までは、ウェットエッチングを行ない、コンタクトホール形成工程の最終段階でドライエッチングに切り替えてもよい。コンタクトホール形成工程の殆どをウェットエッチングにより行なうことにより、複数のＴＦＴ基板を一括処理することができる。 Dry etching need not be used in all steps of forming the contact hole 32. For example, wet etching may be performed immediately before the bottom of the contact hole 32 reaches the Al alloy film, and switching to dry etching may be performed at the final stage of the contact hole forming process. By performing most of the contact hole forming process by wet etching, a plurality of TFT substrates can be collectively processed.
このように、途中から本発明で規定するドライエッチングを用いる場合、ドライエッチングに切り替えるタイミングは、コンタクトホール３２の底部がＡｌ合金膜に到達していないとき（図１０）、コンタクトホール３２の底部がＡｌ合金膜に到達したとき（図１１）、或いは、層間絶縁膜の除去が終了したとき（図１２）でもよい。本実施の形態で用いる六フッ化硫黄、酸素、及び希ガスは、層間絶縁膜をエッチングする作用の他、これらのガスにＡｌ合金膜を曝すことにより、メカニズムの詳細は不明ではあるがＡｌ合金膜の表面が清浄化されるものと考えられる。これにより、後にＡｌ合金膜上に形成される透明画素電極と、このＡｌ合金膜との接触抵抗が低く抑えられる。 Thus, when using dry etching as defined in the present invention from the middle, the timing for switching to dry etching is when the bottom of the contact hole 32 does not reach the Al alloy film (FIG. 10). It may be when the Al alloy film is reached (FIG. 11) or when the removal of the interlayer insulating film is completed (FIG. 12). The sulfur hexafluoride, oxygen, and rare gas used in the present embodiment have an effect of etching the interlayer insulating film, and by exposing the Al alloy film to these gases, the details of the mechanism are unknown, but the Al alloy It is thought that the surface of the film is cleaned. As a result, the contact resistance between the transparent pixel electrode to be formed later on the Al alloy film and the Al alloy film can be kept low.
また、ウェットエッチングに代えて他の公知のエッチング方法を用いることもできる。例えば、層間絶縁膜３５が、窒化シリコン層上に樹脂層（図示せず）を積層することにより構成される場合などには、公知のエッチングガス（例えばＣＦ４＋Ｏ２＋Ａｒ、ＣＨＦ３＋Ｏ２＋Ａｒ、ＣＦ４＋Ｏ２、ＣＨＦ３＋Ｏ２など）で、まず樹脂層に開口部を形成した後、本発明で規定する六フッ化硫黄、酸素（但し、０．４≦Ｒ≦０．９）、及び希ガスで窒化シリコン層をエッチングして、コンタクトホール３２を形成することも可能である。 In addition, other known etching methods can be used instead of wet etching. For example, when the interlayer insulating film 35 is configured by laminating a resin layer (not shown) on the silicon nitride layer, a known etching gas (for example, CF 4 + O 2 + Ar, CHF 3 + O 2 + Ar) is used. , CF 4 + O 2 , CHF 3 + O 2, etc.), after first forming an opening in the resin layer, sulfur hexafluoride, oxygen (provided that 0.4 ≦ R ≦ 0.9) as defined in the present invention, The contact hole 32 can also be formed by etching the silicon nitride layer with a rare gas.
（透明導電膜の製造工程）
次に、例えば酸素プラズマによるアッシング工程を経た後、例えばアミン系等の剥離液を用いてフォトレジスト層３１を剥離する。更に、例えば保管時間（８時間程度）の範囲内で、図１３に示すように、例えば厚さ４０ｎｍ程度のＩＴＯ膜（酸化インジウム（Ｉｎ２Ｏ３）中に酸化錫（ＳｎＯ）を１０質量％程度含む酸化インジウム錫の膜）を成膜し、ウェットエッチングによるパターニングを行うことによって透明画素電極５を形成する。同時に、パネル端部のゲート電極２６におけるＴＡＢとの接続部分に、ＴＡＢとのボンディングのためＩＴＯ膜をパターニングすると、ＴＦＴアレイ基板１が完成する。
(Manufacturing process of transparent conductive film)
Next, after passing through an ashing process using, for example, oxygen plasma, the photoresist layer 31 is peeled off using, for example, an amine-based peeling liquid. Further, for example, within the range of storage time (about 8 hours), as shown in FIG. 13, for example, an ITO film having a thickness of about 40 nm (indium oxide (In 2 O 3 ) contains 10% by mass of tin oxide (SnO)). A transparent pixel electrode 5 is formed by forming a film of indium tin oxide containing about 30 nm and patterning by wet etching. At the same time, when an ITO film is patterned for bonding to the TAB in the gate electrode 26 at the edge of the panel, the TFT array substrate 1 is completed.
このようにして作製されたＴＦＴ基板は、ドレイン電極２９と透明画素電極５とが直接コンタクトされている。また、ゲート電極２６にＡｌ合金を単層で用いバリアメタル層５２を省略した場合にはゲート電極２６とＴＡＢ接続用のＩＴＯ膜も直接コンタクトされており、上記したコンタクトホールの形成方法を用いてゲート電極２６とＩＴＯ膜との接触抵抗を低減することができる。 In the TFT substrate thus fabricated, the drain electrode 29 and the transparent pixel electrode 5 are in direct contact. Further, when the gate electrode 26 is made of an Al alloy as a single layer and the barrier metal layer 52 is omitted, the gate electrode 26 and the ITO film for TAB connection are also in direct contact, and the contact hole forming method described above is used. The contact resistance between the gate electrode 26 and the ITO film can be reduced.
上記では、透明画素電極５として、ＩＴＯ膜を用いたが、ＩＺＯ膜（ＩｎＯｘ−ＺｎＯｘ系導電性酸化膜）を用いてもよい。また、活性半導体層として、アモルファスシリコンの代わりにポリシリコンを用いてもよい。 In the above description, an ITO film is used as the transparent pixel electrode 5, but an IZO film (InOx—ZnOx-based conductive oxide film) may be used. Further, polysilicon may be used as the active semiconductor layer instead of amorphous silicon.
（表示デバイスの仕上げ工程）
以上のようにして得られるＴＦＴ基板１を使用し、例えば、以下に記載の方法によって、前述した図１に示す液晶表示デバイスを完成させる。
(Display device finishing process)
Using the TFT substrate 1 obtained as described above, for example, the liquid crystal display device shown in FIG. 1 described above is completed by the method described below.
まず、上記のようにして作製したＴＦＴ基板１の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。 First, for example, polyimide is applied to the surface of the TFT substrate 1 manufactured as described above and dried, and then a rubbing process is performed to form an alignment film.
一方、対向基板２は、ガラス基板上に、例えばクロム（Ｃｒ）をマトリックス状にパターニングすることによって遮光膜９を形成する。次に、遮光膜９の間隙に、樹脂製の赤、緑、青のカラーフィルタ８を形成する。遮光膜９とカラーフィルタ８上に、ＩＴＯ膜のような透明導電性膜を共通電極７として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜１１を形成する。 On the other hand, the counter substrate 2 forms the light shielding film 9 on the glass substrate by patterning, for example, chromium (Cr) in a matrix. Next, resin-made red, green, and blue color filters 8 are formed in the gaps between the light shielding films 9. A counter electrode is formed by disposing a transparent conductive film such as an ITO film as the common electrode 7 on the light shielding film 9 and the color filter 8. Then, for example, polyimide is applied to the uppermost layer of the counter electrode, and after drying, a rubbing process is performed to form the alignment film 11.
次いで、ＴＦＴ基板１と対向基板２の配向膜１１が形成されている面とを夫々対向するように配置し、樹脂製などのシール材１６により、液晶の封入口を除いてＴＦＴ基板１と対向基板２とを貼り合わせる。このとき、ＴＦＴ基板１と対向基板２との間には、スペーサー１５を介在させるなどして２枚の基板間のギャップを略一定に保つ。 Next, the TFT substrate 1 and the surface of the counter substrate 2 on which the alignment film 11 is formed are arranged so as to oppose each other, and the TFT substrate 1 is opposed to the TFT substrate 1 by a sealing material 16 made of resin, excluding the liquid crystal sealing port. The substrate 2 is bonded. At this time, a gap between the two substrates is kept substantially constant by interposing a spacer 15 between the TFT substrate 1 and the counter substrate 2.
このようにして得られる空セルを真空中に置き、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層３を形成し、封入口を封止する。そして、空セルの外側の両面に偏光板１０を貼り付けることにより表示デバイスを完成させる。 The empty cell thus obtained is placed in a vacuum, and gradually returned to atmospheric pressure while the sealing port is immersed in liquid crystal, whereby a liquid crystal material containing liquid crystal molecules is injected into the empty cell, and the liquid crystal layer 3 And the sealing port is sealed. And a display device is completed by sticking the polarizing plate 10 on both surfaces outside the empty cell.
（液晶ディスプレイ）
例えば、図１に示したように、表示デバイスにドライバ回路１３等を接続し、液晶ディスプレイの側部あるいは裏面部に配置する。そして、液晶ディスプレイの表示面となる開口を含む保持フレーム２３と、面光源をなすバックライト２２と導光板２０と保持フレーム２３によって表示デバイスを保持し、液晶ディスプレイを完成させる。
(LCD display)
For example, as shown in FIG. 1, a driver circuit 13 or the like is connected to the display device, and is arranged on the side portion or the back surface portion of the liquid crystal display. The display device is held by the holding frame 23 including the opening serving as the display surface of the liquid crystal display, the backlight 22, the light guide plate 20, and the holding frame 23 forming the surface light source, thereby completing the liquid crystal display.
［実験例］
以下、実験例を挙げて本発明の作用効果を具体的に説明するが、本発明はもとより、下記実験例によって制限を受けるものではない。本発明の趣旨に適合する範囲で下記実験例に適当に変更を加えて実施することも可能であり、これらは全て本発明の技術的範囲に含まれる。
[Experimental example]
Hereinafter, although an example of an experiment is given and an operation effect of the present invention is explained concretely, it is not restricted by the following example of an experiment from the present invention. The following experimental examples can be appropriately modified within the scope of the gist of the present invention, and these are all included in the technical scope of the present invention.
（実験用デバイスの作製）
図１４、図１５は、実験用に作製したデバイス構造の概略断面図である。実験用のデバイス構造は、少なくとも図８〜図１３に示したドレイン電極２９として用いられるＡｌ合金膜、層間絶縁膜３５、コンタクトホール３２、透明画素電極５を構成する透明導電膜の部分を再現したものであり、ＴＦＴ等は作製していない。このような実験用のデバイスを作製するために、まず、ガラス基板上１ａ上にドレイン電極２９を想定したＡｌ合金膜をスパッタ法により厚さ３００ｎｍ成膜し、更に、Ａｌ合金膜上にプラズマ気相蒸着法（ＣＶＤ法）により厚さ３００ｎｍの窒化シリコンを成膜し、これを層間絶縁膜３５とした。層間絶縁膜３５の表面にエッチング用マスクとして、厚膜のフォトレジスト３１をコーティングし、通常のフォトリソグラフィープロセスを用いて、規則的に配置された１０μｍ角の領域についてのみエッチング用マスクを除去した（図１４）。
(Production of experimental devices)
14 and 15 are schematic cross-sectional views of a device structure manufactured for an experiment. The experimental device structure reproduced at least the Al alloy film used as the drain electrode 29 shown in FIGS. 8 to 13, the interlayer insulating film 35, the contact hole 32, and the transparent conductive film portion constituting the transparent pixel electrode 5. It is a thing, TFT etc. are not produced. In order to manufacture such an experimental device, first, an Al alloy film assuming a drain electrode 29 is formed on a glass substrate 1a by sputtering to a thickness of 300 nm, and further, a plasma gas is formed on the Al alloy film. A silicon nitride film having a thickness of 300 nm was formed by a phase deposition method (CVD method), and this was used as an interlayer insulating film 35. The surface of the interlayer insulating film 35 was coated with a thick photoresist 31 as an etching mask, and the etching mask was removed only for regularly arranged 10 μm square regions using a normal photolithography process ( FIG. 14).
次いで、高周波プラズマ装置により、種々のエッチングガス、エッチング液を用いて層間絶縁膜３５をエッチングしてコンタクトホール３２を形成し、露出したＡｌ合金膜上に、ＤＣマグネトロン・スパッタ法により膜厚２００ｎｍの透明導電膜を成膜した（図１５）。 Next, the interlayer insulating film 35 is etched using various etching gases and etchants by a high-frequency plasma apparatus to form contact holes 32, and a film thickness of 200 nm is formed on the exposed Al alloy film by DC magnetron sputtering. A transparent conductive film was formed (FIG. 15).
（実験例１）
ガラス基板上１ａ上に、２．０原子％のニッケル（Ｎｉ）、０．３５原子％のランタン（Ｌａ）を含むＡｌ合金ターゲットを用いて、スパッタ法によりＡｌ合金膜を成膜した。以下、この合金組成を「Ａｌ−２．０Ｎｉ−０．３５Ｌａ」と表わす。
エッチングガスの組成は、Ａｒガス流量を４２ｓｃｃｍ（毎分のガスの流量をｃｍ３で表わした単位）に固定し、六フッ化硫黄ガスと酸素ガスの合計流量を６３ｓｃｃｍに固定し、酸素と六フッ化硫黄の流量を変えた。高周波出力は５０Ｗ、ガス圧は２０Ｐａとした。
Ａｌ合金膜上に成膜する透明導電膜には、ＩＴＯ膜を用いた。
(Experimental example 1)
An Al alloy film was formed on the glass substrate 1a by sputtering using an Al alloy target containing 2.0 atomic% nickel (Ni) and 0.35 atomic% lanthanum (La). Hereinafter, this alloy composition is expressed as “Al-2.0Ni-0.35La”.
The composition of the etching gas is such that the Ar gas flow rate is fixed at 42 sccm (the gas flow rate per minute is expressed in cm 3 ), the total flow rate of sulfur hexafluoride gas and oxygen gas is fixed at 63 sccm, The flow rate of sulfur fluoride was changed. The high frequency output was 50 W and the gas pressure was 20 Pa.
An ITO film was used as the transparent conductive film formed on the Al alloy film.
次に、図１６に示すようなケルビンパターン（コンタクトホールサイズ：１０μｍ角）を用い、ＩＴＯ膜とＡｌ合金膜との間の接触抵抗の測定を行なった。この測定では、ＩＴＯ膜−Ａｌ合金膜間に電流を流し、別の端子でＩＴＯ−Ａｌ合金間の電圧降下を測定する方法（４端子測定）を用いた。具体的には、図１６のＩ１−Ｉ２間に電流Ｉを流し、Ｖ１−Ｖ２間の電圧Ｖをモニターすることにより、接続部Ｃの接触抵抗Ｒを［Ｒ＝（Ｖ１−Ｖ２）／Ｉ２］として求めた。 Next, the contact resistance between the ITO film and the Al alloy film was measured using a Kelvin pattern (contact hole size: 10 μm square) as shown in FIG. In this measurement, a method (4-terminal measurement) was used in which a current was passed between the ITO film and the Al alloy film, and the voltage drop between the ITO and Al alloy was measured at another terminal. Specifically, by passing a current I between I 1 and I 2 in FIG. 16 and monitoring a voltage V between V 1 and V 2 , the contact resistance R of the connection C is set to [R = (V 1 − V 2 ) / I 2 ].
図１７は、実験例１で測定したＩＴＯ膜−Ａｌ合金間の接触抵抗を示すものであり、縦軸を接触抵抗、横軸を（酸素ガスの流量）／［（六フッ化硫黄ガスの流量）＋（酸素ガスの流量）］＝Ｒの値とした。 FIG. 17 shows the contact resistance between the ITO film and the Al alloy measured in Experimental Example 1. The vertical axis represents the contact resistance and the horizontal axis represents (oxygen gas flow rate) / [(sulfur hexafluoride gas flow rate. ) + (Flow rate of oxygen gas)] = R.
図１７から分かるように、酸素ガス流量が増えるにつれて、すなわち、Ｒの値が増えるにつれて、接触抵抗は緩やかに減少し、Ｒの値が０．４以上になると急激に低下した。なお、図１７の接触抵抗は、対数目盛で表示されているので、実数上の低減効果は非常に大きい。接触抵抗の測定はＲ＝０．９まで行なったが、Ｒ＝０．９付近では、接触抵抗の分散が大きかったため、図１７にはプロットしなかったが、少なくともＲ＝０．５５の場合よりも更に接触抵抗は低かった。 As can be seen from FIG. 17, the contact resistance gradually decreased as the oxygen gas flow rate increased, that is, as the value of R increased, and rapidly decreased when the value of R became 0.4 or more. In addition, since the contact resistance of FIG. 17 is displayed on the logarithmic scale, the reduction effect on a real number is very large. Although the contact resistance was measured up to R = 0.9, the dispersion of the contact resistance was large near R = 0.9, so it was not plotted in FIG. 17, but at least from the case of R = 0.55. Furthermore, the contact resistance was low.
（実験例２）
Ａｌ合金膜を構成する材料としてＡｌ−０．３Ｎｉ−０．３５Ｌａ合金を用いたこと以外は、実験例１と同じ条件で実験用のデバイス構造を作製し、ＩＴＯ膜−Ａｌ合金膜間の接触抵抗値を測定した。この結果を図１８に示す。酸素流量の増加により、一旦は接触抵抗が低下するが、その後あまり変わらず、実施例１と同じくＲ＝０．４付近で急激に低下した。
(Experimental example 2)
An experimental device structure was prepared under the same conditions as in Experimental Example 1 except that an Al-0.3Ni-0.35La alloy was used as the material constituting the Al alloy film, and the contact between the ITO film and the Al alloy film was made. The resistance value was measured. The result is shown in FIG. Although the contact resistance once decreased due to the increase in the oxygen flow rate, it did not change much thereafter, and decreased rapidly around R = 0.4 as in Example 1.
（実験例３）
Ａｌ合金膜を構成する材料としてＡｌ−２．０Ｎｉ−０．３５Ｌａ合金を用いたこと、及び、コンタクトホール３２を形成するためのエッチングガスとして、臭化水素と四フッ化炭素を合計で０％（添加せず）、５％、１０％となるように添加したこと以外は、実験例１と同じ条件で実験用のデバイス構造を作製し、ＩＴＯ膜−Ａｌ合金膜間の接触抵抗を測定した。
(Experimental example 3)
Al-2.0Ni-0.35La alloy was used as the material constituting the Al alloy film, and hydrogen bromide and carbon tetrafluoride were combined as an etching gas for forming the contact hole 32 in a total of 0%. (Not added) A device structure for an experiment was prepared under the same conditions as in Experimental Example 1 except that it was added to 5% and 10%, and the contact resistance between the ITO film and the Al alloy film was measured. .
この実験例３でも、接触抵抗の値は図１７と同様の振る舞いを示したが、臭化水素と四フッ化炭素の添加量の増加に伴い、層間絶縁膜３５のエッチング速度が増大した。 Also in this experimental example 3, the value of the contact resistance showed the same behavior as in FIG. 17, but the etching rate of the interlayer insulating film 35 increased with the increase of the addition amount of hydrogen bromide and carbon tetrafluoride.
（実験例４）
実験例４では、（ア）Ａｌ合金膜を構成する材料としてＡｌ−２．０Ｎｉ−０．３５Ｌａ合金を用いたこと、及び、（イ）本発明で規定するドライエッチング（０．４≦Ｒ≦０．９）を行なう前に、まず六フッ化硫黄ガスとＡｒガスを使用してドライエッチングし、下地のＡｌ合金膜が露出した後、本発明で規定するドライエッチング（０．４≦Ｒ≦０．９）を開始したこと以外は、実験例１と同じ条件で実験用のデバイス構造を作製した。
(Experimental example 4)
In Experimental Example 4, (a) an Al-2.0Ni-0.35La alloy was used as a material constituting the Al alloy film, and (b) dry etching (0.4 ≦ R ≦) defined in the present invention. 0.9), first, dry etching is performed using sulfur hexafluoride gas and Ar gas, and after the underlying Al alloy film is exposed, dry etching (0.4 ≦ R ≦) defined in the present invention is performed. An experimental device structure was fabricated under the same conditions as in Experimental Example 1 except that 0.9) was started.
この実験例におけるＩＴＯ膜−Ａｌ合金間の接触抵抗も、図１７の場合（実験例１）と同様に、酸素ガス流量が増えるにつれて接触抵抗は緩やかに低減し、Ｒの値が０．４以上になると急激に低下した。 As in the case of FIG. 17 (Experimental Example 1), the contact resistance between the ITO film and the Al alloy in this experimental example gradually decreases as the oxygen gas flow rate increases, and the value of R is 0.4 or more. It suddenly dropped.
以上の結果から、本発明で規定するドライエッチング（０．４≦Ｒ≦０．９）は、Ａｌ合金膜が露出した後から適用されても、ＩＴＯ膜−Ａｌ合金間の接触抵抗は低減されることが分かる。 From the above results, even when dry etching (0.4 ≦ R ≦ 0.9) defined in the present invention is applied after the Al alloy film is exposed, the contact resistance between the ITO film and the Al alloy is reduced. I understand that
（実験例５）
層間絶縁膜３５としてスパッタ成膜した酸化シリコンを用いたこと、及び、コンタクトホール３２を形成するためのエッチング方法として、弗酸と硝酸の混合液を純水で希釈した溶液に浸すウェットエッチングを用いたこと以外は、実験例４と同じ条件で実験用のデバイス構造を作製した。この実験例におけるＩＴＯ膜−Ａｌ合金間の接触抵抗も、図１７の場合（実験例１）と同様に、酸素ガス流量が増えるにつれて接触抵抗は緩やかに減少し、Ｒの値が０．４以上になると急激に低下した。
(Experimental example 5)
As the interlayer insulating film 35, sputtered silicon oxide was used, and as an etching method for forming the contact hole 32, wet etching in which a mixed solution of hydrofluoric acid and nitric acid was diluted with pure water was used. An experimental device structure was fabricated under the same conditions as in Experimental Example 4 except for the above. Similarly to the case of FIG. 17 (Experimental Example 1), the contact resistance between the ITO film and the Al alloy in this experimental example gradually decreases as the oxygen gas flow rate increases, and the value of R is 0.4 or more. It suddenly dropped.
以上の実験結果より、（ア）コンタクトホール３２を形成し始める段階、すなわち、層間絶縁膜の除去を開始する段階から、本発明で規定するドライエッチング（０．４≦Ｒ≦０．９）によりコンタクトホール３２を形成しても、（イ）エッチングの最終段階のみ、例えば、Ａｌ合金膜が露出した後で本発明で規定するドライエッチング（０．４≦Ｒ≦０．９）を行っても、若しくは、（ウ）コンタクトホールの完成後、０．４≦Ｒ≦０．９を満たすエッチングガスによりＡｌ合金膜の表面処理を施しても、ほぼ同様の接触抵抗の低減効果が見られることが分かる。 From the above experimental results, (a) from the stage of starting to form the contact hole 32, that is, from the stage of starting to remove the interlayer insulating film, dry etching (0.4 ≦ R ≦ 0.9) defined in the present invention is performed. Even if the contact hole 32 is formed, (a) only the final stage of etching, for example, dry etching (0.4 ≦ R ≦ 0.9) defined in the present invention is performed after the Al alloy film is exposed. Alternatively, (c) After the contact hole is completed, even if the surface treatment of the Al alloy film is performed with an etching gas that satisfies 0.4 ≦ R ≦ 0.9, a similar contact resistance reduction effect can be seen. I understand.
ＩＴＯ膜−Ａｌ合金間の接触抵抗が低減する原因を探るために、実験例１の方法で作製した試料について、ＩＴＯ膜とＡｌ合金膜との界面付近をＴＥＭ（透過型電子顕微鏡）により観察し（図１９）、界面付近の原子組成を測定した。図１９の矢印で示した位置がＩＴＯ膜とＡｌ合金膜との界面である。界面で酸素（Ｏ）原子とアルミニウム（Ａｌ）原子の組成比を測定し、Ｏ／Ａｌの組成比（横軸）に対して接触抵抗（縦軸）をプロットしたものを図２０に示す。図２０から、本発明におけるエッチングガスには酸素ガスが含まれ、さらにＡｌ合金膜上には、酸化物であるＩＴＯ膜を積層したにもかかわらず、界面におけるＯ／Ａｌの組成比は１．０未満であることが分かる（図２０左下の２点）。これはエッチングガスに六フッ化硫黄を用い、かつ、六フッ化硫黄ガスの流量、酸素ガスの流量を所定の範囲に調整したことによると考えられる。 In order to investigate the cause of the reduction in the contact resistance between the ITO film and the Al alloy, the vicinity of the interface between the ITO film and the Al alloy film was observed with a TEM (transmission electron microscope) for the sample prepared by the method of Experimental Example 1. (FIG. 19) The atomic composition near the interface was measured. The position indicated by the arrow in FIG. 19 is the interface between the ITO film and the Al alloy film. The composition ratio of oxygen (O) atoms and aluminum (Al) atoms is measured at the interface, and the contact resistance (vertical axis) plotted against the O / Al composition ratio (horizontal axis) is shown in FIG. As shown in FIG. 20, the etching gas in the present invention contains oxygen gas, and the O / Al composition ratio at the interface is 1. despite the fact that an oxide ITO film is laminated on the Al alloy film. It can be seen that it is less than 0 (two points on the lower left of FIG. 20). This is presumably because sulfur hexafluoride was used as the etching gas, and the flow rate of sulfur hexafluoride gas and the flow rate of oxygen gas were adjusted to predetermined ranges.
１ ＴＦＴ基板
１ａ、１ｂ ガラス基板
２ 対向電極
３ 液晶層
４ ＴＦＴモジュール
５ 透明画素電極
６ 配線部
７ 共通電極
８ カラーフィルタ
９ 遮光膜
１０ａ、１０ｂ 偏光板
１１ 配向膜
１２ ＴＡＢテープ
１３ ドライバ回路
１４ 制御回路
１５ スペーサー
１６ シール材
１７ 保護膜
１８ 拡散板
１９ プリズムシート
２０ 導光板
２１ 反射板
２２ バックライト
２３ 保持フレーム
２４ プリント基板
２５ 走査線
２６ ゲート電極
２７ ゲート絶縁膜
２８ ソース電極
２９ ドレイン電極
３０ 保護膜（シリコン窒化膜）
３１ フォトレジスト
３２ コンタクトホール３２
３３ アモルファスシリコンチャネル膜（活性半導体膜）
３４ 信号線（ソース−ドレイン配線）
３５ 層間絶縁膜
５１、５２、５３、５４ バリアメタル層
５５ ノンドーピング水素化アモルファスシリコン（ａ−Ｓｉ−Ｈ）膜
５６ ｎ＋型水素化アモルファスシリコン（ｎ＋ａ−Ｓｉ−Ｈ）膜
１００ 液晶ディスプレイ
DESCRIPTION OF SYMBOLS 1 TFT substrate 1a, 1b Glass substrate 2 Counter electrode 3 Liquid crystal layer 4 TFT module 5 Transparent pixel electrode 6 Wiring part 7 Common electrode 8 Color filter 9 Light-shielding film 10a, 10b Polarizing plate 11 Orientation film 12 TAB tape 13 Driver circuit 14 Control circuit DESCRIPTION OF SYMBOLS 15 Spacer 16 Sealing material 17 Protective film 18 Diffusion plate 19 Prism sheet 20 Light guide plate 21 Reflector 22 Backlight 23 Holding frame 24 Printed circuit board 25 Scan line 26 Gate electrode 27 Gate insulating film 28 Source electrode 29 Drain electrode 30 Protective film (silicon Nitride film)
31 Photoresist 32 Contact hole 32
33 Amorphous silicon channel film (active semiconductor film)
34 Signal line (source-drain wiring)
35 Interlayer insulating film 51, 52, 53, 54 Barrier metal layer 55 Non-doping hydrogenated amorphous silicon (a-Si-H) film 56 n + type hydrogenated amorphous silicon (n + a-Si-H) film 100 Liquid crystal display
Claims (5)
前記コンタクトホールを形成する工程は、六フッ化硫黄ガス、酸素ガス、及び希ガスを含有する雰囲気中で行われるドライエッチング工程を含むとともに、該ドライエッチングは０．４≦（酸素ガスの流量）／［（六フッ化硫黄ガスの流量）＋（酸素ガスの流量）］≦０．９を満足することを特徴とする表示デバイスの製造方法。 Forming an Al alloy film on the substrate; forming an interlayer insulating film on the Al alloy film; forming a contact hole in the interlayer insulating film; and transparent to contact the Al alloy film A method of manufacturing a display device including a step of forming a conductive film,
The step of forming the contact hole includes a dry etching step performed in an atmosphere containing sulfur hexafluoride gas, oxygen gas, and a rare gas, and the dry etching is 0.4 ≦ (oxygen gas flow rate). / [(Flow rate of sulfur hexafluoride gas) + (Flow rate of oxygen gas)] ≦ 0.9 is satisfied.
The method for manufacturing a display device according to claim 1, wherein the step of forming the contact hole includes a step of performing wet etching and a step of performing dry etching thereafter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007153877A JP2008304830A (en) | 2007-06-11 | 2007-06-11 | Method for manufacturing display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007153877A JP2008304830A (en) | 2007-06-11 | 2007-06-11 | Method for manufacturing display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008304830A true JP2008304830A (en) | 2008-12-18 |
Family
ID=40233594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007153877A Pending JP2008304830A (en) | 2007-06-11 | 2007-06-11 | Method for manufacturing display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008304830A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010181839A (en) * | 2009-02-09 | 2010-08-19 | Kobe Steel Ltd | Method of manufacturing display device |
| JP2010265528A (en) * | 2009-05-18 | 2010-11-25 | Tosoh Corp | Anti-corrosive and use of the same |
| WO2011043183A1 (en) * | 2009-10-07 | 2011-04-14 | シャープ株式会社 | Semiconductor device, process for production of the semiconductor device, and display device equipped with the semiconductor device |
| US20110089421A1 (en) * | 2009-10-15 | 2011-04-21 | Shin-Il Choi | Thin film transistor array panel and method for manufacturing the same |
| CN103969869A (en) * | 2013-01-31 | 2014-08-06 | 株式会社日本显示器 | Method for manufacturing liquid crystal display device and liquid crystal display device |
| JP2015052773A (en) * | 2013-08-06 | 2015-03-19 | Ｎｌｔテクノロジー株式会社 | Display device and manufacturing method of the same |
| CN103969869B (en) * | 2013-01-31 | 2016-11-30 | 株式会社日本显示器 | The manufacture method of liquid crystal indicator and liquid crystal indicator |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145879A (en) * | 1997-05-27 | 1999-02-16 | Mitsubishi Electric Corp | Active matrix substrate and contact hole formation method for the substrate and liquid crystal display device using the substrate |
| JP2000077666A (en) * | 1998-08-28 | 2000-03-14 | Fujitsu Ltd | Ito film connecting structure, tft substrate, and manufacture thereof |
| JP2001127303A (en) * | 1996-12-18 | 2001-05-11 | Nec Corp | Thin-film transistor array substrate and manufacturing method therefor |
| JP2003098550A (en) * | 2001-09-26 | 2003-04-03 | Fujitsu Display Technologies Corp | Liquid crystal display device and its manufacturing method |
| JP2004103680A (en) * | 2002-09-06 | 2004-04-02 | Advanced Display Inc | Method of forming contact hole and liquid crystal display device |
| JP2006261636A (en) * | 2005-02-17 | 2006-09-28 | Kobe Steel Ltd | Thin film transistor substrate, display device, sputtering target therefor |
-
2007
- 2007-06-11 JP JP2007153877A patent/JP2008304830A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127303A (en) * | 1996-12-18 | 2001-05-11 | Nec Corp | Thin-film transistor array substrate and manufacturing method therefor |
| JPH1145879A (en) * | 1997-05-27 | 1999-02-16 | Mitsubishi Electric Corp | Active matrix substrate and contact hole formation method for the substrate and liquid crystal display device using the substrate |
| JP2000077666A (en) * | 1998-08-28 | 2000-03-14 | Fujitsu Ltd | Ito film connecting structure, tft substrate, and manufacture thereof |
| JP2003098550A (en) * | 2001-09-26 | 2003-04-03 | Fujitsu Display Technologies Corp | Liquid crystal display device and its manufacturing method |
| JP2004103680A (en) * | 2002-09-06 | 2004-04-02 | Advanced Display Inc | Method of forming contact hole and liquid crystal display device |
| JP2006261636A (en) * | 2005-02-17 | 2006-09-28 | Kobe Steel Ltd | Thin film transistor substrate, display device, sputtering target therefor |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010181839A (en) * | 2009-02-09 | 2010-08-19 | Kobe Steel Ltd | Method of manufacturing display device |
| JP2010265528A (en) * | 2009-05-18 | 2010-11-25 | Tosoh Corp | Anti-corrosive and use of the same |
| WO2011043183A1 (en) * | 2009-10-07 | 2011-04-14 | シャープ株式会社 | Semiconductor device, process for production of the semiconductor device, and display device equipped with the semiconductor device |
| US8975637B2 (en) | 2009-10-07 | 2015-03-10 | Sharp Kabushiki Kaisha | Semiconductor device, process for production of the semiconductor device, and display device equipped with the semiconductor device |
| US20110089421A1 (en) * | 2009-10-15 | 2011-04-21 | Shin-Il Choi | Thin film transistor array panel and method for manufacturing the same |
| CN102044556A (en) * | 2009-10-15 | 2011-05-04 | 三星电子株式会社 | Thin film transistor array panel and method for manufacturing the same |
| US8450737B2 (en) * | 2009-10-15 | 2013-05-28 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| KR101570482B1 (en) | 2009-10-15 | 2015-11-20 | 삼성디스플레이 주식회사 | Thin film transistor array panel and method for manufacturing the same |
| CN103969869A (en) * | 2013-01-31 | 2014-08-06 | 株式会社日本显示器 | Method for manufacturing liquid crystal display device and liquid crystal display device |
| CN103969869B (en) * | 2013-01-31 | 2016-11-30 | 株式会社日本显示器 | The manufacture method of liquid crystal indicator and liquid crystal indicator |
| JP2015052773A (en) * | 2013-08-06 | 2015-03-19 | Ｎｌｔテクノロジー株式会社 | Display device and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4170367B2 (en) | Al alloy film for display device, display device, and sputtering target | |
| US9929277B2 (en) | Thin film transistor and fabrication method thereof, array substrate and display | |
| US8148727B2 (en) | Display device having oxide thin film transistor and fabrication method thereof | |
| JP4542008B2 (en) | Display device | |
| KR101218090B1 (en) | Oxide thin film transistor and method of fabricating the same | |
| JP4024508B2 (en) | Method for manufacturing semiconductor device | |
| JP2009010052A (en) | Method of manufacturing display device | |
| JP4967631B2 (en) | Display device | |
| WO2012008080A1 (en) | Thin-film transistor substrate | |
| JP2009033140A (en) | Electrode of aluminum-alloy film with low contact resistance, method of manufacturing the same, and display device | |
| TW200837962A (en) | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device | |
| KR100640211B1 (en) | Manufacturing method of the liquid crystal display device | |
| WO2015096307A1 (en) | Oxide thin-film transistor, display device and manufacturing method for array substrate | |
| US8586453B2 (en) | Methods for fabricating thin film pattern and array substrate | |
| JP2008304830A (en) | Method for manufacturing display device | |
| JP4011304B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008042218A (en) | Manufacturing method of thin film transistor panel | |
| JP2011192679A (en) | Display device and method of manufacturing the same | |
| US20070231974A1 (en) | Thin film transistor having copper line and fabricating method thereof | |
| JP4763568B2 (en) | Transistor substrate | |
| KR20050068165A (en) | Fabrication method of liquid crysrtal dispay device | |
| JP2009289890A (en) | Semiconductor device and method of manufacturing the same | |
| JP4060125B2 (en) | Substrate for liquid crystal display device, liquid crystal display device including the same, and manufacturing method thereof | |
| WO2008066030A1 (en) | Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET | |
| WO2014047981A1 (en) | Method for manufacturing thin-film transistor and thin-film transistor manufactured thereby |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
| A02 | Decision of refusal |
Effective date: 20120306 Free format text: JAPANESE INTERMEDIATE CODE: A02 |