JP5436926B2 - Semi-permeable membrane - Google Patents

Semi-permeable membrane Download PDF

Info

Publication number
JP5436926B2
JP5436926B2 JP2009116245A JP2009116245A JP5436926B2 JP 5436926 B2 JP5436926 B2 JP 5436926B2 JP 2009116245 A JP2009116245 A JP 2009116245A JP 2009116245 A JP2009116245 A JP 2009116245A JP 5436926 B2 JP5436926 B2 JP 5436926B2
Authority
JP
Japan
Prior art keywords
film
semi
electrode
gate
mol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009116245A
Other languages
Japanese (ja)
Other versions
JP2010266571A (en
Inventor
直樹 津村
展昭 石賀
顕祐 長山
和式 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009116245A priority Critical patent/JP5436926B2/en
Publication of JP2010266571A publication Critical patent/JP2010266571A/en
Application granted granted Critical
Publication of JP5436926B2 publication Critical patent/JP5436926B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は半透過性膜、表示デバイス、及びパターン基板の製造方法に関する。   The present invention relates to a semipermeable membrane, a display device, and a method for manufacturing a pattern substrate.

液晶表示パネルは、薄型で低消費電力であるという特徴を生かして、テレビ、パーソナルコンピュータなどのOA機器や、携帯電話や電子手帳等の携帯情報機器、あるいは液晶モニターを備えたカーナビゲーションシステムやデジタルカメラ等に広く用いられている。   Liquid crystal display panels are thin and have low power consumption, making use of OA equipment such as TVs and personal computers, portable information equipment such as mobile phones and electronic notebooks, or car navigation systems and digital displays equipped with liquid crystal monitors. Widely used in cameras.

また、上記表示パネルに搭載する液晶表示パネルとしては、透過型液晶表示パネルがよく用いられている。液晶表示パネルは、自らは発光しない。このため、透過型液晶表示パネルには、バックライトと呼ばれる蛍光管からなる照明装置がその背面又は側方に設置される。そして、透過型液晶表示パネルは、このバックライトからの光の透過量を制御して画像表示を行う。   A transmissive liquid crystal display panel is often used as a liquid crystal display panel mounted on the display panel. The liquid crystal display panel does not emit light by itself. For this reason, in the transmissive liquid crystal display panel, an illuminating device including a fluorescent tube called a backlight is installed on the back surface or the side thereof. The transmissive liquid crystal display panel displays an image by controlling the amount of light transmitted from the backlight.

透過型液晶表示パネルは周囲光が非常に明るい場合、周囲に比べて表示光が暗く見えるために表示を認識することが困難であった。   In the transmissive liquid crystal display panel, when the ambient light is very bright, it is difficult to recognize the display because the display light looks darker than the surrounding light.

透過型液晶表示パネルとは別に、屋外や常時携帯して使用する機会の多い携帯情報機器などに用いられる反射型液晶表示パネルが考案されている。反射型液晶表示パネルには、基板の画素部に反射板が設置される。そして、バックライトからの光の代わりに、周囲からの外光を反射板表面で反射させることにより表示を行う。反射型液晶表示パネルについては、例えば特許文献1の図1、図2に開示されている。   Apart from transmissive liquid crystal display panels, reflective liquid crystal display panels have been devised for use in portable information devices and the like that are frequently used outdoors or carried around. In the reflective liquid crystal display panel, a reflective plate is installed in the pixel portion of the substrate. Then, instead of the light from the backlight, display is performed by reflecting external light from the surroundings on the reflecting plate surface. The reflective liquid crystal display panel is disclosed in FIGS. 1 and 2 of Patent Document 1, for example.

周囲光の反射光を利用する反射型液晶表示パネルは、周囲光が暗い場合には視認性が極端に低下するという欠点を有する。   A reflective liquid crystal display panel using reflected light of ambient light has a drawback that visibility is extremely lowered when ambient light is dark.

このような反射型や透過型の液晶表示パネルの問題点を解消するために、半透過型液晶表示パネルが考案されている。半透過型液晶表示パネルでは、ひとつの画素電極内に、バックライトからの光を透過させる透過電極膜と共に、周囲光を反射させるような反射電極膜を部分的に設ける。これにより、透過型表示と反射型表示の両方を一つの液晶表示パネルにて実現することができる。半透過型液晶表示パネルについては、例えば特許文献2の図1、図2に開示されている。   In order to solve such problems of the reflective and transmissive liquid crystal display panels, a transflective liquid crystal display panel has been devised. In a transflective liquid crystal display panel, a reflective electrode film that reflects ambient light is partially provided in one pixel electrode together with a transmissive electrode film that transmits light from a backlight. Thereby, both the transmissive display and the reflective display can be realized by one liquid crystal display panel. The transflective liquid crystal display panel is disclosed in FIGS. 1 and 2 of Patent Document 2, for example.

特開平6−175126号公報JP-A-6-175126 特開平11−101992号公報Japanese Patent Laid-Open No. 11-101992 特開平7−333598号公報JP 7-333598 A 特開平11−281993号公報JP-A-11-281993 特開2003−50389号公報JP 2003-50389 A 特開2002−372721号公報JP 2002-372721 A

一般的に液晶表示パネルに使用される透明導電膜には従来公知の酸化インジウム(In)と酸化スズ(SnO)を混合させたITOが使用される。 In general, ITO in which indium oxide (In 2 O 3 ) and tin oxide (SnO 2 ) are mixed is used for a transparent conductive film generally used in a liquid crystal display panel.

液晶表示装置のテレビの普及にともない、液晶表示パネルの大型化が望まれる。この大型化によりTFTを形成する材料の消費量が増加している。特に、従来公知の透明導電膜としてのITOの主成分であるインジウム(In)は希少金属(レアメタル)である。このため、今後、需要が急速に伸びていくと、材料の不足あるいは枯渇等の問題が懸念される。また、これらにともなう大幅な価格上昇等によって、材料の安定供給に対する問題が懸念される。   With the spread of televisions as liquid crystal display devices, it is desired to increase the size of liquid crystal display panels. With this increase in size, the consumption of materials for forming TFTs is increasing. In particular, indium (In), which is a main component of ITO as a conventionally known transparent conductive film, is a rare metal (rare metal). For this reason, if demand grows rapidly in the future, there is a concern about problems such as material shortage or depletion. In addition, there is a concern about the problem of the stable supply of materials due to the significant price increase accompanying these.

一方で特許文献3には、入射光をある反射率と透過率で反射および透過させる半透過反射膜を設けることによって反射型表示機能と透過型表示機能とを有する半透過型液晶表示パネルの構成が開示されている。さらに半透過反射膜として、アルミニウム(Al)金属膜またはAl合金膜、あるいはITO膜等の透明導電膜と金属膜との積層膜として形成する例が示されている(特許文献3の段落0044)。   On the other hand, Patent Document 3 discloses a configuration of a transflective liquid crystal display panel having a reflective display function and a transmissive display function by providing a transflective film that reflects and transmits incident light with a certain reflectance and transmittance. Is disclosed. Further, an example is shown in which the transflective film is formed as a laminated film of a transparent conductive film such as an aluminum (Al) metal film or an Al alloy film, or an ITO film and a metal film (paragraph 0044 of Patent Document 3). .

しかしながら、Al金属膜またはAl合金膜等で半透過反射膜を形成する場合、ITOを用いる必要がないという利点を有する一方で、表示不良を発生させやすいという欠点があった。Al金属膜またはAl合金膜等の半透過反射膜は、反射及び透過させるために、膜厚を10nm前後の極薄い膜としなければならない。このため、下地に段差があるとその部分で膜が断線する、いわゆる段切れを発生し、表示不良が発生しやすかった。   However, when the transflective film is formed of an Al metal film or an Al alloy film, there is an advantage that it is not necessary to use ITO, but there is a drawback that a display defect is likely to occur. A transflective film such as an Al metal film or an Al alloy film must be a very thin film having a thickness of about 10 nm in order to reflect and transmit. For this reason, if there is a step in the base, the film breaks at that portion, so-called step breakage occurs, and display defects tend to occur.

また、半透過反射膜をITO膜等の透明導電膜と金属膜との積層膜として形成する場合は、成膜プロセスを複雑化させてしまう。また、金属膜としてAl金属膜またはAl合金膜を用いる場合、特許文献4、5に記載のように、画素電極のパターン加工において、レジストパターニング時に使用される有機アルカリ現像液処理中でITOとAlを電極とする電池反応が起こる。これにより、Alの酸化腐食とITOの還元腐食が発生してパターン不良を引き起こすという問題があった。さらに、ITO成膜時にAlとITOの界面拡散による酸化Al層の形成により、ITO/Al界面で電気信号遮断層が形成され、画素電極としての電気的抵抗値が充分に低減されないという問題もあった。   In addition, when the transflective film is formed as a laminated film of a transparent conductive film such as an ITO film and a metal film, the film forming process is complicated. Further, when an Al metal film or an Al alloy film is used as the metal film, as described in Patent Documents 4 and 5, ITO and Al are used during processing of an organic alkali developer used in resist patterning in pixel electrode patterning. The battery reaction takes place with the electrode. As a result, there has been a problem that oxidation corrosion of Al and reductive corrosion of ITO occur and cause pattern defects. Furthermore, the formation of an Al oxide layer by interfacial diffusion between Al and ITO during ITO film formation forms an electrical signal blocking layer at the ITO / Al interface, and the electrical resistance value as a pixel electrode is not sufficiently reduced. It was.

従来の半透過型液晶表示パネルを製造する場合、ITOからなる透過電極や端子部をもつ液晶表示パネルにさらに反射電極となるAlを成膜し、パターニングを行う。この場合、ITO膜とAl膜の少なくとも二種類の画素電極膜を形成するために、ITOとAlの材料源をもつ成膜室が必要である。また、パターン加工において各膜を別々の薬液と設備を用いてエッチングしなければならず、生産性が低下する。また上述したようにITOの主成分のIn材料の安定供給への懸念を考えるとITO膜の代替となるプロセス技術の開発も重要になっている。   In the case of manufacturing a conventional transflective liquid crystal display panel, Al serving as a reflective electrode is further formed on a liquid crystal display panel having a transmissive electrode or terminal portion made of ITO and patterned. In this case, in order to form at least two kinds of pixel electrode films, that is, an ITO film and an Al film, a film formation chamber having a material source of ITO and Al is necessary. Further, in the pattern processing, each film must be etched using separate chemicals and equipment, and productivity is reduced. As described above, considering the concern about the stable supply of In material, which is the main component of ITO, it is important to develop a process technology that can replace the ITO film.

このように限定された状況において、画素電極の材料をITOではなくAlNに置き換える技術も知られている。例えば、特許文献6の図4に示されるように、AlNを成膜する際のArガスと窒素ガスとの流量比を調整することにより特定の透過率と反射率を有するAlN膜が得られる。そして、このAlN膜によって画素電極を形成する。しかし、一般にAlN膜自体は絶縁性を示すこともあり、信号遅延による表示不良が問題であった。   In such a limited situation, a technique for replacing the pixel electrode material with AlN instead of ITO is also known. For example, as shown in FIG. 4 of Patent Document 6, an AlN film having specific transmittance and reflectance can be obtained by adjusting the flow ratio of Ar gas and nitrogen gas when forming AlN. Then, a pixel electrode is formed by this AlN film. However, in general, the AlN film itself may exhibit insulating properties, and display defects due to signal delays have been a problem.

本発明は、上記の問題を解決するためになされたものであり、生産性が向上し、かつ特性が良好な半透過性膜、表示デバイス、及びパターン基板の製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for producing a semi-permeable film, a display device, and a pattern substrate having improved productivity and good characteristics. To do.

本発明にかかる半透過性膜は、光学特性として光の透過特性と反射特性とを有する半透過性膜であって、アルミニウム又はアルミニウムを主成分とする合金のいずれかに少なくとも40mol%以上50mol%未満の窒素を含む窒素含有膜である。   The translucent film according to the present invention is a translucent film having optical transmission characteristics and reflection characteristics as optical characteristics, and is at least 40 mol% or more and 50 mol% in either aluminum or an alloy containing aluminum as a main component. It is a nitrogen-containing film containing less nitrogen.

また、本発明にかかる半透過性膜は、光学特性として光の透過特性と反射特性とを有する半透過性膜であって、アルミニウム又はアルミニウムを主成分とする合金のいずれかに少なくとも窒素を含む窒素含有膜と、アルミニウム又はアルミニウムを主成分とする合金のいずれかの金属膜とを交互に積層した積層膜である。   The semi-transmissive film according to the present invention is a semi-transmissive film having optical transmission characteristics and reflection characteristics as optical characteristics, and includes at least nitrogen in either aluminum or an alloy containing aluminum as a main component. This is a laminated film in which a nitrogen-containing film and a metal film of aluminum or an alloy containing aluminum as a main component are alternately laminated.

本発明にかかるパターン基板の製造方法は、光学特性として光の透過特性と反射特性とを有する半透過性膜を備えるパターン基板の製造方法であって、アルミニウム又はアルミニウムを主成分とする合金のいずれかに少なくとも40mol%以上50mol%未満の窒素を含む、前記半透過性膜としての窒素含有膜を成膜する工程を備えるものである。   A method for producing a patterned substrate according to the present invention is a method for producing a patterned substrate having a semi-transmissive film having light transmission characteristics and reflection characteristics as optical characteristics, and is either aluminum or an alloy containing aluminum as a main component. A step of forming a nitrogen-containing film as the semi-permeable film containing at least 40 mol% or more and less than 50 mol% of nitrogen.

また、本発明にかかるパターン基板の製造方法は、光学特性として光の透過特性と反射特性とを有する半透過性膜を備えるパターン基板の製造方法であって、アルミニウム又はアルミニウムを主成分とする合金のいずれかに少なくとも窒素を含む窒素含有膜を成膜する工程と、アルミニウム又はアルミニウムを主成分とする合金のいずれかの金属膜を成膜する工程とを備えるものである。前記半透過性膜は、前記窒素含有膜と前記金属膜とを交互に積層した積層膜である。   The pattern substrate manufacturing method according to the present invention is a method of manufacturing a pattern substrate including a semi-transmissive film having light transmission characteristics and reflection characteristics as optical characteristics, and is aluminum or an alloy containing aluminum as a main component. A step of forming a nitrogen-containing film containing at least nitrogen and a step of forming a metal film of either aluminum or an alloy containing aluminum as a main component. The semipermeable membrane is a laminated film in which the nitrogen-containing film and the metal film are alternately laminated.

本発明によれば、生産性が向上し、かつ特性が良好な半透過性膜、表示デバイス、及びパターン基板の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, productivity can improve and the manufacturing method of a semipermeable film, a display device, and a pattern board | substrate with a favorable characteristic can be provided.

実施の形態1にかかるTFTアレイ基板の構成を示す平面図である。FIG. 3 is a plan view showing a configuration of a TFT array substrate according to the first exemplary embodiment. 実施の形態1にかかるTFTアレイ基板の要部の構成を示す平面図である。FIG. 3 is a plan view showing a configuration of a main part of the TFT array substrate according to the first embodiment. 図2のA−A'線、B−B'線、及びC−C'線での構成を示す断面図である。It is sectional drawing which shows the structure in the AA 'line of FIG. 2, BB' line, and CC 'line. 実施の形態1にかかるTFTアレイ基板の製造方法を示すフローチャート図である。FIG. 3 is a flowchart showing a method for manufacturing the TFT array substrate according to the first embodiment. 実施の形態1にかかるAl−45mol%N合金膜の光の透過率と反射率の分光特性を示すグラフである。4 is a graph showing spectral characteristics of light transmittance and reflectance of the Al-45 mol% N alloy film according to the first embodiment. 実施の形態1にかかるTFTアレイ基板の他の構成を示す断面図である。6 is a cross-sectional view showing another configuration of the TFT array substrate according to the first exemplary embodiment; FIG. 実施の形態1にかかる膜厚を10〜100nmの間で振り分けたAl−N合金膜の光の波長550nmにおける透過率を膜のN組成比に対してプロットしたグラフである。3 is a graph plotting the light transmittance at a wavelength of 550 nm of an Al—N alloy film in which the film thickness according to the first embodiment is distributed between 10 to 100 nm with respect to the N composition ratio of the film. 実施の形態1にかかる膜厚100nmで測定したAl−N合金膜の比抵抗値のN組成比依存性を示すグラフである。4 is a graph showing the N composition ratio dependency of the specific resistance value of the Al—N alloy film measured at a film thickness of 100 nm according to the first embodiment. 実施の形態1にかかるAl−N合金膜の光の波長550nmにおける透過率と反射率のN組成比依存性を示すグラフである。3 is a graph showing the N composition ratio dependency of light transmittance and reflectance at a wavelength of 550 nm of the Al—N alloy film according to the first embodiment. 実施の形態2にかかるTFTアレイ基板の構成を示す断面図である。FIG. 6 is a cross-sectional view showing a configuration of a TFT array substrate according to a second exemplary embodiment. 実施の形態2にかかる画素電極の半透過性導電膜の構成を示す断面図である。FIG. 6 is a cross-sectional view illustrating a configuration of a semi-transmissive conductive film of a pixel electrode according to a second embodiment. 実施の形態2にかかる半透過性導電膜の光の透過率と反射率の分光特性を示すグラフである。6 is a graph showing spectral characteristics of light transmittance and reflectance of the semi-transmissive conductive film according to the second embodiment. 実施の形態2にかかる画素電極の半透過性導電膜の他の構成を示す断面図である。12 is a cross-sectional view showing another configuration of the semi-transmissive conductive film of the pixel electrode according to the second embodiment. FIG. 実施の形態3にかかるTFTアレイ基板の構成を示す平面図である。FIG. 6 is a plan view showing a configuration of a TFT array substrate according to a third exemplary embodiment. 図14のA−A'線、B−B'線、C−C'線での構成を示す断面図である。It is sectional drawing which shows the structure in the AA 'line of FIG. 14, BB' line, and CC 'line.

実施の形態1
本発明にかかる半透過性膜は、液晶表示装置、有機EL表示装置等の表示デバイスの画素電極として用いることができる。例えば、反射型と透過型の併用型である半透過型、又は微反射型の液晶表示装置の画素電極として用いることができる。始めに、図1を参照して、表示デバイスに用いるTFTアレイ基板について説明する。図1は、TFTアレイ基板の構成を示す平面図である。ここでは、半透過型の液晶表示装置に用いるアクティブマトリックス型のTFTアレイ基板を例にとって詳しく説明する。
Embodiment 1
The semipermeable membrane according to the present invention can be used as a pixel electrode of a display device such as a liquid crystal display device or an organic EL display device. For example, it can be used as a pixel electrode of a transflective liquid crystal display device that is a combination of a reflective type and a transmissive type, or a slightly reflective type. First, a TFT array substrate used for a display device will be described with reference to FIG. FIG. 1 is a plan view showing the configuration of the TFT array substrate. Here, an active matrix TFT array substrate used for a transflective liquid crystal display device will be described in detail as an example.

TFTアレイ基板100は、薄膜トランジスタ(TFT:Thin Film Transistor)108がアレイ状に配列したTFT基板である。TFTアレイ基板100には、表示領域101と表示領域101を囲むように設けられた額縁領域102とが設けられている。この表示領域101には、複数のゲート配線(走査信号線)3、複数の補助容量電極5、及び複数のソース配線(表示信号線)12が形成されている。   The TFT array substrate 100 is a TFT substrate in which thin film transistors (TFTs) 108 are arranged in an array. The TFT array substrate 100 is provided with a display area 101 and a frame area 102 provided so as to surround the display area 101. In the display region 101, a plurality of gate lines (scanning signal lines) 3, a plurality of auxiliary capacitance electrodes 5, and a plurality of source lines (display signal lines) 12 are formed.

複数のゲート配線3及び複数の補助容量電極5は、平行に設けられている。補助容量電極5は、隣接するゲート配線3間にそれぞれ設けられている。すなわち、ゲート配線3と補助容量電極5とは、交互に配置されている。そして、複数のソース配線12は平行に設けられている。ゲート配線3とソース配線12とは、互いに交差するように形成されている。同様に、補助容量電極5とソース配線12とは、互いに交差するように形成されている。また、ゲート配線3とソース配線12とは直交している。同様に、補助容量電極5とソース配線12とは直交している。そして、隣接するゲート配線3と補助容量電極5、及び隣接するソース配線12に囲まれた領域が画素105となる。TFTアレイ基板100では、画素105がマトリクス状に配列される。   The plurality of gate lines 3 and the plurality of auxiliary capacitance electrodes 5 are provided in parallel. The auxiliary capacitance electrode 5 is provided between the adjacent gate lines 3. That is, the gate lines 3 and the auxiliary capacitance electrodes 5 are alternately arranged. The plurality of source lines 12 are provided in parallel. The gate wiring 3 and the source wiring 12 are formed so as to cross each other. Similarly, the auxiliary capacitance electrode 5 and the source line 12 are formed so as to cross each other. Further, the gate wiring 3 and the source wiring 12 are orthogonal to each other. Similarly, the auxiliary capacitance electrode 5 and the source line 12 are orthogonal to each other. A region surrounded by the adjacent gate line 3, auxiliary capacitance electrode 5, and adjacent source line 12 is a pixel 105. In the TFT array substrate 100, the pixels 105 are arranged in a matrix.

さらに、TFTアレイ基板100の額縁領域102には、走査信号駆動回路103と表示信号駆動回路104とが設けられる。ゲート配線3は、表示領域101から額縁領域102まで延設されている。そして、ゲート配線3は、TFTアレイ基板100の端部で、走査信号駆動回路103に接続される。ソース配線12も同様に表示領域101から額縁領域102まで延設されている。そして、ソース配線12は、TFTアレイ基板100の端部で、表示信号駆動回路104と接続される。走査信号駆動回路103の近傍には、外部配線106が接続されている。また、表示信号駆動回路104の近傍には、外部配線107が接続されている。外部配線106、107は、例えば、FPC(Flexible Printed Circuit)などの配線基板である。   Further, a scanning signal driving circuit 103 and a display signal driving circuit 104 are provided in the frame region 102 of the TFT array substrate 100. The gate line 3 extends from the display area 101 to the frame area 102. The gate wiring 3 is connected to the scanning signal driving circuit 103 at the end of the TFT array substrate 100. Similarly, the source line 12 extends from the display area 101 to the frame area 102. The source line 12 is connected to the display signal drive circuit 104 at the end of the TFT array substrate 100. An external wiring 106 is connected in the vicinity of the scanning signal driving circuit 103. In addition, an external wiring 107 is connected in the vicinity of the display signal driving circuit 104. The external wirings 106 and 107 are wiring boards such as an FPC (Flexible Printed Circuit).

外部配線106、107を介して走査信号駆動回路103、及び表示信号駆動回路104に外部からの各種信号が供給される。走査信号駆動回路103は外部からの制御信号に基づいて、ゲート信号(走査信号)をゲート配線3に供給する。このゲート信号によって、ゲート配線3が順次選択されていく。表示信号駆動回路104は外部からの制御信号や、表示データに基づいて表示信号をソース配線12に供給する。これにより、表示データに応じた表示電圧を各画素105に供給することができる。なお、走査信号駆動回路103と表示信号駆動回路104は、TFTアレイ基板100上に配置される構成に限られるものではない。例えば、TCP(Tape Carrier Package)により駆動回路を接続してもよい。   Various external signals are supplied to the scanning signal driving circuit 103 and the display signal driving circuit 104 via the external wirings 106 and 107. The scanning signal driving circuit 103 supplies a gate signal (scanning signal) to the gate wiring 3 based on a control signal from the outside. The gate lines 3 are sequentially selected by this gate signal. The display signal driving circuit 104 supplies a display signal to the source line 12 based on an external control signal and display data. As a result, a display voltage corresponding to the display data can be supplied to each pixel 105. The scanning signal driving circuit 103 and the display signal driving circuit 104 are not limited to the configuration arranged on the TFT array substrate 100. For example, the drive circuit may be connected by TCP (Tape Carrier Package).

画素105内には、少なくとも1つのTFT108と補助容量109とが形成されている。画素105内において、TFT108と補助容量109は直列に接続されている。TFT108はソース配線12とゲート配線3の交差点近傍に配置される。例えば、このTFT108が画素電極に表示電圧を供給するためのスイッチング素子となる。TFT108のゲート電極はゲート配線3に接続され、ゲート端子から入力されるゲート信号によってTFT108のONとOFFを制御している。TFT108のソース電極はソース配線12に接続されている。ゲート電極に電圧を印加され、TFT108がONされると、ソース配線12から電流が流れるようになる。これにより、ソース配線12から、TFT108のドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と、対向電極との間に、表示電圧に応じた電界が生じる。   In the pixel 105, at least one TFT 108 and an auxiliary capacitor 109 are formed. Within the pixel 105, the TFT 108 and the auxiliary capacitor 109 are connected in series. The TFT 108 is disposed near the intersection of the source line 12 and the gate line 3. For example, the TFT 108 serves as a switching element for supplying a display voltage to the pixel electrode. The gate electrode of the TFT 108 is connected to the gate wiring 3, and the ON / OFF of the TFT 108 is controlled by a gate signal input from the gate terminal. The source electrode of the TFT 108 is connected to the source wiring 12. When a voltage is applied to the gate electrode and the TFT 108 is turned on, a current flows from the source wiring 12. Thereby, a display voltage is applied from the source line 12 to the pixel electrode connected to the drain electrode of the TFT 108. An electric field corresponding to the display voltage is generated between the pixel electrode and the counter electrode.

一方、補助容量109は、TFT108だけでなく、補助容量電極5を介して対向電極とも電気的に接続されている。従って、補助容量109は、画素電極と対向電極との間の容量と並列接続されていることになる。補助容量109によって画素電極に印加される電圧を一定時間保持することができる。TFTアレイ基板100の表面には、配向膜(不図示)が形成される。TFTアレイ基板100は、以上のように構成される。   On the other hand, the auxiliary capacitor 109 is electrically connected not only to the TFT 108 but also to the counter electrode via the auxiliary capacitor electrode 5. Therefore, the auxiliary capacitor 109 is connected in parallel with the capacitor between the pixel electrode and the counter electrode. The voltage applied to the pixel electrode by the auxiliary capacitor 109 can be held for a certain time. An alignment film (not shown) is formed on the surface of the TFT array substrate 100. The TFT array substrate 100 is configured as described above.

さらに、液晶表示装置の場合、TFTアレイ基板100には、対向基板が対向して配置されている。対向基板は、例えばカラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス(BM)、対向電極、及び配向膜等が形成されている。なお、例えば、IPS方式の液晶表示装置の場合、対向電極は、TFTアレイ基板100側に配置される。TFTアレイ基板100と対向基板とは、一定の間隙(セルギャップ)を介して貼り合わされる。そして、この間隙に液晶が注入・封止される。すなわち、TFTアレイ基板100と対向基板との間に液晶層が挟持される。さらに、TFTアレイ基板100と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、以上のように構成された液晶表示パネルの反視認側には、バックライトユニット等が配設される。そして、半導体デバイスであって、ディスプレイ用途の光学表示用装置である液晶表示装置が構成される。   Further, in the case of a liquid crystal display device, a counter substrate is disposed facing the TFT array substrate 100. The counter substrate is, for example, a color filter substrate, and is disposed on the viewing side. On the counter substrate, a color filter, a black matrix (BM), a counter electrode, an alignment film, and the like are formed. For example, in the case of an IPS liquid crystal display device, the counter electrode is disposed on the TFT array substrate 100 side. The TFT array substrate 100 and the counter substrate are bonded to each other through a certain gap (cell gap). Then, liquid crystal is injected and sealed in this gap. That is, the liquid crystal layer is sandwiched between the TFT array substrate 100 and the counter substrate. Furthermore, a polarizing plate, a retardation plate, and the like are provided on the outer surfaces of the TFT array substrate 100 and the counter substrate. Also, a backlight unit or the like is disposed on the non-viewing side of the liquid crystal display panel configured as described above. And it is a semiconductor device, Comprising: The liquid crystal display device which is an optical display apparatus for a display use is comprised.

画素電極と対向電極との間の電界によって、液晶が駆動される。すなわち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光又は外部から入射した外光は、TFTアレイ基板100側の偏光板によって直線偏光になる。そして、この直線偏光が液晶層を通過することによって、偏光状態が変化する。   The liquid crystal is driven by the electric field between the pixel electrode and the counter electrode. That is, the alignment direction of the liquid crystal between the substrates changes. As a result, the polarization state of the light passing through the liquid crystal layer changes. That is, the polarization state of light that has been linearly polarized after passing through the polarizing plate is changed by the liquid crystal layer. Specifically, light from the backlight unit or external light incident from the outside is linearly polarized by the polarizing plate on the TFT array substrate 100 side. Then, the polarization state changes as this linearly polarized light passes through the liquid crystal layer.

従って、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。また、液晶表示パネルの視認側から入射した外光であって画素電極で反射する反射光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。なお、これら一連の動作で、補助容量109においては画素電極と対向電極との間の電界と並列に電界を形成させることにより、表示電圧の保持に寄与する。   Therefore, the amount of light passing through the polarizing plate on the counter substrate side changes depending on the polarization state. That is, among the transmitted light that passes through the liquid crystal display panel from the backlight unit, the amount of light that passes through the viewing-side polarizing plate changes. Further, among the reflected light that is incident from the viewing side of the liquid crystal display panel and is reflected by the pixel electrode, the amount of light that passes through the viewing-side polarizing plate changes. The alignment direction of the liquid crystal changes depending on the applied display voltage. Therefore, the amount of light passing through the viewing-side polarizing plate can be changed by controlling the display voltage. That is, a desired image can be displayed by changing the display voltage for each pixel. In this series of operations, the auxiliary capacitor 109 contributes to the maintenance of the display voltage by forming an electric field in parallel with the electric field between the pixel electrode and the counter electrode.

次に、図2、3を参照して、TFTアレイ基板100の要部の構成について説明する。図2は、本実施の形態1に係るTFTアレイ基板100の要部の構成を示す平面図である。図3は、図2のA−A'線、B−B'線、及びC−C'線での構成を示す断面図である。ここで、A−A'線は画素105の構成を示しており、B−B'線はソース端子部の構成を示しており、C−C'線はゲート端子部の構成を示している。なお、図3では、左から順に、ゲート端子部、ソース端子部、及び画素105の構成を示している。   Next, the configuration of the main part of the TFT array substrate 100 will be described with reference to FIGS. FIG. 2 is a plan view showing a configuration of a main part of the TFT array substrate 100 according to the first embodiment. FIG. 3 is a cross-sectional view showing a configuration taken along line AA ′, line BB ′, and line CC ′ of FIG. Here, the AA ′ line indicates the configuration of the pixel 105, the BB ′ line indicates the configuration of the source terminal portion, and the CC ′ line indicates the configuration of the gate terminal portion. Note that FIG. 3 illustrates the configuration of the gate terminal portion, the source terminal portion, and the pixel 105 in order from the left.

TFTアレイ基板100には、ゲート配線3、ソース配線12、及び補助容量電極5が形成される。図2においては、ゲート配線3が横方向に形成され、ソース配線12が縦方向に形成されている。さらに、補助容量電極5は、ゲート配線3と平行に形成されている。また、補助容量電極5の一部は、ソース配線12に沿って延設されている。ゲート配線3と、補助容量電極5と、2本のソース配線12とで囲まれた矩形状の領域が画素105となる。   On the TFT array substrate 100, the gate wiring 3, the source wiring 12, and the auxiliary capacitance electrode 5 are formed. In FIG. 2, the gate wiring 3 is formed in the horizontal direction, and the source wiring 12 is formed in the vertical direction. Further, the auxiliary capacitance electrode 5 is formed in parallel with the gate wiring 3. A part of the auxiliary capacitance electrode 5 extends along the source line 12. A rectangular region surrounded by the gate wiring 3, the auxiliary capacitance electrode 5, and the two source wirings 12 is a pixel 105.

図3に示されるように、絶縁性基板1上には、ゲート電極2、ゲート配線3、ゲート端子4、及び補助容量電極5が形成される。絶縁性基板1としては、ガラスやプラスチック等からなる透明絶縁性基板を用いることができる。ゲート電極2、ゲート配線3、及びゲート端子4は一体的に形成される。ゲート配線3の端部にゲート端子4が形成される。ゲート端子4は、図1に示された走査信号駆動回路103に接続され、走査信号が入力される。   As shown in FIG. 3, the gate electrode 2, the gate wiring 3, the gate terminal 4, and the auxiliary capacitance electrode 5 are formed on the insulating substrate 1. As the insulating substrate 1, a transparent insulating substrate made of glass, plastic or the like can be used. The gate electrode 2, the gate wiring 3, and the gate terminal 4 are integrally formed. A gate terminal 4 is formed at the end of the gate wiring 3. The gate terminal 4 is connected to the scanning signal driving circuit 103 shown in FIG. 1 and receives a scanning signal.

そして、ゲート電極2、ゲート配線3、ゲート端子4、及び補助容量電極5を覆うように、ゲート絶縁膜6が形成される。ゲート絶縁膜6上には、半導体膜7が形成される。ゲート電極2と半導体膜7とは、ゲート絶縁膜6を介して対向配置される。すなわち、図2に示されるように、半導体膜7は、ゲート電極2の近傍に形成される。   Then, a gate insulating film 6 is formed so as to cover the gate electrode 2, the gate wiring 3, the gate terminal 4, and the auxiliary capacitance electrode 5. A semiconductor film 7 is formed on the gate insulating film 6. The gate electrode 2 and the semiconductor film 7 are disposed to face each other with the gate insulating film 6 interposed therebetween. That is, as shown in FIG. 2, the semiconductor film 7 is formed in the vicinity of the gate electrode 2.

半導体膜7上には、オーミックコンタクト膜8が形成される。オーミックコンタクト膜8には、不純物が導入され、半導体膜7と比較して低抵抗化されている。オーミックコンタクト膜8は、ゲート電極2上の中央部には形成されない。このオーミックコンタクト膜8が形成されない領域の半導体膜7がチャネル領域11である。   An ohmic contact film 8 is formed on the semiconductor film 7. Impurities are introduced into the ohmic contact film 8 and the resistance is reduced as compared with the semiconductor film 7. The ohmic contact film 8 is not formed in the central portion on the gate electrode 2. The semiconductor film 7 in a region where the ohmic contact film 8 is not formed is a channel region 11.

オーミックコンタクト膜8は、半導体膜7の両端に形成される。補助容量電極5側のオーミックコンタクト膜8がドレイン領域、補助容量電極5とは反対側のオーミックコンタクト膜8がソース領域を形成する。ここで、チャネル領域11とは、ゲート電極2にゲート電圧を印加した際に、チャネルが形成される領域を示す。これにより、ゲート電極2にゲート電圧を印加すると、チャネル領域11における、ゲート絶縁膜6との界面近傍には、チャネルが形成される。そして、ソース領域とドレイン領域との間に所定の電圧を与えた状態でゲート電圧を印加すると、ソース領域とドレイン領域の間にはゲート電圧に応じたドレイン電流が流れる。   The ohmic contact film 8 is formed at both ends of the semiconductor film 7. The ohmic contact film 8 on the auxiliary capacitance electrode 5 side forms a drain region, and the ohmic contact film 8 on the side opposite to the auxiliary capacitance electrode 5 forms a source region. Here, the channel region 11 indicates a region where a channel is formed when a gate voltage is applied to the gate electrode 2. Thus, when a gate voltage is applied to the gate electrode 2, a channel is formed near the interface with the gate insulating film 6 in the channel region 11. When a gate voltage is applied with a predetermined voltage applied between the source region and the drain region, a drain current corresponding to the gate voltage flows between the source region and the drain region.

オーミックコンタクト膜8上には、ソース電極9及びドレイン電極10が形成される。ソース領域上に、ソース電極9が形成される。ソース領域とソース電極9とは直接接する。また、ソース電極9は、ソース配線12及びソース端子13と一体的に形成される。ソース配線12の端部にソース端子13が形成される。ソース端子13は、図1に示された表示信号駆動回路104に接続され、表示信号(映像信号)が入力される。また、TFT108の部分以外のソース配線12及びソース端子13は、ゲート絶縁膜6上に形成される。   A source electrode 9 and a drain electrode 10 are formed on the ohmic contact film 8. A source electrode 9 is formed on the source region. The source region and the source electrode 9 are in direct contact. The source electrode 9 is formed integrally with the source wiring 12 and the source terminal 13. A source terminal 13 is formed at the end of the source wiring 12. The source terminal 13 is connected to the display signal drive circuit 104 shown in FIG. 1 and receives a display signal (video signal). Further, the source wiring 12 and the source terminal 13 other than the TFT 108 are formed on the gate insulating film 6.

そして、ドレイン領域上に、ドレイン電極10が形成される。ドレイン領域とドレイン電極10とは直接接する。ドレイン電極10は、ゲート電極2上から補助容量電極5側に向けてはみ出すように形成される。TFT108は、ゲート電極2、ゲート絶縁膜6、半導体膜7、オーミックコンタクト膜8、ソース電極9、ドレイン電極10等から構成される。   A drain electrode 10 is formed on the drain region. The drain region and the drain electrode 10 are in direct contact. The drain electrode 10 is formed so as to protrude from the gate electrode 2 toward the auxiliary capacitance electrode 5 side. The TFT 108 includes a gate electrode 2, a gate insulating film 6, a semiconductor film 7, an ohmic contact film 8, a source electrode 9, a drain electrode 10, and the like.

ソース電極9、ドレイン電極10、ソース配線12、及びソース端子13の上には、層間絶縁膜14が形成される。層間絶縁膜14は、チャネル領域11を含む基板全体を覆うように形成される。ドレイン電極10上の層間絶縁膜14には、画素ドレインコンタクトホール15が形成される。すなわち、画素ドレインコンタクトホール15は、ドレイン電極10に達するように形成される。また、ゲート端子4上のゲート絶縁膜6及び層間絶縁膜14には、ゲート端子部コンタクトホール16が形成される。すなわち、ゲート端子部コンタクトホール16は、ゲート端子4に達するように形成される。さらに、ソース端子13上の層間絶縁膜14には、ソース端子部コンタクトホール17が形成される。すなわち、ソース端子部コンタクトホール17は、ソース端子13に達するように形成される。   An interlayer insulating film 14 is formed on the source electrode 9, the drain electrode 10, the source wiring 12, and the source terminal 13. The interlayer insulating film 14 is formed so as to cover the entire substrate including the channel region 11. A pixel drain contact hole 15 is formed in the interlayer insulating film 14 on the drain electrode 10. That is, the pixel drain contact hole 15 is formed so as to reach the drain electrode 10. A gate terminal contact hole 16 is formed in the gate insulating film 6 and the interlayer insulating film 14 on the gate terminal 4. That is, the gate terminal contact hole 16 is formed to reach the gate terminal 4. Further, a source terminal contact hole 17 is formed in the interlayer insulating film 14 on the source terminal 13. That is, the source terminal contact hole 17 is formed so as to reach the source terminal 13.

層間絶縁膜14上には、画素電極18、ゲート端子パッド19、及びソース端子パッド20が形成される。画素電極18、ゲート端子パッド19、及びソース端子パッド20は、単層の半透過性導電膜から形成される。半透過性導電膜は、光学特性として光の透過特性と反射特性とを有する半透過性膜である。すなわち、半透過性導電膜は、半透過性導電膜に入射した一部の光を透過し、それ以外の光を反射する半透過性膜である。従って、画素電極18は、半透過の画素電極となり、半透過型液晶表示パネルを構成することができる。具体的には、半透過性導電膜は、Al−45mol%N(=Al−45at%N)合金膜である。Al−45mol%N合金膜とは、45mol%の組成比で窒素(N)を添加したAl−N合金膜のことである。換言すると、半透過性導電膜は窒素含有膜である。   A pixel electrode 18, a gate terminal pad 19, and a source terminal pad 20 are formed on the interlayer insulating film 14. The pixel electrode 18, the gate terminal pad 19, and the source terminal pad 20 are formed from a single-layer translucent conductive film. The semi-transmissive conductive film is a semi-transmissive film having light transmission characteristics and reflection characteristics as optical characteristics. That is, the semi-transmissive conductive film is a semi-transmissive film that transmits part of light incident on the semi-transmissive conductive film and reflects other light. Accordingly, the pixel electrode 18 becomes a transflective pixel electrode, and a transflective liquid crystal display panel can be configured. Specifically, the semi-transmissive conductive film is an Al-45 mol% N (= Al-45 at% N) alloy film. The Al-45 mol% N alloy film is an Al-N alloy film to which nitrogen (N) is added at a composition ratio of 45 mol%. In other words, the semipermeable conductive film is a nitrogen-containing film.

画素電極18は、画素105の略全体に形成される。また、画素電極18は、少なくとも、ドレイン電極10及び補助容量電極5と重なるように形成される。画素電極18と補助容量電極5とは、ゲート絶縁膜6と層間絶縁膜14を介して重なる。これにより、画素電極18に印加される電圧を一定時間保持する補助容量109が構成される。画素電極18は、画素ドレインコンタクトホール15に埋設される。これにより、画素ドレインコンタクトホール15を介して、画素電極18とドレイン電極10とが電気的に接続される。   The pixel electrode 18 is formed on substantially the entire pixel 105. The pixel electrode 18 is formed so as to overlap at least the drain electrode 10 and the auxiliary capacitance electrode 5. The pixel electrode 18 and the auxiliary capacitor electrode 5 overlap with each other via the gate insulating film 6 and the interlayer insulating film 14. As a result, the auxiliary capacitor 109 that holds the voltage applied to the pixel electrode 18 for a certain period of time is configured. The pixel electrode 18 is embedded in the pixel drain contact hole 15. Thereby, the pixel electrode 18 and the drain electrode 10 are electrically connected via the pixel drain contact hole 15.

図2に示されるように、ゲート端子パッド19は、例えば、矩形状のゲート端子部コンタクトホール16より一回り大きい矩形状に形成される。ゲート端子パッド19の内側に、ゲート端子部コンタクトホール16が形成される。ソース端子パッド20及びソース端子部コンタクトホール17も同様に構成される。   As shown in FIG. 2, the gate terminal pad 19 is formed in, for example, a rectangular shape that is slightly larger than the rectangular gate terminal contact hole 16. A gate terminal contact hole 16 is formed inside the gate terminal pad 19. The source terminal pad 20 and the source terminal portion contact hole 17 are similarly configured.

図3に示されるように、ゲート端子パッド19は、ゲート端子4上に形成される。ゲート端子パッド19は、ゲート端子部コンタクトホール16に埋設される。これにより、ゲート端子部コンタクトホール16を介して、ゲート端子4とゲート端子パッド19とが接続される。ソース端子パッド20は、ソース端子13上に形成される。ソース端子パッド20は、ソース端子部コンタクトホール17に埋設される。これにより、ソース端子部コンタクトホール17を介して、ソース端子13とソース端子パッド20とが電気的に接続される。TFTアレイ基板100は、以上のように構成される。   As shown in FIG. 3, the gate terminal pad 19 is formed on the gate terminal 4. The gate terminal pad 19 is embedded in the gate terminal contact hole 16. Thereby, the gate terminal 4 and the gate terminal pad 19 are connected through the gate terminal contact hole 16. The source terminal pad 20 is formed on the source terminal 13. The source terminal pad 20 is embedded in the source terminal portion contact hole 17. Thereby, the source terminal 13 and the source terminal pad 20 are electrically connected via the source terminal portion contact hole 17. The TFT array substrate 100 is configured as described above.

本実施の形態1では、半透過性導電膜として、光の半透過特性と電気的導電性を兼ね備えた単層のAl−45mol%N合金膜を用いる。一般的に、Al−N合金膜は絶縁性を示すのに対して、本実施の形態1で用いたAl−45mol%N合金膜は電気的導電性を有する。このように、特性が良好なAl−45mol%N合金膜を半透過型液晶表示装置等の画素電極18として用いることにより表示特性が向上する。   In the first embodiment, a single-layer Al-45 mol% N alloy film having both light semi-transmissive characteristics and electrical conductivity is used as the semi-transmissive conductive film. In general, the Al—N alloy film exhibits insulating properties, whereas the Al-45 mol% N alloy film used in Embodiment 1 has electrical conductivity. Thus, the display characteristics are improved by using the Al-45 mol% N alloy film having good characteristics as the pixel electrode 18 of the transflective liquid crystal display device or the like.

また、本実施の形態1にかかる半透過性導電膜には、従来公知の透明導電膜であるITOを用いる必要がない。すなわち、希少金属のInを用いる必要がなく、材料の不足あるいは枯渇等の問題や、これらにともなう大幅な価格上昇等によって、材料の安定供給に対する問題等が生じにくくなる。   Moreover, it is not necessary to use ITO which is a conventionally well-known transparent conductive film for the semi-permeable conductive film concerning this Embodiment 1. FIG. That is, it is not necessary to use the rare metal In, and problems such as a shortage or depletion of materials, a problem of a stable supply of materials, and the like are less likely to occur due to a substantial increase in price associated with these.

次に、図4を参照して、TFTアレイ基板100の製造方法を説明する。図4は、TFTアレイ基板100の製造方法を示すフローチャート図である。   Next, a manufacturing method of the TFT array substrate 100 will be described with reference to FIG. FIG. 4 is a flowchart showing a method for manufacturing the TFT array substrate 100.

始めに、図4に示されたA工程を行う。具体的には、まず、ガラス基板などの絶縁性基板1を洗浄液又は純水を用いて洗浄する(a)。そして、絶縁性基板1上に第1の金属薄膜を成膜する(b)。第1の金属薄膜としては、例えばCr、Mo、Ti、Al、Cuや、これらに他の物質を微量に添加した合金等からなる金属膜を成膜する。   First, the process A shown in FIG. 4 is performed. Specifically, first, the insulating substrate 1 such as a glass substrate is cleaned using a cleaning liquid or pure water (a). Then, a first metal thin film is formed on the insulating substrate 1 (b). As the first metal thin film, for example, a metal film made of Cr, Mo, Ti, Al, Cu, an alloy obtained by adding a small amount of other substances to these, or the like is formed.

そして、第1の金属薄膜上に、感光性樹脂であるフォトレジストをスピンコートによって塗布し、塗布したフォトレジストを露光、現像する第1回目の写真製版工程を行う(c)。これにより、所望の形状にフォトレジストがパターニングされる。その後、フォトレジストパターンをマスクとして、第1の金属薄膜をウエットエッチングし、所望の形状にパターニングする(d)。これにより、第1の金属薄膜のパターンを得る。その後、フォトレジストパターンの除去、純水洗浄を行う(e)。以上の工程により、ゲート電極2、ゲート配線3、ゲート端子4、及び補助容量電極5を同時に形成する。   Then, a photoresist, which is a photosensitive resin, is applied onto the first metal thin film by spin coating, and a first photolithography process is performed in which the applied photoresist is exposed and developed (c). As a result, the photoresist is patterned into a desired shape. Thereafter, using the photoresist pattern as a mask, the first metal thin film is wet-etched and patterned into a desired shape (d). Thereby, a pattern of the first metal thin film is obtained. Thereafter, removal of the photoresist pattern and cleaning with pure water are performed (e). Through the above steps, the gate electrode 2, the gate wiring 3, the gate terminal 4, and the auxiliary capacitance electrode 5 are formed simultaneously.

好適な実施例として、まず、公知のアルゴン(Ar)ガスまたはクリプトン(Kr)ガスを用いたスパッタリング法により、第1の金属薄膜としてAlNi合金膜を約200nmの厚さに成膜する。なお、ターゲットとしては、2mol%のNiを含むAlNi合金ターゲットを用いる。また、DCマグネトロンスパッタリング装置を用いてスパッタリングを行う。次に、第1回目の写真製版工程でフォトレジストパターンを形成する。次に、公知のリン酸+硝酸+酢酸系からなる薬液を用いてAlNi合金膜をウエットエッチングする。その後、フォトレジストパターンを除去して、ゲート電極2、ゲート配線3、ゲート端子4、及び補助容量電極5を形成する。   As a preferred embodiment, first, an AlNi alloy film is formed to a thickness of about 200 nm as a first metal thin film by sputtering using known argon (Ar) gas or krypton (Kr) gas. As a target, an AlNi alloy target containing 2 mol% of Ni is used. Further, sputtering is performed using a DC magnetron sputtering apparatus. Next, a photoresist pattern is formed in the first photolithography process. Next, the AlNi alloy film is wet-etched using a known chemical solution composed of phosphoric acid + nitric acid + acetic acid. Thereafter, the photoresist pattern is removed, and the gate electrode 2, the gate wiring 3, the gate terminal 4, and the auxiliary capacitance electrode 5 are formed.

次に、図4に示されたB工程を行う。まず、ゲート電極2、ゲート配線3、ゲート端子4、及び補助容量電極5を覆うように、ゲート絶縁膜6、半導体膜7、及びオーミックコンタクト膜8を順次成膜する(f)。そして、第2回目の写真製版工程により、半導体膜7及びオーミックコンタクト膜8をパターニングするためのフォトレジストパターンをオーミックコンタクト膜8上に形成する(g)。フォトレジストパターンをマスクとして、半導体膜7及びオーミックコンタクト膜8のドライエッチングを行い、パターニングする(h)。そして、フォトレジストパターンの除去、純水洗浄を行う(i)。以上の工程により、半導体パターンとして半導体膜7及びオーミックコンタクト膜8からなる半導体層が形成される。   Next, step B shown in FIG. 4 is performed. First, a gate insulating film 6, a semiconductor film 7, and an ohmic contact film 8 are sequentially formed so as to cover the gate electrode 2, the gate wiring 3, the gate terminal 4, and the auxiliary capacitance electrode 5 (f). Then, a photoresist pattern for patterning the semiconductor film 7 and the ohmic contact film 8 is formed on the ohmic contact film 8 by the second photolithography process (g). Using the photoresist pattern as a mask, the semiconductor film 7 and the ohmic contact film 8 are dry-etched and patterned (h). Then, the photoresist pattern is removed and pure water cleaning is performed (i). Through the above steps, a semiconductor layer including the semiconductor film 7 and the ohmic contact film 8 is formed as a semiconductor pattern.

好適な実施例として、ここでは化学的気相成膜(CVD)法を用い、約300℃の基板加熱条件下で成膜を行う。そして、ゲート絶縁膜6として窒化シリコン(SiN)膜を400nm、半導体膜7としてアモルファスシリコン(a−Si)膜を150nm、オーミックコンタクト膜8としてリン(P)を不純物として添加したn型アモルファスシリコン(na−Si)膜を50nmの厚さに順次成膜する。次に、第2回目の写真製版工程でフォトレジストパターンを形成する。そして、公知のフッ素系ガスを用いて半導体膜7及びオーミックコンタクト膜8をドライエッチングする。その後、フォトレジストパターンを除去して、TFT108の構成要素となる半導体層を形成する。すなわち、半導体膜7及びオーミックコンタクト膜8が順次積層された島状の半導体パターンが形成される。 As a preferred embodiment, a chemical vapor deposition (CVD) method is used here, and film formation is performed under a substrate heating condition of about 300 ° C. Then, a silicon nitride (SiN) film is 400 nm as the gate insulating film 6, an amorphous silicon (a-Si) film is 150 nm as the semiconductor film 7, and phosphorus (P) is added as an impurity as the ohmic contact film 8 (n-type amorphous silicon ( n + a-Si) films are sequentially formed to a thickness of 50 nm. Next, a photoresist pattern is formed in the second photolithography process. Then, the semiconductor film 7 and the ohmic contact film 8 are dry etched using a known fluorine-based gas. Thereafter, the photoresist pattern is removed, and a semiconductor layer which is a constituent element of the TFT 108 is formed. That is, an island-shaped semiconductor pattern in which the semiconductor film 7 and the ohmic contact film 8 are sequentially stacked is formed.

次に、図4に示されたC工程を行う。まず、オーミックコンタクト膜8上に、第2の金属薄膜を成膜する(j)。そして、第3回目の写真製版工程により、第2の金属薄膜上にフォトレジストパターンを形成する(k)。その後、フォトレジストパターンをマスクとして、第2の金属薄膜のウエットエッチングを行い、パターニングする(l)。これにより、ソース電極9、ドレイン電極10、ソース配線12、及びソース端子13を同時に形成する。   Next, step C shown in FIG. 4 is performed. First, a second metal thin film is formed on the ohmic contact film 8 (j). Then, a photoresist pattern is formed on the second metal thin film by the third photolithography process (k). Thereafter, using the photoresist pattern as a mask, the second metal thin film is wet-etched and patterned (l). Thereby, the source electrode 9, the drain electrode 10, the source wiring 12, and the source terminal 13 are formed simultaneously.

次に、これらの電極をマスクとして、ソース電極9とドレイン電極10に挟まれた領域のオーミックコンタクト膜8のドライエッチングを行う(m)。これにより、TFT108のチャネル領域11が形成される。そして、フォトレジストパターンの除去、純水洗浄を行う(n)。本工程に用いる第2の金属薄膜としては、電気的比抵抗が低いこと、オーミックコンタクト膜8との良好なコンタクト特性を示すこと、及び画素電極18に用いる半透過性導電膜との良好なコンタクト特性(特に電気的コンタクト抵抗が低いこと)等の利点を有するCr、Mo等を用いることが好ましい。   Next, using these electrodes as a mask, dry etching is performed on the ohmic contact film 8 in a region sandwiched between the source electrode 9 and the drain electrode 10 (m). Thereby, the channel region 11 of the TFT 108 is formed. Then, the photoresist pattern is removed and pure water cleaning is performed (n). The second metal thin film used in this step has low electrical specific resistance, good contact characteristics with the ohmic contact film 8, and good contact with the semi-transmissive conductive film used for the pixel electrode 18. It is preferable to use Cr, Mo or the like having advantages such as characteristics (especially low electrical contact resistance).

好適な実施例として、ここでは、公知のArガスを用いたスパッタリング法により、第2の金属薄膜としてCr膜を200nmの厚さに成膜する。なお、ターゲットとしては、Crターゲットを用いる。また、DCマグネトロンスパッタリング装置を用いてスパッタリングを行う。次に、第3回目の写真製版工程でフォトレジストパターンを形成する。そして、フォトレジストパターンをマスクとしてCr膜をウエットエッチングする。これにより、ソース電極9、ドレイン電極10、ソース配線12、及びソース端子13を形成する。次に、ソース電極9とドレイン電極10の間のオーミックコンタクト膜8を、フッ素系ガスを含むエッチングガスを用いてドライエッチングする。その後、フォトレジストパターンを除去して、TFT108のチャネル領域11を形成する。   As a preferred embodiment, here, a Cr film having a thickness of 200 nm is formed as the second metal thin film by a sputtering method using a known Ar gas. A Cr target is used as the target. Further, sputtering is performed using a DC magnetron sputtering apparatus. Next, a photoresist pattern is formed in the third photolithography process. Then, the Cr film is wet etched using the photoresist pattern as a mask. Thereby, the source electrode 9, the drain electrode 10, the source wiring 12, and the source terminal 13 are formed. Next, the ohmic contact film 8 between the source electrode 9 and the drain electrode 10 is dry-etched using an etching gas containing a fluorine-based gas. Thereafter, the photoresist pattern is removed, and the channel region 11 of the TFT 108 is formed.

次に、図4に示されたD工程を行う。まず、ソース電極9、ドレイン電極10、チャネル領域11、ソース配線12、及びソース端子13を覆うように、パッシベーション膜として層間絶縁膜14を成膜する(o)。そして、第4回目の写真製版工程により、フォトレジストパターンを層間絶縁膜14上に形成する(p)。フォトレジストパターンをマスクとして、層間絶縁膜14のドライエッチングを行い、パターニングする(q)。そして、フォトレジストパターンの除去、純水洗浄を行う(r)。以上の工程により、少なくとも、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16、及びソース端子部コンタクトホール17を同時に形成する。   Next, step D shown in FIG. 4 is performed. First, an interlayer insulating film 14 is formed as a passivation film so as to cover the source electrode 9, the drain electrode 10, the channel region 11, the source wiring 12, and the source terminal 13 (o). Then, a photoresist pattern is formed on the interlayer insulating film 14 by the fourth photolithography process (p). Using the photoresist pattern as a mask, the interlayer insulating film 14 is subjected to dry etching and patterned (q). Then, the photoresist pattern is removed and pure water cleaning is performed (r). Through the above steps, at least the pixel drain contact hole 15, the gate terminal part contact hole 16, and the source terminal part contact hole 17 are simultaneously formed.

画素ドレインコンタクトホール15は、ドレイン電極10の表面まで貫通する。すなわち、ドレイン電極10上の層間絶縁膜14が除去され、ドレイン電極10が露出する。ゲート端子部コンタクトホール16は、ゲート端子4の表面まで貫通する。すなわち、ゲート端子4上のゲート絶縁膜6及び層間絶縁膜14が除去され、ゲート端子4が露出する。ソース端子部コンタクトホール17は、ソース端子13の表面まで貫通する。すなわち、ソース端子13上の層間絶縁膜14が除去され、ソース端子13が露出する。   The pixel drain contact hole 15 penetrates to the surface of the drain electrode 10. That is, the interlayer insulating film 14 on the drain electrode 10 is removed, and the drain electrode 10 is exposed. The gate terminal contact hole 16 penetrates to the surface of the gate terminal 4. That is, the gate insulating film 6 and the interlayer insulating film 14 on the gate terminal 4 are removed, and the gate terminal 4 is exposed. The source terminal contact hole 17 penetrates to the surface of the source terminal 13. That is, the interlayer insulating film 14 on the source terminal 13 is removed, and the source terminal 13 is exposed.

好適な実施例として、ここでは化学的気相成膜(CVD)法を用い、約300℃の基板加熱条件下で成膜を行う。そして、層間絶縁膜14として窒化シリコン(SiN)膜を300nmの厚さに成膜する。次に、第4回目の写真製版工程でフォトレジストパターンを形成する。そして、公知のフッ素系ガスを用いてSiN膜をドライエッチングする。その後、フォトレジストパターンを除去して、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16、及びソース端子部コンタクトホール17を形成する。   As a preferred embodiment, a chemical vapor deposition (CVD) method is used here, and film formation is performed under a substrate heating condition of about 300 ° C. Then, a silicon nitride (SiN) film having a thickness of 300 nm is formed as the interlayer insulating film 14. Next, a photoresist pattern is formed in the fourth photolithography process. Then, the SiN film is dry etched using a known fluorine-based gas. Thereafter, the photoresist pattern is removed, and a pixel drain contact hole 15, a gate terminal portion contact hole 16, and a source terminal portion contact hole 17 are formed.

最後に、図4に示されたE工程を行う。まず、層間絶縁膜14上に、半透過性導電膜を成膜する(s)。半透過性導電膜は、Ar又はKrの不活性ガスに少なくとも窒素を含むガスを添加した混合ガスを用いたスパッタリング法により成膜される。そして、第5回目の写真製版工程により、半透過性導電膜上にフォトレジストパターンを形成する(t)。その後、フォトレジストパターンをマスクとして、半透過性導電膜のウエットエッチングを行い、パターニングする(u)。その後、フォトレジストパターンを除去する(v)。以上の工程により、画素電極18、ゲート端子パッド19、及びソース端子パッド20が形成される。   Finally, step E shown in FIG. 4 is performed. First, a semi-transmissive conductive film is formed on the interlayer insulating film 14 (s). The semi-transmissive conductive film is formed by a sputtering method using a mixed gas in which a gas containing at least nitrogen is added to an inert gas of Ar or Kr. Then, a photoresist pattern is formed on the semi-transmissive conductive film by the fifth photolithography process (t). Thereafter, using the photoresist pattern as a mask, the semi-transmissive conductive film is wet-etched and patterned (u). Thereafter, the photoresist pattern is removed (v). Through the above steps, the pixel electrode 18, the gate terminal pad 19, and the source terminal pad 20 are formed.

また、画素電極18は、画素ドレインコンタクトホール15に埋設される。これにより、画素ドレインコンタクトホール15を介して、画素電極18とドレイン電極10とが電気的に接続される。また、ゲート端子パッド19は、ゲート端子部コンタクトホール16に埋設される。これにより、ゲート端子部コンタクトホール16を介して、ゲート端子パッド19とゲート端子4とが電気的に接続される。そして、ソース端子パッド20は、ソース端子部コンタクトホール17に埋設される。これにより、ソース端子部コンタクトホール17を介して、ソース端子パッド20とソース端子13とが電気的に接続される。   The pixel electrode 18 is embedded in the pixel drain contact hole 15. Thereby, the pixel electrode 18 and the drain electrode 10 are electrically connected via the pixel drain contact hole 15. The gate terminal pad 19 is embedded in the gate terminal contact hole 16. As a result, the gate terminal pad 19 and the gate terminal 4 are electrically connected through the gate terminal contact hole 16. The source terminal pad 20 is embedded in the source terminal portion contact hole 17. Thereby, the source terminal pad 20 and the source terminal 13 are electrically connected via the source terminal portion contact hole 17.

以上の工程により、本実施の形態1に係る液晶表示装置用途として好適に用いられるアクティブマトリックス型のTFTアレイ基板100が完成する。なお、完成したTFTアレイ基板100は、約200〜300℃の温度で熱処理を加えることが好ましい。これによって、基板全体に蓄積された静電荷や応力等が除去あるいは緩和され、さらに金属薄膜の電気的比抵抗を下げることができる。そして、TFT特性を向上して安定化させることができる。   Through the above steps, the active matrix TFT array substrate 100 suitably used for the liquid crystal display device application according to the first embodiment is completed. The completed TFT array substrate 100 is preferably subjected to heat treatment at a temperature of about 200 to 300 ° C. As a result, static charges, stresses, etc. accumulated on the entire substrate can be removed or alleviated, and the electrical resistivity of the metal thin film can be lowered. Then, the TFT characteristics can be improved and stabilized.

好適な実施例として、ここでは、公知のArガスにNガスを混合したガスを用いた反応性スパッタリング法により、半透過性導電膜としてAl−45mol%N合金膜を25nmの厚さに成膜する。また、DCマグネトロンスパッタリング装置を用いてスパッタリングを行う。 As a preferred embodiment, here, an Al-45 mol% N alloy film having a thickness of 25 nm is formed as a semi-permeable conductive film by a reactive sputtering method using a known Ar gas mixed with N 2 gas. Film. Further, sputtering is performed using a DC magnetron sputtering apparatus.

次に、第5回目の写真製版工程でフォトレジストパターンを形成する。そして、公知のリン酸+硝酸+酢酸系からなる薬液を用いて半透過性導電膜をウエットエッチングする。その後、フォトレジストパターンを除去して、画素電極18、ゲート端子パッド19、及びソース端子パッド20を形成する。その後、基板を大気中で、約300℃で30分間保持して熱処理を行って、所望のTFTアレイ基板100が完成する。   Next, a photoresist pattern is formed in the fifth photolithography process. Then, the semi-transparent conductive film is wet-etched using a known chemical solution of phosphoric acid + nitric acid + acetic acid. Thereafter, the photoresist pattern is removed, and the pixel electrode 18, the gate terminal pad 19, and the source terminal pad 20 are formed. Thereafter, the substrate is held in the atmosphere at about 300 ° C. for 30 minutes, and heat treatment is performed to complete the desired TFT array substrate 100.

上記のように、本実施の形態1にかかるTFTアレイ基板100は、Al−45mol%N合金膜により、画素電極18等が形成される。Al−45mol%N合金膜は、図5に示されるような特性を有する。図5は、Al−45mol%N合金膜の光の透過率と反射率の分光特性を示すグラフである。図5において縦軸は透過率又は反射率(%)、横軸は光の波長(nm)を示す。また、膜厚は、好適な実施例として説明した膜厚と同様の25nmとする。   As described above, in the TFT array substrate 100 according to the first exemplary embodiment, the pixel electrode 18 and the like are formed of the Al-45 mol% N alloy film. The Al-45 mol% N alloy film has characteristics as shown in FIG. FIG. 5 is a graph showing spectral characteristics of light transmittance and reflectance of an Al-45 mol% N alloy film. In FIG. 5, the vertical axis represents transmittance or reflectance (%), and the horizontal axis represents light wavelength (nm). The film thickness is 25 nm, which is the same as the film thickness described as the preferred embodiment.

図5に示されるように、Al−45mol%N合金膜は、光の波長300〜800nmの範囲において、20〜30%程度の透過率を有する。また、Al−45mol%N合金膜は、光の波長300〜800nmの範囲において、30〜40%程度の反射率を有する。例えば、Al−45mol%N合金膜は、光の波長550nmにおいて、透過率が24.5%、反射率が37.5%である。このように、Al−45mol%N合金膜は、半透過性を有する。さらに、Al−45mol%N合金膜は、電気的比抵抗値が2780μΩcmの導電性を有する。   As shown in FIG. 5, the Al-45 mol% N alloy film has a transmittance of about 20 to 30% in the light wavelength range of 300 to 800 nm. The Al-45 mol% N alloy film has a reflectance of about 30 to 40% in the light wavelength range of 300 to 800 nm. For example, an Al-45 mol% N alloy film has a transmittance of 24.5% and a reflectance of 37.5% at a light wavelength of 550 nm. Thus, the Al-45 mol% N alloy film has semi-permeability. Further, the Al-45 mol% N alloy film has conductivity with an electrical specific resistance value of 2780 μΩcm.

このように、本実施の形態1では、光の半透過特性と電気的導電性を兼ね備えた単層のAl−45mol%N合金膜によって画素電極18を形成する。したがって、従来公知の構成のように、Al合金膜からなる反射画素電極とITO等の透明画素電極とを別々に形成することなく、半透過型液晶表示パネルを実現することができる。従って、従来のように、ITOとAlの材料源をもつ成膜室を用いる必要がない。さらに、パターン加工において各膜を別々の薬液と設備を用いてエッチングする必要がない。このため、工程を削減して高い生産能力で、しかも高歩留りで製造することが可能である。また、本実施の形態1の半透過性導電膜は、Alを主成分とするものであり、従来公知のAlエッチング薬液でウエットエッチングすることが可能なので、製造コストを低減することができる。   As described above, in the first embodiment, the pixel electrode 18 is formed of a single layer Al-45 mol% N alloy film having both the semi-transmission characteristic of light and electrical conductivity. Therefore, a transflective liquid crystal display panel can be realized without separately forming a reflective pixel electrode made of an Al alloy film and a transparent pixel electrode made of ITO or the like as in a conventionally known configuration. Therefore, it is not necessary to use a film formation chamber having ITO and Al material sources as in the prior art. Furthermore, it is not necessary to etch each film using separate chemicals and equipment in pattern processing. For this reason, it is possible to manufacture with high production capacity and high yield by reducing processes. In addition, the semi-transparent conductive film of the first embodiment is mainly composed of Al, and can be wet-etched with a conventionally known Al etching chemical solution, so that the manufacturing cost can be reduced.

なお、図3に示されたTFTアレイ基板100では、画素電極18の下層にゲート絶縁膜6と層間絶縁膜14とを残す構造としたが、図6に示すように除去した構造としてもよい。図6は、TFTアレイ基板100の他の構成を示す断面図である。図6に示されるように、画素電極18の下層の大部分では、ゲート絶縁膜6と層間絶縁膜14とが除去されている。そして、画素電極18は、絶縁性基板1上に直接形成される。また、ドレイン電極10上では、層間絶縁膜14が形成されている。このため、図3に示されたTFTアレイ基板100と同様、画素ドレインコンタクトホール15を介して、画素電極18とドレイン電極10とが電気的に接続される。   In the TFT array substrate 100 shown in FIG. 3, the gate insulating film 6 and the interlayer insulating film 14 are left in the lower layer of the pixel electrode 18, but may be removed as shown in FIG. FIG. 6 is a cross-sectional view showing another configuration of the TFT array substrate 100. As shown in FIG. 6, the gate insulating film 6 and the interlayer insulating film 14 are removed in most of the lower layer of the pixel electrode 18. The pixel electrode 18 is directly formed on the insulating substrate 1. An interlayer insulating film 14 is formed on the drain electrode 10. Therefore, like the TFT array substrate 100 shown in FIG. 3, the pixel electrode 18 and the drain electrode 10 are electrically connected via the pixel drain contact hole 15.

また、補助容量電極5上には、ゲート絶縁膜6及び層間絶縁膜14が形成されている。このため、図3に示されたTFTアレイ基板100と同様、画素電極18と補助容量電極5とは、ゲート絶縁膜6及び層間絶縁膜14を介して、対向配置される。このように、画素電極18の下層のゲート絶縁膜6及び層間絶縁膜14を除去することによって、基板背面から画素電極18の半透過性導電膜に入射するバックライト光の透過光量を増やすことができ、明るい透過表示画像を得ることが可能となる。   A gate insulating film 6 and an interlayer insulating film 14 are formed on the auxiliary capacitance electrode 5. Therefore, like the TFT array substrate 100 shown in FIG. 3, the pixel electrode 18 and the auxiliary capacitance electrode 5 are disposed to face each other via the gate insulating film 6 and the interlayer insulating film 14. As described above, by removing the gate insulating film 6 and the interlayer insulating film 14 below the pixel electrode 18, it is possible to increase the amount of transmitted backlight light incident on the semi-transmissive conductive film of the pixel electrode 18 from the back surface of the substrate. And a bright transmissive display image can be obtained.

図6に示されたTFTアレイ基板100は、第4回目の写真製版工程において、コンタクトホール15、16、17と同時に画素電極18の形成領域におけるゲート絶縁膜6及び層間絶縁膜14を除去することにより形成される。   The TFT array substrate 100 shown in FIG. 6 removes the gate insulating film 6 and the interlayer insulating film 14 in the formation region of the pixel electrode 18 simultaneously with the contact holes 15, 16, 17 in the fourth photolithography process. It is formed by.

半透過性導電膜の変形例1
上記実施例では、半透過性導電膜としてAl−45mol%N合金膜を用いたが、これに限定されるものではない。光学特性(透過率、反射率)及び電気特性(比抵抗値)を満たす範囲内で任意のAl−N合金膜を用いることが可能である。以下に変形例について説明する。
Modification 1 of translucent conductive film
In the above embodiment, an Al-45 mol% N alloy film is used as the semi-permeable conductive film, but the present invention is not limited to this. Any Al—N alloy film can be used within a range satisfying optical characteristics (transmittance, reflectance) and electrical characteristics (specific resistance value). A modification will be described below.

一般的にスパッタリング法を用いた金属膜においては、膜厚を薄くすることによって光の透過性が現れることが知られている。しかしながら、Al膜の場合、5〜10nm程度の極薄い膜厚で1〜5%の透過率が現れる程度である。従って、Al膜の場合、半透過性膜として実用的な少なくとも5%以上の透過率を得るためには膜厚を10nm以下にする必要がある。   In general, it is known that in a metal film using a sputtering method, light transmittance appears by reducing the film thickness. However, in the case of an Al film, a transmittance of 1 to 5% appears at an extremely thin film thickness of about 5 to 10 nm. Therefore, in the case of an Al film, in order to obtain a transmittance of at least 5% that is practical as a semi-permeable film, the film thickness must be 10 nm or less.

このような極薄い金属薄膜による光の透過性は、膜が成長する過程で存在する島状金属粒の隙間や、膜の孔欠陥に由来するものである。このため、成膜する基板下地の材質や清浄度等によって透過率特性が左右され、透過率をばらつきなく制御することが困難であるという欠点がある。さらには、基板下地に配線パターン等による段差や凹凸がある場合に、膜がこれらの部分で断線する、いわゆる段切れが起こり、導電不良を発生させやすいという欠点がある。これらの問題点をなくすために、膜厚は少なくとも10nm以上、より好ましくは20nm以上とする必要がある。   The light transmissivity of such an extremely thin metal thin film is derived from gaps between island-like metal grains existing in the process of film growth and hole defects in the film. For this reason, there is a drawback in that the transmittance characteristic depends on the material of the substrate substrate on which the film is formed, the cleanliness, etc., and it is difficult to control the transmittance without variation. Furthermore, when there is a level difference or unevenness due to a wiring pattern or the like on the substrate base, there is a drawback that the film is disconnected at these portions, so-called step disconnection occurs, and a conductive defect is likely to occur. In order to eliminate these problems, the film thickness needs to be at least 10 nm or more, more preferably 20 nm or more.

図7は、膜厚を10〜100nmの間で振り分けたAl−N合金膜の光の波長550nmにおける透過率を膜のN組成比に対してプロットしたグラフである。図7において、縦軸は光の波長550nmにおける透過率(%)、横軸はAl−N膜のN組成比(mol%)を示す。図7においては、膜厚が10nm、25nm、50nm、100nmにおける、透過率とN組成比の関係を示す。図7に示されるように、N組成比が増加するにつれて透過率が高くなる。すなわち、N組成比が増加するにつれて反射率が低くなる。また、透過率は膜厚にも大きく依存し、膜厚が厚くなるにつれて透過率が低くなる。少なくとも40mol%以上のN組成比であれば膜厚が100nmの場合でも5%以上の透過率を得ることができるので好ましいといえる。   FIG. 7 is a graph in which the light transmittance at a wavelength of 550 nm of the Al—N alloy film with the film thickness distributed between 10 and 100 nm is plotted against the N composition ratio of the film. In FIG. 7, the vertical axis represents the transmittance (%) of light at a wavelength of 550 nm, and the horizontal axis represents the N composition ratio (mol%) of the Al—N film. FIG. 7 shows the relationship between transmittance and N composition ratio when the film thickness is 10 nm, 25 nm, 50 nm, and 100 nm. As shown in FIG. 7, the transmittance increases as the N composition ratio increases. That is, the reflectance decreases as the N composition ratio increases. Further, the transmittance greatly depends on the film thickness, and the transmittance decreases as the film thickness increases. An N composition ratio of at least 40 mol% is preferable because a transmittance of 5% or more can be obtained even when the film thickness is 100 nm.

図8は、膜厚100nmで測定したAl−N合金膜の比抵抗値のN組成比依存性を示すグラフである。図8において、縦軸は比抵抗(Ωcm)、横軸はAl−N合金膜のN組成比(mol%)を示す。図8に示されるように、N組成比が増加するにつれて比抵抗値が大きくなる。例えば、N組成比が40mol%の場合、比抵抗値は約0.00025Ω・cm(=250μΩ・cm)となる。一方で、N組成比がAl−Nの化学量論組成比となる50mol%近傍では比抵抗値が10Ω・cmを超え、実用的な導電性領域からはずれる。このため、N組成比は50mol%を超えないようにすることが好ましい。また、N組成比を50mol%未満にすることによって、従来公知のAlエッチング薬液を用いてエッチング残を発生させることなくウエットエッチングが可能になる。   FIG. 8 is a graph showing the N composition ratio dependency of the specific resistance value of the Al—N alloy film measured at a film thickness of 100 nm. In FIG. 8, the vertical axis represents specific resistance (Ωcm), and the horizontal axis represents the N composition ratio (mol%) of the Al—N alloy film. As shown in FIG. 8, the specific resistance value increases as the N composition ratio increases. For example, when the N composition ratio is 40 mol%, the specific resistance value is about 0.00025 Ω · cm (= 250 μΩ · cm). On the other hand, in the vicinity of 50 mol% at which the N composition ratio becomes the Al—N stoichiometric composition ratio, the specific resistance value exceeds 10 Ω · cm, which deviates from a practical conductive region. For this reason, it is preferable that the N composition ratio does not exceed 50 mol%. Further, by making the N composition ratio less than 50 mol%, wet etching can be performed without generating etching residue using a conventionally known Al etching chemical.

以上のことから、実用可能な光学特性及び電気特性を満たすためには、Al−N合金膜のN組成比は、40mol%以上50%未満であることが好ましい。また、上記の例では、半透過性導電膜として、Alに40mol%以上50mol%未満のNを含有させた膜を用いたが、これに限らない。Al又はAlを主成分とする合金のいずれかに少なくとも40mol%以上50mol%未満の窒素を含んでいればよい。   From the above, in order to satisfy practical optical characteristics and electrical characteristics, the N composition ratio of the Al—N alloy film is preferably 40 mol% or more and less than 50%. In the above example, a film in which Al is contained in an amount of 40 mol% or more and less than 50 mol% is used as the semipermeable conductive film, but the present invention is not limited thereto. It is sufficient that at least 40 mol% or more and less than 50 mol% of nitrogen is included in either Al or an alloy containing Al as a main component.

また、上記の範囲内において、半透過性導電膜の比抵抗値は、250μΩ・cm以上10Ω・cm以下となり、例えば画素電極18として実用可能となる。また、半透過性導電膜に段切れ等の不良を抑えるため、膜厚は少なくとも10nm以上、より好ましくは20nm以上とする。   Further, within the above range, the specific resistance value of the semi-transmissive conductive film is 250 μΩ · cm or more and 10 Ω · cm or less, and can be practically used as the pixel electrode 18, for example. Further, in order to suppress defects such as step breakage in the semi-transmissive conductive film, the film thickness is set to at least 10 nm or more, more preferably 20 nm or more.

図9は、Al−N合金膜の光の波長550nmにおける透過率と反射率のN組成比依存性を示すグラフである。図9(a)ではAl−N合金膜の膜厚を25nm、図9(b)ではAl−N合金膜の膜厚を50nm、図9(c)ではAl−N合金膜の膜厚を100nmに固定したときのグラフである。図9において、縦軸は光の波長550nmにおける反射率又は透過率(%)、横軸はAl−N合金膜のN組成比(mol%)を示す。   FIG. 9 is a graph showing the N composition ratio dependence of the transmittance and reflectance of light of the Al—N alloy film at a wavelength of 550 nm. In FIG. 9A, the film thickness of the Al—N alloy film is 25 nm, in FIG. 9B, the film thickness of the Al—N alloy film is 50 nm, and in FIG. 9C, the film thickness of the Al—N alloy film is 100 nm. It is a graph when fixed to. In FIG. 9, the vertical axis represents the reflectance or transmittance (%) at a light wavelength of 550 nm, and the horizontal axis represents the N composition ratio (mol%) of the Al—N alloy film.

N組成比を40mol%以上50mol%未満の範囲内で振り分けることによって、膜の透過率と反射率を振り分けることが可能である。そして、要求される特性に応じて膜厚、組成比を任意に設定すればよい。すなわち、Alを主成分とし、これにNを添加していくことによって、Al膜に光透過性を付与し、その組成比やプロセスパラメーターを制御することにより、光透過性、光反射性、及び電気的導電性を同時に兼ね備えた半透過導電性膜が得られる。以上に得られた知見をもとに、本実施の形態1に好適に用いることができる半透過性導電膜(単層膜)の一例とその光学特性及び電気特性を後述する表1の実施例1に示す。   By distributing the N composition ratio within the range of 40 mol% or more and less than 50 mol%, it is possible to distribute the transmittance and reflectance of the film. And what is necessary is just to set a film thickness and a composition ratio arbitrarily according to the characteristic requested | required. That is, by adding Al as a main component and adding N thereto, the Al film is provided with light transmittance, and by controlling its composition ratio and process parameters, light transmittance, light reflectivity, and A translucent conductive film having electrical conductivity at the same time is obtained. Based on the knowledge obtained above, an example of a semi-transparent conductive film (single layer film) that can be suitably used in the first embodiment and examples of its optical characteristics and electrical characteristics shown in Table 1 will be described later. It is shown in 1.

実施の形態2
上述の実施の形態1においては、半透過性導電膜とこれを用いた半透過性画素電極としてAl−N系合金膜の単層膜を用いた例を示した。従来の透過型あるいは半透過型液晶表示装置の透過性画素電極として用いられている酸化インジウム(In)系や酸化すず(SnO)系及び酸化亜鉛(ZnO)系の酸化物透明性導電膜の比抵抗値は高くても1000μΩcm以下である。
Embodiment 2
In Embodiment 1 described above, an example in which a single-layer film of an Al—N alloy film is used as the semi-transmissive conductive film and the semi-transmissive pixel electrode using the conductive film is shown. Indium oxide (In 2 O 3 ) -based, tin oxide (SnO 2 ) -based and zinc oxide (ZnO) -based oxide transparency used as transparent pixel electrodes in conventional transmissive or transflective liquid crystal display devices The specific resistance value of the conductive film is at most 1000 μΩcm.

比較的小型サイズの液晶表示装置の画素電極として用いる場合には実施の形態1に示した、比抵抗値が数Ωcm以下のAl−N系合金膜の単層膜を用いることが可能である。しかしながら、比較的大型サイズのディスプレイ(画素数による画素面積とも関係するが概ね20インチ以上)の画素電極として用いる場合には、その比抵抗値が上記の従来酸化物透明性導電膜と同等の1000μΩcm以下であることがより好ましい。Al−N系合金膜の単層膜でこのような大型サイズに対応する場合、後述する表1の実施例1をみると分かるように、N組成比が40mol%前後に限定されてしまうことになる。本実施の形態2は、Al−N系半透過性導電膜の比抵抗値を、従来の酸化物透明性導電膜と同等もしくはそれ以下にするための構成例を示すものである。   When used as a pixel electrode of a relatively small size liquid crystal display device, it is possible to use the single layer film of the Al—N alloy film having a specific resistance value of several Ωcm or less as shown in the first embodiment. However, when it is used as a pixel electrode of a relatively large size display (which is related to the pixel area depending on the number of pixels but is approximately 20 inches or more), the specific resistance value is 1000 μΩcm, which is equivalent to that of the conventional oxide transparent conductive film. The following is more preferable. When a single layer film of an Al—N alloy film corresponds to such a large size, as can be seen from Example 1 of Table 1 described later, the N composition ratio is limited to around 40 mol%. Become. The second embodiment shows a configuration example for making the specific resistance value of the Al—N semitransparent conductive film equal to or less than that of a conventional oxide transparent conductive film.

本実施の形態2は、画素電極18の半透過性導電膜が積層膜で構成されている点が実施の形態1とは異なり、他の構成は実施の形態1と同じである。したがって、重複する説明は、適宜省略又は簡略化する。まず、図10、11を参照して、本実施の形態2にかかるTFTアレイ基板100について説明する。図10は、本実施の形態2にかかるTFTアレイ基板100の断面図である。なお、TFTアレイ基板100の平面図は、図2と同様である。図10は、図2のA−A'線、B−B'線、及びC−C'線での構成を示す断面図である。なお、図10では、左から順に、ゲート端子部、ソース端子部、及び画素105の構成を示している。図11は、画素電極18の半透過性導電膜の構成を示す断面図である。   The second embodiment is different from the first embodiment in that the translucent conductive film of the pixel electrode 18 is formed of a laminated film, and the other configuration is the same as that of the first embodiment. Therefore, the overlapping description is omitted or simplified as appropriate. First, the TFT array substrate 100 according to the second exemplary embodiment will be described with reference to FIGS. FIG. 10 is a cross-sectional view of the TFT array substrate 100 according to the second exemplary embodiment. The plan view of the TFT array substrate 100 is the same as FIG. FIG. 10 is a cross-sectional view illustrating a configuration taken along line AA ′, line BB ′, and line CC ′ of FIG. Note that FIG. 10 illustrates the configuration of the gate terminal portion, the source terminal portion, and the pixel 105 in order from the left. FIG. 11 is a cross-sectional view showing the configuration of the semi-transmissive conductive film of the pixel electrode 18.

図10、11に示されるように、画素電極18は、窒素含有膜と金属膜とを交互に積層した積層膜である半透過性膜によって形成される。具体的には、画素電極18は、窒素含有膜18a、金属薄膜18b、窒素含有膜18cが順次積層された3層構造を有する。すなわち、3層構造の半透過性導電膜によって画素電極18は形成される。   As shown in FIGS. 10 and 11, the pixel electrode 18 is formed of a semi-permeable film that is a laminated film in which nitrogen-containing films and metal films are alternately laminated. Specifically, the pixel electrode 18 has a three-layer structure in which a nitrogen-containing film 18a, a metal thin film 18b, and a nitrogen-containing film 18c are sequentially stacked. That is, the pixel electrode 18 is formed by a semi-transparent conductive film having a three-layer structure.

下層と上層の窒素含有膜18a、18cは、互いに略同一の組成及び膜厚を有する。もちろん、これに限らず、窒素含有膜18a、18cは、互いに異なる組成及び膜厚を有してもよい。また、窒素含有膜18a、18cとしては、実施の形態1で示したものを適宜用いることができる。すなわち、実施の形態1における半透過性導電膜の変形例1で示された範囲内の半透過性導電膜を用いることができる。   The lower and upper nitrogen-containing films 18a and 18c have substantially the same composition and thickness. Of course, not limited to this, the nitrogen-containing films 18a and 18c may have different compositions and film thicknesses. As the nitrogen-containing films 18a and 18c, those shown in Embodiment 1 can be used as appropriate. That is, a semi-transmissive conductive film within the range shown in the first modification of the semi-transmissive conductive film in Embodiment 1 can be used.

中間層の金属薄膜18bは、窒素含有膜18a、18cよりも膜厚が薄くなっている。金属薄膜18bは、Al又はAlを主成分とする合金のいずれかの金属膜である。また、金属薄膜18bは、比抵抗値の低減に寄与するものであってNを含んでいても含んでいなくてもよい。ただし、窒素含有膜18a、18cよりも少なくとも比抵抗が小さい膜を用いる。   The intermediate metal thin film 18b is thinner than the nitrogen-containing films 18a and 18c. The metal thin film 18b is a metal film of either Al or an alloy containing Al as a main component. Moreover, the metal thin film 18b contributes to the reduction of the specific resistance value, and may or may not contain N. However, a film having a specific resistance at least smaller than that of the nitrogen-containing films 18a and 18c is used.

本実施の形態2によっても、実施の形態1と同様の効果を奏することができる。また、本実施の形態2にかかる半透過性導電膜は、中間層として金属薄膜18bを形成している。このため、実施の形態1の半透過性導電膜と比較して、比抵抗値を低減させることができる。   According to the second embodiment, the same effects as those of the first embodiment can be obtained. In addition, in the semi-transmissive conductive film according to the second embodiment, the metal thin film 18b is formed as an intermediate layer. For this reason, the specific resistance value can be reduced as compared with the semi-transmissive conductive film of the first embodiment.

次に、上記のTFTアレイ基板100の製造方法について説明する。まず、実施の形態1と同様、図4のD工程までを行う。すなわち、画素電極18となる半透過性導電性膜の成膜前まで実施の形態1と同様に行う。   Next, a method for manufacturing the TFT array substrate 100 will be described. First, as in the first embodiment, the process up to step D in FIG. 4 is performed. In other words, the process is performed in the same manner as in the first embodiment until the semi-transmissive conductive film to be the pixel electrode 18 is formed.

そして、層間絶縁膜14上に、窒素含有膜と金属膜を交互に積層する。具体的には、層間絶縁膜14上に、窒素含有膜18a、金属薄膜18b、及び窒素含有膜18cを順次成膜し、3層の積層膜を形成する。窒素含有膜18a、18cとしては、AlにNを添加したAl−N合金膜を成膜する。また、実施の形態1の半透過性導電膜と同様、窒素含有膜18a、18cは、Ar又はKrの不活性ガスに少なくとも窒素を含むガスを添加した混合ガスを用いたスパッタリング法により成膜される。金属薄膜18bとしては、Alの金属薄膜を成膜する。   Then, nitrogen-containing films and metal films are alternately stacked on the interlayer insulating film 14. Specifically, a nitrogen-containing film 18a, a metal thin film 18b, and a nitrogen-containing film 18c are sequentially formed on the interlayer insulating film 14 to form a three-layered film. As the nitrogen-containing films 18a and 18c, an Al—N alloy film in which N is added to Al is formed. Similarly to the semipermeable conductive film of the first embodiment, the nitrogen-containing films 18a and 18c are formed by a sputtering method using a mixed gas obtained by adding a gas containing at least nitrogen to an inert gas of Ar or Kr. The An Al metal thin film is formed as the metal thin film 18b.

この後に、第5回目の写真製版工程及びエッチングにより、窒素含有膜18a、金属薄膜18b、及び窒素含有膜18cをパターニングする。これにより、画素電極18、ゲート端子パッド19、及びソース端子パッド20を形成する。なお、本実施の形態2においても実施の形態1と同様に、画素電極18の下層のゲート絶縁膜6と層間絶縁膜14とを除去した構造としてもよい。   Thereafter, the nitrogen-containing film 18a, the metal thin film 18b, and the nitrogen-containing film 18c are patterned by the fifth photolithography process and etching. Thereby, the pixel electrode 18, the gate terminal pad 19, and the source terminal pad 20 are formed. Note that the second embodiment may have a structure in which the gate insulating film 6 and the interlayer insulating film 14 under the pixel electrode 18 are removed as in the first embodiment.

好適な実施例として、公知のArガスにNガスを混合したガスを用いた反応性スパッタリング法により窒素含有膜18aとしてAl−45mol%N合金膜を10nmの厚さに成膜する。ターゲットとしては、Alターゲットを用いる。また、DCマグネトロンスパッタリング装置を用いてスパッタリングを行う。 As a preferable embodiment, the formation of the Al-45 mol% N alloy film as the nitrogen-containing layer 18a by reactive sputtering using a mixed gas of N 2 gas to the known Ar gas to a thickness of 10 nm. An Al target is used as the target. Further, sputtering is performed using a DC magnetron sputtering apparatus.

次に、Arガスのみを用いたスパッタリング法により金属薄膜18bとしてAl金属薄膜を厚さ5nmに成膜する。さらに連続して、再びArガスにNガスを混合させたガスを用い反応性スパッタリング法により窒素含有膜18cとしてAl−45mol%N合金膜を10nmの厚さに成膜する。 Next, an Al metal thin film having a thickness of 5 nm is formed as the metal thin film 18b by sputtering using only Ar gas. Further successively, the formation of the Al-45 mol% N alloy film to a thickness of 10nm as a nitrogen-containing layer 18c by a reactive sputtering method using a gas obtained by mixing N 2 gas into the Ar gas again.

これにより、半透過性導電膜として総膜厚25nmの3層積層膜が形成される。次に、第5回目の写真製版工程で半透過性導電膜上にフォトレジストパターンを形成する。そして、公知のリン酸+硝酸+酢酸系からなる薬液を用いて半透過性導電膜をウエットエッチングし、フォトレジストパターンを除去する。これにより、画素電極18、ゲート端子パッド19、及びソース端子パッド20を形成する。その後、基板を大気中で、約300℃で30分間程度保持して熱処理を行って、本実施の形態2にかかるTFTアレイ基板100を完成させる。   Thereby, a three-layer laminated film having a total film thickness of 25 nm is formed as a semi-transmissive conductive film. Next, a photoresist pattern is formed on the semi-transmissive conductive film in the fifth photolithography process. Then, the semi-transparent conductive film is wet-etched using a known chemical solution of phosphoric acid + nitric acid + acetic acid to remove the photoresist pattern. Thereby, the pixel electrode 18, the gate terminal pad 19, and the source terminal pad 20 are formed. Thereafter, the substrate is held in the atmosphere at about 300 ° C. for about 30 minutes to perform heat treatment, and the TFT array substrate 100 according to the second embodiment is completed.

本実施の形態2で適用した3層積層の半透過性導電膜は、図12に示されるような特性を有する。図12は、本実施の形態2における半透過性導電膜の光の透過率と反射率の分光特性を示すグラフである。図12において縦軸は透過率又は反射率(%)、横軸は光の波長(nm)を示す。また、膜厚は、好適な実施例として説明した膜厚と同様、上層及び下層のAl−45mol%N合金膜をそれぞれ10nm、中間層のAl金属薄膜を5nmとする。   The three-layer laminated semi-transparent conductive film applied in the second embodiment has characteristics as shown in FIG. FIG. 12 is a graph showing spectral characteristics of light transmittance and reflectance of the semi-transmissive conductive film according to the second embodiment. In FIG. 12, the vertical axis represents transmittance or reflectance (%), and the horizontal axis represents light wavelength (nm). The film thickness is 10 nm for the upper and lower Al-45 mol% N alloy films, and 5 nm for the Al metal thin film in the intermediate layer, similar to the film thickness described as the preferred embodiment.

図12に示されるように、半透過性導電膜としてのAl−45mol%N/Al/Al−45mol%N膜は、光の波長300〜800nmの範囲において、10〜20%程度の透過率を有する。また、Al−45mol%N/Al/Al−45mol%N膜は、光の波長300〜800nmの範囲において、30〜50%程度の反射率を有する。例えば、Al−45mol%N/Al/Al−45mol%N膜は、光の波長550nmにおいて、透過率が14.8%、反射率が46.3%である。このように、Al−45mol%N/Al/Al−45mol%N膜は、半透過性を有する。さらに、Al−45mol%N/Al/Al−45mol%N膜は、電気的比抵抗値が101μΩcmの導電性を有する。   As shown in FIG. 12, the Al-45 mol% N / Al / Al-45 mol% N film as the semi-transmissive conductive film has a transmittance of about 10 to 20% in the light wavelength range of 300 to 800 nm. Have. The Al-45 mol% N / Al / Al-45 mol% N film has a reflectance of about 30 to 50% in the light wavelength range of 300 to 800 nm. For example, an Al-45 mol% N / Al / Al-45 mol% N film has a transmittance of 14.8% and a reflectance of 46.3% at a light wavelength of 550 nm. Thus, the Al-45 mol% N / Al / Al-45 mol% N film has semi-transparency. Furthermore, the Al-45 mol% N / Al / Al-45 mol% N film has a conductivity with an electrical specific resistance value of 101 μΩcm.

このように、本実施の形態2にかかる半透過性導電膜によれば、中間層として金属薄膜18bを形成することにより、実施の形態1と比較して、比抵抗値を下げることができる。   As described above, according to the translucent conductive film according to the second embodiment, the specific resistance value can be lowered by forming the metal thin film 18b as the intermediate layer as compared with the first embodiment.

また、Al系金属薄膜を中間層として挟む積層構造は、ターゲットを替えることなく、成膜ガスを切り替えることで成膜できる。このため、容易に半透過性導電膜を形成することができる。さらに、半透過性導電膜は公知のリン酸+硝酸+酢酸系からなる薬液を用いて一括でエッチング可能である為、単層膜と比較して工程を増やすことなく生産することができる。   In addition, a laminated structure in which an Al-based metal thin film is sandwiched as an intermediate layer can be formed by switching the film forming gas without changing the target. For this reason, a semipermeable conductive film can be easily formed. Furthermore, since the semi-permeable conductive film can be etched in a batch using a known chemical solution of phosphoric acid + nitric acid + acetic acid, it can be produced without increasing the number of processes compared to a single layer film.

半透過性導電膜の変形例2
上記の実施例では、半透過性導電膜としてAl−45mol%N/Al/Al−45mol%N膜を用いたがこれに限らない。光学特性(透過率、反射率)及び電気特性(比抵抗値)を満たす範囲内で任意の膜を用いることが可能である。
Modification 2 of semi-permeable conductive film
In the above embodiment, an Al-45 mol% N / Al / Al-45 mol% N film is used as the semi-transmissive conductive film, but the present invention is not limited to this. Any film can be used as long as it satisfies the optical characteristics (transmittance, reflectance) and electrical characteristics (specific resistance value).

表1は、それぞれのAl−N合金膜のN組成比及び膜厚における光学特性(透過率及び反射率)及び電気特性(比抵抗値)を示した表である。表1の実施例1は、実施の形態1に好適に用いることができる半透過性導電膜(単層膜)の一例を示す。表1の実施例2は、本実施の形態2に好適に用いることができる半透過性導電膜(3層積層膜)の一例を示す。また、比較例としては、Al−50mol%N合金膜(単層膜)を示す。   Table 1 is a table showing optical characteristics (transmittance and reflectance) and electrical characteristics (specific resistance values) at the N composition ratio and film thickness of each Al—N alloy film. Example 1 in Table 1 shows an example of a semi-transparent conductive film (single layer film) that can be suitably used in Embodiment 1. Example 2 in Table 1 shows an example of a semi-transmissive conductive film (three-layer laminated film) that can be suitably used in the second embodiment. As a comparative example, an Al-50 mol% N alloy film (single layer film) is shown.

Figure 0005436926
Figure 0005436926

ここで、実施例1、2の半透過性導電膜について比較する。実施例1としては、膜厚25nmの単層のAl−45mol%N合金膜を用いる。そして、本実施の形態2としては、膜厚10nmのAl−45mol%N合金膜、膜厚5nmのAl金属薄膜、膜厚10nmのAl−45mol%N合金膜が順次積層された積層膜を用いる。すなわち、全膜厚は、いずれの半透過性導電膜においても25nmである。また、N組成比は、いずれのAl−N合金膜においても45mol%である。   Here, the semi-transmissive conductive films of Examples 1 and 2 will be compared. As Example 1, a single-layer Al-45 mol% N alloy film having a film thickness of 25 nm is used. In the second embodiment, a laminated film in which an Al-45 mol% N alloy film having a thickness of 10 nm, an Al metal thin film having a thickness of 5 nm, and an Al-45 mol% N alloy film having a thickness of 10 nm are sequentially laminated is used. . That is, the total film thickness is 25 nm in any semi-transmissive conductive film. The N composition ratio is 45 mol% in any Al—N alloy film.

まず、波長550nmにおける透過率と反射率について比較する。透過率は、実施例1では24.5%となり、実施例2では14.8%となる。反射率は、実施例1では37.4%となり、実施例2では46.3%となる。このように、全膜厚が25nmと同じであっても、実施例2ではその中間層として5nm厚のAl金属薄膜を挟んであるので、反射率が増加し、その分透過率が低減する。   First, the transmittance and reflectance at a wavelength of 550 nm will be compared. The transmittance is 24.5% in Example 1, and 14.8% in Example 2. The reflectance is 37.4% in the first embodiment and 46.3% in the second embodiment. Thus, even if the total film thickness is the same as 25 nm, in Example 2, since the Al metal thin film having a thickness of 5 nm is sandwiched as the intermediate layer, the reflectance increases, and the transmittance decreases accordingly.

次に、導電性について比較する。電気的比抵抗値は、実施例1では2780μΩcmとなり、実施例2では101μΩcmとなる。すなわち、実施例1と比較して、実施例2では電気的比抵抗値を大幅に低減させることができる。すなわち、Al−N合金膜と低抵抗Al合金膜との積層構造とすることによって、単層のAl−N合金膜に比べて比抵抗値を大幅に低減する。換言すると、実施例1と比較して実施例2では、導電性を大幅に向上させることができる。なお、比較例に示されたAl−50%N合金膜は、いずれの膜厚についても導電性不良が生じる。   Next, the conductivity will be compared. The electrical specific resistance value is 2780 μΩcm in Example 1 and 101 μΩcm in Example 2. That is, compared with Example 1, in Example 2, an electrical specific resistance value can be reduced significantly. In other words, the specific resistance value is greatly reduced by using a laminated structure of an Al—N alloy film and a low resistance Al alloy film as compared with a single layer Al—N alloy film. In other words, the conductivity can be significantly improved in the second embodiment compared to the first embodiment. Note that the Al-50% N alloy film shown in the comparative example has poor conductivity for any film thickness.

このように、半透過性導電膜を実施例2のようなAl−N合金膜の間に、中間層としてAl金属薄膜を挟む積層構造とすれば、各層の膜厚、特に中間層としてのAl金属薄膜の膜厚を調整することによって、光の透過特性と反射特性を任意に変化させることができるとともに、比抵抗値を大幅に低減することができるという利点がある。   Thus, if the semi-transmissive conductive film has a laminated structure in which the Al metal thin film is sandwiched between the Al—N alloy films as in Example 2, the film thickness of each layer, particularly the Al layer as the intermediate layer. By adjusting the thickness of the metal thin film, there is an advantage that the light transmission characteristic and the reflection characteristic can be arbitrarily changed and the specific resistance value can be greatly reduced.

なお、中間層としてのAl金属薄膜が厚くなると、透過率が低下してしまうので、Al金属薄膜の厚さは、10nm未満であることが好ましい。また、表1に示されるように、Al−N合金膜のN組成比が高くなれば、Al金属薄膜の厚さを10nmとしても5%以上の透過率を有する。例えば、N組成比が45mol%の場合、Al金属薄膜の厚さを10nmとしても6.5%の透過率を有する。このため、N組成比を高くすれば、Al金属薄膜の厚さを10nmとしても画素電極18として用いることができる。また、実施の形態1で説明したように、総膜厚は、少なくとも10nm以上、より好ましくは20nm以上とする。   In addition, since the transmittance | permeability will fall when the Al metal thin film as an intermediate | middle layer becomes thick, it is preferable that the thickness of an Al metal thin film is less than 10 nm. Further, as shown in Table 1, when the N composition ratio of the Al—N alloy film is increased, the Al metal thin film has a transmittance of 5% or more even when the thickness of the Al metal thin film is 10 nm. For example, when the N composition ratio is 45 mol%, the transmittance is 6.5% even when the thickness of the Al metal thin film is 10 nm. For this reason, if the N composition ratio is increased, the pixel electrode 18 can be used even if the thickness of the Al metal thin film is 10 nm. Further, as described in Embodiment 1, the total film thickness is at least 10 nm or more, more preferably 20 nm or more.

本実施の形態2では、好適な実施例として、画素電極18となる半透過性導電膜を、Al−45mol%N合金膜/Al金属薄膜/Al−45mol%N合金膜の3層積層膜とした。そして、各層の膜厚を10nm/5nm/10nmの総厚25nmとした。これに限らず、表1の実施例2に示した他の半透過性導電膜を用いてもよい。   In the second embodiment, as a preferred example, a semi-transmissive conductive film to be the pixel electrode 18 is formed of a three-layer laminated film of Al-45 mol% N alloy film / Al metal thin film / Al-45 mol% N alloy film. did. The thickness of each layer was 10 nm / 5 nm / 10 nm, with a total thickness of 25 nm. Not limited to this, other semi-transparent conductive films shown in Example 2 of Table 1 may be used.

もちろん、表1に示した場合に限定されることなく、任意のAl系合金膜と、これらAl系合金膜にNを含有させたAl−N系合金膜とをベースにして、所望の光学特性、電気特性が得られる範囲で任意に組み合わせて適用することが可能である。すなわち、金属薄膜18bとしてAlを主成分とする合金膜を用い、窒素含有膜18a、18cとしてAlを主成分とする合金膜にNを含有させた合金膜を用いてもよい。この場合でも、Al系合金膜(Al系金属薄膜)の厚さは、10nm未満であることが好ましい。そして、総膜厚は、少なくとも10nm以上、より好ましくは20nm以上とする。   Of course, it is not limited to the case shown in Table 1, and based on an arbitrary Al-based alloy film and an Al-N-based alloy film in which N is contained in these Al-based alloy films, desired optical characteristics are obtained. The present invention can be applied in any combination as long as electrical characteristics can be obtained. That is, an alloy film containing Al as a main component may be used as the metal thin film 18b, and an alloy film containing N in an alloy film containing Al as a main component may be used as the nitrogen-containing films 18a and 18c. Even in this case, the thickness of the Al-based alloy film (Al-based metal thin film) is preferably less than 10 nm. The total film thickness is at least 10 nm or more, more preferably 20 nm or more.

また、3層積層膜に限定されることなく、例えば図13に示すような5層積層膜としてもよい。図13は、画素電極18の半透過性導電膜の他の構成を示す断面図である。   Further, the present invention is not limited to the three-layer laminated film, and for example, a five-layer laminated film as shown in FIG. 13 may be used. FIG. 13 is a cross-sectional view showing another configuration of the semi-transmissive conductive film of the pixel electrode 18.

図13においては、画素電極18は、窒素含有膜18a、金属薄膜18b、窒素含有膜18c、金属薄膜18d、窒素含有膜18eが順次積層される5層積層膜から形成される。すなわち、5層の半透過性導電膜によって画素電極18が形成される。なお、窒素含有膜18a、18c、18eにおいて、組成及び膜厚は略同一である。また、金属薄膜18b、18dにおいて、組成及び膜厚は略同一である。もちろん、窒素含有膜18a、18c、18eは、互いに組成及び膜厚が異なってもよい。同様に、金属薄膜18b、18dは、互いに組成及び膜厚が異なってもよい。また、このとき、金属薄膜18b、18dの合計膜厚が10nm未満であることが好ましい。そして、半透過性導電膜を構成する5層の合計膜厚は少なくとも10nm以上、より好ましくは20nm以上とする。   In FIG. 13, the pixel electrode 18 is formed of a five-layer laminated film in which a nitrogen-containing film 18a, a metal thin film 18b, a nitrogen-containing film 18c, a metal thin film 18d, and a nitrogen-containing film 18e are sequentially laminated. That is, the pixel electrode 18 is formed by five layers of semi-transmissive conductive film. Note that the compositions and film thicknesses of the nitrogen-containing films 18a, 18c, and 18e are substantially the same. The metal thin films 18b and 18d have substantially the same composition and film thickness. Of course, the nitrogen-containing films 18a, 18c, and 18e may have different compositions and film thicknesses. Similarly, the metal thin films 18b and 18d may have different compositions and film thicknesses. At this time, the total thickness of the metal thin films 18b and 18d is preferably less than 10 nm. The total film thickness of the five layers constituting the semi-transmissive conductive film is at least 10 nm, more preferably 20 nm.

また、図11、図13では、半透過性導電膜の積層膜構造として、最下層と最上層をともにAl−N合金膜等の窒素含有膜としたがこれに限らない。例えば、最下層及び最上層のいずれか又は両方をAl系金属薄膜等の金属薄膜とした積層膜構造としてもよい。ただし、この場合、Al系金属薄膜の膜厚次第では、最下層または最上層からの光の反射特性が勝り、透過率が大幅に低下する場合がある。光の透過特性と反射特性とをバランスよく有する半透過性導電膜を得る場合には、図11、図13に示すように、金属薄膜を上下層から半透過性膜としての窒素含有膜で挟むような積層構造とすることがより好ましい。   In FIGS. 11 and 13, the lowermost layer and the uppermost layer are both nitrogen-containing films such as an Al—N alloy film in the laminated film structure of the semi-permeable conductive film, but the present invention is not limited to this. For example, a laminated film structure in which one or both of the lowermost layer and the uppermost layer are made of a metal thin film such as an Al-based metal thin film may be used. However, in this case, depending on the film thickness of the Al-based metal thin film, the reflection characteristics of light from the lowermost layer or the uppermost layer may be superior, and the transmittance may be significantly reduced. When obtaining a translucent conductive film having a good balance between light transmission characteristics and reflection characteristics, as shown in FIGS. 11 and 13, a metal thin film is sandwiched between upper and lower layers by a nitrogen-containing film as a semi-permeable film. Such a laminated structure is more preferable.

実施の形態3
本実施の形態3は、新たな層間絶縁膜として有機樹脂膜を設ける。なお、その他の構成等については実施の形態1と同様である。したがって、重複する説明は、適宜省略又は簡略化する。図14は本実施の形態3に係るTFTアレイ基板100の構成を示す平面図である。図15は、図14のA−A'線、B−B'線、C−C'線での構成を示す断面図である。ここで、A−A'線は画素105の構成を示しており、B−B'線はソース端子部の構成を示しており、C−C'線はゲート端子部の構成を示している。なお、図15では、左から順に、ゲート端子部、ソース端子部、及び画素105の構成を示している。
Embodiment 3
In the third embodiment, an organic resin film is provided as a new interlayer insulating film. Other configurations and the like are the same as those in the first embodiment. Therefore, the overlapping description is omitted or simplified as appropriate. FIG. 14 is a plan view showing the configuration of the TFT array substrate 100 according to the third embodiment. FIG. 15 is a cross-sectional view illustrating a configuration taken along line AA ′, line BB ′, and line CC ′ of FIG. Here, the AA ′ line indicates the configuration of the pixel 105, the BB ′ line indicates the configuration of the source terminal portion, and the CC ′ line indicates the configuration of the gate terminal portion. Note that FIG. 15 illustrates the structure of the gate terminal portion, the source terminal portion, and the pixel 105 in order from the left.

図15に示されるように、層間絶縁膜14上に、有機樹脂膜21が形成される。また、コンタクトホール15、16、17では、有機樹脂膜21も除去される。有機樹脂膜21には、凹凸形状22が形成される。凹凸形状22は、TFT108の部分を除いて、画素105の略全体に複数形成される。そして、画素電極18は、有機樹脂膜21の凹凸形状22上に形成される。このように、画素領域に凹凸形状22を形成することにより、反射光を散乱させることができる。   As shown in FIG. 15, an organic resin film 21 is formed on the interlayer insulating film 14. Further, the organic resin film 21 is also removed in the contact holes 15, 16, and 17. The organic resin film 21 has an uneven shape 22. A plurality of uneven shapes 22 are formed on substantially the entire pixel 105 except for the portion of the TFT 108. The pixel electrode 18 is formed on the concavo-convex shape 22 of the organic resin film 21. As described above, by forming the uneven shape 22 in the pixel region, the reflected light can be scattered.

本実施の形態3によっても、実施の形態1と同様の効果を奏することができる。また、本実施の形態3では、画素電極18の下層に設けられた有機樹脂膜21に凹凸を形成する。そして、画素電極18の表面を光散乱面とすることによって、反射光による画像表示の観察者には、鏡面反射による観察者自身の顔やその背景の外部像が写りにくくなる。これにより、高品質の反射画像表示をすることができるという利点がある。   According to the third embodiment, the same effect as in the first embodiment can be obtained. Further, in the third embodiment, irregularities are formed in the organic resin film 21 provided in the lower layer of the pixel electrode 18. By making the surface of the pixel electrode 18 a light scattering surface, it becomes difficult for an observer who displays an image by reflected light to see the observer's own face or an external image of the background due to specular reflection. Thereby, there is an advantage that a high-quality reflected image can be displayed.

次に、本実施の形態3にかかるTFTアレイ基板100の製造方法について説明する。まず、実施の形態1と同様、図4のC工程までを行う。そして、ソース電極9、ドレイン電極10、チャネル領域11、ソース配線12、及びソース端子13を覆うように、層間絶縁膜14及び有機樹脂膜21を順次成膜する。そして、第4回目の写真製版工程により、有機樹脂膜21をパターニングする。これにより、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16、及びソース端子部コンタクトホール17が形成される部分の有機樹脂膜21が除去される。同時に、有機樹脂膜21の表面に凹凸形状22が形成される。   Next, a manufacturing method of the TFT array substrate 100 according to the third embodiment will be described. First, similarly to the first embodiment, the processes up to step C in FIG. 4 are performed. Then, an interlayer insulating film 14 and an organic resin film 21 are sequentially formed so as to cover the source electrode 9, the drain electrode 10, the channel region 11, the source wiring 12, and the source terminal 13. Then, the organic resin film 21 is patterned by the fourth photolithography process. Thereby, the organic resin film 21 in the portion where the pixel drain contact hole 15, the gate terminal contact hole 16, and the source terminal contact hole 17 are formed is removed. At the same time, an uneven shape 22 is formed on the surface of the organic resin film 21.

そして、有機樹脂膜21をマスクとして、層間絶縁膜14及びゲート絶縁膜6をエッチングする。これにより、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16、及びソース端子部コンタクトホール17が形成される。   Then, using the organic resin film 21 as a mask, the interlayer insulating film 14 and the gate insulating film 6 are etched. Thereby, the pixel drain contact hole 15, the gate terminal part contact hole 16, and the source terminal part contact hole 17 are formed.

好適な実施例として、ここでは化学的気相成膜(CVD)法を用い、約300℃の基板加熱条件下で成膜を行う。そして、層間絶縁膜14として窒化シリコン(SiN)膜を100nmの厚さに成膜する。その後、有機樹脂膜21として感光性有機樹脂膜をスピン塗布法を用いて平均3.5μm前後の厚さに成膜する。なお、有機樹脂膜21の表面はほぼ平坦面となる。すなわち、下層に凹凸や段差があると厳密にいえば部分的に膜厚は異なっている。感光性有機樹脂膜としては、高い光透過性を有するアクリル系樹脂、例えばJSR社製のPC335等を好適に用いることができる。   As a preferred embodiment, a chemical vapor deposition (CVD) method is used here, and film formation is performed under a substrate heating condition of about 300 ° C. Then, a silicon nitride (SiN) film is formed as the interlayer insulating film 14 to a thickness of 100 nm. Thereafter, a photosensitive organic resin film is formed as the organic resin film 21 to an average thickness of about 3.5 μm using a spin coating method. Note that the surface of the organic resin film 21 is substantially flat. That is, if there are irregularities or steps in the lower layer, the film thickness is partially different strictly. As the photosensitive organic resin film, an acrylic resin having high light transmittance, such as PC335 manufactured by JSR Corporation, can be suitably used.

その後、写真製版工程により、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16、及びソース端子部コンタクトホール17を形成するためのフォトマスクパターンを用いて第1の露光を行う。次いで感光性有機樹脂膜の画素領域の表面に光散乱用の凹凸形状22を形成するためのフォトマスクを用いて第2の露光を行う。ここで第2の露光は、第1の露光の20%から40%程度の露光量とする。その後、有機アルカリ現像液を用いて感光性有機樹脂膜を現像する。これにより、感光性有機樹脂膜に、画素ドレインコンタクトホールパターン、ゲート端子部コンタクトホールパターン、及びソース端子部コンタクトホールパターンと、光散乱用の凹凸形状22とを同時に形成する。   Thereafter, a first exposure is performed using a photomask pattern for forming the pixel drain contact hole 15, the gate terminal portion contact hole 16, and the source terminal portion contact hole 17 by a photolithography process. Next, second exposure is performed using a photomask for forming the light scattering irregularities 22 on the surface of the pixel region of the photosensitive organic resin film. Here, the second exposure is an exposure amount of about 20% to 40% of the first exposure. Thereafter, the photosensitive organic resin film is developed using an organic alkali developer. As a result, the pixel drain contact hole pattern, the gate terminal portion contact hole pattern, the source terminal portion contact hole pattern, and the light scattering uneven shape 22 are simultaneously formed in the photosensitive organic resin film.

この凹凸形状22の深さや平面形状を変えることによって光の反射散乱特性を変化させることができる。したがって所望の散乱特性が得られるように凹凸形状22を任意に設計すればよい。実用的な散乱特性を得るためには、凹凸形状22の凹凸高さは概略0.05μmから1μmの範囲に設定することが好ましい。この凹凸形状22の高さは、第2の露光の露光量を調節することによって調整することが可能である。次に公知のフッ素系ガスを用いて、コンタクトホールパターンの下層のゲート絶縁膜6及び層間絶縁膜14をドライエッチングにより除去する。これにより、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16、及びソース端子部コンタクトホール17を形成する。   The reflection / scattering characteristics of light can be changed by changing the depth or the planar shape of the uneven shape 22. Therefore, the irregular shape 22 may be arbitrarily designed so as to obtain a desired scattering characteristic. In order to obtain practical scattering characteristics, the uneven height of the uneven shape 22 is preferably set in a range of approximately 0.05 μm to 1 μm. The height of the concavo-convex shape 22 can be adjusted by adjusting the exposure amount of the second exposure. Next, the gate insulating film 6 and the interlayer insulating film 14 under the contact hole pattern are removed by dry etching using a known fluorine-based gas. Thus, the pixel drain contact hole 15, the gate terminal portion contact hole 16, and the source terminal portion contact hole 17 are formed.

そして、実施の形態1で説明した図3のE工程と同様の工程により、画素電極18、ゲート端子パッド19、及びソース端子パッド20を形成する。その後、基板を大気中で約200℃で30分間保持して熱処理を行う。これにより、本実施の形態3にかかるTFTアレイ基板100を完成させる。   Then, the pixel electrode 18, the gate terminal pad 19, and the source terminal pad 20 are formed by the same process as the process E of FIG. 3 described in the first embodiment. Thereafter, heat treatment is performed by holding the substrate in the atmosphere at about 200 ° C. for 30 minutes. Thereby, the TFT array substrate 100 according to the third exemplary embodiment is completed.

本実施の形態3では、画素電極18の下層に設けられた有機樹脂膜21に凹凸を形成する。これにより、高品質の反射画像表示をすることができるという利点がある。また、本実施の形態3においては約200℃で熱処理を行ったが、これは使用する有機樹脂膜21の耐熱性によって変更してよい。有機樹脂膜21の耐熱性より高い温度で熱処理すると、有機樹脂膜21が変色し、透過率を低下させる原因となる。   In the third embodiment, irregularities are formed in the organic resin film 21 provided in the lower layer of the pixel electrode 18. Thereby, there is an advantage that a high-quality reflected image can be displayed. In the third embodiment, the heat treatment is performed at about 200 ° C., but this may be changed according to the heat resistance of the organic resin film 21 to be used. When the heat treatment is performed at a temperature higher than the heat resistance of the organic resin film 21, the organic resin film 21 is discolored and causes a decrease in transmittance.

また、図15においては、実施の形態1と同様、単層の半透過性導電膜から形成された画素電極18を図示したがこれに限らない。実施の形態2のように、複数の膜が積層された半透過性導電膜により画素電極18を形成してもよい。また、半透過性導電膜の組成や膜厚は、これらの実施の形態の変形例で示された範囲内の半透過性導電膜を用いることができる。   15 illustrates the pixel electrode 18 formed of a single-layer semi-transparent conductive film as in the first embodiment, the present invention is not limited to this. As in the second embodiment, the pixel electrode 18 may be formed using a semi-transmissive conductive film in which a plurality of films are stacked. Moreover, the semipermeable conductive film can be used as the composition and film thickness of the semipermeable conductive film within the ranges shown in the modified examples of these embodiments.

以上の実施の形態1〜3においては、半透過性導電膜としてAlにN元素を添加したAl−N合金膜について説明したが、これに限らない。N元素以外にもヒロック等の耐熱性向上や薬液に対する耐腐食性を向上させるために他の元素Mを添加したAl−M−N系合金であってもよい。この場合でもAl−M合金ターゲットを用いたAr+N混合ガス中での反応性スパッタリング法により、光透過性を有するAl−M−N合金膜を容易に成膜することが可能である。 In the above first to third embodiments, the Al—N alloy film in which N element is added to Al is described as the semi-permeable conductive film, but the present invention is not limited to this. In addition to the N element, an Al-MN-based alloy to which another element M is added in order to improve heat resistance such as hillocks and corrosion resistance against chemicals may be used. Even in this case, it is possible to easily form an Al—M—N alloy film having optical transparency by a reactive sputtering method in an Ar + N 2 mixed gas using an Al—M alloy target.

さらに、実施の形態1〜3においては、液晶を用いた液晶表示装置用のアクティブマトリックス型のTFTアレイ基板について説明したが、画素電極として用いた本発明の半透過性導電膜はこのデバイス用途に限定されることはない。例えば、一般的な半透過性膜、半透過板、及びハーフミラーとして他のデバイスにも好適に用いることが可能である。特に、電気的導電性が求められる用途に関してはより好適に用いることが可能である。   Further, in the first to third embodiments, an active matrix TFT array substrate for a liquid crystal display device using a liquid crystal has been described. However, the translucent conductive film of the present invention used as a pixel electrode is suitable for this device application. There is no limit. For example, it can be suitably used for other devices as a general semipermeable membrane, a semitransmissive plate, and a half mirror. In particular, it can be more suitably used for applications requiring electrical conductivity.

1 絶縁性基板、2 ゲート電極、3 ゲート配線、4 ゲート端子、
5 補助容量電極、6 ゲート絶縁膜、7半導体膜、8 オーミックコンタクト膜、
9 ソース電極、10 ドレイン電極、11 チャネル領域、12 ソース配線、
13 ソース端子、14 層間絶縁膜、15 画素ドレインコンタクトホール、
16 ゲート端子部コンタクトホール、17 ソース端子部コンタクトホール、
18 画素電極、18a 窒素含有膜、18b 金属薄膜、18c 窒素含有膜、
18d 金属薄膜、18e 窒素含有膜、19 ゲート端子パッド、
20 ソース端子パッド、21 有機樹脂膜、22 凹凸形状、
100 TFTアレイ基板、101 表示領域、102 額縁領域、
103 走査信号駆動回路、104 表示信号駆動回路、105 画素、
106 外部配線、107 外部配線、108 TFT、109 補助容量
1 Insulating substrate, 2 Gate electrode, 3 Gate wiring, 4 Gate terminal,
5 Auxiliary capacitance electrode, 6 Gate insulating film, 7 Semiconductor film, 8 Ohmic contact film,
9 source electrode, 10 drain electrode, 11 channel region, 12 source wiring,
13 source terminal, 14 interlayer insulating film, 15 pixel drain contact hole,
16 Gate terminal contact hole, 17 Source terminal contact hole,
18 pixel electrode, 18a nitrogen-containing film, 18b metal thin film, 18c nitrogen-containing film,
18d metal thin film, 18e nitrogen-containing film, 19 gate terminal pad,
20 source terminal pad, 21 organic resin film, 22 uneven shape,
100 TFT array substrate, 101 display area, 102 frame area,
103 scanning signal driving circuit, 104 display signal driving circuit, 105 pixels,
106 External wiring, 107 External wiring, 108 TFT, 109 Auxiliary capacitance

Claims (5)

光学特性として光の透過特性と反射特性とを有する半透過性膜であって、
アルミニウム又はアルミニウムを主成分とする合金のいずれかに少なくとも40mol%以上、50mol%未満の窒素を含む窒素含有膜と、
アルミニウム又はアルミニウムを主成分とする合金のいずれかの金属膜とを交互に積層した積層膜であり、
前記窒素含有膜は、300〜800nmの範囲において25nmの膜厚で20〜30%の透過率を有し、かつ、30〜40%程度の反射率を有する半透過性膜。
A semi-transmissive film having optical transmission characteristics and reflection characteristics as optical characteristics,
A nitrogen-containing film containing at least 40 mol% or more and less than 50 mol% nitrogen in either aluminum or an alloy containing aluminum as a main component ;
It is a laminated film in which aluminum or an aluminum-based alloy metal film is alternately laminated,
The nitrogen-containing film is a semi-transmissive film having a transmittance of 20 to 30% at a film thickness of 25 nm in the range of 300 to 800 nm and a reflectance of about 30 to 40% .
前記窒素含有膜の比抵抗値が250μΩcm以上であることを特徴とする請求項1に記載の半透過性膜。 The semipermeable membrane according to claim 1, wherein the nitrogen-containing membrane has a specific resistance value of 250 μΩcm or more. 前記窒素含有膜の比抵抗値が10Ωcm以下であることを特徴とする請求項1又は2に記載の半透過性膜。 The semipermeable membrane according to claim 1 or 2 , wherein a specific resistance value of the nitrogen-containing membrane is 10 Ωcm or less. 前記金属膜の膜厚が10nm未満であることを特徴とする請求項1〜3のいずれか1項に記載の半透過性膜。 The semipermeable membrane according to any one of claims 1 to 3, wherein the thickness of the metal film is less than 10 nm. 膜厚が10nm以上であることを特徴とする請求項1〜4のいずれか1項に記載の半透過性膜。 The semipermeable membrane according to any one of claims 1 to 4 , wherein the total film thickness is 10 nm or more.
JP2009116245A 2009-05-13 2009-05-13 Semi-permeable membrane Active JP5436926B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009116245A JP5436926B2 (en) 2009-05-13 2009-05-13 Semi-permeable membrane

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009116245A JP5436926B2 (en) 2009-05-13 2009-05-13 Semi-permeable membrane

Publications (2)

Publication Number Publication Date
JP2010266571A JP2010266571A (en) 2010-11-25
JP5436926B2 true JP5436926B2 (en) 2014-03-05

Family

ID=43363611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116245A Active JP5436926B2 (en) 2009-05-13 2009-05-13 Semi-permeable membrane

Country Status (1)

Country Link
JP (1) JP5436926B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0280352A (en) * 1988-09-14 1990-03-20 Central Glass Co Ltd Window glass for vehicle
JP2990719B2 (en) * 1990-01-11 1999-12-13 ぺんてる株式会社 Thermal head
JPH06103817A (en) * 1992-09-17 1994-04-15 Hitachi Ltd Conductive thin film
TWI282874B (en) * 2001-06-06 2007-06-21 Chi Mei Optoelectronics Corp Transflective liquid crystal display
JP4763568B2 (en) * 2006-10-05 2011-08-31 株式会社神戸製鋼所 Transistor substrate

Also Published As

Publication number Publication date
JP2010266571A (en) 2010-11-25

Similar Documents

Publication Publication Date Title
KR100698988B1 (en) Liquid crystal display device and method of manufacturing the same
US8159749B2 (en) Antireflection coating and display device
US8520173B2 (en) Display device
JP2009020199A (en) Display panel and method of manufacturing the same
KR101386577B1 (en) Liquid crystal display device having minimized area
JP2009111201A (en) Laminated conductive film, electro-optical display device and production method of the same
KR20060100872A (en) Transflective liquid crystal display panel and manufacturing method thereof
JP2004240268A (en) Liquid crystal display
JP2012027046A (en) Liquid crystal display device
JP4884864B2 (en) TFT array substrate, manufacturing method thereof, and display device using the same
JP2007004182A (en) Liquid crystal display
KR20080091324A (en) Transflective liquid crystal display device
JP4863758B2 (en) LCD display system
KR20110068563A (en) Liquid crystal display device
JP2009139853A (en) Liquid crystal display device
JP4764871B2 (en) Transflective liquid crystal display panel and manufacturing method thereof
JP4875702B2 (en) Transflective liquid crystal display device and manufacturing method thereof
JP2007226245A (en) Liquid crystal display
US20090091679A1 (en) Liquid crystal display
JPH1062816A (en) Electrode plate for liquid crystal display device
JP5436926B2 (en) Semi-permeable membrane
KR100719333B1 (en) A thin film transistor liquid crystal display device capable of displaying images in both reflective and transmissive modes and a method for manufacturing it
JP2003255399A (en) Liquid crystal display apparatus
JP2004109797A (en) Semitransmission type liquid crystal display
JP2008157997A (en) Liquid crystal device and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131211

R151 Written notification of patent or utility model registration

Ref document number: 5436926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250