JP2010171716A - 映像信号処理装置及び映像信号処理方法 - Google Patents
映像信号処理装置及び映像信号処理方法 Download PDFInfo
- Publication number
- JP2010171716A JP2010171716A JP2009012204A JP2009012204A JP2010171716A JP 2010171716 A JP2010171716 A JP 2010171716A JP 2009012204 A JP2009012204 A JP 2009012204A JP 2009012204 A JP2009012204 A JP 2009012204A JP 2010171716 A JP2010171716 A JP 2010171716A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- reference clock
- synchronization
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Synchronizing For Television (AREA)
Abstract
【課題】従来技術において、例えば基準クロックは27 MHz程度であり、分解能が低いため、厳密には閾値分離したポイントから入力信号のHSYNCを生成することができなかった。
【解決手段】本発明の映像信号処理装置は、映像信号から同期分離閾値を算出する閾値算出手段と、基準クロックを逓倍する逓倍手段と、前記逓倍されたクロックと前記同期分離閾値とを比較して同期信号を生成する同期信号生成手段と、基準クロックを分周する分周手段と、前記分周されたクロックと前記同期信号との位相差を比較して位相差信号を生成する位相比較手段と、前記位相差信号に基づいて基準クロックを調整する調整手段と、を有することを特徴とする。
【選択図】図4
【解決手段】本発明の映像信号処理装置は、映像信号から同期分離閾値を算出する閾値算出手段と、基準クロックを逓倍する逓倍手段と、前記逓倍されたクロックと前記同期分離閾値とを比較して同期信号を生成する同期信号生成手段と、基準クロックを分周する分周手段と、前記分周されたクロックと前記同期信号との位相差を比較して位相差信号を生成する位相比較手段と、前記位相差信号に基づいて基準クロックを調整する調整手段と、を有することを特徴とする。
【選択図】図4
Description
本発明は、映像信号処理装置及び映像信号処理方法に関し、特に映像信号に同期した基準クロックを生成する映像信号処理装置及び映像信号処理方法に関する。
映像表示装置は、カーナビゲーションシステムやテレビ放送受像機等において広く利用されており、映像信号を正確に表示することが求められている。高精度な画像表示のためには、映像信号のタイミングと、画像表示の基準となる基準クロックとが正確に同期している必要がある。
そこで、まず従来の映像信号処理方法における映像信号と基準クロックとの関係について説明する。映像信号と基準クロックとの同期を取るためにPLL回路が用いられる。図1は従来の基準クロック調整回路の一例である。本回路は、2信号間の位相差を比較して差信号を発生する位相比較器101、交流成分をカットするループフィルタ102、電圧制御発振器(VCO)103及び分周回路104により構成されている。
動作について簡単に説明すると、まず、位相比較器101が、外部から入力される基準信号である入力映像信号から分離した水平同期信号(HSYNC)と、VCOの自走発振で生成された信号を分周した位相比較用のHSYNCとの位相比較を行なう。次に、位相差成分をパルス状の位相差信号(PHD)として出力し、差信号をループフィルタ(積分回路/LPF)102を通して直流化(高周波成分を遮断)する。これを一定の自走周波数を有し、制御端子への電圧印加により発振周波数を可変可能なVCOに入力し、入力された制御電圧に基づいてVCOが発振周波数の調整を行なうことによって基準信号との調相動作を行なう。
なお、図1の回路においては、フィードバックループ内に1/Nの分周器104を入れているので、VCOの1/Nの周波数の信号を比較信号として位相比較器101に返すことになり、基準周波数のN倍の周波数で同期発振したVCO出力を取り出すことが可能となる。
次に、従来技術により、映像信号に同期した基準クロックを生成する方法について図2を用いて説明する。まず、映像信号201が同期分離閾値202と交差する点を基準として同期信号を生成する。ここで、映像信号201が同期分離閾値202と一致する時刻をt1とする。基準クロック203のパルスが時刻t1より遅れた時刻t2に立ち上がるとすると、映像信号から生成される同期信号(HSYNC)204は時刻t2に生成されることとなる。その結果、同期信号が生成されるべき時刻t1と実際に生成される時刻t2との間にギャップΔt(=t2−t1)が生じることになる。
次に、映像信号から生成したHSYNC204と、基準クロックを分周して生成した位相差比較用のHSYNC205との位相差から位相差(PHD)信号206を生成する。PHD信号206は、位相差に応じてHiまたはLowを出力し、その他の状態ではハイインピーダンス(Hi-Z)状態とする。さらに、位相差が生じている期間だけVCOによる制御を行なうことにより、映像信号に同期した基準クロックを生成する。
一方、基準同期信号の位相制御を行なう方法として、分周数を変化させる方法が報告されている(特許文献1)。図3は車載用テレビ受信装置の主要部の構成を示すブロック図である。分周回路311は、基準クロック信号を分周し基準水平同期信号316を出力する。位相差検出回路308は、水平同期信号306と基準水平同期信号316との位相ずれ方向を位相ずれ方向検出信号として出力し、かつ、位相ずれが所定範囲内であるかを位相一致検出信号として出力する。分周数制御回路313は、所定Nフィールド周期毎に位相ずれ方向検出信号を参照し、フィールド毎にNビットの分周数制御ビット列の各ビットを順に読み出し、そのビットが1であるフィールドのみ分周器の分周数を、参照結果を基に所定回数変化させる。これにより基準水平同期信号の細かい位相制御が可能となり、安定した映像を得ることができる。
しかしながら、従来技術において、例えば基準クロックは27 MHz程度であり、分解能が低いため、厳密には閾値分離したポイントから映像信号のHSYNCを生成することができなかった。そのため、位相差制御により同期した基準クロックを生成することができても本来の映像信号にマッチしたタイミングとはならない場合が多かった。その結果、最大で27 MHzの1クロック分である37nsの誤差を生じることになり、ジッタが生じる恐れがあった。
本発明では、位相差信号の生成精度を向上させることによって、映像信号に正確に同期した基準クロックを生成することを目的とする。
本発明の映像信号処理装置は、映像信号から同期分離閾値を算出する閾値算出手段と、基準クロックを逓倍する逓倍手段と、前記逓倍されたクロックと前記同期分離閾値とを比較して同期信号を生成する同期信号生成手段と、基準クロックを分周する分周手段と、前記分周されたクロックと前記同期信号との位相差を比較して位相差信号を生成する位相比較手段と、前記位相差信号に基づいて基準クロックを調整する調整手段と、を有することを特徴とする。
本発明の映像信号処理方法は、映像信号から同期分離閾値を算出するステップと、基準クロックを逓倍する逓倍ステップと、前記逓倍されたクロックと前記同期分離閾値とを比較して同期信号を生成する同期信号生成ステップと、基準クロックを分周する分周ステップと、前記分周されたクロックと前記同期信号との位相差を比較して位相差信号を生成する位相差信号生成ステップと、前記位相差信号に基づいて基準クロックを調整するステップと、を有することを特徴とする。
本発明の映像信号処理装置及び映像信号処理方法によれば、細かい精度で位相差信号を生成することができるので、より正確に基準クロックを映像信号に同期させることができる。
以下、図面を参照して、本発明に係る映像信号処理装置及び映像信号処理方法について説明する。ただし、本発明の技術的範囲はそれらの実施の形態には限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。
まず、本発明の映像信号処理装置について図面を用いて説明する。本発明の映像信号処理装置は、同期信号を生成するための基準クロックの周波数を逓倍するための逓倍手段を備えている点を特徴としている。図4は、本発明の映像信号処理装置の主要部の構成を示すブロック図である。クランプ手段1は、映像信号の振幅レベルを調整する。A/D変換手段2は、映像信号をデジタル信号に変換する。デジタルローパスフィルタ3は、映像信号から交流成分を除去する。閾値算出手段4は映像信号から同期信号を分離するための分離閾値を算出する。分離閾値は同期信号チップレベルとペデスタルレベルとの平均値から算出することができる。
閾値分離検出手段6及び7は、映像信号が分離閾値をまたぐ2点の値を算出する。算出方法について、図5を用いて具体的に説明する。図5は、本発明の映像信号処理装置の主要部の構成を示すブロックである。図5に示すように、まずサンプルクロック23の立ち上がりエッジで映像信号21が同期分離閾値22をまたぐ2点を決定する。例えば時刻taにおいて、映像信号は同期分離閾値より大きく、時刻tbにおいて、映像信号は同期分離閾値より小さくなっているとした場合、時刻ta、tbを求める。閾値分離検出手段6は、時刻taと、このときの映像信号の値を算出し、閾値分離検出手段7は、時刻tbと、このときの映像信号の値を算出する。図5より、映像信号から分離した同期信号はtaからtbの間に生成されることがわかる。
A/Bサンプル算出手段8は、同期信号を生成するタイミングを求めるための値A及びBを算出する。具体的には、図5において、時刻taにおける映像信号と同期分離閾値との差をAとし、時刻ta及びtbにおける映像信号の差をBとして算出する。同期信号を生成する時刻tcは、A、Bを用いて、以下の式
tc=ta+(tb−ta)×A/B
から算出することができる。
tc=ta+(tb−ta)×A/B
から算出することができる。
第2同期信号生成手段9は、映像信号が同期分離閾値をまたぐ時刻tcにおいて同期信号を生成する。具体的には図5に示すように、時刻tc近傍におけるクロックから同期信号を生成するが、本発明では4逓倍クロック25の立ち上がりエッジを基準として同期信号を生成している。因みに従来技術においては、基準クロック24の立ち上がりエッジから生成していた。ここで、基準クロックを一般的な27 MHzとすると、4逓倍クロックは108 MHzとなる。図5からわかるように、本来同期信号を設定すべき時刻tcには基準クロック24の立ち上がりエッジは存在せず、同期信号は時刻tbに生成されることとなる。一方、本発明においては、4逓倍クロック25の立ち上がりエッジは時刻tcの近傍に存在しているので、同期信号を本来生成すべき時刻tcにより近接したタイミングで生成することが可能となる。その結果、基準クロックの周波数を27 MHzとした場合の同期信号生成の最大の誤差が37 nsであるのに対して、4逓倍の108 MHzのクロックを用いた場合の最大の誤差を9 nsに縮小することができる。逓倍手段10は上記の4逓倍クロック25を生成している。本実施例においては、4逓倍の例を示したが、逓倍数nを4以外としてもよい。ただし、逓倍数を増加させると消費電力が増加するため、精度向上の観点から4逓倍程度が好ましい。
分周手段11は、基準クロックを分周したクロックを生成する。例えば、映像信号がNTSC信号である場合には分周数は1716となる。処理遅延手段12は、後述する位相差比較を行なう際に、同期信号を決定するための係数A,Bを算出する時間だけタイミングをずらすために分周したクロックを遅延させる。具体的には遅延時間は2クロックとすることができる。
位相比較手段13は、同期信号と分周した基準クロックとの位相差を比較して位相差(PHD)信号を生成する。具体的には、図5に示すように、同期信号26と分周した基準クロック27との位相差の差分をHiレベルとする位相差(PHD)信号28を生成する。
調整手段14は、上記の位相差信号に基づいて基準クロックの周波数を調整し、映像信号に同期させる。基準クロックは、A/D変換以降の全ての処理部において利用される。2分周手段15は基準クロックからサンプリングクロックを生成する。例えば基準クロックの周波数が27 MHzの場合は、サンプリングクロックの周波数は13.5 MHzとなる。
第1同期信号生成手段5は、閾値算出手段4で算出された分離閾値と映像信号のレベルとの比較を行なって、同期信号を生成する。
YC分離/RGBデコーダ16は、映像信号を輝度信号(Y)と色信号(C)とに分離し、RGB信号を生成する。キャプチャ17は映像情報を静止画または動画ファイルとして取り込み保存する。表示装置18は、キャプチャに保存された映像情報を表示画面に表示する。
次に、本発明の映像信号処理方法について、図4のブロック図を参照しながら、図6のフローチャートを用いて説明する。ます、ステップS101においてクランプ手段1が映像信号をクランプ処理して、同期信号チップレベルを算出する。次に、ステップS102において、A/D変換手段2が映像信号をデジタルデータに変換する。次にステップS103において、デジタルローパスフィルタ3がデジタル信号のノイズ除去を行なう。
さらに、ステップS104において、閾値算出手段4が映像信号の同期信号チップレベルとペデスタルレベルから同期分離閾値を算出する。次に、ステップS105において、閾値分離検出手段6及び7が、映像信号が分離閾値をまたぐ2点を算出する。具体的には、図5に示すようにサンプルクロック23の立ち上がりエッジにおいて、映像信号が分離閾値をまたぐ時刻ta、tbを算出する。次に、ステップS106において、A/Bサンプル算出手段8がA及びBの値を算出する。具体的には、図5に示すように、Aは時刻taにおける映像信号と分離閾値との差から求められ、Bは時刻taとtbにおける映像信号の差から求められる。
次に、ステップS107において、第2同期信号生成手段9が、映像信号から同期信号を生成する。このとき、映像信号と分離閾値とが一致する時刻tcを求めておき、tc近傍に存在する4逓倍クロック25の立ち上がりエッジから同期信号を生成する。4逓倍クロック25を利用しているため、従来のように基準クロック24を用いた場合に比べてより正確に同期した同期信号を生成することができる。さらに、ステップS108において、分周手段11が基準クロックを分周したクロックを生成する。分周数はNTSC信号の場合は1716とすることができる。
次に、ステップS109において、位相比較手段13が、同期信号26と基準クロックを分周した信号27との位相差を比較し、位相差(PHD)信号28を生成する。次に、ステップ110において、映像信号から生成した同期信号26の位相が、基準クロックを分周した信号27の位相に比べて遅いか否かが判定され、遅い場合にはステップS111において、PHD信号の極性が反転される。
次に、ステップS112において、調整手段が、上記の位相差信号に基づいて基準クロックを調整し、映像信号に同期させる。基準クロックは、A/D変換以降の全ての処理部において利用される。
また、ステップ113において第1同期信号生成手段5が同期信号を生成し、ステップS114において、YC分離/RGBデコーダ16が、映像信号を輝度信号(Y)と色信号(C)とに分離し、RGB信号を生成する。次に、ステップS115において、キャプチャ17が映像情報を静止画または動画ファイルとして取り込み保存する。さらに、ステップ116において、表示装置18が、キャプチャに保存された映像情報を表示画面に表示する。
以上説明したとおり、本発明においては、映像信号を基準クロックに同期させる際に、逓倍したクロックを用いているので精度よく同期させることができる。
上記の実施例においては、映像信号としてNTSC信号を用いた場合を示したが、PAL信号を用いることもできる。その場合は、分周手段の分周数を映像信号の種類によって可変とし、PAL信号に対しては、分周手段における分周数を1728としてもよい。
1 クランプ手段
2 A/D変換手段
3 デジタルローパスフィルタ
4 閾値算出手段
5 第1同期信号生成手段
6 閾値分離検出手段
7 閾値分離検出手段
8 A/Bサンプル算出手段
9 第2同期信号生成手段
10 逓倍手段
11 分周手段
12 処理遅延手段
13 位相比較手段
14 調整手段
15 2分周手段
16 YC分離/RGBデコーダ
17 キャプチャ
18 表示装置
2 A/D変換手段
3 デジタルローパスフィルタ
4 閾値算出手段
5 第1同期信号生成手段
6 閾値分離検出手段
7 閾値分離検出手段
8 A/Bサンプル算出手段
9 第2同期信号生成手段
10 逓倍手段
11 分周手段
12 処理遅延手段
13 位相比較手段
14 調整手段
15 2分周手段
16 YC分離/RGBデコーダ
17 キャプチャ
18 表示装置
Claims (3)
- 映像信号から同期分離閾値を算出する閾値算出手段と、
基準クロックを逓倍する逓倍手段と、
前記逓倍されたクロックと前記同期分離閾値とを比較して同期信号を生成する同期信号生成手段と、
基準クロックを分周する分周手段と、
前記分周されたクロックと前記同期信号との位相差を比較して位相差信号を生成する位相比較手段と、
前記位相差信号に基づいて基準クロックを調整する調整手段と、
を有することを特徴とする映像信号処理装置。 - 前記分周されたクロックを遅延させる処理遅延手段をさらに有する、請求項1に記載の映像信号処理装置。
- 映像信号から同期分離閾値を算出するステップと、
基準クロックを逓倍する逓倍ステップと、
前記逓倍されたクロックと前記同期分離閾値とを比較して同期信号を生成する同期信号生成ステップと、
基準クロックを分周する分周ステップと、
前記分周されたクロックと前記同期信号との位相差を比較して位相差信号を生成する位相差信号生成ステップと、
前記位相差信号に基づいて基準クロックを調整するステップと、
を有することを特徴とする映像信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009012204A JP2010171716A (ja) | 2009-01-22 | 2009-01-22 | 映像信号処理装置及び映像信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009012204A JP2010171716A (ja) | 2009-01-22 | 2009-01-22 | 映像信号処理装置及び映像信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010171716A true JP2010171716A (ja) | 2010-08-05 |
Family
ID=42703410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009012204A Withdrawn JP2010171716A (ja) | 2009-01-22 | 2009-01-22 | 映像信号処理装置及び映像信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010171716A (ja) |
-
2009
- 2009-01-22 JP JP2009012204A patent/JP2010171716A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7532250B2 (en) | Clock generation apparatus | |
KR101516849B1 (ko) | 수신 장치에서 출력 클럭 주파수를 보정하는 회로 | |
JP2008009259A (ja) | 画像表示装置及びクロック位相調整方法 | |
US20090128698A1 (en) | Audio synchronizer for digital television broadcast | |
JP4173998B2 (ja) | ジッタ・キャンセルの方法および装置 | |
CN109787620B (zh) | 一种基于数字分频器的校准频率的方法及装置 | |
CA2229765C (en) | Synchronize processing circuit | |
JP4769974B2 (ja) | 水平垂直同期信号生成回路 | |
JP2006339940A (ja) | Pll制御回路およびその制御方法 | |
JP2010171716A (ja) | 映像信号処理装置及び映像信号処理方法 | |
JP2003209768A (ja) | 映像信号処理装置及び方法 | |
US8385403B2 (en) | Digital broadcasting receiving unit and digital broadcasting system | |
JP2003198874A (ja) | システムクロック生成回路 | |
JP4972907B2 (ja) | ドットクロック再生回路 | |
JP3642953B2 (ja) | ヘッド分離型ccdカメラの同期調整方法 | |
JP2009177575A (ja) | 基準クロック信号生成装置 | |
JP2004112656A (ja) | 映像信号処理方法および回路 | |
KR100907100B1 (ko) | 영상 수평 동기신호에 대한 도트 클록신호 발생장치 | |
JPH09215005A (ja) | 標本化信号処理装置 | |
JP2007281550A (ja) | 高逓倍型pll回路 | |
JPH11109935A (ja) | Rgb信号変換方法及び装置 | |
JPH0530449A (ja) | クロツク発生方法およびその装置 | |
JP2000175069A (ja) | 歪み補正回路 | |
JP2003324349A (ja) | 信号発生装置 | |
JP2010219756A (ja) | 信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111220 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20130507 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |