JP2010165813A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010165813A JP2010165813A JP2009006281A JP2009006281A JP2010165813A JP 2010165813 A JP2010165813 A JP 2010165813A JP 2009006281 A JP2009006281 A JP 2009006281A JP 2009006281 A JP2009006281 A JP 2009006281A JP 2010165813 A JP2010165813 A JP 2010165813A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lower substrate
- sealing resin
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】装置構成の複雑化や製造効率の低下等を招くことなく、半導体素子を中心にした上下シンメトリな構成の半導体装置を容易かつ確実に実現できるようにする。
【解決手段】半導体素子2と、前記半導体素子2を上下から挟むように配された上側基板3および下側基板4と、前記上側基板3と前記下側基板4との間に充填されて前記半導体素子2を封止する封止樹脂5と、前記半導体素子2と前記下側基板4との間隔に相当する粒径を有し、少なくとも前記半導体素子2と前記下側基板4との間に介在する前記封止樹脂5に混入される第1の球状フィラー11とを備えて、半導体装置1を構成する。
【選択図】図2
【解決手段】半導体素子2と、前記半導体素子2を上下から挟むように配された上側基板3および下側基板4と、前記上側基板3と前記下側基板4との間に充填されて前記半導体素子2を封止する封止樹脂5と、前記半導体素子2と前記下側基板4との間隔に相当する粒径を有し、少なくとも前記半導体素子2と前記下側基板4との間に介在する前記封止樹脂5に混入される第1の球状フィラー11とを備えて、半導体装置1を構成する。
【選択図】図2
Description
本発明は、半導体装置およびその製造方法に関する。
近年、半導体装置については、高速化や大電力化等の進展に伴い、熱放散性の向上が望まれている。これに対応すべく、半導体装置の中には、二層の放熱板を備えて構成されたものがある。さらに詳しくは、半導体素子を上下から挟むように二層の放熱板となる上側基板および下側基板が配されているとともに、これらの間に充填された封止樹脂が当該半導体素子を封止するように構成されたものがある。このような構成の半導体装置は、上側基板および下側基板が放熱板として機能することで、熱放散性が良好でパッケージの大型化や薄型化に対応した信頼性の高いものとなる(例えば、特許文献1参照。)。
ところで、上述したような二層の放熱板に半導体素子がサンドイッチされた構成の半導体装置では、当該半導体素子が上下の基板間の略中央に位置していることが望ましい。半導体素子が略中央に位置しており、当該半導体素子を中心にして上下シンメトリ(対象)に構成されていれば、応力歪による特性変動を抑制し得る等の利点が得られるからである。
しかしながら、従来構成では、上下の基板と半導体素子との間には封止樹脂が介在しているため、当該半導体素子を中心にして上下シンメトリに構成することが必ずしも容易ではない。半導体素子に重力が作用すると、封止樹脂の流動性等に起因して、当該半導体素子の位置が確定せずに変動し得るからである。
これを回避するためには、封止樹脂とは別に、半導体素子と下側の基板との間に、当該半導体素子の支持柱等を形成することが考えられる。ただし、その場合には、封止樹脂の充填に加えて、支持柱等の形成が必要となってしまい、装置構成の複雑化や製造効率の低下等を招いてしまう。
しかしながら、従来構成では、上下の基板と半導体素子との間には封止樹脂が介在しているため、当該半導体素子を中心にして上下シンメトリに構成することが必ずしも容易ではない。半導体素子に重力が作用すると、封止樹脂の流動性等に起因して、当該半導体素子の位置が確定せずに変動し得るからである。
これを回避するためには、封止樹脂とは別に、半導体素子と下側の基板との間に、当該半導体素子の支持柱等を形成することが考えられる。ただし、その場合には、封止樹脂の充填に加えて、支持柱等の形成が必要となってしまい、装置構成の複雑化や製造効率の低下等を招いてしまう。
そこで、本発明は、装置構成の複雑化や製造効率の低下等を招くことなく、半導体素子を中心にした上下シンメトリな構成を容易かつ確実に実現することのできる半導体装置およびその製造方法を提供することを目的とする。
本発明は、上記目的を達成するために案出された半導体装置で、半導体素子と、前記半導体素子を上下から挟むように配された上側基板および下側基板と、前記上側基板と前記下側基板との間に充填されて前記半導体素子を封止する封止樹脂と、前記半導体素子と前記下側基板との間隔に相当する粒径を有し、少なくとも前記半導体素子と前記下側基板との間に介在する前記封止樹脂に混入される第1の球状フィラーとを備える。
上記構成の半導体装置では、半導体素子と下側基板との間に、封止樹脂に混入された第1の球状フィラーが並ぶように配される。したがって、半導体素子と下側基板との間は、その間隔の大きさが、第1の球状フィラーの粒径によって規定されることになる。つまり、封止樹脂の流動性等に影響されることなく、また半導体素子の支持柱等の形成を要することなく、半導体素子と下側基板との間隔が物理的に規定され、これにより当該下側基板に対する当該半導体素子の位置が確定することになる。
本発明によれば、半導体素子と下側基板との間隔が第1の球状フィラーの粒径によって物理的に規定されるので、例えば当該半導体素子に重力が作用した場合であっても、封止樹脂の流動性等に起因する当該半導体素子の位置変動が生じてしまうことがない。したがって、装置構成の複雑化や製造効率の低下等を招くことなく、半導体素子を中心にした上下シンメトリな構成の半導体装置を、容易かつ確実に実現することができる。
以下、図面に基づき本発明に係る半導体装置およびその製造方法について説明する。
[半導体装置の概略構成例]
先ず、半導体装置の概略構成を説明する。
図1は、本発明に係る半導体装置の概略構成例を示す側断面図である。
図1(a)に示すように、半導体装置1は、半導体素子2と、上側基板3および下側基板4と、封止樹脂5と、リードフレーム6と、を備えている。
半導体素子2は、半導体装置1のコアチップとなるもので、例えばシリコン(Si)基板を基材として構成されたものである。
上側基板3および下側基板4は、半導体素子2を上下から挟むように配されている。これら上側基板3および下側基板4は、半導体素子2と同等の物性を有する形成材料によって形成されていることが望ましい。具体的には、半導体素子2の基材と同等の物性を有するシリコン(Si)基板によって形成することが考えられる。または、ガリウムヒ素(GaAs)を形成材料とすることも考えられる。
封止樹脂5は、上側基板3と下側基板4との間に充填されて、半導体素子2を封止するものである。封止樹脂5としては、一般に電子部品封止用として用いられるエポキシ樹脂、ポリイミド樹脂等を主成分とする熱硬化性材料、または、ポリフェニレンスルファイド(PPS)等の結晶性高分子を主成分とする熱可塑性材料等を使用することが考えられる。
リードフレーム6は、半導体素子2と導通して、当該半導体素子2からの電気信号の取り出しを行うためのものである。この電気信号の取り出しのために、リードフレーム6は、例えば金属薄板によって形成されており、上側基板3と下側基板4との間から封止樹脂5による封止領域外に延出するように配されている。
なお、封止樹脂5による封止領域内において、半導体素子2とリードフレーム6との間は、例えば図1(b)に示すように、ボンディングワイヤ7によって導通が確保されている。ただし、例えば図1(c)に示すように、上側基板3または下側基板4に形成された配線層8と、当該配線層8とリードフレーム6とを接続するバンプ9とによって、導通が確保されていてもよい。
また、封止樹脂5による封止領域内には、例えば図1(d)に示すように、複数の半導体素子2が配設されていてもよい。
先ず、半導体装置の概略構成を説明する。
図1は、本発明に係る半導体装置の概略構成例を示す側断面図である。
図1(a)に示すように、半導体装置1は、半導体素子2と、上側基板3および下側基板4と、封止樹脂5と、リードフレーム6と、を備えている。
半導体素子2は、半導体装置1のコアチップとなるもので、例えばシリコン(Si)基板を基材として構成されたものである。
上側基板3および下側基板4は、半導体素子2を上下から挟むように配されている。これら上側基板3および下側基板4は、半導体素子2と同等の物性を有する形成材料によって形成されていることが望ましい。具体的には、半導体素子2の基材と同等の物性を有するシリコン(Si)基板によって形成することが考えられる。または、ガリウムヒ素(GaAs)を形成材料とすることも考えられる。
封止樹脂5は、上側基板3と下側基板4との間に充填されて、半導体素子2を封止するものである。封止樹脂5としては、一般に電子部品封止用として用いられるエポキシ樹脂、ポリイミド樹脂等を主成分とする熱硬化性材料、または、ポリフェニレンスルファイド(PPS)等の結晶性高分子を主成分とする熱可塑性材料等を使用することが考えられる。
リードフレーム6は、半導体素子2と導通して、当該半導体素子2からの電気信号の取り出しを行うためのものである。この電気信号の取り出しのために、リードフレーム6は、例えば金属薄板によって形成されており、上側基板3と下側基板4との間から封止樹脂5による封止領域外に延出するように配されている。
なお、封止樹脂5による封止領域内において、半導体素子2とリードフレーム6との間は、例えば図1(b)に示すように、ボンディングワイヤ7によって導通が確保されている。ただし、例えば図1(c)に示すように、上側基板3または下側基板4に形成された配線層8と、当該配線層8とリードフレーム6とを接続するバンプ9とによって、導通が確保されていてもよい。
また、封止樹脂5による封止領域内には、例えば図1(d)に示すように、複数の半導体素子2が配設されていてもよい。
[半導体装置の要部構成例]
続いて、半導体装置の要部構成を説明する。ここで説明する要部構成が、本発明に係る半導体装置の特徴点に相当する。
図2は、本発明に係る半導体装置の特徴的な構成例を示す説明図である。
続いて、半導体装置の要部構成を説明する。ここで説明する要部構成が、本発明に係る半導体装置の特徴点に相当する。
図2は、本発明に係る半導体装置の特徴的な構成例を示す説明図である。
図2(b)に示すように、上側基板3と下側基板4との間に充填されて半導体素子2を封止する封止樹脂5には、球状フィラー11,12が混入されている。
球状フィラー11,12は、封止樹脂5の形成材料に添加混入されて、その封止樹脂5に熱伝導性や寸法安定性等の特性を付与するものである。球状フィラー11,12の形成材料は、封止樹脂5に付与すべき特性に応じて、例えばシリカ(SiO2)といった公知のものを用いればよく、特に限定されるものではない。
ただし、封止樹脂5に混入される球状フィラー11,12の粒径については、以下に述べるようになっている。
球状フィラー11,12は、封止樹脂5の形成材料に添加混入されて、その封止樹脂5に熱伝導性や寸法安定性等の特性を付与するものである。球状フィラー11,12の形成材料は、封止樹脂5に付与すべき特性に応じて、例えばシリカ(SiO2)といった公知のものを用いればよく、特に限定されるものではない。
ただし、封止樹脂5に混入される球状フィラー11,12の粒径については、以下に述べるようになっている。
少なくとも半導体素子2と下側基板4との間に介在する封止樹脂5には、第1の球状フィラー11が混入される。すなわち、少なくとも半導体素子2の直下の領域部分には、第1の球状フィラー11が混入された封止樹脂5が配されるのである。
第1の球状フィラー11は、半導体素子2と下側基板4との間隔(設計値)に相当する粒径を有している。具体的には、例えばφ80〜120μm程度で均一な大きさの粒径を有している。
第1の球状フィラー11は、半導体素子2と下側基板4との間隔(設計値)に相当する粒径を有している。具体的には、例えばφ80〜120μm程度で均一な大きさの粒径を有している。
一方、半導体素子2と下側基板4との間以外に充填される封止樹脂5には、第2の球状フィラー12が混入される。すなわち、半導体素子2と上側基板3との間や当該半導体素子2の側方領域部分等には、第2の球状フィラー12が混入された封止樹脂5が配されるのである。
第2の球状フィラー12は、第1の球状フィラー11よりも小さい粒径を有している。具体的には、例えばφ3〜10μm程度で均一な大きさの粒径を有している。
第2の球状フィラー12は、第1の球状フィラー11よりも小さい粒径を有している。具体的には、例えばφ3〜10μm程度で均一な大きさの粒径を有している。
[半導体装置の製造方法]
次に、以上のような構成の半導体装置1の製造方法について説明する。
次に、以上のような構成の半導体装置1の製造方法について説明する。
図3は、本発明に係る半導体装置の製造方法の一具体例を示す流れ図である。図例は、上側基板3または下側基板4に配線層8がなく、半導体素子2とリードフレーム6との導通をボンディングワイヤ7によって確保する場合における製造手順を示している。
図例のように、半導体装置1の製造にあたっては、先ず、下側基板4を用意し(ステップ101、以下ステップを「S」と略す。)、その下側基板4の上面に第1の球状フィラー11が混入された封止樹脂5を配する(S102)。そして、第1の球状フィラー11が混入された封止樹脂5を配したら、その上に半導体素子2を配する(S103)。これにより、少なくとも半導体素子2と下側基板4との間には、第1の球状フィラー11が混入された封止樹脂5が介在することになる。
その後は、半導体素子2および第1の球状フィラー11が混入された封止樹脂5の周りを囲うようにリード接着剤21を配するとともに(S104)、そのリード接着剤21に重ねてリードフレーム6を配する(S105)。そして、ワイヤボンディングを行って、半導体素子2とリードフレーム6との間をボンディングワイヤ7で導通する(S106)。
ワイヤボンディング後は、半導体素子2やボンディングワイヤ7等の周りを囲うように形成された金型22を装着する(S107)。そして、金型22で囲われた内側領域に、第2の球状フィラー12が混入された封止樹脂5を充填する(S108)。これにより、半導体素子2やボンディングワイヤ7等は、第2の球状フィラー12が混入された封止樹脂5によって封止されることになる。
さらに、その後は、封止樹脂5に重ねて上側基板3を配する(S109)。そして、封止樹脂5を硬化させた後に金型22を取り外せば、上述した構成(例えば、図1(b)参照。)の半導体装置1が製造されることになる(S110)。
図例のように、半導体装置1の製造にあたっては、先ず、下側基板4を用意し(ステップ101、以下ステップを「S」と略す。)、その下側基板4の上面に第1の球状フィラー11が混入された封止樹脂5を配する(S102)。そして、第1の球状フィラー11が混入された封止樹脂5を配したら、その上に半導体素子2を配する(S103)。これにより、少なくとも半導体素子2と下側基板4との間には、第1の球状フィラー11が混入された封止樹脂5が介在することになる。
その後は、半導体素子2および第1の球状フィラー11が混入された封止樹脂5の周りを囲うようにリード接着剤21を配するとともに(S104)、そのリード接着剤21に重ねてリードフレーム6を配する(S105)。そして、ワイヤボンディングを行って、半導体素子2とリードフレーム6との間をボンディングワイヤ7で導通する(S106)。
ワイヤボンディング後は、半導体素子2やボンディングワイヤ7等の周りを囲うように形成された金型22を装着する(S107)。そして、金型22で囲われた内側領域に、第2の球状フィラー12が混入された封止樹脂5を充填する(S108)。これにより、半導体素子2やボンディングワイヤ7等は、第2の球状フィラー12が混入された封止樹脂5によって封止されることになる。
さらに、その後は、封止樹脂5に重ねて上側基板3を配する(S109)。そして、封止樹脂5を硬化させた後に金型22を取り外せば、上述した構成(例えば、図1(b)参照。)の半導体装置1が製造されることになる(S110)。
図4は、本発明に係る半導体装置の製造方法の他の具体例を示す流れ図である。図例は、上側基板3および下側基板4に配線層8があり、その配線層8を利用して半導体素子2とリードフレーム6との導通を確保する場合における製造手順を示している。
図例の場合にも、先ず、下側基板4を用意し(S201)、その下側基板4の上面に第1の球状フィラー11が混入された封止樹脂5を配する(S202)。そして、第1の球状フィラー11が混入された封止樹脂5を配したら、その上に半導体素子2を配する(S203)。これにより、少なくとも半導体素子2と下側基板4との間には、第1の球状フィラー11が混入された封止樹脂5が介在することになる。
その後は、半導体素子2および第1の球状フィラー11が混入された封止樹脂5の周囲における下側基板4上での配線層8の形成箇所にバンプ9を配するとともに(S204)、そのバンプ9に重ねてリードフレーム6を配する(S205)。そして、ワイヤボンディングを行って、半導体素子2とリードフレーム6との間をボンディングワイヤ7で導通する(S206)。
ワイヤボンディング後は、上側基板3における配線層8の形成箇所に対応するようにリードフレーム6に重ねてバンプ9を配するとともに(S207)、そのバンプ9に重ねて上側基板3を配する(S208)。そして、上側基板3と下側基板4との間、特に当該下側基板4上に配されている半導体素子2と上側基板3との間に、第2の球状フィラー12が混入された封止樹脂5を注入し充填する。これにより、半導体素子2やボンディングワイヤ7等は、第2の球状フィラー12が混入された封止樹脂5によって封止されることになる。
その後、封止樹脂5を硬化させれば、上述した構成(例えば、図1(c)参照。)の半導体装置1が製造されることになる(S209)。
図例の場合にも、先ず、下側基板4を用意し(S201)、その下側基板4の上面に第1の球状フィラー11が混入された封止樹脂5を配する(S202)。そして、第1の球状フィラー11が混入された封止樹脂5を配したら、その上に半導体素子2を配する(S203)。これにより、少なくとも半導体素子2と下側基板4との間には、第1の球状フィラー11が混入された封止樹脂5が介在することになる。
その後は、半導体素子2および第1の球状フィラー11が混入された封止樹脂5の周囲における下側基板4上での配線層8の形成箇所にバンプ9を配するとともに(S204)、そのバンプ9に重ねてリードフレーム6を配する(S205)。そして、ワイヤボンディングを行って、半導体素子2とリードフレーム6との間をボンディングワイヤ7で導通する(S206)。
ワイヤボンディング後は、上側基板3における配線層8の形成箇所に対応するようにリードフレーム6に重ねてバンプ9を配するとともに(S207)、そのバンプ9に重ねて上側基板3を配する(S208)。そして、上側基板3と下側基板4との間、特に当該下側基板4上に配されている半導体素子2と上側基板3との間に、第2の球状フィラー12が混入された封止樹脂5を注入し充填する。これにより、半導体素子2やボンディングワイヤ7等は、第2の球状フィラー12が混入された封止樹脂5によって封止されることになる。
その後、封止樹脂5を硬化させれば、上述した構成(例えば、図1(c)参照。)の半導体装置1が製造されることになる(S209)。
なお、上述した各製造方法において、金型22の形成材料や封止樹脂5の充填手法等については、公知技術を利用して行えばよいため、その説明を省略している。すなわち、特段の説明がない点については、公知技術を利用して行えばよく、その内容が特に限定されるものではない。
[半導体装置の特性]
次に、以上のような構成の半導体装置1の特性について説明する。
次に、以上のような構成の半導体装置1の特性について説明する。
上述した構成の半導体装置1は、図2(b)に示すように、半導体素子2と下側基板4との間に、封止樹脂5に混入された第1の球状フィラー11が並ぶように配される。第1の球状フィラー11は、球状に形成されており、均一な大きさの粒径を有している。したがって、このような第1の球状フィラー11が並ぶと、半導体素子2と下側基板4との間は、その間隔の大きさが、第1の球状フィラー11の粒径によって規定されることになる。つまり、第1の球状フィラー11のそれぞれの姿勢によらず、一列に並ぶ第1の球状フィラー11の粒径によって、半導体素子2と下側基板4との間隔が物理的に規定されるのである。ここで、物理的とは、第1の球状フィラー11が空間に位置を占めることによりという意である。
半導体素子2と下側基板4との間隔が物理的に規定されると、これにより当該下側基板4に対する当該半導体素子2の位置が確定することになる。具体的には、例えば、封止樹脂5が未硬化の段階で、半導体素子2に重力が作用しても、あるいは半導体素子2が上方側から押圧されても、第1の球状フィラー11の粒径より半導体素子2と下側基板4との間隔が小さくなることがない。しかも、そのために、半導体素子2と下側基板4との間に支持柱等を設ける必要がなく、第1の球状フィラー11が混入された封止樹脂5を配するだけでよい。つまり、封止樹脂5の流動性等に影響されることなく、また半導体素子2の支持柱等の形成を要することなく、下側基板4に対する半導体素子2の位置が確定するのである。
このように、下側基板4に対する半導体素子2の位置が物理的に確定すると、封止樹脂5の流動性等に起因する当該半導体素子2の位置変動が生じてしまうことがない。したがって、下側基板4に対する上側基板3の位置さえ管理すれば、図2(a)に示すように、半導体素子2を当該上側基板3と当該下側基板4との間の略中央に位置させることが容易に実現可能となる(図中矢印A参照)。つまり、封止樹脂5の流動性等に影響されることなく、また装置構成の複雑化や製造効率の低下等を招くことなく、半導体素子2を中心にした上下シンメトリ(対象)な構成の半導体装置1を、容易かつ確実に実現することができる。
上下シンメトリな構成の半導体装置1は、上下シンメトリでない構成に比べて、応力緩和特性や熱放散特性等に優れたものとなる。
図5は、応力緩和のメカニズムの概要を示す説明図である。図例は、半導体素子2の中心から上側基板3の上面までの距離Lupと、当該半導体素子2の中心から下側基板4の下面までの距離Ldownとが、Lup=Ldownの関係にあり、上下シンメトリに構成された半導体装置1を示している。
このような構成の半導体装置1では、Lup=Ldownとすることにより、半導体素子2を中心とした上下の厚さが同じとなる。すなわち、半導体素子2の上下部分および上側基板3と下側基板4とについて、その厚さ、大きさ、材質等が、当該半導体素子2を中心としてシンメトリ(対象)になっている。したがって、中央の半導体素子2に加わる応力が、バランスの採れたものとなる。つまり、応力の不均一さが解消される。
しかも、中央の半導体素子2は、その上下が封止樹脂5に封止されているので、その封止樹脂5の弾性等によっても応力緩和が図れる。その上、半導体装置1の全体については、リードフレーム6の存在によって、応力が緩和され得る。さらには、所定硬度を持つ上側基板3および下側基板4が半導体素子2を上下からサンドイッチしているので、これら上側基板3および下側基板4が補強板としての機能を果すことになり、これにより当該半導体素子2に生じる歪も緩和されることになる。
これらのことから、上下シンメトリな構成の半導体装置1は、上下シンメトリでない構成に比べて、応力緩和特性に優れたものとなる。
このような構成の半導体装置1では、Lup=Ldownとすることにより、半導体素子2を中心とした上下の厚さが同じとなる。すなわち、半導体素子2の上下部分および上側基板3と下側基板4とについて、その厚さ、大きさ、材質等が、当該半導体素子2を中心としてシンメトリ(対象)になっている。したがって、中央の半導体素子2に加わる応力が、バランスの採れたものとなる。つまり、応力の不均一さが解消される。
しかも、中央の半導体素子2は、その上下が封止樹脂5に封止されているので、その封止樹脂5の弾性等によっても応力緩和が図れる。その上、半導体装置1の全体については、リードフレーム6の存在によって、応力が緩和され得る。さらには、所定硬度を持つ上側基板3および下側基板4が半導体素子2を上下からサンドイッチしているので、これら上側基板3および下側基板4が補強板としての機能を果すことになり、これにより当該半導体素子2に生じる歪も緩和されることになる。
これらのことから、上下シンメトリな構成の半導体装置1は、上下シンメトリでない構成に比べて、応力緩和特性に優れたものとなる。
図6は、熱放散性向上のメカニズムの概要を示す説明図である。
図例のように、上側基板3および下側基板4が半導体素子2を上下からサンドイッチする構成の半導体装置1では、上側基板3が半導体素子2からの熱を空中へ放散するヒートシンクとして機能することになる。また、下側基板4と半導体装置1を搭載する電子回路基板とを接合させれば、当該下側基板4を通じて、半導体素子2からの熱が当該電子回路基板へ伝播することになる。さらに、リードフレーム6が半導体装置1の側方への放熱を行うことにもなる。特に、封止樹脂5が薄ければ、熱伝導率の大きい上側基板3または下側基板4へ半導体素子2の熱を逃がし易くなる。
このように、半導体装置1は、上側基板3および下側基板4が半導体素子2を上下からサンドイッチする構成とすることで、当該半導体素子2からの熱が全方向に向けて放散される。
したがって、上下シンメトリな構成の半導体装置1は、上下シンメトリでない構成に比べて、熱放散特性についても優れたものとなる。これにより、半導体素子2が熱源となる場合であっても、半導体装置1における熱応力を抑制し得るようになる。
図例のように、上側基板3および下側基板4が半導体素子2を上下からサンドイッチする構成の半導体装置1では、上側基板3が半導体素子2からの熱を空中へ放散するヒートシンクとして機能することになる。また、下側基板4と半導体装置1を搭載する電子回路基板とを接合させれば、当該下側基板4を通じて、半導体素子2からの熱が当該電子回路基板へ伝播することになる。さらに、リードフレーム6が半導体装置1の側方への放熱を行うことにもなる。特に、封止樹脂5が薄ければ、熱伝導率の大きい上側基板3または下側基板4へ半導体素子2の熱を逃がし易くなる。
このように、半導体装置1は、上側基板3および下側基板4が半導体素子2を上下からサンドイッチする構成とすることで、当該半導体素子2からの熱が全方向に向けて放散される。
したがって、上下シンメトリな構成の半導体装置1は、上下シンメトリでない構成に比べて、熱放散特性についても優れたものとなる。これにより、半導体素子2が熱源となる場合であっても、半導体装置1における熱応力を抑制し得るようになる。
ところで、上下シンメトリな構成の半導体装置1を得るためには、少なくとも半導体素子2と下側基板4との間に第1の球状フィラー11が混入された封止樹脂5を介在させればよい。したがって、半導体素子2と下側基板4との間以外については、第1の球状フィラー11が混入された封止樹脂5を充填することも考えられるし、あるいはフィラーが全く混入されていない封止樹脂5を充填することも考えられる。
ただし、上述した構成の半導体装置1では、既に説明したように、半導体素子2と下側基板4との間以外に、第2の球状フィラー12が混入された封止樹脂5が充填されている。これは、以下に述べる理由によるものである。
第2の球状フィラー12は、第1の球状フィラー11よりも小さい粒径を有している。そのため、第1の球状フィラー11が混入された場合に比べると、小さな隙間にも充填し易くなる。すなわち、例えば半導体素子2と上側基板3との間にボンディングワイヤ7が存在する場合であっても、ボンディングワイヤ7やリードフレーム6等の形状に合わせて、効率よく、かつ、確実に、封止樹脂5を充填することが可能となる。
また、第2の球状フィラー12を混入すると、フィラーが全く混入されていない場合に比べて、封止樹脂5の粘性が高くなる。そして、その粘性は、第2の球状フィラー12を混入量等によって調整することが可能である。したがって、第2の球状フィラー12を混入すれば、封止樹脂5を上側基板3と下側基板4との間に充填する上で好適な粘性に調整することが容易に実現可能となる。つまり、フィラーを全く混入しない場合とは異なり、例えば封止樹脂5の粘性が足りずに流れてしまうといったことが生じるのを未然に防止することができ、上側基板3と下側基板4との間への封止樹脂5の充填を、良好かつ確実に行うことが可能となる。
ただし、上述した構成の半導体装置1では、既に説明したように、半導体素子2と下側基板4との間以外に、第2の球状フィラー12が混入された封止樹脂5が充填されている。これは、以下に述べる理由によるものである。
第2の球状フィラー12は、第1の球状フィラー11よりも小さい粒径を有している。そのため、第1の球状フィラー11が混入された場合に比べると、小さな隙間にも充填し易くなる。すなわち、例えば半導体素子2と上側基板3との間にボンディングワイヤ7が存在する場合であっても、ボンディングワイヤ7やリードフレーム6等の形状に合わせて、効率よく、かつ、確実に、封止樹脂5を充填することが可能となる。
また、第2の球状フィラー12を混入すると、フィラーが全く混入されていない場合に比べて、封止樹脂5の粘性が高くなる。そして、その粘性は、第2の球状フィラー12を混入量等によって調整することが可能である。したがって、第2の球状フィラー12を混入すれば、封止樹脂5を上側基板3と下側基板4との間に充填する上で好適な粘性に調整することが容易に実現可能となる。つまり、フィラーを全く混入しない場合とは異なり、例えば封止樹脂5の粘性が足りずに流れてしまうといったことが生じるのを未然に防止することができ、上側基板3と下側基板4との間への封止樹脂5の充填を、良好かつ確実に行うことが可能となる。
また、上述した構成の半導体装置1では、上側基板3および下側基板4が、半導体素子2と同等の物性を有する形成材料によって形成されている。このことは、上側基板3および下側基板4と、半導体素子2との間で、それぞれの熱膨張係数についても同等であることを意味する。
したがって、上側基板3および下側基板4が半導体素子2を上下からサンドイッチする構成であっても、それぞれの熱膨張係数の相違に起因して半導体装置1に歪みが生じてしまうことがない。このことによっても、優れた応力緩和特性や熱放散特性等が得られることになる。
したがって、上側基板3および下側基板4が半導体素子2を上下からサンドイッチする構成であっても、それぞれの熱膨張係数の相違に起因して半導体装置1に歪みが生じてしまうことがない。このことによっても、優れた応力緩和特性や熱放散特性等が得られることになる。
また、上述した構成の半導体装置1では、半導体素子2と導通するリードフレーム6が、上側基板3と下側基板4との間から封止樹脂5による封止領域外に延出するように配されている。したがって、リードフレーム6が半導体素子2からの熱を空中へ放散する放熱手段として機能して、これにより半導体装置1の側方への放熱が行われることになる。つまり、リードフレーム6を利用して、優れた熱放散特性が実現されることになる。さらには、リードフレーム6の存在によって、半導体装置1の応力が緩和され得るので、優れた応力緩和特性も実現されることになる。
なお、上述した実施の形態では、本発明の好適な実施具体例を説明したが、本発明はその内容に限定されることはない。
例えば、上述した実施の形態で例示した具体的な形成材料や数値等は、本発明を実施するに際して行う具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されることがあってはならないものである。
このように、本発明は、本実施形態で説明した内容に限定されることはなく、その要旨を逸脱しない範囲で、適宜変更することが可能である。
例えば、上述した実施の形態で例示した具体的な形成材料や数値等は、本発明を実施するに際して行う具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されることがあってはならないものである。
このように、本発明は、本実施形態で説明した内容に限定されることはなく、その要旨を逸脱しない範囲で、適宜変更することが可能である。
1…半導体装置、2…半導体素子、3…上側基板、4…下側基板、5…封止樹脂、6…リードフレーム、11…第1の球状フィラー、12…第2の球状フィラー
Claims (5)
- 半導体素子と、
前記半導体素子を上下から挟むように配された上側基板および下側基板と、
前記上側基板と前記下側基板との間に充填されて前記半導体素子を封止する封止樹脂と、
前記半導体素子と前記下側基板との間隔に相当する粒径を有し、少なくとも前記半導体素子と前記下側基板との間に介在する前記封止樹脂に混入される第1の球状フィラーと
を備える半導体装置。 - 前記第1の球状フィラーよりも小さい粒径を有し、前記半導体素子と前記下側基板との間以外に充填された前記封止樹脂に混入される第2の球状フィラー
を備える請求項1記載の半導体装置。 - 前記上側基板および前記下側基板は、前記半導体素子と同等の物性を有する形成材料によって形成されている
請求項1または2記載の半導体装置。 - 前記半導体素子と導通するリードフレームが、前記上側基板と前記下側基板との間から前記封止樹脂による封止領域外に延出するように配されている
請求項1、2または3記載の半導体装置。 - 下側基板の上面に第1の球状フィラーが混入された封止樹脂を配する工程と、
前記封止樹脂を介在させた状態で前記下側基板の上方側に半導体素子を配して、当該下側基板と当該半導体素子との間が前記第1の球状フィラーの粒径に相当する間隔になるようにする工程と、
前記下側基板および前記半導体素子の上方側を封止樹脂で覆う工程と、
前記封止樹脂を介在させた状態で前記下側基板および前記半導体素子の上方側に上側基板を配して、当該上側基板および当該下側基板が当該半導体素子を上下から挟みつつ、当該半導体素子が前記封止樹脂によって封止されるようにする工程と
を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009006281A JP2010165813A (ja) | 2009-01-15 | 2009-01-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009006281A JP2010165813A (ja) | 2009-01-15 | 2009-01-15 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010165813A true JP2010165813A (ja) | 2010-07-29 |
Family
ID=42581770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009006281A Pending JP2010165813A (ja) | 2009-01-15 | 2009-01-15 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010165813A (ja) |
-
2009
- 2009-01-15 JP JP2009006281A patent/JP2010165813A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230378153A1 (en) | Package-on-Package Structure Including a Thermal Isolation Material | |
US8674509B2 (en) | Integrated circuit die assembly with heat spreader | |
KR102182189B1 (ko) | 전력 오버레이 구조 및 그 제조 방법 | |
KR102151047B1 (ko) | 전력 오버레이 구조 및 그 제조 방법 | |
US11081416B2 (en) | Configuring a sealing structure sealing a component embedded in a component carrier for reducing mechanical stress | |
JP5563917B2 (ja) | 回路装置及びその製造方法 | |
US20150318228A1 (en) | Module and method for producing module | |
TW201123370A (en) | Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package | |
US7906857B1 (en) | Molded integrated circuit package and method of forming a molded integrated circuit package | |
JP2010118554A (ja) | 半導体装置およびその製造方法 | |
TW200913222A (en) | Multi layer low cost cavity substrate fabrication for PoP packages | |
JP6469660B2 (ja) | 半導体装置の製造方法 | |
TWI628760B (zh) | 用於經封裝半導體晶粒之內部熱擴散之設備及方法 | |
US9633978B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2011077108A (ja) | 半導体装置 | |
TWI543320B (zh) | 半導體封裝件及其製法 | |
JP5078808B2 (ja) | 半導体装置の製造方法 | |
JP2010165813A (ja) | 半導体装置およびその製造方法 | |
US9397053B2 (en) | Molded device with anti-delamination structure providing multi-layered compression forces | |
JP5343932B2 (ja) | 半導体装置の製造方法 | |
TWI591788B (zh) | 電子封裝件之製法 | |
JP2009231296A (ja) | 放熱型多穿孔半導体パッケージ | |
JP2006073554A (ja) | 回路装置およびその製造方法 | |
JP2009252771A (ja) | 半導体装置及びその製造方法 | |
JP2010067851A (ja) | 回路装置の製造方法 |