JP2010160619A - 情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラム - Google Patents

情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラム Download PDF

Info

Publication number
JP2010160619A
JP2010160619A JP2009001639A JP2009001639A JP2010160619A JP 2010160619 A JP2010160619 A JP 2010160619A JP 2009001639 A JP2009001639 A JP 2009001639A JP 2009001639 A JP2009001639 A JP 2009001639A JP 2010160619 A JP2010160619 A JP 2010160619A
Authority
JP
Japan
Prior art keywords
unit
bay
optical
lock mechanism
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009001639A
Other languages
English (en)
Other versions
JP5340750B2 (ja
Inventor
Yasumichi Tsukamoto
泰通 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Singapore Pte Ltd
Original Assignee
Lenovo Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Singapore Pte Ltd filed Critical Lenovo Singapore Pte Ltd
Priority to JP2009001639A priority Critical patent/JP5340750B2/ja
Publication of JP2010160619A publication Critical patent/JP2010160619A/ja
Application granted granted Critical
Publication of JP5340750B2 publication Critical patent/JP5340750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

【課題】異なるデバイスを装着する場合に、省スペースかつ低コストな構成で安全に取り外しすることが可能な情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラムを提供することを目的とする。
【解決手段】HDDユニットには、ロック機構のロック・解除動作に応答するメカスイッチが設けられており、OS61は、ベイ4にHDDユニット5Aが装着されている場合に、メカスイッチがロック機構のロック解除を検出した場合に、HDDユニットの切り離し処理を実行する一方、ベイ4にOPDユニットが装着されている場合に、OPDユニットがベイ4から抜脱された場合に、OPDユニットの切り離し処理を実行する。
【選択図】 図3−1

Description

本発明は、情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラムに関し、詳細には、異なるデバイスを着脱可能に収容するデバイス収容部を備えた情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラムに関する。
近年、コンピュータの軽量化、小型化が進み、携帯に便利な、いわゆるノート型パソコンと呼ばれる携帯に便利なコンピュータが多数開発されている。かかるノート型コンピュータは、小型であるため、デスクトップ型のように、HDD(Hard Disk Drive)、OPD(Optical Drive)、FDD(Floppy(R)Disk Drive)、SSD(Solid State Drive)等の周辺装置を、多数収容することが困難である。そこで、ノート型コンピュータには、デバイスベイ(以下、「ベイ」と称する)と呼ばれる、周辺装置の着脱可能な装着空間が設けられており、これにより、ユーザは、ベイに所望のベイデバイスを装着することで、その所望のベイデバイスを使用することができる。ノート型パソコンでは、コンピュータを立ち上げたままで(起動したままで)、ベイデバイスの交換を行うことができるホットスワップ(hot swap)と呼ばれる技術がある(例えば、特許文献1,2参照)。
しかしながら、従来のノート型パソコンにおいては、ベイデバイスの着脱やロック等を検出するスイッチをその本体側に設けているため、省スペース化に不利であるという問題がある。また、異なるベイデバイスについても、同一の構成でホットスワップに関する処理を行っていたため、あるベイデバイスについては冗長な構成および処理となっており、コスト的に不利であるという問題がある。
特開2006−277508号公報 特開平5−233109号公報
本発明は、上記課題に鑑みてなされたものであり、異なるデバイスを装着する場合に、省スペースかつ低コストな構成で安全に取り外しすることが可能な情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラムを提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、異なるデバイスを着脱可能に収容するデバイス収容部を備えた情報処理装置において、前記デバイス収容部に装着されたデバイスの種類を判断するデバイス検出手段と、前記デバイス収容部に装着されるデバイスをロックするためのロック機構と、前記デバイス収容部に装着されたデバイスが抜脱される場合に、当該デバイスの切り離し処理を実行する処理手段と、を備え、前記異なるデバイスは、光学デバイスおよび記憶デバイスを含み、前記記憶デバイスは、前記ロック機構のロック・解除動作に応答する機械的スイッチが設けられており、前記処理手段は、前記デバイス検出手段により、前記デバイス収容部に前記記憶デバイスが装着されていると判断されている場合において、前記機械的スイッチがロック解除を検出した場合に、前記記憶デバイスの切り離し処理を実行する一方、前記デバイス検出手段により、前記デバイス収容部に前記光学デバイスが装着されていると判断されている場合において、前記光学デバイスが前記デバイス収容部から抜脱された場合に、前記光学デバイスの切り離し処理を実行することを特徴とする。
また、本発明の好ましい態様によれば、前記デバイス検出手段は、前記デバイス収容部に接続される第1の信号ラインの電圧を検出し、当該第1の信号ラインは、互いに負荷の異なる、前記光学デバイスおよび前記記憶デバイスの信号ラインに接続され、当該第1の信号ラインの電圧変化に基づいて、前記光学デバイスまたは前記記憶デバイスの装着を検出することが望ましい。
また、本発明の好ましい態様によれば、前記デバイス検出手段は、前記デバイス収容部に接続される第2の信号ラインの電圧を検出し、当該第2の信号ラインは前記記憶デバイスの機械式スイッチに接続され、前記第2の信号ラインの電圧変化を検出して、前記ロック機構のロック・解除を検出することが望ましい。
また、本発明の好ましい態様によれば、前記デバイス検出手段で前記デバイス収容部に前記光学デバイスの装着が検出された場合に、前記光学デバイスに電力を供給し、また、前記デバイス検出手段で前記デバイス収容部に前記記憶デバイスの装着が検出され、かつ、前記ロック機構のロックを検出した場合に、前記記憶デバイスに電力を供給する電力供給手段を備えることが望ましい。
また、本発明の好ましい態様によれば、前記電力供給手段は、前記デバイス検出手段により、前記デバイス収容部に収容されている前記光学デバイスの抜脱が検出された場合に、前記光学デバイスへの電力の供給を停止し、また、前記デバイス検出手段により、前記デバイス収容部に収容されている記憶デバイスのロック機構の解除が検出された場合に、前記記憶デバイスへの電力の供給を停止することが望ましい。
また、本発明の好ましい態様によれば、前記記憶デバイスは、HDDユニットまたはSSDユニットであることが望ましい。
また、本発明の好ましい態様によれば、前記異なるデバイスは、SATA規格に準拠しており、SATAコネクタのP1に前記第1の信号ラインが接続され、P4に前記第2の信号ラインが接続されることが望ましい。
また、上述した課題を解決し、目的を達成するために、本発明は、異なるデバイスを着脱可能に収容するデバイス収容部を備え、前記異なるデバイスは、光学デバイスおよび記憶デバイスを含み、前記デバイス収容部に装着されるデバイスをロックするためのロック機構を備え、前記記憶デバイスは、前記ロック機構のロック・解除動作に応答する機械的スイッチが設けられた情報処理装置のデバイス処理方法において、前記デバイス収容部に装着されたデバイスの種類を判断するデバイス検出工程と、前記デバイス収容部に装着されたデバイスが抜脱される場合に、当該デバイスの切り離し処理を実行する処理工程と、を含み、前記処理工程では、前記デバイス検出工程で前記デバイス収容部に前記記憶デバイスが装着されていると判断されている場合において、前記機械的スイッチがロック解除を検出した場合に、前記記憶デバイスの切り離し処理を実行する一方、前記デバイス検出工程で前記デバイス収容部に前記光学デバイスが装着されていると判断されている場合において、前記光学デバイスが前記デバイス収容部から抜脱された場合に、前記光学デバイスの切り離し処理を実行することを特徴とする。
また、上述した課題を解決し、目的を達成するために、本発明は、異なるデバイスを着脱可能に収容するデバイス収容部を備え、前記異なるデバイスは、光学デバイスおよび記憶デバイスを含み、前記デバイス収容部に装着されるデバイスをロックするためのロック機構を備え、前記記憶デバイスは、前記ロック機構のロック・解除動作に応答する機械的スイッチが設けられた情報処理装置に搭載されるプログラムにおいて、前記デバイス収容部に装着されたデバイスの種類を判断するデバイス検出工程と、前記デバイス収容部に装着されたデバイスが抜脱される場合に、当該デバイスの切り離し処理を実行する処理工程と、を含み、前記処理工程では、前記デバイス検出工程で前記デバイス収容部に前記記憶デバイスが装着されていると判断されている場合において、前記機械的スイッチがロック解除を検出した場合に、前記記憶デバイスの切り離し処理を実行する一方、前記デバイス検出工程で前記デバイス収容部に前記光学デバイスが装着されていると判断されている場合において、前記光学デバイスが前記デバイス収容部から抜脱された場合に、前記光学デバイスの切り離し処理を実行することを特徴とする。
本発明によれば、異なるデバイスを着脱可能に収容するデバイス収容部を備えた情報処理装置において、前記デバイス収容部に装着されたデバイスの種類を判断するデバイス検出手段と、前記デバイス収容部に装着されるデバイスをロックするためのロック機構と、前記デバイス収容部に装着されたデバイスが抜脱される場合に、当該デバイスの切り離し処理を実行する処理手段と、を備え、前記異なるデバイスは、光学デバイスおよび記憶デバイスを含み、前記記憶デバイスは、前記ロック機構のロック・解除動作に応答する機械的スイッチが設けられており、前記処理手段は、前記デバイス検出手段により、前記デバイス収容部に前記記憶デバイスが装着されていると判断されている場合において、前記機械的スイッチがロック解除を検出した場合に、前記記憶デバイスの切り離し処理を実行する一方、前記デバイス検出手段により、前記デバイス収容部に前記光学デバイスが装着されていると判断されている場合において、前記光学デバイスが前記デバイス収容部から抜脱された場合に、前記光学デバイスの切り離し処理を実行することとしたので、異なるデバイスを装着する場合に、省スペースかつ低コストな構成で安全に取り外しすることが可能な情報処理装置を提供することが可能になるという効果を奏する。
以下に、この発明につき図面を参照しつつ詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、下記実施の形態における構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。
(実施の形態)
図1−1は、本発明に係る情報処理装置を適用したノート型パソコンの概略の外観構成を示す図である。図1−2は、本発明に係る情報処理装置を適用したノート型パソコンの本体側筐体の裏面の概略構成を示す模式図である。
図1−1に示すように、ノート型パソコン1は、本体側筐体2とモニタ側筐体3とから構成されている。本体側筐体2は、キーボード51、タッチパッド、デバイス収容部であるベイ4等を備えている。キーボード51は、本体側筐体2の上面に設けられており、各種のコマンドやデータ等を入力するときに操作される。ベイ4は、本体側筐体2の一方の側面に設けられており、各種のベイデバイス5の着脱が可能となっている。また、ベイ4には、ベイデバイス5の装着を解除するためのEjectボタン4aが設けられている。ベイデバイス5には、本体側筐体2に設けられた不図示のロック機構(図1−2参照)と係合する切り欠き部5aが形成されている。ユーザは、ベイデバイス5をベイ4に装着した後、不図示のロックボタンを操作して、ロック機構によりベイデバイス5の切り欠き部5aと係合させてベイデバイス5をロックする。また、ベイデバイス5をベイ4から抜脱する場合には、ロックボタンを操作してベイデバイス5のロックを解除した後、Ejectボタン4aを押してベイデバイス5を抜脱する。ベイデバイス5としては、例えば、HDD(Hard Disk Drive)ユニットやOPD(Optical Drive)ユニットが使用される。
モニタ側筐体3は、その一辺を回動中心として、一対のヒンジ6を介し、本体側筐体2に対して回動(開閉)可能に構成されている。モニタ側筐体3には、LCD(Liquid Crystal Display)等のモニタ16が設けられており、モニタ16には、本体側筐体2からの指令に応じて、各種の情報が表示される。
電源ON中に、Windows(R) OSがサポートする「ハードウェアの安全な取り外し」の機能を使用して、ベイデバイス5を装脱する場合は、安全性(電気的トラブルやシステム異常等の防止)が確保されるが、かかる機能を使用しないで、ユーザがベイデバイス5を装脱する場合に安全性を確保する必要がある。本実施の形態では、ノート型パソコン1の電源ON中に、「ハードウェアの安全な取り外し」の機能を使用しないで、ユーザがベイデバイスを抜脱する場合を想定している。本実施の形態では、ベイ4に異なるベイデバイス5を装着する場合に、省スペースかつ低コストな構成で安全に取り外しするために、HDDユニットとOPDユニットで異なる構成および処理を採用している。
OPDユニットの場合、その用途やユーザのディスクの出し入れの操作から、ユーザが意図しない状況でシステムよりアクセスがなされることが想定し難く、ユーザがOPDユニットを抜脱する際に、事前にOSがベイデバイスの切り離し処理(Windows(R) OSで行われている公知の処理であり、ベイデバイスへのアクセスを禁止したり、ベイデバイスを交換した場合にコンピュータを正常に動作させるための処理等)を行う必要は少ない。他方、HDDユニットの場合、ユーザが意図しない場合でも、システムより頻繁にアクセスがなされるため、データ消失等のトラブルを防止すべく、抜脱の前にOSによるデバイス切り離し処理を行う必要がある。
そこで、本実施の形態では、HDDユニット内(切り欠き部5a)にロック機構のロック・解除を検出するメカイッチを設け、HDDユニットの抜脱される前に行われるロック機構の解除をメカスイッチで検出した場合に、HDDユニットの切り離し処理を行う。他方、OPDユニットの場合は、ロック機構の解除で切り離し処理を行う必要はないので、ロック機構のロック・解除を検出するメカスイッチを設けない構成としている。
図1−2は、ベイ4にHDDユニット5Aを装着した場合を示している。図1−2に示すように、本体側筐体2の裏面の表面には、ユーザがロック機構4cを操作するためのスライド式のロックボタン4bが設けられている。本体側筐体2の内部には、ロックボタン4bの操作に従動してベイ4に対して直交する方向に移動可能なロック機構4cが設けられている。HDDユニット5Aには、ロック機構5cと係合する切り欠き部5Aaが設けられており、切り欠き部5Aaには、ロック機構5cによるHDDユニット5Aのロックを検出するための可動式のメカスイッチ71が設けられている。
ロックボタン4bを「Lock」位置にすると、ロック機構4cはHDDユニット5Aの切り欠き部5Aaと係合してHDDユニット5Aをロックし、これにより、メカスイッチ5が押圧されてOFF状態となる。ロックボタン4bを「解除」位置にすると、HDDユニット5Aのロックが解除され、メカスイッチ71はON状態となる。
図2は、ノート型パソコンの概略的なハードウェア構成図である。図3に示すノート型パソコン1において、CPU11は、プログラム制御により種々の演算処理を実行し、ノート型パソコン1全体を制御している。CPU11は、システムバスであるFSB(Front Side Bus)12、高速のI/O装置用バスとしてのPCI(Peripheral Component Interconnect)バス20、低速のI/O装置用バスとしてのISA(Industry Standard Architecture)バス40という3段階のバスを介して、各構成要素と相互接続されている。このCPU11は、主記憶の内容の一部を例えばSRAMに蓄えるキャッシュメモリを採用しており、キャッシュメモリにプログラム・コードやデータを蓄えることで、処理の高速化を図っている。近年では、CPU11の内部に1次キャッシュとして128Kバイト程度のSRAMを集積させているが、記憶容量の不足を補うために、専用バスであるBSB(Back Side Bus)13を介して、512K〜2Mバイト程度の外部のキャッシュである2次キャッシュ14を置いている。尚、BSB13を省略し、FSB12に2次キャッシュ14を接続して端子数の多いパッケージを避けることで、コストを低く抑えることも可能である。
FSB12とPCIバス20は、メモリ/PCIチップと呼ばれるCPUブリッジ(ホスト−PCIブリッジ)15によって連絡されている。このCPUブリッジ15は、メインメモリ16へのアクセス動作を制御するためのメモリコントローラ機能や、FSB12とPCIバス20との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ16は、CPU11の実行プログラムの読み込み領域として、あるいは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。例えば、複数個のDRAMチップで構成される。この実行プログラムには、ACPI(Advanced Configuration and Power Interface)に基づく電力制御が可能なOS(例えば、Windows XP(R))、周辺機器類をハードウェア操作するための各種ドライバ、ユーティリティプログラム、特定業務を実行するためのアプリケーションプログラム等が含まれる。これら実行プログラムは、マスタHDD30に格納されている。
ビデオサブシステム17は、画像表示に関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、CPU11からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むと共に、ビデオメモリからこの描画情報を読み出して、液晶ディスプレイ(LCD)等のモニタ18に描画データとして出力している。
PCIバス20は、比較的高速なデータ転送が可能なバスである。このPCIバス20には、I/Oブリッジ(サウスブリッジまたはI/Oハブとも称す)21、カードバスコントローラ22、オーディオサブシステム25、ドッキングステーションインターフェイス(Dock I/F)26等が接続される。
I/Oブリッジ21は、PCIバス20とISAバス40とのブリッジ機能を備えた制御回路であり、DMAコントローラ機能、プログラマブル割り込みコントローラ(PIC)機能、プログラマブル・インターバル・タイマ(PIT)機能、IDE(Integrated Device Electronics)やSATA(Serial Advanced Technology Attachment)のインターフェイス機能、USB(Universal Serial Bus)機能、SMB(System Management Bus)インターフェイス機能等の諸機能を備え、リアルタイムクロック(RTC)を内蔵している。また、ノート型パソコン1の各装置への供給電力の管理(パワーマネージメント)を行う。
DMAコントローラ機能は、周辺機器(例えばFDD(フロッピーディスク(R)ドライブ))とメインメモリ16との間のデータ転送をCPU11の介在なしに実行するための機能である。PIC機能は、周辺機器からの割り込み要求(IRQ)に応答して、所定のプログラム(割り込みハンドラ)を実行させる機能である。PIT機能は、タイマ信号を所定周期で発生させる機能であり、その発生周期はプログラマブルである。IDEインターフェイス機能によって実現されるインターフェイスは、IDEハードディスクドライブ(マスタHDD31)が接続される。また、SATA(Serial Advanced Technology Attachment)インターフェイス機能によりSATA仕様のベイデバイス5が接続可能となっている。ベイデバイス5はノート型パソコン1の本体側筐体2内のベイ4に収納され、SATAコネクタ64を介して、I/Oブリッジ21と接続される。
また、I/Oブリッジ21にはUSBポート(不図示)が設けられており、USBコネクタ30と接続されている。さらに、I/Oブリッジ21には、SMバスを介してEEPROM(不図示)が接続されている。このEEPROMは、BIOS(Basic Input/Output System:基本入出力システム)、エンベデッド・コントローラ41を制御するためのプログラム、ユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するためのメモリであり、不揮発性で記憶内容を電気的に書き換え可能である。
カードバスコントローラ22は、PCIバス20のバスシグナルをカードバススロット23のインターフェイスコネクタ(カードバス)に直結させるための専用コントローラであり、このカードバススロット23には、PCカードを装填することが可能である。ドッキングステーションインターフェイス26は、ノート型コンピュータシステム10がノートブック型パーソナルコンピュータである場合の機能拡張装置であるドッキングステーション(図示せず)を接続するためのハードウェアである。
ISAバス40は、PCIバス20よりもデータ転送速度が低いバスである。このISAバス40には、エンベデッド・コントローラ41、フラッシュROM44、Super I/Oコントローラ45が接続されている。さらに、キーボード/マウスコントローラのような比較的低速で動作する周辺機器類を接続するためにも用いられる。このSuper I/Oコントローラ45にはI/Oポート46が接続されており、FDDの駆動やパラレルポートを介したパラレルデータの入出力(PIO)、シリアルポートを介したシリアルデータの入出力(SIO)を制御している。
エンベデッド・コントローラ41は、キーボード51やタッチパッド(不図示)のコントロールを行うと共に、電源回路50に接続されて、内蔵されたパワー・マネージメント・コントローラ(PMC:Power Management Controller)によってゲートアレイロジックと共に電源管理機能の一部を担う制御回路である。
図3−1は、ノート型パソコン1におけるベイデバイス5の検出および電源に関する要部構成を示す模式図である。同図ではベイデバイス5の検出および電源に関係する部分のみを示している。図3−2は、SATAコネクタ64のピンP1〜P6の用途を説明するための図である。図3−3は、図3−1において、ベイ4にHDDユニット5Aを装着した状態を示す模式図である。図3−4は、図3−1において、ベイ4にOPDユニット5Bを装着した状態を示す模式図である。
ノート型パソコン1は、図3−1に示すように、ノート型PC1の動作を制御するOS61と、BIOS62と、ベイデバイス5の検出を行うエンベデッド・コントローラ41と、ベイデバイス5に供給する電力のON/OFFを行う電源スイッチ63と、SATAコネクタ64とを備えている。
SATAコネクタ64は、図3−2に示すように、P1はデバイス検出用(High:未挿入、Low:挿入)、P2,P3は電源用、P4は製品検査用、P5,P6はGND用に使用される。本実施の形態では、通常、High、Lowで使用されるP1を、多段階レベルの検出に使用すると共に、通常使用されない(製品検査でのみ使用される)P4を使用して、簡単かつ低コストな構成でHDDユニット5AおよびODPユニット5Bの着脱を検出している。
図3−1において、SATAコネクタ64の各ピンP1〜P6には、P1〜P6ラインの一端側が接続されている。P1ライン(第1の信号ライン)の他端側には、エンベデッド・コントローラ41と、プルアップ抵抗R1を介した電源VCC1とが並列に接続されている。また、P4ライン(第2の信号ライン)の他端側には、エンベデッド・コントローラ41とプルアップ抵抗R2を介した電源VCC2とが並列に接続されている。P2,P3ラインの他端側には、電源スイッチ63を介した電源VCC3とVCC4とが並列に接続されている。P5、P6ラインの他端側はGNDに接続されている。ベイ4にベイデバイス5が装着されていない状態では、P1ラインの電圧はVCC1となる。
エンベデッド・コントローラ41は、P1ラインの電圧を検出し、その検出結果に基づいて、OPDユニット5Bの着脱を判断する。また、エンベデッド・コントローラ41は、P1およびP4ラインの電圧を検出し、その検出結果に基づいて、HDDユニット5Aの着脱・ロックを判断する。エンベデッド・コントローラ41は、HDDユニット5AおよびOPDユニット5Bの着脱を検出した場合には、BIOS62にその旨を通知する。
BIOS62は、エンベデッド・コントローラ41から入力されるHDDユニット5AおよびOPDユニット5Bの着脱の通知に基づいて、電源SW63をON/OFFさせる。また、BIOS62は、エンベデッド・コントローラ41からHDDユニット5AおよびOPDユニット5Bの着脱の通知が受け取った場合は、その旨をOS61に通知する。
OS61は、本体電源ON中に、ユーザにより、ベイ4からベイデバイス5が抜脱される場合に、ベイデバイス5の切り離し処理を実行する。
図3−3に示すように、ロックスイッチ71の一端側はP4ラインに接続され、他端側はGNDに接続されている。P1ラインはプルダウン抵抗R3を介してGNDに接続されている。また、P2,P3ラインは、HDDユニット5A内部に電力を供給するための電源VDD1に接続されており、P5,P6ラインはGNDに接続されている。
HDDユニット5Aがベイ4に装着されると、P1ラインはプルダウン抵抗R3を介しGNDに接続されるため、エンベデッド・コントローラ41のP1ラインの検出電圧はV1×(R3/(R1+R3))Vとなる。また、ロック機構4cでロックされていない状態では、メカスイッチ71がONであるので、P4ラインがGNDに接続されるため、エンベデッド・コントローラ41のP4ラインの検出電圧は0Vとなる。HDDユニット5Aのベイ4装着後に、ロック機構4cでロックされると、メカスイッチ71がOFFとなるので、エンベデッド・コントローラ41のP4ラインの検出電圧はVCC2となる。
エンベデッド・コントローラ41は、P1ラインの電圧がV1×(R3/(R1+R3))Vとなり、かつ、P4ラインの電圧がVCC2になった場合に、BIOS62にHDDユニット5Aを検出した旨を通知する。BIO62Sは、HDDユニット5Aを検出した旨を受け取った場合に、電源SW63をONさせ、これにより、VCC3,4からの電力がP2,P3ラインを介して、HDDユニット5AのVDD1に供給され、HDDユニット5Aが動作可能状態になる。また、BIOS62は、HDDユニット5Aを検出した旨を受け取った場合に、OS61にHDDユニット5Aの装着を通知する。
他方、エンベデッド・コントローラ41は、ロック機構4cのロックが解除され、P4ラインの電圧が0Vになった場合に、BIOS62にHDDユニット5Aが抜脱された旨を通知する。これに応じて、BIOS62は、OS61にHDDユニット5Aが抜脱された旨を通知し、OS61は、HDDユニット5Aの切り離し処理を行う。また、BIOS62は、電源SW63をOFFにする。これにより、VCC3,4からVDD1への電力の供給が停止される。
また、図3−4に示すように、OPDユニット5Bは、Ejectボタン4aに応答するEjectスイッチ81が設けられている。Ejectスイッチ81の一端側にはGNDとP1ラインが並列に接続されており、他端側にはSOC82が接続されている。また、P2,P3ラインは、OPDユニット5B内部に電力を供給するための電源VDD1に接続されており、P5,P6ラインはGNDに接続されている。
OPDユニット5Bがベイ4に装着されると、P1ラインはGNDに接続されるため、エンベデッド・コントローラ41のP1ラインの検出電圧は0Vとなる。エンベデッド・コントローラ41は、P1ラインの検出電圧が0Vとなった場合に、BIOS62にOPDユニット5Bを検出した旨を通知する。BIOS62は、OPDユニット5Bを検出した旨を受け取った場合に、電源SW63をONさせる。これにより、VCC3,4からの電力がP2,P3ラインを介して、OPDユニット5BのVDD1に供給され、OPDユニット5Bが動作可能状態になる。また、BIOS62は、OPDユニット5Bを検出した旨を受け取った場合に、OS61にOPDユニット5Bの装着を通知する。
他方、エンベデッド・コントローラ41は、Ejectボタン4aが押され、P1ラインの電圧がVCC1になった場合に、BIOS62にOPDユニット5Bが抜脱された旨を通知する。これに応じて、BIOS62は、OS61にOPDユニット5Bが抜脱された旨を通知し、OS61は、OPDユニット5Bの切り離し処理を行う。また、BIOS62は、電源SW63をOFFにする。これにより、VCC3,4からVDD1への電力供給が停止される。
図4〜図6を参照して、上記図3−1の如く構成されるノート型パソコン1におけるベイデバイス5の着脱の検出処理について説明する。図4〜図6のフローに示す検出処理は、所定周期で繰り返し実行される。
図4は、ベイデバイス5の装着(Attach)を検出する処理を説明するためのフローチャートである。図4において、まず、エンベデッド・コントローラ41は、P1ラインの電圧を検出する(ステップS1)。エンベデッド・コントローラ41は、P1ラインの電圧がVCC1の場合には、ベイデバイス5は装着されていないと判断する(ステップS12)。
エンベデッド・コントローラ41は、P1ラインの電圧が0Vの場合には、OPDユニット5Bが装着されと判断し(ステップS8)、BIOS62にOPDユニット5Bが装着された旨を通知する(ステップS9)。BIOS62は、電源SW63をONにして、OPDユニット5Bに電力を供給する(ステップS10)。また、BIOS62は、OS61にOPDユニット5Bが装着された旨を通知する(ステップS11)。
上記ステップS1において、エンベデッド・コントローラ41は、P1ラインの電圧がV1×(R3/(R1+R3))の場合には、HDDユニット5Aが装着されたと判断する(ステップS2)。エンベデッド・コントローラ41は、P4ラインの電圧を検出し、VCC2になるまで待機する(ステップS3)。ここで、P4ラインの電圧は、HDDユニット5Aがロックがされていない場合は0Vとなる一方、ロックされている場合はVCC2となるので、ユーザがHDDユニット5Aをロックするまで待機することになる。
エンベデッド・コントローラ41は、P4ラインの電圧がVCC2になった場合には(ステップS3の「Yes」)、HDDユニット5Aがロックされたと判断して(ステップS4)、BIOS62にHDDユニット5Aが装着された旨を通知する(ステップS5)。BIOS62は、電源SW63をONにして、HDDユニット5Bに電力を供給する(ステップS6)。また、BIOS62は、OS61にHDDユニット5Bが装着された旨を通知する(ステップS7)。
図5は、HDDユニット5Aの抜脱(Detach)を検出する処理を説明するためのフローチャートである。図5において、まず、エンベデッド・コントローラ41は、P4ラインの電圧を検出し、0Vになるまで待機する(ステップS21)。
エンベデッド・コントローラ41は、P4ラインの電圧が0Vである場合には(ステップS21の「Yes」)、HDDユニット5Aのロックが解除されたと判断して(ステップS22)、BIOS62にHDDユニット5Aが抜脱された旨を通知する(ステップS23)。BIOS62は、OS61にHDDユニット5Aの抜脱を通知する(ステップS24)。OS61は、HDDユニット5Aの切り離し処理を実行し(ステップS25)、BIOS62は、電源SWをOFFにして、HDDユニット5Aへの電源供給を停止する(ステップS26)。
図6は、OPDユニット5Bの抜脱(Detach)を検出する処理を説明するためのフローチャートである。図6において、まず、エンベデッド・コントローラ41は、P1ラインの電圧を検出し、VCC1になるまで待機する(ステップS31)。
エンベデッド・コントローラ41は、P1ラインの電圧がVCC1である場合には(ステップS31の「Yes」)、OPDユニット5Bが抜脱されたと判断して(ステップS32)、BIOS62にOPDユニット5Bが抜脱されたことを通知する(ステップS33)。BIOS62は、OS61にOPDユニット5Aが抜脱された旨を通知する(ステップS34)。OS61は、OPDユニット5Bの切り離し処理を実行し(ステップS35)、BIOS62は、電源SW63をOFFにして、OPDユニット5Bへの電力供給を停止する(ステップS36)。
以上説明したように、本実施の形態においては、ベイ4に装着されたベイデバイス5の種類を判断するエンベデッド・コントローラ41と、ベイ4に装着されるベイデバイス5をロックするためのロック機構4cと、ベイに装着されたベイデバイス5が抜脱される場合に、ベイデバイス5の切り離し処理を実行するOS61とを備え、ベイデバイス5は、例えば、HDDユニット5AおよびOPDユニット5Bであり、HDDユニット5Aは、ロック機構4cのロック・解除動作に応答するメカスイッチ71が設けられており、OS61は、ベイ4にHDDユニット5Aが装着されている場合に、メカスイッチ71がロック機構4cのロック解除を検出した場合に、HDDユニット5Aの切り離し処理を実行する一方、ベイ4にOPDユニット5Bが装着されている場合に、OPDユニット5Bがベイ4から抜脱された場合に、OPDユニット5Bの切り離し処理を実行することとしたので、異なるデバイスを装着する場合に、省スペースかつ低コストな構成で安全に取り外しすることが可能となる。
また、エンベデッド・コントローラ41は、P1ラインは、互いに負荷の異なる、HDDユニット5Aの信号ラインおよびOPDユニット5Bの信号ラインに接続され、P1ラインの電圧変化に基づいて、HDDユニット5AおよびOPDユニット5Bの装着を検出することとしたので、簡単な構成で装着されるベイデバイスの種類を判定することが可能となる。
また、エンベデッド・コントローラ41は、P4ラインはHDDユニット5Aのメカスイッチ71に接続され、P4ラインの電圧変化を検出して、ロック機構4cのロック・解除を検出することとしたので、簡単な構成でHDDユニットのロック・解除を検出することが可能となる。
また、ベイ4に装着されるベイデバイス5の種類やその着脱を、通常使用されないSATAのP1およびP4を使用して検出することとしたので、低コストかつ簡単な構成でベイに装着されるベイデバイスの種類やその着脱を検出することが可能となる。
なお、上記実施の形態では、ベイデバイスとして、記憶デバイスであるHDDユニット5AとOPDユニット5Bを使用する場合を例示して説明したが、本発明はこれに限られるものではなく、例えば、記憶デバイスとして、SSDを使用することができ、HDDユニットと同様な構成とすることができる。
また、情報処理装置として、ノート型パソコンを例示して説明したが、本発明はこれに限られるものではなく、ベイを備えた他の情報処理装置に適用可能である。
本発明に係る情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラムは、ベイデバイスを安全に着脱する場合に有用である。
本発明に係る情報処理装置を適用したノート型パソコンの概略の外観構成を示す図である。 本発明に係る情報処理装置を適用したノート型パソコンの本体側筐体の裏面の概略構成を示す図である。 ノート型パソコンの概略的なハードウェア構成図である。 ノート型パソコンにおける、ベイデバイスの検出および電源に関する要部構成を示す模式図である。 ATAコネクタのピンP1〜P6の用途を説明するための図である。 図3−1において、ベイにHDDユニットを装着した状態を示す模式図である。 図3−1において、ベイにOPDユニットを装着した状態を示す模式図である。 ベイデバイスの装着(Attach)を検出する処理を説明するためのフローチャートである。 HDDユニットの抜脱(Detach)を検出する処理を説明するためのフローチャートである。 OPDユニットの抜脱(Detach)を検出する処理を説明するためのフローチャートである。
1 ノート型パソコン
2 本体側筐体
3 モニタ側筐体
4 ベイ
4a Ejectボタン
4b ロックボタン
4c ロック機構
5 ベイデバイス
5a 切り欠き部
6 ヒンジ(連結部)
11 CPU
12 FSB
13 BSB
14 2次キャッシュ
15 CPUブリッジ(ホスト−PCIブリッジ)
16 メインメモリ
17 ビデオサブシステム
18 モニタ
20 PCIバス
21 I/Oブリッジ
22 カードバスコントローラ
26 ドッキングステーションインターフェイス(Dock I/F)
30 マスタHDD
32 CD−ROMドライブ
40 ISAバス
41 エンベデッド・コントローラ
44 フラッシュROM
45 Super I/Oコントローラ
46 I/Oポート
51 キーボード
61 OS
62 BIOS
63 電源SW
64 SATAコネクタ
71 ロックスイッチ
81 Ejectスイッチ

Claims (9)

  1. 異なるデバイスを着脱可能に収容するデバイス収容部を備えた情報処理装置において、
    前記デバイス収容部に装着されたデバイスの種類を判断するデバイス検出手段と、
    前記デバイス収容部に装着されるデバイスをロックするためのロック機構と、
    前記デバイス収容部に装着されたデバイスが抜脱される場合に、当該デバイスの切り離し処理を実行する処理手段と、
    を備え、
    前記異なるデバイスは、記憶デバイスおよび光学デバイスを含み、前記記憶デバイスは、前記ロック機構のロック・解除動作に応答する機械的スイッチが設けられており、
    前記処理手段は、前記デバイス検出手段により、前記デバイス収容部に前記記憶デバイスが装着されていると判断されている場合において、前記機械的スイッチがロック解除を検出した場合に、前記記憶デバイスの切り離し処理を実行する一方、前記デバイス検出手段により、前記デバイス収容部に前記光学デバイスが装着されていると判断されている場合において、前記光学デバイスが前記デバイス収容部から抜脱された場合に、前記光学デバイスの切り離し処理を実行することを特徴とする情報処理装置。
  2. 前記デバイス検出手段は、前記デバイス収容部に接続される第1の信号ラインの電圧を検出し、当該第1の信号ラインは、互いに負荷の異なる、前記光学デバイスおよび前記記憶デバイスの信号ラインに接続され、当該第1の信号ラインの電圧変化に基づいて、前記光学デバイスまたは前記記憶デバイスの装着を検出することを特徴とする請求項1に記載の情報処理装置。
  3. 前記デバイス検出手段は、前記デバイス収容部に接続される第2の信号ラインの電圧を検出し、当該第2の信号ラインは前記記憶デバイスの機械式スイッチに接続され、前記第2の信号ラインの電圧変化を検出して、前記ロック機構のロック・解除を検出することを特徴とする請求項2に記載の情報処理装置。
  4. 前記デバイス検出手段で前記デバイス収容部に前記光学デバイスの装着が検出された場合に、前記光学デバイスに電力を供給し、また、前記デバイス検出手段で前記デバイス収容部に前記記憶デバイスの装着が検出され、かつ、前記ロック機構のロックを検出した場合に、前記記憶デバイスに電力を供給する電力供給手段を備えたことを特徴とする請求項3に記載の情報処理装置。
  5. 前記電力供給手段は、前記デバイス検出手段により、前記デバイス収容部に収容されている前記光学デバイスの抜脱が検出された場合に、前記光学デバイスへの電力の供給を停止し、また、前記デバイス検出手段で前記ロック機構の解除を検出した場合に、前記デバイス収容部に収容されている前記記憶デバイスのロック機構の解除が検出された場合に、前記記憶デバイスへの電力の供給を停止することを特徴とする請求項4に記載の情報処理装置。
  6. 前記記憶デバイスは、HDDユニットまたはSSDユニットであることを特徴とする請求項1〜5のいずれか1つに記載の情報処理装置。
  7. 前記異なるデバイスは、SATA規格に準拠しており、SATAコネクタのP1に前記第1の信号ラインが接続され、P4に前記第2の信号ラインが接続されることを特徴とする請求項3に記載の情報処理装置。
  8. 異なるデバイスを着脱可能に収容するデバイス収容部を備え、前記異なるデバイスは、光学デバイスおよび記憶デバイスを含み、前記デバイス収容部に装着されるデバイスをロックするためのロック機構を備え、前記記憶デバイスは、前記ロック機構のロック・解除動作に応答する機械的スイッチが設けられた情報処理装置のデバイス処理方法において、
    前記デバイス収容部に装着されたデバイスの種類を判断するデバイス検出工程と、
    前記デバイス収容部に装着されたデバイスが抜脱される場合に、当該デバイスの切り離し処理を実行する処理工程と、
    を含み、
    前記処理工程では、前記デバイス検出工程で前記デバイス収容部に前記記憶デバイスが装着されていると判断されている場合において、前記機械的スイッチがロック解除を検出した場合に、前記記憶デバイスの切り離し処理を実行する一方、前記デバイス検出工程で前記デバイス収容部に前記光学デバイスが装着されていると判断されている場合において、前記光学デバイスが前記デバイス収容部から抜脱された場合に、前記光学デバイスの切り離し処理を実行することを特徴とする情報処理装置のデバイス処理方法。
  9. 異なるデバイスを着脱可能に収容するデバイス収容部を備え、前記異なるデバイスは、光学デバイスおよび記憶デバイスを含み、前記デバイス収容部に装着されるデバイスをロックするためのロック機構を備え、前記記憶デバイスは、前記ロック機構のロック・解除動作に応答する機械的スイッチが設けられた情報処理装置に搭載されるプログラムにおいて、
    前記デバイス収容部に装着されたデバイスの種類を判断するデバイス検出工程と、
    前記デバイス収容部に装着されたデバイスが抜脱される場合に、当該デバイスの切り離し処理を実行する処理工程と、
    を含み、
    前記処理工程では、前記デバイス検出工程で前記デバイス収容部に前記記憶デバイスが装着されていると判断されている場合において、前記機械的スイッチがロック解除を検出した場合に、前記記憶デバイスの切り離し処理を実行する一方、前記デバイス検出工程で前記デバイス収容部に前記光学デバイスが装着されていると判断されている場合において、前記光学デバイスが前記デバイス収容部から抜脱された場合に、前記光学デバイスの切り離し処理を実行することを特徴とするコンピュータが実行可能なプログラム。
JP2009001639A 2009-01-07 2009-01-07 情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラム Active JP5340750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009001639A JP5340750B2 (ja) 2009-01-07 2009-01-07 情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009001639A JP5340750B2 (ja) 2009-01-07 2009-01-07 情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラム

Publications (2)

Publication Number Publication Date
JP2010160619A true JP2010160619A (ja) 2010-07-22
JP5340750B2 JP5340750B2 (ja) 2013-11-13

Family

ID=42577743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009001639A Active JP5340750B2 (ja) 2009-01-07 2009-01-07 情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラム

Country Status (1)

Country Link
JP (1) JP5340750B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105764A (ja) * 1989-09-20 1991-05-02 Matsushita Electric Ind Co Ltd 情報記録再生装置
JPH05233109A (ja) * 1992-02-18 1993-09-10 Sharp Corp コンピュータ本体とオプション機器との装脱着システム
JPH05324212A (ja) * 1992-05-26 1993-12-07 Hitachi Ltd 情報処理装置
JPH096478A (ja) * 1995-06-16 1997-01-10 Toshiba Corp 携帯型電子機器
JP2004013243A (ja) * 2002-06-04 2004-01-15 Sony Corp 光ディスク装置及び光ディスク装置の制御方法
JP2004213840A (ja) * 2003-01-08 2004-07-29 Sony Corp ハードディスクシステム、ハードディスクユニット、変換ユニット
JP2005148944A (ja) * 2003-11-12 2005-06-09 Fujinon Corp 機器
JP2006277508A (ja) * 2005-03-30 2006-10-12 Nec Personal Products Co Ltd 換装ユニット、換装ユニットを有する情報処理装置及び換装方法
JP2008269635A (ja) * 2008-06-02 2008-11-06 Renesas Technology Corp 半導体処理装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105764A (ja) * 1989-09-20 1991-05-02 Matsushita Electric Ind Co Ltd 情報記録再生装置
JPH05233109A (ja) * 1992-02-18 1993-09-10 Sharp Corp コンピュータ本体とオプション機器との装脱着システム
JPH05324212A (ja) * 1992-05-26 1993-12-07 Hitachi Ltd 情報処理装置
JPH096478A (ja) * 1995-06-16 1997-01-10 Toshiba Corp 携帯型電子機器
JP2004013243A (ja) * 2002-06-04 2004-01-15 Sony Corp 光ディスク装置及び光ディスク装置の制御方法
JP2004213840A (ja) * 2003-01-08 2004-07-29 Sony Corp ハードディスクシステム、ハードディスクユニット、変換ユニット
JP2005148944A (ja) * 2003-11-12 2005-06-09 Fujinon Corp 機器
JP2006277508A (ja) * 2005-03-30 2006-10-12 Nec Personal Products Co Ltd 換装ユニット、換装ユニットを有する情報処理装置及び換装方法
JP2008269635A (ja) * 2008-06-02 2008-11-06 Renesas Technology Corp 半導体処理装置

Also Published As

Publication number Publication date
JP5340750B2 (ja) 2013-11-13

Similar Documents

Publication Publication Date Title
KR100368079B1 (ko) 컴퓨터 및 컴퓨터의 전원 제어 방법
JP4262637B2 (ja) 持ち運び可能で蓋体を開いて使用される電子機器、電子機器の制御方法、およびプログラム
JP4982512B2 (ja) 情報処理装置及び情報制御方法
JP4536843B2 (ja) ポータブルpcと拡張装置とをホット・ドック/アンドックする方法
US20110266873A1 (en) Information processing apparatus and method of controlling an information processing apparatus
US6826703B2 (en) System for notifying operating system of additional event for restoring suspend mode after a hardware device event switches computer to normal mode
JPH0997126A (ja) 拡張ユニットおよびこの拡張ユニットに接続可能なコンピュータ
JP2009151488A (ja) 情報処理装置
WO2014193408A1 (en) Mass storage device operation
US6625739B1 (en) Hard power shutdown of a computer by actuating both a keyboard controller independent key and a soft power switch together to bypass the power switch together to bypass the power controller
KR20100016727A (ko) 도킹 스테이션을 지원하는 휴대용 기기의 도킹 장치 및방법
JP4764454B2 (ja) ペン入力型情報処理装置、その警告方法、およびコンピュータが実行可能なプログラム
JP2011134187A (ja) 情報処理装置
JP5340750B2 (ja) 情報処理装置、そのデバイス処理方法、およびコンピュータが実行可能なプログラム
JP2007206839A (ja) 電子機器及び動作制御方法
JP3784007B2 (ja) コンピュータ、制御方法、及びプログラム
US20100250799A1 (en) Information processing apparatus and power supply controlling method
JP2009175841A (ja) 情報記憶装置、情報処理システム、及び情報処理装置の動作状態の設定方法
JP2000339071A (ja) 拡張ユニットの活線挿抜方法を備えた情報処理装置、および拡張ユニットの活線挿抜方法
US20090083535A1 (en) Information processing apparatus
US11113386B2 (en) Information processing apparatus, control method for information processing apparatus, and storage medium
JP5172793B2 (ja) 機能拡張デバイス
US7552263B2 (en) Portable computer and method of controlling the same
JP4366516B2 (ja) コンピュータ装置
JP2010152681A (ja) 情報処理装置およびエミュレーション方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130807

R150 Certificate of patent or registration of utility model

Ref document number: 5340750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250