JP2010147492A - 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 - Google Patents
固体撮像素子と固体撮像装置、固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP2010147492A JP2010147492A JP2010020574A JP2010020574A JP2010147492A JP 2010147492 A JP2010147492 A JP 2010147492A JP 2010020574 A JP2010020574 A JP 2010020574A JP 2010020574 A JP2010020574 A JP 2010020574A JP 2010147492 A JP2010147492 A JP 2010147492A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- region
- photoelectric conversion
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 163
- 239000004020 conductor Substances 0.000 claims abstract description 95
- 238000006243 chemical reaction Methods 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000000969 carrier Substances 0.000 claims abstract description 28
- 238000003384 imaging method Methods 0.000 claims description 133
- 230000003287 optical effect Effects 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 23
- 239000007769 metal material Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 226
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 61
- 238000002955 isolation Methods 0.000 description 17
- 230000035945 sensitivity Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【解決手段】半導体基体内に形成されている光電変換素子と、半導体基体の表面側に設けられている絶縁層と、絶縁層内に形成されている複数の配線層と、光電変換素子の周囲の半導体基体内に形成されている半導体領域とを備える。また、半導体領域内の少なくとも一部に接して形成されている導電材料層と、絶縁層内に形成されている外部配線との接続用の電極層と、電極層の上方に半導体基体の裏面から設けられた開口部とを備える。そして、電極層が、最も光変電変換素子側に形成されている配線層と同じ層に形成され、光電変換素子に、半導体基体の裏面側より光が照射される固体撮像素子を構成する。
【選択図】図2
Description
なお、光電変換素子にはポテンシャル勾配がつけられており、光電変換素子内で発生した小数キャリアは半導体ウェル領域に自然に流れ出るようになっている。
一方、例えば、光電変換素子の裏面側までしか到達しない短波長の光(紫外光)により発生した正孔の場合、半導体ウェル領域へと流れた後に、半導体ウェル領域の裏面側から表面側へと移動させる必要があるため、半導体ウェル領域の高い抵抗値の影響を受けて引き抜かれ難くなる。
この場合、半導体ウェル領域内に正孔が徐々に蓄積されてきてしまい、半導体ウェル領域内において正孔の滞留時間が長くなってしまうことから、光電変換素子から半導体ウェル領域へ正孔が流れ難くなり、光電変換素子内に正孔が蓄積され易くなってしまう。このため、光電変換素子に加えられている電界が影響を受けて弱くなるため、光電変換素子に蓄積された多数キャリア、すなわち電子(信号電荷)を正しく読み出すことができない。
これにより、過渡現象が生じることを抑えることができるために、感度の低下が抑制され、例えば長時間の動画等にも対応することができる固体撮像素子及び固体撮像装置を得ることができる。
したがって、高性能で、高信頼性を有する固体撮像素子及び固体撮像装置を実現することができる。
なお、図1は、裏面照射型の固体撮像素子、例えば、CMOS型の固体撮像素子の概略平面図を示している。また、図2は、図1のX−X線の拡大断面図を示している。
オプティカルブラック領域42は、暗電流補正用の画素が撮像領域41の画素の周囲に配列された構成であり、画素の一方の主面側が遮光膜により覆われている。そして、オプティカルブラック領域42から出力された信号を基準として、撮像領域41から出力された信号を補正することにより暗電流等のノイズを除去するようにしている。また、パッド領域43は、例えば、外部の配線と接続されるパッドが設けられる領域である。なお、撮像領域41及びオプティカルブラック領域42の外には、図示しないトランジスタ等からなる周辺回路領域が形成されている。
単結晶シリコン層4の他方の主面側、すなわち表面側(図中下側)には、光電変換素子7に対応して、例えばMOS型のトランジスタTr1等が形成され、このトランジスタTr1上には、多層の配線層13が形成されている。
具体的には、単結晶シリコン層4の表面側に形成された絶縁層15中において、1層目の配線131と、この1層目の配線131上に絶縁層15を介して形成された2層目の配線132と、この2層目の配線132上に絶縁層15を介して形成された3層目の配線133と、この3層目の配線133上に絶縁層15を介して形成された4層目の配線134とから形成されている。
なお、遮光膜19は、オプティカルブラック領域42の光電変換素子の全てを覆って形成されている。
この電圧印加手段としては、例えば、固体撮像素子1の外部又は内部に設けられ、電源からの電圧から導電材料層25に印加する電圧を生成する電圧制御回路と、電圧制御回路で生成された電圧を導電材料層25へ導く配線(ワイヤや固体撮像素子1内の配線層)とを備え構成する。
この際、導電材料層25が、半導体ウェル領域6の裏面側から表面側まで貫通して形成されており、金属材料で形成されていることから、前述したように、特に、短波長の入射光により光電変換素子の裏面側で発生した正孔が引き抜き難くなるようなことはなく、半導体ウェル領域6よりも抵抗値の低い導電材料層26によって正孔を容易に引き抜くことができる。
これにより、光電変換素子7内の飽和電荷量(Qs)が変動することを抑えて、飽和電荷量(Qs)を一定とすることができるため、例えば、時間の経過によって色が変化してしまうといった時間依存性の問題を解決することができる。また、感度の低下を防ぐことができる。
これに対して、本実施の形態の固体撮像素子1においては、導電材料層25が、絶縁層15内に形成された接地用の配線26まで達して形成されているため、遮光膜19も、導電材料層25及び配線26を通じて接地される。これにより、接地用の配線を遮光膜19に接続させる必要がない。
具体的には、例えば、オプティカルブラック領域42の遮光膜19にワイヤ等を接続して、遮光膜19を通じて導電材料層25に電圧を印加する。
このように単結晶シリコン層4の裏面側から導電材料層25に接地電圧や負電圧を印加するようにして固体撮像装置を構成した場合にも、単結晶シリコン層4の表面側(図1の下側)から接地電圧や負電圧を印加する場合と同様の作用効果が得られる。
なお、以下に示す製造工程は、後述する単結晶シリコン層の所定の位置に貫通して形成された、図示しないアライメントマークを基準として用いて行う。
なお、埋め込み酸化膜3や単結晶シリコン層4の膜厚は任意に設定することができる。
なお、トランジスタTr1の、チャネル領域、ソース領域及びドレイン領域は、図示しないが、単結晶シリコン層4内の所定の位置に形成する。
次に、1層目の配線131を含んで全面に再び絶縁層15を形成して平坦化処理を行った後、2層目となる配線132を所定のパターンに形成する。
これ以降は、所定の層数となるまで、このような工程が繰り返される。
なお、図4Dに示す場合では配線層13が4層の場合を示したが、4層以上の場合はこのような工程が繰り返される。
また、絶縁層15上には、例えばSiN膜やSiON膜等からなる平坦化膜が形成される。
そして、電荷蓄積領域8の裏面側に、公知の技術(例えば、単結晶シリコン層4の上面に薄く酸化膜を成膜した後に、レジストマスクを形成し、イオン注入を行う)により高濃度のP型の半導体領域からなる正電荷蓄積領域9を形成する。これにより光電変換素子7が形成される。なお、正電荷蓄積領域9を形成する工程は、この図4Fに示す状態で行う場合に限らず、電荷蓄積領域8と同様に単結晶シリコン層4の表面側から形成する等、その他様々なやり方が可能である。
この際、本実施の形態においては、半導体ウェル領域6内において、配線26に達する穴27を同時に形成する。
すなわち、パッド領域43の電極層20は、上述したように、撮像領域41やオプティカルブラック領域42の配線131や配線26と同一の面上で形成されている。したがって、パッド領域43において、電極層20に達する開口21を形成する際に、オプティカルブラック領域42において、配線26に達する穴27を同時に形成することができる。
次に、このレジストマスクをマスクとして単結晶シリコン層をエッチング除去することにより、図5Gに示したように、オプティカルブラック領域42及びパッド領域43において、単結晶シリコン層4内の所定の位置に穴27と開口21とをそれぞれ形成することができる。
上述した実施の形態の固体撮像素子1では、図2に示したように、オプティカルブラック領域42の周辺部に形成された半導体ウェル領域6内に導電材料層25を形成したが、本実施の形態の固体撮像素子31では、図7に示すように、撮像領域41において、隣接する光電変換素子7間を分離するP型の半導体領域からなる素子分離領域5内に導電材料層25を形成する。
導電材料層25に用いられる材料等、その他の構成は、上述した実施の形態の固体撮像素子1の構成と同様であるので、重複説明は省略する。
すなわち、上述したように、例えば、配線26及びパッド領域43の電極層20を介して、外部に設けられた電圧印加手段により、導電材料層25に電圧が印加される構成とする。
本実施の形態の固体撮像素子32では、オプティカルブラック領域42において、隣接する光電変換素子7間を分離するP型の半導体領域からなる素子分離領域5内に、導電材料層25を形成する。
導電材料層25に用いられる材料等、その他の構成は、上述した実施の形態の固体撮像素子1の構成と同様であるので、重複説明は省略する。
すなわち、上述したように、例えば、配線26及びパッド領域43の電極層20を介して、外部に設けられた電圧印加手段により、導電材料層25に電圧が印加される構成とする。
なお、このような構成の固体撮像装置の場合、単結晶シリコン層4の表面側からではなく、単結晶シリコン層4の裏面側から導電材料層25に対して電圧が印加されるように電圧印加手段を構成することもできる。この場合、上述したように、例えば、オプティカルブラック領域42の遮光膜19にワイヤ等を接続して、遮光膜19を通じて導電材料層25に電圧が印加されるように構成する。
このような構成の導電材料層25を形成する場合は、図5Gに示した穴27形成工程において、単結晶シリコン層4の表面側まで貫通しないような条件で、穴27を形成すればよい。
これにより、例えば、撮像領域41やオプティカルブラック領域42の外周に形成された周辺回路部等の特性に影響を与えることを防ぐことができる。
なお、このように金属材料を用いた場合、例えば、穴27内に埋め込まれた金属材料が単結晶シリコン層4中に拡散する場合が考えられる。このため、図10に示すように、穴27の側壁にバリアメタル膜33を形成して、金属の拡散を防ぐ構成とすることも可能である。
Claims (11)
- 半導体基体内に形成されている光電変換素子と、
前記半導体基体の表面側に設けられている絶縁層と、
前記絶縁層内に形成されている配線層と、
前記光電変換素子の周囲の前記半導体基体内に形成されている半導体領域と、
前記半導体領域内の少なくとも一部に前記半導体基体の裏面側から形成され、前記半導体領域と絶縁膜又はPN接合を介して接するように形成されている金属材料からなる導電材料層と、を備え、
前記光電変換素子に、前記半導体基体の裏面側より光が照射される
固体撮像素子。 - 前記導電材料層は、前記半導体領域の裏面側から前記半導体基体の表面側に貫通して形成された穴内に埋め込まれていることを特徴とする請求項1に記載の固体撮像素子。
- 前記導電材料層が、前記絶縁層内の最も光電変換素子側に形成されている前記配線層に接続されている請求項2に記載の固体撮像素子。
- 前記導電材料層と前記絶縁膜又は前記PN接合との間にバリアメタル膜が形成されている請求項1に記載の固体撮像素子。
- 前記導電材料層が外部から電圧が印加される構成である請求項1に記載の固体撮像素子。
- 半導体基体内に形成されている光電変換素子と、前記半導体基体の表面側に設けられている絶縁層と、前記絶縁層内に形成されている配線層と、前記光電変換素子の周囲の前記半導体基体内に形成されている半導体領域と、前記半導体領域内の少なくとも一部に前記半導体基体の裏面側から形成され、前記半導体領域と絶縁膜又はPN接合を介して接するように形成されている金属材料からなる導電材料層とを備え、前記光電変換素子に、前記半導体基体の裏面側より光が照射される固体撮像素子と、
前記固体撮像素子に対して電圧を印加する手段とを備え、
前記手段から、前記導電材料層に接地電位が印加される
固体撮像装置。 - 前記導電材料層は、前記半導体領域の裏面側から前記半導体基体の表面側に貫通して形成された穴内に埋め込まれていることを特徴とする請求項6に記載の固体撮像装置。
- 半導体基体内に形成されている光電変換素子と、前記半導体基体の表面側に設けられている絶縁層と、前記絶縁層内に形成されている配線層と、前記光電変換素子の周囲の前記半導体基体内に形成されている半導体領域と、前記半導体領域内の少なくとも一部に前記半導体基体の裏面側から形成され、前記半導体領域と絶縁膜又はPN接合を介して接するように形成されている金属材料からなる導電材料層とを備え、前記光電変換素子に、前記半導体基体の裏面側より光が照射される固体撮像素子と、
前記固体撮像素子に対して電圧を印加する手段とを備え、
前記手段から、前記導電材料層に、少数キャリアを引き抜くことができるような正電位或いは負電位が印加される
固体撮像装置。 - 前記導電材料層は、前記半導体領域の裏面側から前記半導体基体の表面側に貫通して形成された穴内に埋め込まれていることを特徴とする請求項8に記載の固体撮像装置。
- 撮像領域とオプティカルブラック領域とパッド領域とを有し、前記撮像領域及び前記オプティカルブラック領域において、半導体基体内に光電変換素子が形成され、前記半導体基体の表面側に設けられた絶縁層内に配線層が形成され、前記光電変換素子に、前記半導体基体の裏面側より光が照射される構成の固体撮像素子を製造する方法であって、
前記半導体基体内に半導体領域を形成する工程と、
前記半導体領域内に光電変換素子を形成する工程と、
前記配線層と前記配線層を覆う絶縁層とを形成すると共に、前記パッド領域において、電極層を形成し、前記絶縁層で覆う工程と、
前記パッド領域において、前記半導体基体の裏面側から前記電極層に達する開口を形成すると同時に、前記半導体領域内を貫通して、前記半導体基体の裏面側から前記配線層に達する穴を形成する工程と、
形成した前記穴の半導体領域側壁に絶縁膜又はPN接合を形成する工程と、
前記絶縁膜又は前記PN接合が形成された前記穴内に金属材料膜を埋め込み、前記半導体領域に導電材料層を形成する工程とを有する
固体撮像素子の製造方法。 - 前記絶縁膜又は前記PN接合上にバリアメタル膜を形成する工程を有する請求項10に記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020574A JP5126242B2 (ja) | 2010-02-01 | 2010-02-01 | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020574A JP5126242B2 (ja) | 2010-02-01 | 2010-02-01 | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004206377A Division JP4483442B2 (ja) | 2004-07-13 | 2004-07-13 | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147492A true JP2010147492A (ja) | 2010-07-01 |
JP5126242B2 JP5126242B2 (ja) | 2013-01-23 |
Family
ID=42567530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010020574A Expired - Fee Related JP5126242B2 (ja) | 2010-02-01 | 2010-02-01 | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5126242B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278767A (ja) * | 1989-04-19 | 1990-11-15 | Sony Corp | 固体撮像装置 |
JP2001339057A (ja) * | 2000-05-30 | 2001-12-07 | Mitsumasa Koyanagi | 3次元画像処理装置の製造方法 |
JP2004165236A (ja) * | 2002-11-11 | 2004-06-10 | Sony Corp | 固体撮像装置の製造方法 |
-
2010
- 2010-02-01 JP JP2010020574A patent/JP5126242B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278767A (ja) * | 1989-04-19 | 1990-11-15 | Sony Corp | 固体撮像装置 |
JP2001339057A (ja) * | 2000-05-30 | 2001-12-07 | Mitsumasa Koyanagi | 3次元画像処理装置の製造方法 |
JP2004165236A (ja) * | 2002-11-11 | 2004-06-10 | Sony Corp | 固体撮像装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5126242B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4483442B2 (ja) | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 | |
JP5420656B2 (ja) | 裏面トレンチを有する裏面照射型イメージセンサ | |
KR101797288B1 (ko) | 수직 트랜스퍼 게이트 및 주입 절연 영역을 이용한 픽셀 피치 감소법 | |
JP4599417B2 (ja) | 裏面照射型固体撮像素子 | |
JP4751865B2 (ja) | 裏面照射型固体撮像素子及びその製造方法 | |
TWI569435B (zh) | 具有介電電荷捕捉裝置之影像感測器 | |
US20100109060A1 (en) | Image sensor with backside photodiode implant | |
US9991305B2 (en) | Stacked type solid state imaging apparatus and imaging system | |
US7663167B2 (en) | Split transfer gate for dark current suppression in an imager pixel | |
KR20150033606A (ko) | 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기 | |
JP2005294705A (ja) | 固体撮像素子及びその製造方法 | |
JP2011138905A (ja) | 固体撮像装置 | |
JP2010098219A (ja) | 裏面照射型固体撮像装置 | |
KR20150039171A (ko) | 3d 이미지 센서 구조를 제조하는 시스템 및 방법 | |
JP2010278472A (ja) | 固体撮像装置の製造方法 | |
JP2006054263A (ja) | 固体撮像装置およびその製造方法 | |
WO2012035696A1 (ja) | 固体撮像装置およびその製造方法 | |
US20130256822A1 (en) | Method and device with enhanced ion doping | |
KR20190124963A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
JP2005347707A (ja) | 固体撮像素子及びその製造方法 | |
KR102524998B1 (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
TWI413246B (zh) | 在一互補式金氧半導體像素中之半島形傳送閘 | |
JP5263219B2 (ja) | 固体撮像装置、その製造方法および撮像装置 | |
JP5535261B2 (ja) | 固体撮像装置 | |
JP5077309B2 (ja) | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |