JP2010145803A - Display panel driving device and display device - Google Patents
Display panel driving device and display device Download PDFInfo
- Publication number
- JP2010145803A JP2010145803A JP2008323807A JP2008323807A JP2010145803A JP 2010145803 A JP2010145803 A JP 2010145803A JP 2008323807 A JP2008323807 A JP 2008323807A JP 2008323807 A JP2008323807 A JP 2008323807A JP 2010145803 A JP2010145803 A JP 2010145803A
- Authority
- JP
- Japan
- Prior art keywords
- output
- register
- shift register
- display panel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Abstract
Description
本発明は、プラズマディスプレイパネルや液晶表示パネルに代表される表示パネルを駆動する表示パネル駆動装置に関する。 The present invention relates to a display panel driving device for driving a display panel represented by a plasma display panel and a liquid crystal display panel.
複数の走査線と複数の信号線とが互いに交差して配置されている表示パネルが知られている。このような表示パネルとしては、プラズマディスプレイパネル(PDP:Plasma Display Panel)、液晶表示パネル(LCD:Liquid Crystal Display)、エレクトロルミネッセンスパネル(EL:Electronic Luminescence)等のフラットパネルディスプレイ(FPD:Flat Panel Display)が知られている。 There is known a display panel in which a plurality of scanning lines and a plurality of signal lines are arranged to cross each other. As such a display panel, a flat panel display (FPD: Flat Panel Display) such as a plasma display panel (PDP), a liquid crystal display panel (LCD), an electroluminescence panel (EL), etc. )It has been known.
表示パネルの画素数の増加に伴い、表示パネルを駆動する装置には、表示パネルを駆動する出力信号の数を多くすることが求められている。しかし、出力信号の数が増加すると、用いられるシフトレジスタの規模や、各出力信号の制御回路等の数も多くなる。このため、出力信号の数を多くすること自体が困難であったり、駆動装置の規模が大きくなってしまい、コストが高くなる。特許文献1には、シフトレジスタを構成するフリップフロップの数を削減したパネル駆動用回路の例が記載されている。
しかしながら、特許文献1によると、フリップフロップの数を出力信号の数の半分より少なくすることは困難である。また、出力回路の貫通電流を防止するための回路を設ける場合には、このような貫通電流の防止のための回路が出力信号ごとに必要となる。
However, according to
本発明に係る表示パネル駆動装置は、表示パネルを駆動するための出力信号の数を多くすることを、低コストで実現することを可能にする。 The display panel driving device according to the present invention makes it possible to increase the number of output signals for driving the display panel at a low cost.
本発明の例示的実施形態に係る表示パネル駆動装置は、表示パネルを駆動するための複数の出力信号を生成する表示パネル駆動装置であって、それぞれが1ビットの値を格納する複数のセルを有し、入力信号の値を前記複数のセルの1つに格納させ、格納された値を前記複数のセルの間で順次シフトするシフトレジスタと、前記シフトレジスタの前記複数のセルの少なくとも一部にそれぞれ対応する複数のセレクタとを有する。前記シフトレジスタの前記複数のセルの数は、前記複数の出力信号より少なく、前記シフトレジスタは、前記入力信号の値を、第1の向きにシフトし、その後、第2の向きにシフトする。前記複数のセレクタは、それぞれが、重複しないように前記複数の出力信号のうちの2つ以上の出力信号に対応し、前記対応するセルの値を示す信号を前記対応する複数の出力信号のうちの1つとして出力し、前記対応するセルの値を示す信号を、前記シフトレジスタのシフトの向きの変更に従って、前記対応する複数の出力信号のうちの異なる出力信号として出力する。 A display panel driving apparatus according to an exemplary embodiment of the present invention is a display panel driving apparatus that generates a plurality of output signals for driving a display panel, each including a plurality of cells each storing a 1-bit value. A shift register that stores the value of the input signal in one of the plurality of cells and sequentially shifts the stored value between the plurality of cells; and at least a part of the plurality of cells of the shift register And a plurality of selectors respectively corresponding to. The number of the plurality of cells of the shift register is less than the plurality of output signals, and the shift register shifts the value of the input signal in a first direction and then in a second direction. The plurality of selectors correspond to two or more output signals of the plurality of output signals so that they do not overlap each other, and signals indicating the values of the corresponding cells are included in the corresponding plurality of output signals. And a signal indicating the value of the corresponding cell is output as a different output signal from the plurality of corresponding output signals in accordance with the shift direction of the shift register.
これによると、シフトレジスタのセルの数を出力信号の数より大幅に少なくすることができる。このため、表示パネル駆動装置の低コスト化を図ることができる。 According to this, the number of cells of the shift register can be significantly reduced from the number of output signals. For this reason, cost reduction of a display panel drive device can be achieved.
本発明の例示的実施形態に係る表示装置は、表示パネルと、前記表示パネルを駆動するための複数の出力信号を生成する表示パネル駆動装置とを有する。前記表示パネル駆動装置は、それぞれが1ビットの値を格納する複数のセルを有し、入力信号の値を前記複数のセルの1つに格納させ、格納された値を前記複数のセルの間で順次シフトするシフトレジスタと、前記シフトレジスタの前記複数のセルの少なくとも一部にそれぞれ対応する複数のセレクタとを有する。前記シフトレジスタの前記複数のセルの数は、前記複数の出力信号より少なく、前記シフトレジスタは、前記入力信号の値を、第1の向きにシフトし、その後、第2の向きにシフトする。前記複数のセレクタは、それぞれが、重複しないように前記複数の出力信号のうちの2つ以上の出力信号に対応し、前記対応するセルの値を示す信号を前記対応する複数の出力信号のうちの1つとして出力し、前記対応するセルの値を示す信号を、前記シフトレジスタのシフトの向きの変更に従って、前記対応する複数の出力信号のうちの異なる出力信号として出力する。 A display device according to an exemplary embodiment of the present invention includes a display panel and a display panel driving device that generates a plurality of output signals for driving the display panel. The display panel driving device includes a plurality of cells each storing a 1-bit value, stores an input signal value in one of the plurality of cells, and stores the stored value between the plurality of cells. And a plurality of selectors respectively corresponding to at least some of the plurality of cells of the shift register. The number of the plurality of cells of the shift register is less than the plurality of output signals, and the shift register shifts the value of the input signal in a first direction and then in a second direction. The plurality of selectors correspond to two or more output signals of the plurality of output signals so that they do not overlap each other, and signals indicating the values of the corresponding cells are included in the corresponding plurality of output signals. And a signal indicating the value of the corresponding cell is output as a different output signal from the plurality of corresponding output signals in accordance with the shift direction of the shift register.
本発明の実施形態によれば、表示パネル駆動装置におけるシフトレジスタの規模を抑えることが可能になる。したがって、表示パネル駆動装置を低コストで実現することが可能になる。 According to the embodiment of the present invention, it is possible to reduce the scale of the shift register in the display panel driving device. Therefore, the display panel driving device can be realized at low cost.
以下、本発明の実施の形態について、図面を参照しながら説明する。図面において下2桁が同じ参照番号で示された構成要素は、互いに対応しており、同一の又は類似の構成要素である。図面における機能ブロック間の実線は、電気的な接続を示している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the components indicated by the same reference numerals in the last two digits correspond to each other and are the same or similar components. Solid lines between functional blocks in the drawing indicate electrical connections.
図1は、本発明の実施形態による表示装置の構成を示すブロック図である。図1の表示装置は、それぞれ表示パネル駆動装置としての複数のスキャンドライバ100と、複数のデータ線ドライバ192と、これらに駆動される表示パネル194とを有している。表示パネル194は、典型的にはプラズマディスプレイパネルであるが、液晶表示パネル、エレクトロルミネッセンスパネル等の他の種類のフラットパネルディスプレイであってもよい。
FIG. 1 is a block diagram showing a configuration of a display device according to an embodiment of the present invention. The display device of FIG. 1 includes a plurality of
各スキャンドライバ100は、表示パネル194を駆動するための出力信号OUT1、…、OUT2nを生成し、図1において横方向に走る複数の走査線を出力信号OUT1〜OUT2nによって駆動する(nは3以上の整数)。各データ線ドライバ192は、図1において縦方向に走る複数のデータ線を複数の出力信号によって駆動する。スキャンドライバ100は、出力信号OUT1、…、OUT2nとしてパルスを1つずつ順に時間をずらしながら出力し、出力信号OUT2nのパルスが出力されたことを次段のスキャンドライバ100に信号OUTによって通知する。このスキャンドライバ100も同様の動作を行い、更に次の段のスキャンドライバ100に通知される。
Each
図2は、図1のスキャンドライバ100の構成例を示すブロック図である。スキャンドライバ100は、シフトレジスタ210と、出力制御部222_1、222_2、…、222_n−1、222_n、222_n+1と、セレクタ224_1、224_2、…、224_n−1と、出力回路226_1、226_2、…、226_n−1、226_n、226_n+1、226_n+2、…、226_2n−1、226_2nと、シフト制御部228とを有している。シフトレジスタ210は、レジスタ212、214、216を有している。レジスタ214は、n−2個のセル242_2、…、242_n−1を有している。
FIG. 2 is a block diagram illustrating a configuration example of the
シフトレジスタ210は、クロックCLKに従って、出力信号OUT1〜OUT2nの数である2nより少ないn+1個のビットの値を格納し、右又は左にシフトする。シフトの向きは、シフト制御部228から出力されるシフト制御信号SLによって制御される。
The
図3は、図2のシフトレジスタ210の構成例を示すブロック図である。レジスタ212はセル232を有し、レジスタ216はセル252、254を有している。セル232は、セレクタ337と、Dフリップフロップ338とを有する複合セルである。
FIG. 3 is a block diagram illustrating a configuration example of the
セレクタ337は、シフト制御部228から出力されるシフト制御信号SLに従って、端子A及びBのうちの1つを選択し、選択された端子への入力信号を端子Yから出力する。以下では例として、セレクタ337は、シフト制御信号SLが“L”であるときには端子Aを選択し、シフト制御信号SLが“H”であるときには端子Bを選択することとする。Dフリップフロップ338は、クロックCLKの立ち上がりエッジに従って、端子Dに入力された信号を端子Q1から出力する。本明細書における他のセルも、セル232と同様に構成されている。
The
シフトレジスタ210のn+1個のセル232、242_2〜242_n−1、252、254は、1ビットの値をそれぞれ格納する。図3には示されていないが、シフトレジスタ210のセルの端子Q1、Q2、…、Qn−1、Qn、Qn+1から出力される信号は、図2の出力制御部222_1〜222_n+1にそれぞれ入力される。
The n + 1
図4は、図2のスキャンドライバ100における信号を示すタイミングチャートである。図2〜図4を参照して、スキャンドライバ100の動作を説明する。シフト制御部228は、シフトレジスタ210に右向きのシフト(右シフト)を行わせるときには、シフト制御信号SLとして“H”を出力し、シフトレジスタ210に左向きのシフト(左シフト)を行わせるときには、シフト制御信号SLとして“L”を出力する。
FIG. 4 is a timing chart showing signals in the
図4では、まず、シフト制御部228は、シフト制御信号SLを“H”にする。図3の各セルは、それぞれの端子Bに入力される信号を選択する。セル232は、クロックCLKの立ち上がりエッジに従って、入力信号INの値を選択して格納し、格納した値を示す信号を端子Q1からセル242_2に出力する。図4のように入力信号INとしてパルス(アクティブ信号)が入力されると、セル232は、幅がクロックCLKの周期に等しいパルスを出力する。
In FIG. 4, first, the
セル242_2は、クロックCLKの立ち上がりエッジに従って、セル232から出力された信号の値を格納し、格納した値を示す信号を端子Q2から右隣の次段のセルに出力する。端子Q2から出力される信号は、端子Q1から出力された信号をクロックCLKの周期だけ遅らせた信号である。同様にして、クロックCLKの立ち上がりごとに、入力信号INが示す値が右向きに順次シフトされ、図4のようにセル242_n−1に達する。
Cell 242_2 in accordance with the rising edge of the clock CLK, and stores the value of the signal from the
セル252は、クロックCLKの立ち上がりエッジに従って、セル242_n−1から出力された信号の値を格納し、格納した値を示す信号を端子Qnからセル254に出力する。セル254は、クロックCLKの立ち上がりエッジに従って、セル252から出力された信号の値を格納し、格納した値を示す信号を端子Qn+1からセル242_n−1及びシフト制御部228に出力する。
The
端子Qn+1から出力される信号が“H”になると、シフト制御部228は、シフト制御信号SLを“L”にする。すると、図3の各セルは、それぞれの端子Aに入力される信号を選択する。セル242_n−1は、クロックCLKの立ち上がりエッジに従って、セル254から出力された信号の値を格納し、格納した値を示す信号を端子Qn−1から左隣の次段のセルに出力する。同様にして、クロックCLKの立ち上がりごとに、セル254から出力された信号が示す値が左向きに順次シフトされ、図4のようにセル242_2に達する。
When the signal output from the terminal Q n + 1 becomes “H”, the
セル232は、クロックCLKの立ち上がりエッジに従って、セル242_2から出力された信号の値を格納し、格納した値を示す信号を端子Q1からシフト制御部228に出力する。端子Q1から出力される信号が“H”になると、シフト制御部228は、信号OUTとしてパルス(アクティブ信号)を次段のスキャンドライバに出力し、シフト制御信号SLを“H”にする。
このように、シフトレジスタ210は、シフト制御信号SLが“H”であるときには、端子Q1を有するセル232から端子Qn+1を有するセル254への右シフトを行い、シフト制御信号SLが“L”であるときには、セル254からセル232への左シフトを行う。また、セレクタ224_1〜224_n−1は、対応する出力制御部の出力を、シフトの向きが変更されるごとに異なる出力信号として出力する。
Thus, when the shift control signal SL is “H”, the
なお、パルスが端子Qn+1を有するセル254及び端子Q1を有するセル232に達したときに、シフトの向きを変更する場合について説明したが、パルスが他のセルに達したときにシフトの向きを変更してもよい。
Although the case where the shift direction is changed when the pulse reaches the
図2の出力制御部222_1〜222_n+1は、シフトレジスタ210のセル232、242_2〜242_n−1、252、254にそれぞれ対応している。出力制御部222_1〜222_n+1は、それぞれ、対応するセルの値を示す信号(端子Q1〜Qn+1から出力される信号の1つ)に基づいて、所定の時間差を有する2つの信号を生成して出力する。例えば出力制御部222_1は、端子Q1から出力される信号に基づいて、この信号と、この信号の立ち上がりエッジを所定の時間遅らせた信号とを出力する。
The output control units 222_1 to 222_n + 1 in FIG. 2 correspond to the
セレクタ224_1〜224_n−1は、シフトレジスタ210のセル232、242_2〜242_n−1にそれぞれ対応している。また、セレクタ224_1〜224_n−1は、出力信号OUT1、OUT2、…、OUTn−1にそれぞれ対応し、かつ、出力信号OUT2n、OUT2n−1、…、OUTn+2にそれぞれ対応している。すなわち、セレクタ224_1〜224_n−1は、それぞれが、重複しないように、出力信号OUT1〜OUTn−1、OUTn+2〜OUT2nのうちの2つの出力信号に対応している。出力回路226_1、226_2、…、226_n−1、226_n、226_n+1、226_n+2、…、226_2n−1、226_2nは、出力信号OUT1〜OUTn−1、OUTn、OUTn+1、OUTn+2〜OUT2nをそれぞれ出力する。
The selectors 224_1 to 224_n−1 correspond to the
シフトレジスタ210が右シフトを行う場合には、セレクタ224_1〜224_n−1は、それぞれ、図2の対応する出力制御部からの2つの信号を、そのセレクタに対応する2つの出力信号のうちの1つとして、その出力信号に対応する出力回路を経由して出力する。シフトレジスタ210が左シフトを行う場合には、セレクタ224_1〜224_n−1は、それぞれ、図2の対応する出力制御部からの2つの信号を、そのセレクタに対応する2つの出力信号のうち、右シフトの際とは異なる1つとして、その出力信号に対応する出力回路を経由して出力する。
When the
図24は、図2の出力回路のうちの1つの回路例を示す回路図である。図24の出力回路226_1は、PMOSトランジスタ2402と、NMOSトランジスタ2404とを有している。PMOSトランジスタ2402のソースには回路用の電源電圧VDDより高い表示パネル駆動用の電源電圧VDDHが与えられ、NMOSトランジスタ2404のソースにはフローティンググラウンド電圧FGNDが与えられている。駆動される表示パネルの種類に応じて、電源電圧VDDHに代えて電源電圧VDDを与えてもよいし、フローティンググラウンド電圧FGNDに代えてグラウンド電圧GNDを与えてもよい。
FIG. 24 is a circuit diagram showing an example of one of the output circuits of FIG. The output circuit 226_1 in FIG. 24 includes a
PMOSトランジスタ2402のドレインは、NMOSトランジスタ2404のドレインと接続され、このノードからは出力信号OUT1が出力される。PMOSトランジスタ2402のゲートには、出力制御部222_1で生成された2つの信号のうち、立ち上がりエッジのタイミングが早い方の信号が入力され、NMOSトランジスタ2404のゲートには、出力制御部222_1で生成された2つの信号のうち、立ち上がりエッジのタイミングが遅い方の信号が入力される。
The drain of the
端子Q1の信号が“H”になると、まずPMOSトランジスタ2402がオフになり、その後、NMOSトランジスタ2404がオンになる。したがって、2つのトランジスタが同時にオンにならないので、貫通電流の発生を防ぐことができる。図4のように、端子Q1の信号が“H”になるのに対応して、出力信号OUT1は“L”になる。
When the signal at the terminal Q 1 is becomes "H",
図24の出力回路226_1がPMOSトランジスタ2402及びNMOSトランジスタ2404を有する場合について説明したが、出力回路226_1は、PMOSトランジスタ2402に代えてNMOSトランジスタを有していてもよい。出力回路226_1は、表示パネルの走査線の駆動に必要な電圧の信号を生成して出力する回路であれば、他の構成を有していてもよい。
Although the case where the output circuit 226_1 in FIG. 24 includes the
このように、出力回路226_1は、対応するセレクタ224_1の出力信号に従って、表示パネル194の駆動に必要な電圧の信号を生成して出力する。他の出力回路も同様に構成されているので、それらについての説明は省略する。スキャンドライバ100は、図4のように出力信号OUT1〜OUT2nを生成し、表示パネル194の走査線を駆動する。
As described above, the output circuit 226_1 generates and outputs a signal having a voltage necessary for driving the
図5は、図3のシフトレジスタ210におけるパルスの移動と生成される出力信号との関係を示す概念図である。セル232に入力された入力信号INのパルスは、右シフトされて順に端子Q1、Q2、…、Qn+1から出力され、その結果、出力信号OUT1、OUT2、…、OUTn+1としてパルスが順に出力される。その後、端子Qn+1のパルスは左シフトされて順に端子Qn−1、…、Q2、Q1から出力され、その結果、出力信号OUTn+2、…、OUT2n−1、OUT2nとしてパルスが順に出力される。更に、出力信号OUTとしてパルスが次段のスキャンドライバに出力される。
FIG. 5 is a conceptual diagram showing the relationship between pulse movement and generated output signals in the
図6は、図3のシフトレジスタ210の変形例の構成を示すブロック図である。スキャンドライバ100は、図3のシフトレジスタ210に代えて図6のシフトレジスタ610を有してもよい。図6のシフトレジスタ610は、レジスタ214に代えてレジスタ614を有している点が、図3のシフトレジスタ210とは異なっている。また、シフトレジスタ610の制御には、シフト制御部628が用いられる。レジスタ614はセル242_2を有している。図6のシフトレジスタ610は、図3においてn=3の場合に相当する。
FIG. 6 is a block diagram showing a configuration of a modification of the
図7は、図6のシフトレジスタ610を有する場合のスキャンドライバ100における信号を示すタイミングチャートである。シフトレジスタ610は、図3のシフトレジスタ210と同様に、シフト制御部628からのシフト制御信号SLに従って、端子Q1を有するセル232から端子Q4を有するセル254への右シフトを行い、その後、セル254からセル232への左シフトを行う。
FIG. 7 is a timing chart showing signals in the
更にその後、シフトレジスタ610は、シフト制御部628からのシフト制御信号SLに従って、端子Q1を有するセル232から端子Q4を有するセル254への右シフトを行い、その後、セル254からセル232への左シフトを行う。すると、スキャンドライバ100は、図7のように出力信号OUT1〜OUT11を生成する。セレクタ224_2は、対応する出力制御部の出力を、シフトの向きが変更されるごとに異なる出力信号として出力する。セレクタ224_1は、対応する出力制御部の出力を、シフトの向きが所定の向きになるごとに異なる出力信号として出力する。出力信号OUT11のための信号がシフトレジスタ610で生成されると、シフト制御部628は、信号OUTとしてパルスを次段のスキャンドライバに出力する。
Thereafter, the
図8は、図6のシフトレジスタ610におけるパルスの移動と生成される出力信号との関係を示す概念図である。セル232に入力された入力信号INのパルスは、右シフトされて順に端子Q1、Q2、…、Q4から出力され、その結果、出力信号OUT1、OUT2、…、OUT4としてパルスが順に出力される。その後、端子Q4のパルスは左シフトされて順に端子Q2、Q1から出力され、その結果、出力信号OUT5、OUT6としてパルスが順に出力される。
FIG. 8 is a conceptual diagram showing the relationship between the movement of pulses and the generated output signal in the
更に、パルスは更に右シフトされて順に端子Q2〜Q4から出力され、その結果、出力信号OUT7〜OUT9としてパルスが順に出力される。その後、端子Q4のパルスは左シフトされて順に端子Q2、Q1から出力され、その結果、出力信号OUT10、OUT11としてパルスが順に出力される。更に、出力信号OUTとしてパルスが次段のスキャンドライバに出力される。
Further, the pulse is further shifted to the right and sequentially output from the terminals Q 2 to Q 4 , and as a result, the pulse is sequentially output as the output signals OUT 7 to OUT 9. Thereafter, a pulse of the terminal Q 4 are output sequentially from the
このように、シフトレジスタ610は、パルスを往復させた後に更に往復させるので、シフトレジスタ610の回路規模を抑えながら多くの出力信号を生成することができるようになる。ここではパルスを2往復させる場合について説明したが、パルスを更に多くの回数往復させるようにしてもよい。すると、シフトレジスタ610の回路規模を抑えながら非常に多くの出力信号を生成することができる。
As described above, since the
図9は、図2のスキャンドライバ100の変形例の構成を示すブロック図である。図9のスキャンドライバ900は、出力制御部222_1〜222_n+1を有しない点の他は、図2のスキャンドライバ100とほぼ同様である。セレクタ224_1〜224_n−1は、対応するセルの値を示す信号を、対応する出力信号として、その出力信号に対応する出力回路を経由して出力する。スキャンドライバ900によると、回路を簡略化することができる。
FIG. 9 is a block diagram showing a configuration of a modified example of the
図10は、図2のスキャンドライバ100の他の変形例の構成を示すブロック図である。図10のスキャンドライバ1000は、シフトレジスタ1010と、出力制御部1022_1、1022_2、…、1022_n−1、1022_n、1022_n+1、1022_2nと、セレクタ1024_1、1024_2、…、1024_n−1、1024_n、1024_n+1、1024_2nと、2x個(xは3以上の整数)の出力回路1026と、シフト制御部1028とを有している。シフトレジスタ1010は、レジスタ1012、214、216を有している。
FIG. 10 is a block diagram showing a configuration of another modified example of the
シフトレジスタ1010は、クロックCLKに従って、出力信号OUT1〜OUT2xの数である2xより少ないn+2個のビットの値を格納し、右又は左にシフトする。シフトの向きは、シフト制御部1028から出力されるシフト制御信号SLによって制御される。
The
図11は、図10のシフトレジスタ1010の構成例を示すブロック図である。レジスタ1012はセル1132、1134を有している。セル1132、1134は、セル232と同様に構成されている。
FIG. 11 is a block diagram illustrating a configuration example of the
シフトレジスタ1010のn+2個のセル1132、1134、242_2〜242_n−1、252、254は、1ビットの値をそれぞれ格納する。図11には示されていないが、シフトレジスタ1010のセルの端子Q1、Q2、…、Qn−1、Qn、Qn+1、Q2nから出力される信号は、図10の出力制御部1022_1〜1022_n+1、1022_2nにそれぞれ入力される。
The n + 2
図12は、図10のスキャンドライバ1000における信号を示すタイミングチャートである。図10〜図12を参照して、スキャンドライバ1000の動作を説明する。シフト制御部1028は、シフト制御部228と同様にシフト制御信号SLを出力する。
FIG. 12 is a timing chart showing signals in the
図12では、まず、シフト制御部1028は、シフト制御信号SLを“H”にする。図11の各セルは、それぞれの端子Bに入力される信号を選択する。セル1132は、クロックCLKの立ち上がりエッジに従って、入力信号INの値を選択して格納し、格納した値を示す信号を端子Q1からセル242_2に出力する。その後、図3、図4の場合と同様に、パルスがセル254の端子Qn+1に達する。
In FIG. 12, first, the
端子Qn+1から出力される信号が“H”になると、シフト制御部1028は、シフト制御信号SLを“L”にする。すると、図11の各セルは、それぞれの端子Aに入力される信号を選択する。その後、図3、図4の場合と同様に、パルスがセル242_2の端子Q2に達する。
When the signal output from the terminal Q n + 1 becomes “H”, the
セル1134は、クロックCLKの立ち上がりエッジに従って、セル242_2から出力された信号の値を格納し、格納した値を示す信号を端子Q2nからセル1132に出力する。セル1132は、クロックCLKの立ち上がりエッジに従って、セル1134から出力された信号の値を格納し、格納した値を示す信号を端子Q1からセル242_2及びシフト制御部1028に出力する。
更にその後、シフトレジスタ1010は、シフト制御部1028からのシフト制御信号SLに従って、セル1132からセル254への右シフトを行い、その後、セル254からセル1134を経由してセル1132への左シフトを行う。その後も、必要に応じて同様のシフトを繰り返す。すると、スキャンドライバ1000は、図12のように出力信号OUT1〜OUT2xを生成する。セレクタ1024_1〜1024_n+1、1024_2nは、対応する出力制御部の出力を、シフトの向きが変更されるごとに異なる出力信号として出力する。出力信号OUT2xのための信号がシフトレジスタ1010で生成されると、シフト制御部1028は、信号OUTとしてパルスを次段のスキャンドライバに出力する。
Thereafter, the
図13は、図11のシフトレジスタ1010におけるパルスの移動と生成される出力信号との関係を示す概念図である。セル1132に入力された入力信号INのパルスは、右シフトされて順に端子Q1、Q2、…、Qn+1から出力され、その結果、出力信号OUT1、OUT2、…、OUTn+1としてパルスが順に出力される。その後、端子Qn+1のパルスは左シフトされて順に端子Qn−1、…、Q2、Q2n、Q1から出力され、その結果、出力信号OUTn−1、…、OUT2、OUT2n、OUT1としてパルスが順に出力される。その後も同様に右シフト及び左シフトが繰り返される。最後に、出力信号OUTとしてパルスが次段のスキャンドライバに出力される。
FIG. 13 is a conceptual diagram showing the relationship between pulse movement and generated output signals in the
図14は、図11のシフトレジスタ1010の変形例の構成を示すブロック図である。スキャンドライバ1000は、図11のシフトレジスタ1010に代えて図14のシフトレジスタ1410を有してもよい。図14のシフトレジスタ1410は、レジスタ214に代えてレジスタ614を有している点が、図11のシフトレジスタ1010とは異なっている。また、シフトレジスタ1410の制御には、シフト制御部1428が用いられる。図14のシフトレジスタ1410は、図11においてn=3の場合に相当する。
FIG. 14 is a block diagram showing a configuration of a modification of the
図15は、図14のシフトレジスタ1410を有する場合のスキャンドライバ1000における信号を示すタイミングチャートである。シフトレジスタ1410は、図11のシフトレジスタ1010と同様に、シフト制御部1428からのシフト制御信号SLに従って、端子Q1を有するセル1132から端子Q4を有するセル254への右シフトを行い、その後、セル254からセル1132への左シフトを行う。
FIG. 15 is a timing chart showing signals in the
更にその後、シフトレジスタ1410は、シフト制御部1428からのシフト制御信号SLに従って、端子Q1を有するセル1132から端子Q4を有するセル254への右シフトを行い、その後、セル254からセル1134への左シフトを行う。すると、スキャンドライバ1000は、図15のように出力信号OUT1〜OUT12を生成する。セレクタ1024_2は、対応する出力制御部の出力を、シフトの向きが変更されるごとに異なる出力信号として出力する。セレクタ1024_1、1024_3、1024_4、1024_6は、対応する出力制御部の出力を、シフトの向きが所定の向きになるごとに異なる出力信号として出力する。出力信号OUT12のための信号がシフトレジスタ1410で生成されると、シフト制御部1428は、信号OUTとしてパルスを次段のスキャンドライバに出力する。
After that, the
図16は、図14のシフトレジスタ1410におけるパルスの移動と生成される出力信号との関係を示す概念図である。セル1132に入力された入力信号INのパルスは、右シフトされて順に端子Q1、Q2、…、Q4から出力され、その結果、出力信号OUT1、OUT2、…、OUT4としてパルスが順に出力される。その後、端子Q4のパルスは左シフトされて順に端子Q2、Q6、Q1から出力され、その結果、出力信号OUT5〜OUT7としてパルスが順に出力される。
FIG. 16 is a conceptual diagram showing the relationship between pulse movement and generated output signals in the
更に、パルスは更に右シフトされて順に端子Q2〜Q4から出力され、その結果、出力信号OUT8〜OUT10としてパルスが順に出力される。その後、端子Q4のパルスは左シフトされて順に端子Q2、Q6から出力され、その結果、出力信号OUT11、OUT12としてパルスが順に出力される。更に、出力信号OUTとしてパルスが次段のスキャンドライバに出力される。
Further, the pulse is further shifted to the right and sequentially output from the terminals Q 2 to Q 4 , and as a result, the pulse is sequentially output as the output signals OUT 8 to
このように、シフトレジスタ1410は、パルスを往復させた後に更に往復させるので、シフトレジスタ1410の回路規模を抑えながら多くの出力信号を生成することができるようになる。ここではパルスを2往復させる場合について説明したが、パルスを更に多くの回数往復させるようにしてもよい。
In this manner, the
図17は、図10のスキャンドライバ1000の変形例の構成を示すブロック図である。図17のスキャンドライバ1700は、出力制御部1022_1〜1022_n+1、1022_2nを有しない点の他は、図10のスキャンドライバ1000とほぼ同様である。セレクタ1024_1〜1024_n+1、1022_2nは、対応するセルの値を示す信号を、対応する出力信号として、その出力信号に対応する出力回路を経由して出力する。スキャンドライバ1700によると、回路を簡略化することができる。
FIG. 17 is a block diagram showing a configuration of a modified example of the
図18は、図11のシフトレジスタ1010の他の変形例の構成を示すブロック図である。スキャンドライバ1000は、図11のシフトレジスタ1010に代えて図18のシフトレジスタ1810を有してもよい。図18のシフトレジスタ1810は、レジスタ1012に代えてレジスタ212を有し、レジスタ216に代えてレジスタ1816を有している点が、図11のシフトレジスタ1010とは異なっている。レジスタ1816はセル252を有している。また、シフトレジスタ1810の制御には、シフト制御部1828が用いられる。図10における端子Qn+1及び端子Q2nからの信号を処理する出力制御部、セレクタ、及び出力回路は不要である。
FIG. 18 is a block diagram showing a configuration of another modification of the
図19は、図18のシフトレジスタ1810を有する場合のスキャンドライバ1000における信号を示すタイミングチャートである。シフトレジスタ1810は、図11のシフトレジスタ1010と同様に、シフト制御部1828からのシフト制御信号SLに従って、端子Q1を有するセル232から端子Qnを有するセル252への右シフトを行い、その後、セル252からセル232への左シフトを行う。
FIG. 19 is a timing chart showing signals in the
すると、スキャンドライバ1000は、図19のように出力信号OUT1〜OUT2n−1を生成する。セレクタ1024_2〜1024_n−1は、対応する出力制御部の出力を、シフトの向きが変更されるごとに異なる出力信号として出力する。セレクタ1024_1、1024_nは、対応する出力制御部の出力を、シフトの向きが所定の向きになるごとに異なる出力信号として出力する。出力信号OUT2n−1のための信号がシフトレジスタ1810で生成されると、シフト制御部1828は、信号OUTとしてパルスを次段のスキャンドライバに出力する。
Then, the
図20は、図18のシフトレジスタ1810におけるパルスの移動と生成される出力信号との関係を示す概念図である。セル232に入力された入力信号INのパルスは、右シフトされて順に端子Q1、Q2、…、Qnから出力され、その結果、出力信号OUT1、OUT2、…、OUTnとしてパルスが順に出力される。その後、端子Qnのパルスは左シフトされて順に端子Qn−1、…、Q1から出力され、その結果、出力信号OUTn+1〜OUT2n−1としてパルスが順に出力される。更に、出力信号OUTとしてパルスが次段のスキャンドライバに出力される。
FIG. 20 is a conceptual diagram showing the relationship between the pulse movement and the generated output signal in the
シフトレジスタ1810は、回路規模を図3のシフトレジスタ210及び図11のシフトレジスタ1010より小さくすることができる。
The
図21は、図18のシフトレジスタ1810の変形例の構成を示すブロック図である。スキャンドライバ1000は、図11のシフトレジスタ1010に代えて図21のシフトレジスタ2110を有してもよい。図21のシフトレジスタ2110は、レジスタ214に代えてレジスタ614を有している点が、図18のシフトレジスタ1810とは異なっている。また、シフトレジスタ2110の制御には、シフト制御部2128が用いられる。図21のシフトレジスタ2110は、図18においてn=3の場合に相当する。
FIG. 21 is a block diagram showing a configuration of a modification of the
図22は、図21のシフトレジスタ2110を有する場合のスキャンドライバ1000における信号を示すタイミングチャートである。シフトレジスタ2110は、図18のシフトレジスタ1810と同様に、シフト制御部2128からのシフト制御信号SLに従って、端子Q1を有するセル232から端子Q3を有するセル252への右シフトを行い、その後、セル252からセル232への左シフトを行う。
FIG. 22 is a timing chart showing signals in the
更にその後、シフトレジスタ2110は、シフト制御部2128からのシフト制御信号SLに従って、端子Q1を有するセル252から端子Q3を有するセル252への右シフトを行い、その後、セル252からセル232への左シフトを行う。すると、スキャンドライバ1000は、図22のように出力信号OUT1〜OUT9を生成する。セレクタ1024_2は、対応する出力制御部の出力を、シフトの向きが変更されるごとに異なる出力信号として出力する。セレクタ1024_1、1024_3は、対応する出力制御部の出力を、シフトの向きが所定の向きになるごとに異なる出力信号として出力する。出力信号OUT9のための信号がシフトレジスタ2110で生成されると、シフト制御部2128は、信号OUTとしてパルスを次段のスキャンドライバに出力する。
Thereafter, the
図23は、図21のシフトレジスタ2110におけるパルスの移動と生成される出力信号との関係を示す概念図である。セル232に入力された入力信号INのパルスは、右シフトされて順に端子Q1、Q2、Q3から出力され、その結果、出力信号OUT1〜OUT3としてパルスが順に出力される。その後、端子Q3のパルスは左シフトされて順に端子Q2、Q1から出力され、その結果、出力信号OUT4、OUT5としてパルスが順に出力される。
FIG. 23 is a conceptual diagram showing the relationship between pulse movement and generated output signals in the
更に、パルスは更に右シフトされて順に端子Q2、Q3から出力され、その結果、出力信号OUT6、OUT7としてパルスが順に出力される。その後、端子Q3のパルスは左シフトされて順に端子Q2、Q1から出力され、その結果、出力信号OUT8、OUT9としてパルスが順に出力される。更に、出力信号OUTとしてパルスが次段のスキャンドライバに出力される。
Further, the pulse is further shifted to the right and sequentially output from the terminals Q 2 and Q 3 , and as a result, the pulse is sequentially output as the output signals OUT 6 and OUT 7. Then, pulses of terminals Q 3 are output sequentially from the
このように、シフトレジスタ2110は、パルスを往復させた後に更に往復させるので、シフトレジスタ2110の回路規模を抑えながら多くの出力信号を生成することができるようになる。ここではパルスを2往復させる場合について説明したが、パルスを更に多くの回数往復させるようにしてもよい。
In this manner, the
以上の実施形態では、シフト制御部228等がセルの出力に従ってシフト制御信号SLを変化させる場合について説明したが、シフトが行われた回数をクロックCLKを用いてカウントし、カウント値に従ってシフト制御信号SLを変化させるようにしてもよい。
In the above embodiment, the case where the
以上の実施形態では、スキャンドライバ100について説明したが、データ線ドライバ192がほぼ同様の構成の回路を有するようにしてもよい。
In the above embodiment, the
本発明の多くの特徴及び優位性は、記載された説明から明らかであり、よって添付の特許請求の範囲によって、本発明のそのような特徴及び優位性の全てをカバーすることが意図される。更に、多くの変更及び改変が当業者には容易に可能であるので、本発明は、図示され記載されたものと全く同じ構成及び動作に限定されるべきではない。したがって、全ての適切な改変物及び等価物は本発明の範囲に入るものとされる。 The many features and advantages of the present invention are apparent from the written description, and thus, it is intended by the appended claims to cover all such features and advantages of the invention. Further, since many changes and modifications will readily occur to those skilled in the art, the present invention should not be limited to the exact construction and operation as illustrated and described. Accordingly, all suitable modifications and equivalents are intended to be within the scope of the present invention.
以上説明したように、本発明は、回路規模を抑えることができるので、表示パネル駆動装置等について有用である。 As described above, since the circuit scale can be reduced, the present invention is useful for a display panel driving device and the like.
100、900、1000、1700 スキャンドライバ
210、610、1010、1410、1810、2110 シフトレジスタ
222_1〜222_n+1、1022_1〜1022_n+1、1022_2n 出力制御部
224_1〜224_n−1、1024_1〜1024_n+1、1024_2n セレクタ
226_1〜226_2n、1026_1〜1026_2x 出力回路
228、628、1028、1428、1828、2128 シフト制御部
100, 900, 1000, 1700
Claims (9)
それぞれが1ビットの値を格納する複数のセルを有し、入力信号の値を前記複数のセルの1つに格納させ、格納された値を前記複数のセルの間で順次シフトするシフトレジスタと、
前記シフトレジスタの前記複数のセルの少なくとも一部にそれぞれ対応する複数のセレクタとを備え、
前記シフトレジスタの前記複数のセルの数は、前記複数の出力信号より少なく、
前記シフトレジスタは、前記入力信号の値を、第1の向きにシフトし、その後、第2の向きにシフトし、
前記複数のセレクタは、それぞれが、重複しないように前記複数の出力信号のうちの2つ以上の出力信号に対応し、前記対応するセルの値を示す信号を前記対応する複数の出力信号のうちの1つとして出力し、前記対応するセルの値を示す信号を、前記シフトレジスタのシフトの向きの変更に従って、前記対応する複数の出力信号のうちの異なる出力信号として出力する
表示パネル駆動装置。 A display panel driving device that generates a plurality of output signals for driving a display panel,
A shift register having a plurality of cells each storing a 1-bit value, storing a value of an input signal in one of the plurality of cells, and sequentially shifting the stored value among the plurality of cells; ,
A plurality of selectors respectively corresponding to at least some of the plurality of cells of the shift register;
The number of the plurality of cells of the shift register is less than the plurality of output signals,
The shift register shifts the value of the input signal in a first direction and then in a second direction;
The plurality of selectors correspond to two or more output signals of the plurality of output signals so that they do not overlap each other, and signals indicating the values of the corresponding cells are included in the corresponding plurality of output signals. A display panel driving apparatus that outputs a signal indicating the value of the corresponding cell as one of the plurality of corresponding output signals according to a change in a shift direction of the shift register.
前記複数のセレクタの複数の出力信号にそれぞれ対応し、前記対応するセレクタの出力信号に従って、前記表示パネルの駆動に必要な電圧の信号を生成して出力する複数の出力回路を更に備える
表示パネル駆動装置。 The display panel driving device according to claim 1,
A display panel drive further comprising a plurality of output circuits that respectively correspond to a plurality of output signals of the plurality of selectors and generate and output a signal of a voltage necessary for driving the display panel according to the output signals of the corresponding selectors apparatus.
前記シフトレジスタの複数のセルにそれぞれ対応し、それぞれが、前記シフトレジスタの対応するセルの値を示す信号に基づいて、時間差を有する2つの信号を生成して出力する複数の出力制御部を更に備え、
前記複数のセレクタは、それぞれ、対応する前記出力制御部で生成された2つの信号を前記出力信号として出力する
表示パネル駆動装置。 The display panel driving device according to claim 1,
A plurality of output control units each corresponding to a plurality of cells of the shift register, each generating and outputting two signals having a time difference based on a signal indicating a value of a corresponding cell of the shift register; Prepared,
Each of the plurality of selectors is a display panel driving device that outputs two signals generated by the corresponding output control unit as the output signals.
前記シフトレジスタは、
前記入力信号の前記第1の向きへのシフトと、前記第2の向きへのシフトとを交互に繰り返し、
前記複数のセレクタは、それぞれ、前記対応するセルの値を示す信号を、前記シフトレジスタのシフトの向きが変わるごとに、前記対応する複数の出力信号の1つとして順に出力する
表示パネル駆動装置。 The display panel driving device according to claim 1,
The shift register is
Alternately and alternately shifting the input signal in the first direction and shifting in the second direction;
Each of the plurality of selectors sequentially outputs a signal indicating the value of the corresponding cell as one of the corresponding plurality of output signals each time the shift direction of the shift register is changed.
前記シフトレジスタは、
それぞれが1ビットを格納するセルを、それぞれ少なくとも1つ有する第1、第2及び第3のレジスタを有し、
前記シフトレジスタが前記第1の向きにシフトする場合には、前記第1のレジスタは、前記入力信号又は前記第2のレジスタから出力された信号をクロックに従って前記第2のレジスタにシフトし、前記第2のレジスタは、前記第1のレジスタから出力された信号を前記クロックに従って前記第3のレジスタにシフトし、
前記シフトレジスタが前記第2の向きにシフトする場合には、前記第3のレジスタは、前記第2のレジスタから出力された信号を前記クロックに従って前記第2のレジスタにシフトし、前記第2のレジスタは、前記第3のレジスタから出力された信号を前記クロックに従って前記第1のレジスタにシフトする
表示パネル駆動装置。 The display panel driving device according to claim 1,
The shift register is
First, second and third registers each having at least one cell storing one bit;
When the shift register shifts in the first direction, the first register shifts the input signal or the signal output from the second register to the second register according to a clock, The second register shifts the signal output from the first register to the third register according to the clock,
When the shift register shifts in the second direction, the third register shifts the signal output from the second register to the second register according to the clock, and the second register The register is a display panel driving device that shifts the signal output from the third register to the first register according to the clock.
前記第2のレジスタは、それぞれが1ビットを格納する複数のセルを有し、
前記複数のセルは、
前記シフトレジスタが前記第1の向きにシフトする場合には、前記第1のレジスタから出力された信号を前記クロックに従って前記第1の向きにシフトし、
前記シフトレジスタが前記第2の向きにシフトする場合には、前記第3のレジスタから出力された信号を前記クロックに従って前記第2の向きにシフトする
表示パネル駆動装置。 The display panel driving device according to claim 5,
The second register has a plurality of cells each storing one bit;
The plurality of cells are:
When the shift register shifts in the first direction, the signal output from the first register is shifted in the first direction according to the clock;
When the shift register shifts in the second direction, the display panel driving device shifts the signal output from the third register in the second direction according to the clock.
前記第3のレジスタは、
前記第2のレジスタの出力を格納し、出力する第1のセルと、
前記第1のセルの出力を格納し、前記第2のレジスタに出力する第2のセルとを有する
表示パネル駆動装置。 The display panel driving device according to claim 5,
The third register is
A first cell for storing and outputting the output of the second register;
A display panel driving device comprising: a second cell that stores an output of the first cell and outputs the output to the second register.
前記第1のレジスタは、
前記第2のレジスタの出力を格納し、出力する第1のセルと、
前記入力信号又は前記第1のセルの出力を格納し、前記第2のレジスタに出力する第2のセルとを有する
表示パネル駆動装置。 The display panel driving device according to claim 7,
The first register is:
A first cell for storing and outputting the output of the second register;
A display panel driving device comprising: a second cell that stores the input signal or the output of the first cell and outputs the second signal to the second register.
前記表示パネルを駆動するための複数の出力信号を生成する表示パネル駆動装置とを備え、
前記表示パネル駆動装置は、
それぞれが1ビットの値を格納する複数のセルを有し、入力信号の値を前記複数のセルの1つに格納させ、格納された値を前記複数のセルの間で順次シフトするシフトレジスタと、
前記シフトレジスタの前記複数のセルの少なくとも一部にそれぞれ対応する複数のセレクタとを有し、
前記シフトレジスタの前記複数のセルの数は、前記複数の出力信号より少なく、
前記シフトレジスタは、前記入力信号の値を、第1の向きにシフトし、その後、第2の向きにシフトし、
前記複数のセレクタは、それぞれが、重複しないように前記複数の出力信号のうちの2つ以上の出力信号に対応し、前記対応するセルの値を示す信号を前記対応する複数の出力信号のうちの1つとして出力し、前記対応するセルの値を示す信号を、前記シフトレジスタのシフトの向きの変更に従って、前記対応する複数の出力信号のうちの異なる出力信号として出力する
表示装置。 A display panel;
A display panel driving device that generates a plurality of output signals for driving the display panel;
The display panel driving device includes:
A shift register having a plurality of cells each storing a 1-bit value, storing a value of an input signal in one of the plurality of cells, and sequentially shifting the stored value among the plurality of cells; ,
A plurality of selectors respectively corresponding to at least some of the plurality of cells of the shift register;
The number of the plurality of cells of the shift register is less than the plurality of output signals,
The shift register shifts the value of the input signal in a first direction and then in a second direction;
The plurality of selectors correspond to two or more output signals of the plurality of output signals so that they do not overlap each other, and signals indicating the values of the corresponding cells are included in the corresponding plurality of output signals. And outputting a signal indicating the value of the corresponding cell as one of the plurality of corresponding output signals according to a change in the shift direction of the shift register.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008323807A JP2010145803A (en) | 2008-12-19 | 2008-12-19 | Display panel driving device and display device |
PCT/JP2009/006847 WO2010070866A1 (en) | 2008-12-19 | 2009-12-14 | Display panel driving apparatus and display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008323807A JP2010145803A (en) | 2008-12-19 | 2008-12-19 | Display panel driving device and display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010145803A true JP2010145803A (en) | 2010-07-01 |
Family
ID=42268546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008323807A Pending JP2010145803A (en) | 2008-12-19 | 2008-12-19 | Display panel driving device and display device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010145803A (en) |
WO (1) | WO2010070866A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041641A (en) * | 2011-08-16 | 2013-02-28 | Sharp Corp | Shift pulse generating circuit and integrated circuit for display device drive |
CN105206240A (en) * | 2015-10-22 | 2015-12-30 | 武汉华星光电技术有限公司 | Drive method for In Cell type touch display panel |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3361925B2 (en) * | 1995-03-24 | 2003-01-07 | シャープ株式会社 | Integrated circuit |
JP3168974B2 (en) * | 1998-02-24 | 2001-05-21 | 日本電気株式会社 | Driving method of liquid crystal display device and liquid crystal display device using the same |
JP3488107B2 (en) * | 1998-03-30 | 2004-01-19 | シャープ株式会社 | Liquid crystal display device and driving method thereof |
JP3882678B2 (en) * | 2002-05-21 | 2007-02-21 | ソニー株式会社 | Display device |
-
2008
- 2008-12-19 JP JP2008323807A patent/JP2010145803A/en active Pending
-
2009
- 2009-12-14 WO PCT/JP2009/006847 patent/WO2010070866A1/en active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041641A (en) * | 2011-08-16 | 2013-02-28 | Sharp Corp | Shift pulse generating circuit and integrated circuit for display device drive |
CN105206240A (en) * | 2015-10-22 | 2015-12-30 | 武汉华星光电技术有限公司 | Drive method for In Cell type touch display panel |
Also Published As
Publication number | Publication date |
---|---|
WO2010070866A1 (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6316437B2 (en) | Scan driving circuit and organic light emitting display device | |
KR101084182B1 (en) | Scan driver and flat panel display apparatus | |
TWI464740B (en) | A shift register with embedded bidirectional scanning function | |
US8681142B2 (en) | Scan driver and flat panel display apparatus including the same | |
KR102383363B1 (en) | Gate driver and display device having the same | |
JP5203993B2 (en) | Driver, display device, and amplifier circuit driving method | |
KR101375168B1 (en) | Driving apparatus | |
JP2007086727A (en) | Scan driving circuit and electroluminescence display using scan driving circuit | |
JP2006031908A (en) | Shift register and flat panel display apparatus using the same | |
KR101097351B1 (en) | A scan driving circuit and a display apparatus using the same | |
KR101294016B1 (en) | Display device capable of displaying partial picture and driving method of the same | |
US7952572B2 (en) | Image data driving apparatus and method of reducing peak current | |
WO2010070866A1 (en) | Display panel driving apparatus and display apparatus | |
US7542023B2 (en) | Shift register having skip function, and display driver device, display device and electronic instrument using the same | |
JPWO2006051790A1 (en) | Driving apparatus and driving method | |
JP2010145802A (en) | Driving device and display | |
TWI385626B (en) | Shift register and liquid crystal display | |
JP2005301209A (en) | Gate driver circuit of thin-film transistor liquid crystal display | |
TWI552138B (en) | Display and gate driver thereof | |
TWI714365B (en) | Shift register and electronic apparatus having the same | |
JP2010049721A (en) | Shift register and display | |
JP5937168B2 (en) | Gate driver and associated circuit buffer | |
JP2005121995A (en) | Semiconductor circuit for panel display | |
JP5236015B2 (en) | Drive device and display device | |
JP2006162785A (en) | Driving circuit |