JP2010135917A - 誤り訂正符号の復号評価装置 - Google Patents

Abstract

【課題】復号法自体の誤り訂正能力、またはこれらの復号法を組み込んだ実用化装置に固有の誤り訂正能力を短時間で評価することのできる誤り訂正符号の復号評価装置を提供する。
【解決手段】ノイズ付加部１９９は、誤り訂正符号データにノイズを付加して、ノイズ付き誤り訂正符号データを生成する。第１の復号器８は、ノイズ付き誤り訂正符号データを復号して、第１の復号データを生成する。第１のビットエラー検出器９は、第１の復号データの誤りを検出する。第２の復号器１１は、誤りが検出された第１の復号データに対応するノイズ付加き誤り訂正符号データを復号して、第２の復号データを生成する。第２のビットエラー検出器１０は、第２の復号データの誤りを検出する。
【選択図】図１

Description

本発明は、誤り訂正符号の復号誤り訂正符号の復号評価装置に関し、特に低密度パリティ検査符号の復号誤り訂正符号の復号評価装置に関する。

信号の通信システムを構築する場合には、高速通信、低消費電力、高通信品質（低ビット誤り率）等が要求される。受信符号の誤りを検出して訂正する誤り訂正技術は、これらの要求を満たす１つの技術として、無線、有線および記録システム等において幅広く利用されている。

近年、この誤り訂正技術の１つとして、低密度パリティ検査（ＬＤＰＣ：Low-Density Parity-Check）符号と、sum-product復号法とが注目されている。このＬＤＰＣ符号を利用する復号操作は、Chung等の非特許文献１において議論されている。この非特許文献１においては、符号化率１／２のイレギュラーＬＤＰＣ符号を利用して白色ガウス通信路のシャノン（Shannon）限界まで０．０４ｄＢという復号特性が得られることが示されている。イレギュラーＬＤＰＣ符号は、パリティ検査行列の行重み（行において１が立つ数）および列重み（列において１が立つ数）が、一定ではない符号を示す。行重みおよび列重みが各行および各列において一定のＬＤＰＣ符号は、レギュラーＬＤＰＣ符号と呼ばれる。

この非特許文献１においては、ＬＤＰＣ符号をsum-product復号法に従って復号する数学的なアルゴリズムが示されているものの、その膨大な計算を具体的に行なう回路構成については何ら示していない。

Yeo等の非特許文献２は、ＬＤＰＣ符号の復号装置の回路構成について検討している。
この非特許文献２においては、受信系列に基づいて情報シンボルの事後確率を、トレリスに基づくＭＡＰ（最大事後確率）アルゴリズム、すなわちＢＣＪＲアルゴリズムに従って計算する。このトレリスにおいて前方向および後方向の繰返しを各状態について計算し、これらの前方向および後方向の繰返し値に基づいて、事後確率を求めている。この計算式において、加算／比較／選択／加算装置を用いて計算する。ＬＤＰＣ符号の算出においては、sum-product復号法に基づき、検査行列を生成し、異なるチェックノードからの値を利用して、推定値を算出するように回路を構成している。

また、非特許文献３においては、ＬＤＰＣ符号とsum-product復号法を解説し、また対数領域でのmin-sum復号法が解説されている。この非特許文献３においては、加算、最小、正負の判定および正負の符号の乗算という４種類の基本演算のみでギャラガー（Gallager）のｆ関数に従う処理を実装することができることが示されている。

上述の非特許文献２および３においては、パリティ検査行列を生成して１次推定語を算出するために、sum-product法に従ってギャラガー（Gallager）のｆ関数を用いて外部値対数比αを更新し、次いで、この外部値対数比に基づいてシンボルの事前値対数比βを算出する処理が行なわれる。このため、ギャラガー関数の演算に長時間を有し、また回路規模も増大する。

上述の非特許文献３においては、sum-product復号法の簡略した手法であるmin-sum復号法を利用することにより、短時間で実装時の回路構成を簡略化することができることを示している。

ところで、非特許文献３のmin-sum復号法を利用する場合には、パリティ検査用の検査行列を用いて最小値を算出するＭｉｎ演算処理が必要となるが、各要素ごとにＭｉｎ演算を行なって最小値を求めており、符号の長さが増大するのに応じて、演算対象の要素数が増大し、処理時間が長時間となる問題がある。

これに対して、特許文献１には、min-sum復号法のＭｉｎ演算において出力される値は、入力される信号の中の第１最小値か、第２最小値のいずれかであるとの考察に基づき、第１最小値と第２最小値を効率良く求める方法が記載されている。

また、特許文献２には、Ｍｉｎ演算において、要素間の比較を行なわずに、ビット単位の論理演算によって、入力された信号の中から最小値を算出することによって処理時間を短くできることが記載されている。

ところで、これらの復号法自体の誤り訂正能力、およびこれらの復号法を組み込んで、実際に実用に供される実用化装置に固有の誤り訂正能力を評価することは重要である。復号法自体の誤り訂正能力を評価するためには、ＬＤＰＣの場合、有限な符号長に関する訂正能力を高精度に推定する解析式が確立されていない状況にあるため、モンテカルロシミュレーションにより誤り訂正前後の特性から、誤り訂正能力を評価している。
特開２００７−３２３５１５号公報 特開２００７−３３５９９２号公報 S. Y. Chung et al.,"On the Design of Low-Density Parity-Check Codes within 0.0045dB of the Shannon Limit"IEEE COMUNICATIONS LETTERS, VOL.5, No.2, Feb. 2001, pp.58-60 E. Yeo et al.,"VLSI Architectures for Iterative Decoders inMagnetic Recording Channels"IEEE Trans. Magnetics, Vol,37, No.2, March 2001, pp.748-755 和田山正、「低密度パリティ検査符号とその復号法について」、信学技報、ＭＲ２００１−８３、２００１年１２月

しかしながら、モンテカルロ法によるシミュレーションは、多大の時間を要する。たとえば、モンテカルロシミュレーション速度を１ｋｂ／ｓ、誤り率を１０^-12と仮定し、モンテカルロシミュレーションを１０¹³ビット実行する場合には、１０¹⁰秒、つまり約３１万年を要する。

それゆえに、本発明の目的は、復号法自体の誤り訂正能力、またはこれらの復号法を組み込んだ実用化装置に固有の誤り訂正能力を短時間で評価することのできる誤り訂正符号の復号評価装置を提供することである。

本発明のある局面に係る誤り訂正符号の復号評価装置は、原データを誤り訂正符号化して誤り訂正符号データを生成する符号器と、誤り訂正符号データにノイズを付加して、ノイズ付き誤り訂正符号データを生成するノイズ付加部と、ノイズ付き誤り訂正符号データを復号して、第１の復号データを生成する第１の復号器と、第１の復号データの誤りを検出する第１の誤り検出部と、誤りが検出された第１の復号データに対応するノイズ付き誤り訂正符号データを復号して、第２の復号データを生成する第２の復号器と、第２の復号データの誤りを検出する第２の誤り検出部とを備え、第１の復号器は、複数の演算器を備え、複数の演算器で並列演算を行ない、第２の復号器は、復号アルゴリズムによって実行される。

好ましくは、第１の復号器に含まれる演算器の処理ビット長は、第２の復号器の処理ビット長よりも短い。

好ましくは、第１の復号器の復号法は、第２の復号器の復号法を簡略化した復号法である。

好ましくは、符号器は、低密度パリティ検査符号データを生成し、第２の復号器の復号法は、sum-product復号法であり、第１の復号器の復号法は、sum-product復号法を簡略化した復号法である。

好ましくは、符号器は、低密度パリティ検査符号データを生成し、第２の復号器の復号法は、min-sum復号法であり、第１の復号器の復号法は、min-sum復号法を簡略化した復号法である。

好ましくは、誤り訂正符号の復号評価装置は、さらに、第１の復号データで誤りが検出され、かつ第２の復号データで誤りが検出されなかった場合には、第１の復号器固有の原因によって、第１の復号データに誤りが生じたものと判定する誤り特性判定部を備える。

好ましくは、誤り訂正符号の復号評価装置は、さらに、第１の復号データで誤りが検出され、かつ第２の復号データで誤りが検出された場合には、第２の復号器の復号アルゴリズムによって、第１の復号データおよび第２の復号データに誤りが生じたものと判定する誤り特性判定部を備える。

本発明の別の局面に係る誤り訂正符号の復号評価装置は、原データを誤り訂正符号化して誤り訂正符号データを生成する符号器と、誤り訂正符号データにノイズを付加して、ノイズ付き誤り訂正符号データを生成するノイズ付加部と、ノイズ付き誤り訂正符号データを復号して、第１の復号データを生成する第１の復号器と、第１の復号データの誤りを検出する第１の誤り検出部と、誤りが検出された第１の復号データに対応するノイズ付き誤り訂正符号データを復号して、第２の復号データを生成する第２の復号器と、第２の復号データの誤りを検出する第２の誤り検出部とを備え、第１の復号器の復号法は、第２の復号器の復号法を簡略化した復号法である。

好ましくは、符号器は、低密度パリティ検査符号データを生成し、第２の復号器の復号法は、sum-product復号法であり、第１の復号器の復号法は、sum-product復号法を簡略化した復号法である。

好ましくは、誤り訂正符号の復号評価装置は、さらに、誤り訂正符号データの総ビット数に対する第１の復号データの総エラービット数の比を第１の復号データのビットエラーレートとして算出し、第１のデータビットエラーレートに、第１の復号データの総エラービット数に対する第２の復号データの総エラービット数の比を乗算することによって、第２の復号データのビットエラーレートを算出する、誤り特性判定部を備える。

本発明によれば、復号法自体の誤り訂正能力、またはこれらの復号法を組み込んだ実用化装置に固有の誤り訂正能力を短時間で評価することができる。

［第１の実施形態］
第１の実施形態では、第１の復号器が、sum-product復号法を簡略化したmin-sum復号法に従って復号処理を行ない、第２の復号器が、sum-product復号法に従って復号処理を行なう。第１の実施形態は、第１の復号器および第２の復号器として、それぞれ汎用のコンピュータ（たとえば、パソコン）を用いる。

（構成）
図１は、第１の実施形態の誤り訂正符号の復号評価装置の構成を表わす図である。

図１を参照して、この誤り訂正符号の復号評価装置は、符号器１と、ノイズ付加部１９９と、変調器４と、復調器５と、第１の復号器８と、第１のビットエラー検出器９と、ログファイル記憶部７と、第２の復号器１１と、第２のビットエラー検出器１０と、誤り特性判定部１２とを備える。

符号器１は、Ｋビットの情報ビットＳ０｛＝（s₁,s₂,…,s_K)｝に対し、Ｍビットのパリティ計算用の冗長ビットを付加して、（Ｋ＋Ｍ）ビットのＬＤＰＣ符号語（低密度パリティ検査符号語）Ｓ｛＝（s₁,s₂,…,s_N)｝を生成する。符号器１は、Ｎ＿ＲＰ個の符号語Ｓを順次生成して出力する。ここで、Ｋ＋Ｍ＝Ｎである。

ノイズ付加部１９９は、ノイズ生成部２と、加算器３とを含む。ノイズ生成部２は、ノイズＧを生成する。加算器３は、符号器１の出力にノイズＧを加算して、ノイズ付き信号ＳＧ｛＝（sg1,sg2,…,sgN)｝を生成する。ノイズ生成部２は、ノイズ付き信号ＳＧのＥｂ/Ｎ０の値が目的の値に変化するように、ノイズの種類やその大きさを変化させることができる。ここで、Ｅｂはビット当たりの電力であり、Ｎ０は１Ｈｚ当たりのノイズ電力である。

変調器４は、通信路を光ファイバであることを想定し、レーザダイオードの輝度をノイズ付き信号ＳＧの大きさに応じて変更させることにより、光の強度変調（一種の振幅変調）を行なって変調信号を出力する。図２は、変調器４および復調器５の出力データの対応関係を一覧にして示す図である。たとえば、ノイズなしの場合、送信データビットが“０”であれば、変調器４の出力が１となり、レーザダイオードの発光強度を強して送信し、また送信データビットが“１”の場合、変調器４の出力が “−１”に変換され、レーザダイオードの発光強度を弱くして、送信する。ノイズありの場合は、変調器４の出力が−１〜＋１の範囲、及びその範囲外に対しても中間的な値を取り、プラスであればレーザダイオードの発行強度はより強く、また反対にマイナスであれば、レーザダイオードの発光強度はより弱くして出力する。

復調器５は、変調信号に復調処理を施して、（Ｋ＋Ｍ）ビットの受信情報Ｘを復調する。

図２において、復調器５に伝達される光強度は、最も強い強度から最も弱い強度までの間のアナログ的な強度分布を有する。復調器５においては、この入力された光信号を量子化処理（アナログ／デジタル変換）を行なって、この受光レベルを検出する。図２においては、８段階に受光レベルが量子化された場合の受信信号強度を示す。すなわち、受光レベルがデータ“７”のときには、発光強度がかなり強く、受光レベルが“０”のときには、光強度がかなり弱い状態である。各受光レベルは、符号付きデータに対応づけられ、復調器５から出力される。この復調器５４の出力は、受光レベルが“７”のときにはデータ“３”が出力され、受光レベルが“０”のときには、データ“−４”が出力される。したがってこの復調器５からは、１ビットの受信信号に対し、多値量子化された信号が出力される。

第１の復号器８は、この復調器５から与えられた（Ｋ＋Ｍ）ビットの受信情報Ｘ｛＝（x₁,x₂,…,x_N)｝（各ビットは、多値情報を含む）を入力し、min-sum復号法に従ってＬＤＰＣパリティ検査行列Ｈを適用して、元のＫビットの情報を復元する。

図３は、第１の実施形態の第１の復号器８の構成を表わす図である。
図３を参照して、第１の復号器８は、たとえば、パーソナルコンピュータで構成されており、ＣＰＵ(central Processing Unit)７１と、メモリ７２と、ハードディスク７３とを有する。

ハードディスク７３は、min-sum復号法のプログラムを記憶する。ＣＰＵ７１は、ハードディスク７３から、min-sum復号法のプログラムを読み出して、メモリ７２を利用して、該プログラムを実行する。ＣＰＵ７１の処理ビット長は、たとえば、６４ビット長であり、浮動小数点演算を行なう。

第１の復号器８は、対数尤度比の算出、行処理、列処理、および復号語の生成を行なう（第１の復号処理）。

すなわち、第１の復号器８は、式（１）に従って、受信情報ｘnの対数尤度比λnを算出する。

λn＝ｘn×（２／σ²） ・・・(1)
ここで、σは、ノイズの分散を示す。

さらに、第１の復号器８は、符号長Ｎの単位で、行処理、列処理、および復号語の生成を行なう。

第１の復号器８は、式（２）に従って、パリティ検査行列Ｈの行の各要素についての行処理を行ない、外部値対数比αmnを更新する。第１の復号器８は、式（３）に従って、パリティ検査行列Ｈの列の各要素についての列処理を行ない、事前値対数比βmnを更新する。

ここで、上式（１）および（２）それぞれにおいて、ｎ′∈Ａ（ｍ）＼ｎおよびｍ′∈Ｂ（ｎ）＼ｍは、自身を除く要素を意味する。外部値対数比αmnについては、ｎ′≠ｎであり、事前値対数比βmnについては、ｍ′≠ｍである。また、αおよびβの行列内の位置を示す添え字“ｍｎ”は、通常は下付文字で示されるが、本明細書においては、読みやすさのために、「横並びの文字」で示す。

ここで、関数ｆ（ｘ）は、ギャラガ関数とよばれ、次式（４）で定義される。

また、関数ｓｉｇｎ（ｘ）は、次式（５）で定義される。

また、集合Ａ（ｍ）およびＢ（ｎ）は、２元Ｍ・Ｎ行列Ｈ＝［Ｈｍｎ］を復号対象のＬＤＰＣ符号の検査行列とした場合、集合［１，Ｎ］＝｛１，２，…，Ｎ｝の部分集合である。

Ａ（ｍ）＝｛ｎ：Ｈｍｎ＝１｝
Ｂ（ｎ）＝｛ｍ：Ｈｍｎ＝１｝
第１の復号器８は、上述の演算処理結果に基づいて、復号語を生成する。

すなわち、第１の復号器８は、対数尤度比λnと、外部値対数比αmnとを用いて、次式（６）に従って、推定受信信号Ｑ_nを算出する。

さらに、第１の復号器８は、次式（７）に従って、推定受信信号Ｑ_nから一時推定符号Ｃ_nを算出する。

第１の復号器８は、次式（８）にしたがって、一次推定符号語（Ｃ₁,Ｃ₂,…,Ｃ_N)が符号語を構成しているか、つまり復号語として適切であるかを検査する。第１の復号器８は、次式（８）が成立する場合、つまりシンドロームが“０”となる場合には、行処理および列処理の繰返し演算を終了し、符号語（Ｃ₁,Ｃ₂,…,Ｃ_k)を復号語として出力する。また、第１の復号器８は、行処理および列処理の演算の繰返し回数が所定値を超えたときにも、行処理および列処理の繰返し演算を終了し、符号語Ｃ｛＝（Ｃ₁,Ｃ₂,…,Ｃ_k)｝を第１の復号語として出力する。

（Ｃ₁,Ｃ₂,…,Ｃ_N)・Ｈ^t＝０ … (8)
第１のビットエラー検出器９は、第１の復号器８から出力される第１の復号語Ｃ｛＝（Ｃ₁,Ｃ₂,…,Ｃ_k)｝のビットの値と、この第１の復号語Ｃに対応する符号器１から出力される符号語Ｓの情報ビット（Ｓ₁,Ｓ₂,…,Ｓ_K)の値とを比較する。第１のビットエラー検出器９は、少なくとも１ビットの誤り（不一致）があった場合には、図４に示すように、ログファイルに第１の復号語Ｃと、この第１の復号語Ｃに対応する符号語Ｓと、この第１の復号語Ｃに対応する第１の復号器８に入力される受信情報Ｘと、第１の復号語のエラービット数とを記憶する。

第２の復号器１１は、ログファイルに記録されている受信情報Ｘ（各ビットは、多値情報を含む）を入力し、sum-product復号法に従ってＬＤＰＣパリティ検査行列Ｈを適用して、元のＫビットの情報を復元する。

図５は、第１の実施形態の第２の復号器の構成を表わす図である。
図５を参照して、第２の復号器１１は、たとえば、パーソナルコンピュータで構成されており、ＣＰＵ７４と、メモリ７５と、ハードディスク７６とを有する。

ハードディスク７６は、sum-product復号法のプログラムを記憶する。ＣＰＵ７４は、ハードディスク７６から、sum-product復号法のプログラムを読み出して、メモリ７５を利用して、該プログラムを実行する。ＣＰＵ７４の処理ビット長は、たとえば、６４ビット長であり、浮動小数点演算を行なう。

第２の復号器１１は、ログファイルに記録されているすべての受信情報Ｘについて、第１の復号器８と同様にして、対数尤度比算出、列処理、および復号語の生成を行なう（第２の復号処理）。第２の復号器１１の行処理は、第１の復号器８の行処理と相違する。

すなわち、第２の復号器１１は、式（２）の代わりに、式（９）に従って、パリティ検査行列Ｈの行の各要素についての行処理を行ない、外部値対数比αmnを更新する。

第２の復号器１１は、符号語Ｄ｛＝（ｄ₁,ｄ₂,…,ｄ_k)｝を第２の復号語として出力する。

第２のビットエラー検出器１０は、第２の復号器１１から出力される第２の復号語Ｄ｛＝（ｄ₁,ｄ₂,…,ｄ_k)｝のビットの値と、ログファイルに記録されている第２の復号処理を行なった受信情報Ｘに対応する符号語Ｓの情報ビット（Ｓ₁,Ｓ₂,…,Ｓ_K)の値とを比較する。第２のビットエラー検出器１０は、少なくとも１ビットの誤り（不一致）があった場合には、図４に示すように、ログファイルに第２の復号語のエラービット数を記憶する。

誤り特性判定部１２は、第１の復号語Ｃで誤りが検出され、かつ復号語第２の復号語Ｄで誤りが検出されなかった場合には、第１の復号器８固有の原因によって、第１の復号データに誤りが生じたものと判定する。第１の復号器８固有の原因とは、第１の実施形態の場合には、sum-product復号法をmin-sum復号法に簡略化したことである。

また、本発明のすべての実施形態を通じて、誤り特性判定部１２は、第１の復号語Ｃで誤りが検出され、かつ復号語第２の復号語Ｄで誤りが検出された場合には、第２の復号器１１の復号アルゴリズムとＬＤＰＣ符号の訂正能力の限界によって、第１の復号語Ｃおよび第２の復号語Ｄに誤りが生じたものと判定する。これは、本発明のすべての実施形態において、第２の復号器は、十分な処理ビット長を有するＣＰＵを備えたコンピュータで実行されるので、第２の復号器で誤りが生じた場合には、第２の復号器のハードウエア特性に問題があるのではなく、第２の復号器で実行される復号アルゴリズムとＬＤＰＣ符号の訂正能力の限界であると推定できるからである。

また、誤り特性判定部１２は、式（１０）に従って、第１の復号語のビットエラーレートＢＥＲ１を算出する。

ＢＲＥ１＝第１の復号語の総エラービット数／受信した符号語の総ビット数・・・(10)
ここで、第１の復号語の総エラービット数は、ログファイルに記録されている第１の復号語のエラービット数の総和を計算することによって得られる。受信した符号語の総ビット数は、符号語Ｓのビット数Ｎと符号語が出力した符号語の総数（回数）を乗ずることによって得られる。

また、第２の復号語のビットエラーレートＢＥＲ２については、以下の式が成立する。
ＢＲＥ２＝第２の復号語の総エラービット数／受信した符号語の総ビット数・・・(11)
式（１１）でＢＥＲ２を求めるためには、第２の復号器１１に、ログファイルからではなく、復調器５から出力される受信情報Ｘをすべて入力して、受信情報Ｘを復号する必要がある。しかし、第２の復号器１１は、sum-product復号法を用いるので、復号処理に長時間要するため、適切ではない。

一方、第１の復号器８は、min-sum復号法を用いるので、第２の復号器１１よりも復号処理の速いこと、第２の復号器１１は、sum-product復号法を用いるので第１の復号器８よりも復号処理の精度が高く、第２の復号器１１による復号で誤りが発生する場合には、必ず第１の復号器８による復号でも誤りが発生しているという特徴がある。この特徴を利用するため、（式１１）を、次のように変形する。

ＢＥＲ２＝（第１の復号語の総エラービット数／受信した符号語の総ビット数）
×（第２の復号語の総エラービット数／第１の復号語の総エラービット数）
＝ＢＥＲ１×（第２の復号語の総エラービット数／第１の復号語の総エラービット数）・・・(12)
式（１２）でのＢＥＲ２の計算では、第２の復号器１１の復号処理で誤りが発生する可能性のある受信情報Ｘが、第１の復号器８の復号処理によって絞り込まれることになる。第２の復号器１１は、絞り込まれた受信情報Ｘだけを復号すればよいので、全体としてＢＥＲ２を短時間に求めることができる。

したがって、誤り特性判定部１２は、式（１２）に従って、第２の復号語のビットエラーレートＢＥＲ２を算出する。ここで、第２の復号語の総エラービット数は、ログファイルに記録されている第２の復号語のエラービット数の総和を計算することによって得られる。

Ｅｂ／Ｎ０の値を変化させ、その値に対する第１の復号語のビットエラーレートＢＥＲ１と、第２の復号語のビットエラーレートＢＥＲ２とを算出することによって図６のような表が得られる。

（誤り訂正符号の復号評価装置の動作）
図７は、図１の誤り訂正符号の復号評価装置の動作手順を表わすフローチャートである。

まず、初期条件として繰返し回数ＲＰが１に設定される（ステップＳ１０１）。
符号器１は、Ｋビットの情報ビットＳ０に対し、Ｍビットのパリティ計算用の冗長ビットを付加して、（Ｋ＋Ｍ）ビットのＬＤＰＣ符号語Ｓを生成する。ノイズ付加部１９９は、ＬＤＰＣ符号語Ｓにノイズを付加してノイズ付き信号ＳＧを生成する（ステップＳ１０２）。

次に、変調器４は、レーザダイオードの輝度をノイズ付き信号ＳＧの大きさに応じて変更させることにより、光の強度変調を行なって変調信号を出力する。さらに、復調器５は、変調信号に復調処理を施して、（Ｋ＋Ｍ）ビットの受信情報Ｘを復調する（ステップＳ１０３）。

次に、第１の復号器８は、この復調器５から与えられた（Ｋ＋Ｍ）ビットの受信情報Ｘ（各ビットは、多値情報を含む）を入力し、min-sum復号法に従ってＬＤＰＣパリティ検査行列Ｈを適用して、元のＫビットの情報を復元する（第１の復号処理）（ステップＳ１０４）。

次に、第１のビットエラー検出器９は、第１の復号器８から出力される第１の復号語Ｃのビットの値と、この第１の復号語Ｃに対応する符号器１から出力される符号語Ｓの情報ビットの値とを比較する（ステップＳ１０５）。

第１のビットエラー検出器９は、少なくとも１ビットの誤り（不一致）があった場合には（ステップＳ１０５でＹＥＳ）、ログファイルに第１の復号語Ｃと、この第１の復号語Ｃに対応する符号語Ｓと、この第１の復号語Ｃに対応する第１の復号器８に入力される受信情報Ｘと、第１の復号語のエラービット数とを記憶する（ステップＳ１０６）。

次に、第２の復号器１１は、ログファイルに記録されているすべての受信情報Ｘを入力し、sum-product復号法に従ってＬＤＰＣパリティ検査行列Ｈを適用して、元のＫビットの情報を復元する（第２の復号処理）（ステップＳ１０７）。

次に、第２のビットエラー検出器１０は、第２の復号器１１から出力される第２の復号語Ｄのビットの値と、ログファイルに記録されている第２の復号処理を行なった受信情報Ｘに対応する符号語Ｓの情報ビットの値とを比較する（ステップ１０８）。

第２のビットエラー検出器１０は、少なくとも１ビットの誤り（不一致）があった場合には、ログファイルに第２の復号語のエラービット数を記憶する（ステップＳ１０９）。

繰返し回数ＲＰが閾値Ｎ＿ＲＰ未満の場合には（ステップＳ１１０でＮＯ）、繰返し回数ＲＰが１だけインクリメントされて（ステップＳ１１１）、ステップＳ１０２からの処理が繰り返される。

繰返し回数ＲＰが閾値Ｎ＿ＲＰ以上の場合には（ステップＳ１１０でＹＥＳ）、誤り特性判定部１２は、式（１０）に従って、第１の復号語のビットエラーレートＢＥＲ１を算出する（ステップＳ１１２）。

次に、誤り特性判定部１２は、式（１２）に従って、第２の復号語のビットエラーレートＢＥＲ２を算出する（ステップＳ１１３）。

Ｅｂ／Ｎ０の値を変化させて上記の処理を行なうことによって、図６の対応表に示すようなＥｂ／Ｎ０に対する第１の復号語のビットエラーレートＢＥＲ１と第２の復号語のビットエラーレートＢＥＲ２が得られる。

（第１の復号器８の動作）
図８は、第１の復号器８の第１の復号処理の動作手順を表わすフローチャートである。

図８を参照して、まず、第１の復号器８は、初期動作として、ループ回数および事前値対数比βmnの初期設定を行なう。このループ回数は、列処理および行処理の繰返し演算回数を示す。このループ回数においては、最大値が予め定められる。事前値対数比βmnは、“０”に初期設定される（ステップＳ１）。

次に、第１の復号器８は、式（１）に従って、受信情報ｘnの対数尤度比λnを算出する（ステップＳ２）。

次に、第１の復号器８は、式（２）に従って、パリティ検査行列Ｈの行の各要素についての行処理を行ない、外部値対数比αmnを更新する（ステップＳ３）。

次に、第１の復号器８は、式（４）に従って、パリティ検査行列Ｈの列の各要素についての列処理を行ない、事前値対数比βmnを更新する（ステップＳ４）。

次に、第１の復号器８は、対数尤度比λnと、外部値対数比αmnとを用いて、式（６）に従って、推定受信信号Ｑ_nを算出する（ステップＳ５）。

次に、第１の復号器８は、式（７）に従って、推定受信信号Ｑ_nから一時推定符号Ｃ_nを算出する（ステップＳ６）。

次に、第１の復号器８は、式（８）にしたがって、一次推定符号語（Ｃ₁,Ｃ₂,…,Ｃ_N)が符号語を構成しているか、つまり復号語として適切であるかをパリティ検査する。

第１の復号器８は、式（８）が成立する場合、つまりシンドロームが“０”となる場合には（ステップＳ７でＹＥＳ）、行処理および列処理の繰返し演算を終了し、符号語（Ｃ₁,Ｃ₂,…,Ｃ_k)を第１の復号語Ｃ（＝（Ｃ₁,Ｃ₂,…,Ｃ_k)）として出力する（ステップＳ１０）。

また、第１の復号器８は、式（８）が成立しない場合（ステップＳ７でＮＯ）、ループ回数が最大値に達したときには（ステップＳ８でＹＥＳ）、行処理および列処理の繰返し演算を終了し、符号語（Ｃ₁,Ｃ₂,…,Ｃ_k)を第１の復号語Ｃ（＝（Ｃ₁,Ｃ₂,…,Ｃ_k)）として出力する（ステップＳ１０）。

一方、第１の復号器８は、式（８）が成立しない場合（ステップＳ７でＮＯ）で、かつループ回数が最大値に達しないときには（ステップＳ８でＮＯ）、ループ回数を１だけインクリメントして（ステップＳ９）、ステップＳ３に戻って処理を繰り返す。

（第２の復号器１１の動作）
第２の復号器１１の第２の復号処理の動作手順は、上記と略同様である。ただし、ステップＳ３において、第２の復号器１１は、式（２）の代わりに式（９）に従って、パリティ検査行列Ｈの行の各要素についての行処理を行ない、外部値対数比αmnを更新する。また、第２の復号器１１は、符号語（Ｃ₁,Ｃ₂,…,Ｃ_k)を第２の復号語Ｄ（＝（ｄ₁,ｄ₂,…,ｄ_k)）として出力する。

以上のように、本発明の第１の実施形態の誤り訂正符号の評価装置は、第１の復号器の復号処理によって第２の復号器の復号処理で誤りが発生する可能性のある受信情報Ｘを絞り込み、第２の復号器は、絞り込まれた受信情報Ｘだけを復号処理すればよいので、短時間に、第２の復号器で実行される復号アルゴリズムとＬＤＰＣ符号の訂正能力の限界を評価することができる。また、第２の復号器で実行される復号アルゴリズムとＬＤＰＣ符号の訂正能力の限界と、第１の復号器の復号処理の誤り特性から、第１の復号器に固有の（第２の復号器で実行される復号アルゴリズムとＬＤＰＣ符号の訂正能力の限界を差し引いた）誤り訂正能力を短時間に評価することができる。

［第２の実施形態］
第２の実施形態では、第１の復号器が、sum-product復号法を簡略化したmin-sum復号法に従って復号処理を行ない、第２の復号器が、sum-product復号法に従って復号処理を行なう。第１の実施形態では、第１の復号器として、専用のハードウエア装置を用い、第２の復号器として、汎用のコンピュータ（たとえば、パソコン）を用いる。

第２の実施形態においても、第１の復号器は、専用のハードウエア装置を用いるので、第２の復号器よりも復号処理の速いこと、第２の復号器は、第１の復号器よりも復号処理の精度が高く、第２の復号器による復号で誤りが発生する場合には、必ず第１の復号器による復号でも誤りが発生するという特徴がある。

（構成）
第２の実施形態の誤り訂正符号の復号評価装置は、第１の復号器のみが、第１の実施形態の誤り訂正符号の復号評価装置のものと異なる。以下では、第２の実施形態の第１の復号器について説明する。

図９は、第２の実施形態における第１の復号器の構成を表わす図である。図９は、パリティ検査行列Ｈの各列において「１」が立つ数である列重みが３のパリティ検査行列を用いる場合の構成を表わしている。

図９を参照して、第１の復号器４００は、対数尤度比算出部５５と、Ｓ／Ｐ変換部９９と、行処理部３４と、列処理部３５と、復号語生成部１４とを備える。

第１の復号器４００に含まれる加算器、乗算器などの演算器は、処理ビット長が６ビットであり、固定小数点演算を行なう。

（対数尤度比算出部）
対数尤度比算出部５５は、専用の回路を用いて、第１の実施形態で説明した対数尤度比の算出を行なう。対数尤度比算出部５５は、定数（２／σ²）の値を記憶する定数記憶部５７と、受信情報ｘnと定数（２／σ²）とを乗算して対数尤度比λnを算出する乗算部５６とを備える。

（Ｓ／Ｐ変換部）
Ｓ／Ｐ変換部９９は、対数尤度比算出部５５からシリアルで出力される対数尤度比λnをＮ個の単位でパラレルデータに変換する。

（行処理部および列処理部）
行処理部３４は、専用の回路を用いて、第１の実施形態で説明した行処理を行ない、列処理部は、専用の回路を用いて、第１の実施形態で説明した列処理を行なう。

行処理部３４は、第１ブロック行処理部１８と、第２ブロック行処理部１９と、第３ブロック行処理部２０と、第１ブロック行処理部１８に対応して配置される第１の加算部（β＋λ）１５と、第２ブロック行処理部１９に対応して配置される第２の加算部（β＋λ）１６と、第３ブロック行処理部２０に対応して配置される第３の加算部（β＋λ）１７とを備える。

第１ブロック行処理部１８は、パリティ検査行列Ｈの第１ブロックに対応するＮ列分の（β＋λ）の最新値を記憶する第１ブロック（β＋λ）記憶部２７と、第１行処理部２８−１と、第２行処理部２８−２とを含む。

第２ブロック行処理部１９は、パリティ検査行列Ｈの第２ブロックに対応するＮ列分の（β＋λ）の最新値を記憶する第２ブロック（β＋λ）記憶部３０と、第３行処理部２８−３と、第４行処理部２８−４とを含む。

第３ブロック行処理部１９は、パリティ検査行列Ｈの第３ブロックに対応するＮ列分の（β＋λ）の最新値を記憶する第３ブロック（β＋λ）記憶部３３と、第５行処理部２８−５と、第６行処理部２８−６とを含む。

列処理部３５は、パリティ検査行列Ｈの第１ブロックに対応するＮ列分の（β）の最新値を記憶する第１ブロック（β）記憶部２４と、パリティ検査行列Ｈの第２ブロックに対応するＮ列分の（β）の最新値を記憶する第２ブロック（β）記憶部２５と、パリティ検査行列Ｈの第３ブロックに対応するＮ列分の（β）の最新値を記憶する第３ブロック（β）記憶部２６と、第１ブロック（β）記憶部２４に対応して配置される第１の加算部（β）２１と、第２ブロック（β）記憶部２５に対応して配置される第２の加算部（β）２２と、第３ブロック（β）記憶部２６に対応して配置される第３の加算部（β）２３とを備える。

第１の加算部（β＋λ）１５、第２の加算部（β＋λ）１６、第３の加算部（β＋λ）１７、第１の加算部（β）２１、第２の加算部（β）２２、および第３の加算部（β）２３は、それぞれＮ個の列に対応してＮ個の加算器を有し、各加算器は、対応する列についての加算を行なう。

これら行処理部３４および列処理部３５の各要素の動作は、たとえば、特開２００７−３２５０１１号公報に詳しく記載されている。

（第ｍ行処理部）
図１０は、図９における第ｍ行処理部の構成を示す図である。

図１０を参照して、第ｍ行処理部２８−ｍは、ビット分離部３６と、符号計算部３７と、絶対値計算部３８と、符号乗算部３９とを備える。

ビット分離部３６は、Ｓ個の信号｛（λn′＋βmn′）：ｎ′はＨｍｎ′＝１を満たす、Ｓ個の異なる数である｝を受けて、その絶対値を表わす複数ビットと、符号を表わすビット（つまり、最上位ビット）とを分離して、絶対値ビットからなる絶対値を絶対値絶対値計算部３８へ出力し、符号ビットからなる符号を符号計算部３７へ出力する。ここで、Ｓは行重みである。

符号計算部３７は、Ｓ個の信号｛sgn（λn′＋βmn′）：ｎ′はＨｍｎ′＝１を満たす、Ｓ個の異なる数である｝に基づいて、式（２）の符号部分（これをＳmnとする）の計算を行なう。

絶対値計算部３８は、Ｓ個の信号｛｜λn′＋βmn′｜：ｎ′はＨｍｎ′＝１を満たす、Ｓ個の異なる数である｝に基づいて、式（２）の絶対値部分（これをＲmnとする）の計算を行なう。

符号乗算部３９は、符号計算部３７から出力されるＳmnを符号ビットとし、絶対値計算部３８から出力されるＲmnを絶対値ビットとした、外部値対数比αmnを出力する。

（絶対値計算部）
図１１は、図１０における絶対値計算部の構成を表わす図である。

図１１を参照して、比較部４０と、絶対値記憶部４９と、第１最小値記憶部４１と、第２最小値記憶部４２と、選択器４３とを有する。

比較部４０は、入力されるＳ個の信号｛｜λn′＋βmn′｜：ｎ′はＨｍｎ′＝１を満たす、Ｓ個の異なる数である｝の大きさを比較して、第１最小値ＭＩＮ１および第２最小値ＭＩＮ２を出力する。

絶対値記憶部４９は、入力されるＳ個の信号｛｜λn′＋βmn′｜：ｎ′はＨｍｎ′＝１を満たす、Ｓ個の異なる数である｝を記憶する。

第１最小値記憶部４１は、比較部４０から出力される第１最小値ＭＩＮ１を記憶する。
第２最小値記憶部４２は、比較部４０から出力される第２最小値ＭＩＮ２を記憶する。

選択器４３には、第１最小値記憶部４１から第１最小値ＭＩＮ１が入力されるとともに、絶対値記憶部４９からＳ個の信号が順次入力される。選択器４３は、絶対値記憶部４９から入力される各信号Ｖａｌと、第１最小値ＭＩＮ１とを比較して、異なるときには、第１最小値ＭＩＮ１を出力し、同一のときには、第２最小値記憶部４２に記憶されている第２最小値ＭＩＮ２を出力する。これによって、Ｓ個の信号｛｜λn′＋βmn′｜：ｎ′はＨｍｎ′＝１を満たす、Ｓ個の異なる数である｝の中で、自身を除いて最も小さい信号が選択されて、式（２）の絶対値部分Ｒmnが算出される。

（比較部）
図１２は、図１１における比較部の構成を表わす図である。図１２では、パリティ検査行列Ｈの各行において「１」が立つ数である行重みＳが８の場合の構成を表わしている。

図１２を参照して、この比較部は、第１順位導出用ユニット５０ａ〜５０ｇと、第２順位導出用ユニット５２ａ〜５２ｆとを備える。

第１順位導出用ユニット５０ａ〜５０ｇは、２個の入力ポートから２個の第１順位候補の信号を入力し、それらの大きさを比較して、小さい方（または同じ大きさの場合は一方；以下では、この記載を省略する）を出力ポートｓから第１順位候補の信号として出力し、大きい方（または同じ大きさの場合は他方；以下では、この記載を省略する）を出力ポートｂから第２順位候補の信号として出力する。

第２順位導出用ユニット５２ａ〜５２ｆは、２個の入力ポートから２個の第２順位候補の信号を入力し、それらの大きさを比較して、小さい方を出力ポートｓから第２順位候補の信号として出力する。

第１順位導出用ユニット５０ａは、その出力ポートｓが第１順位導出用ユニット５０ｅの入力ポートに接続され、その出力ポートｂが第２順位導出用ユニット５２ａの入力ポートに接続される。第１順位導出用ユニット５０ｂは、その出力ポートｓが第１順位導出用ユニット５０ｅの入力ポートに接続され、その出力ポートｂが第２順位導出用ユニット５２ａの入力ポートに接続される。第１順位導出用ユニット５０ｃは、その出力ポートｓが第１順位導出用ユニット５０ｆの入力ポートに接続され、その出力ポートｂが第２順位導出用ユニット５２ｂの入力ポートに接続される。第１順位導出用ユニット５０ｄは、その出力ポートｓが第１順位導出用ユニット５０ｆの入力ポートに接続され、その出力ポートｂが第２順位導出用ユニット５２ｂの入力ポートに接続される。第１順位導出用ユニット５０ｅは、その出力ポートｓが第１順位導出用ユニット５０ｇの入力ポートに接続され、その出力ポートｂが第２順位導出用ユニット５２ｃの入力ポートに接続される。第１順位導出用ユニット５０ｆは、その出力ポートｓが第１順位導出用ユニット５０ｇの入力ポートに接続され、その出力ポートｂが第２順位導出用ユニット５２ｃの入力ポートに接続される。第１順位導出用ユニット５０ｇは、その出力ポートｓが第１順位出力ポートＳ１に接続され、その出力ポートｂが第２順位導出用ユニット５２ｆの入力ポートに接続される。

第２順位導出用ユニット５２ａは、その出力ポートｓが第２順位導出用ユニット５２ｄの入力ポートに接続される。第２順位導出用ユニット５２ｂは、その出力ポートｓが第２順位導出用ユニット５２ｄの入力ポートに接続される。第２順位導出用ユニット５２ｃは、その出力ポートｓが第２順位導出用ユニット５２ｅの入力ポートに接続される。第２順位導出用ユニット５２ｄは、その出力ポートｓが第２順位導出用ユニット５２ｅの入力ポートに接続される。第２順位導出用ユニット５２ｅは、その出力ポートｓが第２順位導出用ユニット５２ｆの入力ポートに接続される。第２順位導出用ユニット５２ｆは、その出力ポートｓが第２順位出力ポートＳ１に接続される。

（動作）
次に、この比較部４０の動作を説明する。

第１フェーズでは、次の処理が行なわれる。
第１順位導出用ユニット５０ａは、この比較装置１００に初期入力される第１順位候補の信号ｘ１、ｘ２を入力し、それらの大きさを比較し、小さい方（ｙ１とする）を第１フェーズの第１順位候補の信号として出力ポートｓから出力し、大きい方（ｙ２とする）を第１フェーズの第２順位候補の信号として出力ポートｂから出力する。

第１順位導出用ユニット５０ｂは、この比較装置１００に初期入力される第１順位候補の信号ｘ３、ｘ４を入力し、それらの大きさを比較し、小さい方（ｙ３とする）を第１フェーズの第１順位候補の信号として出力ポートｓから出力し、大きい方（ｙ４とする）を第１フェーズの第２順位候補の信号として出力ポートｂから出力する。

第１順位導出用ユニット５０ｃは、この比較装置１００に初期入力される第１順位候補の信号ｘ５、ｘ６を入力し、それらの大きさを比較し、小さい方（ｙ５とする）を第１フェーズの第１順位候補の信号として出力ポートｓから出力し、大きい方（ｙ６とする）を第１フェーズの第２順位候補の信号として出力ポートｂから出力する。

第１順位導出用ユニット５０ｄは、この比較装置１００に初期入力される第１順位候補の信号ｘ７、ｘ８を入力し、それらの大きさを比較し、小さい方（ｙ７とする）を第１フェーズの第１順位候補の信号として出力ポートｓから出力し、大きい方（ｙ８とする）を第１フェーズの第２順位候補の信号として出力ポートｂから出力する。

第２フェーズでは、次の処理が行なわれる。
第１順位導出用ユニット５０ｅは、第１フェーズの第１順位候補の信号ｙ１、ｙ３を入力し、それらの大きさを比較し、小さい方（ｚ１とする）を第２フェーズの第１順位候補の信号として出力ポートｓから出力し、大きい方（ｚ２とする）を第２フェーズの第２順位候補の信号として出力ポートｂから出力する。

第１順位導出用ユニット５０ｆは、第１フェーズの第１順位候補の信号ｙ５、ｙ７を入力し、それらの大きさを比較し、小さい方（ｚ３とする）を第２フェーズの第１順位候補の信号として出力ポートｓから出力し、大きい方（ｚ４とする）を第２フェーズの第２順位候補の信号として出力ポートｂから出力する。

第２順位導出用ユニット５２ａは、第１フェーズの第２順位候補の信号ｙ２、ｙ４を入力し、それらの大きさを比較し、小さい方（ｚ５とする）を第２フェーズの第２順位候補の信号として出力ポートｓから出力する。

第２順位導出用ユニット５２ｂは、第１フェーズの第２順位候補の信号ｙ６、ｙ８を入力し、それらの大きさを比較し、小さい方（ｚ６とする）を第２フェーズの第２順位候補の信号として出力ポートｓから出力する。

第３フェーズでは、次の処理が行なわれる。
第１順位導出用ユニット５０ｇは、第２フェーズの第１順位候補の信号ｚ１、ｚ３を入力し、それらの大きさを比較し、小さい方（ｖ１とする）を第３フェーズの第１順位候補の信号（つまり、最終的に決定された第１順位の信号）ＭＩＮ１として出力ポートｓから出力して第１順位出力ポートＳ１へ送り、大きい方（ｖ２とする）を第３フェーズの第２順位候補の信号として出力ポートｂから出力する。

第２順位導出用ユニット５２ｃは、第２フェーズの第２順位候補の信号ｚ２、ｚ４を入力し、それらの大きさを比較し、小さい方（ｖ３とする）を第３フェーズの第２順位候補の信号として出力ポートｓから出力する。

第２順位導出用ユニット５２ｄは、第２フェーズの第２順位候補の信号ｚ５、ｚ６を入力し、それらの大きさを比較し、小さい方（ｖ４とする）を第３フェーズの第２順位候補の信号として出力ポートｓから出力する。

第４フェーズでは、次の処理が行なわれる。
第２順位導出用ユニット５２ｅは、第３フェーズの第２順位候補の信号ｖ３、ｖ４を入力し、それらの大きさを比較して、小さい方（ｕ１とする）を第４フェーズの第２順位候補の信号として出力ポートｓから出力する。

第５フェーズでは、次の処理が行なわれる。
第２順位導出用ユニット５２ｆは、第３フェーズの第２順位候補の信号ｖ２、第４フェーズの第２順位候補の信号ｕ１を入力し、それらの大きさを比較し、小さい方（ｗ１とする）を第５フェーズの第２順位候補の信号（つまり、最終的に決定された第２順位の信号）ＭＩＮ２として出力ポートｓから出力して第２順位出力ポートＳ２へ送る。

（復号語生成部）
復号語生成部１４は、専用の回路を用いて、第１の実施形態で説明した復号語の生成を行なう。

復号語生成部１４は、加算器２９と、ＭＳＢ抽出部３１と、復号語決定部３２とを含む。

加算器２９は、式（６）に従って、対数尤度比λnと、外部値対数比αmnとを加算して、推定受信信号Ｑnを算出する。

ＭＳＢ抽出部３１は、推定受信信号Ｑnの最上位ビットを１次推定符号Ｃnとして抽出する。

復号語決定部３２は、乗算器および加算器を含み、式（８）にしたがって、一次推定符号語（Ｃ₁,Ｃ₂,…,Ｃ_N)が符号語を構成しているか、つまり復号語として適切であるかを検査する。復号語決定部３２は、式（８）が成立する場合、つまりシンドロームが“０”となる場合には、行処理部３４および列処理部３５に対して繰返し演算を終了させ、符号語（Ｃ₁,Ｃ₂,…,Ｃ_k)を復号語として出力する。また、復号語決定部３２は、行処理および列処理の演算の繰返し回数が所定値を超えたときにも、行処理部３４および列処理部３５に対して繰返し演算を終了させ、符号語（Ｃ₁,Ｃ₂,…,Ｃ_k)を復号語として出力する。

以上のように、本発明の第２の実施形態においても、第１の実施形態と同様に、第１の復号器は、第２の復号器よりも復号処理が速く、第２の復号器は、第１の復号器よりも復号処理の精度が高いという特徴を有する。なぜなら、処理速度については、第１の復号器は、専用の並列処理のハードウエア装置を用い、第２の復号器は、逐次的な演算を行なうコンピュータを用いるからである。復号処理の精度については、第２の復号器は、sum-product復号法を用いるのに対して、第１の復号器は、min-sum復号法を用いることと、第２の復号器では、処理ビット長が６４ビット長の浮動小数点演算器を備えたＣＰＵで演算を行なうのに対して、第１の復号器では、処理ビット長が６ビット長の固定小数点演算器で演算を行なうからである。

したがって、第２の実施形態においても、第１の実施形態と同様に、第２の復号器で実行される復号アルゴリズムとＬＤＰＣ符号の訂正能力の限界と、第１の復号器に固有の誤り訂正能力を短時間に評価することができる。

［第３の実施形態］
第３の実施形態では、第１の復号器が、sum-product復号法の簡略法であるmin-sum復号法をさらに簡略化した復号法に従って復号処理を行ない、第２の復号器が、sum-product復号法に従って復号処理を行なう。第３の実施形態では、第１の復号器として、専用の簡略演算用のハードウエア装置を用い、第２の復号器として汎用のコンピュータを用いる。

（構成）
第３の実施形態の誤り訂正符号の復号評価装置は、第１の復号器のみが、第１の実施形態の誤り訂正符号の復号評価装置のものと異なる。また、第３の実施形態における第１の復号器と、第２の実施形態における第１の復号器とは、絶対値計算部のみで相違する。

以下では、第３の実施形態の絶対値計算部について説明する。
図１３は、第３の実施形態における第１の復号器の絶対値計算部の構成を表わす図である。図１３では、行重みＳが４の場合の構成を表わしている。

この絶対値計算部は、min-sum復号に必要な最小値を正確に求めるのではなく、高速な手法で最小値の近似値を求める。したがって、この実施形態の第１の復号器の復号法は、min-sum復号法をさらに簡略化した復号法となる。

図１３を参照して、この絶対値計算部１４０は、入力される４個の信号｛｜λn′＋βmn′｜：ｎ′はＨｍｎ′＝１を満たす、４個の異なる数である｝（ｘ１，ｘ２，ｘ３，ｘ４）の中から最小値の近似値を推定して出力する装置であって、第１変換部１４２と、ビット論理演算部１４４と、第２変換部１４６とを備える。

第１変換部１４２は、４個の入力信号ｘ１、ｘ２、ｘ３、ｘ４を受けて、それぞれを変換した４個の第１変換信号ｙ１、ｙ２、ｙ３、ｙ４を生成する。入力信号と第１変換信号との対応関係は、第１の変換テーブルで規定される。

図１４は、第１の変換テーブルの例を表わす図である。
図１４を参照して、第１の変換テーブルでは、１個または複数個の入力信号が１個の第１変換信号に対応している。

第１の変換テーブルでは、入力信号の取り得る値は３ビットで表わされ、第１変換信号の取り得る値は３ビットで表わされる。

入力信号を構成するビットのうち、値が「１」である最も上位ビットが最下位ビットからｋ番目（１≦ｋ≦Ｎ）のビットのときに、第１変換信号の下位のｋ個のビットが「１」となり、それ以外のビットが「０」となる。また、入力信号を構成するビットのうち、すべてのビットが「０」のときに、第１変換信号のすべてのビットが「０」となる。

具体的には、入力信号が「０００」のときには、第１変換信号は「０００」となる。入力信号が「００１」のときには、第１変換信号は「００１」となる。入力信号が「０１０」または「０１１」のときには、第１変換信号は「０１１」となる。入力信号が「１００」、「１０１」、「１１０」、「１１１」のときには、第１変換信号は「１１１」となる。

ビット論理演算部１４４は、第１変換部１４２から出力される４個の第１変換信号ｙ１、ｙ２、ｙ３、ｙ４のビット単位の論理積を算出して、各ビットの論理積からなる論理積信号ｚを出力する。

第２変換部１４６は、ビット論理演算部１４４から出力される論理積信号ｚを受けて、これを変換して、４個の入力信号ｘ１、ｘ２、ｘ３、ｘ４のうちの第１順位の信号の値または第１順位の信号の近似値を表わす第２変換信号ｗを生成する。論理積信号と第２変換信号との対応関係は、第２の変換テーブルで規定される。

図１５は、図１４の第１の変換テーブルに対応する第２の変換テーブルを表わす図である。

図１５を参照して、論理積信号と第２変換信号との対応関係は、図２１の第１の変換テーブルの対応関係を逆にしたものである。すなわち、第２の変換テーブルにおいて論理積信号に対応する第２変換信号の値は、第１の変換テーブルにおいてその論理積信号と同一の値の第１変換信号に対応する入力信号が１個のときには、その１個の入力信号の値と同一であり、その論理積信号と同一の値の第１変換信号に対応する入力信号が複数個のときには、複数個の入力信号のうちの１つの値と同一である。

第２の変換テーブルでは、１個の論理積信号が１個の第２変換信号に対応している。
論理積信号を構成するビットのうち、値が「１」である最も上位ビットが最下位ビットから第ｋ番目（１≦ｋ≦Ｎ）のビットのときに、第２変換信号の最下位ビットから第ｋ番目のビットのみが「１」となり、その他のビットが「０」となる。論理積信号を構成するビットのうち、すべてのビットが「０」のときには、第２変換信号のすべてのビットが「０」となる。

具体的には、論理積信号が「０００」のときには、第２変換信号の値が「０００」となる。論理積信号が「００１」のときには、第２変換信号の値が「００１」となる。論理積信号が「０１１」のときには、第２変換信号の値が「０１０」となる。論理積信号が「１１１」のときには、第２変換信号が「１００」となる。

図１６は、図１３の第１変換部の具体的な構成を表わす図である。
図１６を参照して、第１変換部１４２は、複数個の入力信号の変換を同時に並列して行う。第１変換部１４２は、入力信号の個数分の変換回路で構成される。ここでは、入力信号の個数が４個であるので、第１変換部１４２は、変換回路１４１ａと、変換回路１４１ｂと、変換回路１４１ｃと、変換回路１４１ｄとを有する。

変換回路１４１ａは、次のようにして、入力信号ｘ１を第１変換信号ｙ１に変換する。すなわち、論理和回路ＯＲ１には、入力信号ｘ１の第１ビットと、入力信号ｘ１の第２ビットと、入力信号ｘ１の第３ビットとが入力されて、それらの論理和が第１変換信号ｙ１の第１ビットｙ１１として出力される。論理和回路ＯＲ２には、入力信号ｘ１の第２ビットと、入力信号ｘ１の第３ビットとが入力されて、それらの論理和が第１変換信号ｙ１の第２ビットｙ１２として出力される。入力信号ｘ１の第３ビットがそのまま第１変換信号ｙ１の第３ビットｙ１３として出力される。

変換回路１４１ｂは、次のようにして、入力信号ｘ２を第１変換信号ｙ２に変換する。すなわち、論理和回路ＯＲ３には、入力信号ｘ２の第１ビットと、入力信号ｘ２の第２ビットと、入力信号ｘ２の第３ビットとが入力されて、それらの論理和が第１変換信号ｙ２の第１ビットｙ２１として出力される。論理和回路ＯＲ４には、入力信号ｘ２の第２ビットと、入力信号ｘ２の第３ビットとが入力されて、それらの論理和が第１変換信号ｙ２の第２ビットｙ２２として出力される。入力信号ｘ２の第３ビットがそのまま第１変換信号ｙ２の第３ビットｙ２３として出力される。

変換回路１４１ｃは、次のようにして、入力信号ｘ３を第１変換信号ｙ３に変換する。すなわち、論理和回路ＯＲ５には、入力信号ｘ３の第１ビットと、入力信号ｘ３の第２ビットと、入力信号ｘ３の第３ビットとが入力されて、それらの論理和が第１変換信号ｙ３の第１ビットｙ３１として出力される。論理和回路ＯＲ５には、入力信号ｘ３の第２ビットと、入力信号ｘ３の第３ビットとが入力されて、それらの論理和が第１変換信号ｙ３の第２ビットｙ３２として出力される。入力信号ｘ３の第３ビットがそのまま第１変換信号ｙ３の第３ビットｙ３３として出力される。

変換回路１４１ｄは、次のようにして、入力信号ｘ４を第１変換信号ｙ４に変換する。すなわち、論理和回路ＯＲ６には、入力信号ｘ４の第１ビットと、入力信号ｘ４の第２ビットと、入力信号ｘ４の第３ビットとが入力されて、それらの論理和が第１変換信号ｙ４の第１ビットｙ４１として出力される。論理和回路ＯＲ７には、入力信号ｘ４の第２ビットと、入力信号ｘ４の第３ビットとが入力されて、それらの論理和が第１変換信号ｙ４の第２ビットｙ１４２として出力される。入力信号ｘ４の第３ビットがそのまま第１変換信号ｙ４の第３ビットｙ４３として出力される。

図１７は、図１３のビット論理演算部の具体的な構成を表わす図である。
図１７を参照して、ビット論理演算部１４４は、第１変換信号の全ビットについて、ビット単位の論理演算を同時に並列して行なう。ビット論理演算部１４４は、３個の論理積回路ＡＮＤ８〜ＡＮＤ１０を含む。

第１ビット用論理積回路ＡＮＤ８は、４個の第１変換信号の第１ビット（つまり、最下位ビット）ｙ１１、ｙ２１、ｙ３１、ｙ４１の論理積ｚ１を出力する。第２ビット用論理積回路ＡＮＤ９は、４個の第１変換信号の第２ビットｙ１２、ｙ２２、ｙ３２、ｙ４２の論理積ｚ２を出力する。第３ビット用論理積回路ＡＮＤ１０は、４個の第１変換信号の第３ビットｙ１３、ｙ２３、ｙ３３、ｙ４３の論理積ｚ３を出力する。このようにして生成された論理積ｚ１、ｚ２、ｚ３によって、論理積信号ｚが構成される。

図１８は、図１３の第２変換部の具体的な構成を表わす図である。
図１８を参照して、第２変換部１４６は、変換回路１４５を含む。

変換回路１４５は、次のようにして、論理積信号ｚを第２変換信号ｗに変換する。
インバータＩＶ１には、論理積信号ｚの第２ビットｚ２が入力されて、それを反転した信号を出力する。インバータＩＶ２には、論理積信号ｚの第３ビットｚ３が入力されて、それを反転した信号を出力する。論理積回路ＡＮＤ１１には、論理積信号ｚの第１ビットｚ１と、インバータＩＶ１の出力信号と、インバータＩＶ２の出力信号とが入力されて、それらの論理積が第２変換信号ｗの第１ビットｗ１として出力される。論理積回路ＡＮＤ１２には、論理積信号ｚの第２ビットｚ２と、インバータＩＶ２の出力信号とが入力されて、それらの論理積が第２変換信号ｗの第２ビットｗ２として出力される。論理積信号ｚの第３ビットがそのまま第２変換信号ｗの第３ビットｗ３として出力される。

このようにして出力された第２変換信号ｗが、入力信号ｘ１、ｘ２、ｘ３、ｘ４の中の最小値またはその近似値を表わす信号となる。

以上のように、第１変換部１４２が、複数個の入力信号の変換を同時に並列して行ない、ビット論理演算部１４４が、第１変換信号の全ビットについて、ビット単位の論理演算を同時に並列して行なうので、第１順位推定を高速に行える。

以上のように、本発明の第３の実施形態においても、第１の実施形態と同様に、第１の復号器は、第２の復号器よりも復号処理が速く、第２の復号器は、第１の復号器よりも復号処理の精度が高いという特徴を有する。なぜなら、処理速度については、第１の復号器は、専用の並列処理のハードウエア装置を用い、第２の復号器は、逐次的な演算を行なうコンピュータを用いるからである。復号処理の精度については、第２の復号器は、sum-product復号法を用いるのに対して、第１の復号器は、min-sum復号法を簡略化した復号法を用いることと、第２の復号器では、処理ビット長が６４ビット長の浮動小数点演算器を備えたＣＰＵで演算を行なうのに対して、第１の復号器では、処理ビット長が６ビット長の固定小数点演算器で演算を行なうからである。

したがって、第３の実施形態においても、第１の実施形態と同様に、第２の復号器で実行される復号アルゴリズムとＬＤＰＣ符号の訂正能力の限界と、第１の復号器に固有の誤り訂正能力を短時間に評価することができる。

［第４の実施形態］
第４の実施形態では、第１および第２の復号器が、いずれもsum-product復号法に従って、復号処理を行なう。第４の実施形態では、第１の復号器として専用のハードウエア装置を用い、第２の復号器として、第１の実施形態と同様に汎用のコンピュータを用いる構成に関する
（構成）
第４の実施形態の誤り訂正符号の復号評価装置は、第１の復号器のみが、第１の実施形態の誤り訂正符号の復号評価装置のものと異なる。また、第４の実施形態における第１の復号器と、第２の実施形態における第１の復号器とは、絶対値計算部のみで相違する。

以下では、第４の実施形態の絶対値計算部について説明する。
図１９は、第４の実施形態における第１の復号器の絶対値計算部の構成を表わす図である。図１９では、行重みＳが４の場合の構成を表わしている。

図１９を参照して、この絶対値計算部６０は、ギャラガー計算部６１ａ〜６１ｄと、選択器６２と、加算器６３と、ギャラガー計算部６４とを備える。

ギャラガー計算部６１ａ〜６１ｄは、乗算器および加算器を備え、式（４）に従って、入力される４個の信号｛｜λn′＋βmn′｜：ｎ′はＨｍｎ′＝１を満たす、４個の異なる数である｝（＝ｘ１，ｘ２，ｘ３，ｘ４）に対するギャラガー関数の値ｆ１，ｆ２，ｆ３，ｆ４を計算する。

選択器６２は、４個のギャラガー関数の値ｆ１，ｆ２，ｆ３，ｆ４を受けて、ｎ′≠ｎ以外の｜λn′＋βmn′｜に対する３個のギャラガー関数の値を出力する。選択器６２は、ｎの値に応じて組合せが異なる３個のギャラガー関数の値を出力する。

加算器６３は、３個のギャラガー関数の値を加算して、加算値ｆ５を出力する。
ギャラガー計算部６４は、式（４）に従って、加算値ｆ５に対するギャラガー関数の値を式（２）の絶対値部分Ｒmnとして出力する。

以上のように、本発明の第４の実施形態においても、第１の実施形態と同様に、第１の復号器は、第２の復号器よりも復号処理が速く、第２の復号器は、第１の復号器よりも復号処理の精度が高いという特徴を有する。なぜなら、処理速度については、第１の復号器は、専用の並列処理のハードウエア装置を用い、第２の復号器は、逐次的な演算を行なうコンピュータを用いるからである。復号処理の精度については、第２の復号器では、処理ビット長が６４ビット長の浮動小数点演算器を備えたＣＰＵで演算を行なうのに対して、第１の復号器では、処理ビット長が６ビット長の固定小数点演算器で演算を行なうからである。

したがって、第４の実施形態においても、第１の実施形態と同様に、第２の復号器で実行される復号アルゴリズムとＬＤＰＣ符号の訂正能力の限界と、第１の復号器に固有の誤り訂正能力を短時間に評価することができる。

［第５の実施形態］
第５の実施形態では、第１の復号器および第２の復号器が、sum-product復号法を簡略化したmin-sum復号法に従って復号処理を行なう。第５の実施形態では、第１の復号器として専用のハードウエア装置を用い、第２の復号器として汎用のコンピュータを用いる。

（構成）
第５の実施形態の誤り訂正符号の復号評価装置は、第２の復号器のみが、第２の実施形態の誤り訂正符号の復号評価装置のものと異なる。

図２０は、第５の実施形態における第２の復号器の構成を表わす図である。
図２０を参照して、第２の復号器５１１は、たとえば、パーソナルコンピュータで構成されており、ＣＰＵ５７４と、メモリ５７５と、ハードディスク５７６とを有する。

ハードディスク５７６は、min-sum復号法のプログラムを記憶する。ＣＰＵ５７４は、ハードディスク５７６から、min-sum復号法のプログラムを読み出して、メモリ５７５を利用して、該プログラムを実行する。ＣＰＵ５７４は、たとえば、処理ビット長が６４ビット長であり、浮動小数点演算を行なう。

このmin-sum復号法のプログラムによる処理は、第１の実施形態で説明した第１の符号器での処理と同様であるので、ここでは、説明を繰り返さない。

以上のように、本発明の第５の実施形態においても、第１の実施形態と同様に、第１の復号器は、第２の復号器よりも復号処理が速く、第２の復号器は、第１の復号器よりも復号処理の精度が高いという特徴を有する。なぜなら、処理速度については、第１の復号器は、専用の並列処理のハードウエア装置を用い、第２の復号器は、逐次的な演算を行なうコンピュータを用いるからである。復号処理の精度については、第２の復号器では、処理ビット長が６４ビット長の浮動小数点演算器を備えたＣＰＵで演算を行なうのに対して、第１の復号器では、処理ビット長が６ビット長の固定小数点演算器で演算を行なうからである。

したがって、第５の実施形態においても、第１の実施形態と同様に、第２の復号器で実行される復号アルゴリズムとＬＤＰＣ符号の訂正能力の限界と、第１の復号器に固有の誤り訂正能力を短時間に評価することができる。

［第６の実施形態］
第６の実施形態では、第１の復号器が、sum-product復号法を簡略化したmin-sum復号法に従って復号処理を行ない、第２の復号器が、sum-product復号法の簡略法であるmin-sum復号法をさらに簡略化した復号法に従って復号処理を行なう。第６の実施形態では、第１の復号器として、専用の簡略演算用のハードウエア装置を用い、第２の復号器として汎用のコンピュータを用いる。

（構成）
第６の実施形態の誤り訂正符号の復号評価装置は、第２の復号器のみが、第３の実施形態の誤り訂正符号の復号評価装置のものと異なる。

第６の実施形態における第２の復号器は、図２０に示す第５の実施形態における第２の復号器と同一である。

以上のように、本発明の第６の実施形態においても、第１の実施形態と同様に、第１の復号器は、第２の復号器よりも復号処理が速く、第２の復号器は、第１の復号器よりも復号処理の精度が高いという特徴を有する。なぜなら、第１の復号器は、専用の高速なハードウエア装置を用い、第２の復号器は、min-sum復号法を用いるのに対して、第１の復号器は、min-sum復号法を簡略化した復号法を用いるからである。
なぜなら、処理速度については、第１の復号器は、専用の並列処理のハードウエア装置を用い、第２の復号器は、逐次的な演算を行なうコンピュータを用いるからである。復号処理の精度については、第２の復号器は、min-sum復号法を用いるのに対して、第１の復号器は、min-sum復号法を簡略化した復号法を用いることと、第２の復号器では、処理ビット長が６４ビット長の浮動小数点演算器を備えたＣＰＵで演算を行なうのに対して、第１の復号器では、処理ビット長が６ビット長の固定小数点演算器で演算を行なうからである。

［変形例］
本発明は、上記の実施形態に限定されるものではなく、たとえば以下のような変形例も含まれる。

（１） 行処理の簡略化手法
第１、第２、第５の実施形態では、第１の復号器が、sum-product復号法の行処理を簡略化したmin-sum復号法に従って動作するとしたが、sum-product復号法のその他の行処理の簡約化手法を用いてもよい。

たとえば、δ−min復号法（Sakai, W.Matsumoto, H.Yoshida, ”Low Complexity Decoding Algorithm for LDPC Codes and Its Discretized Density Evolution”, pp.13-18, RCS2005-42 (2005-7) Okayama, Japan, July, 2005）、A-min復号法（Jones, C., E. Vall´es, M. Smith, and J. Villasenor. 13-16 Oct. 2003. “Approximatemin* constraint node updating for ldpc code decoding.” Military Communications Conference, 2003. MILCOM 2003. IEEE.）、λ−min復号法Guilloud, F.,Sept. 1-5, 2003b. “λ-Min Decoding Algorithm of Regular and Irregular LDPC Codes.” 3rd International Symposium on Turbo Codes & related topics.）、３個以上のデータでギャラガ関数を近似する方法（特開２００７−３０６４９５号公報）、または、３個以上のデータでギャラガ関数を近似する手法A-min復号法とを併用した方法（特開２００７−３０６４９５号公報）などを用いてもよい。

（２） 列処理の簡略化手法
さらに、第１の復号器は、sum-product復号法の列処理の簡約化手法を用いてもよい。たとえば、ＡＰＰ復号法（MarcP. C. Fossorier, “Reduced Complexity Iterative Decoding of Low-Density Parity Check Codes Based on Brief Propagation”, IEEE Trans. ON Communications, Vol. 47, No.5, May 1999, pp.673-680）、または行処理における外部値対数比αmnの計算を行なう際に同時に事前値対数比βの計算を実行する手法（特開２００７−３２５０１１号公報）などを用いてもよい。

（３） 対数尤度比
第１の復号器は、前述のＡＰＰ復号法を改良した擬似対数尤度比を用いる手法（特開２００７−３３６１８９号公報）を用いてもよい。擬似対数尤度比を用いる手法では、各列ブロックの行処理の結果がすべて加算され、その加算結果が１時刻前の擬似対数尤度比に加えられて、順次、擬似対数尤度比が更新される。この手法では、対数尤度比を記憶するためのメモリ容量を削減できる。

また、第１の復号器は、特開２００６−３３８８４４号公報に記載されたように、対数尤度比の近似値を計算するものであってもよい。

（４） ターボ符号
本発明の実施形態では、誤り訂正符号としてＬＤＰＣ符号を用いたが、これに限定するものではなく、たとえばターボ符号を用いてもよい。

この場合、第２の復号器は、ＢＣＪＲの復号アルゴリズムを規定したプログラムを動作させるコンピュータを用い、第１の復号器は、MaxLogMAPまたはSOVAなどの復号アルゴリズムを組み込んだ専用の装置を用いればよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

第１の実施形態の誤り訂正符号の復号評価装置の構成を表わす図である。 変調器および復調器の出力データの対応関係を一覧にして示す図である。 第１の実施形態の第１の復号器の構成を表わす図である。 ログファイルの例を表わす図である。 第１の実施形態の第２の復号器の構成を表わす図である。 Ｅｂ／Ｎ０に対する第１の復号語のビットエラーレートＢＥＲ１と第２の復号語のビットエラーレートＢＥＲ２の対応表である。 図１の誤り訂正符号の復号評価装置の動作手順を表わすフローチャートである。 第１の復号器の第１の復号処理の動作手順を表わすフローチャートである。 第２の実施形態における第１の復号器の構成を表わす図である。 図９における第ｍ行処理部の構成を示す図である。 図１０における絶対値計算部の構成を表わす図である。 図１１における比較部の構成を表わす図である。 第３の実施形態における第１の復号器の絶対値計算部の構成を表わす図である。 第１の変換テーブルの例を表わす図である。 図１４の第１の変換テーブルに対応する第２の変換テーブルを表わす図である。 図１３の第１変換部１４２の具体的な構成を表わす図である。 図１３のビット論理演算部１４４の具体的な構成を表わす図である。 図１３の第２変換部の具体的な構成を表わす図である。 第４の実施形態における第１の復号器の絶対値計算部の構成を表わす図である。 第５の実施形態における第２の復号器の構成を表わす図である。

符号の説明

１ 符号器、２ ノイズ生成部、３，１５〜２７，２１〜２３，２９，６３ 加算器、４ 変調器、５ 復調器、７ ログファイル記憶部、８ 第１の復号器、９ 第１のビットエラー検出器、１０ 第２のビットエラー検出器、１１，５１１ 第２の復号器、１２ 誤り特性判定部、１４ 復号語生成部、２４ 第１ブロック（β）記憶部、２５ 第２ブロック（β）記憶部、２６ 第３ブロック（β）記憶部、２７ 第１ブロック（β＋λ）記憶部、３０ 第２ブロック（β＋λ）記憶部、３３ 第３ブロック（β＋λ）記憶部、２８−１ 第１行処理部、２８−２ 第２行処理部、２８−３ 第３行処理部、２８−４ 第４行処理部、２８−５ 第５行処理部、２８−６ 第６行処理部、２８−ｍ 第ｍ行処理部、３１ ＭＳＢ抽出部、３２ 復号語決定部、３４ 行処理部、３５ 列処理部、３６ ビット分離部、３７ 符号計算部、３８ 絶対値計算部、３９ 符号乗算部、４０ 比較部、４１ 第１最小値記憶部、４２ 第２最小値記憶部、４３，６２ 選択器、４９ 絶対値記憶部、５０ａ〜５０ｇ 第１順位導出用ユニット、５２ａ〜５２ｆ 第２順位導出用ユニット、５５ 対数尤度比算出部、５６ 乗算部、５７ 定数記憶部、６１ａ〜６１ｄ，６４ ギャラガー計算部、７１，７４，５７４ ＣＰＵ、７２，７５，５７５ メモリ、７３，７６，５７３ ハードディスク、９９ Ｓ／Ｐ変換部、１４１ａ〜１４１ｄ 第１変換回路、１４２ 第１変換部、１４４ ビット論理演算部、１４５ 変換回路、１４６ 第２変換部、１９９ ノイズ付加部、ＯＲ１〜ＯＲ８ 論理和回路、ＡＮＤ８〜ＡＮＤ１２ 論理積回路、ＩＶ１，ＩＶ２ インバータ。

Claims (10)

1. 原データを誤り訂正符号化して誤り訂正符号データを生成する符号器と、
   前記誤り訂正符号データにノイズを付加して、ノイズ付き誤り訂正符号データを生成するノイズ付加部と、
   前記ノイズ付き誤り訂正符号データを復号して、第１の復号データを生成する第１の復号器と、
   前記第１の復号データの誤りを検出する第１の誤り検出部と、
   前記誤りが検出された第１の復号データに対応する前記ノイズ付き誤り訂正符号データを復号して、第２の復号データを生成する第２の復号器と、
   前記第２の復号データの誤りを検出する第２の誤り検出部とを備え、
   第１の復号器は、複数の演算器を備え、前記複数の演算器で並列演算を行ない、
   第２の復号器は、復号アルゴリズムによって実行される、誤り訂正符号の復号評価装置。
2. 前記第１の復号器に含まれる演算器の処理ビット長は、前記第２の復号器の処理ビット長よりも短い、請求項１記載の誤り訂正符号の復号評価装置。
3. 前記第１の復号器の復号法は、前記第２の復号器の復号法を簡略化した復号法である、請求項１記載の誤り訂正符号の復号評価装置。
4. 前記符号器は、低密度パリティ検査符号データを生成し、
   前記第２の復号器の復号法は、sum-product復号法であり、
   前記第１の復号器の復号法は、sum-product復号法を簡略化した復号法である、請求項３記載の誤り訂正符号の復号評価装置。
5. 前記符号器は、低密度パリティ検査符号データを生成し、
   前記第２の復号器の復号法は、min-sum復号法であり、
   前記第１の復号器の復号法は、min-sum復号法を簡略化した復号法である、請求項３記載の誤り訂正符号の復号評価装置。
6. 前記誤り訂正符号の復号評価装置は、さらに、
   前記第１の復号データで誤りが検出され、かつ前記第２の復号データで誤りが検出されなかった場合には、前記第１の復号器固有の原因によって、前記第１の復号データに誤りが生じたものと判定する誤り特性判定部を備えた、請求項１〜５のいずれか１項に記載の誤り訂正符号の復号評価装置。
7. 前記誤り訂正符号の復号評価装置は、さらに、
   前記第１の復号データで誤りが検出され、かつ前記第２の復号データで誤りが検出された場合には、前記第２の復号器の復号アルゴリズムによって、前記第１の復号データおよび前記第２の復号データに誤りが生じたものと判定する誤り特性判定部を備えた、請求項１〜５のいずれか１項に記載の誤り訂正符号の復号評価装置。
8. 原データを誤り訂正符号化して誤り訂正符号データを生成する符号器と、
   前記誤り訂正符号データにノイズを付加して、ノイズ付き誤り訂正符号データを生成するノイズ付加部と、
   前記ノイズ付き誤り訂正符号データを復号して、第１の復号データを生成する第１の復号器と、
   前記第１の復号データの誤りを検出する第１の誤り検出部と、
   前記誤りが検出された第１の復号データに対応する前記ノイズ付き誤り訂正符号データを復号して、第２の復号データを生成する第２の復号器と、
   前記第２の復号データの誤りを検出する第２の誤り検出部とを備え、
   前記第１の復号器の復号法は、前記第２の復号器の復号法を簡略化した復号法である、誤り訂正符号の復号評価装置。
9. 前記符号器は、低密度パリティ検査符号データを生成し、
   前記第２の復号器の復号法は、sum-product復号法であり、
   前記第１の復号器の復号法は、sum-product復号法を簡略化した復号法である、請求項８記載の誤り訂正符号の復号評価装置。
10. 前記誤り訂正符号の復号評価装置は、さらに、
    前記誤り訂正符号データの総ビット数に対する前記第１の復号データの総エラービット数の比を第１の復号データのビットエラーレートとして算出し、
    前記第１のデータビットエラーレートに、前記第１の復号データの総エラービット数に対する前記第２の復号データの総エラービット数の比を乗算することによって、第２の復号データのビットエラーレートを算出する、誤り特性判定部を備える、請求項１〜９のいずれか１項に記載の誤り訂正符号の復号評価装置。

Images