JP2010134110A - 基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 - Google Patents
基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2010134110A JP2010134110A JP2008308785A JP2008308785A JP2010134110A JP 2010134110 A JP2010134110 A JP 2010134110A JP 2008308785 A JP2008308785 A JP 2008308785A JP 2008308785 A JP2008308785 A JP 2008308785A JP 2010134110 A JP2010134110 A JP 2010134110A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- switch element
- node
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】基準電圧生成回路11は、電圧生成回路12と電圧生成回路からの出力をインピーダンス変換するアンプ部14を含み、アンプ部に含まれる増幅回路GAM1〜GAMnは、入力ノードNI、第1のノードN1間に設けられる第1のスイッチ素子SW1と、第1のノードN1、サミングノードNEG間に設けられる第1のキャパシタC1と、第1のノードN1、アナログ基準電源AGND間に設けられる第2のスイッチ素子SW2と、第2のノードN2、サミングノードNEG間に設けられる第2のキャパシタC2と、第2のノードN2、出力ノードNQ間に設けられる第3のスイッチ素子SW3と、第2のノードN2、アナログ基準電源AGND間に設けられる第4のスイッチ素子SW4と、出力ノードNQ、サミングノードNEG間に設けられる第5のスイッチ素子SW5とを含む。
【選択図】図1
Description
図1に、本実施形態の増幅回路が含まれる基準電圧生成回路の構成例を示す。なお、本実施形態の基準電圧生成回路は、図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
図2に、本実施形態の集積回路装置10の構成例を示し、特に当該集積回路装置10に含まれる階調電圧生成回路及びデータドライバの構成例を示す。なお、本実施形態の集積回路装置10は、図2の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
3.1.基本構成
図3に、本実施形態の増幅回路の基本構成を示す。なお、本実施形態の増幅回路は、図3の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
図5に本実施形態の増幅回路の第1の構成例を示す。なお、本実施形態の増幅回路は、図5の構成に限定されず、その構成要素の一部(例えば演算増幅器)を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
C1×{(VA−(VA−ΔV)}+C2×{(VA−(VA−ΔV)}
=C1×{VIN−(VA−ΔV)}+C2×{VQ−(VA−ΔV)} (1)
VQ=VA−(C1/C2)×(VIN−VA) (2)
図9、図10に本実施形態の増幅回路の第2の構成例を示す。図9、図10では、図5、図6に対して、演算増幅器OPの出力ノードNQと位相補償用キャパシタCCとの間にスイッチ素子SW7や抵抗R1が更に設けられている。また、図9、図10では、初期化期間における出力電圧が後段の回路に伝達されるのを防止するためのスイッチ素子SW6が、増幅回路の出力ノードNQ(NQ’)に設けられている。このスイッチ素子SW6は、図9の初期化期間ではオフになり、図10の出力期間においてオンになる。
図12に本実施形態の増幅回路のレイアウト配置例を示す。図12において、第1の方向D1の反対方向が第3の方向D3になり、第1の方向D1に直交(交差)する方向が第2の方向D2になり、第2の方向D2の反対方向が第4の方向D4になっている。
図14、図15に本実施形態の増幅回路の第3の構成例を示す。第3の構成例の増幅回路は、階調電圧生成回路110の階調アンプ部114に含まれる階調電圧生成用増幅回路GAM1〜GAMnに使用され、図14、図15に示すように、図9、図10に示す本実施形態の第2の構成例に比べて、その一端に増幅回路の出力ノードNQが抵抗R3を介して電気的に接続される第3のキャパシタC3が更に設けられている。そして、増幅回路の出力ノードNQと、第7のスイッチ素子SW7と位相補償用キャパシタCCとの間の接続ノードNCCとの間に、第8のスイッチ素子SW8が設けられている。ここで第3のキャパシタC3は増幅回路の位相補償用(出力安定化用)のキャパシタである。
図17に本実施形態の集積回路装置の詳細な構成例を示す。
集積回路装置10によって駆動される電気光学パネル400は、複数の走査線と、複数のデータ線SL1〜SLmと、走査線とデータ線SL1〜SLmとの交差に対応してマトリックス状に配置された複数の画素電極を含む。そして、R画素、G画素、B画素とSL1〜SLmの各データ線との間の接続をオン・オフするためのトランジスタとして、R用トランジスタTR1〜TRm、G用トランジスタTG1〜TGm、B用トランジスタTB1〜TBmが各データ線SL1〜SLmごとに設けられている。具体的には、データ線SL1にはR用、G用、B用のデータ電圧が時分割に多重化されて出力される。そしてこれらの時分割に出力されたR用、G用、B用のデータ電圧が、R用、G用、B用の各期間において、デマルチプレクス用のR用、G用、B用のトランジスタTR1、TG1、TB1により選択されて、R画素、G画素、B画素に伝達される。他のデータ線SL2〜SLmについても同様である。なお、これらのトランジスタTR1〜TRm、TG1〜TGm、TB1〜TBmは、例えば低温ポリシリコンのTFT薄膜トランジスタにより構成できる。また、これらのトランジスタTR1〜TRm、TG1〜TGm、TB1〜TBmは、制御回路42からの制御信号RSEL,GSEL、BSELによってオン・オフが制御される。
図20に、本実施形態における電気光学装置の構成の概要を示す。電気光学装置300(液晶装置。広義には表示装置)は、電気光学パネル400(狭義には液晶パネル、LCD(Liquid Crystal Display)パネル)、データドライバ50、走査ドライバ70、表示コントローラ40、電源回路90を含む。なお、電気光学装置300にこれらの全ての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
CPU)等のホストにより設定された内容に従って、データドライバ50、走査ドライバ70及び電源回路90を制御する。より具体的には、表示コントローラ40は、データドライバ50及び走査ドライバ70に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路90に対しては、対向電極CEに印加する対向電極電圧VCOMの電圧レベルの極性反転タイミングの制御を行う。
次に、上述の電気光学装置(集積回路装置、増幅回路、データドライバ、電源回路等)が適用される電子機器について説明する。
上述の電気光学装置を用いて構成される電子機器として、投写型表示装置がある。図21に、上述の実施形態における電気光学装置が適用された投写型表示装置の構成例のブロック図を示す。
また上述の電気光学装置を用いて構成される電子機器として、携帯電話機がある。図22に、上述の実施形態における電気光学装置が適用された携帯電話機の構成例のブロック図を示す。図22において、図20又は図21と同一部分には同一符号を付し、適宜説明を省略する。
CA 電荷蓄積用キャパシタ、CAX 補助キャパシタ、CC 位相補償用キャパシタ、NEG サミングノード、OP 演算増幅器、
10 集積回路装置、40 表示コントローラ、42 制御回路、
50 データドライバ、52 D/A変換回路、54 データ線駆動回路、
60 増幅回路、70 走査ドライバ、90 電源回路、110 階調電圧生成回路、
112 電圧生成回路(ラダー抵抗回路)、114 階調アンプ部、
300 電気光学装置、400 電気光学パネル、
700 電子機器(投写型表示装置)、900 電子機器(携帯電話機)
Claims (14)
- 複数の基準電圧を生成する基準電圧生成回路であって、
第1の電源と第2の電源を電圧分割して複数の電圧分割ノードに複数の分割電圧を出力する電圧生成回路と、
前記電圧生成回路からの前記複数の分割電圧のインピーダンス変換を増幅回路で行って複数の階調電圧を出力する階調アンプ部と、
を含み、
前記増幅回路は、
前記増幅回路の入力ノードと第1のノードとの間に設けられる第1のスイッチ素子と、
前記第1のノードとサミングノードとの間に設けられる第1のキャパシタと、
前記第1のノードとアナログ基準電源との間に設けられる第2のスイッチ素子と、
第2のノードと前記サミングノードとの間に設けられる第2のキャパシタと、
前記第2のノードと前記増幅回路の出力ノードとの間に設けられる第3のスイッチ素子と、
前記第2のノードと前記アナログ基準電源との間に設けられた第4のスイッチ素子と、
前記出力ノードと前記サミングノードとの間に設けられた第5のスイッチ素子と、
を含むことを特徴とする基準電圧生成回路。 - 請求項1において、
前記増幅回路は、
その第1の入力端子に前記サミングノードが接続され、その第2の入力端子に前記アナログ基準電源の電圧が設定され、前記出力ノードに出力電圧を出力する演算増幅器を含むことを特徴とする基準電圧生成回路。 - 請求項2において、
前記増幅回路は、
その一端に前記サミングノードが電気的に接続される補助キャパシタを含むことを特徴とする基準電圧生成回路。 - 請求項3において、
前記第1のキャパシタ及び前記第2のキャパシタは、
両端の電極がポリシリコン層又は金属層で形成される第1タイプのキャパシタで構成され、
前記補助キャパシタは、
一方の電極がポリシリコン層で、他方の電極が不純物層で形成される第2タイプのキャパシタで構成されることを特徴とする基準電圧生成回路。 - 請求項4において、
前記補助キャパシタは、
前記第1のキャパシタ及び前記第2のキャパシタの下方に設けられていることを特徴とする基準電圧生成回路。 - 請求項1において、
初期化期間においては、前記第2のスイッチ素子、前記第4のスイッチ素子、及び前記第5のスイッチ素子がオンで、前記第1のスイッチ素子、及び前記第3のスイッチ素子がオフとなり、
前記増幅回路の出力電圧の出力期間においては、前記第1のスイッチ素子、及び前記第3のスイッチ素子がオンで、前記第2のスイッチ素子、前記第4のスイッチ素子、及び前記第5のスイッチ素子がオフとなることを特徴とする基準電圧生成回路。 - 請求項6において、
前記増幅回路は、
その第1の入力端子に前記サミングノードが接続され、その第2の入力端子に前記アナログ基準電源の電圧が設定され、前記出力ノードに出力電圧を出力する演算増幅器と、
前記初期化期間において、その一端が前記演算増幅器の出力端子に電気的に接続され、前記演算増幅器の発振を防止するための位相補償用キャパシタと、
を含むことを特徴とする基準電圧生成回路。 - 請求項7において、
前記演算増幅器の前記出力端子と前記増幅回路の前記出力ノードとの間に設けられた第6のスイッチ素子と、
前記演算増幅器の前記出力端子と前記位相補償用キャパシタとの間に設けられた第7のスイッチ素子と、
を更に含み、
前記初期化期間には、前記第6のスイッチ素子がオフで前記第7のスイッチ素子がオンとなり、
前記出力期間には、前記第6のスイッチ素子がオンで前記第7のスイッチ素子がオフとなることを特徴とする基準電圧生成回路。 - 請求項8において
その一端に前記増幅回路の前記出力ノードが電気的に接続される第3のキャパシタと、
前記増幅回路の前記出力ノードと、前記第7のスイッチ素子と前記位相補償用キャパシタとの間の接続ノードとの間に設けられた第8のスイッチ素子と、
を更に含み、
前記第8のスイッチ素子は、前記初期化期間ではオフであり、前記出力期間でオンとなることを特徴とする基準電圧生成回路。 - 請求項9において
前記第1のキャパシタ及び前記第2のキャパシタは、
両端の電極がポリシリコン層又は金属層で形成される第1タイプのキャパシタで構成され、
前記第3のキャパシタ及び前記位相補償用キャパシタは、
一方の電極がポリシリコン層で、他方の電極が不純物層で形成される第2タイプのキャパシタで構成されることを特徴とする基準電圧生成回路。 - 請求項10において、
前記位相補償用キャパシタは、
前記第1のキャパシタ及び前記第2のキャパシタの下方に設けられていることを特徴とする基準電圧生成回路。 - 電気光学パネルを駆動する集積回路装置であって、
請求項1乃至11のいずれかに記載の基準電圧生成回路と、
前記基準電圧生成回路からの前記複数の基準電圧である複数の階調電圧と、画像データとを受けて、前記電気光学パネルの複数のデータ線を駆動するデータドライバを含むことを特徴とする集積回路装置。 - 請求項12に記載の集積回路装置を含むことを特徴とする電気光学装置。
- 請求項13に記載の電気光学装置を含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008308785A JP5470823B2 (ja) | 2008-12-03 | 2008-12-03 | 基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008308785A JP5470823B2 (ja) | 2008-12-03 | 2008-12-03 | 基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010134110A true JP2010134110A (ja) | 2010-06-17 |
JP5470823B2 JP5470823B2 (ja) | 2014-04-16 |
Family
ID=42345473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008308785A Active JP5470823B2 (ja) | 2008-12-03 | 2008-12-03 | 基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5470823B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010134107A (ja) * | 2008-12-03 | 2010-06-17 | Seiko Epson Corp | 集積回路装置、電気光学装置、及び電子機器 |
JP2015197581A (ja) * | 2014-04-01 | 2015-11-09 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の制御方法、電気光学パネルの駆動回路、及び、電子機器 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57159105A (en) * | 1981-03-03 | 1982-10-01 | American Micro Syst | Gain stage with switching capacitor for removing offset switch punch-thrugh |
JPS58142611A (ja) * | 1982-02-08 | 1983-08-24 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | 演算増幅器を含む増幅回路 |
JPS6152018A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | スイツチドキヤパシタ回路 |
JPH0645875A (ja) * | 1992-07-24 | 1994-02-18 | Nec Corp | スイッチトキャパシタ回路 |
JPH09244590A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 出力回路及びこれを含む液晶表示器の駆動回路 |
JPH1013166A (ja) * | 1996-06-27 | 1998-01-16 | Oki Electric Ind Co Ltd | 出力回路 |
JPH1063756A (ja) * | 1996-06-07 | 1998-03-06 | Sharp Corp | アナログ信号処理装置およびそれを用いる相関演算器 |
JP2002176342A (ja) * | 2000-12-06 | 2002-06-21 | Seiko Instruments Inc | 半導体集積回路装置 |
JP2002185292A (ja) * | 2000-12-14 | 2002-06-28 | Seiko Instruments Inc | 半導体集積回路装置 |
JP2002199164A (ja) * | 2000-12-27 | 2002-07-12 | Seiko Instruments Inc | 半導体集積回路装置および半導体集積回路装置の制御方法 |
JP2003337560A (ja) * | 2002-03-13 | 2003-11-28 | Nec Corp | 表示装置の駆動回路、その制御方法、携帯電話機及び携帯用電子機器 |
JP2004061985A (ja) * | 2002-07-31 | 2004-02-26 | Nec Kansai Ltd | 液晶表示装置の駆動回路 |
US20050001799A1 (en) * | 2003-07-02 | 2005-01-06 | Lg.Philips, Lcd Co., Ltd. | Analog buffer circuit for liquid crystal display device |
JP2010134107A (ja) * | 2008-12-03 | 2010-06-17 | Seiko Epson Corp | 集積回路装置、電気光学装置、及び電子機器 |
JP2010136005A (ja) * | 2008-12-03 | 2010-06-17 | Seiko Epson Corp | 増幅回路、基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 |
-
2008
- 2008-12-03 JP JP2008308785A patent/JP5470823B2/ja active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57159105A (en) * | 1981-03-03 | 1982-10-01 | American Micro Syst | Gain stage with switching capacitor for removing offset switch punch-thrugh |
JPS58142611A (ja) * | 1982-02-08 | 1983-08-24 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | 演算増幅器を含む増幅回路 |
JPS6152018A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | スイツチドキヤパシタ回路 |
JPH0645875A (ja) * | 1992-07-24 | 1994-02-18 | Nec Corp | スイッチトキャパシタ回路 |
JPH09244590A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 出力回路及びこれを含む液晶表示器の駆動回路 |
JPH1063756A (ja) * | 1996-06-07 | 1998-03-06 | Sharp Corp | アナログ信号処理装置およびそれを用いる相関演算器 |
JPH1013166A (ja) * | 1996-06-27 | 1998-01-16 | Oki Electric Ind Co Ltd | 出力回路 |
JP2002176342A (ja) * | 2000-12-06 | 2002-06-21 | Seiko Instruments Inc | 半導体集積回路装置 |
JP2002185292A (ja) * | 2000-12-14 | 2002-06-28 | Seiko Instruments Inc | 半導体集積回路装置 |
JP2002199164A (ja) * | 2000-12-27 | 2002-07-12 | Seiko Instruments Inc | 半導体集積回路装置および半導体集積回路装置の制御方法 |
JP2003337560A (ja) * | 2002-03-13 | 2003-11-28 | Nec Corp | 表示装置の駆動回路、その制御方法、携帯電話機及び携帯用電子機器 |
JP2004061985A (ja) * | 2002-07-31 | 2004-02-26 | Nec Kansai Ltd | 液晶表示装置の駆動回路 |
US20050001799A1 (en) * | 2003-07-02 | 2005-01-06 | Lg.Philips, Lcd Co., Ltd. | Analog buffer circuit for liquid crystal display device |
JP2010134107A (ja) * | 2008-12-03 | 2010-06-17 | Seiko Epson Corp | 集積回路装置、電気光学装置、及び電子機器 |
JP2010136005A (ja) * | 2008-12-03 | 2010-06-17 | Seiko Epson Corp | 増幅回路、基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 |
JP5347462B2 (ja) * | 2008-12-03 | 2013-11-20 | セイコーエプソン株式会社 | 増幅回路、基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010134107A (ja) * | 2008-12-03 | 2010-06-17 | Seiko Epson Corp | 集積回路装置、電気光学装置、及び電子機器 |
JP2015197581A (ja) * | 2014-04-01 | 2015-11-09 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の制御方法、電気光学パネルの駆動回路、及び、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5470823B2 (ja) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9384712B2 (en) | Liquid crystal display device, method of driving liquid crystal display device, and electronic apparatus | |
JP5114326B2 (ja) | 表示装置 | |
KR100743307B1 (ko) | 전원 회로, 표시 드라이버, 전기 광학 장치 및 전자 기기 | |
US20080224982A1 (en) | Electro-optical device, driving circuit, and electronic apparatus | |
US20070070020A1 (en) | Shift register circuit and display apparatus using the same | |
TWI386897B (zh) | 源極驅動器、光電裝置、及電子機器 | |
JP2008203826A (ja) | ソースドライバ、電気光学装置及び電子機器 | |
US8558852B2 (en) | Source driver, electro-optical device, and electronic instrument | |
US20170193953A1 (en) | Display apparatus and method of driving the same | |
JP5347462B2 (ja) | 増幅回路、基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 | |
JP2010134107A (ja) | 集積回路装置、電気光学装置、及び電子機器 | |
US20080174285A1 (en) | Common electrode voltage generation circuit, display driver and electronic instrument | |
JP5470823B2 (ja) | 基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 | |
JP5633609B2 (ja) | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 | |
JP5277639B2 (ja) | サンプルホールド回路、集積回路装置、電気光学装置及び電子機器 | |
US11348548B2 (en) | Display device | |
JP5217771B2 (ja) | サンプルホールド回路、ドライバ、電気光学装置、及び電子機器 | |
JP6601132B2 (ja) | 回路装置、電気光学装置及び電子機器 | |
JP5092731B2 (ja) | 対向電極電圧生成回路、電源回路、表示ドライバ、電気光学装置及び電子機器 | |
JP5181831B2 (ja) | 駆動回路、データドライバ、集積回路装置及び電子機器 | |
JP5412764B2 (ja) | サンプルホールド回路、ドライバ、電気光学装置、及び電子機器 | |
JP2009164202A (ja) | サンプルホールド回路、集積回路装置、電気光学装置及び電子機器 | |
JP5309616B2 (ja) | サンプルホールド回路、集積回路装置、電気光学装置及び電子機器 | |
US20090096491A1 (en) | Driver circuit, data driver, integrated circuit device, and electronic instrument | |
JP5374867B2 (ja) | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5470823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |