JP2010129801A - Power semiconductor device - Google Patents
Power semiconductor device Download PDFInfo
- Publication number
- JP2010129801A JP2010129801A JP2008303439A JP2008303439A JP2010129801A JP 2010129801 A JP2010129801 A JP 2010129801A JP 2008303439 A JP2008303439 A JP 2008303439A JP 2008303439 A JP2008303439 A JP 2008303439A JP 2010129801 A JP2010129801 A JP 2010129801A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- wiring
- semiconductor element
- semiconductor device
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、生産性に優れたトランスファーモールドによる樹脂封止型の電力用半導体モジュールを用い、小型化を図った電力用半導体装置に関する。 The present invention relates to a power semiconductor device that is miniaturized by using a resin-sealed power semiconductor module by transfer molding having excellent productivity.
一般的に、電力用半導体モジュール(半導体モジュールと記す)は、熱伝導性に優れた回路基板に複数の電力用半導体素子(半導体素子と記す)を搭載し、注型やトランスファーモールド等により樹脂封止されている。
例えば、半導体モジュールとして、熱伝導性に優れた回路基板に、半導体素子である、1組のIGBTチップとダイオードチップとのペア(半導体素子ペアと記す)を搭載し、樹脂封止した半導体モジュールユニット(シングルタイプのモジュールユニットと記す)がある。
このシングルタイプのモジュールユニットで、インバータ装置の1相分に相当する部分を形成する電力用半導体装置にしようとすると、2ユニットを平面的に配置し、ユニット間を導体で接続した構造とする必要がある。
この電力用半導体装置は、2台のシングルタイプのモジュールユニットが平面的に用いられるので、設置する底面積が大きくなる。
Generally, a power semiconductor module (referred to as a semiconductor module) has a plurality of power semiconductor elements (referred to as semiconductor elements) mounted on a circuit board having excellent thermal conductivity, and is encapsulated with a resin by casting or transfer molding. It has been stopped.
For example, as a semiconductor module, a semiconductor module unit in which a pair of IGBT chip and diode chip (semiconductor element pair), which is a semiconductor element, is mounted on a circuit board having excellent thermal conductivity and sealed with a resin (Referred to as a single-type module unit).
If this single type module unit is to be a power semiconductor device that forms a portion corresponding to one phase of an inverter device, it is necessary to arrange two units in a plane and connect the units with a conductor. There is.
In this power semiconductor device, since two single-type module units are used in a plane, the installed bottom area is increased.
また、インバータ装置の1相分に相当する部分を形成する電力用半導体装置を、1台の半導体モジュールで形成するものとして、熱伝導性に優れた回路基板に、2組の半導体素子ペアを搭載し、樹脂封止した半導体モジュールユニット(ツインタイプのモジュールユニットと記す)がある。このツインタイプのモジュールユニットを用いた電力用半導体装置も、1ユニットに2組の半導体素子ペアが回路基板平面に搭載されているので、設置する底面積が大きい。
上記のような、2台のシングルタイプのモジュールユニットで形成された電力用半導体装置やツインタイプのモジュールユニットで形成された電力用半導体装置は、底面積が大きいので、例えば、インバータ装置等に組み込むのに、大きな取り付け面積が必要であり、インバータ装置等が大型化するとの問題があった。
In addition, the power semiconductor device that forms a portion corresponding to one phase of the inverter device is formed by one semiconductor module, and two semiconductor element pairs are mounted on a circuit board having excellent thermal conductivity. In addition, there is a resin-encapsulated semiconductor module unit (referred to as a twin-type module unit). The power semiconductor device using the twin type module unit also has a large bottom area for installation because two semiconductor element pairs are mounted on the circuit board plane per unit.
The power semiconductor device formed of two single type module units as described above and the power semiconductor device formed of twin type module units have a large bottom area, and thus are incorporated into an inverter device, for example. However, there is a problem that a large mounting area is required and the inverter device and the like are enlarged.
このような問題を解決した電力用半導体装置として、例えば、第1の導体基板に第1のIGBTチップのコレクタ電極と第1のダイオードチップのカソード電極とを接合し、第1のIGBTチップのエミッタ電極と第1のダイオードチップのアノード電極とに第2の導体基板の一方の面を接触させ、第2の導体基板の他方面に、第2のIGBTチップのコレクタ電極と第2のダイオードチップのカソード電極とを接合し、第2のIGBTチップのエミッタ電極と第2のダイオードチップのアノード電極に第3の導体基板を接触させ、第1の導体基板と第3の導体基板間に樹脂を流しこみ、半導体素子が実装された領域を封止したツインタイプのモジュールユニットがある。 As a power semiconductor device that solves such a problem, for example, a collector electrode of a first IGBT chip and a cathode electrode of a first diode chip are joined to a first conductor substrate, and an emitter of the first IGBT chip is obtained. One surface of the second conductor substrate is brought into contact with the electrode and the anode electrode of the first diode chip, and the collector electrode of the second IGBT chip and the second diode chip are disposed on the other surface of the second conductor substrate. The cathode electrode is joined, the third conductor substrate is brought into contact with the emitter electrode of the second IGBT chip and the anode electrode of the second diode chip, and the resin is allowed to flow between the first conductor substrate and the third conductor substrate. There is a twin type module unit in which a region where a semiconductor element is mounted is sealed.
この電力用半導体装置は、インバータ装置の1相分に相当する部分を形成しているが、第1の導体基板に第1のIGBTチップと第1のダイオードチップとの第1の半導体素子ペアが搭載されたものと第2の導体基板に第2のIGBTチップと第の2ダイオードチップとの第2の半導体素子ペアが搭載されたものとを積層し、樹脂封止して半導体モジュールユニットとしたものであり、その底面積は小さく、インバータ装置等に組み込むのに、大きな取り付け面積が必要なく、インバータ装置等が大型化するのを防止できる(例えば、特許文献1参照)。 In this power semiconductor device, a portion corresponding to one phase of the inverter device is formed, but the first semiconductor element pair of the first IGBT chip and the first diode chip is formed on the first conductor substrate. A semiconductor module unit is formed by laminating the mounted semiconductor device and the second conductor substrate on which the second semiconductor element pair of the second IGBT chip and the second diode chip is mounted, and sealing with resin. The bottom area is small, and a large mounting area is not required for incorporation into an inverter device or the like, and the inverter device or the like can be prevented from becoming large (see, for example, Patent Document 1).
特許文献1に記載の樹脂封止型電力用半導体装置(電力用半導体装置と記す)では、第2の導体基板は、第1の半導体素子ペアに接触しているが接合しておらず、第3の導体基板は、第2の半導体素子ペアに接触しているが接合していない。そのため、第1の導体基板と第3の導体基板との積層方向の内側にかかる封止樹脂の収縮圧力により、第1の半導体素子ペアに対する第2の導体基板の電気的接続と、第2の半導体素子ペアに対する第3の導体基板の電気的接続を保持している。
しかしながら、封止樹脂の収縮圧力がかかる方向は導体基板に平行な向きが大きく、垂直方向は小さい。そのため、導体基板とIGBTチップやダイオードチップ等の電力用半導体素子との間に接触不良を生じ、接触抵抗や熱抵抗が大きくなり、大電流・高電圧で動作させると発熱が増大し、信頼性が低下するとの問題があった。
In the resin-encapsulated power semiconductor device described in Patent Document 1 (referred to as a power semiconductor device), the second conductor substrate is in contact with the first semiconductor element pair but is not bonded. 3 is in contact with the second pair of semiconductor elements, but not joined. Therefore, the electrical connection of the second conductor substrate to the first semiconductor element pair due to the shrinkage pressure of the sealing resin applied to the inner side in the stacking direction of the first conductor substrate and the third conductor substrate, The electrical connection of the third conductor substrate to the semiconductor element pair is maintained.
However, the direction in which the shrinkage pressure of the sealing resin is applied is large in the direction parallel to the conductor substrate and small in the vertical direction. For this reason, contact failure occurs between the conductive substrate and the power semiconductor element such as IGBT chip or diode chip, and the contact resistance and thermal resistance increase. When operated at a high current and high voltage, heat generation increases and reliability increases. There was a problem with the decline.
また、複数の半導体素子を一括封止した電力用半導体装置では、複数ある半導体素子のうちの1素子に不具合が生じた場合や、素子以外のどこかに問題が生じた場合でも補修できず、電力用半導体装置がまるまる使用できなくなるので、電力用半導体装置製造の歩留まり悪化し、コスト高となるとの問題があった。 In addition, in a power semiconductor device in which a plurality of semiconductor elements are collectively sealed, even when a failure occurs in one of the plurality of semiconductor elements or when a problem occurs somewhere other than the elements, it cannot be repaired. Since the power semiconductor device cannot be used at all, there is a problem that the yield of manufacturing the power semiconductor device deteriorates and the cost increases.
本発明は、上述のような課題を解決するためになされたもので、その目的は、複数の半導体素子ペアが用いられた電力用半導体装置であって、小型化を実現できるとともに、信頼性が高く、生産性が優れた電力用半導体装置を提供することである。 The present invention has been made to solve the above-described problems, and an object of the present invention is a power semiconductor device using a plurality of semiconductor element pairs, which can be miniaturized and has high reliability. The object is to provide a power semiconductor device that is high and has excellent productivity.
本発明に係わる電力用半導体装置は、外部端子を挿入接続可能な複数の筒状導通体の挿入孔を一面に露出させ、他面に金属放熱面を露出させてトランスファーモールド樹脂で封止されたモジュールユニットを少なくとも2台備えた電力用半導体装置であって、モジュールユニットの内の2台を、筒状導通体の開口部が露出した面を対向させるとともに、複数の導電性結合部材に設けられた外部端子を、複数の筒状導通体の挿入孔に挿入して、モジュールユニット同士が接続されたものである。 In the power semiconductor device according to the present invention, the insertion holes of the plurality of cylindrical conductors into which the external terminals can be inserted and connected are exposed on one surface, the metal heat radiation surface is exposed on the other surface, and sealed with transfer mold resin. A power semiconductor device provided with at least two module units, wherein two of the module units are provided on a plurality of conductive coupling members while facing the surface where the opening of the cylindrical conductor is exposed. The module units are connected to each other by inserting the external terminals into the insertion holes of the plurality of cylindrical conductors.
本発明に係わる電力用半導体装置は、外部端子を挿入接続可能な複数の筒状導通体の挿入孔を一面に露出させ、他面に金属放熱面を露出させてトランスファーモールド樹脂で封止されたモジュールユニットを少なくとも2台備えた電力用半導体装置であって、モジュールユニットの内の2台を、筒状導通体の開口部が露出した面を対向させるとともに、複数の導電性結合部材に設けられた外部端子を、複数の筒状導通体の挿入孔に挿入して、モジュールユニット同士が接続されたものであり、小型化を実現できるとともに、信頼性が高く、生産性と補修性とに優れている。 In the power semiconductor device according to the present invention, the insertion holes of a plurality of cylindrical conductors to which external terminals can be inserted and connected are exposed on one side, and the metal heat radiation surface is exposed on the other side and sealed with transfer mold resin. A power semiconductor device provided with at least two module units, wherein two of the module units are provided on a plurality of conductive coupling members while facing the surface where the opening of the cylindrical conductor is exposed. The external terminals are inserted into the insertion holes of a plurality of cylindrical conductors and the module units are connected to each other. This makes it possible to achieve downsizing, high reliability, and excellent productivity and repairability. ing.
実施の形態1.
図1は、本発明の実施の形態1に係る電力用半導体装置の横断面模式図である。
図2は、図1に示す電力用半導体装置をA方向から見た側面模式図である。
図3は、図1に示す電力用半導体装置の上アームとなるモジュールユニットを構成する部品の配置図(a)と下アームとなるモジュールユニットを構成する部品の配置図(b)とである。
図1〜図3に示すように、本実施の形態の電力用半導体装置100は、2台のモジュールユニットが、導電性結合部材である外部回路につながる導体に設けられた外部端子で接続されている。
Embodiment 1 FIG.
FIG. 1 is a schematic cross-sectional view of a power semiconductor device according to Embodiment 1 of the present invention.
FIG. 2 is a schematic side view of the power semiconductor device shown in FIG. 1 viewed from the A direction.
3 is an arrangement diagram (a) of components constituting the module unit serving as the upper arm of the power semiconductor device shown in FIG. 1 and an arrangement diagram (b) of components constituting the module unit serving as the lower arm.
As shown in FIGS. 1 to 3, in the
本実施の形態では、どちらのモジュールユニットも、回路基板として、金属放熱体である金属板1の一方の面に、高熱伝導絶縁層である樹脂絶縁層2を介して金属箔の配線パターン3を設けた金属回路基板8が用いられている。
本実施の形態のモジュールユニットでは、金属回路基板8に設けられた配線パターン3は、第1〜第4の配線パターン3a,3b,3c,3dである。
第1の配線パターン3aは、第1の半導体素子5aと第2の半導体素子5bとからなる半導体素子ペアの主回路に配線材であるワイヤーボンド9で接続され、第2の配線パターン3bには、第1の半導体素子5aと第2の半導体素子5bとのペアが搭載されている。第3と第4の配線パターン3c,3dとは、第1の半導体素子5aの制御回路とワイヤーボンド9で接続されている。
In the present embodiment, each module unit has a metal
In the module unit of the present embodiment, the
The
そして、第1と第2との配線パターン3a,3bには、電力用半導体装置100の主回路と導通する、挿入孔を有する筒状導通体6aが設けられ、第3と第4との配線パターン3c,3dには、制御回路と導通する、挿入孔を有する筒状導通体6bが設けられている。これら筒状導通体6a,6bは、電力用半導体装置100の端子を構成する。
そして、モジュールユニットは、金属回路基板8とこの金属回路基板8に搭載された部品が、トランスファーモールド樹脂7で封止されている。
しかし、金属回路基板8の他方の面と、筒状導通体6a,6bの開口がトランスファーモールド樹脂7から露出している。
本実施の形態では、2台のモジュールユニットの構成は、第1の配線パターン3aに接合される筒状導通体6aの取り付け位置が異なる以外は同様である。
The first and
In the module unit, the
However, the other surface of the
In the present embodiment, the configuration of the two module units is the same except that the attachment position of the
本実施の形態では、2台のモジュールユニットの内の1台が、電力用半導体装置100の上アームとなる第1のモジュールユニット30aであり、もう1台のモジュールユニットが、電力用半導体装置100の下アームとなる第2のモジュールユニット30bである。
そして、本実施の形態の電力用半導体装置100は、第1のモジュールユニット30aの筒状導通体の開口が露出した面と、第2のモジュールユニット30bの筒状導通体の開口が露出した面とが対向しており、第1のモジュールユニット30aと第2のモジュールユニット30bとが重なった状態で外部端子により接続されている。
第1のモジュールユニット30aと第2のモジュールユニット30bとは、図3に示した第1のモジュールユニット30aのF1の辺と第2のモジュールユニット30bのF2の辺が対向するように重ねられる。
図1と図2に示すように、電力用半導体装置100には、トランスファーモールド樹脂7から露出した金属回路基板8の面に冷却用フィン18が設けられている。
In the present embodiment, one of the two module units is the
In the
The
As shown in FIGS. 1 and 2, the
本実施の形態では、第1のモジュールユニット30aの第1の配線パターン3aに設けられた筒状導通体6aと第2のモジュールユニット30bの第2の配線パターン3bに設けられた筒状導通体6aとは対向し、金属導体22の両面に設けられ一体である外部端子22aで接続されている。
また、第1のモジュールユニット30aの第2の配線パターン3bに設けられた筒状導通体6aには、バスバー基板20の一方の面の第1の導体に設けられた外部端子20aが接続され、第2のモジュールユニット30bの第1の配線パターン3aに設けられた筒状導通体6aには、バスバー基板20の他方の面の第2の導体に設けられた外部端子20bが接続されている。
バスバー基板20は、絶縁板の両面に第1と第2との導体が設けられたものであり、導体間は絶縁板で絶縁されている。
In the present embodiment, the
The
The
すなわち、金属導体22は、交流出力部となっており、バスバー基板20の一方の面の導体が直流入力部の正極で、バスバー基板20の他方の面の導体が直流入力部の負極となっている。
金属導体22とバスバー基板20の導体とは直接外部回路に接続しても良く、また、金属導体22とバスバー基板20の導体との端部に取付け孔を設け、これにボルトでケーブルを繋ぎ、このケーブルを外部回路に接続しても良い。
また、第1のモジュールユニット30aと第2のモジュールユニット30bとにおいて、第3の配線パターン3cと第4の配線パターン3dとに設けられた筒状導通体6bには、プリント配線板25の一方の面に設けられた外部端子25bが接続されている。
In other words, the
The
Further, in the
本実施の形態の金属回路基板8に用いられる金属板1には、熱伝導性に優れた金属、例えば、アルミニウムおよびアルミニウム合金、銅および銅合金、鉄および鉄合金等、あるいは、銅/鉄−ニッケル合金/銅、アルミニウム/鉄−ニッケル合金/アルミニウム等の複合材料を用いることができる。特に、電流容量が大きい半導体素子を用いる場合には電気伝導性に優れた銅を用いるのが好ましい。また、金属板1の厚み、長さ、幅とは、半導体素子の電流容量により、適宜決められる。すなわち、半導体素子の電流容量が大きくなると、金属板1の厚みを厚くし、金属板1の長さと幅とを大きくする。
The metal plate 1 used for the
金属回路基板8に用いられる樹脂絶縁層2には、例えば、各種セラミックスや無機粉末を含有する樹脂絶縁シート、ガラス繊維を含有する樹脂絶縁シートを用いることができる。上記樹脂絶縁層2に含有される無機粉末としては、アルミナ、ベリリヤ、ボロンナイトライド、マグネシア、シリカ、窒化珪素、窒化アルミニウムが挙げられる。そして、樹脂絶縁層2の厚みは、例えば、20〜400μmである。
金属回路基板8に用いられる配線パターン3には、例えば、銅箔が用いられ、銅箔の厚みは、半導体素子の電流容量により、適宜決められる。
For the
For example, a copper foil is used for the
本実施の形態では、ワイヤーボンド9には、アルミニウム線が用いられ、アルミニウム線の線径・本数も半導体素子の電流容量により、適宜決められる。
また、筒状導通体6a,6bには、例えば、金属筒が用いられ、その材質は、熱伝導性と電気伝導性とに優れ、配線パターン3にはんだ4で接合できる金属、例えば、銅および銅合金、アルミニウムおよびアルミニウム合金等のめっき品を用いるのが好ましい。筒状導通体6a,6bの厚みは、トランスファーモールド時の成形圧力により潰れない厚みであれば良く、それは電流容量により適宜決められる。
In the present embodiment, an aluminum wire is used for the
In addition, for example, a metal cylinder is used for the
筒状導通体6a,6bの高さは、後で挿入接続する外部端子が十分に接続できる高さであれば良い。筒状導通体6a,6bの内径は、後で挿入接続する外部端子の挿入部の外径から決まり、少なくとも、外部端子を取り付けることができる内径であれば良い。そして、筒状導通体6a,6bのトランスファーモールド樹脂表面側端部の内径を、中心部の内径以上としても良い。このようにすると、筒状導通体6a,6bへの外部端子の挿入が容易になる。また、筒状導通体6a,6bは、貫通孔が開いているため、外部端子を挿入した際に、筒状導通体6a,6bが接合している配線パターンの上面に外部端子が接触し、電気的な接続が可能である。なお、本実施の形態では、筒状導通体6a,6bの底部に貫通孔が開いている場合について説明したが、配線パターン3に接合される側に底体を設けてもよい。このような構成によって、筒状導通体6a,6bの底体が配線パターン3に接合されるので、筒状導通体6a,6bと配線パターン3との接合面積が大きく、はんだの付きが良くなり、接合信頼性が向上する。
The height of the
本実施の形態では、トランスファーモールド樹脂7には、例えば、フィラーとしてシリカ粉末が充填されたエポキシ樹脂が用いられる。トランスファーモールド樹脂7において、充填されるシリカ粉末の含有率は、電力用半導体装置100に用いられる部材の熱膨張係数などを考慮して最適な量が選定される。
例えば、配線パターン3と金属板1とに銅を用いた場合、トランスファーモールド樹脂7の熱膨張係数を,銅の熱膨張係数である16ppm/℃に合わすように、エポキシ樹脂へのシリカ粉末の充填量が設定される。このようにすることにより、反りのない電力用半導体装置が得られる。
また、トランスファーモールド樹脂7の放熱性を向上させる場合は、フィラーとしてシリカ粉末の代わりにアルミナ粉末を用いることが好ましい。
In the present embodiment, for the
For example, when copper is used for the
Moreover, when improving the heat dissipation of
次に、本実施の形態における電力用半導体装置100の製造方法の一例について説明する。
本実施の形態の電力用半導体装置100の第1と第2のモジュールユニット30a,30bでは、まず、例えば、厚み3mmのアルミニウム板に、Bステージ状態のアルミナ粉末を含有するエポキシ樹脂シートを載せ、その上に厚み0.3mmの銅箔を重ねる。そして、アルミニウム板とアルミナ粉末を含有するエポキシ樹脂シートと銅箔とを積層したものを加熱・加圧して、アルミニウム板と銅箔とをアルミナ粉末を含有するエポキシ樹脂シートで接合する。次に、銅箔をエッチングして第1の配線パターン3aと第2の配線パターン3bと第3の配線パターン3cと第4の配線パターン3dとを形成して、金属回路基板8とする。
その後、図3には図示していないが、ソルダーレジストを任意の場所に形成するが、必ずしも必須ではない。
Next, an example of a method for manufacturing the
In the first and
Thereafter, although not shown in FIG. 3, a solder resist is formed at an arbitrary location, but this is not always necessary.
次に、第2の配線パターン3b上の素子搭載部に第1の半導体素子5aと第2の半導体素子5bを、第1と第2との配線パターン3a,3bの所定の場所に設けられた筒状導通体接合部に筒状導通体6aを、第3と第4との配線パターン3c,3dの所定の場所に設けられた筒状導通体接合部に筒状導通体6bを、各々はんだ4を用いて接合する。
そして、第1の配線パターン3aと第2の半導体素子5bとの間、第1の半導体素子5aと第2の半導体素子5bとの間、第1の半導体素子5aと第3と第4との配線パターン3c,3dとの間、をアルミニウムのワイヤーボンド9で接続する。また、本実施の形態においては、ワイヤーボンドにより配線しているが、これに限るものではなく、それ以外の電気的接続を行えるものであっても良い。
Next, the
Between the
上記のはんだ付けとワイヤーボンドとの工程は、すべての部品のはんだ接合が終了した後にワイヤーボンドを行うため、筒状導通体が設けられた配線パターンへのワイヤボンディングでは、ワイヤボンディング装置の制約上、筒状導通体の高さが高いと、筒状導通体の近傍にワイヤーボンドを打てない可能性がある。そのため、配線パターンを大きくする必要があり、実装面積が増大する。
そこで、実装面積をさらに縮小する方法として、配線パターンへ半導体素子をはんだ付けした直後にワイヤーボンドを行い、その後筒状導通体を接合する方法である。2回に分けて接合するので、筒状導通体の接合には、低融点はんだを用いるか、もしくははんだ以外の接合方法を用いる。例えば、銀ペーストで接着する方法や、超音波接合による方法が挙げられる。
In the above-described soldering and wire bonding processes, wire bonding is performed after soldering of all components is completed. Therefore, wire bonding to a wiring pattern provided with a cylindrical conductor is limited by the wire bonding equipment. When the height of the cylindrical conductor is high, there is a possibility that a wire bond cannot be hit in the vicinity of the cylindrical conductor. Therefore, it is necessary to increase the wiring pattern, and the mounting area increases.
Therefore, as a method for further reducing the mounting area, wire bonding is performed immediately after the semiconductor element is soldered to the wiring pattern, and then the cylindrical conductor is joined. Since joining is performed in two steps, a low melting point solder is used for joining the cylindrical conductors, or a joining method other than solder is used. For example, a method of adhering with a silver paste or a method using ultrasonic bonding can be used.
次に、ワイヤーボンドされた半導体素子と筒状導通体とを搭載した金属回路基板8は、金型にセットされ、トランスファーモールド法により、例えばシリカ粉末が充填されたエポキシ樹脂系トランスファーモールド樹脂7で封止される。
次に、このようにして作製された、第1のモジュールユニット30aと第2のモジュールユニット30bとの筒状導通体に各外部端子を挿入して、第1のモジュールユニット30aと第2のモジュールユニット30bとを重ねて接続して、電力用半導体装置100が完成する。
さらに、本実施の形態の電力用半導体装置100では、トランスファーモールド樹脂7から露出した金属回路基板8の面に冷却用フィン18を取り付ける。
本実施の形態では、筒状導通体と外部端子との接続は、低コストで接続部の信頼性が高く、工程が容易であるとともに、補修性の観点から、金属間接合であるプレスフィットに代表される圧入接続が用いられる。
Next, the
Next, the respective external terminals are inserted into the cylindrical conductors of the
Further, in
In the present embodiment, the connection between the cylindrical conductor and the external terminal is low cost, the reliability of the connecting portion is high, the process is easy, and from the viewpoint of repairability, press fit, which is metal-to-metal bonding. A typical press-fit connection is used.
本実施の形態の電力用半導体装置100は、第1と第2との2台のモジュールユニット30a,30bが対向して配置されている。そして、各モジュールユニットの筒状導体6a,6bが、モジュールユニット同士が対向する面に開口を露出させて設置されており、この筒状導体6aに金属導体22やバスバー基板20の導体に設けられた外部端子が挿入接続されている。すなわち、金属導体22の両面に設けられた外部端子22aと、バスバー基板20の両面にも設けられた外部端子20a,20bとで、第1のモジュールユニットと第2のモジュールユニットとを重ねて接続固定している。
In
本実施の形態の電力用半導体装置100は、第1のモジュールユニット30aと第2のモジュールユニット30bとが重ねて接続固定されているので、その底面積が小さく、設置面積が少ない。それと、第1のモジュールユニット30aと第2のモジュールユニット30bとを外部端子で挿入接続することによりインバータ装置の1相を形成できるので、本実施の形態の電力用半導体装置100の3台を用いて簡単にインバータ装置を組み上げることが可能であり、生産性に優れている。
また、補修性にも優れており、1個のモジュールユニットが故障した場合、それを容易に取り替えることができるので、インバータ装置の製造の歩留まりが向上する。それと、モジュールユニット単位でトランスファーモールドにより樹脂封止されているのでモジュールユニットの信頼性が高く、モジュールユニット同士の接続がプレスフィット等の圧入接続であるので、接続信頼性も高い。
また、接続されるバスバー基板20の一方の面の導体を直流入力部の正極とし、バスバー基板20の他方の面の導体を直流入力部の負極にできるので、正極導体と負極導体を近接して設けることができ、電力用半導体装置の低インダクタンス化が可能である。
なお、第1のモジュールユニット30aが3相インバータの上アームとなり、第2のモジュールユニット30bが3相インバータの下アームとなるように構成してもよい。
In the
Moreover, it is excellent in repairability, and when one module unit fails, it can be easily replaced, so that the yield of manufacturing the inverter device is improved. In addition, since the module unit unit is resin-sealed by transfer molding, the module units have high reliability. Since the connection between the module units is press-fit connection such as press-fit, the connection reliability is also high.
In addition, since the conductor on one surface of the
The
図4は、本発明の実施の形態1に係る2台より多いモジュールユニットで構成した電力用半導体装置の斜視模式図である。
図4では、4台のモジュールユニット30で構成した電力用半導体装置101である。これは、例えば、電流容量を大きくするため、上アームとなるモジュールユニット30を2台並列にして設け、下アームとなるモジュールユニット30も2台並列にして設けたものである。
重ねて設けるモジュールユニット30の台数は、電力用半導体装置の回路構成により適宜決められる。
モジュールユニットをバスバー基板20や金属導体22に外部端子で接続するので、簡単にモジュールユニット数を増やすことができる。
FIG. 4 is a schematic perspective view of a power semiconductor device composed of more than two module units according to the first embodiment of the present invention.
In FIG. 4, the
The number of
Since the module units are connected to the
実施の形態2.
図5は、本発明の実施の形態2に係る電力用半導体装置の横断面模式図である。
図5に示すように、本実施の形態の電力用半導体装置200は、回路基板が、高熱伝導絶縁層であるセラミック板12の一方の面に金属放熱体である金属箔13を接合し、他方の面に配線パターン3を設けたセラミック回路基板11であり、金属箔13の面がトランスファーモールド樹脂7から露出した、第1のモジュールユニット40aと第2のモジュールユニット40bとを用いた以外、実施の形態1の電力用半導体装置100と同様である。
本実施の形態の電力用半導体装置200は、実施の形態1の電力用半導体装置100と同様な効果があるとともに、セラミック回路基板11を用いたので、モジュールユニットの更なる低熱抵抗化を実現できる。
FIG. 5 is a schematic cross-sectional view of a power semiconductor device according to the second embodiment of the present invention.
As shown in FIG. 5, in the
The
実施の形態3.
図6は、本発明の実施の形態3に係る電力用半導体装置の横断面模式図である。
図7は、図6に示す電力用半導体装置の下側のモジュールユニットを構成する部品の配置図(a)と上側のモジュールユニットを構成する部品の配置図(b)とである。
図6と図7とに示すように、本実施の形態の電力用半導体装置300は、2台のモジュールユニットが、外部回路につながる導体に設けられた外部端子で接続されている。
そして、1台のモジュールユニットに上アームと下アームの構成が含まれている。
FIG. 6 is a schematic cross-sectional view of a power semiconductor device according to the third embodiment of the present invention.
FIG. 7 is an arrangement diagram (a) of components constituting the lower module unit of the power semiconductor device shown in FIG. 6 and an arrangement diagram (b) of components constituting the upper module unit.
As shown in FIGS. 6 and 7, in the
The configuration of the upper arm and the lower arm is included in one module unit.
本実施の形態のモジュールユニットでは、金属回路基板8に設けられた配線パターン3が、第1〜第7の配線パターン3a,3b,3c,3d,3e,3f,3gである。
第1の配線パターン3aは、第1の半導体素子5aと第2の半導体素子5bとからなる第1の半導体素子ペアの主回路にワイヤーボンド9で接続され、第2の配線パターン3bは、第1の半導体素子5aと第2の半導体素子5bとの第1の半導体素子ペアが搭載されるとともに、第3の半導体素子5cと第4の半導体素子5dとからなる第2の半導体素子ペアの主回路にワイヤーボンド9で接続されている。
第3と第4との配線パターン3c,3dは、第1の半導体素子5aの制御回路とワイヤーボンド9で接続されている。
第5の配線パターン3eは、第3の半導体素子5cと第4の半導体素子5dとが搭載され、第6と第7との配線パターン3f,3gは、第3の半導体素子5cの制御回路とワイヤーボンド9で接続されている。
In the module unit of the present embodiment, the
The
The third and
The
そして、第1と第2と第5との配線パターン3a,3b,3eには、電力用半導体装置300の主回路と導通する、筒状導通体6aが設けられ、第3と第4と第6と第7との配線パターン3c,3d,3f,3gには、制御回路と導通する、筒状導通体6bが設けられている。これら筒状導通体6a,6bは、電力用半導体装置300の端子を構成する。
そして、モジュールユニットは、金属回路基板8とこの金属回路基板8に搭載された部品が、トランスファーモールド樹脂7で封止されている。
しかし、金属回路基板8の他方の面と、筒状導通体6a,6bの開口がトランスファーモールド樹脂7から露出している。
本実施の形態では、2台のモジュールユニットの構成は、配線パターンの配置が、実像と虚像のとの関係である以外は同様である。
The first, second, and
In the module unit, the
However, the other surface of the
In the present embodiment, the configuration of the two module units is the same except that the arrangement of the wiring patterns is a relationship between a real image and a virtual image.
本実施の形態の電力用半導体装置300は、図6において下側に配置されている第1のモジュールユニット50aの筒状導通体の開口が露出した面と、図6において上側に配置されている第2のモジュールユニット50bの筒状導通体の開口が露出した面とが対向しており、第1のモジュールユニット50aと第2のモジュールユニット50bとが重なった状態で、外部端子により接続されている。
第1のモジュールユニット50aと第2のモジュールユニット50bとは、図7に示した第1のモジュールユニット50aのF1の辺と第2のモジュールユニット50bのF2の辺が対向するように重ねられる。
また、図6に示すように、電力用半導体装置300にも、トランスファーモールド樹脂7から露出した金属回路基板8の面に冷却用フィン18が設けられている。
The
The
As shown in FIG. 6, the
本実施の形態では、第1のモジュールユニット50aの各配線パターンに設けられた筒状導通体6a,6bと第2のモジュールユニット50bの各配線パターンに設けられた筒状導通体6a,6bとが対向している。
そして、第1のモジュールユニット50aの第2の配線パターンに3b設けられた筒状導通体6aと第2のモジュールユニット50bの第2の配線パターン3bに設けられた筒状導通体6aとが、金属導体22の両側に一体に設けられた外部端子22aで接続されている。また、第1のモジュールユニット50aの第1の配線パターン3aに設けられた筒状導通体6aと第2のモジュールユニット50bの第1の配線パターン3aに設けられた筒状導通体6aとが、バスバー基板20の第1の導体に設けられ、且つバスバー基板20の両面から突出した外部端子20aで接続されている。さらに、第1のモジュールユニット50aの第5の配線パターン3eに設けられた筒状導通体6aと第2のモジュールユニット50bの第5の配線パターン3eに設けられた筒状導通体6aとが、バスバー基板20の第2の導体に設けられ、且つバスバー基板20の両面から突出した外部端子(図示せず)で接続されている。
In the present embodiment, the
And the
第1の導体と第2の導体は、バスバー基板20の同一平面で間隔をあけて設けても良く、また、バスバー基板20各面に別個に設けても良く、第1の導体と第2の導体間は絶縁されている。
本実施の形態では、金属導体22は、交流出力部となっており、バスバー基板20の第1の導体が直流入力部の負極で、バスバー基板20の第2の導体が直流入力部の正極となっている。
金属導体22とバスバー基板20の導体とは直接外部回路に接続しても良く、また、金属導体22とバスバー基板20の導体との端部に取付け孔を設け、これにボルトでケーブルを繋ぎ、このケーブルを外部回路に接続しても良い。
The first conductor and the second conductor may be provided on the same plane of the
In the present embodiment, the
The
また、第1のモジュールユニット50aにおいて、第3の配線パターン3cと第4の配線パターン3dとに設けられた筒状導通体6bには、プリント配線板25の一方の面に設けられた外部端子25aが接続されている。さらに、第6の配線パターン3fと第7の配線パターン3gとに設けられた筒状導通体6bにも、プリント配線板(図示せず)の一方の面に設けられた外部端子(図示せず)が接続されている。
また、第2のモジュールユニット50bにおいて、第3の配線パターン3cと第4の配線パターン3dとに設けられた筒状導通体6bには、プリント配線板25の他方の面に設けられた外部端子25bが接続されている。さらに、第6の配線パターン3fと第7の配線パターン3gとに設けられた筒状導通体6bにも、プリント配線板(図示せず)の他方の面に設けられた外部端子(図示せず)が接続されている。
Further, in the
In the
本実施の形態の電力用半導体装置300は、実施の形態1の電力用半導体装置100と同様な効果があるとともに、モジュールユニットが2組の半導体素子ペアを内蔵したツインタイプのモジュールユニットであり、このモジュールユニット同士が外部端子で並列に接続されているので、電力用半導体装置の大電流容量化に有効である。
また、本実施の形態の電力用半導体装置300も、インバータ装置の1相を形成しているので、3台を用いて簡単にインバータ装置を組み上げることが可能であり、生産性に優れている。
本実施の形態の電力用半導体装置300においても、回路基板にセラミック回路基板11を用いても良い。
The
In addition, since the
Also in the
実施の形態4.
図8は、本発明の実施の形態4に係る電力用半導体装置の横断面模式図である。
図9は、図8に示す電力用半導体装置の下側のモジュールユニットを構成する部品の配置図(a)と上側のモジュールユニットを構成する部品の配置図(b)とである。
図6と図7とに示すように、本実施の形態の電力用半導体装置400も、2つのモジュールユニットが、外部回路につながる導体に設けられた外部端子で接続されている。
本実施の形態では、図9において下側に配置されている第1のモジュールユニット60aは、実施の形態3の2組の半導体素子ペアを内蔵し、1個のモジュールユニットに上アームと下アームが形成されたツインタイプのモジュールユニットである。すなわち、第1のモジュールユニット60aはインバータの1相分の構成である。
FIG. 8 is a schematic cross-sectional view of a power semiconductor device according to the fourth embodiment of the present invention.
FIG. 9 is an arrangement diagram (a) of components constituting the lower module unit of the power semiconductor device shown in FIG. 8 and an arrangement diagram (b) of components constituting the upper module unit.
As shown in FIGS. 6 and 7, in the
In the present embodiment, the
図9において上側に配置されている第2のモジュールユニット60bでは、金属回路基板8の配線パターン3が、第8〜第10の配線パターン3h,3i,3jである。
第8の配線パターン3hは、第5の半導体素子5eにワイヤーボンド9で接続され、第9の配線パターン3iは、第5の半導体素子5eが搭載されているとともに、第6の半導体素子5fにワイヤーボンド9で接続されている。第10の配線パターン3jは第6の半導体素子5fが搭載されている。そして、第8と第9と第10との配線パターン3h,3i,3jには、電力用半導体装置400の主回路と導通する、筒状導通体6aが設けられている。
この第2のモジュールユニット60bはコンバータの1相分の構成である。
また、第2のモジュールユニット60bも、金属回路基板8とこの金属回路基板8に搭載された部品が、トランスファーモールド樹脂7で封止されている。
しかし、金属回路基板8の他方の面と、筒状導通体6aの開口がトランスファーモールド樹脂7から露出している。
なお、第1のモジュールユニット60aが3相インバータとなり、第2のモジュールユニット60bが3相コンバータとなるように構成してもよい。
In the
The
The
In the
However, the other surface of the
The
本実施の形態の電力用半導体装置400は、図8において下側に配置されている第1のモジュールユニット60aの筒状導通体の開口が露出した面と、図8において上側に配置されている第2のモジュールユニット60bの筒状導通体の開口が露出した面とが対向しており、第1のモジュールユニット60aと第2のモジュールユニット60bとが重なった状態で、外部端子により接続されている。
第1のモジュールユニット60aと第2のモジュールユニット60bとは、図9に示した第1のモジュールユニット60aのF1の辺と第2のモジュールユニット60bのF2の辺が対向するように重ねられる。
また、図8に示すように、電力用半導体装置400にも、トランスファーモールド樹脂7から露出した金属回路基板8の面に冷却用フィン18が設けられている。
The
The
As shown in FIG. 8, the
本実施の形態では、第1のモジュールユニット60aの各配線パターンに設けられた筒状導通体6aと第2のモジュールユニット60bの各配線パターンに設けられた筒状導通体6aとが対向している。
そして、第1のモジュールユニット60aの第1の配線パターン3a設けられた筒状導通体6aと第2のモジュールユニット60bの第8の配線パターン3hに設けられた筒状導通体6aとが、バスバー基板20の第1の導体に設けられバスバー基板20の両側に突出した外部端子20aで接続されている。また、第1のモジュールユニット60aの第5の配線パターンに3e設けられた筒状導通体6aと第2のモジュールユニット60bの第10の配線パターン3jに設けられた筒状導通体6aとが、バスバー基板20の第2の導体に設けられバスバー基板20の両側に突出した外部端子(図示せず)で接続されている。
第1の導体と第2の導体とは、バスバー基板20の同一平面に間隔をあけて設けても良く、バスバー基板20各面に別個に設けても良く、第1の導体と第2の導体との間は絶縁されている。
In the present embodiment, the
The
The first conductor and the second conductor may be provided on the same plane of the
第1のモジュールユニット60aの第2の配線パターン3bに設けられた筒状導通体6aは、金属導体22の片側に設けられた外部端子22aと接続し、第2のモジュールユニット60bの第9の配線パターン3iに設けられた筒状導通体6aは、外部端子22aが接続された金属導体22とは別の金属導体(図示せず)の片側に設けられた外部端子22bと接続している。
金属導体22とバスバー基板20の導体とは直接外部回路に接続しても良く、また、金属板22とバスバー基板20の導体との端部に取付け孔を設け、これにボルトでケーブルを繋ぎ、このケーブルを外部回路に接続しても良い。
第1のモジュールユニット60aにおいて、第3の配線パターン3cと第4の配線パターン3dとに設けられた筒状導通体6bには、プリント配線板25の一方の面に設けられた外部端子25aが接続されている。
The
The
In the
本実施の形態の電力用半導体装置400は、実施の形態1の電力用半導体装置100と同様な効果がある。
本実施の形態の電力用半導体装置400は、1相分の構成であるが、この電力用半導体装置400の3セットを外部端子とブスバーを用いて繋ぎ合わせて、電力用変換装置全体を簡単に構成することもできる。
本実施の形態の電力用半導体装置400においても、回路基板にセラミック回路基板11を用いても良い。
The
The
Also in
本発明に係る電力用半導体装置は、モジュールユニットを重ねて外部端子で接続するものであり、大電流化と設置面積の縮小化とができるので、小型・大電流容量の電力用半導体装置に有効に利用できる。 The power semiconductor device according to the present invention is an apparatus in which module units are stacked and connected by an external terminal, and can be used for a power semiconductor device having a small size and a large current capacity because the current can be increased and the installation area can be reduced. Available to:
1 金属板、2 樹脂絶縁層、3 配線パターン、3a 第1の配線パターン、
3b 第2の配線パターン、3c 第3の配線パターン、3d 第4の配線パターン、
3e 第5の配線パターン、3f 第6の配線パターン、3g 第7の配線パターン、
3h 第8の配線パターン、3i 第9の配線パターン、3j 第10の配線パターン、
4 はんだ、5a 第1の半導体素子、5b 第2の半導体素子、
5c 第3の半導体素子、5d 第4の半導体素子、5e 第5の半導体素子、
5f 第6の半導体素子、6a,6b 筒状導通体、7 トランスファーモールド樹脂、
8 金属回路基板、9 ワイヤーボンド、11 セラミック回路基板、
12 セラミック板、13 金属箔、18 冷却用フィン、20 バスバー基板、
22 金属導体、25 プリント配線板、
20a,20b,22a,22b,25a,25b 外部端子、
30 モジュールユニット、
30a,40a,50a,60a 第1のモジュールユニット、
30b,40b,50b,60b 第2のモジュールユニット、
100,101,200,300,400 電力用半導体装置。
1 metal plate, 2 resin insulation layer, 3 wiring pattern, 3a first wiring pattern,
3b 2nd wiring pattern, 3c 3rd wiring pattern, 3d 4th wiring pattern,
3e 5th wiring pattern, 3f 6th wiring pattern, 3g 7th wiring pattern,
3h 8th wiring pattern, 3i 9th wiring pattern, 3j 10th wiring pattern,
4 solder, 5a first semiconductor element, 5b second semiconductor element,
5c 3rd semiconductor element, 5d 4th semiconductor element, 5e 5th semiconductor element,
5f 6th semiconductor element, 6a, 6b cylindrical conductor, 7 transfer mold resin,
8 Metal circuit board, 9 Wire bond, 11 Ceramic circuit board,
12 ceramic plate, 13 metal foil, 18 cooling fin, 20 busbar substrate,
22 metal conductors, 25 printed wiring boards,
20a, 20b, 22a, 22b, 25a, 25b external terminals,
30 module units,
30a, 40a, 50a, 60a first module unit,
30b, 40b, 50b, 60b second module unit,
100, 101, 200, 300, 400 Power semiconductor device.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008303439A JP5260246B2 (en) | 2008-11-28 | 2008-11-28 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008303439A JP5260246B2 (en) | 2008-11-28 | 2008-11-28 | Power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010129801A true JP2010129801A (en) | 2010-06-10 |
JP5260246B2 JP5260246B2 (en) | 2013-08-14 |
Family
ID=42329988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008303439A Expired - Fee Related JP5260246B2 (en) | 2008-11-28 | 2008-11-28 | Power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5260246B2 (en) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0487211A (en) * | 1990-07-31 | 1992-03-19 | Furukawa Electric Co Ltd:The | Aerial cable of low wind noise and low corona noise |
WO2012096066A1 (en) * | 2011-01-11 | 2012-07-19 | カルソニックカンセイ株式会社 | Power semiconductor module |
JP2013074024A (en) * | 2011-09-27 | 2013-04-22 | Keihin Corp | Semiconductor control device |
JP2013232445A (en) * | 2012-04-27 | 2013-11-14 | Toshiba Corp | Semiconductor device |
JP2014127582A (en) * | 2012-12-26 | 2014-07-07 | Toyota Motor Corp | Semiconductor module |
US8953335B2 (en) | 2011-09-27 | 2015-02-10 | Keihin Corporation | Semiconductor control device |
US9171772B2 (en) | 2012-08-24 | 2015-10-27 | Mitsubishi Electric Corporation | Semiconductor device |
US9190397B2 (en) | 2012-02-14 | 2015-11-17 | Mitsubishi Electric Corporation | Semiconductor device |
US9520337B2 (en) | 2013-10-29 | 2016-12-13 | Fuji Electric Co., Ltd. | Semiconductor module |
JP6091035B2 (en) * | 2014-10-29 | 2017-03-15 | 新電元工業株式会社 | Heat dissipation structure |
WO2018164206A1 (en) * | 2017-03-07 | 2018-09-13 | Ngkエレクトロデバイス株式会社 | Insulation circuit board terminal, insulation circuit board composite body, and semiconductor device composite body |
CN109585397A (en) * | 2018-11-16 | 2019-04-05 | 北京遥感设备研究所 | A kind of planar power composite structure power feed device |
CN109817590A (en) * | 2017-11-22 | 2019-05-28 | 三菱电机株式会社 | Semiconductor device |
JP2022095814A (en) * | 2016-11-17 | 2022-06-28 | エルジー イノテック カンパニー リミテッド | DC-DC converter |
CN116847534A (en) * | 2022-05-19 | 2023-10-03 | 上海沛塬电子有限公司 | Power converter, embedded integrated device unit, high-heat-dissipation high-frequency power module and manufacturing method thereof |
JP7519956B2 (en) | 2021-05-28 | 2024-07-22 | 三菱電機株式会社 | SWITCHING DEVICE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SWITCHING DEVICE |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231071A (en) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | Semiconductor module |
JPH09219970A (en) * | 1996-02-13 | 1997-08-19 | Fuji Electric Co Ltd | Semiconductor power conversion equipment |
JPH10209372A (en) * | 1997-01-17 | 1998-08-07 | Sansha Electric Mfg Co Ltd | Semiconductor module for power |
WO1999021228A1 (en) * | 1997-10-20 | 1999-04-29 | Hitachi, Ltd. | Semiconductor module and power converter comprising it |
JP2003031765A (en) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | Power module and inverter |
JP2005311284A (en) * | 2004-03-23 | 2005-11-04 | Fuji Electric Holdings Co Ltd | Power semiconductor element and semiconductor device using the same |
WO2008090734A1 (en) * | 2007-01-22 | 2008-07-31 | Mitsubishi Electric Corporation | Semiconductor device for power |
-
2008
- 2008-11-28 JP JP2008303439A patent/JP5260246B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231071A (en) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | Semiconductor module |
JPH09219970A (en) * | 1996-02-13 | 1997-08-19 | Fuji Electric Co Ltd | Semiconductor power conversion equipment |
JPH10209372A (en) * | 1997-01-17 | 1998-08-07 | Sansha Electric Mfg Co Ltd | Semiconductor module for power |
WO1999021228A1 (en) * | 1997-10-20 | 1999-04-29 | Hitachi, Ltd. | Semiconductor module and power converter comprising it |
JP2003031765A (en) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | Power module and inverter |
JP2005311284A (en) * | 2004-03-23 | 2005-11-04 | Fuji Electric Holdings Co Ltd | Power semiconductor element and semiconductor device using the same |
WO2008090734A1 (en) * | 2007-01-22 | 2008-07-31 | Mitsubishi Electric Corporation | Semiconductor device for power |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0487211A (en) * | 1990-07-31 | 1992-03-19 | Furukawa Electric Co Ltd:The | Aerial cable of low wind noise and low corona noise |
WO2012096066A1 (en) * | 2011-01-11 | 2012-07-19 | カルソニックカンセイ株式会社 | Power semiconductor module |
JP2013074024A (en) * | 2011-09-27 | 2013-04-22 | Keihin Corp | Semiconductor control device |
US8953335B2 (en) | 2011-09-27 | 2015-02-10 | Keihin Corporation | Semiconductor control device |
US9190397B2 (en) | 2012-02-14 | 2015-11-17 | Mitsubishi Electric Corporation | Semiconductor device |
JP2013232445A (en) * | 2012-04-27 | 2013-11-14 | Toshiba Corp | Semiconductor device |
US9171772B2 (en) | 2012-08-24 | 2015-10-27 | Mitsubishi Electric Corporation | Semiconductor device |
JP2014127582A (en) * | 2012-12-26 | 2014-07-07 | Toyota Motor Corp | Semiconductor module |
US9520337B2 (en) | 2013-10-29 | 2016-12-13 | Fuji Electric Co., Ltd. | Semiconductor module |
JP6091035B2 (en) * | 2014-10-29 | 2017-03-15 | 新電元工業株式会社 | Heat dissipation structure |
JP2022095814A (en) * | 2016-11-17 | 2022-06-28 | エルジー イノテック カンパニー リミテッド | DC-DC converter |
JP7507197B2 (en) | 2016-11-17 | 2024-06-27 | エルジー イノテック カンパニー リミテッド | DC-DC Converter |
WO2018164206A1 (en) * | 2017-03-07 | 2018-09-13 | Ngkエレクトロデバイス株式会社 | Insulation circuit board terminal, insulation circuit board composite body, and semiconductor device composite body |
CN109817590A (en) * | 2017-11-22 | 2019-05-28 | 三菱电机株式会社 | Semiconductor device |
JP2019096718A (en) * | 2017-11-22 | 2019-06-20 | 三菱電機株式会社 | Semiconductor device |
CN109817590B (en) * | 2017-11-22 | 2023-06-09 | 三菱电机株式会社 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
CN109585397A (en) * | 2018-11-16 | 2019-04-05 | 北京遥感设备研究所 | A kind of planar power composite structure power feed device |
JP7519956B2 (en) | 2021-05-28 | 2024-07-22 | 三菱電機株式会社 | SWITCHING DEVICE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SWITCHING DEVICE |
CN116847534A (en) * | 2022-05-19 | 2023-10-03 | 上海沛塬电子有限公司 | Power converter, embedded integrated device unit, high-heat-dissipation high-frequency power module and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5260246B2 (en) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5260246B2 (en) | Power semiconductor device | |
JP4634497B2 (en) | Power semiconductor module | |
US8952520B2 (en) | Power semiconductor device | |
JP4438489B2 (en) | Semiconductor device | |
JP5383621B2 (en) | Power semiconductor device | |
JP4576448B2 (en) | Power semiconductor device | |
US20100134979A1 (en) | Power semiconductor apparatus | |
JP4635564B2 (en) | Semiconductor device | |
JP4634498B2 (en) | Power semiconductor module | |
JP4658268B2 (en) | Power semiconductor module | |
JP5659938B2 (en) | Semiconductor unit and semiconductor device using the same | |
US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
JP2007059860A (en) | Semiconductor package and semiconductor module | |
JPH11204724A (en) | Power module | |
JP6697944B2 (en) | Power semiconductor device | |
JP5101467B2 (en) | Power semiconductor module | |
JP6945418B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
CN100583421C (en) | Semiconductor package structure for vertical mount and method | |
JP6391430B2 (en) | Electronic control device and manufacturing method thereof | |
CN210467818U (en) | IGBT module packaging structure | |
JP2015069982A (en) | Power module | |
JP2018117473A (en) | Circuit structure manufacturing method, circuit structure, and electric connection box | |
JP2022053401A (en) | Semiconductor module | |
JP5485833B2 (en) | Semiconductor device, electrode member, and method for manufacturing electrode member | |
JP4810898B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |