JP2010114149A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010114149A JP2010114149A JP2008283450A JP2008283450A JP2010114149A JP 2010114149 A JP2010114149 A JP 2010114149A JP 2008283450 A JP2008283450 A JP 2008283450A JP 2008283450 A JP2008283450 A JP 2008283450A JP 2010114149 A JP2010114149 A JP 2010114149A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- semiconductor device
- substrate
- solder
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】第1の基材11の上に半田部24bが形成される。半田部24bに大気圧中でプラズマPLが照射される。このプラズマPLの照射の後に、第1の基材11と第2の基材とが半田部24bによって接合される。プラズマPLは半田部24bの融点以上の温度を有する。
【選択図】図3
Description
第1の基材の上に半田部が形成される。半田部に大気圧中でプラズマが照射される。このプラズマの照射の後に、第1の基材と第2の基材とが半田部によって接合される。上記のプラズマは半田部の融点以上の温度を有する。
第1の基材の上に半田部が形成される。半田部に大気圧中でプラズマが照射される。プラズマが照射された後に、第1の基材と第2の基材とが半田部によって接合される。上記のプラズマの照射は、半田部を溶融させながら行なわれる。
図1は、本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。図1を参照して、本実施の形態の半導体装置は、フリップチップBGAパッケージ(Flip Chip Ball Grid Array Package)であって、配線基板11(第1の基材)と、半導体チップ12(第2の基材)と、半田接合部24と、アンダーフィル樹脂材13と、接着材25と、ヒートスプレッダ15と、電子部品31と、半田ボール16とを有する。
図2は、本発明の一実施の形態における半導体装置の製造方法の第1工程を概略的に示す断面図である。図2を参照して、配線基板11の上に、半田からなる基板側バンプ24b(半田部)が形成される。この半田の組成は、たとえばSn(錫)‐Ag(銀)‐Cu(銅)である。また、この半田の融点は、たとえば220℃である。
図12は、比較例における半田接合部およびその近傍の概略拡大図である。主に図12を参照して、本比較例においては、プラズマPL(図3)が照射されることなしに、図5に示すボンディングが行なわれる。すなわち基板側バンプ24bの表面の酸化膜が除去されずにチップ側バンプ24aと基板側バンプ24bとが接合される。この結果、図7(本実施の形態)に比してチップ側バンプ24aと基板側バンプ24bとが十分に一体化しない。このため本比較例においてはチップ側バンプ24aと基板側バンプ24bとの接合が不十分となりやすい。
Claims (9)
- 第1の基材の上に半田部を形成する工程と、
前記半田部に大気圧中でプラズマを照射する工程と、
前記照射する工程の後に、前記第1の基材と第2の基材とを前記半田部によって接合する工程とを備え、
前記プラズマは前記半田部の融点以上の温度を有する、半導体装置の製造方法。 - 第1の基材の上に半田部を形成する工程と、
前記半田部に大気圧中でプラズマを照射する工程と、
前記照射する工程の後に、前記第1の基材と第2の基材とを前記半田部によって接合する工程とを備え、
前記照射する工程は、前記半田部を溶融させながら行なわれる、半導体装置の製造方法。 - 前記プラズマは前記半田部の融点以上の温度を有する、請求項2に記載の半導体装置の製造方法。
- 前記照射する工程は、前記半田部をヒータによって溶融させながら行なわれる、請求項2に記載の半導体装置の製造方法。
- 前記プラズマは、アルゴンガスおよび窒素ガスの少なくともいずれかの不活性ガスと、水素ガスとの混合ガスを用いて生成される、請求項1〜4のいずれかに記載の半導体装置の製造方法。
- 前記第2の基材は半導体チップである、請求項1〜5のいずれかに記載の半導体装置の製造方法。
- 前記第1の基材は配線基板である、請求項1〜6のいずれかに記載の半導体装置の製造方法。
- 前記半田部を形成する工程と前記照射する工程との間に、前記配線基板上に電子部品がリフロー法によって実装される工程をさらに備えた、請求項7に記載の半導体装置の製造方法。
- 第1の基材の上に第1の半田部を形成する工程と、
前記第1の半田部に大気圧中で第1のプラズマを照射する工程と、
第2の基材の上に第2の半田部を形成する工程と、
前記第2の半田部に大気圧中で第2のプラズマを照射する工程と、
前記第1の基材と第2の基材とを、前記第1および第2のプラズマのそれぞれが照射された前記第1および第2の半田部によって接合する工程とを備えた、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008283450A JP2010114149A (ja) | 2008-11-04 | 2008-11-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008283450A JP2010114149A (ja) | 2008-11-04 | 2008-11-04 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010114149A true JP2010114149A (ja) | 2010-05-20 |
Family
ID=42302507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008283450A Pending JP2010114149A (ja) | 2008-11-04 | 2008-11-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010114149A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007260706A (ja) * | 2006-03-28 | 2007-10-11 | Noritsu Koki Co Ltd | はんだ付け方法、装置、及びワーク処理装置 |
JP2007299822A (ja) * | 2006-04-28 | 2007-11-15 | Noritsu Koki Co Ltd | 部品実装装置 |
-
2008
- 2008-11-04 JP JP2008283450A patent/JP2010114149A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007260706A (ja) * | 2006-03-28 | 2007-10-11 | Noritsu Koki Co Ltd | はんだ付け方法、装置、及びワーク処理装置 |
JP2007299822A (ja) * | 2006-04-28 | 2007-11-15 | Noritsu Koki Co Ltd | 部品実装装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102121176B1 (ko) | 반도체 패키지의 제조 방법 | |
US20090014852A1 (en) | Flip-Chip Packaging with Stud Bumps | |
US11658099B2 (en) | Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features | |
JP2008218528A (ja) | 電子部品の実装方法および製造装置 | |
JP4095049B2 (ja) | 電極気密封止を用いた高信頼性半導体装置 | |
KR102110754B1 (ko) | 반도체 칩의 제조 방법 | |
JP2005205418A (ja) | 接合構造体の製造方法 | |
JP2009289959A (ja) | ボンディング装置およびボンディング方法 | |
JP2007300029A (ja) | 半導体装置及びその製造方法並びに回路基板装置 | |
WO2008072491A1 (ja) | Icチップ実装パッケージ及びその製造方法 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
JP2009252799A (ja) | 半導体装置の製造方法 | |
JP2010114149A (ja) | 半導体装置の製造方法 | |
JP4640380B2 (ja) | 半導体装置の実装方法 | |
JP2014146638A (ja) | 半導体装置の製造方法 | |
JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
JP4599929B2 (ja) | 電力用半導体装置の製造方法 | |
KR101113438B1 (ko) | 반도체 칩의 실장 방법 | |
JP2008130727A (ja) | 半導体装置の製造方法及びそれに用いられるチップボンダ | |
JP2010103270A (ja) | 半導体装置および半導体装置の製造方法 | |
EP2966677A1 (en) | Method of attaching electronic components by soldering with removal of substrate oxide coating using a flux, corresponding substrate and corresponding flip-chip component | |
KR101939563B1 (ko) | 플럭스 리스 플립칩 패키지 제조장치 및 제조방법 | |
JP2007134489A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR101088295B1 (ko) | 반도체 패키지의 솔더볼 형성 방법 | |
JP2012129482A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A621 | Written request for application examination |
Effective date: 20111017 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20120920 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Effective date: 20121129 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121218 |