JP2010114149A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010114149A
JP2010114149A JP2008283450A JP2008283450A JP2010114149A JP 2010114149 A JP2010114149 A JP 2010114149A JP 2008283450 A JP2008283450 A JP 2008283450A JP 2008283450 A JP2008283450 A JP 2008283450A JP 2010114149 A JP2010114149 A JP 2010114149A
Authority
JP
Japan
Prior art keywords
plasma
semiconductor device
substrate
solder
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008283450A
Other languages
English (en)
Inventor
Michitaka Kimura
通孝 木村
Takanori Okita
孝典 沖田
Toshihiro Iwasaki
俊寛 岩崎
Eiji Hayashi
英二 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008283450A priority Critical patent/JP2010114149A/ja
Publication of JP2010114149A publication Critical patent/JP2010114149A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】より確実にバンプを接合することによって、信頼性の高い半導体装置を高い歩留りで製造することができる半導体装置の製造方法を提供する。
【解決手段】第1の基材11の上に半田部24bが形成される。半田部24bに大気圧中でプラズマPLが照射される。このプラズマPLの照射の後に、第1の基材11と第2の基材とが半田部24bによって接合される。プラズマPLは半田部24bの融点以上の温度を有する。
【選択図】図3

Description

本発明は、半導体装置の製造方法に関し、特に半田部を有する半導体装置の製造方法に関するものである。
半導体装置の実装にBGA(Ball Grid Array)が用いられることがある。たとえば半導体チップが基板にBGAを用いてフリップチップ実装されることがある。この際、BGAのバンプ間のピッチおよび各バンプの体積が十分に大きければ、半導体チップのバンプと、この半導体チップが実装される基板のバンプとが互いに接続されるために押し込まれる寸法を大きくすることができる。すなわちバンプ表面の酸化膜厚さに比して十分に大きな寸法だけバンプを押し込むことができるので、この酸化膜がバンプ接合の障害となることは少なかった。
しかし近年、バンプの狭ピッチ化・低バンプ化が進んでいることから、バンプが押し込まれる寸法を大きくすることが困難となってきた。このためバンプを確実に接合するために、接合前にバンプ表面の酸化膜を薄くする工程が必要となってきた。
酸化膜を薄くする手法として、たとえばフラックスを用いる技術がある。このフラックスは半導体装置を腐食することがあるので、洗浄によって除去される必要がある。この洗浄がバンプ接合前に行なわれる場合、フラックスを除去する専用工程が設けられることとなるので製造コストが増大する。またこの洗浄がバンプ接合後に行なわれる場合、バンプのピッチが小さい部分においてフラックスの洗浄が不十分となることがある。
また接合前のバンプを真空中でプラズマにより洗浄する方法が提案されている。この方法では工程の処理時間が長くなるという問題や、バンプにボイドが発生することがあるという問題がある。
そこでプラズマを大気圧中で照射する技術が提案されている。このような技術は、たとえば特開2002−64268号公報(特許文献1)および特開2002−151540号公報(特許文献2)に開示されている。
特開2002−64268号公報 特開2002−151540号公報
上記の技術ではバンプが確実に接合されないことがあったため、半導体装置の製造における歩留りが低下したり、半導体装置の信頼性が低下したりするという問題があった。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、より確実にバンプを接合することによって、信頼性の高い半導体装置を高い歩留りで製造することができる半導体装置の製造方法を提供することである。
本発明の一の実施の形態によれば、半導体装置の製造方法は、以下の工程を有する。
第1の基材の上に半田部が形成される。半田部に大気圧中でプラズマが照射される。このプラズマの照射の後に、第1の基材と第2の基材とが半田部によって接合される。上記のプラズマは半田部の融点以上の温度を有する。
本発明の他の実施の形態によれば、半導体装置の製造方法は、以下の工程を有する。
第1の基材の上に半田部が形成される。半田部に大気圧中でプラズマが照射される。プラズマが照射された後に、第1の基材と第2の基材とが半田部によって接合される。上記のプラズマの照射は、半田部を溶融させながら行なわれる。
上記の一の実施の形態によれば、プラズマが半田部の融点以上の温度を有することによって、より十分にバンプの酸化膜を除去することができる。これによってバンプがより確実に接合されるので、信頼性の高い半導体装置を高い歩留りで製造することができる。
本発明の他の実施の形態によれば、半田部を溶融させながらプラズマの照射が行なわれることによって、より十分にバンプの酸化膜を除去することができる。これによってバンプがより確実に接合されるので、信頼性の高い半導体装置を高い歩留りで製造することができる。
以下、本発明の一実施の形態について図に基づいて説明する。
図1は、本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。図1を参照して、本実施の形態の半導体装置は、フリップチップBGAパッケージ(Flip Chip Ball Grid Array Package)であって、配線基板11(第1の基材)と、半導体チップ12(第2の基材)と、半田接合部24と、アンダーフィル樹脂材13と、接着材25と、ヒートスプレッダ15と、電子部品31と、半田ボール16とを有する。
配線基板11は、たとえば多層構造(図示せず)を有する。この多層構造は、たとえば樹脂からなる基材と、配線と、ビアコンタクトとから構成されている。半導体チップ12は、複数の電極(図示せず)を有する。それぞれの電極は半田接合部24を介して配線基板11の所定の配線に電気的に接続されている。すなわち半導体チップ12は、配線基板11にフリップチップ接続されている。アンダーフィル樹脂材13は、配線基板11と半導体チップ12との隙間に充填されている。
半田ボール16は、配線基板11の裏面(図中の下面)に設けられている。半田ボール16は、本実施の形態の半導体装置を実装基板(図示せず)と接合するためのものである。
接着材25は、たとえばシリコーン系接着材であり、半導体チップ12とヒートスプレッダ15とを接着している。ヒートスプレッダ15は、配線基板11の平面形状とほぼ同じ平面形状を有する金属板である。ヒートスプレッダ15は、半導体チップ12において発生した熱を外部に放散させる機能を有する。
電子部品31は、配線基板11と電気的に接続されている。電子部品31は、たとえばチップコンデンサなどの受動部品である。
次に本実施の形態の半導体装置の製造方法について、以下に説明する。
図2は、本発明の一実施の形態における半導体装置の製造方法の第1工程を概略的に示す断面図である。図2を参照して、配線基板11の上に、半田からなる基板側バンプ24b(半田部)が形成される。この半田の組成は、たとえばSn(錫)‐Ag(銀)‐Cu(銅)である。また、この半田の融点は、たとえば220℃である。
基板側バンプ24bの表面には自然酸化膜が形成される。また電子部品31がリフロー法によって実装される。リフローの際の加熱によって、基板側バンプ24bの自然酸化膜の厚さは、より大きくなる。
図3は、本発明の一実施の形態における半導体装置の製造方法の第2工程を概略的に示す断面図である。また、図4は、図3のプラズマヘッドの動きを示す概略的な平面図である。
図3および図4を参照して、配線基板11の基板側バンプ24bが形成された面が露出するように、配線基板11がプラズマ照射ステージSP上に載置される。プラズマ照射ステージSPは、たとえば真空吸着によって配線基板11を固定する。またプラズマ照射ステージSPの有するヒータHPによって、配線基板11が加熱される。これによって基板側バンプ24bの温度が上昇する。
次に、大気圧中で、プラズマヘッドPHから基板側バンプ24bにプラズマPLが照射される。好ましくは、プラズマPLは、Ar(アルゴン)ガスおよびN2(窒素)ガスの少なくともいずれかの不活性ガスと、H2(水素)ガスとの混合ガスGPを用いて生成される。混合ガスGPの組成は、たとえば流量比としてH2:N2=1:4またはH2:Ar=1:25である。
プラズマPLの照射の際、プラズマヘッドPHと基板側バンプ24bとの間の距離、すなわちワーク・ヘッド間距離は、適宜調整される。またプラズマヘッドPHは、図3および図4の矢印S1およびS2に示すように走査される。これにより基板側バンプ24bが形成された領域BA(図4)全体にプラズマPLが照射される。この走査の速度は、たとえば等速とされる。
またこの照射の際、プラズマPLに晒される基板側バンプ24bおよびその近傍には雰囲気調整ガスGAが吹き付けられる。雰囲気調整ガスGAをより効率よく吹き付けるために、プラズマヘッドPHの周囲にカバーCVが設けられる。雰囲気調整ガスGAは、大気に比して基板側バンプ24bを酸化させにくいガスである。すなわち雰囲気調整ガスGAは、大気中の酸素濃度に比して低い酸素濃度を有するガスであって、より具体的には、たとえば窒素ガスである。
プラズマPLの照射とヒータHPによる加熱とを受けた基板側バンプ24bは、その融点以上まで加熱される。これによって基板側バンプ24bは溶融される。このように基板側バンプ24bをその融点以上まで加熱するためには、プラズマPLあるいはヒータHPの少なくともいずれかが、基板側バンプ24bの融点以上の温度とされる。
好ましくは、基板側バンプ24bの融点に比して、プラズマPLの温度は高く、かつヒータHPの温度は低くされる。たとえば、基板側バンプ24bの融点が220℃となるような半田が用いられ、かつプラズマPLの温度がこの融点以上とされ、かつヒータHPの温度が100℃以下とされる。プラズマPLの温度は、たとえばプラズマPL中に熱電対温度計を挿入することで実測することができる。
図5は、本発明の一実施の形態における半導体装置の製造方法の第3工程を概略的に示す断面図である。図5を参照して、基板側バンプ24bが露出するように、配線基板11がボンディングステージSB上に載置される。ボンディングステージSBに取り付けられたヒータHBbによって基板側バンプ24bは融点以下の設定温度まで加熱される。この設定温度は、融点が220℃の場合、たとえば200℃である。
またチップ側バンプ24aが形成された半導体チップ12がボンディングヘッドBHに吸着され、基板側バンプ24bの上方に搬送される。そしてボンディングヘッドBHがボンディングステージSBに向かって変位することによって、チップ側バンプ24aと基板側バンプ24bとが互いに押し付けられる。このとき、チップ側バンプ24aおよび基板側バンプ24bは、ボンディングヘッドBHのヒータHBaによって融点以上に加熱される。この融点が220℃の場合、たとえばヒータHBaの温度は250℃とされる。
図6は、本発明の一実施の形態における半導体装置の製造方法の第4工程を概略的に示す断面図である。また図7は、図6における半田接合部およびその近傍の概略拡大図である。主に図6および図7を参照して、溶融したチップ側バンプ24aおよび基板側バンプ24b(図5)が一体となって、半田接合部24が形成される。この半田接合部24によって、配線基板11と半導体チップ12とが互いに接合される。
図8〜図11のそれぞれは、本発明の一実施の形態における半導体装置の製造方法の第5〜第8工程を概略的に示す断面図である。図8を参照して、配線基板11と半導体チップ12との隙間にアンダーフィル樹脂材13が充填され、そして硬化される。これによってアンダーフィル樹脂材13を介して半導体チップ12と配線基板11とが互いに密着される。図9を参照して、半導体チップ12上に接着材25が塗布される。図10を参照して、接着材25によって半導体チップ12上にヒートスプレッダ15が接着される。図11を参照して、配線基板11の裏面に形成された外部電極(図示せず)の上に半田ボール16が形成される。
以上によって、図1に示す半導体装置が製造される。
図12は、比較例における半田接合部およびその近傍の概略拡大図である。主に図12を参照して、本比較例においては、プラズマPL(図3)が照射されることなしに、図5に示すボンディングが行なわれる。すなわち基板側バンプ24bの表面の酸化膜が除去されずにチップ側バンプ24aと基板側バンプ24bとが接合される。この結果、図7(本実施の形態)に比してチップ側バンプ24aと基板側バンプ24bとが十分に一体化しない。このため本比較例においてはチップ側バンプ24aと基板側バンプ24bとの接合が不十分となりやすい。
本実施の形態によれば、図3に示すように、基板側バンプ24bを溶融させながらプラズマPLの照射が行なわれる。これによって基板側バンプ24bの表面の酸化膜を十分に除去することができる。よってチップ側バンプ24aと基板側バンプ24bと(図5)が確実に接合されるので、接合性の高い半田接合部24(図7)が形成される。これにより、信頼性の高い半導体装置を高い歩留りで製造することができる。
またプラズマPL(図3)の照射は、真空中ではなく、大気圧中で行なわれる。これによって、真空引きが不要となり、プロセス温度の昇降速度が速くなる。これらの要因によって、プラズマPLの照射に関わる工程の時間を短くすることができる。またプラズマPLの照射に用いられる装置に真空チャンバーや真空ポンプを備える必要がないので、製造装置のコストを抑制することができる。また基板側バンプ24bの内外の圧力差によって基板側バンプ24b内にボイドが形成されることを抑制することができる。
また混合ガスGPにAr(アルゴン)およびN(窒素)の少なくともいずれかと、H(水素)とを含む混合ガスが用いられる。これにより、プラズマPLの温度を基板側バンプ24bの融点以上まで容易に高めることができる。
なお、上記の実施の形態においては、基板側バンプ24bのみにプラズマが照射される場合について説明したが、本発明はこれに限定されるものではなく、チップ側バンプ24aにプラズマが照射されてもよい。
また基板側バンプ24bとチップ側バンプ24aとの両方にプラズマが照射されてもよい。以下に、この方法について説明する。
上述した図2〜図4の工程によって、配線基板11(第1の基材)の上に基板側バンプ24b(第1の半田部)が形成され、基板側バンプ24bに大気圧中でプラズマPL(第1のプラズマ)が照射される。また半導体チップ12(第2の基材)にチップ側バンプ24a(第2の半田部)が形成され、チップ側バンプ24aに大気圧中でプラズマ(第2のプラズマ)が照射される。この第2のプラズマとしては、第1のプラズマ(プラズマPL)と同様のものを用いることができる。
次に、上記のように第1および第2のプラズマのそれぞれが照射された基板側バンプ24bおよびチップ側バンプ24aによって、配線基板11と半導体チップ12とが、図5〜図7と同様の工程により接合される。
本変形例によれば、プラズマ照射により、基板側バンプ24bおよびチップ側バンプ24aの両方の表面の酸化膜を除去することができる。よってチップ側バンプ24aと基板側バンプ24bとが、より確実に接合される。
またプラズマ照射は、真空中ではなく、大気圧中で行なわれる。これによって、真空引きが不要となり、プロセス温度の昇降速度が速くなる。これらの要因によって、プラズマの照射に関わる工程の時間を短くすることができる。またプラズマの照射に用いられる装置に真空チャンバーや真空ポンプを備える必要がないので、製造装置のコストを抑制することができる。またチップ側バンプ24aの内外の圧力差によってチップ側バンプ24a内にボイドが形成されることを抑制することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、半田部を有する半導体装置の製造方法に特に有利に適用され得る。
本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。 本発明の一実施の形態における半導体装置の製造方法の第1工程を概略的に示す断面図である。 本発明の一実施の形態における半導体装置の製造方法の第2工程を概略的に示す断面図である。 図3のプラズマヘッドの動きを示す概略的な平面図である。 本発明の一実施の形態における半導体装置の製造方法の第3工程を概略的に示す断面図である。 本発明の一実施の形態における半導体装置の製造方法の第4工程を概略的に示す断面図である。 図6における半田接合部およびその近傍の概略拡大図である。 本発明の一実施の形態における半導体装置の製造方法の第5工程を概略的に示す断面図である。 本発明の一実施の形態における半導体装置の製造方法の第6工程を概略的に示す断面図である。 本発明の一実施の形態における半導体装置の製造方法の第7工程を概略的に示す断面図である。 本発明の一実施の形態における半導体装置の製造方法の第8工程を概略的に示す断面図である。 比較例における半田接合部およびその近傍の概略拡大図である。
符号の説明
CV カバー、GA 雰囲気調整ガス、GP 混合ガス、HP ヒータ、PH プラズマヘッド、PL プラズマ、11 配線基板(第1の基材)、12 半導体チップ(第2の基材)、24 半田接合部、13 アンダーフィル樹脂材、25 接着材、15 ヒートスプレッダ、31 電子部品、16 半田ボール。

Claims (9)

  1. 第1の基材の上に半田部を形成する工程と、
    前記半田部に大気圧中でプラズマを照射する工程と、
    前記照射する工程の後に、前記第1の基材と第2の基材とを前記半田部によって接合する工程とを備え、
    前記プラズマは前記半田部の融点以上の温度を有する、半導体装置の製造方法。
  2. 第1の基材の上に半田部を形成する工程と、
    前記半田部に大気圧中でプラズマを照射する工程と、
    前記照射する工程の後に、前記第1の基材と第2の基材とを前記半田部によって接合する工程とを備え、
    前記照射する工程は、前記半田部を溶融させながら行なわれる、半導体装置の製造方法。
  3. 前記プラズマは前記半田部の融点以上の温度を有する、請求項2に記載の半導体装置の製造方法。
  4. 前記照射する工程は、前記半田部をヒータによって溶融させながら行なわれる、請求項2に記載の半導体装置の製造方法。
  5. 前記プラズマは、アルゴンガスおよび窒素ガスの少なくともいずれかの不活性ガスと、水素ガスとの混合ガスを用いて生成される、請求項1〜4のいずれかに記載の半導体装置の製造方法。
  6. 前記第2の基材は半導体チップである、請求項1〜5のいずれかに記載の半導体装置の製造方法。
  7. 前記第1の基材は配線基板である、請求項1〜6のいずれかに記載の半導体装置の製造方法。
  8. 前記半田部を形成する工程と前記照射する工程との間に、前記配線基板上に電子部品がリフロー法によって実装される工程をさらに備えた、請求項7に記載の半導体装置の製造方法。
  9. 第1の基材の上に第1の半田部を形成する工程と、
    前記第1の半田部に大気圧中で第1のプラズマを照射する工程と、
    第2の基材の上に第2の半田部を形成する工程と、
    前記第2の半田部に大気圧中で第2のプラズマを照射する工程と、
    前記第1の基材と第2の基材とを、前記第1および第2のプラズマのそれぞれが照射された前記第1および第2の半田部によって接合する工程とを備えた、半導体装置の製造方法。
JP2008283450A 2008-11-04 2008-11-04 半導体装置の製造方法 Pending JP2010114149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008283450A JP2010114149A (ja) 2008-11-04 2008-11-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008283450A JP2010114149A (ja) 2008-11-04 2008-11-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010114149A true JP2010114149A (ja) 2010-05-20

Family

ID=42302507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008283450A Pending JP2010114149A (ja) 2008-11-04 2008-11-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010114149A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007260706A (ja) * 2006-03-28 2007-10-11 Noritsu Koki Co Ltd はんだ付け方法、装置、及びワーク処理装置
JP2007299822A (ja) * 2006-04-28 2007-11-15 Noritsu Koki Co Ltd 部品実装装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007260706A (ja) * 2006-03-28 2007-10-11 Noritsu Koki Co Ltd はんだ付け方法、装置、及びワーク処理装置
JP2007299822A (ja) * 2006-04-28 2007-11-15 Noritsu Koki Co Ltd 部品実装装置

Similar Documents

Publication Publication Date Title
KR102121176B1 (ko) 반도체 패키지의 제조 방법
US20090014852A1 (en) Flip-Chip Packaging with Stud Bumps
US11658099B2 (en) Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features
JP2008218528A (ja) 電子部品の実装方法および製造装置
JP4095049B2 (ja) 電極気密封止を用いた高信頼性半導体装置
KR102110754B1 (ko) 반도체 칩의 제조 방법
JP2005205418A (ja) 接合構造体の製造方法
JP2009289959A (ja) ボンディング装置およびボンディング方法
JP2007300029A (ja) 半導体装置及びその製造方法並びに回路基板装置
WO2008072491A1 (ja) Icチップ実装パッケージ及びその製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP2009252799A (ja) 半導体装置の製造方法
JP2010114149A (ja) 半導体装置の製造方法
JP4640380B2 (ja) 半導体装置の実装方法
JP2014146638A (ja) 半導体装置の製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP4599929B2 (ja) 電力用半導体装置の製造方法
KR101113438B1 (ko) 반도체 칩의 실장 방법
JP2008130727A (ja) 半導体装置の製造方法及びそれに用いられるチップボンダ
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
EP2966677A1 (en) Method of attaching electronic components by soldering with removal of substrate oxide coating using a flux, corresponding substrate and corresponding flip-chip component
KR101939563B1 (ko) 플럭스 리스 플립칩 패키지 제조장치 및 제조방법
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
KR101088295B1 (ko) 반도체 패키지의 솔더볼 형성 방법
JP2012129482A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100602

A621 Written request for application examination

Effective date: 20111017

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120920

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Effective date: 20121129

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218