JP2010109333A - ヒートシンクを備えた積層チップパッケージ - Google Patents
ヒートシンクを備えた積層チップパッケージ Download PDFInfo
- Publication number
- JP2010109333A JP2010109333A JP2009207678A JP2009207678A JP2010109333A JP 2010109333 A JP2010109333 A JP 2010109333A JP 2009207678 A JP2009207678 A JP 2009207678A JP 2009207678 A JP2009207678 A JP 2009207678A JP 2010109333 A JP2010109333 A JP 2010109333A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat sink
- chip package
- portions
- side surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】積層チップパッケージ1は、それぞれ半導体チップを含み積層された複数の階層部分と、ヒートシンク70,80とを備えている。複数の階層部分は、それぞれ、上面、下面および4つの側面を有している。ヒートシンク70,80は、少なくとも1つの第1の部分と、少なくとも1つの第1の部分に連結された第2の部分と有している。少なくとも1つの第1の部分は、少なくとも1つの階層部分の上面または下面に隣接している。第2の部分は、複数の階層部分のうちの少なくとも2つの階層部分の各々における1つの側面に隣接している。
【選択図】図1
Description
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の第1の実施の形態に係る積層チップパッケージ1の全体の構成について説明する。図1は、本実施の形態に係る積層チップパッケージ1の斜視図である。本実施の形態に係る積層チップパッケージ1は、積層され一体化された2以上の階層部分を含む階層積層体2と、1つの特定の階層部分60と、第1のヒートシンク70と、第2のヒートシンク80とを備えている。階層積層体2に含まれる2以上の階層部分の各々と階層部分60は、それぞれ、半導体チップを含んでいる。積層チップパッケージ1は、更に、絶縁膜91A,91Bと、配線93A,93Bを備えている。
次に、図36を参照して、本発明の第2の実施の形態について説明する。図36は、本実施の形態に係る積層チップパッケージ201の斜視図である。本実施の形態に係る積層チップパッケージ201は、第1の実施の形態における第1および第2のヒートシンク70,80の代わりに1つのヒートシンク270を備えている。
次に、本発明の第3の実施の形態について説明する。始めに、図37を参照して、本実施の形態に係る積層チップパッケージ301の全体の構成について説明する。図37は、本実施の形態に係る積層チップパッケージ301を一部切り欠いて示す斜視図である。本実施の形態に係る積層チップパッケージ301は、積層され一体化された2以上の階層部分を含む階層積層体302と、1つの特定の階層部分360と、第1のヒートシンク370と、第2のヒートシンク380とを備えている。階層積層体302に含まれる2以上の階層部分の各々と階層部分360は、それぞれ、半導体チップを含んでいる。階層部分360に含まれる半導体チップは、マイクロプロセッサ等のように、動作時に大量の熱を発生するものである。積層チップパッケージ301は、更に、複数のボンディングワイヤ393を備えている。
Claims (18)
- それぞれ半導体チップを含み積層された複数の階層部分と、ヒートシンクとを備え、
前記複数の階層部分は、それぞれ、上面、下面および4つの側面を有し、
前記ヒートシンクは、少なくとも1つの第1の部分と、前記少なくとも1つの第1の部分に連結された第2の部分と有し、
前記少なくとも1つの第1の部分は、少なくとも1つの階層部分の上面または下面に隣接し、
前記第2の部分は、前記複数の階層部分のうちの少なくとも2つの階層部分の各々における1つの側面に隣接することを特徴とする積層チップパッケージ。 - 更に、一体化された2以上の前記階層部分を含む階層積層体を備えたことを特徴とする請求項1記載の積層チップパッケージ。
- 前記階層積層体に含まれる前記2以上の階層部分の各々は、更に、それぞれ前記半導体チップに接続され、各階層部分の4つの側面のうちの、前記ヒートシンクの前記第2の部分が隣接しない少なくとも1つの側面に配置された端面を有する複数の電極を含み、
積層チップパッケージは、更に、前記階層積層体に含まれる前記2以上の階層部分の複数の電極の端面に接続された配線を備えたことを特徴とする請求項2記載の積層チップパッケージ。 - 前記半導体チップは、上面、下面および4つの側面を有し、
前記階層積層体に含まれる前記2以上の階層部分の各々は、更に、前記半導体チップの4つの側面のうちの少なくとも1つの側面を覆う絶縁部を含み、
前記絶縁部は、各階層部分の4つの側面のうちの、前記ヒートシンクの前記第2の部分が隣接しない少なくとも1つの側面に配置された少なくとも1つの端面を有し、
前記複数の電極の端面は、それぞれ、前記絶縁部によって囲まれていることを特徴とする請求項3記載の積層チップパッケージ。 - 前記ヒートシンクは、間隔を開けて配置された2つの前記第1の部分を有し、
前記2つの第1の部分の間に、前記複数の階層部分のうちの1つの特定の階層部分が挟まれていることを特徴とする請求項1記載の積層チップパッケージ。 - 前記複数の階層部分の各々は、更に、それぞれ前記半導体チップに接続され、各階層部分の4つの側面のうちの、前記ヒートシンクの前記第2の部分が隣接しない少なくとも1つの側面に配置された端面を有する複数の電極を含み、
積層チップパッケージは、更に、前記複数の階層部分の複数の電極の端面に接続された配線を備えたことを特徴とする請求項5記載の積層チップパッケージ。 - 前記半導体チップは、上面、下面および4つの側面を有し、
前記複数の階層部分の各々は、更に、前記半導体チップの4つの側面のうちの少なくとも1つの側面を覆う絶縁部を含み、
前記絶縁部は、各階層部分の4つの側面のうちの、前記ヒートシンクの前記第2の部分が隣接しない少なくとも1つの側面に配置された少なくとも1つの端面を有し、
前記複数の電極の端面は、それぞれ、前記絶縁部によって囲まれていることを特徴とする請求項6記載の積層チップパッケージ。 - 前記ヒートシンクの前記2つの第1の部分の一方は、前記1つの特定の階層部分と他の1つの階層部分との間に位置し、
積層チップパッケージは、更に、前記1つの特定の階層部分と他の1つの階層部分との間に位置する第1の部分と前記配線との間に配置された絶縁膜を備えたことを特徴とする請求項6記載の積層チップパッケージ。 - 前記ヒートシンクは、中空の本体と、前記本体内に収容された冷媒とを有することを特徴とする請求項1記載の積層チップパッケージ。
- それぞれ半導体チップを含み積層された複数の階層部分と、第1および第2のヒートシンクとを備え、
前記複数の階層部分は、それぞれ、上面、下面および4つの側面を有し、
前記第1および第2のヒートシンクは、それぞれ、互いに連結された第1の部分と第2の部分と有し、
前記第1および第2のヒートシンクの各々の第1の部分の間に、前記複数の階層部分のうちの1つの特定の階層部分が挟まれ、
前記第1のヒートシンクの第2の部分と前記第2のヒートシンクの第2の部分の少なくとも一方は、複数の階層部分のうちの少なくとも2つの階層部分の各々における1つの側面に隣接することを特徴とする積層チップパッケージ。 - 更に、一体化された2以上の前記階層部分を含む階層積層体を備え、
前記階層積層体は、上面、下面および第1ないし第4の側面を有し、
前記第1のヒートシンクの第1の部分は、前記1つの特定の階層部分の上面に隣接し、
前記第1のヒートシンクの第2の部分は、前記階層積層体の第1の側面に隣接し、
前記第2のヒートシンクの第1の部分は、前記1つの特定の階層部分の下面に隣接し、
前記第2のヒートシンクの第2の部分は、前記1つの特定の階層部分の1つの側面と前記階層積層体の第2の側面とに隣接することを特徴とする請求項10記載の積層チップパッケージ。 - 前記階層積層体に含まれる前記2以上の階層部分の各々は、更に、それぞれ前記半導体チップに接続され、各階層部分の4つの側面のうちの、前記第1のヒートシンクの前記第2の部分および前記第2のヒートシンクの前記第2の部分が隣接しない少なくとも1つの側面に配置された端面を有する複数の電極を含み、
積層チップパッケージは、更に、前記階層積層体に含まれる前記2以上の階層部分の複数の電極の端面に接続された配線を備えたことを特徴とする請求項11記載の積層チップパッケージ。 - 前記半導体チップは、上面、下面および4つの側面を有し、
前記階層積層体に含まれる前記2以上の階層部分の各々は、更に、前記半導体チップの4つの側面のうちの少なくとも1つの側面を覆う絶縁部を含み、
前記絶縁部は、各階層部分の4つの側面のうちの、前記第1のヒートシンクの前記第2の部分および前記第2のヒートシンクの前記第2の部分が隣接しない少なくとも1つの側面に配置された少なくとも1つの端面を有し、
前記複数の電極の端面は、それぞれ、前記絶縁部によって囲まれていることを特徴とする請求項12記載の積層チップパッケージ。 - 前記複数の階層部分の各々は、更に、それぞれ前記半導体チップに接続され、各階層部分の4つの側面のうちの、前記第1のヒートシンクの前記第2の部分および前記第2のヒートシンクの前記第2の部分が隣接しない少なくとも1つの側面に配置された端面を有する複数の電極を含み、
積層チップパッケージは、更に、前記複数の階層部分の複数の電極の端面に接続された配線を備えたことを特徴とする請求項10記載の積層チップパッケージ。 - 前記半導体チップは、上面、下面および4つの側面を有し、
前記複数の階層部分の各々は、更に、前記半導体チップの4つの側面のうちの少なくとも1つの側面を覆う絶縁部を含み、
前記絶縁部は、各階層部分の4つの側面のうちの、前記第1のヒートシンクの前記第2の部分および前記第2のヒートシンクの前記第2の部分が隣接しない少なくとも1つの側面に配置された少なくとも1つの端面を有し、
前記複数の電極の端面は、それぞれ、前記絶縁部によって囲まれていることを特徴とする請求項14記載の積層チップパッケージ。 - 前記第1のヒートシンクの第1の部分または前記第2のヒートシンクの第1の部分は、前記1つの特定の階層部分と他の1つの階層部分との間に位置し、
積層チップパッケージは、更に、前記1つの特定の階層部分と他の1つの階層部分との間に位置する第1の部分と前記配線とを絶縁する絶縁膜を備えたことを特徴とする請求項14記載の積層チップパッケージ。 - 更に、前記1つの特定の階層部分と他の1つ以上の階層部分との間を電気的に接続する複数のボンディングワイヤを備えたことを特徴とする請求項10記載の積層チップパッケージ。
- 前記第1および第2のヒートシンクは、それぞれ、中空の本体と、前記本体内に収容された冷媒とを有することを特徴とする請求項10記載の積層チップパッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/289,745 | 2008-11-03 | ||
US12/289,745 US8154116B2 (en) | 2008-11-03 | 2008-11-03 | Layered chip package with heat sink |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109333A true JP2010109333A (ja) | 2010-05-13 |
JP5491802B2 JP5491802B2 (ja) | 2014-05-14 |
Family
ID=42130380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009207678A Expired - Fee Related JP5491802B2 (ja) | 2008-11-03 | 2009-09-09 | ヒートシンクを備えた積層チップパッケージ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8154116B2 (ja) |
JP (1) | JP5491802B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101194187B1 (ko) * | 2010-10-04 | 2012-10-25 | 주식회사 세기하이텍 | 히트 스프레더 일체형 냉각모듈의 제조방법 |
JP2014216589A (ja) * | 2013-04-30 | 2014-11-17 | 富士通株式会社 | 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法 |
US9609739B2 (en) | 2015-03-10 | 2017-03-28 | Kabushiki Kaisha Toshiba | Electronic device |
WO2018070192A1 (ja) * | 2016-10-14 | 2018-04-19 | オムロン株式会社 | 電子装置およびその製造方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8012802B2 (en) * | 2010-02-04 | 2011-09-06 | Headway Technologies, Inc. | Method of manufacturing layered chip package |
US8279597B2 (en) | 2010-05-27 | 2012-10-02 | International Business Machines Corporation | Heatsink allowing in-situ maintenance in a stackable module |
US8174826B2 (en) | 2010-05-27 | 2012-05-08 | International Business Machines Corporation | Liquid cooling system for stackable modules in energy-efficient computing systems |
US8179674B2 (en) | 2010-05-28 | 2012-05-15 | International Business Machines Corporation | Scalable space-optimized and energy-efficient computing system |
US8358503B2 (en) | 2010-05-28 | 2013-01-22 | International Business Machines Corporation | Stackable module for energy-efficient computing systems |
US8796822B2 (en) | 2011-10-07 | 2014-08-05 | Freescale Semiconductor, Inc. | Stacked semiconductor devices |
US9076664B2 (en) * | 2011-10-07 | 2015-07-07 | Freescale Semiconductor, Inc. | Stacked semiconductor die with continuous conductive vias |
US9123686B2 (en) | 2013-04-12 | 2015-09-01 | Western Digital Technologies, Inc. | Thermal management for solid-state drive |
US9230878B2 (en) * | 2013-04-12 | 2016-01-05 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Integrated circuit package for heat dissipation |
US9070657B2 (en) * | 2013-10-08 | 2015-06-30 | Freescale Semiconductor, Inc. | Heat conductive substrate for integrated circuit package |
US9082757B2 (en) | 2013-10-31 | 2015-07-14 | Freescale Semiconductor, Inc. | Stacked semiconductor devices |
US9355985B2 (en) * | 2014-05-30 | 2016-05-31 | Freescale Semiconductor, Inc. | Microelectronic packages having sidewall-deposited heat spreader structures and methods for the fabrication thereof |
US9349670B2 (en) * | 2014-08-04 | 2016-05-24 | Micron Technology, Inc. | Semiconductor die assemblies with heat sink and associated systems and methods |
US10002653B2 (en) | 2014-10-28 | 2018-06-19 | Nxp Usa, Inc. | Die stack address bus having a programmable width |
US9913411B2 (en) * | 2016-04-27 | 2018-03-06 | General Electric Company | Thermal capacitance system |
JP6583897B1 (ja) * | 2018-05-25 | 2019-10-02 | ▲らん▼海精研股▲ふん▼有限公司 | セラミック製静電チャックの製造方法 |
US11260976B2 (en) | 2019-11-15 | 2022-03-01 | General Electric Company | System for reducing thermal stresses in a leading edge of a high speed vehicle |
US11260953B2 (en) | 2019-11-15 | 2022-03-01 | General Electric Company | System and method for cooling a leading edge of a high speed vehicle |
US11267551B2 (en) | 2019-11-15 | 2022-03-08 | General Electric Company | System and method for cooling a leading edge of a high speed vehicle |
US11427330B2 (en) | 2019-11-15 | 2022-08-30 | General Electric Company | System and method for cooling a leading edge of a high speed vehicle |
US11352120B2 (en) | 2019-11-15 | 2022-06-07 | General Electric Company | System and method for cooling a leading edge of a high speed vehicle |
US11745847B2 (en) | 2020-12-08 | 2023-09-05 | General Electric Company | System and method for cooling a leading edge of a high speed vehicle |
US11407488B2 (en) | 2020-12-14 | 2022-08-09 | General Electric Company | System and method for cooling a leading edge of a high speed vehicle |
US11577817B2 (en) | 2021-02-11 | 2023-02-14 | General Electric Company | System and method for cooling a leading edge of a high speed vehicle |
CN115775778A (zh) * | 2021-09-06 | 2023-03-10 | 长鑫存储技术有限公司 | 半导体结构 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02244748A (ja) * | 1989-03-17 | 1990-09-28 | Furukawa Electric Co Ltd:The | ヒートパイプ式放熱器 |
JPH05106956A (ja) * | 1991-02-25 | 1993-04-27 | Alcatel Nv | 冷却装置 |
JPH05203377A (ja) * | 1991-11-12 | 1993-08-10 | Mitsubishi Electric Corp | 平板型ヒートパイプ及び高密度実装モジュール |
JP2000252419A (ja) * | 1999-03-04 | 2000-09-14 | Nec Corp | 3次元モジュール構造 |
JP2002303493A (ja) * | 2001-04-03 | 2002-10-18 | Ts Heatronics Co Ltd | 放熱装置 |
JP2003188263A (ja) * | 2001-12-17 | 2003-07-04 | Sharp Corp | 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ |
JP2008010825A (ja) * | 2006-06-29 | 2008-01-17 | Hynix Semiconductor Inc | 積層パッケージ |
JP2008047383A (ja) * | 2006-08-14 | 2008-02-28 | Ichikoh Ind Ltd | 車両用灯具 |
WO2008108335A1 (ja) * | 2007-03-06 | 2008-09-12 | Nikon Corporation | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4868712A (en) * | 1987-02-04 | 1989-09-19 | Woodman John K | Three dimensional integrated circuit package |
JPH0645705A (ja) | 1992-07-24 | 1994-02-18 | Fujitsu Ltd | レーザモジュール |
JP2806357B2 (ja) | 1996-04-18 | 1998-09-30 | 日本電気株式会社 | スタックモジュール |
US5953588A (en) | 1996-12-21 | 1999-09-14 | Irvine Sensors Corporation | Stackable layers containing encapsulated IC chips |
US6734370B2 (en) | 2001-09-07 | 2004-05-11 | Irvine Sensors Corporation | Multilayer modules with flexible substrates |
US7369410B2 (en) * | 2006-05-03 | 2008-05-06 | International Business Machines Corporation | Apparatuses for dissipating heat from semiconductor devices |
US7928590B2 (en) * | 2006-08-15 | 2011-04-19 | Qimonda Ag | Integrated circuit package with a heat dissipation device |
-
2008
- 2008-11-03 US US12/289,745 patent/US8154116B2/en not_active Expired - Fee Related
-
2009
- 2009-09-09 JP JP2009207678A patent/JP5491802B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02244748A (ja) * | 1989-03-17 | 1990-09-28 | Furukawa Electric Co Ltd:The | ヒートパイプ式放熱器 |
JPH05106956A (ja) * | 1991-02-25 | 1993-04-27 | Alcatel Nv | 冷却装置 |
JPH05203377A (ja) * | 1991-11-12 | 1993-08-10 | Mitsubishi Electric Corp | 平板型ヒートパイプ及び高密度実装モジュール |
JP2000252419A (ja) * | 1999-03-04 | 2000-09-14 | Nec Corp | 3次元モジュール構造 |
JP2002303493A (ja) * | 2001-04-03 | 2002-10-18 | Ts Heatronics Co Ltd | 放熱装置 |
JP2003188263A (ja) * | 2001-12-17 | 2003-07-04 | Sharp Corp | 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ |
JP2008010825A (ja) * | 2006-06-29 | 2008-01-17 | Hynix Semiconductor Inc | 積層パッケージ |
JP2008047383A (ja) * | 2006-08-14 | 2008-02-28 | Ichikoh Ind Ltd | 車両用灯具 |
WO2008108335A1 (ja) * | 2007-03-06 | 2008-09-12 | Nikon Corporation | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101194187B1 (ko) * | 2010-10-04 | 2012-10-25 | 주식회사 세기하이텍 | 히트 스프레더 일체형 냉각모듈의 제조방법 |
JP2014216589A (ja) * | 2013-04-30 | 2014-11-17 | 富士通株式会社 | 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法 |
US9609739B2 (en) | 2015-03-10 | 2017-03-28 | Kabushiki Kaisha Toshiba | Electronic device |
USRE48664E1 (en) | 2015-03-10 | 2021-07-27 | Toshiba Memory Corporation | Electronic device |
WO2018070192A1 (ja) * | 2016-10-14 | 2018-04-19 | オムロン株式会社 | 電子装置およびその製造方法 |
JP2018064060A (ja) * | 2016-10-14 | 2018-04-19 | オムロン株式会社 | 電子装置およびその製造方法 |
US10879145B2 (en) | 2016-10-14 | 2020-12-29 | Omron Corporation | Electronic device and method of manufacture therefor |
Also Published As
Publication number | Publication date |
---|---|
US20100109137A1 (en) | 2010-05-06 |
JP5491802B2 (ja) | 2014-05-14 |
US8154116B2 (en) | 2012-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5491802B2 (ja) | ヒートシンクを備えた積層チップパッケージ | |
JP5576962B2 (ja) | 積層チップパッケージの製造方法 | |
JP5461077B2 (ja) | 積層チップパッケージ | |
JP5451204B2 (ja) | 積層チップパッケージの製造方法 | |
JP5432604B2 (ja) | 積層チップパッケージの製造方法 | |
JP5535560B2 (ja) | メモリデバイスを実現する積層チップパッケージ | |
JP5102339B2 (ja) | 積層チップパッケージの製造方法 | |
JP5275941B2 (ja) | 積層チップパッケージおよびその製造方法 | |
JP5550872B2 (ja) | 積層チップパッケージおよびその製造方法 | |
JP5154667B2 (ja) | 積層チップパッケージおよびその製造方法 | |
US20100200959A1 (en) | Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same | |
US8421243B2 (en) | Layered chip package and method of manufacturing same | |
JP4927194B2 (ja) | 積層チップパッケージの製造方法 | |
JP5228068B2 (ja) | 積層チップパッケージおよびその製造方法 | |
US8525167B2 (en) | Laminated chips package, semiconductor substrate and method of manufacturing the laminated chips package | |
JP4948635B2 (ja) | 積層チップパッケージの製造方法 | |
US8569878B2 (en) | Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131204 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5491802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |