JP2010103834A - 歪補償装置 - Google Patents

歪補償装置 Download PDF

Info

Publication number
JP2010103834A
JP2010103834A JP2008274381A JP2008274381A JP2010103834A JP 2010103834 A JP2010103834 A JP 2010103834A JP 2008274381 A JP2008274381 A JP 2008274381A JP 2008274381 A JP2008274381 A JP 2008274381A JP 2010103834 A JP2010103834 A JP 2010103834A
Authority
JP
Japan
Prior art keywords
distortion
distortion compensation
circuit
value
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008274381A
Other languages
English (en)
Inventor
Yasuhide Tanaka
康英 田中
Takuya Funayama
拓也 舩山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2008274381A priority Critical patent/JP2010103834A/ja
Publication of JP2010103834A publication Critical patent/JP2010103834A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】本発明は、DPDループとAGCループの2重ループ下においても、安定動作する歪補償装置の提供を目的とする。
【解決手段】本発明に係る歪補償装置は、増幅回路11の非線形歪を補償する歪補償装置において、増幅回路11の前段に接続され、入力信号電力に応じて歪補償量の値が規定された参照テーブルに基づき歪補償を行う歪補償回路12と、入力信号と増幅回路11からのフィードバック信号との歪量を検出する歪検出回路13と、歪検出回路13の検出する歪量を減少させる歪補償量の値に改めた更新テーブルを作成し、歪補償回路12、増幅回路11及び歪検出回路13を含むループのゲインが1となるような正規化補償値で更新テーブルの歪補償量の値を正規化して、参照テーブルと置換する歪補償量修正回路14と、を備えることを特徴とする。
【選択図】図1

Description

本発明は、無線送信装置に利用される歪補償装置に係り、特に、増幅器で発生する歪みを補償するためのDPD(Digital PreDistortion)を利用する歪補償装置に関する。
増幅回路からの出力の一部をフィードバックして、そのフィードバック信号と送信理想信号との誤差を増幅回路の非線形歪量として歪の逆特性を求める歪補償装置において、アナログ系各部のゲイン偏差が大きい場合、以下の問題がある。
まず、DPDループ内にゲイン誤差が生じるため、増幅回路からの出力電力に変動が生じる問題である。
次に、増幅回路誤差又は増幅回路出力を固定的に調整しようとすると、D/AのダイナミックレンジとDPDループ内の精度の両立が要求されるため、設計が困難となる問題である。
これらの問題に対しては、DPDループ内にAGC(Automatic−Gain−Control)ループを実装することが効果的である。図4に、従来の歪補償装置の一例を示す。従来の歪補償装置では、DPDループ101内にAGCループ102の実装、ALCによるI/Qアンバランス制御が提案されている(例えば、特許文献1及び2参照。)。しかし、従来の歪補償装置では、2重ループの不安定性については言及されていない。
特許3560398号 特開2004−172913号公報
DPDはゲイン調整効果があるため、DPDループとAGCループの2重ループとなる従来の歪補償装置では動作が不安定となる。
そこで、DPDループとAGCループの2重ループ下においても、安定動作する歪補償装置の提供を目的とする。
上記課題を解決するために、本発明に係る歪補償装置は、DPDループのゲインが1となるよう、DPDループで使用する参照テーブルを正規化することを特徴とする。
具体的には、本発明に係る歪補償装置は、増幅回路の非線形歪を補償する歪補償装置において、前記増幅回路の前段に接続され、入力信号電力に応じて歪補償量の値が規定された参照テーブルに基づき歪補償を行う歪補償回路と、前記入力信号と前記増幅回路からのフィードバック信号との歪量を検出する歪検出回路と、前記歪検出回路の検出する歪量を減少させる歪補償量の値に改めた更新テーブルを作成し、前記歪補償回路、前記増幅回路及び前記歪検出回路を含むループのゲインが1となるような正規化補償値で前記更新テーブルの歪補償量の値を正規化して、前記参照テーブルと置換する歪補償量修正回路と、を備えることを特徴とする。
歪検出回路、歪補償量修正回路及び歪補償回路を備え、DPDループを構築する。ここで、歪補償量修正回路がDPDループのゲインを1にするような正規化補償値で更新テーブルの歪補償量の値を正規化するので、DPDループとAGCループの2重ループ下においても安定動作させることができる。
本発明に係る歪補償装置では、前記正規化補償値は、前記更新テーブルに規定されている歪補償量の正規化補償値のうち、予め定められた入力信号電力に対応する歪補償量の正規化補償値であることが好ましい。このとき、予め定められた入力信号電力に対応する歪補償量の正規化補償値は、予め定められた入力信号電力に対応する歪補償量の値とすることができる。
各入力信号電力に応じた歪補償量の値に対して、共通の正規化補償値で更新テーブルの歪補償量の値を正規化する。これにより、正規化における算出処理の負荷を小さくすることができる。
本発明に係る歪補償装置では、前記予め定められた入力信号電力は、前記参照テーブルに規定されている入力信号電力のうちの平均電力付近の入力信号電力であることが好ましい。
入力信号電力が小さい場合は歪量が小さく、入力信号電力が大きい場合は歪量が大きいという傾向がある。そのため、平均電力付近での入力信号電力に対応する正規化補償値を用いることで、小さな算出処理の負荷で更新テーブルの歪補償量の値を平均的な正規化補償値で正規化することができる。
本発明に係る歪補償装置では、前記歪補償量修正回路は、予め定められた時間内に出現した入力信号電力に対応する歪補償量の値を選択的に正規化することが好ましい。
変更する必要のない歪補償量の値を正規化する処理を省略することができる。歪補償量の変動が減るため、DPDループを安定させることができる。
本発明によれば、DPDループとAGCループの2重ループ下においても、安定動作する歪補償装置を提供することができる。
添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。
図1は、本実施形態に係る歪補償装置の構成概略図である。本実施形態に係る歪補償装置は、増幅回路11と、歪補償回路12と、歪検出回路13と、歪補償量修正回路14と、を備え、増幅回路11の非線形歪を補償する。
本実施形態に係る歪補償装置では、DPDループが形成されている。DPDループは、歪補償回路12、増幅回路11、歪検出回路13、歪補償量修正回路14を含む。歪検出回路13は、歪補償回路12への入力信号と増幅回路11からのフィードバック信号との歪量を検出する。歪補償量修正回路14は、歪検出回路13の検出する歪量を減少させる歪補償量の値に改めた更新テーブルを作成し、参照テーブルと置換する。歪補償回路12は、増幅回路11の前段に接続され、入力信号電力に応じて歪補償量の値が規定された参照テーブルに基づき歪補償を行う。増幅回路11は、歪補償回路12によって参照テーブルでプリディストーションを付加された入力信号を増幅して出力する。
本実施形態に係る歪補償装置では、2つのAGCループが形成されている。第1のAGCループは、検出回路31、ATT回路32、増幅回路11を含む。第2のAGCループは、検出回路34と、ATT回路33を含む。検出回路31は、増幅回路11からの出力電力を検出する。ATT回路32は、検出回路31の検出する電力に応じて増幅回路11への入力信号の電力を調節する。検出回路34は、ATT回路33からの出力電力を検出する。ATT回路33は、検出回路34からの指示に応じた電力に調節したフィードバック信号を出力する。
上記のように、本実施形態に係る歪補償装置では、DPDループ及びAGCループの2重ループが形成されている。そこで、歪補償装置の安定動作のため、歪補償量修正回路14は、更新テーブルを参照テーブルと置換する際に、DPDループのゲインが1となるような正規化補償値で更新テーブルの歪補償量の値を正規化する。
具体的には、歪補償量修正回路14は、参照テーブル格納部21と、更新テーブル作成部22と、正規化算出部23を備える。参照テーブル格納部21は、参照テーブルを格納する。この参照テーブルは、歪補償回路12による歪補償量の値の参照先となる。更新テーブル作成部22は、歪検出回路13の検出する歪量を減少させる歪補償量の値に改めた更新テーブルを作成する。例えば、歪検出回路13に入力されたフィードバック信号と入力信号から、フィードバック信号の歪みの逆特性を求める。正規化算出部23は、DPDループのゲインが1となるような正規化補償値で更新テーブルの歪補償量の値を正規化する処理をし、参照テーブルを正規化後の更新テーブルに更新する。正規化する処理において、正規化する入力信号電力のアドレスを変更可能にする機能、正規化補償値を変える機能についてもDPD動作点の最適化をする意味で効果的である。
図2は、各テーブルの一例であり、(a)は参照テーブル、(b)は更新テーブル、(c)は正規化補償値で正規化された更新テーブルを示す。各テーブルとも、左列は入力信号電力に対応するアドレスを示し、右列は歪補償量の値を示す。アドレスmに対応する歪補償量の値は、参照テーブルではW(n)、更新テーブルではW(n+1)となっている。このとき、正規化のための処理負荷を減らすため、正規化補償値は、更新テーブルに規定されている歪補償量の正規化補償値のうち、予め定められた入力信号電力となるアドレスmに対応する歪補償量の正規化補償値であることが好ましい。このとき、アドレスmに対応する正規化補償値は、入力信号電力となるアドレスmに対応する歪補償量の値W(n+1)とすることができる。また、予め定められた入力信号電力となるアドレスmは、予め定めていてもよいし、更新テーブルに規定されている歪補償量の値から算出してもよい。例えば、アドレスmは、参照テーブルに規定されている入力信号電力に対応するアドレス0からxのうちの平均電力付近の入力信号電力に対応するアドレスmであることが好ましい。アドレスmが平均電力付近であることで、平均的な正規化補償値にて正規化することができる。したがって、正規化補償値は、平均電力付近の入力信号電力に対応する歪補償量の値W(n+1)であることが好ましい。
図2(c)では、各入力信号電力について正規化しているが、これに限定されない。例えば、安定動作のため、フィードバック信号の歪みの逆特性を求める際に出現しなかった入力信号電力のアドレスに対しては、正規化処理を行わないことが好ましい。そこで、歪補償量修正回路14は、予め定められた時間内に出現した入力信号電力に対応する歪補償量の値を選択的に正規化することが好ましい。予め定められた時間内は、任意に設定可能であるが、参照テーブルの更新が一定時間ごとに行われる場合は当該一定時間とすることができる。
正規化算出部23は、回路の簡略化のため、除算を排除した処理を行うことが好ましい。そこで、正規化算出部23は、入力された数値の逆数を出力する逆数ROM(Read Only Memory)を用い、各入力信号電力の歪補償量の値に、歪補償量の値の逆数を乗算することが好ましい。
図3に、正規化算出部の詳細な一例を示す。正規化算出部23は、選択部41と、算出部42と、レジスタ43と、正規化カウンタ44と、スイッチ45と、乗算器46と、を備える。選択部41に入力信号電力に応じた正規化アドレスmが入力されると、選択部41は、正規化前の更新テーブルから正規化アドレスmに対応する歪補償量u(n)の値を選択して算出部42に出力する。算出部42は、歪補償量の値の逆数を算出する。乗算器46は、算出部42の算出した歪補償量の値u(n)の逆数を、正規化前の更新テーブルに規定されている各入力信号電力に対応する歪補償量の値u(n)・・・u31(n)にそれぞれ乗算する。ここで、図3では入力信号電力のアドレスを0から31までとしているが、入力信号電力のアドレスは1から始まってもよいし、任意の数のアドレスで終わってもよい。
算出部42は、正規化アドレスmに対応する歪補償量の値u(n)、ステップサイズμ、漸近値g(j)が入力され、次式で表される算出を行った後、算出後の漸近値g(j+1)をレジスタ43に出力する。漸近値g(j)の初期値は、例えば1である。レジスタ43は、入力された最新の漸近値g(j+1)を記憶するとともにスイッチ45に出力する。
Figure 2010103834
一方、正規化カウンタ44は、更新周期Sが入力され、更新周期Sをカウントする。正規化カウンタ44は、更新周期Sとなるまでスイッチ45を算出部42に接続する。このとき、スイッチ45は、レジスタ43からの漸近値g(j+1)を、漸近値g(j)として算出部42に出力する。このように、算出部42は、漸近値g(j+1)を繰り返し算出することで、歪補償量の値の逆数を算出することができる。
正規化カウンタ44は、更新周期Sになると、スイッチ45を乗算器46に接続する。スイッチ45は、レジスタ43に記憶されている最新の漸近値g(j+1)を乗算器46に出力する。乗算器46は、正規化前の更新テーブルに規定されている各入力信号電力に対応する歪補償量の値u(n)・・・u31(n)に、最新の漸近値g(j+1)を乗算する。これによって、正規化算出部23は、正規化した更新テーブルの歪補償量の値W(n)・・・W31(n)を、除算処理を行うことなく算出することができる。
本発明は、無線送信装置に利用することができる。
本実施形態に係る歪補償装置の構成概略図である。 各テーブルの一例であり、(a)は参照テーブル、(b)は更新テーブル、(c)は正規化補償値で正規化された更新テーブルを示す。 正規化算出部の詳細な一例を示す。 従来の歪補償装置の一例を示す構成概略図である。
符号の説明
11 増幅回路
12 歪補償回路
13 歪検出回路
14 歪補償量修正回路
21 参照テーブル格納部
22 更新テーブル作成部
23 正規化算出部
31、34 検出回路
32、33 ATT回路
41 選択部
42 算出部
43 レジスタ
44 正規化カウンタ
45 スイッチ
46 乗算器
101 DPDループ
102 AGCループ

Claims (5)

  1. 増幅回路の非線形歪を補償する歪補償装置において、
    前記増幅回路の前段に接続され、入力信号電力に応じて歪補償量の値が規定された参照テーブルに基づき歪補償を行う歪補償回路と、
    前記入力信号と前記増幅回路からのフィードバック信号との歪量を検出する歪検出回路と、
    前記歪検出回路の検出する歪量を減少させる歪補償量の値に改めた更新テーブルを作成し、前記歪補償回路、前記増幅回路及び前記歪検出回路を含むループのゲインが1となるような正規化補償値で前記更新テーブルの歪補償量の値を正規化して、前記参照テーブルと置換する歪補償量修正回路と、を備えることを特徴とする歪補償装置。
  2. 前記正規化補償値は、前記更新テーブルに規定されている歪補償量の正規化補償値のうち、予め定められた入力信号電力に対応する歪補償量の正規化補償値であることを特徴とする請求項1に記載の歪補償装置。
  3. 前記正規化補償値は、前記更新テーブルに規定されている歪補償量の値のうち、予め定められた入力信号電力に対応する歪補償量の値であることを特徴とする請求項1に記載の歪補償装置。
  4. 前記予め定められた入力信号電力は、前記参照テーブルに規定されている入力信号電力のうちの平均電力付近の入力信号電力であることを特徴とする請求項2又は3に記載の歪補償装置。
  5. 前記歪補償量修正回路は、予め定められた時間内に出現した入力信号電力に対応する歪補償量の値を選択的に正規化することを特徴とする請求項1から4のいずれかに記載の歪補償装置。
JP2008274381A 2008-10-24 2008-10-24 歪補償装置 Pending JP2010103834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008274381A JP2010103834A (ja) 2008-10-24 2008-10-24 歪補償装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008274381A JP2010103834A (ja) 2008-10-24 2008-10-24 歪補償装置

Publications (1)

Publication Number Publication Date
JP2010103834A true JP2010103834A (ja) 2010-05-06

Family

ID=42294050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008274381A Pending JP2010103834A (ja) 2008-10-24 2008-10-24 歪補償装置

Country Status (1)

Country Link
JP (1) JP2010103834A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276533B2 (en) 2013-07-26 2016-03-01 Fujitsu Limited Distortion compensation apparatus and method
US9444412B2 (en) 2013-10-09 2016-09-13 Fujitsu Limited Distortion compensation apparatus and method therefor
US10476536B1 (en) 2018-05-17 2019-11-12 Fujitsu Limited Distortion compensation device and distortion compensation method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363793A (ja) * 2003-06-03 2004-12-24 Mitsubishi Electric Corp 電力増幅器の歪補償装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363793A (ja) * 2003-06-03 2004-12-24 Mitsubishi Electric Corp 電力増幅器の歪補償装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276533B2 (en) 2013-07-26 2016-03-01 Fujitsu Limited Distortion compensation apparatus and method
US9444412B2 (en) 2013-10-09 2016-09-13 Fujitsu Limited Distortion compensation apparatus and method therefor
US10476536B1 (en) 2018-05-17 2019-11-12 Fujitsu Limited Distortion compensation device and distortion compensation method

Similar Documents

Publication Publication Date Title
JP5420887B2 (ja) 歪補償装置
JP2009273110A (ja) ポーラ変調送信装置及びポーラ変調送信方法
JP2009278444A (ja) 歪み補償装置
JP2011082953A (ja) 増幅装置、及びこれを用いた無線送信装置
JP2010016821A (ja) ベースバンド・プレディストーション装置及び方法
US9444412B2 (en) Distortion compensation apparatus and method therefor
JP2010011390A (ja) 歪補償増幅器および前置歪補償増幅装置
JP2005151119A (ja) 歪補償装置
JP2010103834A (ja) 歪補償装置
JPWO2010073483A1 (ja) 歪補償増幅器
JP2003298429A (ja) 非線形歪補償装置
JP2007221613A (ja) 歪補償方法および装置
JP2002353822A (ja) 送信出力補正装置
JP5128269B2 (ja) 音響装置
JP4304296B2 (ja) 送信電力制御回路および送信電力制御回路を備えた無線通信装置
WO2002027921A1 (fr) Procede et circuit de compensation de la distorsion et de controle des sorties
US8687096B2 (en) Adapted piecewise linear processing drive
JP4579792B2 (ja) フィードフォワード歪補償増幅器
JP2010258932A (ja) 歪補償装置
JP2010272923A (ja) 歪み補償増幅器、プリディストータ
JP2007142537A (ja) 送信増幅器の並列運転システムおよび方法
JP2009089118A (ja) 歪補償装置
JP2008187618A (ja) 歪み補償装置
JPWO2008090613A1 (ja) 歪補償装置
JP4986737B2 (ja) プリディストーション型歪補償増幅装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218