JP2010103540A6 - Solid-state imaging device, solid-state imaging device, and manufacturing method thereof - Google Patents

Solid-state imaging device, solid-state imaging device, and manufacturing method thereof Download PDF

Info

Publication number
JP2010103540A6
JP2010103540A6 JP2009244179A JP2009244179A JP2010103540A6 JP 2010103540 A6 JP2010103540 A6 JP 2010103540A6 JP 2009244179 A JP2009244179 A JP 2009244179A JP 2009244179 A JP2009244179 A JP 2009244179A JP 2010103540 A6 JP2010103540 A6 JP 2010103540A6
Authority
JP
Japan
Prior art keywords
conductivity type
region
solid
semiconductor layer
planar semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009244179A
Other languages
Japanese (ja)
Other versions
JP5311666B2 (en
JP2010103540A5 (en
JP2010103540A (en
Inventor
富士雄 舛岡
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Japan Ltd
Original Assignee
Unisantis Electronics Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2008/069321 external-priority patent/WO2010046994A1/en
Application filed by Unisantis Electronics Japan Ltd filed Critical Unisantis Electronics Japan Ltd
Priority to JP2009244179A priority Critical patent/JP5311666B2/en
Priority claimed from JP2009244179A external-priority patent/JP5311666B2/en
Publication of JP2010103540A publication Critical patent/JP2010103540A/en
Publication of JP2010103540A6 publication Critical patent/JP2010103540A6/en
Publication of JP2010103540A5 publication Critical patent/JP2010103540A5/ja
Application granted granted Critical
Publication of JP5311666B2 publication Critical patent/JP5311666B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】一画素の面積に対する受光部の表面積の割合が大きいＣＣＤ固体撮像素子を提供する。
【解決手段】第２導電型平面状半導体層上に形成された第１導電型平面状半導体層と、第１導電型平面状半導体層に形成された孔と、孔の底部に形成された第１導電型の高濃度不純物領域と、孔の側壁の一部に形成され、第１導電型の高濃度不純物領域と接続された第１導電型の高濃度不純物からなる素子分離領域と、孔の底部に形成した第１導電型の高濃度不純物領域の下部と、孔の底部の側壁の他の一部に形成された受光により電荷量が変化する第２導電型光電変換領域と、孔の側壁にゲート絶縁膜を介して形成された転送電極と、第１導電型平面状半導体層表面と、孔の上部の側壁の他の一部に形成された第２導電型ＣＣＤチャネル領域と、第２導電型光電変換領域と第２導電型ＣＣＤチャネル領域に挟まれた領域に形成された読み出しチャネルを含む固体撮像素子を提供する。
【選択図】図３Provided is a CCD solid-state imaging device in which the ratio of the surface area of a light receiving portion to the area of one pixel is large.
A first conductivity type planar semiconductor layer formed on a second conductivity type planar semiconductor layer, a hole formed in the first conductivity type planar semiconductor layer, and a first layer formed at the bottom of the hole. A one-conductivity type high-concentration impurity region, an element isolation region made of a first-conductivity type high-concentration impurity formed in a part of the side wall of the hole and connected to the first-conductivity type high-concentration impurity region; A second conductivity type photoelectric conversion region in which a charge amount is changed by light reception formed on a lower portion of the first conductivity type high-concentration impurity region formed on the bottom portion and another side wall of the bottom portion of the hole; and a sidewall of the hole A transfer electrode formed through a gate insulating film, a surface of the first conductivity type planar semiconductor layer, a second conductivity type CCD channel region formed on the other part of the side wall above the hole, and a second Read formed in a region sandwiched between the conductive photoelectric conversion region and the second conductive CCD channel region To provide a solid-state imaging device including the channel.
[Selection] Figure 3

Description

本発明は、固体撮像素子、固体撮像装置及びその製造方法に関し、特にＣＣＤ固体撮像素子、ＣＣＤ固体撮像装置及びその製造方法に関するものである。   The present invention relates to a solid-state imaging device, a solid-state imaging device, and a manufacturing method thereof, and more particularly to a CCD solid-state imaging device, a CCD solid-state imaging device, and a manufacturing method thereof.

ビデオカメラ等に用いられる従来の固体撮像素子では、光検出素子がマトリックス状に配列され、光検出素子列の間に、この光検出素子列で発生した信号電荷を読み出す垂直電荷結合素子（垂直ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を有している。   In a conventional solid-state imaging device used in a video camera or the like, photodetecting elements are arranged in a matrix, and a vertical charge coupled device (vertical CCD) that reads signal charges generated in the photodetecting element array between the photodetecting element arrays. : Charge Coupled Device).

次に、上記従来の固体撮像素子の構造を示す（例えば、特許文献１参照）。図１は、従来の固体撮像素子の単位画素を示す断面図である。フォトダイオード（ＰＤ）は、ｎ型基板１１上に形成されたｐ型ウェル領域１２内に形成され、電荷蓄積層として機能するn型光電変換領域１３、及びn型光電変換領域１３上に形成されたp+型領域１４から構成されている。   Next, the structure of the conventional solid-state imaging device will be shown (for example, see Patent Document 1). FIG. 1 is a cross-sectional view showing a unit pixel of a conventional solid-state imaging device. The photodiode (PD) is formed in the p-type well region 12 formed on the n-type substrate 11 and is formed on the n-type photoelectric conversion region 13 and the n-type photoelectric conversion region 13 that function as a charge storage layer. The p + type region 14 is formed.

また、ｎ型ＣＣＤチャネル領域１６は、ｐ型ウェル領域１２内にn型不純物添加領域として形成されている。ｎ型ＣＣＤチャネル領域１６と、このｎ型ＣＣＤチャネル領域１６に信号電荷を読み出す側のフォトダイオードとの間には、p型不純物添加領域で形成された読み出しチャネルが設けられている。そして、フォトダイオードで発生した信号電荷は、n型光電変換領域１３に一時的に蓄積された後、読み出しチャネルを介して読み出される。   The n-type CCD channel region 16 is formed as an n-type impurity added region in the p-type well region 12. Between the n-type CCD channel region 16 and the photodiode on the side from which signal charges are read out to the n-type CCD channel region 16, a read channel formed by a p-type impurity added region is provided. The signal charge generated in the photodiode is temporarily stored in the n-type photoelectric conversion region 13 and then read out through the read channel.

一方、ｎ型ＣＣＤチャネル領域１６と他のフォトダイオードとの間には、ｐ+型素子分離領域１５が設けられている。このｐ+型素子分離領域１５により、フォトダイオードとｎ型ＣＣＤチャネル領域１６とが電気的に分離されると共に、ｎ型ＣＣＤチャネル領域１６同士も相互に接触しないように分離される。   On the other hand, a p + -type element isolation region 15 is provided between the n-type CCD channel region 16 and another photodiode. The p + -type element isolation region 15 electrically isolates the photodiode and the n-type CCD channel region 16 and also separates the n-type CCD channel regions 16 from each other.

半導体基板の表面には、Ｓｉ酸化膜１７を介して、フォトダイオード間を通過するように水平方向に延びた転送電極１８が形成されている。なお、転送電極１８のうち、読み出し信号が印加される電極の下方にある読み出しチャネルを介して、フォトダイオードで発生した信号電荷がｎ型ＣＣＤチャネル領域１６に読み出される。   On the surface of the semiconductor substrate, a transfer electrode 18 extending in the horizontal direction so as to pass between the photodiodes is formed via the Si oxide film 17. Note that the signal charge generated by the photodiode is read out to the n-type CCD channel region 16 through the readout channel below the electrode to which the readout signal is applied among the transfer electrodes 18.

転送電極１８が形成された半導体基板の表面は、金属遮蔽膜２０が形成されている。金属遮蔽膜２０は、各フォトダイオード毎に、受光部であるp+型領域１４に受光される光を透過させる光透過部として金属遮蔽膜開口部２４を有している。   A metal shielding film 20 is formed on the surface of the semiconductor substrate on which the transfer electrode 18 is formed. The metal shielding film 20 has, for each photodiode, a metal shielding film opening 24 as a light transmitting part that transmits light received by the p + -type region 14 that is a light receiving part.

特開２０００−１０１０５６号公報JP 2000-101056 A

このように、従来の固体撮像素子においては、フォトダイオード（ＰＤ）、読み出しチャネル、ｎ型ＣＣＤチャネル領域、ｐ+型素子分離領域が、平面に形成されており、一画素の面積に対する受光部（フォトダイオード）の表面積の割合を大きくすることには限界があった。そこで、本発明は、読み出しチャネルの面積を低減し、一画素の面積に対する受光部（フォトダイオード）の表面積の割合が大きいＣＣＤ固体撮像素子を提供することを目的とする。   As described above, in the conventional solid-state imaging device, the photodiode (PD), the readout channel, the n-type CCD channel region, and the p + -type device isolation region are formed in a plane, and the light receiving portion (for the area of one pixel ( There was a limit to increasing the surface area ratio of the photodiode. Accordingly, an object of the present invention is to provide a CCD solid-state imaging device in which the area of the readout channel is reduced and the ratio of the surface area of the light receiving portion (photodiode) to the area of one pixel is large.

本発明の１態様では、
第２導電型平面状半導体層と、
前記第２導電型平面状半導体層上に形成された第１導電型平面状半導体層と、
前記第１導電型平面状半導体層に形成された孔と、
前記第１導電型平面状半導体層に形成された孔の底部に形成された第１導電型の高濃度不純物領域と、
前記第１導電型平面状半導体層に形成した孔の側壁の一部に形成され、前記第１導電型の高濃度不純物領域と接続された第１導電型の高濃度不純物からなる素子分離領域と、
前記第１導電型平面状半導体層に形成された孔の底部に形成した前記第１導電型の高濃度不純物領域の下部と、前記第１導電型平面状半導体層に形成した孔の底部の側壁の他の一部に形成された受光により電荷量が変化する第２導電型光電変換領域と、
前記第１導電型平面状半導体層に形成された孔の側壁にゲート絶縁膜を介して形成された転送電極と、
前記第１導電型平面状半導体層表面と、前記第１導電型平面状半導体層に形成された孔の上部の側壁の他の一部に形成された第２導電型ＣＣＤチャネル領域と、
前記第２導電型光電変換領域と前記第２導電型ＣＣＤチャネル領域に挟まれた領域に形成された読み出しチャネルを有することを特徴とする固体撮像素子を提供するものである。 In one aspect of the invention,
A second conductivity type planar semiconductor layer;
A first conductivity type planar semiconductor layer formed on the second conductivity type planar semiconductor layer;
Holes formed in the first conductivity type planar semiconductor layer;
A first conductivity type high-concentration impurity region formed at the bottom of a hole formed in the first conductivity type planar semiconductor layer;
An element isolation region formed of a portion of a sidewall of a hole formed in the first conductivity type planar semiconductor layer and made of a first conductivity type high concentration impurity connected to the first conductivity type high concentration impurity region; ,
A lower portion of the first conductivity type high-concentration impurity region formed at the bottom of the hole formed in the first conductivity type planar semiconductor layer, and a sidewall of the bottom of the hole formed in the first conductivity type planar semiconductor layer A second conductivity type photoelectric conversion region in which the amount of charge changes due to light reception formed in another part of
A transfer electrode formed on a side wall of a hole formed in the first conductivity type planar semiconductor layer via a gate insulating film;
A surface of the first conductivity type planar semiconductor layer, a second conductivity type CCD channel region formed on the other side wall of the upper portion of the hole formed in the first conductivity type planar semiconductor layer,
The present invention provides a solid-state imaging device having a readout channel formed in a region sandwiched between the second conductivity type photoelectric conversion region and the second conductivity type CCD channel region.

また、本発明の好ましい態様では、前記記載の固体撮像素子が行列状に複数配列された固体撮像装置が提供される。   In a preferred aspect of the present invention, there is provided a solid-state imaging device in which a plurality of the solid-state imaging elements described above are arranged in a matrix.

また、本発明の好ましい態様では、前記第２導電型ＣＣＤチャネル領域は、少なくとも隣り合う前記第１導電型平面状半導体層に形成された孔列の間の各々において、列方向に延びる第２導電型不純物領域で構成され、
前記第２導電型ＣＣＤチャネル領域が相互に接触しないように、第１導電型の高濃度不純物からなる素子分離領域が設けられていることを特徴とする前記記載の固体撮像装置が提供される。 Further, in a preferred aspect of the present invention, the second conductivity type CCD channel region has a second conductivity extending in the column direction at least between each of the hole columns formed in the adjacent first conductivity type planar semiconductor layers. Type impurity region,
The solid-state imaging device as described above is characterized in that an element isolation region made of a high-concentration impurity of the first conductivity type is provided so that the second conductivity type CCD channel regions do not contact each other.

また、本発明の好ましい態様では、前記第１導電型平面状半導体層に形成された孔の側壁にゲート絶縁膜を介して形成された転送電極を含む複数の転送電極は、前記第１導電型平面状半導体層に形成された孔行の間の各々において行方向に延び、前記第２導電型ＣＣＤチャネル領域に沿って前記固体撮像素子で発生した信号電荷を転送するように所定間隔離間して配列されたことを特徴とする前記記載の固体撮像装置が提供される。   In a preferred aspect of the present invention, a plurality of transfer electrodes including a transfer electrode formed on a side wall of a hole formed in the first conductive type planar semiconductor layer via a gate insulating film is the first conductive type. Each of the hole rows formed in the planar semiconductor layer extends in the row direction and is spaced by a predetermined interval so as to transfer the signal charge generated in the solid-state imaging device along the second conductivity type CCD channel region. The solid-state imaging device described above is provided, which is arranged.

また、本発明の好ましい態様では、前記記載の固体撮像素子が第１の間隔で第１の方向に複数配列された第１の固体撮像素子列と、前記記載の固体撮像素子が前記第１の間隔で前記第１の方向に複数配列され、且つ前記第１の固体撮像素子列に対して前記第１の方向に所定量ずらして配置された第２の固体撮像素子列とが、第２の間隔をおいて配列された素子列の組が、前記第１の方向に所定量ずらして前記第２の間隔をおいて複数組配列された固体撮像装置が提供される。   In a preferred aspect of the present invention, a first solid-state image sensor array in which a plurality of the solid-state image sensors described above are arranged in a first direction at a first interval; and the solid-state image sensor described above is the first solid-state image sensor. A plurality of second solid-state image sensor rows arranged in the first direction at intervals and arranged by shifting a predetermined amount in the first direction with respect to the first solid-state image sensor row, There is provided a solid-state imaging device in which a plurality of sets of element arrays arranged at intervals are shifted by a predetermined amount in the first direction and arranged at a plurality of intervals at the second interval.

また、本発明の好ましい態様では、前記第２導電型ＣＣＤチャネル領域は、少なくとも隣り合う前記第１導電型平面状半導体層に形成された孔列の間の各々において、該隣り合う前記第１導電型平面状半導体層に形成された孔列の各前記第１導電型平面状半導体層に形成された孔の間を通過して列方向に延びる第２導電型不純物領域で構成され、
前記第２導電型ＣＣＤチャネル領域が相互に接触しないように、第１導電型の高濃度不純物からなる素子分離領域が設けられていることを特徴とする前記記載の固体撮像装置が提供される。 In a preferred aspect of the present invention, the second conductivity type CCD channel region is adjacent to the first conductivity type adjacent to each other between the hole rows formed in the adjacent first conductivity type planar semiconductor layer. A second conductive type impurity region extending in the column direction passing between the holes formed in each of the first conductive type planar semiconductor layers of the hole row formed in the type planar semiconductor layer;
The solid-state imaging device as described above is characterized in that an element isolation region made of a high-concentration impurity of the first conductivity type is provided so that the second conductivity type CCD channel regions do not contact each other.

また、本発明の好ましい態様では、前記転送電極は、隣り合う前記第１導電型平面状半導体層に形成された孔行の間の各々において、該隣り合う前記第１導電型平面状半導体層に形成された孔行の各前記第１導電型平面状半導体層に形成された孔の間を通過して行方向に延び、前記第２導電型ＣＣＤチャネル領域に沿って前記固体撮像素子で発生した信号電荷を転送するように所定間隔離間して配列されたことを特徴とする前記記載の固体撮像装置が提供される。   Further, in a preferred aspect of the present invention, the transfer electrode is formed on the adjacent first conductive type planar semiconductor layer in each of the space between the hole rows formed in the adjacent first conductive type planar semiconductor layer. In the formed hole row, it passes between the holes formed in each of the first conductive type planar semiconductor layers and extends in the row direction, and is generated in the solid-state imaging device along the second conductive type CCD channel region. The above-described solid-state imaging device is provided, which is arranged at a predetermined interval so as to transfer signal charges.

また、本発明の好ましい態様では、固体撮像素子の製造方法であって、
第２導電型平面状半導体層上に形成された第１導電型平面状半導体層に、孔を形成する工程と、
前記第１導電型平面状半導体層に形成された孔の底部に第１導電型の高濃度不純物領域を形成する工程と、
前記第１導電型平面状半導体層に形成した孔の側壁の一部に、第１導電型の高濃度不純物からなる素子分離領域を形成する工程と、
前記第１導電型平面状半導体層に形成された孔の底部に形成した前記第１導電型の高濃度不純物領域の下部と、前記第１導電型平面状半導体層に形成した孔の底部の側壁の他の一部に、受光により電荷量が変化する第２導電型光電変換領域を形成する工程と、
前記第１導電型平面状半導体層に形成された孔の側壁にゲート絶縁膜を介して転送電極を形成する工程と、
前記第１導電型平面状半導体層表面と、前記第１導電型平面状半導体層に形成された孔の上部の側壁の他の一部に第２導電型ＣＣＤチャネル領域を形成する工程と、
前記第２導電型光電変換領域と前記第２導電型ＣＣＤチャネル領域に挟まれた領域に読み出しチャネルを形成する工程と、
を含むことを特徴とする固体撮像素子の製造方法が提供される。 Further, in a preferred aspect of the present invention, a method for manufacturing a solid-state imaging device,
Forming a hole in the first conductivity type planar semiconductor layer formed on the second conductivity type planar semiconductor layer;
Forming a first conductivity type high-concentration impurity region at the bottom of the hole formed in the first conductivity type planar semiconductor layer;
Forming an element isolation region made of a high-concentration impurity of the first conductivity type on a part of the side wall of the hole formed in the first conductivity-type planar semiconductor layer;
A lower portion of the first conductivity type high-concentration impurity region formed at the bottom of the hole formed in the first conductivity type planar semiconductor layer, and a sidewall of the bottom of the hole formed in the first conductivity type planar semiconductor layer Forming a second conductivity type photoelectric conversion region in which the amount of charge is changed by receiving light,
Forming a transfer electrode through a gate insulating film on a side wall of a hole formed in the first conductive type planar semiconductor layer;
Forming a second conductivity type CCD channel region on the surface of the first conductivity type planar semiconductor layer and the other part of the side wall at the top of the hole formed in the first conductivity type planar semiconductor layer;
Forming a readout channel in a region sandwiched between the second conductivity type photoelectric conversion region and the second conductivity type CCD channel region;
The manufacturing method of the solid-state image sensor characterized by including these is provided.

また、本発明の好ましい態様では、第２導電型平面状半導体層上に形成された第１導電型平面状半導体層に、マスクを形成し、シリコンをエッチングし、孔を形成する工程を含む前記記載の固体撮像素子の製造方法が提供される。   In a preferred aspect of the present invention, the method includes a step of forming a mask, etching silicon, and forming a hole in the first conductivity type planar semiconductor layer formed on the second conductivity type planar semiconductor layer. A method for manufacturing the described solid-state imaging device is provided.

また、本発明の好ましい態様では、第２導電型光電変換領域をイオン注入により形成する際のマスク材を、第１導電型平面状半導体層に形成された孔の側壁に形成する工程と、
第２導電型光電変換領域をイオン注入により形成する工程と
を含む前記記載の固体撮像素子の製造方法が提供される。 Further, in a preferred aspect of the present invention, a step of forming a mask material for forming the second conductivity type photoelectric conversion region by ion implantation on the sidewall of the hole formed in the first conductivity type planar semiconductor layer;
And a step of forming a second conductivity type photoelectric conversion region by ion implantation.

また、本発明の好ましい態様では、第２導電型光電変換領域をイオン注入により形成する工程の後に、第１導電型平面状半導体層に形成された孔の底部に第１導電型の高濃度不純物領域を形成する工程を含む前記記載の固体撮像素子の製造方法が提供される。   In a preferred embodiment of the present invention, after the step of forming the second conductivity type photoelectric conversion region by ion implantation, the first conductivity type high concentration impurity is formed at the bottom of the hole formed in the first conductivity type planar semiconductor layer. The manufacturing method of the said solid-state image sensor containing the process of forming an area | region is provided.

また、本発明の好ましい態様では、第２導電型光電変換領域をイオン注入により形成する工程の後に、第１導電型平面状半導体層に形成された孔の側壁に形成したマスク材の一部をエッチングにより除去し、
その後、イオン注入により、
第１導電型平面状半導体層に形成した孔の底部に第１導電型の高濃度不純物領域を形成する工程と、
第１導電型平面状半導体層に形成した孔の側壁の一部に、第１導電型の高濃度不純物からなる素子分離領域を形成する工程を含む前記記載の固体撮像素子の製造方法が提供される。 In a preferred embodiment of the present invention, after the step of forming the second conductivity type photoelectric conversion region by ion implantation, a part of the mask material formed on the side wall of the hole formed in the first conductivity type planar semiconductor layer is formed. Removed by etching,
Then, by ion implantation
Forming a first conductivity type high concentration impurity region at the bottom of the hole formed in the first conductivity type planar semiconductor layer;
The method for producing a solid-state imaging device as described above, comprising a step of forming an element isolation region made of a high-concentration impurity of the first conductivity type on a part of the side wall of the hole formed in the first conductivity type planar semiconductor layer. The

また、本発明の好ましい態様では、第２導電型ＣＣＤチャネル領域をイオン注入により形成する際のマスク材を、第１導電型平面状半導体層に形成された孔に形成する工程と、
第２導電型ＣＣＤチャネル領域をイオン注入により形成する工程と
を含む前記記載の固体撮像素子の製造方法が提供される。 In a preferred embodiment of the present invention, a step of forming a mask material for forming the second conductivity type CCD channel region by ion implantation in a hole formed in the first conductivity type planar semiconductor layer;
And a step of forming the second conductivity type CCD channel region by ion implantation.

また、本発明の好ましい態様では、第１導電型平面状半導体層に形成した孔の側壁の一部に形成された第１導電型の高濃度不純物からなる素子分離領域に接続するよう
第１導電型の高濃度不純物からなる素子分離領域をイオン注入により形成する際のマスク材を形成する工程と、
第１導電型の高濃度不純物からなる素子分離領域をイオン注入により形成する工程と
を含む前記記載の固体撮像素子の製造方法が提供される。 In a preferred embodiment of the present invention, the first conductive layer is connected to an element isolation region made of a high-concentration impurity of the first conductive type formed in a part of the side wall of the hole formed in the first conductive type planar semiconductor layer. Forming a mask material when forming an element isolation region made of a high concentration impurity of the mold by ion implantation;
And a step of forming an element isolation region made of a first conductivity type high-concentration impurity by ion implantation.

また、本発明の好ましい態様では、ゲート絶縁膜を形成し、ゲート電極材を堆積し、平坦化を行い、エッチングを行うことにより、転送電極を形成する工程を含む前記記載の固体撮像素子の製造方法が提供される。   According to a preferred aspect of the present invention, the manufacturing of the solid-state imaging device described above includes a step of forming a transfer electrode by forming a gate insulating film, depositing a gate electrode material, performing planarization, and performing etching. A method is provided.

従来のＣＣＤ固体撮像素子では、フォトダイオード（ＰＤ）、読み出しチャネル、ｎ型ＣＣＤチャネル領域、ｐ+型素子分離領域が、平面に形成されており、一画素の面積に対する受光部（フォトダイオード）の表面積の割合を大きくすることに限界があったが、本発明によれば、読み出しチャネルを非水平に配置することにより、読み出しチャネルの占有面積を大幅に低減し、一画素の面積に対する受光部（フォトダイオード）の表面積の割合が大きいＣＣＤ固体撮像素子を提供することができる。   In a conventional CCD solid-state imaging device, a photodiode (PD), a readout channel, an n-type CCD channel region, and a p + -type device isolation region are formed in a plane, and a light receiving portion (photodiode) for an area of one pixel is formed. Although there has been a limit to increasing the ratio of the surface area, according to the present invention, the area occupied by the readout channel is significantly reduced by arranging the readout channel in a non-horizontal manner, and the light receiving section ( A CCD solid-state imaging device having a large surface area ratio of (photodiode) can be provided.

従来の固体撮像素子の単位画素を示す断面図。Sectional drawing which shows the unit pixel of the conventional solid-state image sensor. この発明に係るＣＣＤ固体撮像素子の平面図。1 is a plan view of a CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の鳥瞰図。1 is a bird's-eye view of a CCD solid-state imaging device according to the present invention. 図２のＸ1−Ｘ1’断面図。X 1 -X 1 'sectional view of FIG. 図２のＹ1−Ｙ1’断面図。FIG. 3 is a sectional view taken along the line Y 1 -Y 1 ′ in FIG. 2. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＸ1−Ｘ1'断面工程図。X 1 -X 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子の製造例を示すＹ1−Ｙ1'断面工程図。Y 1 -Y 1 'sectional process drawing showing the manufacture example of the CCD solid-state imaging device according to the present invention. この発明に係るＣＣＤ固体撮像素子をハニカム状に配置した固体撮像素子の平面図。The top view of the solid-state image sensor which has arrange | positioned the CCD solid-state image sensor which concerns on this invention in honeycomb form. この発明に係るＣＣＤ固体撮像素子をハニカム状に配置した固体撮像素子の鳥瞰図。The bird's-eye view of the solid-state image sensor which has arranged the CCD solid-state image sensor concerning this invention in the shape of a honeycomb. 図２２のＸ2−Ｘ2’断面図。X 2 -X 2 'sectional view of FIG. 22. 図２２のＹ2−Ｙ2’断面図。Y 2 -Y 2 'sectional view of FIG. 22. この発明に係るＣＣＤ固体撮像素子を行列状に配置した固体撮像素子の平面図。The top view of the solid-state image sensor which has arrange | positioned the CCD solid-state image sensor which concerns on this invention in matrix form. この発明に係るＣＣＤ固体撮像素子を行列状に配置した固体撮像素子の鳥瞰図。The bird's-eye view of the solid-state image sensor which has arrange | positioned the CCD solid-state image sensor which concerns on this invention in matrix form. 図２６のＸ3−Ｘ3’断面図。X 3 -X 3 'sectional view of FIG. 26. 図２６のＹ3−Ｙ3’断面図。FIG. 27 is a sectional view taken along the line Y 3 -Y 3 ′ in FIG. 26.

以下、添付図面を参照して本発明の実施形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

（第１の実施形態）
本発明の第１の実施形態に係るＣＣＤ固体撮像素子を一行二列に配置した固体撮像装置の平面図及び鳥瞰図をそれぞれ、図２及び図３に示す。また、図４は図２のＸ1−Ｘ1’断面図、図５は図２のＹ1−Ｙ1’断面図である。 (First embodiment)
A plan view and a bird's-eye view of the solid-state imaging device in which the CCD solid-state imaging devices according to the first embodiment of the present invention are arranged in one row and two columns are shown in FIGS. 2 and 3, respectively. 4 is a cross-sectional view taken along line X 1 -X 1 ′ in FIG. 2, and FIG. 5 is a cross-sectional view taken along line Y 1 -Y 1 ′ in FIG. 2.

ｎ型基板１１５上に、ｐ型ウェル領域１１４が形成され、
ｐ型ウェル１１４にシリコン孔２０３が形成され、
シリコン孔２０３の底部にｐ＋型領域１０４が形成され、
シリコン孔２０３の側壁の一部に、ｐ＋型領域１０４と接続するよう形成されたｐ＋型素子分離領域１０１が形成され、
ｐ＋型領域１０４の下部と、シリコン孔２０３の底部の側壁の他の一部にｎ型光電変換領域１１０が形成され、
シリコン孔２０３の側壁にゲート絶縁膜１１７を介して転送電極１０６、１０７が形成され、
ｐ型ウェル１１４表面とシリコン孔２０３の上部の側壁の他の一部にｎ型ＣＣＤチャネル１０３が形成され、
ｎ型光電変換領域１１０とｎ型ＣＣＤチャネル１０３に挟まれた領域に読み出しチャネル１１２が形成される。
また、
ｎ型基板１１５上に、ｐ型ウェル領域１１４が形成され、
ｐ型ウェル１１４にシリコン孔２０４が形成され、
シリコン孔２０４の底部にｐ＋型領域１０５が形成され、
シリコン孔２０４の側壁の一部に、ｐ＋型領域１０５と接続するよう形成されたｐ＋型素子分離領域１０２が形成され、
ｐ＋型領域１０５の下部と、シリコン孔２０４の底部の側壁の他の一部にｎ型光電変換領域１１１が形成され、
シリコン孔２０４の側壁にゲート絶縁膜１１７を介して転送電極１０６、１０７が形成され、
ｐ型ウェル１１４表面とシリコン孔２０４の上部の側壁の他の一部にｎ型ＣＣＤチャネル領域１０９が形成され、
ｎ型光電変換領域１１１とｎ型ＣＣＤチャネル領域１０９に挟まれた領域に読み出しチャネル１１３が形成される。 A p-type well region 114 is formed on the n-type substrate 115,
A silicon hole 203 is formed in the p-type well 114,
A p + type region 104 is formed at the bottom of the silicon hole 203,
A p + type element isolation region 101 formed so as to be connected to the p + type region 104 is formed on a part of the side wall of the silicon hole 203.
An n-type photoelectric conversion region 110 is formed in the lower part of the p + type region 104 and the other part of the side wall at the bottom of the silicon hole 203,
Transfer electrodes 106 and 107 are formed on the side wall of the silicon hole 203 via the gate insulating film 117,
The n-type CCD channel 103 is formed on the surface of the p-type well 114 and the other part of the upper side wall of the silicon hole 203,
A readout channel 112 is formed in a region sandwiched between the n-type photoelectric conversion region 110 and the n-type CCD channel 103.
Also,
A p-type well region 114 is formed on the n-type substrate 115,
A silicon hole 204 is formed in the p-type well 114,
A p + type region 105 is formed at the bottom of the silicon hole 204,
A p + -type element isolation region 102 formed so as to be connected to the p + -type region 105 is formed on a part of the side wall of the silicon hole 204,
An n-type photoelectric conversion region 111 is formed in the lower portion of the p + -type region 105 and the other part of the side wall at the bottom of the silicon hole 204,
Transfer electrodes 106 and 107 are formed on the side wall of the silicon hole 204 via the gate insulating film 117,
An n-type CCD channel region 109 is formed on the surface of the p-type well 114 and the other part of the side wall above the silicon hole 204,
A readout channel 113 is formed in a region sandwiched between the n-type photoelectric conversion region 111 and the n-type CCD channel region 109.

ｎ型ＣＣＤチャネル領域１０８、１０３の間には、チャネル領域が相互に接触しないように、ｐ＋型素子分離領域１０１が形成される。
また、ｎ型ＣＣＤチャネル領域１０３、１０９の間には、チャネル領域が相互に接触しないように、ｐ＋型素子分離領域１０２が形成される。 A p + -type element isolation region 101 is formed between the n-type CCD channel regions 108 and 103 so that the channel regions do not contact each other.
In addition, a p + type element isolation region 102 is formed between the n type CCD channel regions 103 and 109 so that the channel regions do not contact each other.

また、転送電極１０６、１０７上、シリコン孔２０３、２０４側壁には、絶縁膜１１９を介して金属遮蔽膜１１６が形成される。   A metal shielding film 116 is formed on the transfer electrodes 106 and 107 and on the side walls of the silicon holes 203 and 204 with an insulating film 119 interposed therebetween.

転送電極１０６又は１０７に読み出し信号が印加されると、電荷蓄積層としてのｎ型光電変換領域１１０に蓄積された信号電荷が読み出しチャネル１１２を介してｎ型ＣＣＤチャネル領域１０３に読み出される。また、読み出された信号電荷は、転送電極１０６、１０７によって垂直（Ｙ1−Ｙ1’）方向に転送される。 When a read signal is applied to the transfer electrode 106 or 107, the signal charge accumulated in the n-type photoelectric conversion region 110 as a charge accumulation layer is read out to the n-type CCD channel region 103 through the read channel 112. The read signal charge is transferred in the vertical (Y 1 -Y 1 ′) direction by the transfer electrodes 106 and 107.

（第２の実施形態）
次に、本発明の第２の実施形態である、第１の実施形態のＣＣＤ固体撮像素子が行列状に複数配置された固体撮像装置の一部分の平面図及び鳥瞰図をそれぞれ、図２６及び図２７に示す。また、図２８は、図２６のＸ3−Ｘ3’断面図であり、図２９は、図２６のＹ3−Ｙ3’断面図である。 (Second Embodiment)
Next, a plan view and a bird's-eye view of a part of the solid-state imaging device according to the second embodiment of the present invention in which a plurality of CCD solid-state imaging devices according to the first embodiment are arranged in a matrix are shown in FIGS. 26 and 27, respectively. Shown in 28 is a cross-sectional view taken along line X 3 -X 3 ′ in FIG. 26, and FIG. 29 is a cross-sectional view taken along line Y 3 -Y 3 ′ in FIG. 26.

図２６及び図２７において、半導体基板上に、ｐ＋型領域５０１、５０２を有する固体撮像素子が所定間隔(垂直画素ピッチＶＰ)で垂直（Ｙ3−Ｙ3’）方向（列方向）に配列されている（第１の固体撮像素子列）。第１の固体撮像素子列の固体撮像素子の各々と垂直方向の位置を同じくして隣接して、ｐ＋型領域５０３、５０４を有する固体撮像素子が第１の固体撮像素子列と同じ所定間隔(垂直画素ピッチＶＰ)で垂直方向に配列されている（第２の固体撮像素子列）。第１の固体撮像素子列及び第２の固体撮像素子列は、垂直画素ピッチと同じ間隔（水平画素ピッチＨＰ）で配置される。このように、ｐ＋型領域５０１、５０２、５０３、５０４を有する固体撮像素子は、いわゆる行列状に配列されている。 26 and 27, solid-state imaging devices having p + -type regions 501 and 502 are arranged on a semiconductor substrate in a vertical (Y 3 −Y 3 ′) direction (column direction) at a predetermined interval (vertical pixel pitch VP). (First solid-state imaging device array). A solid-state image sensor having p + -type regions 503 and 504 adjacent to each other in the first solid-state image sensor array in the same vertical direction and having the same vertical interval as the first solid-state image sensor array ( They are arranged in the vertical direction at a vertical pixel pitch VP) (second solid-state imaging device array). The first solid-state image sensor array and the second solid-state image sensor array are arranged at the same interval (horizontal pixel pitch HP) as the vertical pixel pitch. As described above, the solid-state imaging devices having the p + -type regions 501, 502, 503, and 504 are arranged in a so-called matrix form.

隣接して配列された第１の固体撮像素子列のシリコン孔５３０、５３２と第２の固体撮像素子列のシリコン孔５３１、５３３との間には、ｐ＋型領域５０１、５０２を有するフォトダイオードで発生した信号電荷を読み出して垂直方向に転送するｎ型ＣＣＤチャネル領域５０８が設けられている。同様に、他のフォトダイオードで発生した信号電荷を読み出して垂直方向に転送するため、ｎ型ＣＣＤチャネル領域５０７、５０９が設けられている。
ｎ型ＣＣＤチャネル領域は、行列状に配列されたシリコン孔の間を垂直方向に延びている。そして、ｎ型ＣＣＤチャネル領域同士が相互に分離して接触しないように、p＋型素子分離領域５０５、５０６が設けられている。
また、ｐ＋型領域５０１、５０２に電圧を印加するため、ｐ＋型素子分離領域５０５はシリコン孔５３０、５３２の側壁の一部にも形成され、ｐ＋型領域５０１、５０２に接続される。
また、ｐ＋型領域５０３、５０４に電圧を印加するため、ｐ＋型素子分離領域５０６はシリコン孔５３１、５３３の側壁の一部にも形成され、ｐ＋型領域５０３、５０４に接続される。
本実施形態においては、p＋型素子分離領域５０５、５０６は、第１及び第２の固体撮像素子列の軸、並びにシリコン孔の外縁に沿って設けられているが、
p＋型素子分離領域は、隣接するｎ型ＣＣＤチャネル領域が相互に接触しないように設けられ且つシリコン孔の側壁の一部に形成され、シリコン孔底部のｐ＋型領域に接続されていればよく、例えば、p＋型素子分離領域５０５、５０６を図２５の配置からＸ3方向にずらして配置することもできる。 A photodiode having p + -type regions 501 and 502 between the silicon holes 530 and 532 of the first solid-state image sensor array and the silicon holes 531 and 533 of the second solid-state image sensor array arranged adjacent to each other. An n-type CCD channel region 508 for reading the generated signal charge and transferring it in the vertical direction is provided. Similarly, n-type CCD channel regions 507 and 509 are provided to read out signal charges generated in other photodiodes and transfer them in the vertical direction.
The n-type CCD channel region extends in the vertical direction between the silicon holes arranged in a matrix. In addition, p + -type element isolation regions 505 and 506 are provided so that the n-type CCD channel regions are separated from each other and do not contact each other.
Further, in order to apply a voltage to the p + -type regions 501 and 502, the p + -type element isolation region 505 is also formed on part of the side walls of the silicon holes 530 and 532 and connected to the p + -type regions 501 and 502.
Further, in order to apply a voltage to the p + -type regions 503 and 504, the p + -type element isolation region 506 is also formed in part of the side walls of the silicon holes 531 and 533 and connected to the p + -type regions 503 and 504.
In the present embodiment, the p + type element isolation regions 505 and 506 are provided along the axes of the first and second solid-state imaging element rows and the outer edge of the silicon hole.
The p + type element isolation region is provided so that adjacent n type CCD channel regions are not in contact with each other, formed on a part of the side wall of the silicon hole, and connected to the p + type region at the bottom of the silicon hole. for example, it is also possible to staggered the p + -type element isolation region 505, 506 from the arrangement of Figure 25 in the X 3 direction.

ｐ＋型領域５０１、５０３を有する固体撮像素子を水平（Ｘ2−Ｘ2’）方向（行方向）に配列した第１の固体撮像素子行のシリコン孔５３０、５３１と、ｐ＋型領域５０２、５０４を有する固体撮像素子を水平方向に配列した第２の固体撮像素子行のシリコン孔５３２、５３３との間には、フォトダイオードからｎ型ＣＣＤチャネル領域５０７、５０８、５０９に読み出された信号電荷を垂直方向に転送する転送電極５１２、５１３、５１４が設けられている。
また、フォトダイオードからｎ型ＣＣＤチャネル領域５０７、５０８、５０９に読み出された信号電荷を垂直方向に転送する転送電極５１０、５１１、５１５、５１６が設けられている。転送電極５１４に読み出し信号が印加されると、フォトダイオード５０２、５０４に蓄積された信号電荷が読み出しチャネルを介してｎ型ＣＣＤチャネル領域５０８、５０９に読み出される。転送電極は、行列状に配列されたシリコン孔の間を水平方向に延びている。 Silicon holes 530 and 531 in the first solid-state image sensor row in which solid-state image sensors having p + -type regions 501 and 503 are arranged in the horizontal (X 2 −X 2 ′) direction (row direction), and p + -type regions 502 and 504 Signal charges read out from the photodiodes to the n-type CCD channel regions 507, 508, and 509 between the silicon holes 532 and 533 of the second solid-state image sensor row in which the solid-state image sensors having the horizontal direction are arranged in the horizontal direction Transfer electrodes 512, 513, and 514 are provided for transferring the image in the vertical direction.
Further, transfer electrodes 510, 511, 515, and 516 are provided for transferring the signal charges read from the photodiodes to the n-type CCD channel regions 507, 508, and 509 in the vertical direction. When a readout signal is applied to the transfer electrode 514, signal charges accumulated in the photodiodes 502 and 504 are read out to the n-type CCD channel regions 508 and 509 through the readout channel. The transfer electrode extends in the horizontal direction between the silicon holes arranged in a matrix.

ｐ＋領域５０１を有する固体撮像素子は、
ｎ型基板５２６上に、ｐ型ウェル領域５２５が形成され、
ｐ型ウェル５２５にシリコン孔５３０が形成され、
シリコン孔５３０の底部にｐ＋型領域５０１が形成され、
シリコン孔５３０の側壁の一部に、ｐ＋型領域５０１と接続するよう形成されたｐ＋型素子分離領域５０５が形成され、
ｐ＋型領域５０１の下部と、シリコン孔５３０の底部の側壁の他の一部にｎ型光電変換領域５１７が形成され、
シリコン孔５３０の側壁にゲート絶縁膜５２７を介して転送電極５１１、５１２が形成され、
ｐ型ウェル５２５表面とシリコン孔５３０の上部の側壁の他の一部にｎ型ＣＣＤチャネル５０８が形成され、
ｎ型光電変換領域５１７とｎ型ＣＣＤチャネル５０８に挟まれた領域に読み出しチャネル５２１が形成される。
また、ｐ＋領域５０２を有する固体撮像素子は、
ｎ型基板５２６上に、ｐ型ウェル領域５２５が形成され、
ｐ型ウェル５２５にシリコン孔５３２が形成され、
シリコン孔５３２の底部にｐ＋型領域５０２が形成され、
シリコン孔５３２の側壁の一部に、ｐ＋型領域５０２と接続するよう形成されたｐ＋型素子分離領域５０５が形成され、
ｐ＋型領域５０２の下部と、シリコン孔５３２の底部の側壁の他の一部にｎ型光電変換領域５１８が形成され、
シリコン孔５３２の側壁にゲート絶縁膜５２７を介して転送電極５１４、５１５が形成され、
ｐ型ウェル５２５表面とシリコン孔５３２の上部の側壁の他の一部にｎ型ＣＣＤチャネル５０８が形成され、
ｎ型光電変換領域５１８とｎ型ＣＣＤチャネル５０８に挟まれた領域に読み出しチャネル５２２が形成される。
また、ｐ＋領域５０３を有する固体撮像素子は、
ｎ型基板５２６上に、ｐ型ウェル領域５２５が形成され、
ｐ型ウェル５２５にシリコン孔５３１が形成され、
シリコン孔５３１の底部にｐ＋型領域５０３が形成され、
シリコン孔５３１の側壁の一部に、ｐ＋型領域５０３と接続するよう形成されたｐ＋型素子分離領域５０６が形成され、
ｐ＋型領域５０３の下部と、シリコン孔５３１の底部の側壁の他の一部にｎ型光電変換領域５１９が形成され、
シリコン孔５３１の側壁にゲート絶縁膜５２７を介して転送電極５１１、５１２が形成され、
ｐ型ウェル５２５表面とシリコン孔５３１の上部の側壁の他の一部にｎ型ＣＣＤチャネル５０９が形成され、
ｎ型光電変換領域５１９とｎ型ＣＣＤチャネル５０９に挟まれた領域に読み出しチャネル５２３が形成される。
また、ｐ＋領域５０４を有する固体撮像素子は、
ｎ型基板５２６上に、ｐ型ウェル領域５２５が形成され、
ｐ型ウェル５２５にシリコン孔５３３が形成され、
シリコン孔５３３の底部にｐ＋型領域５０４が形成され、
シリコン孔５３３の側壁の一部に、ｐ＋型領域５０４と接続するよう形成されたｐ＋型素子分離領域５０６が形成され、
ｐ＋型領域５０４の下部と、シリコン孔５３３の底部の側壁の他の一部にｎ型光電変換領域５２０が形成され、
シリコン孔５３３の側壁にゲート絶縁膜５２７を介して転送電極５１４、５１５が形成され、
ｐ型ウェル５２５表面とシリコン孔５３３の上部の側壁の他の一部にｎ型ＣＣＤチャネル５０９が形成され、
ｎ型光電変換領域５２０とｎ型ＣＣＤチャネル５０９に挟まれた領域に読み出しチャネル５２４が形成される。 A solid-state imaging device having a p + region 501 is:
A p-type well region 525 is formed on the n-type substrate 526, and
A silicon hole 530 is formed in the p-type well 525,
A p + type region 501 is formed at the bottom of the silicon hole 530,
A p + -type element isolation region 505 formed so as to be connected to the p + -type region 501 is formed on a part of the side wall of the silicon hole 530.
An n-type photoelectric conversion region 517 is formed in the lower part of the p + -type region 501 and the other part of the sidewall of the bottom of the silicon hole 530,
Transfer electrodes 511 and 512 are formed on the side wall of the silicon hole 530 via the gate insulating film 527,
An n-type CCD channel 508 is formed on the surface of the p-type well 525 and the other part of the upper side wall of the silicon hole 530,
A readout channel 521 is formed in a region sandwiched between the n-type photoelectric conversion region 517 and the n-type CCD channel 508.
Further, the solid-state imaging device having the p + region 502 is
A p-type well region 525 is formed on the n-type substrate 526, and
A silicon hole 532 is formed in the p-type well 525,
A p + type region 502 is formed at the bottom of the silicon hole 532,
A p + type element isolation region 505 formed so as to be connected to the p + type region 502 is formed on a part of the side wall of the silicon hole 532,
An n-type photoelectric conversion region 518 is formed in the lower part of the p + -type region 502 and the other part of the side wall of the bottom of the silicon hole 532,
Transfer electrodes 514 and 515 are formed on the side wall of the silicon hole 532 via the gate insulating film 527,
An n-type CCD channel 508 is formed on the surface of the p-type well 525 and the other part of the upper side wall of the silicon hole 532,
A readout channel 522 is formed in a region sandwiched between the n-type photoelectric conversion region 518 and the n-type CCD channel 508.
Further, the solid-state imaging device having the p + region 503 is
A p-type well region 525 is formed on the n-type substrate 526, and
A silicon hole 531 is formed in the p-type well 525,
A p + type region 503 is formed at the bottom of the silicon hole 531,
A p + type element isolation region 506 formed so as to be connected to the p + type region 503 is formed on a part of the side wall of the silicon hole 531.
An n-type photoelectric conversion region 519 is formed in the lower part of the p + type region 503 and the other part of the side wall at the bottom of the silicon hole 531.
Transfer electrodes 511 and 512 are formed on the side wall of the silicon hole 531 via a gate insulating film 527,
An n-type CCD channel 509 is formed on the surface of the p-type well 525 and the other part of the upper side wall of the silicon hole 531,
A readout channel 523 is formed in a region sandwiched between the n-type photoelectric conversion region 519 and the n-type CCD channel 509.
Further, the solid-state imaging device having the p + region 504 is
A p-type well region 525 is formed on the n-type substrate 526, and
A silicon hole 533 is formed in the p-type well 525,
A p + type region 504 is formed at the bottom of the silicon hole 533,
A p + -type element isolation region 506 formed so as to be connected to the p + -type region 504 is formed on a part of the side wall of the silicon hole 533,
An n-type photoelectric conversion region 520 is formed in the lower part of the p + -type region 504 and the other part of the side wall of the bottom of the silicon hole 533,
Transfer electrodes 514 and 515 are formed on the side wall of the silicon hole 533 through the gate insulating film 527,
An n-type CCD channel 509 is formed on the surface of the p-type well 525 and another part of the side wall at the top of the silicon hole 533,
A readout channel 524 is formed in a region sandwiched between the n-type photoelectric conversion region 520 and the n-type CCD channel 509.

また、転送電極５１０、５１１、５１２、５１３、５１４、５１５、５１６上、シリコン孔５０１、５０２、５０３、５０４側壁には、絶縁膜５２８を介して金属遮蔽膜５２９が形成される。   A metal shielding film 529 is formed on the transfer electrodes 510, 511, 512, 513, 514, 515, 516, and on the side walls of the silicon holes 501, 502, 503, 504 with an insulating film 528 interposed therebetween.

上述のように、隣り合う固体撮像素子行のシリコン孔の間には、隣り合う固体撮像素子行のシリコン孔の間を通過するように行方向に延びた転送電極５１０、５１１、５１２、５１３、５１４、５１５、５１６が設けられ、それらは所定間隔離間して配置されている。シリコン孔に隣接する転送電極５１１、５１２、５１４、５１５、ゲート絶縁膜を介してシリコン孔の側面に形成されている。転送電極５１０、５１１、５１２、５１３、５１４、５１５、５１６は、ｎ型ＣＣＤチャネル領域と共に、フォトダイオードで発生した信号電荷を垂直方向に転送する垂直電荷転送装置（ＶＣＣＤ）を構成している。ＶＣＣＤは３相駆動（φ１〜φ３）とされ、各フォトダイオードに対して異なる位相で駆動される３つの転送電極によりフォトダイオードで発生した信号電荷を垂直方向に転送する。本実施形態では、ＶＣＣＤは３相駆動であるが、ＶＣＣＤを適切な任意の数の相で駆動する構成とすることができることも、当業者に明らかであろう。   As described above, the transfer electrodes 510, 511, 512, 513, which extend in the row direction so as to pass between the silicon holes of the adjacent solid-state image pickup element rows, pass between the silicon holes of the adjacent solid-state image pickup element rows. 514, 515, and 516 are provided and are spaced apart by a predetermined distance. It is formed on the side surface of the silicon hole via transfer electrodes 511, 512, 514 and 515 adjacent to the silicon hole and a gate insulating film. The transfer electrodes 510, 511, 512, 513, 514, 515, and 516, together with the n-type CCD channel region, constitute a vertical charge transfer device (VCCD) that transfers signal charges generated by the photodiodes in the vertical direction. The VCCD is driven in three phases (φ1 to φ3), and signal charges generated in the photodiodes are transferred in the vertical direction by three transfer electrodes driven at different phases for each photodiode. In this embodiment, the VCCD is three-phase driven, but it will be apparent to those skilled in the art that the VCCD can be configured to drive in any suitable number of phases.

（第３の実施形態）
第２の実施形態において、ＣＣＤ固体撮像素子が行列状に配列された固体撮像装置を示したが、図２２、図２３、図２４、図２５に示すように、ＣＣＤ固体撮像素子をハニカム状に配置してもよい。そこで、本発明の第３の実施形態として、第１の実施形態のＣＣＤ固体撮像素子がハニカム状に配置された固体撮像装置について説明する。ＣＣＤ固体撮像素子がハニカム状に配置された固体撮像装置の一部分の平面図及び鳥瞰図をそれぞれ図２２及び図２３に示す。また、図２４は、図２２のＸ2−Ｘ2’断面図であり、図２５は、図２２のＹ2−Ｙ2’断面図である。 (Third embodiment)
In the second embodiment, the solid-state imaging device in which the CCD solid-state imaging devices are arranged in a matrix is shown. However, as shown in FIGS. 22, 23, 24, and 25, the CCD solid-state imaging device is formed in a honeycomb shape. You may arrange. Therefore, as a third embodiment of the present invention, a solid-state imaging device in which the CCD solid-state imaging device of the first embodiment is arranged in a honeycomb shape will be described. A plan view and a bird's-eye view of a part of a solid-state imaging device in which CCD solid-state imaging devices are arranged in a honeycomb shape are shown in FIGS. 22 and 23, respectively. 24 is a cross-sectional view taken along line X 2 -X 2 ′ in FIG. 22, and FIG. 25 is a cross-sectional view taken along line Y 2 -Y 2 ′ in FIG. 22.

図２２及び図２３において、半導体基板上に、ｐ＋型領域３０１、３０２を有する固体撮像素子が所定間隔(垂直画素ピッチＶＰ)で垂直（Ｙ2−Ｙ2’）方向（列方向）に配列される（第１の固体撮像素子列）。
第１の固体撮像素子列と垂直画素ピッチと同じ間隔（水平画素ピッチＨＰ）の１／２を置いて、ｐ＋型領域３０３、３０４を有する固体撮像素子が第１の固体撮像素子列と同じ所定間隔で垂直方向に配列され、且つ第１の固体撮像素子列に対して垂直方向に垂直画素ピッチＶＰに対して１／２ずらして配置される（第２の固体撮像素子列）。
さらに、第２の固体撮像素子列と垂直画素ピッチと同じ間隔（水平画素ピッチＨＰ）の１／２を置いて、ｐ＋型領域３０５、３０６を有する固体撮像素子が第１の固体撮像素子列と同じ所定間隔で垂直方向に配列され、且つ第２の固体撮像素子列に対して垂直方向に垂直画素ピッチＶＰに対して１／２ずらして配置される（第３の固体撮像素子列）。
すなわち、ｐ＋領域３０１、３０２、３０３、３０４、３０５、３０６を有する固体撮像素子は、いわゆるハニカム状に配列されている。 22 and FIG. 23, solid-state image sensors having p + -type regions 301 and 302 are arranged on a semiconductor substrate in a vertical (Y 2 −Y 2 ′) direction (column direction) at a predetermined interval (vertical pixel pitch VP). (First solid-state imaging device array).
A solid-state image sensor having p + -type regions 303 and 304 at the same interval (horizontal pixel pitch HP) as the vertical pixel pitch and the first solid-state image sensor array is the same as the first solid-state image sensor array. Arranged in the vertical direction at intervals and arranged with a ½ shift with respect to the vertical pixel pitch VP in the vertical direction with respect to the first solid-state image sensor array (second solid-state image sensor array).
Further, a solid-state image sensor having p + -type regions 305 and 306 at a distance equal to 1/2 of the second solid-state image sensor array and the same vertical pixel pitch (horizontal pixel pitch HP) as the first solid-state image sensor array. They are arranged in the vertical direction at the same predetermined interval, and are arranged so as to be shifted by 1/2 with respect to the vertical pixel pitch VP in the vertical direction with respect to the second solid-state image sensor array (third solid-state image sensor array).
That is, the solid-state imaging devices having the p + regions 301, 302, 303, 304, 305, and 306 are arranged in a so-called honeycomb shape.

隣接して配列された第１の固体撮像素子列のシリコン孔３３９、３３１と第２の固体撮像素子列のシリコン孔３３４、３３３との間には、ｐ＋領域３０１、３０２を有するフォトダイオードで発生した信号電荷を読み出して垂直方向に転送するｎ型ＣＣＤチャネル領域３３１が設けられている。
同様に、第２の固体撮像素子列のシリコン孔３３４、３３３と第３の固体撮像素子列のシリコン孔３０５、３０６との間には、ｐ＋領域３０３、３０４を有するフォトダイオードで発生した信号電荷を読み出して垂直方向に転送するｎ型ＣＣＤチャネル領域３１２が設けられている。
また、ｐ＋領域３０５、３０６を有するフォトダイオードで発生した信号電荷を読み出して垂直方向に転送するｎ型ＣＣＤチャネル領域３１３が設けられている。
また、フォトダイオードで発生した信号電荷を読み出して垂直方向に転送するｎ型ＣＣＤチャネル領域３１０が設けられている。
これらのｎ型ＣＣＤチャネル領域は、ハニカム状に配列したシリコン孔の間を蛇行しながら垂直方向に延びている。また、ｎ型ＣＣＤチャネル領域同士が相互に分離して接触しないように、p＋型素子分離領域３０７、３０８、３０９が設けられている。
また、ｐ＋型領域３０１、３０２に電圧を印加するため、ｐ＋型素子分離領域３０７はシリコン孔３３９、３３１の側壁の一部にも形成され、ｐ＋型領域３０１、３０２に接続される。
また、ｐ＋型領域３０３、３０４に電圧を印加するため、ｐ＋型素子分離領域３０８はシリコン孔３３４、３３３の側壁の一部にも形成され、ｐ＋型領域３０３、３０４に接続される。
また、ｐ＋型領域３０５、３０６に電圧を印加するため、ｐ＋型素子分離領域３０９はシリコン孔３４３、３３２の側壁の一部にも形成され、ｐ＋型領域３０５、３０６に接続される。
本実施形態においては、p＋型素子分離領域３０７、３０８、３０９は、第１、第２及び第３の固体撮像素子列の軸、並びにシリコン孔の外縁に沿って設けられているが、p＋型素子分離領域は、隣接するｎ型ＣＣＤチャネル領域が相互に接触しないように設けられ且つシリコン孔の側壁の一部に形成され、シリコン孔底部のｐ＋型領域に接続されていればよく、例えば、p＋型素子分離領域３０７、３０８、３０９を図２１の配置からＸ2方向にずらして配置することもできる。 Generated by a photodiode having p + regions 301 and 302 between the silicon holes 339 and 331 of the first solid-state image pickup element array and the silicon holes 334 and 333 of the second solid-state image pickup element array arranged adjacent to each other. An n-type CCD channel region 331 is provided for reading out the signal charges and transferring them in the vertical direction.
Similarly, signal charges generated by a photodiode having p + regions 303 and 304 between the silicon holes 334 and 333 of the second solid-state imaging device array and the silicon holes 305 and 306 of the third solid-state imaging device array. An n-type CCD channel region 312 is provided for reading out and transferring in the vertical direction.
Further, an n-type CCD channel region 313 is provided for reading out signal charges generated by the photodiodes having the p + regions 305 and 306 and transferring them in the vertical direction.
Further, an n-type CCD channel region 310 is provided for reading out signal charges generated by the photodiode and transferring them in the vertical direction.
These n-type CCD channel regions extend in the vertical direction while meandering between the silicon holes arranged in a honeycomb shape. In addition, p + type element isolation regions 307, 308, and 309 are provided so that the n type CCD channel regions are not separated from each other and contact with each other.
Further, in order to apply a voltage to the p + -type regions 301 and 302, the p + -type element isolation region 307 is also formed on part of the side walls of the silicon holes 339 and 331 and is connected to the p + -type regions 301 and 302.
Further, in order to apply a voltage to the p + -type regions 303 and 304, the p + -type element isolation region 308 is also formed on a part of the side walls of the silicon holes 334 and 333 and connected to the p + -type regions 303 and 304.
Further, in order to apply a voltage to the p + -type regions 305 and 306, the p + -type element isolation region 309 is also formed on a part of the side walls of the silicon holes 343 and 332 and connected to the p + -type regions 305 and 306.
In the present embodiment, the p + type element isolation regions 307, 308, and 309 are provided along the axes of the first, second, and third solid-state imaging element rows and the outer edge of the silicon hole. The element isolation region may be provided so that adjacent n-type CCD channel regions are not in contact with each other, formed on a part of the side wall of the silicon hole, and connected to the p + type region at the bottom of the silicon hole. the p + -type element isolation region 307, 308, 309 may be staggered in the X 2 direction from the arrangement of FIG. 21.

ｐ＋領域３０１、３０５を有する固体撮像素子を水平（Ｘ2−Ｘ2’）方向（行方向）に配列した第１の固体撮像素子行のシリコン孔３３９、３４３と
ｐ＋領域３０３を有する固体撮像素子を水平方向に配列した第２の固体撮像素子行のシリコン孔３３４との間には、転送電極３１４、３１５が設けられている。
同様に、ｐ＋領域３０３を有する固体撮像素子を水平方向に配列した第２の固体撮像素子行のシリコン孔３３４と
ｐ＋領域３０２、３０６を有する固体撮像素子を水平方向に配列した第３の固体撮像素子行のシリコン孔３３１、３３２との間、
及びｐ＋領域３０２、３０６を有する固体撮像素子を水平方向に配列した第３の固体撮像素子行のシリコン孔３３１、３３２と
ｐ＋領域３０４を有する固体撮像素子を水平方向に配列した第４の固体撮像素子行のシリコン孔３３３との間にはそれぞれ、
転送電極３１６、３１７、及び転送電極３１８、３１９が設けられている。これらの転送電極は、ハニカム状に配列したシリコン孔の間を蛇行しながら水平方向に延びている。 Solid-state imaging device having silicon holes 339 and 343 in the first solid-state imaging device row in which solid-state imaging devices having p + regions 301 and 305 are arranged in the horizontal (X 2 −X 2 ′) direction (row direction) and p + region 303 Are provided between the silicon holes 334 of the second solid-state imaging device row arranged in the horizontal direction.
Similarly, the third solid-state imaging in which the solid-state imaging devices having the p + regions 302 and 306 are arranged in the horizontal direction and the silicon holes 334 in the second solid-state imaging device row in which the solid-state imaging devices having the p + region 303 are arranged in the horizontal direction. Between the silicon holes 331 and 332 in the element row,
And fourth solid-state imaging in which solid-state imaging devices having p + regions 304 and p + regions 304 are arranged in the horizontal direction, and silicon holes 331 and 332 in the third solid-state imaging device row in which the solid-state imaging devices having p + regions 302 and 306 are arranged in the horizontal direction. Between the silicon holes 333 in the element row,
Transfer electrodes 316 and 317 and transfer electrodes 318 and 319 are provided. These transfer electrodes extend in the horizontal direction while meandering between the silicon holes arranged in a honeycomb shape.

ｐ＋領域３０１を有する固体撮像素子は、
ｎ型基板３２１上に、ｐ型ウェル領域３２０が形成され、
ｐ型ウェル３２０にシリコン孔３３９が形成され、
シリコン孔３３９の底部にｐ＋型領域３０１が形成され、
シリコン孔３３９の側壁の一部に、ｐ＋型領域３０１と接続するよう形成されたｐ＋型素子分離領域３０７が形成され、
ｐ＋型領域３０１の下部と、シリコン孔３３９の底部の側壁の他の一部にｎ型光電変換領域３２２が形成され、
シリコン孔３３９の側壁にゲート絶縁膜３２８を介して転送電極３１４が形成され、
ｐ型ウェル３２０表面とシリコン孔３３９の上部の側壁の他の一部にｎ型ＣＣＤチャネル３１１が形成され、
ｎ型光電変換領域３２２とｎ型ＣＣＤチャネル３１１に挟まれた領域に読み出しチャネル３４０が形成される。
ｐ＋領域３０２を有する固体撮像素子は、
ｎ型基板３２１上に、ｐ型ウェル領域３２０が形成され、
ｐ型ウェル３２０にシリコン孔３３１が形成され、
シリコン孔３３１の底部にｐ＋型領域３０２が形成され、
シリコン孔３３１の側壁の一部に、ｐ＋型領域３０２と接続するよう形成されたｐ＋型素子分離領域３０７が形成され、
ｐ＋型領域３０２の下部と、シリコン孔３３１の底部の側壁の他の一部にｎ型光電変換領域３２３が形成され、
シリコン孔３３１の側壁にゲート絶縁膜３２８を介して転送電極３１７、３１８が形成され、
ｐ型ウェル３２０表面とシリコン孔３３１の上部の側壁の他の一部にｎ型ＣＣＤチャネル３１１が形成され、
ｎ型光電変換領域３２３とｎ型ＣＣＤチャネル３１１に挟まれた領域に読み出しチャネル３３５が形成される。
ｐ＋領域３０３を有する固体撮像素子は、
ｎ型基板３２１上に、ｐ型ウェル領域３２０が形成され、
ｐ型ウェル３２０にシリコン孔３３４が形成され、
シリコン孔３３４の底部にｐ＋型領域３０３が形成され、
シリコン孔３３４の側壁の一部に、ｐ＋型領域３０３と接続するよう形成されたｐ＋型素子分離領域３０８が形成され、
ｐ＋型領域３０３の下部と、シリコン孔３３４の底部の側壁の他の一部にｎ型光電変換領域３２４が形成され、
シリコン孔３３４の側壁にゲート絶縁膜３２８を介して転送電極３１５、３１６が形成され、
ｐ型ウェル３２０表面とシリコン孔３３４の上部の側壁の他の一部にｎ型ＣＣＤチャネル３１２が形成され、
ｎ型光電変換領域３２４とｎ型ＣＣＤチャネル３１２に挟まれた領域に読み出しチャネル３３８が形成される。
ｐ＋領域３０４を有する固体撮像素子は、
ｎ型基板３２１上に、ｐ型ウェル領域３２０が形成され、
ｐ型ウェル３２０にシリコン孔３３３が形成され、
シリコン孔３３３の底部にｐ＋型領域３０４が形成され、
シリコン孔３３３の側壁の一部に、ｐ＋型領域３０４と接続するよう形成されたｐ＋型素子分離領域３０８が形成され、
ｐ＋型領域３０４の下部と、シリコン孔３３３の底部の側壁の他の一部にｎ型光電変換領域３２５が形成され、
シリコン孔３３３の側壁にゲート絶縁膜３２８を介して転送電極３１９が形成され、
ｐ型ウェル３２０表面とシリコン孔３３３の上部の側壁の他の一部にｎ型ＣＣＤチャネル３１２が形成され、
ｎ型光電変換領域３２５とｎ型ＣＣＤチャネル３１２に挟まれた領域に読み出しチャネル３３７が形成される。
ｐ＋領域３０５を有する固体撮像素子は、
ｎ型基板３２１上に、ｐ型ウェル領域３２０が形成され、
ｐ型ウェル３２０にシリコン孔３４３が形成され、
シリコン孔３４３の底部にｐ＋型領域３０５が形成され、
シリコン孔３４３の側壁の一部に、ｐ＋型領域３０５と接続するよう形成されたｐ＋型素子分離領域３０９が形成され、
ｐ＋型領域３０５の下部と、シリコン孔３４３の底部の側壁の他の一部にｎ型光電変換領域３２６が形成され、
シリコン孔３４３の側壁にゲート絶縁膜３２８を介して転送電極３１４が形成され、
ｐ型ウェル３２０表面とシリコン孔３４３の上部の側壁の他の一部にｎ型ＣＣＤチャネル３１３が形成され、
ｎ型光電変換領域３２６とｎ型ＣＣＤチャネル３１３に挟まれた領域に読み出しチャネル３４１が形成される。
ｐ＋領域３０６を有する固体撮像素子は、
ｎ型基板３２１上に、ｐ型ウェル領域３２０が形成され、
ｐ型ウェル３２０にシリコン孔３３２が形成され、
シリコン孔３３２の底部にｐ＋型領域３０６が形成され、
シリコン孔３３２の側壁の一部に、ｐ＋型領域３０６と接続するよう形成されたｐ＋型素子分離領域３０９が形成され、
ｐ＋型領域３０６の下部と、シリコン孔３３２の底部の側壁の他の一部にｎ型光電変換領域３２７が形成され、
シリコン孔３３２の側壁にゲート絶縁膜３２８を介して転送電極３１７、３１８が形成され、
ｐ型ウェル３２０表面とシリコン孔３３２の上部の側壁の他の一部にｎ型ＣＣＤチャネル３１３が形成され、
ｎ型光電変換領域３２７とｎ型ＣＣＤチャネル３１３に挟まれた領域に読み出しチャネル３３６が形成される。 The solid-state imaging device having the p + region 301 is
A p-type well region 320 is formed on the n-type substrate 321,
A silicon hole 339 is formed in the p-type well 320,
A p + type region 301 is formed at the bottom of the silicon hole 339,
A p + -type element isolation region 307 formed so as to be connected to the p + -type region 301 is formed on a part of the side wall of the silicon hole 339,
An n-type photoelectric conversion region 322 is formed in the lower part of the p + -type region 301 and the other part of the side wall of the bottom of the silicon hole 339,
A transfer electrode 314 is formed on the side wall of the silicon hole 339 via a gate insulating film 328,
An n-type CCD channel 311 is formed on the surface of the p-type well 320 and another part of the side wall above the silicon hole 339,
A readout channel 340 is formed in a region sandwiched between the n-type photoelectric conversion region 322 and the n-type CCD channel 311.
The solid-state imaging device having the p + region 302 is
A p-type well region 320 is formed on the n-type substrate 321,
A silicon hole 331 is formed in the p-type well 320,
A p + type region 302 is formed at the bottom of the silicon hole 331,
A p + -type element isolation region 307 formed so as to be connected to the p + -type region 302 is formed on a part of the side wall of the silicon hole 331.
An n-type photoelectric conversion region 323 is formed in the lower part of the p + type region 302 and the other part of the side wall of the bottom of the silicon hole 331,
Transfer electrodes 317 and 318 are formed on the side wall of the silicon hole 331 through the gate insulating film 328,
An n-type CCD channel 311 is formed on the surface of the p-type well 320 and the other part of the upper side wall of the silicon hole 331,
A readout channel 335 is formed in a region sandwiched between the n-type photoelectric conversion region 323 and the n-type CCD channel 311.
The solid-state imaging device having the p + region 303 is
A p-type well region 320 is formed on the n-type substrate 321,
A silicon hole 334 is formed in the p-type well 320,
A p + type region 303 is formed at the bottom of the silicon hole 334,
A p + type element isolation region 308 formed so as to be connected to the p + type region 303 is formed on a part of the side wall of the silicon hole 334,
An n-type photoelectric conversion region 324 is formed in the lower part of the p + type region 303 and the other part of the side wall of the bottom of the silicon hole 334,
Transfer electrodes 315 and 316 are formed on the side wall of the silicon hole 334 via a gate insulating film 328,
An n-type CCD channel 312 is formed on the surface of the p-type well 320 and the other part of the side wall above the silicon hole 334,
A readout channel 338 is formed in a region sandwiched between the n-type photoelectric conversion region 324 and the n-type CCD channel 312.
A solid-state imaging device having a p + region 304 is:
A p-type well region 320 is formed on the n-type substrate 321,
A silicon hole 333 is formed in the p-type well 320,
A p + type region 304 is formed at the bottom of the silicon hole 333,
A p + type element isolation region 308 formed so as to be connected to the p + type region 304 is formed on a part of the side wall of the silicon hole 333,
An n-type photoelectric conversion region 325 is formed in the lower part of the p + type region 304 and the other part of the side wall of the bottom of the silicon hole 333,
A transfer electrode 319 is formed on the side wall of the silicon hole 333 through a gate insulating film 328,
An n-type CCD channel 312 is formed on the surface of the p-type well 320 and the other part of the upper side wall of the silicon hole 333,
A readout channel 337 is formed in a region sandwiched between the n-type photoelectric conversion region 325 and the n-type CCD channel 312.
The solid-state imaging device having the p + region 305 is
A p-type well region 320 is formed on the n-type substrate 321,
A silicon hole 343 is formed in the p-type well 320,
A p + type region 305 is formed at the bottom of the silicon hole 343,
A p + type element isolation region 309 formed so as to be connected to the p + type region 305 is formed on a part of the side wall of the silicon hole 343.
An n-type photoelectric conversion region 326 is formed in the lower part of the p + -type region 305 and the other part of the side wall of the bottom of the silicon hole 343,
A transfer electrode 314 is formed on the side wall of the silicon hole 343 through a gate insulating film 328,
An n-type CCD channel 313 is formed on the surface of the p-type well 320 and the other part of the upper side wall of the silicon hole 343.
A readout channel 341 is formed in a region sandwiched between the n-type photoelectric conversion region 326 and the n-type CCD channel 313.
A solid-state imaging device having a p + region 306 is:
A p-type well region 320 is formed on the n-type substrate 321,
A silicon hole 332 is formed in the p-type well 320,
A p + type region 306 is formed at the bottom of the silicon hole 332;
A p + type element isolation region 309 formed so as to be connected to the p + type region 306 is formed on a part of the side wall of the silicon hole 332,
An n-type photoelectric conversion region 327 is formed in the lower part of the p + -type region 306 and the other part of the side wall at the bottom of the silicon hole 332,
Transfer electrodes 317 and 318 are formed on the side wall of the silicon hole 332 via the gate insulating film 328,
An n-type CCD channel 313 is formed on the surface of the p-type well 320 and another part of the side wall above the silicon hole 332,
A readout channel 336 is formed in a region sandwiched between the n-type photoelectric conversion region 327 and the n-type CCD channel 313.

また、転送電極３１４、３１５、３１６、３１７、３１８、３１９上、シリコン孔３３９、３３１、３３４、３３３、３４３、３３２側壁には、絶縁膜３２９を介して金属遮蔽膜３３０が形成される。   In addition, a metal shielding film 330 is formed on the transfer electrodes 314, 315, 316, 317, 318, 319 and on the side walls of the silicon holes 339, 331, 334, 333, 343, and 332 with an insulating film 329 interposed therebetween.

上述のように、隣り合う固体撮像素子行のシリコン孔の間には、隣り合う固体撮像素子行のシリコン孔の間を通過するように行方向に延びた転送電極３１４、３１５、３１６、３１７、３１８、３１９が設けられている。転送電極３１４、３１５、３１６、３１７、３１８、３１９は、ゲート絶縁膜３２８を介してシリコン孔の側面に形成され、所定間隔離間して配置されている。転送電極３１４、３１５、３１６、３１７、３１８、３１９は、ｎ型ＣＣＤチャネル領域と共に、フォトダイオードで発生した信号電荷を垂直方向に転送する垂直電荷転送装置（ＶＣＣＤ）を構成している。ＶＣＣＤは４相駆動（φ１〜φ４）とされ、各フォトダイオードに対して異なる位相で駆動される４つの転送電極によりフォトダイオードで発生した信号電荷を垂直方向に転送する。本実施形態では、ＶＣＣＤは４相駆動であるが、ＶＣＣＤを適切な任意の数の相で駆動する構成とすることができることも、当業者に明らかであろう。   As described above, the transfer electrodes 314, 315, 316, 317, which extend in the row direction so as to pass between the silicon holes of the adjacent solid-state image sensor rows, are arranged between the silicon holes of the adjacent solid-state image sensor rows. 318 and 319 are provided. The transfer electrodes 314, 315, 316, 317, 318, and 319 are formed on the side surface of the silicon hole via the gate insulating film 328, and are arranged at a predetermined interval. The transfer electrodes 314, 315, 316, 317, 318, and 319 together with the n-type CCD channel region constitute a vertical charge transfer device (VCCD) that transfers signal charges generated by the photodiodes in the vertical direction. The VCCD is driven in four phases (φ1 to φ4), and signal charges generated in the photodiodes are transferred in the vertical direction by four transfer electrodes driven at different phases for each photodiode. In this embodiment, the VCCD is four-phase driven, but it will be apparent to those skilled in the art that the VCCD can be configured to drive in any suitable number of phases.

なお、図示は省略するが、上記金属遮蔽膜上には、通常のＣＣＤイメージセンサと同様に、保護膜や平坦化膜を介して、カラーフィルタ、マイクロレンズ等が形成されている。   Although not shown, a color filter, a microlens, and the like are formed on the metal shielding film through a protective film and a planarizing film, as in a normal CCD image sensor.

次に、本発明の実施形態に係る固体撮像素子、固体撮像装置を形成するための製造工程の一例を図６〜図２１を参照して説明する。   Next, an example of a manufacturing process for forming the solid-state imaging device and the solid-state imaging device according to the embodiment of the present invention will be described with reference to FIGS.

図６〜図２１は、その（ａ）、（ｂ）がそれぞれ図２のＸ1−Ｘ1’、Ｙ1−Ｙ1’断面に対応する。 6 to 21, (a) and (b) correspond to the X 1 -X 1 ′ and Y 1 -Y 1 ′ cross sections in FIG. 2, respectively.

ｎ型基板１１５上にp型ウェル領域１１４を形成し、その上部に酸化膜２０１を形成する（図６（ａ）、（ｂ））。   A p-type well region 114 is formed on the n-type substrate 115, and an oxide film 201 is formed thereon (FIGS. 6A and 6B).

酸化膜をエッチングし、酸化膜マスク２０２を形成する（図７（ａ）、（ｂ））。   The oxide film is etched to form an oxide film mask 202 (FIGS. 7A and 7B).

シリコンをエッチングし、シリコン孔２０３、２０４を形成する（図８（ａ）、（ｂ））。   Silicon is etched to form silicon holes 203 and 204 (FIGS. 8A and 8B).

イオン注入時のイオンチャネリング防止のため、酸化を行い、酸化膜２０５、２０６を形成し、イオン注入時のマスクとするため、ポリシリコンを堆積し、エッチングし、サイドウォール２０７、２０８状に形成する（図９（ａ）、（ｂ））。   In order to prevent ion channeling during ion implantation, oxidation is performed to form oxide films 205 and 206, and polysilicon is deposited and etched to form masks during ion implantation to form sidewalls 207 and 208. (FIGS. 9A and 9B).

リン、もしくは砒素をインプラントし、アニールし、n型光電変換領域１１０、１１１を形成する（図１０（ａ）、（ｂ））。   Phosphorus or arsenic is implanted and annealed to form n-type photoelectric conversion regions 110 and 111 (FIGS. 10A and 10B).

シリコン側壁のｐ＋素子分離領域を形成するために、レジスト２０９、２１０を形成し、ポリシリコンをエッチングする（図１１（ａ）、（ｂ））。   In order to form the p + element isolation region on the silicon sidewall, resists 209 and 210 are formed, and polysilicon is etched (FIGS. 11A and 11B).

レジストを剥離し、ボロンをインプラントし、ｐ＋領域１０４、１０５を形成する（図１２（ａ）、（ｂ））。   The resist is removed and boron is implanted to form p + regions 104 and 105 (FIGS. 12A and 12B).

ポリシリコン、酸化膜を剥離する（図１３（ａ）、（ｂ））。   The polysilicon and the oxide film are removed (FIGS. 13A and 13B).

イオン注入時のマスクとするため、酸化膜を堆積し、平坦化しエッチバックし、酸化膜２１１、２１２を形成する（図１４（ａ）、（ｂ））。   In order to use as a mask at the time of ion implantation, an oxide film is deposited, planarized, and etched back to form oxide films 211 and 212 (FIGS. 14A and 14B).

イオン注入時のイオンチャネリング防止のため、酸化膜２１３を堆積する（図１５（ａ）、（ｂ））。   An oxide film 213 is deposited to prevent ion channeling during ion implantation (FIGS. 15A and 15B).

リンや砒素をインプラし、n型ＣＣＤチャネル領域１０３、１０８、１０９を形成する（図１６（ａ）、（ｂ））。   Phosphorus or arsenic is implanted to form n-type CCD channel regions 103, 108, and 109 (FIGS. 16A and 16B).

ｐ＋型素子分離領域を形成するためのレジスト２１４、２１５、２１６を形成し、ボロンをインプラントし、ｐ＋型素子分離領域１０１、１０２を形成する（図１７（ａ）、（ｂ））。   Resist 214, 215, and 216 for forming a p + type element isolation region are formed, and boron is implanted to form p + type element isolation regions 101 and 102 (FIGS. 17A and 17B).

レジストを剥離し、酸化膜を剥離する（図１８（ａ）、（ｂ））。   The resist is removed and the oxide film is removed (FIGS. 18A and 18B).

ゲート絶縁膜１１７を形成し、ポリシリコン２１７を堆積し、平坦化する（図１９（ａ）、（ｂ））。   A gate insulating film 117 is formed, polysilicon 217 is deposited and planarized (FIGS. 19A and 19B).

ポリシリコンをエッチングし、転送電極１０６、１０７を形成する（図２０（ａ）、（ｂ））。   The polysilicon is etched to form transfer electrodes 106 and 107 (FIGS. 20A and 20B).

絶縁膜１１９を堆積し、金属遮蔽膜１１６を堆積し、エッチングする（図２１（ａ）、（ｂ））。   An insulating film 119 is deposited, a metal shielding film 116 is deposited, and etching is performed (FIGS. 21A and 21B).

また、以上の実施形態において、転送電極は、半導体プロセスあるいは固体デバイスで一般に使用される電極材料を用いて構成することができる。例えば、低抵抗ポリシリコン、タングステン（Ｗ）、モリブデン（Ｍｏ）、タングステンシリサイド（ＷＳｉ）、モリブデンシリサイド（ＭｏＳｉ）、チタンシリサイド（ＴｉＳｉ）、タンタルシリサイド（ＴａＳｉ）、及び銅シリサイド（ＣｕＳｉ）を挙げることができる。また、転送電極は、これらの電極材料を、絶縁膜を介在させることなく複数積層して形成されていてもよい。   Further, in the above embodiment, the transfer electrode can be configured using an electrode material generally used in a semiconductor process or a solid state device. For example, low resistance polysilicon, tungsten (W), molybdenum (Mo), tungsten silicide (WSi), molybdenum silicide (MoSi), titanium silicide (TiSi), tantalum silicide (TaSi), and copper silicide (CuSi). Can do. The transfer electrode may be formed by laminating a plurality of these electrode materials without interposing an insulating film.

また、金属遮蔽膜は、例えば、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属膜や、これらの金属の２種以上からなる合金膜、あるいは、前記の金属膜と前記の合金膜とを含む群から選択された２種以上を組み合わせた多層金属膜等によって形成されることができる。   The metal shielding film is, for example, a metal film such as aluminum (Al), chromium (Cr), tungsten (W), titanium (Ti), molybdenum (Mo), or an alloy film made of two or more of these metals. Alternatively, it can be formed of a multilayer metal film or the like that is a combination of two or more selected from the group including the metal film and the alloy film.

以上、本発明について、例示のためにいくつかの実施形態に関して説明してきたが、本発明はこれに限定されるものでなく、本発明の範囲及び精神から逸脱することなく、形態及び詳細について、様々な変形及び修正を行うことができることは、当業者に明らかであろう。   Although the present invention has been described above with reference to several embodiments for purposes of illustration, the present invention is not limited thereto, and forms and details are within the scope and spirit of the present invention. It will be apparent to those skilled in the art that various modifications and variations can be made.

１１．ｎ型基板
１２．ｐ型ウェル領域
１３．ｎ型光電変換領域
１４．ｐ型領域
１５．ｐ＋型素子分離領域
１６．ｎ型ＣＣＤチャネル領域
１７．Ｓｉ酸化膜
１８．転送電極
２０．金属遮蔽膜
２４．金属遮蔽膜開口部
１０１． ｐ＋素子分離領域
１０２． ｐ＋素子分離領域
１０３． ｎ型ＣＣＤチャネル領域
１０４． ｐ＋型領域
１０５． ｐ＋型領域
１０６． 転送電極
１０７． 転送電極
１０８． ｎ型ＣＣＤチャネル領域
１０９． ｎ型ＣＣＤチャネル領域
１１０． ｎ型光電変換領域
１１１． ｎ型光電変換領域
１１２． 読み出しチャネル
１１３． 読み出しチャネル
１１４． ｐ型ウェル領域
１１５． ｎ型基板
１１６． 金属遮蔽膜
１１７． ゲート絶縁膜
１１９． 絶縁膜
２０１． 酸化膜
２０２． 酸化膜マスク
２０３． シリコン孔
２０４． シリコン孔
２０５． 酸化膜
２０６． 酸化膜
２０７． ポリシリコンサイドウォール
２０８． ポリシリコンサイドウォール
２０９． レジスト
２１０． レジスト
２１１． 酸化膜
２１２． 酸化膜
２１３． 酸化膜
２１４． レジスト
２１５． レジスト
２１６． レジスト
２１７． ポリシリコン
３０１． ｐ＋型領域
３０２． ｐ＋型領域
３０３． ｐ＋型領域
３０４． ｐ＋型領域
３０５． ｐ＋型領域
３０６． ｐ＋型領域
３０７． ｐ＋素子分離領域
３０８． ｐ＋素子分離領域
３０９． ｐ＋素子分離領域
３１０． ｎ型ＣＣＤチャネル領域
３１１． ｎ型ＣＣＤチャネル領域
３１２． ｎ型ＣＣＤチャネル領域
３１３． ｎ型ＣＣＤチャネル領域
３１４． 転送電極
３１５． 転送電極
３１６． 転送電極
３１７． 転送電極
３１８． 転送電極
３１９． 転送電極
３２０． ｐ型ウェル領域
３２１． ｎ型基板
３２２． ｎ型光電変換領域
３２３． ｎ型光電変換領域
３２４． ｎ型光電変換領域
３２５． ｎ型光電変換領域
３２６． ｎ型光電変換領域
３２７． ｎ型光電変換領域
３２８． ゲート絶縁膜
３２９． 絶縁膜
３３０． 金属遮蔽膜
３３１． シリコン孔
３３２． シリコン孔
３３３． シリコン孔
３３４． シリコン孔
３３５． 読み出しチャネル
３３６． 読み出しチャネル
３３７． 読み出しチャネル
３３８． 読み出しチャネル
３３９． シリコン孔
３４０． 読み出しチャネル
３４１． 読み出しチャネル
３４３． シリコン孔
５０１． ｐ＋型領域
５０２． ｐ＋型領域
５０３． ｐ＋型領域
５０４． ｐ＋型領域
５０５． ｐ＋素子分離領域
５０６． ｐ＋素子分離領域
５０７． ｎ型ＣＣＤチャネル領域
５０８． ｎ型ＣＣＤチャネル領域
５０９． ｎ型ＣＣＤチャネル領域
５１０． 転送電極
５１１． 転送電極
５１２． 転送電極
５１３． 転送電極
５１４． 転送電極
５１５． 転送電極
５１６． 転送電極
５１７． ｎ型光電変換領域
５１８． ｎ型光電変換領域
５１９． ｎ型光電変換領域
５２０． ｎ型光電変換領域
５２１． 読み出しチャネル
５２２． 読み出しチャネル
５２３． 読み出しチャネル
５２４． 読み出しチャネル
５２５． ｐ型ウェル領域
５２６． ｎ型基板
５２７． ゲート絶縁膜
５２８． 絶縁膜
５２９． 金属遮蔽膜
５３０． シリコン孔
５３１． シリコン孔
５３２． シリコン孔
５３３． シリコン孔 11. n-type substrate 12. p-type well region 13. n-type photoelectric conversion region 14. p-type region 15. p + type element isolation region 16. n-type CCD channel region 17. Si oxide film 18. Transfer electrode 20. Metal shielding film 24. Metal shielding film opening 101. p + element isolation region 102. p + element isolation region 103. n-type CCD channel region 104. p + type region 105. p + type region 106. Transfer electrode 107. Transfer electrode 108. n-type CCD channel region 109. n-type CCD channel region 110. n-type photoelectric conversion region 111. n-type photoelectric conversion region 112. Read channel 113. Read channel 114. p-type well region 115. n-type substrate 116. Metal shielding film 117. Gate insulating film 119. Insulating film 201. Oxide film 202. Oxide film mask 203. Silicon hole 204. Silicon hole 205. Oxide film 206. Oxide film 207. Polysilicon sidewall 208. Polysilicon sidewall 209. Resist 210. Resist 211. Oxide film 212. Oxide film 213. Oxide film 214. Resist 215. Resist 216. Resist 217. Polysilicon 301. p + type region 302. p + type region 303. p + type region 304. p + type region 305. p + type region 306. p + type region 307. p + element isolation region 308. p + element isolation region 309. p + element isolation region 310. n-type CCD channel region 311. n-type CCD channel region 312. n-type CCD channel region 313. n-type CCD channel region 314. Transfer electrode 315. Transfer electrode 316. Transfer electrode 317. Transfer electrode 318. Transfer electrode 319. Transfer electrode 320. p-type well region 321. n-type substrate 322. n-type photoelectric conversion region 323. n-type photoelectric conversion region 324. n-type photoelectric conversion region 325. n-type photoelectric conversion region 326. n-type photoelectric conversion region 327. n-type photoelectric conversion region 328. Gate insulating film 329. Insulating film 330. Metal shielding film 331. Silicon hole 332. Silicon hole 333. Silicon hole 334. Silicon hole 335. Read channel 336. Read channel 337. Read channel 338. Read channel 339. Silicon hole 340. Read channel 341. Read channel 343. Silicon hole 501. p + type region 502. p + type region 503. p + type region 504. p + type region 505. p + element isolation region 506. p + element isolation region 507. n-type CCD channel region 508. n-type CCD channel region 509. n-type CCD channel region 510. Transfer electrode 511. Transfer electrode 512. Transfer electrode 513. Transfer electrode 514. Transfer electrode 515. Transfer electrode 516. Transfer electrode 517. n-type photoelectric conversion region 518. n-type photoelectric conversion region 519. n-type photoelectric conversion region 520. n-type photoelectric conversion region 521. Read channel 522. Read channel 523. Read channel 524. Read channel 525. p-type well region 526. n-type substrate 527. Gate insulating film 528. Insulating film 529. Metal shielding film 530. Silicon hole 531. Silicon hole 532. Silicon hole 533. Silicon hole

Claims (15)

第２導電型平面状半導体層と、
前記第２導電型平面状半導体層上に形成された第１導電型平面状半導体層と、
前記第１導電型平面状半導体層に形成された孔と、
前記第１導電型平面状半導体層に形成された孔の底部に形成された第１導電型の高濃度不純物領域と、
前記第１導電型平面状半導体層に形成した孔の側壁の一部に形成され、前記第１導電型の高濃度不純物領域と接続された第１導電型の高濃度不純物からなる素子分離領域と、
前記第１導電型平面状半導体層に形成された孔の底部に形成した前記第１導電型の高濃度不純物領域の下部と、前記第１導電型平面状半導体層に形成した孔の底部の側壁の他の一部に形成された受光により電荷量が変化する第２導電型光電変換領域と、
前記第１導電型平面状半導体層に形成された孔の側壁にゲート絶縁膜を介して形成された転送電極と、
前記第１導電型平面状半導体層表面と、前記第１導電型平面状半導体層に形成された孔の上部の側壁の他の一部に形成された第２導電型ＣＣＤチャネル領域と、
前記第２導電型光電変換領域と前記第２導電型ＣＣＤチャネル領域に挟まれた領域に形成された読み出しチャネルを有することを特徴とする固体撮像素子。 A second conductivity type planar semiconductor layer;
A first conductivity type planar semiconductor layer formed on the second conductivity type planar semiconductor layer;
Holes formed in the first conductivity type planar semiconductor layer;
A first conductivity type high-concentration impurity region formed at the bottom of a hole formed in the first conductivity type planar semiconductor layer;
An element isolation region formed of a portion of a sidewall of a hole formed in the first conductivity type planar semiconductor layer and made of a first conductivity type high concentration impurity connected to the first conductivity type high concentration impurity region; ,
A lower portion of the first conductivity type high-concentration impurity region formed at the bottom of the hole formed in the first conductivity type planar semiconductor layer, and a sidewall of the bottom of the hole formed in the first conductivity type planar semiconductor layer A second conductivity type photoelectric conversion region in which the amount of charge changes due to light reception formed in another part of
A transfer electrode formed on a side wall of a hole formed in the first conductivity type planar semiconductor layer via a gate insulating film;
A surface of the first conductivity type planar semiconductor layer, a second conductivity type CCD channel region formed on the other side wall of the upper portion of the hole formed in the first conductivity type planar semiconductor layer,
A solid-state imaging device having a readout channel formed in a region sandwiched between the second conductivity type photoelectric conversion region and the second conductivity type CCD channel region. 請求項１に記載の固体撮像素子が行列状に複数配列された固体撮像装置。   A solid-state imaging device in which a plurality of the solid-state imaging elements according to claim 1 are arranged in a matrix. 前記第２導電型ＣＣＤチャネル領域は、少なくとも隣り合う前記第１導電型平面状半導体層に形成された孔列の間の各々において、列方向に延びる第２導電型不純物領域で構成され、
前記第２導電型ＣＣＤチャネル領域が相互に接触しないように、第１導電型の高濃度不純物からなる素子分離領域が設けられていることを特徴とする請求項２に記載の固体撮像装置。 The second conductivity type CCD channel region is composed of a second conductivity type impurity region extending in the column direction at each of at least between the hole rows formed in the adjacent first conductivity type planar semiconductor layers,
3. The solid-state imaging device according to claim 2, wherein an element isolation region made of a first conductivity type high-concentration impurity is provided so that the second conductivity type CCD channel regions do not contact each other. 前記第１導電型平面状半導体層に形成された孔の側壁にゲート絶縁膜を介して形成された転送電極を含む複数の転送電極は、前記第１導電型平面状半導体層に形成された孔行の間の各々において行方向に延び、前記第２導電型ＣＣＤチャネル領域に沿って前記固体撮像素子で発生した信号電荷を転送するように所定間隔離間して配列されたことを特徴とする請求項３に記載の固体撮像装置。   A plurality of transfer electrodes including a transfer electrode formed on a side wall of a hole formed in the first conductivity type planar semiconductor layer via a gate insulating film are formed in the hole formed in the first conductivity type planar semiconductor layer. A line extending in the row direction in each of the rows and arranged at a predetermined interval so as to transfer signal charges generated in the solid-state imaging device along the second conductivity type CCD channel region. Item 6. The solid-state imaging device according to Item 3. 請求項１に記載の固体撮像素子が第１の間隔で第１の方向に複数配列された第１の固体撮像素子列と、請求項１に記載の固体撮像素子が前記第１の間隔で前記第１の方向に複数配列され、且つ前記第１の固体撮像素子列に対して前記第１の方向に所定量ずらして配置された第２の固体撮像素子列とが、第２の間隔をおいて配列された素子列の組が、前記第１の方向に所定量ずらして前記第２の間隔をおいて複数組配列された固体撮像装置。   A first solid-state imaging device array in which a plurality of solid-state imaging devices according to claim 1 are arranged in a first direction at a first interval, and the solid-state imaging device according to claim 1 at the first interval. A plurality of second solid-state image sensor rows arranged in the first direction and arranged with a predetermined amount shifted in the first direction with respect to the first solid-state image sensor row have a second interval. A solid-state imaging device in which a plurality of sets of arrayed element arrays are arranged at a second interval with a predetermined amount shifted in the first direction. 前記第２導電型ＣＣＤチャネル領域は、少なくとも隣り合う前記第１導電型平面状半導体層に形成された孔列の間の各々において、該隣り合う前記第１導電型平面状半導体層に形成された孔列の各前記第１導電型平面状半導体層に形成された孔の間を通過して列方向に延びる第２導電型不純物領域で構成され、
前記第２導電型ＣＣＤチャネル領域が相互に接触しないように、第１導電型の高濃度不純物からなる素子分離領域が設けられていることを特徴とする請求項５に記載の固体撮像装置。 The second conductivity type CCD channel region is formed in the adjacent first conductivity type planar semiconductor layer at least between each hole array formed in the adjacent first conductivity type planar semiconductor layer. A second conductive type impurity region extending between the holes formed in each of the first conductive type planar semiconductor layers of the hole row and extending in the column direction;
6. The solid-state imaging device according to claim 5, wherein an element isolation region made of a high-concentration impurity of the first conductivity type is provided so that the second conductivity type CCD channel regions do not contact each other. 前記転送電極は、隣り合う前記第１導電型平面状半導体層に形成された孔行の間の各々において、該隣り合う前記第１導電型平面状半導体層に形成された孔行の各前記第１導電型平面状半導体層に形成された孔の間を通過して行方向に延び、前記第２導電型ＣＣＤチャネル領域に沿って前記固体撮像素子で発生した信号電荷を転送するように所定間隔離間して配列されたことを特徴とする請求項６に記載の固体撮像装置。   The transfer electrode is arranged between each of the hole rows formed in the adjacent first conductive type planar semiconductor layer between each of the hole rows formed in the adjacent first conductive type planar semiconductor layer. A predetermined interval so as to pass through the holes formed in the one-conductivity-type planar semiconductor layer and extend in the row direction, and transfer the signal charge generated in the solid-state imaging device along the second-conductivity-type CCD channel region. The solid-state imaging device according to claim 6, wherein the solid-state imaging device is arranged at a distance. 固体撮像素子の製造方法であって、
第２導電型平面状半導体層上に形成された第１導電型平面状半導体層に、孔を形成する工程と、
前記第１導電型平面状半導体層に形成された孔の底部に第１導電型の高濃度不純物領域を形成する工程と、
前記第１導電型平面状半導体層に形成した孔の側壁の一部に、第１導電型の高濃度不純物からなる素子分離領域を形成する工程と、
前記第１導電型平面状半導体層に形成された孔の底部に形成した前記第１導電型の高濃度不純物領域の下部と、前記第１導電型平面状半導体層に形成した孔の底部の側壁の他の一部に、受光により電荷量が変化する第２導電型光電変換領域を形成する工程と、
前記第１導電型平面状半導体層に形成された孔の側壁にゲート絶縁膜を介して転送電極を形成する工程と、
前記第１導電型平面状半導体層表面と、前記第１導電型平面状半導体層に形成された孔の上部の側壁の他の一部に第２導電型ＣＣＤチャネル領域を形成する工程と、
前記第２導電型光電変換領域と前記第２導電型ＣＣＤチャネル領域に挟まれた領域に読み出しチャネルを形成する工程と、
を含むことを特徴とする固体撮像素子の製造方法。 A method of manufacturing a solid-state imaging device,
Forming a hole in the first conductivity type planar semiconductor layer formed on the second conductivity type planar semiconductor layer;
Forming a first conductivity type high-concentration impurity region at the bottom of the hole formed in the first conductivity type planar semiconductor layer;
Forming an element isolation region made of a high-concentration impurity of the first conductivity type on a part of the side wall of the hole formed in the first conductivity-type planar semiconductor layer;
A lower portion of the first conductivity type high-concentration impurity region formed at the bottom of the hole formed in the first conductivity type planar semiconductor layer, and a sidewall of the bottom of the hole formed in the first conductivity type planar semiconductor layer Forming a second conductivity type photoelectric conversion region in which the amount of charge is changed by receiving light,
Forming a transfer electrode through a gate insulating film on a side wall of a hole formed in the first conductive type planar semiconductor layer;
Forming a second conductivity type CCD channel region on the surface of the first conductivity type planar semiconductor layer and the other part of the side wall at the top of the hole formed in the first conductivity type planar semiconductor layer;
Forming a readout channel in a region sandwiched between the second conductivity type photoelectric conversion region and the second conductivity type CCD channel region;
The manufacturing method of the solid-state image sensor characterized by including. 第２導電型平面状半導体層上に形成された第１導電型平面状半導体層に、マスクを形成し、シリコンをエッチングし、孔を形成する工程を含む請求項８に記載の固体撮像素子の製造方法。   The solid-state imaging device according to claim 8, comprising a step of forming a mask, etching silicon, and forming a hole in the first conductivity type planar semiconductor layer formed on the second conductivity type planar semiconductor layer. Production method. 第２導電型光電変換領域をイオン注入により形成する際のマスク材を、第１導電型平面状半導体層に形成された孔の側壁に形成する工程と、
第２導電型光電変換領域をイオン注入により形成する工程と
を含む請求項９に記載の固体撮像素子の製造方法。 Forming a mask material for forming the second conductivity type photoelectric conversion region by ion implantation on the sidewall of the hole formed in the first conductivity type planar semiconductor layer;
The method for manufacturing a solid-state imaging device according to claim 9, further comprising: forming a second conductivity type photoelectric conversion region by ion implantation. 第２導電型光電変換領域をイオン注入により形成する工程の後に、第１導電型平面状半導体層に形成された孔の底部に第１導電型の高濃度不純物領域を形成する工程を含む請求項１０に記載の固体撮像素子の製造方法。   A step of forming a first conductivity type high concentration impurity region at a bottom portion of a hole formed in the first conductivity type planar semiconductor layer after the step of forming the second conductivity type photoelectric conversion region by ion implantation. 10. A method for producing a solid-state imaging device according to 10. 第２導電型光電変換領域をイオン注入により形成する工程の後に、第１導電型平面状半導体層に形成された孔の側壁に形成したマスク材の一部をエッチングにより除去し、
その後、イオン注入により、
第１導電型平面状半導体層に形成した孔の底部に第１導電型の高濃度不純物領域を形成する工程と、
第１導電型平面状半導体層に形成した孔の側壁の一部に、第１導電型の高濃度不純物からなる素子分離領域を形成する工程を含む請求項１１に記載の固体撮像素子の製造方法。 After the step of forming the second conductivity type photoelectric conversion region by ion implantation, a part of the mask material formed on the side wall of the hole formed in the first conductivity type planar semiconductor layer is removed by etching,
Then, by ion implantation
Forming a first conductivity type high concentration impurity region at the bottom of the hole formed in the first conductivity type planar semiconductor layer;
The method for manufacturing a solid-state imaging device according to claim 11, comprising a step of forming an element isolation region made of a high-concentration impurity of the first conductivity type in a part of the side wall of the hole formed in the first conductivity type planar semiconductor layer. . 第２導電型ＣＣＤチャネル領域をイオン注入により形成する際のマスク材を、第１導電型平面状半導体層に形成された孔に形成する工程と、
第２導電型ＣＣＤチャネル領域をイオン注入により形成する工程と
を含む請求項９から請求項１２のいずれかに記載の固体撮像素子の製造方法。 Forming a mask material for forming the second conductivity type CCD channel region by ion implantation in a hole formed in the first conductivity type planar semiconductor layer;
The method for manufacturing a solid-state imaging device according to claim 9, further comprising: forming a second conductivity type CCD channel region by ion implantation. 第１導電型平面状半導体層に形成した孔の側壁の一部に形成された第１導電型の高濃度不純物からなる素子分離領域に接続するよう
第１導電型の高濃度不純物からなる素子分離領域をイオン注入により形成する際のマスク材を形成する工程と、
第１導電型の高濃度不純物からなる素子分離領域をイオン注入により形成する工程と
を含む請求項１３に記載の固体撮像素子の製造方法。 Element isolation composed of high-concentration impurities of the first conductivity type so as to be connected to an element isolation region composed of high-concentration impurities of the first conductivity type formed in a part of the side wall of the hole formed in the first conductivity type planar semiconductor layer Forming a mask material when forming the region by ion implantation;
The method for manufacturing a solid-state imaging device according to claim 13, further comprising: forming an element isolation region made of a high-concentration impurity of the first conductivity type by ion implantation. ゲート絶縁膜を形成し、ゲート電極材を堆積し、平坦化を行い、エッチングを行うことにより、転送電極を形成する工程を含む請求項９から請求項１４のいずれかに記載の固体撮像素子の製造方法。   The solid-state imaging device according to any one of claims 9 to 14, including a step of forming a transfer electrode by forming a gate insulating film, depositing a gate electrode material, performing planarization, and performing etching. Production method.
JP2009244179A 2008-10-24 2009-10-23 Manufacturing method of solid-state imaging device Active JP5311666B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009244179A JP5311666B2 (en) 2008-10-24 2009-10-23 Manufacturing method of solid-state imaging device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
WOPCT/JP2008/69321 2008-10-24
PCT/JP2008/069321 WO2010046994A1 (en) 2008-10-24 2008-10-24 Solid-state image sensor, solid-state image pickup device and its manufacturing method
WOPCT/JP2008/069321 2008-10-24
JP2009244179A JP5311666B2 (en) 2008-10-24 2009-10-23 Manufacturing method of solid-state imaging device

Publications (4)

Publication Number Publication Date
JP2010103540A JP2010103540A (en) 2010-05-06
JP2010103540A6 true JP2010103540A6 (en) 2010-07-29
JP2010103540A5 JP2010103540A5 (en) 2011-10-20
JP5311666B2 JP5311666B2 (en) 2013-10-09

Family

ID=42293825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009244179A Active JP5311666B2 (en) 2008-10-24 2009-10-23 Manufacturing method of solid-state imaging device

Country Status (1)

Country Link
JP (1) JP5311666B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03161970A (en) * 1989-11-21 1991-07-11 Toshiba Corp Solid-state image sensing device
JP2719027B2 (en) * 1990-04-02 1998-02-25 松下電子工業株式会社 Method for manufacturing charge transfer device
JP3247163B2 (en) * 1992-09-14 2002-01-15 株式会社東芝 Solid-state imaging device and manufacturing method thereof
JPH06252375A (en) * 1993-03-01 1994-09-09 Hitachi Ltd Solid-state image pickup device
JPH10107249A (en) * 1996-09-27 1998-04-24 Sony Corp Manufacture of solid image-pickup element

Similar Documents

Publication Publication Date Title
JP3742775B2 (en) Solid-state image sensor
US8114695B2 (en) Solid-state image pickup element, solid-state image pickup device and production method therefor
JP2005317581A (en) Solid state imaging device
US8664032B2 (en) Method of producing a solid-state image sensing device including solid-state image sensor having a pillar-shaped semiconductor layer
JP2007067379A (en) Solid state imaging device
WO2007015420A1 (en) Solid-state imaging device
WO2010047412A1 (en) Solid-state imaging element, solid-state imaging device and method for manufacturing same
JP5311666B2 (en) Manufacturing method of solid-state imaging device
JP4867226B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
JP2010103540A6 (en) Solid-state imaging device, solid-state imaging device, and manufacturing method thereof
JP4346364B2 (en) Method for manufacturing solid-state imaging device
JP2005191400A (en) Solid imaging device, and manufacturing method thereof
JP4384350B2 (en) Solid-state image sensor
JP4797302B2 (en) Solid-state imaging device and manufacturing method thereof
JP3890381B2 (en) Solid-state imaging device
JP2003243641A (en) Solid-state image pickup device
JP2005044850A (en) Solid state imaging device
JP2007048895A (en) Solid-state imaging apparatus and its manufacturing method
JP2009194404A (en) Solid state imaging device
JP2007134431A (en) Solid-state imaging device, method of manufacturing same, and camera
JP2004103646A (en) Semiconductor device and its manufacturing method