JP3247163B2 - Solid-state imaging device and manufacturing method thereof - Google Patents
Solid-state imaging device and manufacturing method thereofInfo
- Publication number
- JP3247163B2 JP3247163B2 JP26908792A JP26908792A JP3247163B2 JP 3247163 B2 JP3247163 B2 JP 3247163B2 JP 26908792 A JP26908792 A JP 26908792A JP 26908792 A JP26908792 A JP 26908792A JP 3247163 B2 JP3247163 B2 JP 3247163B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- buried
- semiconductor substrate
- buried channel
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、固体撮像装置に係り、
とくに、高度に微細化されたCCDエリアセンサの感光
部に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device,
In particular, it relates to a highly miniaturized photosensitive area of a CCD area sensor.
【0002】[0002]
【従来の技術】固体撮像装置は、光電変換、蓄積、転送
の機能を有するLSIであり、その半導体基板上の集積
度は近年著しく向上している。図14は、発明者が提案
した従来の固体撮像装置の一例である(特願平3−11
221号参照)。半導体基板には、N型シリコン半導体
基板1を用い、その表面領域にP型不純物拡散領域のP
−ウエル2を形成する。半導体基板には画素部5、電荷
転送シフトレジスタ部3、制御ゲ−ト部9及び素子分離
領域10が形成されているが、まず、Pウエル2にはN
−埋込みチャネル4が形成される。この埋込みチャネル
4の1辺から離れてP+不純物拡散領域52が形成され
ている。この不純物拡散領域52の下に接してN+埋込
み型フォトダイオ−ド51が形成されている。このフォ
トダイオ−ド51は、一部は半導体基板主面に延在して
この主面に露出している。この半導体基板1の主面はシ
リコン酸化物などの絶縁膜7で被覆されており、この絶
縁膜7を介して、埋込みチャネル4上にポリシリコンや
ポリサイドなどの転送電極31が形成される。この転送
電極31及びその周辺の上に絶縁膜を介して制御ゲ−ト
電極6が形成されている。2. Description of the Related Art A solid-state imaging device is an LSI having functions of photoelectric conversion, accumulation, and transfer, and the degree of integration on a semiconductor substrate has been remarkably improved in recent years. FIG. 14 shows an example of a conventional solid-state imaging device proposed by the inventor (Japanese Patent Application No. 3-11 / 1990).
No. 221). An N-type silicon semiconductor substrate 1 is used as a semiconductor substrate, and a P-type impurity diffusion region P
- to form a well 2. A pixel portion 5, a charge transfer shift register portion 3, a control gate portion 9, and an element isolation region 10 are formed on a semiconductor substrate.
A buried channel 4 is formed; A P + impurity diffusion region 52 is formed apart from one side of the buried channel 4. An N + buried photodiode 51 is formed below and in contact with impurity diffusion region 52. The photodiode 51 partially extends to the main surface of the semiconductor substrate and is exposed to the main surface. The main surface of the semiconductor substrate 1 is covered with an insulating film 7 such as silicon oxide, and a transfer electrode 31 such as polysilicon or polycide is formed on the buried channel 4 via the insulating film 7. The control gate electrode 6 is formed on the transfer electrode 31 and its periphery via an insulating film.
【0003】制御ゲ−ト電極6は、転送電極31と画素
部5との間及び少なくともフォトダイオ−ド51の半導
体基板主面に露出している部分の上に形成されていれば
その機能を果たすことができるが、この従来例では、こ
の制御ゲ−ト電極6は光シ−ルド膜を兼ねているので前
記のような構造になっている。制御ゲ−ト電極6はシリ
コン酸化膜のような絶縁保護膜12で被覆保護されてい
る。埋込みチャネル4の周囲には、Pウエル2より不純
物濃度の高いPバリアウエル8が形成されており、画素
部5周辺で発生したキャリアの埋込みチャネル4への流
入を防止し、スミア特性を改善する。即ち、フォトダイ
オ−ド51と不純物拡散領域52とで画素部を構成し、
転送電極31と埋込みチャネル4とで電荷転送シフトレ
ジスタ部3を構成し、転送電極31とフォトダイオ−ド
51との間及びその上の制御ゲ−ト電極6とで信号電荷
の転送を制御する制御ゲ−ト部9を構成し、埋込みチャ
ネル4の前記制御ゲ−ト部9とは反対の領域は、素子分
離領域10となっており、他の素子のP+不純物拡散領
域52が形成されている。Pウエル2は、フォトダイオ
−ド51の下では、図のように薄くしている。この様に
すると、過剰電荷が半導体基板1に流出し易くなる。If the control gate electrode 6 is formed between the transfer electrode 31 and the pixel section 5 and at least on a portion of the photodiode 51 exposed on the main surface of the semiconductor substrate, the function of the control gate electrode 6 is achieved. However, in this conventional example, the control gate electrode 6 has the above-described structure because it also serves as an optical shield film. The control gate electrode 6 is covered and protected by an insulating protective film 12 such as a silicon oxide film. A P barrier well 8 having an impurity concentration higher than that of the P well 2 is formed around the buried channel 4 to prevent carriers generated around the pixel portion 5 from flowing into the buried channel 4 and improve smear characteristics. . That is, a pixel portion is constituted by the photodiode 51 and the impurity diffusion region 52,
The charge transfer shift register section 3 is constituted by the transfer electrode 31 and the buried channel 4, and the transfer of signal charges is controlled between the transfer electrode 31 and the photodiode 51 and the control gate electrode 6 thereon. A region of the buried channel 4 opposite to the control gate portion 9 constitutes a control gate portion 9 and is an element isolation region 10 in which a P + impurity diffusion region 52 of another element is formed. ing. The P well 2 is thinned under the photodiode 51 as shown. This makes it easier for excess charges to flow into the semiconductor substrate 1.
【0004】図15は、従来の他の固体撮像装置の例で
ある。図14の固体撮像装置は、平坦な半導体基板表面
に形成されているためにその微細化には限界がある。こ
の例は、表面にトレンチを形成して一層の微細化を図っ
ている。N型シリコン半導体基板1のPウエル2表面に
は、トレンチが形成されその底面及び側壁に埋込みチャ
ネル4が形成されている。トレンチの一辺に隣接して制
御ゲ−ト部9があり、制御ゲ−ト部9に隣接してフォト
ダイオ−ド51とP+不純物拡散領域52を含む画素部
5が形成されている。トレンチの前記一辺とは反対側に
ある一辺に隣接して素子分離領域10が形成されてい
る。トレンチ内も含めて半導体基板1の表面にシリコン
酸化物などの絶縁膜7が形成され、その上に埋込みチャ
ネル4、制御ゲ−ト部9及び素子分離領域10を被覆す
るようにポリシリコンなどからなる転送電極31が形成
されている。また、転送電極31の上には絶縁膜71を
介して光シ−ルド膜11が形成されている。転送電極3
1の制御ゲ−ト部9を被覆する部分は、制御ゲ−ト電極
として用いられる。光シ−ルド膜11は、シリコン酸化
膜や窒化膜のような絶縁保護膜12で被覆保護されてい
る。画素部5は、図14の場合と同じく埋込みフォトダ
イオ−ド構造になっている。図示の様に、光シ−ルド膜
11は、画素部5では開孔しており、入射光は埋込みフ
ォトダイオ−ド部3のみに照射されるようになってい
る。FIG. 15 shows an example of another conventional solid-state imaging device. Since the solid-state imaging device in FIG. 14 is formed on a flat semiconductor substrate surface, there is a limit to miniaturization. In this example, a trench is formed on the surface to achieve further miniaturization. A trench is formed on the surface of the P well 2 of the N-type silicon semiconductor substrate 1, and a buried channel 4 is formed on the bottom and side walls thereof. A control gate portion 9 is provided adjacent to one side of the trench, and a pixel portion 5 including a photodiode 51 and a P + impurity diffusion region 52 is formed adjacent to the control gate portion 9. An element isolation region 10 is formed adjacent to one side of the trench opposite to the one side. An insulating film 7 of silicon oxide or the like is formed on the surface of the semiconductor substrate 1 including the inside of the trench, and a buried channel 4, a control gate portion 9, and an element isolation region 10 are formed on the insulating film 7 from polysilicon or the like. Transfer electrode 31 is formed. The optical shield film 11 is formed on the transfer electrode 31 via an insulating film 71. Transfer electrode 3
The portion covering the control gate portion 9 is used as a control gate electrode. The optical shield film 11 is covered and protected by an insulating protective film 12 such as a silicon oxide film or a nitride film. The pixel section 5 has a buried photodiode structure as in the case of FIG. As shown in the figure, the light shield film 11 has an opening in the pixel portion 5 so that the incident light is applied only to the embedded photodiode portion 3.
【0005】前述の様に、図14の場合でも、図15の
場合でもシリコン半導体基板表面に形成したフォトダイ
オ−ドは、その表面に形成したシリコン酸化膜に接して
いるのでそこに生ずる空乏層も当然この酸化膜に接す
る。したがってシリコン−シリコン酸化膜界面にある準
位からの発生電流は暗時の出力電流に大きく影響する。
このフォトダイオ−ドからの暗電流を低減させる方法と
して考えられたのが、埋込みフォトダイオ−ドである。
即ち、このシリコン酸化膜とフォトダイオ−ドとの間に
P型高濃度不純物拡散領域を形成する。フォトダイオ−
ドの表面をP+不純物拡散領域で覆うためにシリコン−
シリコン酸化膜界面がフォトダイオ−ドと分離される。
そのため空乏層がその界面には伸びないので、この界面
にある準位の暗電流への影響は著しく低減する。したが
って、この構造を採用すれば、従来の埋込みフォトダイ
オ−ドを用いないものに比べて1/10程度に暗電流を
低減させることが可能である。As described above, in both the case of FIG. 14 and the case of FIG. 15, the photodiode formed on the surface of the silicon semiconductor substrate is in contact with the silicon oxide film formed on the surface thereof, so that the depletion layer formed there is formed. Of course comes into contact with this oxide film. Therefore, the current generated from the level at the silicon-silicon oxide film interface greatly affects the output current in the dark.
A buried photodiode has been considered as a method for reducing the dark current from the photodiode.
That is, a P-type high-concentration impurity diffusion region is formed between the silicon oxide film and the photodiode. Photo Diode
Silicon to cover the surface of the gate with a P + impurity diffusion region.
The silicon oxide film interface is separated from the photodiode.
Therefore, since the depletion layer does not extend to the interface, the level at this interface has a significantly reduced effect on dark current. Therefore, if this structure is adopted, it is possible to reduce the dark current to about 1/10 as compared with the conventional structure without using a buried photodiode.
【0006】[0006]
【発明が解決しようとする課題】図14に示す構造の固
体撮像装置において埋込みフォトダイオ−ド幅をL1 、
制御ゲ−ト長をL2 とし、電荷転送シフトレジスタ幅を
L3 及び素子分離幅をL4 とすると、1画素分の幅、即
ち画素ピッチPh は、L1 +L2 +L3 +L4 となる。
そして、現在の微細加工技術の代表的な例を示すと、L
1 とL3 はほぼ等しく2μm程度であり、L2 とL4 が
1μm程度であるので、Ph は、約6μmとなる。40
万画素センサやHDTV向けの200万画素センサで
は、水平ピッチが約5μmであるので、特性を劣化させ
ずにこの様なセンサを製造することは極めて難しいこと
である。In the solid-state imaging device having the structure shown in FIG. 14, the embedded photodiode width is L1,
Assuming that the control gate length is L2, the charge transfer shift register width is L3, and the element separation width is L4, the width of one pixel, that is, the pixel pitch Ph is L1 + L2 + L3 + L4.
A typical example of the current microfabrication technology is as follows.
Since 1 and L3 are approximately equal, about 2 μm, and L2 and L4 are about 1 μm, Ph is about 6 μm. 40
Since the horizontal pitch is about 5 μm in a 10,000 pixel sensor or a 2 million pixel sensor for HDTV, it is extremely difficult to manufacture such a sensor without deteriorating its characteristics.
【0007】そこで、図15に示す構造の固体撮像装置
が開発されたのであるが、この構造のものは、電荷転送
シフトレジスタ部3の埋込みチャネル4は、トレンチ内
壁に沿って形成されており、従来の平坦部に形成した場
合と比較して、水平方向の単位長さ当たりの蓄積電荷量
は増大する。しかし、制御ゲ−ト部、素子分離領域は画
素部と同一平面の半導体基板上に形成されるので、画素
ピッチは、水平方向の集積度の向上は、電荷転送シフト
レジスタ幅が小さくなるだけなので、水平方向の集積度
の向上は認められない。また、また、埋込みフォトダイ
オ−ド51と埋込みチャネル4は、接近しているので、
埋込みフォトダイオ−ドの下部で発生したキャリアは容
易に埋込みチャネル4へ流れてしまい、その結果スミア
特性が大幅に劣化することが多かった。また、暗電流を
低減する方法として考えられた埋込みフォトダイオ−ド
の上に形成するP+不純物拡散領域52(図14参照)
の位置がずれて埋込みチャネル4と埋込みフォトダイオ
−ド51の間に介在する状態になる場合がある。この様
な場合に制御ゲ−ト部9と画素部5との間に電位障壁が
生じて、画素に生じた電荷を電荷転送シフトレジスタ部
3に転送するためには、可なり高い読みだしパルスを制
御ゲ−ト電極6に印加しなければならないなどの問題も
あった。本発明は、このような事情により成されたもの
であり、集積度を向上させるとともに、スミア特性に優
れ、画素から電荷転送シフトレジスタへの信号電荷の転
送を容易にした構造の固体撮像装置及びその製造方法を
提供することを目的としている。Therefore, a solid-state image pickup device having the structure shown in FIG. 15 has been developed. In this structure, the buried channel 4 of the charge transfer shift register 3 is formed along the inner wall of the trench. Compared to the conventional case where it is formed on a flat portion, the accumulated charge amount per unit length in the horizontal direction increases. However, since the control gate portion and the element isolation region are formed on the semiconductor substrate on the same plane as the pixel portion, the pixel pitch is improved because the width of the charge transfer shift register can only be reduced by improving the integration degree in the horizontal direction. No improvement in the degree of integration in the horizontal direction is observed. Also, since the buried photodiode 51 and the buried channel 4 are close to each other,
Carriers generated below the buried photodiode easily flow to the buried channel 4, and as a result, the smear characteristics often deteriorate significantly. Further, a P + impurity diffusion region 52 formed on a buried photodiode which has been considered as a method of reducing dark current (see FIG. 14)
May be displaced from the buried channel 4 and the buried photodiode 51. In such a case, a potential barrier is generated between the control gate section 9 and the pixel section 5, and in order to transfer the charges generated in the pixels to the charge transfer shift register section 3, a considerably high read pulse is required. Has to be applied to the control gate electrode 6. The present invention has been made in view of such circumstances, and has a structure in which the integration degree is improved, the smear characteristic is excellent, and the transfer of the signal charge from the pixel to the charge transfer shift register is facilitated. It is intended to provide a manufacturing method thereof.
【0008】[0008]
【課題を解決するための手段】本発明は、固体撮像装置
が形成されている半導体基板にトレンチを形成しその底
部に画素部を形成することを特徴としている。また、前
記底部に形成した画素部の埋込みフォトダイオ−ドを延
在させて、このフォトダイオ−ドが電荷転送シフトレジ
スタの埋込みチャネルの下に来るように配置し、このフ
ォトダイオ−ドの延在部分と埋込みチャネルとの間でパ
ンチスル−を起こして電荷の転送を行うことを特徴とし
ている。The present invention is characterized in that a trench is formed in a semiconductor substrate on which a solid-state imaging device is formed, and a pixel portion is formed at the bottom. The buried photodiode of the pixel portion formed at the bottom is extended, and the photodiode is arranged so as to be below the buried channel of the charge transfer shift register. It is characterized in that charges are transferred by causing punch through between the buried channel and the buried channel.
【0009】即ち、本発明の固体撮像装置は、主面にト
レンチが形成されている半導体基板と、前記トレンチ底
部に形成されている第1導電型の高濃度不純物拡散領域
と、前記第1導電型の高濃度不純物拡散領域より下に、
この高濃度不純物拡散領域に接して形成され、一端が前
記トレンチ底部に露出している第2導電型の埋込みフォ
トダイオ−ドと、前記トレンチに隣接し、前記半導体基
板の前記主面に形成されている第2導電型の埋込みチャ
ネルと、前記埋込みチャネル上に形成された転送電極
と、前記半導体基板の前記埋込みチャネルと前記埋込み
フォトダイオ−ドとの間の領域に形成された制御ゲ−ト
部と、前記半導体基板主面上に少なくとも前記制御ゲ−
ト部及び前記転送電極を被覆するように形成されている
制御ゲ−ト電極とを備え、前記転送電極と前記埋込みチ
ャネルは電荷転送シフトレジスタを構成し、前記第1導
電型の高濃度不純物拡散領域と前記第2導電型の埋込み
型フォトダイオ−ドは画素部を構成し、前記制御ゲ−ト
電極は光シ−ルド膜を兼ねることを特徴としている。That is, in the solid-state imaging device of the present invention, a semiconductor substrate having a trench formed on a main surface thereof, a first-conductivity-type high-concentration impurity diffusion region formed at the bottom of the trench; Below the high concentration impurity diffusion region of the mold,
A second conductivity type buried photodiode formed in contact with the high concentration impurity diffusion region and having one end exposed at the bottom of the trench; and a buried photodiode formed on the main surface of the semiconductor substrate adjacent to the trench. A buried channel of the second conductivity type, a transfer electrode formed on the buried channel, and a control gate formed in a region of the semiconductor substrate between the buried channel and the buried photodiode. And at least the control gate on the main surface of the semiconductor substrate.
And a control gate electrode formed so as to cover the transfer electrode. The transfer electrode and the buried channel constitute a charge transfer shift register, and the first conductivity type high-concentration impurity diffusion is performed. The region and the buried photodiode of the second conductivity type constitute a pixel portion, and the control gate electrode also serves as an optical shield film.
【0010】また、本発明の固体撮像装置は、主面にト
レンチが形成されている半導体基板と、前記トレンチに
隣接し、前記半導体基板主面に形成されている第2導電
型の埋込みチャネルと、前記埋込みチャネル上に形成さ
れた転送電極と、前記トレンチ底部及びその側壁に沿っ
て前記半導体基板に形成されている第1導電型の高濃度
不純物拡散領域と、前記第1導電型の高濃度不純物拡散
領域より下に、この高濃度不純物拡散領域に接して形成
され、一端は前記第2導電型の埋込みチャネルの下に、
この埋込みチャネルとは離れて延在している第2導電型
の埋込みフォトダイオ−ドと、前記半導体基板主面上に
前記転送電極及び前記トレンチ側壁とを被覆するように
形成されている光シ−ルド膜とを備え、前記転送電極と
前記埋込みチャネルは電荷転送シフトレジスタを構成
し、前記第1導電型の高濃度不純物拡散領域と前記第2
導電型の埋込みフォトダイオ−ドは画素部を構成し、且
つ前記転送電極は制御ゲ−ト電極を兼ねることを特徴と
している。前記半導体基板の前記埋込みチャネルと前記
埋込みフォトダイオ−ドの延在している前記一端との間
は、第1導電型の領域であり、この領域の不純物濃度
は、前記半導体基板の前記埋込みフォトダイオ−ドより
下の第1導電型の領域の不純物濃度よりも低いようにし
ても良い。Further, according to the present invention, there is provided a solid-state imaging device, comprising: a semiconductor substrate having a trench formed on a main surface thereof; and a buried channel of a second conductivity type formed on the semiconductor substrate main surface adjacent to the trench. A transfer electrode formed on the buried channel, a first conductive type high-concentration impurity diffusion region formed in the semiconductor substrate along the trench bottom and sidewalls thereof, and a first conductive type high-concentration impurity diffusion region. An impurity diffusion region is formed below and in contact with the high-concentration impurity diffusion region, and one end is formed below the buried channel of the second conductivity type.
A second conductivity type buried photodiode extending away from the buried channel, and an optical system formed on the main surface of the semiconductor substrate so as to cover the transfer electrode and the trench side wall. A transfer film, wherein the transfer electrode and the buried channel constitute a charge transfer shift register, wherein the first conductivity type high-concentration impurity diffusion region and the second
The conductive type buried photodiode constitutes a pixel portion, and the transfer electrode also serves as a control gate electrode. A region of the first conductivity type is provided between the buried channel of the semiconductor substrate and the one end of the buried photodiode which extends, and the impurity concentration of this region is the same as that of the buried photo diode of the semiconductor substrate. The impurity concentration of the region of the first conductivity type below the diode may be lower.
【0011】また、本発明の固体撮像装置の製造方法
は、半導体基板主面から内部に不純物をイオン注入して
第2導電型の埋込みフォトダイオ−ドを形成する工程
と、前記半導体基板主面をエッチングして前記埋込みフ
ォトダイオ−ドの上にトレンチを形成する工程と、前記
トレンチ内部に不純物をイオン注入してこのトレンチの
底部及び側壁に沿って第1導電型の高濃度不純物拡散領
域を形成し、前記埋込みフォトダイオ−ドは、この高濃
度不純物拡散領域に接触させ、その先端は、前記高濃度
不純物拡散領域から水平方向に突出させる工程と、前記
トレンチに隣接して第2導電型の埋込みチャネルを前記
半導体基板主面に形成し、この埋込みチャネルの下に前
記埋込みフォトダイオ−ドの前記先端が前記埋込みチャ
ネルとは離れているように配置する工程と、前記埋込み
チャネル上に転送電極を形成する工程と、前記転送電極
及びトレンチ側壁を被覆するように光シ−ルド膜を兼ね
た制御ゲ−ト電極を形成する工程を備えていることを特
徴としている。Further, according to a method of manufacturing a solid-state imaging device of the present invention, a step of forming a second conductivity type buried photodiode by ion-implanting impurities from a main surface of a semiconductor substrate to the inside, Forming a trench above the buried photodiode, and implanting impurities into the trench to form a first conductive type high concentration impurity diffusion region along the bottom and side walls of the trench. Forming the buried photodiode in contact with the high-concentration impurity diffusion region, and projecting the tip of the buried photodiode in the horizontal direction from the high-concentration impurity diffusion region; and forming a second conductivity type adjacent to the trench. A buried channel is formed on the main surface of the semiconductor substrate, and the tip of the buried photodiode is separated from the buried channel below the buried channel. And forming a transfer electrode on the buried channel, and forming a control gate electrode also serving as an optical shield film so as to cover the transfer electrode and the trench side wall. It is characterized by having.
【0012】[0012]
【作用】画素部をトレンチ底部に形成しているので画素
ピッチを従来より小さくでき、埋込みフォトダイオ−ド
下部で発生したキャリアの大部分は半導体基板に吸収さ
れて埋込みチャネルへ拡散してくるキャリアはごく僅か
になるので、スミア特性が改善される。また、埋込みフ
ォトダイオ−ド部を埋込みチャネルの下に延在させてい
るので、埋込みフォトダイオ−ドの上に形成されている
このフォトダイオ−ドとは反対の導電型の高濃度不純物
拡散領域の影響を受けない。したがって、この固体撮像
装置では高い読みだしパルスは必要としない。Since the pixel portion is formed at the bottom of the trench, the pixel pitch can be made smaller than before, and most of the carriers generated below the buried photodiode are absorbed by the semiconductor substrate and diffuse into the buried channel. The smear characteristics are improved because they are very small. Further, since the buried photodiode portion extends below the buried channel, a high-concentration impurity diffusion region of a conductivity type opposite to that of the photodiode formed on the buried photodiode. Not affected by Therefore, this solid-state imaging device does not require a high read pulse.
【0013】[0013]
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図1を参照して第1の実施例を説明する。
図はインタ−ライン方式のエリアセンサの素子部分の断
面図である。N型シリコン半導体基板1の表面領域には
Pウエル2が形成されている。ウエルを形成せずにP型
シリコン半導体基板を使用することもできる。半導体基
板1の表面領域のPウエル領域2にはトレンチ50が形
成される。半導体基板には複数の素子を形成するので、
トレンチもそれに合わせて複数個形成されている。トレ
ンチ50の底部にはP+不純物拡散領域52が、例えば
イオン注入などで形成される。このP+不純物拡散領域
52はトレンチ50の一方の側壁に沿って半導体基板主
面上に延びており、したがってこの側壁部分は素子分離
領域10になっている。また、他方の側壁に沿った半導
体基板領域は、制御ゲ−ト部9になっている。この制御
ゲ−ト部9に続いて、トレンチ50に隣接する半導体基
板領域には、埋込みチャネル4が形成されている。トレ
ンチ50の底部にあって、前記P+不純物拡散領域52
の下に隣接して形成されている埋込みフォトダイオ−ド
51は、その先端が制御ゲ−ト部9方向に延びて一部は
トレンチ50の底部に露出している。Embodiments of the present invention will be described below with reference to the drawings. First, a first embodiment will be described with reference to FIG.
The figure is a cross-sectional view of an element part of an inter-line area sensor. In the surface region of the N-type silicon semiconductor substrate 1, a P well 2 is formed. It is also possible to use a P-type silicon semiconductor substrate without forming a well. Trench 50 is formed in P well region 2 in the surface region of semiconductor substrate 1. Since multiple elements are formed on the semiconductor substrate,
A plurality of trenches are also formed correspondingly. At the bottom of the trench 50, a P + impurity diffusion region 52 is formed by, for example, ion implantation. The P + impurity diffusion region 52 extends on the main surface of the semiconductor substrate along one side wall of the trench 50, and thus the side wall portion becomes the element isolation region 10. The semiconductor substrate region along the other side wall is a control gate 9. Subsequent to the control gate portion 9, a buried channel 4 is formed in the semiconductor substrate region adjacent to the trench 50. At the bottom of the trench 50, the P + impurity diffusion region 52
The tip of a buried photodiode 51 formed adjacent to the bottom of the trench 50 extends in the direction of the control gate 9 and a part of the buried photodiode 51 is exposed at the bottom of the trench 50.
【0014】埋込みチャネル4の下には、Pウエル2よ
り不純物濃度の高いP型バリアウエル8を形成して画素
部5の周辺で発生したキャリアの埋込みチャネル4への
流入を防止し、スミア特性を改善している。トレンチ内
表面を含めて半導体基板1の主面上にはシリコン酸化物
などからなる絶縁膜7で被覆されている。埋込みチャネ
ル4の上には、この絶縁膜7を介してポリシリコンなど
からなる転送電極31が形成される。そして、転送電極
31をシリコン酸化物の絶縁膜71で被覆してから転送
電極31及びトレンチ内壁の制御ゲ−ト部9と素子分離
領域10を被覆するように制御ゲ−ト電極6を形成す
る。制御ゲ−ト電極6は、光シ−ルド膜を兼ねているの
で、制御ゲ−ト部9を被覆するだけでなく前述のように
所定の他の領域も被覆している。制御ゲ−ト電極6を含
めて半導体基板1の表面は、SiO2 やSi3 N4 のよ
うな数1000オングストロ−ム程度の透明な絶縁保護
膜12で保護されている。画素部5は、P+不純物拡散
領域52と埋込みフォトダイオ−ド51を含み、電荷転
送シフトレジスタ部3は、埋込みチャネル4と転送電極
31とを備えている。A P-type barrier well 8 having an impurity concentration higher than that of the P-well 2 is formed under the buried channel 4 to prevent carriers generated around the pixel portion 5 from flowing into the buried channel 4, thereby achieving a smear characteristic. Has been improved. The main surface of the semiconductor substrate 1 including the inner surface of the trench is covered with an insulating film 7 made of silicon oxide or the like. A transfer electrode 31 made of polysilicon or the like is formed on the buried channel 4 via the insulating film 7. After the transfer electrode 31 is covered with the insulating film 71 of silicon oxide, the control gate electrode 6 is formed so as to cover the transfer electrode 31 and the control gate portion 9 and the isolation region 10 on the inner wall of the trench. . Since the control gate electrode 6 also serves as an optical shield film, it not only covers the control gate portion 9 but also covers other predetermined regions as described above. The surface of the semiconductor substrate 1 including the control gate electrode 6 is protected by a transparent insulating protective film 12 of several thousands angstroms such as SiO 2 or Si 3 N 4 . The pixel unit 5 includes a P + impurity diffusion region 52 and a buried photodiode 51, and the charge transfer shift register unit 3 includes a buried channel 4 and a transfer electrode 31.
【0015】制御ゲ−ト長L2 と素子分離幅L4 は、ト
レンチ50の側壁に形成されているので、実質的に零で
ある。したがって、半導体基板1に形成された水平方向
の画素ピッチPh は、埋込みフォトダイオ−ド幅L1 と
電荷転送シフトレジスタ幅L3 の和にほぼ等しい。半導
体基板の水平方向の高集積化は、図14及び図15に示
す従来例のものより著しい。代表的な値としては、L1
及びL3 は、いずれもほぼ2μmであるので、水平画素
ピッチが5μm程度の1/4インチ光学系40万画素セ
ンサや2/3インチ光学系200万画素センサも比較的
容易に製造できる。 本発明においては、図1に示すよ
うに埋込みチャネル4は、光シ−ルド膜である制御ゲ−
ト電極6によってその上部や側面部が覆われているの
で、スミア成分は、埋込みフォトダイオ−ド51下部で
発生したキャリアの漏れ成分からだけになる。しかし、
埋込みフォトダイオ−ド51はトレンチ50底部に形成
されているので、ここで発生したキャリアの大部分は、
半導体基板1に吸収されてしまい、埋込みチャネル側へ
拡散してくるキャリアは極く僅かである。Since the control gate length L2 and the element isolation width L4 are formed on the side walls of the trench 50, they are substantially zero. Therefore, the horizontal pixel pitch Ph formed on the semiconductor substrate 1 is substantially equal to the sum of the buried photodiode width L1 and the charge transfer shift register width L3. The high integration of the semiconductor substrate in the horizontal direction is more remarkable than that of the conventional example shown in FIGS. A typical value is L1
And L3 are both approximately 2 .mu.m, so that a 1/4 inch optical system 400,000 pixel sensor and a 2/3 inch optical system 2 million pixel sensor having a horizontal pixel pitch of about 5 .mu.m can be manufactured relatively easily. In the present invention, as shown in FIG. 1, the buried channel 4 is a control gate which is an optical shield film.
Since the upper part and the side part are covered by the gate electrode 6, the smear component is only from the leakage component of the carrier generated below the embedded photodiode 51. But,
Since the buried photodiode 51 is formed at the bottom of the trench 50, most of the carriers generated here are
Carriers that are absorbed by the semiconductor substrate 1 and diffuse to the buried channel side are extremely small.
【0016】また、埋込みチャネル4の下にこの埋込み
チャネルを囲むようにPウエル領域2より不純物濃度の
高いバリアウエル領域8を形成しているので、このキャ
リアもバリアウエル領域8の障壁電位のために埋込みチ
ャネル4へ流入する割合は、さらに減少してスミア特性
を大幅に改善する。勿論このバリアウエル領域は、必ず
しも必要ではなく、本発明ではこのバリアウエルを用い
ないものも含まれる。通常放送用センサとしては、この
スミア特性改善のために、先に発明者が提案したフレ−
ムインタ−ライントランスファ(Frame Interline Tran
sfer)方式の電荷転送シフトレジスタ(特開昭55−5
2675号公報参照)を高速転送を行っているが、本発
明では、この方法を用いなくてもこれ以上のスミア特性
の改善が図られる。トレンチ50内部の底面に画素部5
が形成されているので、受光量が十分得られるか否かの
懸念があるが、光シ−ルド膜がトレンチ側壁に施されて
いるので、その光シ−ルド膜に当たる光は反射されて画
素部に供給されるので、画素部の面積を広くするなどの
措置を格別取る必要はない。光シ−ルド膜、即ち制御ゲ
−ト電極6にAlを用いるなら100%の反射率が得ら
れるが、Alは熱処理によってヒロックなどが生じ易い
ので、反射率が多少劣っても高融点金属やそのシリサイ
ドなどを用いる方が固体撮像装置の安定性の上からは好
ましい。Further, since the barrier well region 8 having a higher impurity concentration than the P well region 2 is formed under the buried channel 4 so as to surround the buried channel, this carrier also has a barrier potential of the barrier well region 8. The rate of flowing into the buried channel 4 is further reduced to greatly improve the smear characteristics. Needless to say, the barrier well region is not always necessary, and the present invention includes a structure in which the barrier well is not used. As a normal broadcast sensor, a frame proposed by the inventor earlier to improve the smear characteristic.
Frame Interline Tran
sfer) type charge transfer shift register
No. 2675), high-speed transfer is performed, but in the present invention, smear characteristics can be further improved without using this method. The pixel portion 5 is provided on the bottom surface inside the trench 50.
Is formed, there is a concern about whether or not a sufficient amount of received light can be obtained. However, since the optical shield film is formed on the side wall of the trench, light impinging on the optical shield film is reflected and the Since it is supplied to the pixel section, it is not necessary to take special measures such as enlarging the area of the pixel section. If Al is used for the optical shield film, that is, Al for the control gate electrode 6, 100% reflectance can be obtained. However, since Al is liable to form hillocks by heat treatment, even if the reflectance is somewhat inferior, high melting point metal or It is preferable to use the silicide or the like from the viewpoint of stability of the solid-state imaging device.
【0017】なお、MoSi2 の光反射率は80%、M
oは60%そしてTiは40%である。この第1の実施
例では、制御ゲ−ト電極6が光シ−ルド膜を兼ねている
ので制御ゲ−トと電荷転送シフトレジスタ3とは電気的
に独立しているので、制御ゲ−ト電極と転送電極とは個
別に制御でき、例えば、読み出し時のみオンパルスを印
加し、通常は制御ゲ−ト下がカットオフする電位(例え
ば、負電位)に保持する事ができる。また、トレンチ側
壁に制御ゲ−ト電極を形成しないので、その分画素の水
平ピッチを小さくすることができる。The light reflectance of MoSi 2 is 80% and M
o is 60% and Ti is 40%. In the first embodiment, since the control gate electrode 6 also functions as an optical shield film, the control gate and the charge transfer shift register 3 are electrically independent. The electrode and the transfer electrode can be individually controlled. For example, an ON pulse can be applied only at the time of reading, and the potential can be normally kept at a potential (for example, a negative potential) at which the control gate is cut off under the control gate. Further, since no control gate electrode is formed on the side wall of the trench, the horizontal pitch of pixels can be reduced accordingly.
【0018】次に、図2を参照して参考例を説明する。
図はインタ−ライン方式のエリアセンサの素子部分の断
面図である。N型シリコン半導体基板1の表面領域には
Pウエル2が形成されている。半導体基板1の表面領域
のPウエル領域2にはトレンチ50が形成される。トレ
ンチ50の底部にはP+不純物拡散領域52が形成され
る。このP+不純物拡散領域52はトレンチ50の一方
の側壁に沿って半導体基板主面まで延びており、したが
ってこの側壁部分は素子分離領域10になっている。ま
た、他方の側壁に沿った半導体基板領域は、制御ゲ−ト
部9になっている。この制御ゲ−ト部9に続いて、トレ
ンチ50に隣接する半導体基板領域には、埋込みチャネ
ル4が形成されている。トレンチ50の底部にあって、
前記P+不純物拡散領域52の下に隣接して形成されて
いる埋込みフォトダイオ−ド51は、その先端が制御ゲ
−ト部9方向に延びて一部はトレンチ50の底部に露出
している。埋込みチャネル4の下にはPウエル2より不
純物濃度の高いP型バリアウエル8が形成されている。
トレンチ内表面を含めて半導体基板1の主面上には絶縁
膜7で被覆されている。ここまでは、このエリアセンサ
は第1の実施例と同じ構造を有している。埋込みチャネ
ル4の上には、この絶縁膜7を介してポリシリコンの転
送電極31が形成される。Next, a reference example will be described with reference to FIG.
The figure is a cross-sectional view of an element part of an inter-line area sensor. In the surface region of the N-type silicon semiconductor substrate 1, a P well 2 is formed. Trench 50 is formed in P well region 2 in the surface region of semiconductor substrate 1. At the bottom of trench 50, a P + impurity diffusion region 52 is formed. The P + impurity diffusion region 52 extends along one side wall of the trench 50 to the main surface of the semiconductor substrate, so that the side wall portion becomes the element isolation region 10. The semiconductor substrate region along the other side wall is a control gate 9. Subsequent to the control gate portion 9, a buried channel 4 is formed in the semiconductor substrate region adjacent to the trench 50. At the bottom of the trench 50,
The tip of the buried photodiode 51 formed adjacently below the P + impurity diffusion region 52 extends in the direction of the control gate portion 9 and a portion is exposed at the bottom of the trench 50. . A P-type barrier well 8 having a higher impurity concentration than the P-well 2 is formed below the buried channel 4.
The main surface of the semiconductor substrate 1 including the inner surface of the trench is covered with an insulating film 7. Up to this point, this area sensor has the same structure as in the first embodiment. A transfer electrode 31 of polysilicon is formed on the buried channel 4 via the insulating film 7.
【0019】この転送電極31は、制御ゲ−ト部9を被
覆するように、トレンチ50の側壁上に延びている。転
送電極31を絶縁膜71で被覆してから転送電極31及
びトレンチ内壁の制御ゲ−ト部9と素子分離領域10を
被覆するように光シ−ルド膜11を形成する。この光シ
−ルド膜11を含めて半導体基板1の表面は、PSGの
ようなシリコン酸化物系の絶縁保護膜12で保護されて
いる。画素部5は、P+不純物拡散領域52と埋込みフ
ォトダイオ−ド51を含み、電荷転送シフトレジスタ部
3は、埋込みチャネル4と転送電極31とを備えてい
る。ここでは、電荷転送シフトレジスタ3の転送電極3
1が制御ゲ−ト電極を兼ねているので、光シ−ルド膜は
単に光遮蔽の機能のみ持っている。しかし、光シ−ルド
膜11と制御ゲ−ト電極とが重なってトレンチ側壁に形
成されているので、画素の水平ピッチは、図1のものよ
りは改善されていない。The transfer electrode 31 extends on the side wall of the trench 50 so as to cover the control gate 9. After the transfer electrode 31 is covered with the insulating film 71, the optical shield film 11 is formed so as to cover the transfer electrode 31, the control gate 9 on the inner wall of the trench, and the element isolation region 10. The surface of the semiconductor substrate 1 including the optical shield film 11 is protected by a silicon oxide insulating protection film 12 such as PSG. The pixel unit 5 includes a P + impurity diffusion region 52 and a buried photodiode 51, and the charge transfer shift register unit 3 includes a buried channel 4 and a transfer electrode 31. Here, the transfer electrode 3 of the charge transfer shift register 3
Since 1 also serves as a control gate electrode, the optical shield film has only a light shielding function. However, since the optical shield film 11 and the control gate electrode overlap each other and are formed on the side walls of the trench, the horizontal pitch of the pixels is not improved as compared with that of FIG.
【0020】次に、図3を参照して参考例を説明する。
図は、エリアセンサの部分断面図である。この構造は、
転送電極部分以外は、殆ど図2のものと同じである。こ
こでは、転送電極31は、埋込みチャネル4の植え二の
み形成され、制御ゲ−ト部9の上には、ポリシリコンな
どからなる制御ゲ−ト電極6が形成されている。したが
って、転送電極と制御ゲ−トが分離されているので、転
送電極に印加される転送パルスの振幅を大きくすること
ができて転送電荷量を増やすことができる。この効果
は、第1の実施例と同じである。この場合も画素の水平
ピッチは、図1のものよりは改善されていない。次に、
図2に示したインタ−ライン型CCDエリアセンサの全
体の概略平面図を図4に示し、そのR領域の拡大平面図
を図5に示しエリアセンサを説明する。画素部5は、複
数が列に形成されており、各画素部に隣接して信号を読
み出す制御ゲ−ト9がそれぞれ形成され、制御ゲ−ト9
は、電荷転送シフトレジスタ3に接続されている。電荷
転送シフトレジスタ3は垂直CCD(VCCD)からな
り、水平CCD(HCCD)レジスタに接続される。水
平CCDレジスタは、出力回路に接続される。Next, a reference example will be described with reference to FIG.
The figure is a partial sectional view of the area sensor. This structure
Except for the transfer electrode portion, it is almost the same as that of FIG. In this case, the transfer electrode 31 is formed only of the buried channel 4 and the control gate electrode 6 made of polysilicon or the like is formed on the control gate 9. Therefore, since the transfer electrode and the control gate are separated, the amplitude of the transfer pulse applied to the transfer electrode can be increased, and the transfer charge amount can be increased. This effect is the same as in the first embodiment. Again, the horizontal pitch of the pixels is not improved over that of FIG. next,
FIG. 4 shows a schematic plan view of the entire inter-line type CCD area sensor shown in FIG. 2, and FIG. 5 shows an enlarged plan view of the R region, and the area sensor will be described. A plurality of pixel portions 5 are formed in columns, and control gates 9 for reading out signals are formed adjacent to each pixel portion, respectively.
Are connected to the charge transfer shift register 3. The charge transfer shift register 3 includes a vertical CCD (VCCD) and is connected to a horizontal CCD (HCCD) register. The horizontal CCD register is connected to an output circuit.
【0021】また、この画素列は複数形成されている。
画素部5の埋込みフォトダイオ−ド51において形成さ
れた信号電荷は制御ゲ−ト9の制御ゲ−ト電極6に印加
される読出しパルスによって電荷転送シフトレジスタ
(VCCD)9に転送され、VCCDの転送電極31に
印加される、例えば、4相の転送クロックパルスφ1 、
φ2 、φ3 、φ4 によってHCCDレジスタに順次転送
される。HCCDレジスタは、VCCDレジスタから転
送された信号電荷を出力回路に順次転送する。出力回路
は、HCCDレジスタからの信号電荷を外部に出力す
る。以上のように、インタ−ライン型CCDエリアセン
サは、画素部を相互に分離し、それぞれの画素部ごとに
信号電荷の塊は、制御ゲ−トを通して遮光した垂直方向
のVCCDレジスタに移される。HCCDレジスタに
は、各画素列の信号電荷の塊が各VCCDレジスタから
順次送り出され、時系列信号として読み出される。本発
明は、各画素部ごとに信号電荷が転送される電荷転送シ
フトレジスタを備えている型の固体撮像装置に適用され
るので、フレ−ムインタ−ライン型エリアセンサも本発
明に適用される。A plurality of pixel columns are formed.
The signal charges formed in the buried photodiode 51 of the pixel section 5 are transferred to a charge transfer shift register (VCCD) 9 by a read pulse applied to the control gate electrode 6 of the control gate 9, and are transferred to the VCCD. For example, a four-phase transfer clock pulse φ1 applied to the transfer electrode 31,
The data is sequentially transferred to the HCCD register by φ2, φ3, and φ4. The HCCD register sequentially transfers the signal charges transferred from the VCCD register to an output circuit. The output circuit outputs the signal charge from the HCCD register to the outside. As described above, in the inter-line type CCD area sensor, the pixel portions are separated from each other, and the lump of signal charge is transferred to the light-shielded vertical VCCD register through the control gate for each pixel portion. The lump of signal charges in each pixel column is sequentially sent out from the VCCD register to the HCCD register, and is read out as a time-series signal. Since the present invention is applied to a solid-state imaging device having a charge transfer shift register for transferring signal charges for each pixel portion, a frame inter-line area sensor is also applied to the present invention.
【0022】次に、図6乃至図10を参照して第2の実
施例について説明する。図6は、図2を拡大したエリア
センサの部分断面図である。図7は、半導体基板1のP
ウエル2内のA〜F部分に沿った領域の電位井戸の分布
図である。この構造のエリアセンサでは転送電極31が
制御ゲ−ト電極6を兼ねている。画素部5で発生した信
号電荷は、制御ゲ−ト電極6に印加された正の読出だし
パルスよって制御ゲ−ト部9と埋込みチャネル4の電位
井戸が変調されて埋込みチャネルへ転送される。画素部
5から転送された信号電荷は、転送電極31に印加され
る0〜負電圧(VH 、VL )の転送クロックパルスによ
って転送電極31下の埋込みチャネル4(A)の電位井
戸が変調されて電荷転送シフトレジスタの中を転送して
いく。画素部5のP+不純物拡散領域52(F)は通常
0電位に保持され埋込みフォトダイオ−ド51(E)が
完全空乏電位VPDになっている。光電変換により埋込み
フォトダイオ−ド51に蓄積された信号電荷が正の読出
しパルスによって電荷転送シフトレジスタへ転送される
際にトレンチ底部のコ−ナ−部(C)の電位は制御ゲ−
ト中央部(B)に比べて制御ゲ−ト電極6の電位変調を
受け難く図7の点線で示す電位曲線(1)のように電位
井戸の障壁が形成される。Next, a second embodiment will be described with reference to FIGS. FIG. 6 is a partial sectional view of the area sensor in which FIG. 2 is enlarged. FIG. 7 shows the P of the semiconductor substrate 1.
FIG. 9 is a distribution diagram of potential wells in a region along the A to F portions in the well 2. In the area sensor having this structure, the transfer electrode 31 also serves as the control gate electrode 6. The signal charges generated in the pixel portion 5 are transferred to the buried channel by modulating the potential wells of the control gate portion 9 and the buried channel 4 by a positive read pulse applied to the control gate electrode 6. The signal charge transferred from the pixel unit 5 is modulated by the potential well of the buried channel 4 (A) below the transfer electrode 31 by the transfer clock pulse of 0 to negative voltage (VH, VL) applied to the transfer electrode 31. Data is transferred through the charge transfer shift register. The P + impurity diffusion region 52 (F) of the pixel portion 5 is normally kept at 0 potential, and the buried photodiode 51 (E) is at the full depletion potential VPD. When the signal charges accumulated in the buried photodiode 51 by photoelectric conversion are transferred to the charge transfer shift register by a positive read pulse, the potential of the corner (C) at the bottom of the trench is controlled by a control gate.
The gate of the potential well is formed as shown by a potential curve (1) shown by a dotted line in FIG. 7 which is less susceptible to potential modulation of the control gate electrode 6 than the central portion (B).
【0023】また埋込みフォトダイオ−ド51の制御ゲ
−トに隣接した端部(B)は、埋込みフォトダイオ−ド
51がP+不純物拡散領域52より横方向拡散によりは
み出した部分であり、埋込みフォトダイオ−ド51の完
全空乏電位よりも電位井戸が深くなっている。このC、
Dの部分の電位井戸は、この様にイレギュラ−な状態に
なっているので、制御ゲ−ト電極6に印加する正の読出
しパルスの振幅が小さいとA〜D部分の電位曲線(1)
のようにC部分に生ずる障壁が無くならず、画素部から
電荷転送シフトレジスタへの転送が困難になる。そこ
で、この障壁を無くし、電位曲線(2)のように信号電
荷の転送を円滑に行うには、読出しパルスの振幅を上げ
る必要がある。しかし、パルス振幅を大きくするには別
電源を設けるなど、周辺回路に大きな制約を与えること
になる。また、トレンチ50の側壁に制御ゲ−トを形成
するためにトレンチ開孔部の光入射幅(W)が小さくな
るので、その感度も劣化する。The end (B) adjacent to the control gate of the buried photodiode 51 is a portion where the buried photodiode 51 protrudes from the P + impurity diffusion region 52 by lateral diffusion. The potential well is deeper than the complete depletion potential of the photodiode 51. This C,
Since the potential well of the portion D is in an irregular state as described above, if the amplitude of the positive read pulse applied to the control gate electrode 6 is small, the potential curves of the portions A to D (1)
As described above, the barrier generated in the C portion is not eliminated, and it is difficult to transfer the pixel portion to the charge transfer shift register. Therefore, in order to eliminate this barrier and to smoothly transfer the signal charge as shown by the potential curve (2), it is necessary to increase the amplitude of the read pulse. However, increasing the pulse amplitude imposes great restrictions on peripheral circuits, such as providing a separate power supply. In addition, since the control gate is formed on the side wall of the trench 50, the light incident width (W) of the opening of the trench is reduced, so that the sensitivity is also deteriorated.
【0024】図8は、第2の実施例に係るインタ−ライ
ン型エリアセンサの断面図である。N型シリコン半導体
基板1の表面領域にはPウエル2が形成されている。半
導体基板1の表面領域のPウエル領域2にはトレンチ5
0が形成される。トレンチ50の底部にはP+不純物拡
散領域52が、例えばイオン注入などで形成される。こ
のP+不純物拡散領域52はトレンチ50の側壁に沿っ
て半導体基板主面上に延びており、したがって、この側
壁部分は素子分離領域10になっている。この不純物拡
散領域52に続いて、トレンチ50に隣接する半導体基
板領域には、埋込みチャネル4が形成されている。トレ
ンチ50の底部にあって、前記P+不純物拡散領域52
の下に隣接して埋込みフォトダイオ−ド51が形成され
ている。その一方の先端13は、水平方向に延びて、半
導体基板1の主面に形成されている前記埋込みチャネル
4の下にこの埋込みチャネルとは離れて配置している。
この先端13は、埋込みチャネル4の下に延びていても
隣の画素部の埋込みフォトダイオ−ドとは接触せず、そ
の距離は、十分素子分離が出来るほど離れていなければ
ならない。そのためには、約1μm弱の距離が必要であ
り、電荷転送シフトレジスタ幅が約2μmの場合は、埋
込みフォトダイオ−ド51の埋込みチャネル4の下に延
びている部分は、埋込みチャネル4の約半分を覆う事が
できる。FIG. 8 is a sectional view of an inter-line area sensor according to the second embodiment. In the surface region of the N-type silicon semiconductor substrate 1, a P well 2 is formed. A trench 5 is formed in the P-well region 2 in the surface region of the semiconductor substrate 1.
0 is formed. At the bottom of the trench 50, a P + impurity diffusion region 52 is formed by, for example, ion implantation. The P + impurity diffusion region 52 extends on the main surface of the semiconductor substrate along the side wall of the trench 50, so that the side wall portion becomes the element isolation region 10. Subsequent to the impurity diffusion region 52, a buried channel 4 is formed in the semiconductor substrate region adjacent to the trench 50. At the bottom of the trench 50, the P + impurity diffusion region 52
A buried photodiode 51 is formed adjacent to and below the substrate. One of the tips 13 extends in the horizontal direction and is located below the buried channel 4 formed on the main surface of the semiconductor substrate 1 and away from the buried channel.
Even if the tip 13 extends below the buried channel 4, it does not come into contact with the buried photodiode of the adjacent pixel part, and its distance must be sufficiently large to allow element isolation. For this purpose, a distance of about 1 μm or less is required. When the width of the charge transfer shift register is about 2 μm, the portion of the buried photodiode 51 extending below the buried channel 4 is approximately Can cover half.
【0025】この実施例では、図1などの実施例で示し
たPウエル2より不純物濃度の高いP型バリアウエル8
を形成する必要はない。トレンチ内表面を含めて半導体
基板1の主面上にはシリコン酸化物などからなる絶縁膜
7で被覆されている。埋込みチャネル4の上には、この
絶縁膜7を介してポリシリコンなどからなる転送電極3
1が形成される。そして、転送電極31をシリコン酸化
物の絶縁膜71で被覆してから転送電極31及びトレン
チ内壁の素子分離領域10を被覆するようにMoSi2
などからなる光シ−ルド膜11を形成する。光シ−ルド
膜11を含めて半導体基板1の表面は、SiO2 やSi
3 N4 のような数1000オングストロ−ム程度の透明
な絶縁保護膜12で保護されている。画素部5は、P+
不純物拡散領域52と埋込みフォトダイオ−ド51を含
み、電荷転送シフトレジスタ部3は、埋込みチャネル4
と転送電極31とを備えている。そして転送電極31は
制御ゲ−ト電極を兼ねている。前記埋込みフォトダイオ
−ド51の先端13は、以下、蓄積部13と呼ぶ。In this embodiment, a P-type barrier well 8 having a higher impurity concentration than the P-well 2 shown in the embodiment of FIG.
Need not be formed. The main surface of the semiconductor substrate 1 including the inner surface of the trench is covered with an insulating film 7 made of silicon oxide or the like. The transfer electrode 3 made of polysilicon or the like is formed on the buried channel 4 via the insulating film 7.
1 is formed. Then, the transfer electrode 31 is covered with an insulating film 71 of silicon oxide, and then the transfer electrode 31 and the MoSi 2 are formed so as to cover the element isolation region 10 on the inner wall of the trench.
An optical shield film 11 is formed. The surface of the semiconductor substrate 1 including the optical shield film 11 is made of SiO 2 or Si.
Number 1000 such as 3 N 4 angstroms - is protected by a transparent dielectric protective film 12 of about beam. The pixel unit 5 has P +
The charge transfer shift register 3 includes an impurity diffusion region 52 and a buried photodiode 51, and the buried channel 4
And a transfer electrode 31. The transfer electrode 31 also serves as a control gate electrode. The tip 13 of the embedded photodiode 51 is hereinafter referred to as a storage unit 13.
【0026】次ぎに、この実施例の固体撮像装置である
エリアセンサの動作について説明する。図9は半導体基
板1(A)、Pウエル2(B)、蓄積部13(C)、蓄
積部13と埋込みフォトダイオ−ド51の境界部分
(D)、埋込みフォトダイオ−ド51(E)及びP+不
純物拡散領域52(F)に沿った電位井戸分布図であ
り、図10は、埋込みチャネル4(A′)、埋込みチャ
ネル4と蓄積部13との間のPウエル2(B′)及びC
〜Fに沿った電位井戸分布図である。半導体基板1とP
ウエル2の間には逆バイアスが印加されている。埋込み
フォトダイオ−ド51及び蓄積部13と半導体基板1と
の間のPウエル(B)は、パンチスル−状態になってお
り、埋込みフォトダイオ−ド51及び蓄積部13に蓄積
された電荷の過剰成分が半導体基板1に漏出するように
なっている。蓄積部13と埋込みフォトダイオ−ド51
の電位井戸は、P+不純物拡散領域52が存在しない分
蓄積部13の方が深くなっている。埋込みチャネル4と
蓄積13との間の部分(B′)のPウエルの不純物濃度
は、大体1×1015cm-3前後であり、その電位井戸
は、電荷転送シフトレジスタ中を信号電荷の転送をして
いる際にはパンチスル−状態になっている。そして、こ
の部分(B′)の電位井戸は、蓄積部13と半導体基板
1の間の部分(B)のPウエル2より浅くなっている。Next, the operation of the area sensor which is the solid-state imaging device of this embodiment will be described. FIG. 9 shows a semiconductor substrate 1 (A), a P well 2 (B), a storage section 13 (C), a boundary portion (D) between the storage section 13 and the buried photodiode 51, and a buried photodiode 51 (E). 10 is a potential well distribution diagram along the P + impurity diffusion region 52 (F), and FIG. 10 shows a buried channel 4 (A ′), and a P well 2 (B ′) between the buried channel 4 and the storage unit 13. And C
It is a potential well distribution map along -F. Semiconductor substrate 1 and P
A reverse bias is applied between the wells 2. The P-well (B) between the buried photodiode 51 and the storage section 13 and the semiconductor substrate 1 is in a punch-through state, and an excessive amount of electric charge stored in the buried photodiode 51 and the storage section 13 is obtained. The components leak to the semiconductor substrate 1. Storage unit 13 and embedded photodiode 51
The potential well is deeper in the accumulation portion 13 by the absence of the P + impurity diffusion region 52. The impurity concentration of the P well in the portion (B ') between the buried channel 4 and the accumulation 13 is about 1 × 10 15 cm -3 , and the potential well of the P well transfers the signal charge through the charge transfer shift register. Is in the punch-through state. The potential well in this portion (B ′) is shallower than the P well 2 in the portion (B) between the storage section 13 and the semiconductor substrate 1.
【0027】したがって、埋込みフォトダイオ−ド51
と蓄積部13に蓄積された過剰な電荷は、半導体基板1
の方に流れて、埋込みチャネル4に漏れ出ない様になっ
ている。過剰電荷が電荷転送シフトレジスタの埋込みチ
ャネル4に漏れ出す現象をブル−ミングといい、その電
位差Vm は、漏出の程度によって適宜決められる。蓄積
部13及び埋込みフォトダイオ−ド51に蓄積された信
号電荷の埋込みチャネル4への転送は、転送電極31が
兼ねる制御ゲ−ト電極に印加される正の読出しパルスに
よって行われる。読出しパルスによって埋込みチャネル
4の電位井戸を図10の点線の電位曲線の様に深くして
B′部分をパンチスル−状態にし、蓄積部13を介して
信号電荷を埋込みチャネル4へ転送する。以上のように
信号電荷を画素部から電荷転送シフトレジスタへ転送す
るには、図10の点線の電位分布曲線に示すように、埋
込みチャネルの電位を深くし、パンチスル−で蓄積部よ
り行う。したがって、従来のように表面部分を利用して
転送を行う場合よりも、転送チャネルに沿ったバリアウ
エルが無いこと、転送チャネル幅が広くなって、転送時
間が短くなること、などにより低電圧の信号電圧の読出
しが可能になった。Therefore, the embedded photodiode 51
And the excess charge accumulated in the accumulation unit 13
, So as not to leak into the buried channel 4. The phenomenon that excess charge leaks into the buried channel 4 of the charge transfer shift register is called blooming, and the potential difference Vm is appropriately determined according to the degree of leakage. The transfer of the signal charges stored in the storage section 13 and the buried photodiode 51 to the buried channel 4 is performed by a positive read pulse applied to the control gate electrode serving also as the transfer electrode 31. The potential well of the buried channel 4 is made deep by the read pulse as shown by the potential curve of the dotted line in FIG. 10 to make the portion B ′ punch-through, and the signal charge is transferred to the buried channel 4 via the storage unit 13. As described above, in order to transfer the signal charges from the pixel portion to the charge transfer shift register, the potential of the buried channel is deepened as shown by a potential distribution curve indicated by a dotted line in FIG. Therefore, as compared with the case where the transfer is performed using the surface portion as in the conventional case, there is no barrier well along the transfer channel, the transfer channel width is widened, and the transfer time is shortened. The reading of the signal voltage became possible.
【0028】また、埋込みフォトダイオ−ド51のみで
蓄積部13のない構造に比較して画素部に蓄積できる信
号電荷量が増加する。埋込みチャネル4の下部まで埋込
みフォトダイオ−ド51が延びた構造になっており、埋
込みチャネル4の上部及び側壁部は光シ−ルド膜11で
覆われているので、埋込みフォトダイオ−ド周辺で発生
したキャリアは、大部分は半導体基板1、埋込みフォト
ダイオ−ド51、蓄積部13等に流入し、埋込みチャネ
ル4に漏れ込むキャリアは殆ど無くなり、スミア特性が
大幅に改善される。制御ゲ−ト電極が無いので、高集積
化も進む。Further, the amount of signal charges that can be stored in the pixel portion increases as compared with the structure without the storage portion 13 using only the embedded photodiode 51. The buried photodiode 51 has a structure extending to the lower part of the buried channel 4, and the upper part and the side wall of the buried channel 4 are covered with the optical shield film 11, so that the buried photodiode 51 is formed around the buried channel. Most of the generated carriers flow into the semiconductor substrate 1, the buried photodiode 51, the storage section 13, and the like, and almost no carriers leak into the buried channel 4, so that the smear characteristics are greatly improved. Since there is no control gate electrode, high integration is advanced.
【0029】次ぎに、図9、図11及び図12を参照し
て第2の実施例のエリアセンサの製造方法を説明する。
まず、Pウエル2を形成したP型シリコン半導体基板1
に、イオンエネルギ−(1価イオン)が1MeVを越え
る高加速イオン注入装置を用い、2〜4MeV程度のエ
ネルギ−で半導体基板1主面から2〜3μm程度の深さ
にリンをイオン注入し、拡散して埋込みフォトダイオ−
ド領域51を形成する(図11)。次いで、異方性エッ
チングなどにより半導体基板1主面にトレンチ50を形
成し、そのトレンチ50の周囲に40〜50KeVのエ
ネルギ−でボロンをイオン注入してP+不純物拡散領域
52を形成し、さらに、前記半導体基板主面からリンな
どの不純物を拡散して埋込みチャネル4を形成する(図
12)。さらに、半導体基板1の表面に絶縁膜を介して
転送電極31及び光シ−ルド膜11を形成してエリアセ
ンサを完成させる(図8参照)。Next, a method of manufacturing the area sensor according to the second embodiment will be described with reference to FIGS. 9, 11 and 12.
First, a P-type silicon semiconductor substrate 1 on which a P well 2 is formed
Then, using a high-acceleration ion implanter whose ion energy (monovalent ions) exceeds 1 MeV, phosphorus is ion-implanted to a depth of about 2 to 3 μm from the main surface of the semiconductor substrate 1 at an energy of about 2 to 4 MeV, Diffusion and embedded photodiode
A doped region 51 is formed (FIG. 11). Next, a trench 50 is formed in the main surface of the semiconductor substrate 1 by anisotropic etching or the like, and boron is ion-implanted around the trench 50 with an energy of 40 to 50 KeV to form a P + impurity diffusion region 52. Then, an impurity such as phosphorus is diffused from the main surface of the semiconductor substrate to form a buried channel 4 (FIG. 12). Further, a transfer electrode 31 and an optical shield film 11 are formed on the surface of the semiconductor substrate 1 via an insulating film, thereby completing an area sensor (see FIG. 8).
【0030】次ぎに、図13を参照して第3の実施例を
説明する。この図のエリアセンサは基本的な構造は、図
8のものと同じである。この実施例では埋込みフォトダ
イオ−ド51の埋込みチャネル4の方に突き出た先端
部、つまり、蓄積部13は、拡張部131を有してお
り、前実施例のものより1層この蓄積部13は、埋込み
チャネル4に近ずている。したがって、読出しパルスが
低電圧化するとともに蓄積信号電荷量も増える。この蓄
積部13の上に隣接して形成される蓄積部の拡張部13
1は、その上の半導体基板主面の埋込みチャネル4を形
成する予定の領域の表面から、高加速イオン注入装置に
より高いエネルギ−を用いてリンを注入して形成する。
実施例4及び実施例5においては、Pウエル2の埋込み
チャネル4と蓄積部13との間の領域(B′)の不純物
濃度をB領域などのPウエル2のその他の領域の不純物
濃度よりも低くすることができる。B′領域の不純物濃
度を低くすれば、パンチスル−が一層容易になって信号
電荷の転送が容易になる。転送電極の材料は、ポリシリ
コンに限らず、MoSi2 、W、Mo、Tiなどのシリ
サイドや高融点金属などを用いることができる。Next, a third embodiment will be described with reference to FIG. The basic structure of the area sensor in this figure is the same as that in FIG. In this embodiment, the tip of the buried photodiode 51 protruding toward the buried channel 4, that is, the accumulating portion 13 has an extension portion 131, which is one layer higher than that of the previous embodiment. Are close to the buried channel 4. Therefore, the read pulse is reduced in voltage and the amount of accumulated signal charge is increased. Expansion section 13 of storage section formed adjacent to storage section 13
1 is formed by implanting phosphorus from a surface of a main surface of a semiconductor substrate on which a buried channel 4 is to be formed by using a high-acceleration ion implanter with high energy.
In the fourth and fifth embodiments, the impurity concentration of the region (B ′) between the buried channel 4 of the P well 2 and the storage portion 13 is higher than the impurity concentration of the other region of the P well 2 such as the B region. Can be lower. If the impurity concentration in the B 'region is reduced, punch-through becomes easier and the transfer of signal charges becomes easier. The material of the transfer electrode is not limited to polysilicon, but may be a silicide such as MoSi 2 , W, Mo, or Ti, or a high melting point metal.
【0031】[0031]
【発明の効果】本発明は、以上のような構成により、高
集積化が進むと共に、スミア特性が改善され、低電圧の
読出しパルスで信号電荷の読出しが可能になる。According to the present invention, with the above-described structure, as the degree of integration increases, the smear characteristics are improved, and the signal charges can be read with a low-voltage read pulse.
【図1】本発明の第1の実施例の固体撮像装置の断面
図。FIG. 1 is a sectional view of a solid-state imaging device according to a first embodiment of the present invention.
【図2】参考例の固体撮像装置の断面図。FIG. 2 is a cross-sectional view of a solid-state imaging device according to a reference example.
【図3】参考例の固体撮像装置の断面図。FIG. 3 is a cross-sectional view of a solid-state imaging device according to a reference example.
【図4】本発明を説明するエリアセンサの平面図。FIG. 4 is a plan view of an area sensor for explaining the present invention.
【図5】図4のエリアセンサのR部分の拡大平面図。FIG. 5 is an enlarged plan view of a portion R of the area sensor of FIG. 4;
【図6】図2の固体撮像装置の部分拡大断面図。FIG. 6 is a partially enlarged cross-sectional view of the solid-state imaging device in FIG. 2;
【図7】図6の固体撮像装置の電位分布図。7 is a potential distribution diagram of the solid-state imaging device of FIG.
【図8】本発明の第2の実施例の固体撮像装置の断面
図。FIG. 8 is a sectional view of a solid-state imaging device according to a second embodiment of the present invention.
【図9】図8の固体撮像装置の電位分布図。FIG. 9 is a potential distribution diagram of the solid-state imaging device of FIG.
【図10】図8の固体撮像装置の電位分布図。FIG. 10 is a potential distribution diagram of the solid-state imaging device of FIG.
【図11】本発明の第2の実施例の固体撮像装置の断面
図。FIG. 11 is a sectional view of a solid-state imaging device according to a second embodiment of the present invention.
【図12】本発明の第2の実施例の固体撮像装置の製造
工程断面図。FIG. 12 is a sectional view showing a manufacturing process of the solid-state imaging device according to the second embodiment of the present invention;
【図13】本発明の第3の実施例の固体撮像装置の製造
工程断面図。FIG. 13 is a sectional view showing a manufacturing process of the solid-state imaging device according to the third embodiment of the present invention.
【図14】従来の固体撮像装置の断面図。FIG. 14 is a cross-sectional view of a conventional solid-state imaging device.
【図15】従来の他の固体撮像装置の断面図。FIG. 15 is a cross-sectional view of another conventional solid-state imaging device.
1 N型シリコン半導体基板 2 Pウエル 3 電荷転送シフトレジスタ 4 埋込みチャネル 5 画素部 6 制御ゲ−ト電極 7、71 絶縁膜 8 バリアウエル 9 制御ゲ−ト部 10 素子分離領域 11 光シ−ルド膜 12 絶縁保護膜 13 蓄積部 31 転送電極 50 トレンチ 51 埋込みフォトダイオ−ド 52 P+不純物拡散領域 131 蓄積部の拡張部DESCRIPTION OF SYMBOLS 1 N-type silicon semiconductor substrate 2 P well 3 Charge transfer shift register 4 Buried channel 5 Pixel part 6 Control gate electrode 7, 71 Insulating film 8 Barrier well 9 Control gate part 10 Element isolation region 11 Optical shield film DESCRIPTION OF SYMBOLS 12 Insulating protective film 13 Storage part 31 Transfer electrode 50 Trench 51 Buried photodiode 52 P + impurity diffusion region 131 Extension part of storage part
Claims (4)
基板と、 前記トレンチ底部に形成されている第1導電型の高濃度
不純物拡散領域と、 前記第1導電型の高濃度不純物拡散領域より下に、この
高濃度不純物拡散領域に接して形成され、一端が前記ト
レンチ底部に露出している第2導電型の埋込みフォトダ
イオ−ドと、 前記トレンチに隣接し、前記半導体基板の前記主面に形
成されている第2導電型の埋込みチャネルと、 前記埋込みチャネル上に形成された転送電極と、 前記半導体基板の前記埋込みチャネルと前記埋込みフォ
トダイオ−ドとの間の領域に形成された制御ゲ−ト部
と、 前記半導体基板主面上に少なくとも前記制御ゲ−ト部及
び前記転送電極を被覆するように形成されている制御ゲ
−ト電極とを備え、 前記転送電極と前記埋込みチャネルは電荷転送シフトレ
ジスタを構成し、前記第1導電型の高濃度不純物拡散領
域と前記第2導電型の埋込み型フォトダイオ−ドは画素
部を構成し、前記制御ゲ−ト電極は光シ−ルド膜を兼ね
ることを特徴とする固体撮像装置。A first conductive type high-concentration impurity diffusion region formed at a bottom of the trench; a first conductivity-type high-concentration impurity diffusion region formed at a bottom of the trench; A buried photodiode of a second conductivity type formed below and in contact with the high-concentration impurity diffusion region and having one end exposed at the bottom of the trench; and the main surface of the semiconductor substrate adjacent to the trench and adjacent to the trench. A buried channel of a second conductivity type formed on the buried channel, a transfer electrode formed on the buried channel, and a control formed in a region between the buried channel and the buried photodiode of the semiconductor substrate. A gate portion; and a control gate electrode formed on the main surface of the semiconductor substrate so as to cover at least the control gate portion and the transfer electrode. Write channel constitutes a charge transfer shift register, said first conductivity type high concentration impurity diffusion region and said second conductivity type buried type photo die Oh - de constitute a pixel unit, the control gate - gate electrode is A solid-state imaging device, which also serves as an optical shield film.
基板と、 前記トレンチに隣接し、前記半導体基板主面に形成され
ている第2導電型の埋込みチャネルと、 前記埋込みチャネル上に形成された転送電極と、 前記トレンチ底部及びその側壁に沿って前記半導体基板
に形成されている第1導電型の高濃度不純物拡散領域
と、 前記第1導電型の高濃度不純物拡散領域より下に、この
高濃度不純物拡散領域に接して形成され、一端は前記第
2導電型の埋込みチャネルの下に、この埋込みチャネル
とは離れて延在している第2導電型の埋込みフォトダイ
オ−ドと、 前記半導体基板主面上に前記転送電極及び前記トレンチ
側壁とを被覆するように形成されている光シ−ルド膜と
を備え、 前記転送電極と前記埋込みチャネルは電荷転送シフトレ
ジスタを構成し、前記第1導電型の高濃度不純物拡散領
域と前記第2導電型の埋込みフォトダイオ−ドは画素部
を構成し、且つ前記転送電極は制御ゲ−ト電極を兼ねる
ことを特徴とする固体撮像装置。2. A semiconductor substrate having a trench formed in a main surface thereof, a buried channel of a second conductivity type formed in the main surface of the semiconductor substrate adjacent to the trench, and formed on the buried channel. A transfer electrode, a first conductive type high-concentration impurity diffusion region formed in the semiconductor substrate along the trench bottom and the side wall thereof, A second conductivity type buried photodiode which is formed in contact with the high-concentration impurity diffusion region and has one end extending below and distant from the second conductivity type buried channel; An optical shield film formed on the main surface of the semiconductor substrate so as to cover the transfer electrode and the side wall of the trench, wherein the transfer electrode and the buried channel are a charge transfer shift register Configure, wherein the first conductivity type high concentration impurity diffusion region of a second conductivity type buried photo die Oh - de constitute a pixel unit, and the transfer electrodes control gate -, characterized in that also serves as a gate electrode Solid-state imaging device.
前記埋込みフォトダイオ−ドの延在している前記一端と
の間は、第1導電型の領域であり、この領域の不純物濃
度は、前記半導体基板の前記埋込みフォトダイオ−ドよ
り下の第1導電型の領域の不純物濃度より低いことを特
徴とする請求項2に記載の固体撮像装置。3. A region of the first conductivity type between the buried channel of the semiconductor substrate and the one end of the buried photodiode extending, and the impurity concentration of this region is the semiconductor conductivity. 3. The solid-state imaging device according to claim 2, wherein the impurity concentration of the region of the first conductivity type below the buried photodiode of the substrate is lower.
ン注入して第2導電型の埋込みフォトダイオ−ドを形成
する工程と、 前記半導体基板主面をエッチングして前記埋込みフォト
ダイオ−ドの上にトレンチを形成する工程と、 前記トレンチ内部に不純物をイオン注入してこのトレン
チの底部及び側壁に沿って第1導電型の高濃度不純物拡
散領域を形成し、前記埋込みフォトダイオ−ドは、この
高濃度不純物拡散領域に接触させ、その先端は、前記高
濃度不純物拡散領域から水平方向に突出させる工程と、 前記トレンチに隣接して第2導電型の埋込みチャネルを
前記半導体基板主面に形成し、この埋込みチャネルの下
に前記埋込みフォトダイオ−ドの前記先端が前記埋込み
チャネルとは離れているように配置する工程と、 前記埋込みチャネル上に転送電極を形成する工程と、 前記転送電極及びトレンチ側壁を被覆するように形成さ
れた光シ−ルド膜を兼ねた制御ゲ−ト電極を形成する工
程を備えていることを特徴とする固体撮像装置の製造方
法。4. A step of forming a second conductivity type buried photodiode by ion-implanting impurities from the main surface of the semiconductor substrate into the inside, and etching the buried photodiode by etching the main surface of the semiconductor substrate. Forming a trench on the trench; ion-implanting an impurity into the trench to form a high-concentration impurity diffusion region of a first conductivity type along the bottom and side walls of the trench; Contacting the high-concentration impurity diffusion region, and projecting the tip of the tip in the horizontal direction from the high-concentration impurity diffusion region; and forming a buried channel of a second conductivity type adjacent to the trench on the main surface of the semiconductor substrate. Arranging the buried channel such that the tip of the buried photodiode is separated from the buried channel below the buried channel; Forming a transfer electrode thereon, and forming a control gate electrode which also serves as an optical shield film formed so as to cover the transfer electrode and the trench side wall. A method for manufacturing a solid-state imaging device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26908792A JP3247163B2 (en) | 1992-09-14 | 1992-09-14 | Solid-state imaging device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26908792A JP3247163B2 (en) | 1992-09-14 | 1992-09-14 | Solid-state imaging device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0697416A JPH0697416A (en) | 1994-04-08 |
JP3247163B2 true JP3247163B2 (en) | 2002-01-15 |
Family
ID=17467492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26908792A Expired - Fee Related JP3247163B2 (en) | 1992-09-14 | 1992-09-14 | Solid-state imaging device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3247163B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6611037B1 (en) * | 2000-08-28 | 2003-08-26 | Micron Technology, Inc. | Multi-trench region for accumulation of photo-generated charge in a CMOS imager |
WO2010046994A1 (en) * | 2008-10-24 | 2010-04-29 | 日本ユニサンティスエレクトロニクス株式会社 | Solid-state image sensor, solid-state image pickup device and its manufacturing method |
US7956388B2 (en) | 2008-10-24 | 2011-06-07 | Unisantis Electronics (Japan) Ltd. | Solid-state image pickup element and solid-state image pickup device |
JP5311666B2 (en) * | 2008-10-24 | 2013-10-09 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Manufacturing method of solid-state imaging device |
-
1992
- 1992-09-14 JP JP26908792A patent/JP3247163B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0697416A (en) | 1994-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0168902B1 (en) | Solid state image pick-up device | |
KR100192954B1 (en) | Image pick-up device with a vertical transmission gate | |
EP1608023B1 (en) | Solid state image sensing device and production method therefor | |
KR100683304B1 (en) | Solid-state image sensor | |
US7042061B2 (en) | Solid-state image pickup apparatus | |
US7217967B2 (en) | CMOS image sensor and method for manufacturing the same | |
EP1703564A2 (en) | Image sensor with embedded photodiode region and fabrication method thereof | |
US11417691B2 (en) | Image sensor including dummy patterns positioned between adjacent transfer gates | |
EP0453530B1 (en) | Solid-state image sensor | |
JP3445502B2 (en) | Solid-state imaging device | |
JP3247163B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP3695748B2 (en) | Solid-state imaging device, manufacturing method and driving method thereof | |
US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
CN100527429C (en) | CMOS image sensor and method for manufacturing the same | |
KR100748318B1 (en) | Image sensor and method for fabricating the same | |
JPH08264747A (en) | Solid-state picturization device having container-lateral-side overflow-drain inplant,and its manufacture | |
JPH02278874A (en) | Solid state image sensor and manufacture thereof | |
US5699114A (en) | CCD apparatus for preventing a smear phenomenon | |
JP3105781B2 (en) | Solid-state imaging device | |
JPS6223156A (en) | Semiconductor device and manufacture thereof | |
JP3176300B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2980196B2 (en) | Solid-state imaging device | |
JPH06275809A (en) | Solid-state image pickup device | |
JPH0424871B2 (en) | ||
KR100301799B1 (en) | Method for fabricating ccd |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |