JP2010098282A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010098282A
JP2010098282A JP2009047524A JP2009047524A JP2010098282A JP 2010098282 A JP2010098282 A JP 2010098282A JP 2009047524 A JP2009047524 A JP 2009047524A JP 2009047524 A JP2009047524 A JP 2009047524A JP 2010098282 A JP2010098282 A JP 2010098282A
Authority
JP
Japan
Prior art keywords
layer
copper
electronic component
circuit board
based metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009047524A
Other languages
English (en)
Inventor
Takao Nishio
孝男 西尾
Masatoshi Kondo
匡俊 近藤
Osamu Abe
修 阿部
Shoichi Nishio
祥一 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IKEDA MEKKI KOGYO KK
Original Assignee
IKEDA MEKKI KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IKEDA MEKKI KOGYO KK filed Critical IKEDA MEKKI KOGYO KK
Priority to JP2009047524A priority Critical patent/JP2010098282A/ja
Publication of JP2010098282A publication Critical patent/JP2010098282A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】薄型化・小型化できてかつ耐熱性の要求にも応えることができる半導体装置を提供する。
【解決手段】樹脂フィルムの表面に、窒化シリコン層または酸窒化シリコン層が形成され、さらに銅系金属層が形成された回路基板の上記銅系金属層により電極パターンが形成され、上記電極パターンに電子部品が実装され、上記回路基板の電子部品実装面における電子部品実装部以外の部分に、白色層が形成されたことにより、同じ光量を得るのに小さな発光素子ですみ、薄型化・小型化に有利であるうえ、発熱も抑えられて耐熱性の面でも有利である。
【選択図】図1

Description

本発明は、例えばポリイミドフィルム等の樹脂フィルムをベースとした半導体装置に関するものである。
従来から、半導体装置としては、ガラス繊維を積層してエポキシ樹脂を含浸したガラスエポキシ樹脂からなる回路基板の表面に電極パターンを形成し、上記電極パターンにLED素子等の電子部品を実装し、上記電子部品の上面を覆うようにエポキシ樹脂等の封止樹脂で樹脂封止したものが用いられている(例えば下記の特許文献1)。
特開2000−150924号公報
近年の電子機器の小型化、高性能化に伴い、素子や基板を含む半導体装置の高精細化、薄型化が要求されているところ、上述したガラスエポキシ樹脂の回路基板を用いた半導体装置では、薄型化・小型化するにも限界があった。一方、半導体装置としては、素子の発熱に耐える耐熱性も同時に要求される。また、LED等の発光素子を実装する半導体装置としては、さらに発光素子から照射された光を吸収しない性質のものが好ましい。しかしながら、現在までのところ、薄型化・小型化できてかつ耐熱性の要求にも応えることができる半導体装置は提供されていなかったのが実情である。
本発明は、このような事情に鑑みなされたもので、薄型化・小型化できてかつ耐熱性の要求にも応えることができる半導体装置の提供を目的とする。
上記目的を達成するため、本発明の第1の半導体装置は、樹脂フィルムの表面に、窒化シリコン層または酸窒化シリコン層が形成され、さらに銅系金属層が形成された回路基板の上記銅系金属層により電極パターンが形成され、上記電極パターンに電子部品が実装され、上記回路基板の電子部品実装面における電子部品実装部以外の部分に、白色層が形成されたことを要旨とする。
また、上記目的を達成するため、本発明の第2の半導体装置は、樹脂フィルムの表面に、銅系金属層が形成された回路基板の上記銅系金属層により電極パターンが形成され、上記電極パターンに電子部品が実装され、上記回路基板の電子部品実装面における電子部品実装部以外の部分に、白色層が形成されたことを要旨とする。
すなわち、本発明の第1の半導体装置は、回路基板のベースとして樹脂フィルムを使用し、この樹脂フィルムの表面に窒化シリコン層または酸窒化シリコン層を形成してさらに銅系金属層を形成し、上記銅系金属層に形成した電極パターンに電子部品を実装するため、中間層として窒化シリコン層または酸窒化シリコン層を形成したことにより銅系金属層の密着性が良好となるうえ、窒化シリコン層または酸窒化シリコン層は絶縁物でエッチングの必要が無いことから銅系金属層だけをエッチングすればよく、サイドエッチングがあまり起こらないために微細エッチングによる微細な電極パターンを形成することが可能で、半導体装置自体の小型化が容易である。しかも、高温下で仮に樹脂フィルム側からの水分や酸素が浸透したとしても窒化シリコン層または酸窒化シリコン層によって水分や酸素がブロックされて銅系金属層の酸化や密着力の低下が生じないため、耐熱性や信頼性にも優れた半導体装置となる。また、上記回路基板の電子部品実装面における電子部品実装部以外の部分に、白色層が形成された場合には、例えば、上記電子部品としてLED等の発光素子を使用したため、発光素子から照射された光が樹脂フィルムを透過したり吸収されたりせずに白色層で反射されるため、同じ光量を得るのに小さな発光素子ですみ、薄型化・小型化に有利であるうえ、発熱も抑えられて耐熱性の面でも有利である。
また、本発明の第2の半導体装置は、回路基板のベースとして樹脂フィルムを使用し、この樹脂フィルムの表面に銅系金属層を形成し、上記銅系金属層に形成した電極パターンに電子部品を実装するため、上記回路基板の電子部品実装面における電子部品実装部以外の部分に、白色層が形成されているため、例えば、上記電子部品としてLED等の発光素子を使用したため、発光素子から照射された光が樹脂フィルムを透過したり吸収されたりせずに白色層で反射されるため、同じ光量を得るのに小さな発光素子ですみ、薄型化・小型化に有利であるうえ、発熱も抑えられて耐熱性の面でも有利である。
本発明において、上記電子部品は発光素子である場合には、発光素子から照射された光が樹脂フィルムを透過したり吸収されたりせずに白色層で反射されるため、同じ光量を得るのに小さな発光素子ですみ、薄型化・小型化に有利であるうえ、発熱も抑えられて耐熱性の面でも有利である。
本発明において、上記回路基板の電子部品実装面および/またはその反対面に放熱層が形成されている場合には、電子部品の発熱を効率的に放熱することにより樹脂フィルムの熱変質を防止し、耐熱性や信頼性に優れた半導体装置となる。
本発明において、上記白色層は、回路基板の電子部品実装面およびその反対面の両面に形成されている場合には、樹脂フィルムの銅系金属層等が形成されていない部分を光が通過したとしても、上記反対面の白色層で反射されるため、より反射効率が向上し、同じ光量を得るのに小さな発光素子ですみ、薄型化・小型化に有利であるうえ、発熱も抑えられて耐熱性の面でも有利である。
本発明において、上記白色層は、電子部品実装部に導電めっきを形成する際のマスクパターンとして機能する場合には、導電めっきには例えば金めっき等の高価な貴金属めっき等が使用されるため、マスクパターンによりめっき面積を電子部品実装部の必要最小限にすることが行われ、上記白色層に対して上記マスクパターン機能を持たせることにより、白色層の形成工程とマスクパターンの形成工程を共通化することができ、工程が簡略化できて製造コストが低減できる。
本発明の一実施形態の半導体装置を示す(A)断面図、(B)平面図である。 回路基板を示す断面図である。 樹脂フィルムを示す図である。 本発明の半導体装置の製造工程を説明する図である。 本発明の第2実施形態の半導体装置を示す断面図である。 本発明の第3実施形態の半導体装置を示す断面図である。 本発明の第4実施形態の半導体装置を示す断面図である。
つぎに、本発明を実施するための最良の形態を説明する。
図1は、本発明の半導体装置を示す断面図および平面図であり、図2は、上記半導体装置に用いられる回路基板6の断面図である。
この半導体装置は、樹脂フィルム1の表面に、窒化シリコン層2aまたは酸窒化シリコン層2bが形成され、さらに銅系金属層3が形成された回路基板6が用いられ、上記回路基板6の上記銅系金属層3により電極パターン36が形成され、上記電極パターン36にLED35等の電子部品が実装されている。
より詳しく説明すると、上記半導体装置は、回路基板6に電子部品としてLED35等の発光素子が実装されるものであり、上記回路基板6には、第1電極36a、第2電極36bから構成される電極パターン36が形成されている。
上記第1電極36aは、回路基板6の片側において、上面、側面、下面にわたって連続的に形成されている。上記第2電極36bは、回路基板6の他側において、上面、側面、下面にわたって連続的に形成されている。
この例では、第2電極36bにLED35が搭載されて第1電極36aに対してリード線37で接続されている。上記回路基板6の上面では、LED35とリード線37ならびに第1電極36aと第2電極36bの対向部分が上面モールド樹脂38で覆われている。また、上記回路基板6の下面では、第1電極36aと第2電極36bの間が下面モールド樹脂39で覆われている。
図2(A)は、上記回路基板6の第1例を示す図である。
この回路基板6は、樹脂フィルム1の表面に、シリコンに対して窒素が当量で0.5〜1.33含まれるスパッタ法による窒化シリコン層2aが形成され、さらに銅系金属層3が形成されている。この例では、上記銅系金属層3は、スパッタ法によって形成された銅スパッタ膜4と、めっき法によって形成された銅めっき層5とから構成されている。
上記樹脂フィルム1としては、例えば、ポリイミドフィルム、ポリエチレンテレフタレートフィルム、ポリカーボネートフィルム、液晶ポリマーフィルム等が耐熱性、機械的安定性、機械的強度、電気的特性等の点で優れており、好適に用いることができる。
上記樹脂フィルム1の表面に、中間層として反応性スパッタ法によってシリコンに対して窒素が当量で0.5〜1.33含まれる窒化シリコン層2aを形成する。シリコンに対する窒素の量が当量で0.5未満では、高温下における信頼性の点で問題となり、反対に当量で1.33を超えるとかえって密着力が弱くなる。
上記窒化シリコン層2aの厚みは、5〜15nm程度が好適である。5nm未満では高温下において樹脂フィルム1側からの水分の透過を十分に防ぐことができず、信頼性に問題が生じ、反対に15nmを超えると、膜にクラックが入ったり歪で膜が剥離するため、かえって密着力が弱くなる。特に、望ましいのは8〜12nmであり、銅系金属層3の密着力および信頼性に優れたものとなる。
上記銅系金属層3は、この例では、上記窒化シリコン層2a上に形成された銅スパッタ膜4と、上記銅スパッタ膜4上に形成された銅めっき層5とから構成されている。上記銅スパッタ膜4および銅めっき層5すなわち銅系金属層3を構成する銅系金属としては、銅または銅合金を用いることができる。
上記銅スパッタ膜4は、50〜100nm程度の厚みに形成するのが好ましい。厚みが50nm未満では、次工程の銅メッキの際に「やけ」と称するメッキ層の変色が起こりやすく、銅メッキの条件設定の調整が困難となるうえ、場合によっては密着力を低下させるからである。反対に、100nmを超えると、スパッタ時間が長くなって生産速度が著しく低下するからである。
上記銅めっき層5の厚みは、電気伝導度やパターンの線幅などで適宜決定することができるが0.2μm〜15μm程度に設定される。0.2μm未満では、電気電導度の点で問題となり、反対に15μmを超えると微細パターンを形成しにくくなる場合があるからである。
このように、樹脂フィルム1の表面に、シリコンに対して窒素が当量で0.5〜1.33含まれるスパッタ法による窒化シリコン層2aを形成し、さらに銅系金属層3を形成した。このように、中間層として窒素が当量で0.5〜1.33含まれる窒化シリコン層2aを形成したことにより、銅系金属層3の密着性が良好となる。さらに、上記窒化シリコン層2aは絶縁物であることからエッチングの必要が無く、銅系金属層3だけをエッチングすればよいため、サイドエッチングがあまり起こらずに微細エッチングによる電極パターン36の形成が可能となる。しかも、高温下で仮に樹脂フィルム1側からの水分や酸素が浸透したとしても窒化シリコン層2aによってブロックされ、銅系金属層3の酸化や密着力の低下が生じず、信頼性にも優れた半導体装置となる。
図2(B)は、上記回路基板6の第2例を示す図である。
この回路基板6は、樹脂フィルム1の表面に、シリコンに対して窒素が当量で0.3〜1.1含まれるスパッタ法による酸窒化シリコン層2bが形成され、さらに銅系金属層3が形成されている。この例では、上記銅系金属層3は、スパッタ法によって形成された銅スパッタ膜4と、めっき法によって形成された銅めっき層5とから構成されている。
上記樹脂フィルム1の表面に、中間層として反応性スパッタ法によってシリコンに対して窒素が当量で0.3〜1.1含まれる酸窒化シリコン層2bを形成する。シリコンに対する窒素の量が当量で0.3未満では、高温下における信頼性の点で問題となり、反対に当量で1.1を超えるとかえって密着力が弱くなる。
上記酸窒化シリコン層2bの厚みは、5〜20nm程度が好適である。5nm未満では高温下において樹脂フィルム1側からの水分の透過を十分に防ぐことができず、信頼性に問題が生じ、反対に20nmを超えると、膜にクラックが入ったり歪で膜が剥離するため、かえって密着力が弱くなる。特に、望ましいのは8〜15nmであり、銅系金属層3の密着力および信頼性に優れたものとなる。
上記銅系金属層3は、この例では、上記酸窒化シリコン層2b上に形成された銅スパッタ膜4と、上記銅スパッタ膜4上に形成された銅めっき層5とから構成されている。上記銅スパッタ膜4および銅めっき層5すなわち銅系金属層3を構成する銅系金属としては、銅または銅合金を用いることができる。
このように、樹脂フィルム1の表面に、シリコンに対して窒素が当量で0.3〜1.1含まれるスパッタ法による酸窒化シリコン層2bを形成し、さらに銅系金属層3を形成した。このように、中間層として窒素が当量で0.3〜1.1含まれる酸窒化シリコン層2bを形成したことにより、銅系金属層3の密着性が良好となる。さらに、上記酸窒化シリコン層2bは絶縁物であることからエッチングの必要が無く、銅系金属層3だけをエッチングすればよいため、サイドエッチングがあまり起こらずに微細エッチングによる電極パターン36の形成が可能となる。しかも、高温下で仮に樹脂フィルム1側からの水分や酸素が浸透したとしても酸窒化シリコン層2bによってブロックされ、銅系金属層3の酸化や密着力の低下が生じず、信頼性にも優れた半導体装置となる。
図2(C)は、上記回路基板6の第3例を示す図である。
この回路基板6は、銅系金属層3として、イオンプレーティングや真空蒸着法により銅膜3aを作成し、銅めっきを省略したものである。銅膜3aの厚さが1μm以下の場合に有効である。
図2(D)は、上記回路基板6の第4例を示す図である。
この回路基板6は、樹脂フィルム1の表面に、スパッタ法による窒化シリコン層2aまたは酸窒化シリコン層2bが形成され、さらにケイ素、アルミニウム、ニッケルから選ばれる厚み0.5〜5nmの金属膜7が形成され、さらに銅系金属層3が形成されている。この例では、上記銅系金属層3は、スパッタ法によって形成された銅スパッタ膜4と、めっき法によって形成された銅めっき層5とから構成されている。
上記樹脂フィルム1としては、例えば、ポリイミドフィルム、ポリエチレンテレフタレートフィルム、ポリカーボネートフィルム、液晶ポリマーフィルム等が耐熱性、機械的安定性、機械的強度、電気的特性等の点で優れており、好適に用いることができる。
上記樹脂フィルム1の表面に、中間層として反応性スパッタ法によって窒化シリコン層2aまたは酸窒化シリコン層2bを形成する。
上記窒化シリコン層2aとしては、シリコンに対して窒素が当量で0.5〜1.33含まれる窒化シリコン層2aとすることが好ましい。シリコンに対する窒素の量が当量で0.5未満では、高温下における信頼性の点で問題となり、反対に当量で1.33を超えるとかえって密着力が弱くなる。上記窒化シリコン層2aの厚みは、5〜15nm程度が好適である。5nm未満では高温下において樹脂フィルム1側からの水分の透過を十分に防ぐことができず、信頼性に問題が生じ、反対に15nmを超えると、膜にクラックが入ったり歪で膜が剥離するため、かえって密着力が弱くなる。特に、望ましいのは8〜12nmであり、銅系金属層3の密着力および信頼性に優れたものとなる。
酸窒化シリコン層2bとしては、シリコンに対して窒素が当量で0.3〜1.1含まれる酸窒化シリコン層2bとするのが好ましい。シリコンに対する窒素の量が当量で0.3未満では、高温下における信頼性の点で問題となり、反対に当量で1.1を超えるとかえって密着力が弱くなる。上記酸窒化シリコン層2bの厚みは、5〜20nm程度が好適である。5nm未満では高温下において樹脂フィルム1側からの水分の透過を十分に防ぐことができず、信頼性に問題が生じ、反対に20nmを超えると、膜にクラックが入ったり歪で膜が剥離するため、かえって密着力が弱くなる。特に、望ましいのは8〜15nmであり、銅系金属層3の密着力および信頼性に優れたものとなる。
つぎに、珪素、アルミニウム、ニッケルから選ばれる金属膜7を形成する。その厚みは、0.5nm〜5nmが好ましく、さらに好ましいのは1nm〜3nmである。金属膜7の厚みが0.5nm未満の場合も5nmを超えた場合いずれも、銅系金属層3の密着力を向上させる効果が少ない。成膜法は蒸着法等でもよいが、前後の真空度などの関係及び密着力の点からスパッタ法が望ましい。
上記銅系金属層3は、この例では、上記窒化シリコン層2aまたは酸窒化シリコン層2b上に形成された銅スパッタ膜4と、上記銅スパッタ膜4上に形成された銅めっき層5とから構成されている。上記銅スパッタ膜4および銅めっき層5すなわち銅系金属層3を構成する銅系金属としては、銅または銅合金を用いることができる。
上記銅スパッタ膜4は、50〜100nm程度の厚みに形成するのが好ましい。厚みが50nm未満では、次工程の銅メッキの際に「やけ」と称するメッキ層の変色が起こりやすく、銅メッキの条件設定の調整が困難となるうえ、場合によっては密着力を低下させるからである。反対に、100nmを超えると、スパッタ時間が長くなって生産速度が著しく低下するからである。
上記銅めっき層5の厚みは、電気伝導度やパターンの線幅などで適宜決定することができるが0.2μm〜15μm程度に設定される。0.2μm未満では、電気伝導度の点で問題となり、反対に15μmを超えると微細パターンを形成しにくくなる場合があるからである。
このように、樹脂フィルム1の表面に、スパッタ法による窒化シリコン層2aまたは酸窒化シリコン層2bを形成し、さらにケイ素、アルミニウム、ニッケルから選ばれる厚み0.5〜5nmの金属膜7を形成し、さらに銅系金属層3を形成した。このように、中間層として窒化シリコン層2aまたは酸窒化シリコン層2bとケイ素、アルミニウム、ニッケルから選ばれる厚み0.5〜5nmの金属膜7とを形成したことにより、銅系金属層3の密着性が良好となる。さらに、上記窒化シリコン層2aまたは酸窒化シリコン層2bは絶縁物であることからエッチングの必要が無く、銅系金属層3だけをエッチングすればよいため、サイドエッチングがあまり起こらずに微細エッチングによる電極パターン36の形成が可能となる。しかも、高温下で仮に樹脂フィルム1側からの水分や酸素が浸透したとしても窒化シリコン層2aまたは酸窒化シリコン層2bによってブロックされ、銅系金属層3の酸化や密着力の低下が生じず、信頼性にも優れた半導体装置となる。
図2(A)に示す回路基板6は、たとえば、つぎのようにしてつくることができる。
まず、樹脂フィルム1に対して前処理としてプラズマ処理を行ったのち、第1スパッタ処理により窒化シリコン層2aを形成し、さらに第2スパッタ処理により銅スパッタ膜4を形成する。さらに、めっき工程により銅めっき層5を形成することにより得ることができる。
上記プラズマ処理は、プラズマ処理用ガスとしてアルゴンガスに5〜60容量%の酸素もしくは窒素またはこれらの混合ガスを添加したガスを使用し、電極に直流電圧もしくは交流電圧あるいは高周波電圧を印加することによりプラズマを発生させ、このプラズマ雰囲気中に樹脂フィルム1を通過させてプラズマ処理を実施することにより行なわれる。
このプラズマ処理により、樹脂フィルム1表面に官能基が生成され、窒化シリコン層2aの密着力を高める働きをするものである。プラズマ処理用ガスとしてアルゴンガス単独を用いてもよいが、酸素や窒素を混合することにより効果が増す。
つぎに、シリコンターゲットにマイナス電位の電圧を印加し、樹脂フィルム1を送るロールに高周波電源により高周波バイアス電圧を印加し、反応性スパッタガスとして、アルゴンと窒素の混合ガスを使用して第1スパッタ処理を行なう。
このときの、アルゴンガスと窒素ガスの比率は、95:5から50:50が好ましい範囲であり、窒素ガスが少なすぎると、膜中の窒素が少なくなりすぎて、密着力や信頼性が得られない。反対に窒素ガスが多すぎると、膜の析出速度が遅くなり、また化学量論より窒素が多くなる。
また、上記窒化シリコンスパッタ工程は、フィルムの冷却のためのキャンロールと呼ばれている走行用のロールに対して高周波バイアス電圧を印加しながら行なう。これにより、反応を促進するためのエネルギーを与えて化学反応を促進させる。上記高周波バイアス電圧は0.05〜0.2W/cmの電力が好ましい範囲である。0.05W/cm未満では密着力が得られず、0.2W/cmを超えると、ポリイミドフィルムが劣化し、信頼性に問題が生じる。この高周波バイアス電圧の印加がないと、形成される窒化シリコン層2aに含まれる窒素成分がかなり少なくなり、密着力や信頼性が得られない。
このようにして、樹脂フィルム1の表面に、シリコンに対して窒素が当量0.5〜1.33含まれる窒化シリコン層2aを形成する窒化シリコンスパッタ工程を行なう。
上記窒化シリコンスパッタ工程で窒化シリコン層2aが形成された樹脂フィルム1は、銅スパッタ工程である第2スパッタ工程が行なわれる。上記第2スパッタ工程は、直流電源によりマイナス電位の電圧が印加された銅ターゲットと、上記銅ターゲットと対面する領域において樹脂フィルム1を送る第2ロールとにより、スパッタガスとしてアルゴンガスを用い、銅スパッタ工程を行なって銅スパッタ膜4を形成する。
なお、プラズマ室、第1スパッタ室、第2スパッタ室のガス圧はほぼ同じにしてもよいが、第2スパッタ室を最も高くするのが好ましい。第2スパッタ室のガス圧が低くなると、第1スパッタ室やプラズマ室から窒素ガスが流れ込み、銅の窒化物が生成して場合によっては導電性がなくなってしまうからである。
つぎに、窒化シリコン層2aおよび銅スパッタ膜4を形成したシード層付きフィルムは連続銅めっき装置で銅めっき工程を行い、銅めっき層5を形成する。
図2(B)に示す回路基板6は、たとえば、つぎのようにしてつくることができる。
第1スパッタ工程において、上記シリコンターゲットには、直流電源によりマイナス電位の電圧が印加される。一方、上記第1ロールには、高周波電源により高周波バイアス電圧が印加される。そして、反応性スパッタガスとして、アルゴンと酸素と窒素の混合ガスを導入する。アルゴンガスと酸素窒素混合ガスの比率は、90:10から60:40が好ましい範囲であり、上記酸素窒素混合ガスの酸素ガスと窒素ガスの比率は、10:90から20:10が好ましい範囲である。窒素ガスが少なすぎると、膜中の窒素が少なくなりすぎて、密着力や信頼性が得られない。反対に窒素ガスが多すぎると、膜の析出速度が遅くなり、また化学量論より窒素が多くなる。
また、上記酸窒化シリコンスパッタ工程は、フィルムの冷却のためのキャンロールと呼ばれている走行用のロールとして機能する第1ロールに対して高周波バイアス電圧を印加しながら行なう。これにより、反応を促進するためのエネルギーを与えて化学反応を促進させる。上記高周波バイアス電圧は0.05〜0.3W/cmの電力が好ましい範囲である。0.05W/cm未満では密着力が得られず、0.3W/cmを超えると、ポリイミドフィルムが劣化し、信頼性に問題が生じる。この高周波バイアス電圧の印加がないと、形成される酸窒化シリコン層2に含まれる窒素成分がかなり少なくなり、密着力や信頼性が得られない。
このようにして、樹脂フィルム1の表面に、シリコンに対して窒素が当量0.5〜1.33含まれる酸窒化シリコン層2を形成する酸窒化シリコンスパッタ工程を行なう。
それ以外の、プラズマ処理工程、銅スパッタ工程および銅めっき工程は上述した第1例と同様である。
図2(D)に示す回路基板6は、たとえば、つぎのようにしてつくることができる。
上記窒化シリコンスパッタ工程または酸窒化シリコンスパッタ工程の後、銅スパッタ工程の前に、ケイ素、アルミニウム、ニッケルから選ばれる厚み0.5〜5nmの金属膜7を形成する金属スパッタ工程が行なわれる。
上記金属スパッタ工程は、ケイ素、アルミニウム、ニッケルから選ばれる金属からなる金属ターゲットと対面する領域において樹脂フィルム1を送るロールとにより、上記金属ターゲットに直流電源によりマイナス電位の電圧を印加し、スパッタガスとしてアルゴンガスを用い、金属スパッタ工程を行なって金属膜7を形成する。
このとき、フィルムの冷却のためのキャンロールと呼ばれている走行用のロールに対して高周波電源により高周波バイアス電圧を印加しながら行なうのが好ましい。これにより、反応を促進するためのエネルギーを与えて化学反応を促進させる。上記高周波バイアス電圧は0.05〜0.2W/cmの電力が好ましい範囲である。0.05W/cm未満では密着力が得られず、0.2W/cmを超えると、ポリイミドフィルムが劣化し、信頼性に問題が生じる。
それ以外の、プラズマ処理工程、窒化シリコンスパッタ工程または酸窒化シリコンスパッタ工程および銅めっき工程は上述した例と同様である。
上述した、プラズマ処理工程、窒化シリコンスパッタ工程、酸窒化シリコンスパッタ工程、金属スパッタ工程および銅めっき工程は、図3に示すような、スリット40が所定間隔で平行に多数形成された樹脂フィルム1に対して施される。
そして、上記のようにして形成した回路基板6に対し、銅系金属層3に対してエッチング等を施すことにより、図4に示すように、スリット40とスリット40の間の帯状部分41に電極パターン36を形成し、LED35等の実装および樹脂のモールドを行なったのち、図示の矢印の部分で切断して図1に示す半導体装置を得ることが行なわれる。
図5は、本発明の第2実施形態を示す図であり、図6は、本発明の第3実施形態を示す図である。
第2実施形態の半導体装置は、上記回路基板6の電子部品実装面における電子部品実装部以外の部分に、白色層42が形成されている。また、上記回路基板6の電子部品実装面の反対面に放熱層43が形成されている。
第3実施形態の半導体装置は、上記回路基板6の電子部品実装面における電子部品実装部以外の部分に、白色層42が形成されている。また、上記回路基板6の電子部品実装面の反対面に、銅層44を介して放熱層43が形成されている。
上記白色層42は、光透過性が低いこと、言い換えれば隠蔽製が高いことが必要であり、例えば、白色顔料を含む塗料をシルクスクリーン印刷することにより形成したり、白色レジストにより形成することができる。
上記白色顔料としては、例えば、シリカ、クレー、軽質炭酸カルシウム、重質炭酸カルシウム、カオリン、タルク、硫酸カルシウム、硫酸バリウム、酸化チタン、酸化亜鉛、硫化亜鉛、炭酸亜鉛、チタンホワイト、珪酸カルシウム、珪酸マグネシウム、アルミナ、リトポン、希土類酸化物などの白色無機顔料、スチレン系プラスチックピグメント、アクリル系プラスチックピグメント、マイクロカプセル、尿素樹脂顔料などの有機顔料が挙げられる。これらは1種を単独で又は2種以上を混合して使用することができる。
上記白色レジストは、上述した白色顔料を含有させたレジストをマーク印刷やシルクスクリーン印刷、及び光感光性樹脂に混入し光エッチング法を用いて形成することが行われる。
上記白色層42の光透過性を低くするため、白色顔料は、平均粒子径2〜30μm程度のものを用いるのが好ましく、白色層42の厚みは、4〜200μm程度に設定するのが好ましい。
上記白色層42の光透過性は、10%以下程度に設定される。
上記放熱層43は、この例では、回路基板6の電子部品実装面の反対面に形成しているが、回路基板6の電子部品実装面に形成することもできるし、双方に形成することもできる。
上記放熱層43は、例えば、シリコーン組成物を主成分とする放熱ペースト、放熱性の高い物質例えば窒化珪素等の放射性セラミックスを主成分として樹脂バインダで層状に固化させたもの、ガラスエポキシ基板材料、熱硬化性樹脂基板や成型材料、熱可塑性樹脂基板や成型材料、金属シートや金属成型品等を用いることができる。
それ以外は、上記第1実施形態と同様であり、同様の部分には同じ符号を付している。
このように、上記回路基板の電子部品実装面における電子部品実装部以外の部分に、白色層が形成された場合には、例えば、上記電子部品としてLED等の発光素子を使用した場合に、発光素子から照射された光が樹脂フィルムを透過したり吸収されたりせずに白色層で反射されるため、同じ光量を得るのに小さな発光素子ですみ、薄型化・小型化に有利であるうえ、発熱も抑えられて耐熱性の面でも有利である。
また、上記電子部品は発光素子である場合には、発光素子から照射された光が樹脂フィルムを透過したり吸収されたりせずに白色層で反射されるため、同じ光量を得るのに小さな発光素子ですみ、薄型化・小型化に有利であるうえ、発熱も抑えられて耐熱性の面でも有利である。
また、上記回路基板の電子部品実装面および/またはその反対面に放熱層が形成されている場合には、電子部品の発熱を効率的に放熱することにより樹脂フィルムの熱変質を防止し、耐熱性や信頼性に優れた半導体装置となる。
それ以外は、上記第1実施形態と同様であり、同様の作用効果を相する。
図7は、本発明の第4の実施形態を示す。
この実施形態では、上記白色層42が、回路基板6の電子部品実装面およびその反対面の両面に形成されている。また、上記白色層42は、銅系金属層3による電極パターン36が形成された後、LED35等の電子部品を実装する電子部品実装部45に、導電めっきである金めっき層46を形成する際のマスクパターンとして機能する。
すなわち、この実施形態では、銅系金属層3を形成した回路基板6の上記銅系金属層3に電極パターン36を形成したのち、フォトレジストやシルクスクリーン印刷等の手法により、電子部品実装面およびその反対面の両面に白色層42を形成する。このとき、上記白色層42は、LED35等の電子部品を実装する電子部品実装部45に、開口を設けて銅系金属層3が露出する開口を設けておき、上記開口の部分に金めっき層46等の導電めっきを形成する。さらに、上記導電めっきである金めっき層46が形成された電子部品実装部45に、LED35等の電子部品を実装することが行われる。すなわち、上記電子部品実装部45とは、LED35等の電子部品が搭載される部分および上記LED35に電気的接続を行うためのリード線37が接続されることにより搭載される部分をいう。
上記第4の実施形態では、上記白色層42は、回路基板6の電子部品実装面およびその反対面の両面に形成されているため、樹脂フィルム1の銅系金属層3等が形成されていない部分を光が通過したとしても、上記反対面の白色層42で反射されるため、より反射効率が向上し、同じ光量を得るのに小さな発光素子ですみ、薄型化・小型化に有利であるうえ、発熱も抑えられて耐熱性の面でも有利である。
また、上記白色層42は、電子部品実装部45に導電めっきを形成する際のマスクパターンとして機能するため、導電めっきには例えば金めっき等の高価な貴金属めっき等が使用されるため、マスクパターンによりめっき面積を電子部品実装部45の必要最小限にすることが行われ、上記白色層42に対して上記マスクパターン機能を持たせることにより、白色層42の形成工程とマスクパターンの形成工程を共通化することができ、工程が簡略化できて製造コストが低減できる。
それ以外は、上記各実施形態と同様であり、同様の作用効果を相する。
つぎに、本発明の第5の実施形態を示す。
上記各実施の形態では、樹脂フィルム1の表面に、スパッタ法による窒化シリコン層2aまたは酸窒化シリコン層2bや金属膜7を形成し、その上に銅系金属層3を形成するようにしたが、第5の実施形態では、これらの窒化シリコン層2aまたは酸窒化シリコン層2bや金属膜7を形成しないで銅系金属層3を形成する。
すなわち、樹脂フィルム1の表面に接着剤層を介して銅系金属層3を接着により形成したり、樹脂フィルム1の表面にスパッタ法等によって銅やニッケル等の金属でシード層を形成してから銅めっき等の手法によって銅系金属層3を形成する。上記銅系金属層3が接着または形成された樹脂フィルム1にスリット40等の貫通部を形成したのち、スパッタ法や無電解めっき法によって貫通部の内面に導通膜を形成して両面の銅系金属層3を導通させる。ついで、上記銅系金属層3に電極パターン36を形成し、上記白色層42や放熱層43、銅層44を形成する。
なお、貫通部は、スリット40に限定するものではなく、貫通穴でもよい。
第5の実施形態によれば、回路基板6のベースとして樹脂フィルム1を使用し、この樹脂フィルム1の表面に銅系金属層3を形成し、上記銅系金属層3に形成した電極パターン36に電子部品を実装するため、上記回路基板6の電子部品実装面における電子部品実装部45以外の部分に、白色層42が形成されているため、例えば、上記電子部品としてLED35等の発光素子を使用したため、発光素子から照射された光が樹脂フィルム1を透過したり吸収されたりせずに白色層42で反射されるため、同じ光量を得るのに小さな発光素子ですみ、薄型化・小型化に有利であるうえ、発熱も抑えられて耐熱性の面でも有利である。
それ以外は、上記各実施形態と同様であり、同様の作用効果を相する。
1:樹脂フィルム
2a:窒化シリコン層
2b:酸窒化シリコン層
3:銅系金属層
3a:銅膜
4:銅スパッタ膜
5:銅めっき層
6:回路基板
7:金属膜
35:LED
36:電極パターン
36a:第1電極
36b:第2電極
37:リード線
38:上面モールド樹脂
39:下面モールド樹脂
40:スリット
41:帯状部分
42:白色層
43:放熱層
44:銅層
45:電子部品実装部
46:金めっき層

Claims (6)

  1. 樹脂フィルムの表面に、窒化シリコン層または酸窒化シリコン層が形成され、さらに銅系金属層が形成された回路基板の上記銅系金属層により電極パターンが形成され、
    上記電極パターンに電子部品が実装され、
    上記回路基板の電子部品実装面における電子部品実装部以外の部分に、白色層が形成されたことを特徴とする半導体装置。
  2. 上記電子部品は発光素子である請求項1記載の半導体装置。
  3. 上記回路基板の電子部品実装面および/またはその反対面に放熱層が形成されている請求項1または2記載の半導体装置。
  4. 樹脂フィルムの表面に、銅系金属層が形成された回路基板の上記銅系金属層により電極パターンが形成され、
    上記電極パターンに電子部品が実装され、
    上記回路基板の電子部品実装面における電子部品実装部以外の部分に、白色層が形成されたことを特徴とする半導体装置。
  5. 上記白色層は、回路基板の電子部品実装面およびその反対面の両面に形成されている請求項1〜4のいずれか一項に記載の半導体装置。
  6. 上記白色層は、電子部品実装部に導電めっきを形成する際のマスクパターンとして機能する請求項1〜5のいずれか一項に記載の半導体装置。
JP2009047524A 2008-09-18 2009-03-02 半導体装置 Pending JP2010098282A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009047524A JP2010098282A (ja) 2008-09-18 2009-03-02 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008239025 2008-09-18
JP2009047524A JP2010098282A (ja) 2008-09-18 2009-03-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2010098282A true JP2010098282A (ja) 2010-04-30

Family

ID=42259734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009047524A Pending JP2010098282A (ja) 2008-09-18 2009-03-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2010098282A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186450A (ja) * 2011-02-16 2012-09-27 Rohm Co Ltd Ledモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186450A (ja) * 2011-02-16 2012-09-27 Rohm Co Ltd Ledモジュール

Similar Documents

Publication Publication Date Title
US9482416B2 (en) Flexible light emitting semiconductor device having a three dimensional structure
JP5372653B2 (ja) 発光素子搭載用基板および発光装置
KR100934476B1 (ko) 회로 기판 및 그 제조 방법
WO2006132147A1 (ja) 発光素子実装用ホーロー基板とその製造方法、発光素子モジュール、照明装置、表示装置及び交通信号機
TW201017921A (en) Compound semiconductor device package module structure and fabricating method thereof
WO2013069232A1 (ja) 配線板とそれを用いた発光装置及びそれらの製造方法
WO2012090360A1 (ja) 金属ベース回路基板、金属ベース回路基板の製造方法
KR101587004B1 (ko) 엘이디 어레이 기판
JP2007214246A (ja) 放熱配線基板とその製造方法
US20120067623A1 (en) Heat-radiating substrate and method for manufacturing the same
JP2008042120A (ja) 熱伝導基板とその製造方法及びこれを用いた電子機器
WO2015135249A1 (zh) 图案化多绝缘材质电路基板
WO2015135247A1 (zh) 大功率led光引擎
KR101172709B1 (ko) 엘이디 어레이 기판 및 이의 제조방법
JP2012004527A (ja) 放熱基板及びその製造方法
KR101253183B1 (ko) 인쇄회로기판, 이를 포함하는 발광 장치 및 그 제조 방법
JP2010103182A (ja) 発光装置および発光素子搭載用基板
JP2010098282A (ja) 半導体装置
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
JP2007256953A (ja) バックライトユニット及びその製造方法
KR20110133244A (ko) 엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지
WO2015135248A1 (zh) 大功率led光源模块
JP2005277135A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート、半導体集積回路接続用基板、半導体装置
KR101460749B1 (ko) 우수한 방열성을 갖는 Metal PCB 적층 기술 개발
JP2010219103A (ja) 半導体装置およびその製法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100909