KR20110133244A - 엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지 - Google Patents

엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지 Download PDF

Info

Publication number
KR20110133244A
KR20110133244A KR1020100052866A KR20100052866A KR20110133244A KR 20110133244 A KR20110133244 A KR 20110133244A KR 1020100052866 A KR1020100052866 A KR 1020100052866A KR 20100052866 A KR20100052866 A KR 20100052866A KR 20110133244 A KR20110133244 A KR 20110133244A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
led array
led
insulating layer
Prior art date
Application number
KR1020100052866A
Other languages
English (en)
Inventor
이병문
Original Assignee
이병문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이병문 filed Critical 이병문
Priority to KR1020100052866A priority Critical patent/KR20110133244A/ko
Publication of KR20110133244A publication Critical patent/KR20110133244A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지에 관한 것으로 공통 제1전극인 전기전도성 기판, 상기 전기전도성 기판 상에 형성된 절연층 패턴과 상기 절연층 상에 형성된 공통 제2전극회로로 이루어지고 상기 전기전도성 기판은 LED 패키지 또는 LED 칩의 하나의 전극을 전기전도적으로 접합하기 위한 노출면을 가지는 LED 어레이 기판을 제공한다.
본 발명에서 방열 특성은 그 구조에서 타의 추종을 불허함을 알 수 있다. 기판은 전기전도성이 높으면서 열전도성이 높은 재료를 선택할 수 있고 구리 은과 알루미늄과 같이 전기전도성이 높은 재료가 열전도성이 높으므로 방열성이 탁월하다. 또한 LED 칩 발열 부위와 직접적으로 맞닿는 LED 하나의 전극 리드를 기판에 직접 접합하므로 LED 칩 내부의 열도 바깥으로 신속히 빼낼 수 있다. 본 발명의 LED 어레이 패키지는 금속 기판을 그대로 공통 전극으로 사용함으로써 고휘도와 고 방열구조의 LED 어레이 패키지를 경제적으로 제공할 수 있다.

Description

엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지{a LED array method, a board used therein and a LED array package}
본 발명은 엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지, 특히, 방열효과가 뛰어나면서도 제조공정이 단순한 엘이디 어레이 기판에 관한 것이다.
엘이디, 즉, 발광소자(이하 LED, Light Emitting Diode)는 광효율성, 오랜 수명 등의 장점으로 다양한 색상으로 전자기기의 표시소자 및 대형정보 표시장치의 광원 등 여러 분야에 사용되고 있다. 최근에는 다양한 조명과 LCD TV 백라이트 분야에 그 사용범위를 점차 확대하고 있다.
LCD TV 백라이트의 경우와 LED 조명의 경우 등에는 단위 면적당 높은 휘도와 평면발광의 이유 등으로 다수개의 발광소자로 기판에 어레이를 구성하여 사용한다. LED 패키지에 있어서 방열처리는 LED 수명과 효율 등과 같은 품질 유지에 중요한 요소임은 잘 알려져 있다. 특히 LED가 어레이를 구성하는 경우에는 방열이 중첩되므로 LED들에서 발생하는 열을 기판을 통하여 효과적으로 방출하는 것은 아주 중요하다.
단일 칩 LED 패키지에는 원활한 방열을 위하여 구조나 재료의 선택에 의한 다양한 방열 해법이 제시되어 있다. 그러나 이러한 단일 칩 LED 패키지가 개별적으로는 방열 설계가 되어 있다고 하드라도 강렬한 면조명을 위해서는 다수 개의 발광소자로 기판에 집적하여 어레이를 구성하여야 하므로 개별 LED 패키지의 방열 설계에 덧붙여 어레이 기판의 방열 문제가 해결되어야 한다.
LED 어레이 기판에는 주로 원활한 방열을 위하여 동박적층판(CCL) 방식의 PCB 대신에 금속 기판을 포함하는 MCPCB(metal core printed circuit board)을 사용한다. 보통 이러한 MCPCB는 금속 베이스 층+절연층+동박에칭회로의 3층 구조를 이루고 있다. 상기 절연층은 열전도성을 증가시키기 위하여 열전도성 입자를 충진한 에폭시 또는 실리콘 수지를 사용하기도 한다. 이러한 MCPCB를 기반으로 한 LED 기판은 수지 기반 절연층 때문에 방열성능이 크게 제한되는 단점이 있다.
반도체의 조립 공정에서 마이크로칩이나 다이를 회로판에 직접 부착하는 기술인 COB(chip-on-board) 기술을 응용하여 패키징 되기 전의 LED 칩을 성형된 MCPCB나 메탈층+전기회로가 형성된 LTCC("low temperature co-fired")로 된 세라믹 복합 보드에 직접 실장하고 패키징하는 기술이 시도되고 있다. 그러나 MCPCB의 수지 절연층이나 상당한 두께의 LTCC 등에 의하여 방열성능이 여전히 제한된다.
한국특허등록 제10-0629521호에는 기판 금속을 부분적으로 산화하여 부도체를 형성하고 그 위에 성막과 에칭에 의하여 전극회로를 형성하는 기술이 기재되어 있고 한국특허등록 제 10-0934476호와 제10-0917841호에는 각각 애노다이징과 플라즈마 전해 산화에 의하여 알루미늄, 마그네슘, 티타늄 등의 금속 기판에 산화막 절연층을 형성하고 그 위에 성막과 에칭에 의하여 전극회로를 형성하는 기술이 기재되어 있다. 이러한 기술들에는 전기절연층으로서 비교적 열전도성이 좋은 기판과 일체화된 금속산화층을 이용함으로써 절연층 위에 형성된 제1 전극회로와 제2전극회로부터의 열전도성이 비교적 양호하다는 이점이 있다. 하지만 이들 금속의 산화층은 수지에 비해서는 열전도성이 높으나 금속기판에 비하여 열전도성이 현저히 떨어진다. 예를 들면 알루미나의 열전도율은 20W/m?K로 알류미늄의 열전도율 238 W/m?K의 10분의 1이하이다. 따라서, 이러한 기판에 LED 칩이나 패키지를 고도로 집적하는 경우에는 심각한 방열문제를 초래할 수 밖에 없다.
본 발명은 고집적이면서 고방열의 LED 어레이 방법을 제공하기 위한 것이다.
또한, 본 발명은 고집적, 고방열 구조의 LED 어레이 기판을 제공하기 위한 것이다.
또한, 본 발명은 고집적이면서도 고방열의 LED 어레이 패키지를 제공하기 위한 것이다.
본 발명은 LED 기판이 복잡한 부품을 실장하고 작동하게 하는 PCB와는 달리 기본적으로 단순히 LED가 배열 장착되고 전원을 공급하는 구조임에 착안하여 흔히 LED 기판의 기본구조로 채용되는 PCB와는 전혀 다른 관점에서 접근하여 완성한 것입니다.
본 발명에 의하여, 전기전도성 기판을 공통 제1전극으로 하고 상기 전기전도성 기판 상에 절연층 패턴을 형성하고 상기 절연층 패턴 상에 상기 공통 제1전극과 반대 극성의 공통 제2전극회로 패턴을 형성하여 LED 패키지 또는 LED 칩의 하나의 전극을 상기 전기전도성 기판의 노출된 부분에 전기전도적으로 접합하고 다른 전극을 상기 제2전극회로에 전기전도적으로 접합하는 LED 어레이 방법을 제공된다. 이 때 LED 패키지 또는 LED 칩의 전극과 다른 부분, 예를 들자면, 히트슬러그도 상기 전기전도성 기판의 다른 노출된 부분에, 경우에 따라서, 전기전도적으로 또는 비전기전도적으로 접합될 수 있다.
또한, 본 발명에 의하여, 공통 제1전극인 전기전도성 기판, 상기 전기전도성 기판 상에 형성된 절연층 패턴과 상기 절연층 상에 형성된 공통 제2전극회로로 이루어지고 상기 전기전도성 기판은 LED 패키지 또는 LED 칩의 하나의 전극을 전기전도적으로 접합하기 위한 노출면을 가지는 LED 어레이 기판이 제공된다.
또한, 본 발명에 의하여, 공통 제1전극인 전기전도성 기판, 상기 전기전도성 기판 상에 형성된 절연층과 상기 절연층 상에 형성된 공통 제2전극회로와 LED 패키지 또는 LED 칩의 하나의 전극이 상기 전기전도성 기판의 노출된 부분에 전기전도적으로 접합되고 다른 전극이 상기 제2전극회로에 전기전도적으로 접합되어 어레이를 이루는 LED 패키지 또는 LED 칩으로 이루어지는 LED 어레이 패키지가 제공된다.
본 발명에서 LED란 LED 칩과 LED 패키지를 포함하는 의미로 사용한다.
본 발명에서 전기전도성 기판은 구조 유지, 전기전도와 방열이 주목적으로 전기전도성과 접합성이 좋으면 특별히 그 재료와 형태에 제한을 받지 않으며 경성의 판형 또는 연성의 시트 형일 수 있다. 기판 재료로는 금속, 예를 들면, 구리, 은, 티타늄, 니오븀, 알루미늄, 스텐레스, 아연, 베릴륨, 마그네슘 또는 이들의 합금 등과 흑연이나 카본시트 등과 같은 탄소재료나 이들의 복합재료 등이 있다. 특히 가격적 측면과 전도성 측면에서 구리, 은과 알루미늄이 바람직하다. 기판 재료가 은이 아닌 경우에 노출된 부위에 은 도금을 하면 방열과 빛 반사에 유리하다.
상기 전기전도성 기판 상에 절연층 패턴은 다양한 방법으로 형성될 수 있다. 예를 들면, 전기전도성 기판에 폴리이미드, 폴리실리콘 또는 에폭시 등의 내열성 수지를 코팅 또는 인쇄하여 절연층을 얻을 수 있다. 또는 상기 전기전도성 기판 상에 금속 또는 준금속의 산화물, 수산화물, 탄화물, 붕화물, 질화물 또는 탄질화물 입자의 세라믹 입자와 유,무기 바인더와 비이클로 이루어지는 세라믹 페이스트로 도포하거나 인쇄한 뒤 얻을 수 있다. 금속 기판의 경우 애노다이징이나 플라스마 전해산화에 의한 금속산화층 형성으로 절연층을 형성할 수 있다. 애노다이징을 예로들어 설명하면, 기판이 알루미늄, 마그네슘, 티타늄 또는 이들의 합금인 경우 절연층은 기판의 표면을 양극산화(애노다이징) 처리함으로써 표면 산화 층을 형성하여 얻는다. 상기 애노다이징 절연층은 기판에 마스킹 처리를 통하여 패턴 형태로 또는 부분적으로, 또는 전체 아노다이징 후에 후가공을 통하여 전체적으로 형성된 산화층을 일부 제거하여 패턴 형태로 형성할 수 있다. 이 애노다이징에 의한 산화층은 대단히 견고하고, 내식성이 크며, 수 십 nm 내외의 직경을 갖는 많은 기공이 형성되는데, 이 기공은 일반적인 경우 산화막의 절연성을 떨어뜨리는 원인이 되어 실링처리가 필요하다. 이와 같이 절연층 패턴의 형성은 절연층 종류에 따라 패턴 인쇄방식, 감광성을 수지를 이용한 리소그라피, 마스킹 방식 또는 전체 절연층 형성 후에 가공에 의한 절연층의 부분 제거에 의하여 달성될 수 있다.
공통 제2전극회로의 형성은, 특별히 제한되지 않으며 여러 가지 방법으로 달성될 수 있다. 예를 들면 메탈라이징에 의한 성막과 에칭, 전기전도성 페이스트를 이용한 전극회로 패턴인쇄, 전해 또는 비전해 도금 또는 전극회로 패턴으로 부착되는 전기 절연층 테이프와 상기 전기 절연층 테이프 위에 상기 전기 절연층 테이프 폭 범위 내에 부착된 금속 테이프 방식이 적용될 수 있다.
본 발명의 한 실시양태로서 종래의 MCCL(Metal Core Copper Layered)가 사용될 수 있다. 다만 다른 점이 있다면 금속코어로서는 알루미늄 보다 구리가 열전도성과 전기전도성 면에서 유리하다. 그러나 MCPCB와는 달리 기판에는 공통 제2전극회로만 형성되고 공통 제1전극은 기판 자체임으로 LED와의 전기적 접합을 위하여 금속코어가 전면에 노출되도록 가공되어야 한다.
상기 전기전도성 기판의 이면부는 공기와의 접촉 면적을 높게 하는 구조 즉 다수의 핀을 갖는 구조로 가공되어 히트싱크와 일체화 될 수 있다. 또한, 냉각을 위하여 상기 기판에 히트파이프 또는 열전소자 등이 매입되거나 부착될 수 있다.
직접인쇄방법에 의한 상기 공통 제2전극회로 형성용 도전성 페이스트 조성물에는 수지 비이클을 사용하는 저온형과 프릿 비이클을 사용하는 후막형 도전성 페이스트 조성물이 모두 사용될 수 있다. 저온 경화형 도전성 페이스트 조성물은, 바람직하게는, 도전성 입자 0.01 내지 96 중량부, 내열성 바인더 0.5 내지 96 중량부 및 용매 잔량를 포함한다. 상기 내열성 바인더는, 예를 들면, 아크릴계, 우레탄계, 에폭시계, 폴리이미드계 등이 있다. 상기 도전성 입자라고 함은 전기 전도성이 있는 물질의 입자로서 특별히 제한되지 않으며 도전성이 있는 금속, 비금속 또는 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 분말과 카본블랙과 흑연 등 탄소계 분말을 포함한다. 도전성 입자는 예를 들어 금, 알루미늄, 구리, 인듐, 안티몬, 마그네슘, 크롬, 주석, 니켈, 은, 철, 티탄 및 이들의 합금과 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 입자이다. 탄소계 도전성 입자로는 예를 들면, 천연 흑연 분말, 팽창된 흑연, 그라펜, 카본블랙, 나노카본, 카본나노튜브 등이다. 입자의 형태는, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자 나노튜브 등이 사용될 수 있다. 이러한 도전성 입자는 단독 또는 조합하여 사용될 수 있다. 이러한 도전성 입자는, 바람직하게는, 0.1 내지 10 ㎛ 크기의 판형 은 입자이다.
후막형 도전성 페이스트 조성물은 일반적으로 페이스트상 고체-액체 분산액의 헝태를 가지며, 여기에서 고체상은 도전성 입자로 금속 또는 금속 합금 또는 이들의 혼합물의 미분 입자, 및 무기 결합제를 포함한다. 예를 들어 도전성 입자는 금, 알루미늄, 구리, 인듐, 안티몬, 마그네슘, 크롬, 주석, 니켈, 은, 철, 티탄 및 이들의 합금과 같은 금속이다. 은과 같은 도전성 입자를 포함하는 도전성 후막 페이스트 조성물에 대해서는 잘 알려져 있다. 입자의 형태는 특별히 제한되지 않으며, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자 나노튜브 등이 사용될 수 있다. 분산을 위한 액체 비히클은 전형적으로 유기 액체 매질이나 수계 매질이 사용될 수도 있다. 도전성 페이스트는 일반적으로 약 600℃의 이하의 온도에서 1차로 소성되어 액체 비히클을 휘발 또는 연소 제거시키며, 약 600℃ 내지 950℃의 온도에서 무기 결합제 및 금속 성분을 소결 또는 용융시킨다. 소결 전에 건조시키지 않는 직접 소결방법 또한 사용될 수 있다. 무기결합제는, 소위 유리 프릿으로 연화점 500℃ 이하의 저융점 물질과 연화점 600℃이상의 고융점 물질로 대별된다. 600℃ 내지 900℃ 온도범위의 소결조건에 따라 전극회로 패턴은 기판에 고정된다. 본 발명에서 사용하는 도전성 후막 페이스트는 특별히 제한되지는 않지만, 예를 들면, 은 입자 60 내지 85 중량%; 유리 프릿 조성물의 중량을 기준으로 4 내지 38 중량% Si02, 0 내지 27 중량% B203, 0 내지 95 중량% Bi203, 0 내지 44 중량% PbO, 0 내지 4 중량% Zr02, 0 내지 17 중량% Ge02, 0 내지 9 중량% Na20, 0 내지 6 중량% Al203 및 0 내지 33 중량% 전이금속 산화물로 이루어지는 유리 프릿 5 내지 10 중량%; 산화안티몬 0 내지 10 중량%; 유기 바인더 1 내지 10 중량%; 및 잔량의 유기 비이클로 구성된다. 후막 페이스트에서 소성과 소결 과정에서 저융점 물질은 아래로 흐르는 경향이 있고 도전성 입자는 밀집되는 경향이 있어 전극회로의 저항은 줄어들고 계면 부위의 전기 저항은 증가한다. 계면에 밀집된 유리 성분에 의하여 기판과의 결합력을 높이고 도전성 입자는 상부에 패킹되어 전기저항을 줄인다. 소결온도를 높이고 저융점 유리프릿을 사용하면 이러한 경향이 두드러진다. 소성과 소결의 온도 구배를 조정하여 절연층과 도전층의 분리를 높일 수 있다. 따라서 본 발명에서 전기전도성 기판을 사용하는 경우에도 절연층이 없거나 얇은 산화층만 있어도 기판과의 절연효과를 충분히 볼 수 있고 도전성 후막 페이스트를 사용한 한 번의 인쇄와 한 번의 소결에 의해서도 LED 어레이 기판을 얻을 수도 있다.
직접인쇄방식은 기판에 스크린인쇄, 프렉소인쇄, 로터리인쇄, 그라비어인쇄, 옵셋 인쇄와 잉크젯 등의 인쇄 방법 등을 포함한다. 절연층 위에 전기회로 패턴으로 인쇄된 도전성 페이스트를 가열 또는 광조사하여 경화시킨다. 도전성 페이스트의 바인더 성분은 도전성 입자를 고정하여 회로를 형성하고 알루미나 절연층에 형성된 미세기공을 메워 알루미나 절연층의 절연성을 증가시키는 역할을 한다. 전기회로의 전도성을 증가시키기 위하여 도금욕조에서 전기회로 패턴에 전압을 인가하여 도금함으로써 전기회로 위에 도금층을 더 형성할 수 있다
필요하다면, 전기회로를 보호하기 위하여 LED 접속부분을 제외하고 전기회로를 덮는 전기회로 보호절연층을 열경화형 수지 조성물을 사용하여 LED와의 접점을 제외하는 패턴의 형태로, 인쇄에 의하여 적층할 수 있다.
본 발명에서 사용하는 LED는 사용 목적에 따라 패키징 되지 않은 LED 칩 상태로 COB(chip-on-board) 방식으로 기판에 직접 실장할 수 있다. LED 칩의 형태는 특별히 제한되지는 않지만 수평형 보다 수직형 칩이 유리하다. LED 칩에 반사경이 내장되어 있지 않는 경우는 기판 해당 부분에 전도성 기판의 노출 부분에 도금 또는 인쇄에 의하여 반사경을 간단히 형성할 수 있고 이 반사경 부분에 수직형 칩을 직접 접합하므로 접합계면 열저항도 현격히 줄이는 장점이 있다. 예를 들면, 은 도금이나 유기은 잉크의 인쇄에 의하여 반사경을 인쇄함으로써 계면간의 열전도성이나 전기전도성을 증가 시킬 수 있다. LED 칩 접합 방식은 LED 칩 형태와 전극의 형태에 따라 솔더링, 본딩와이어 또는 플립칩 본딩 등의 다양한 방법으로 기판에 접합할 수 있다. 예를 들면, 수직형 칩의 경우는 바닥 전극을 노출된 기판에 접속재를 통하여 직접 접합하고 반대 전극은 본딩와이어 기술로 공통 제2전극회로에 접합할 수 있다.
또한 본 발명에서 LED 패키지 형태로 기판에 실장될 수 있다. LED 패키지 형태가 특별히 제한되지는 않지만 한 개의 리드를 갖는 히트슬러그를 겸한 바닥 전극 형태면 특히 유리하다. LED 패키지의 하나의 전극 리드, 예를 들면, 음전극 리드를 공통 젠1전극인 기판의 노출된 금속코어에 전기적으로 접합하고 다른 전극은 기판 상의 공통 제2전극회로에 전기적으로 접속한다. 접속 방법은 솔더링이나 기타 접속재로 사용하는 다양한 방법이 적용된다.
본 발명에서 전기전도성 기판은 노출부위를 제외하고 전기절연 물질, 예를 들면, 수지나 세라믹 또는 이들의 복합재료로 코팅되거나 산화층으로 절연될 수 있다. 또한 상기 전기전도성 기판은 도전체를 통하여 접지될 수도 있다.
본 발명에서 방열 특성은 그 구조에서 타의 추종을 불허함을 알 수 있다. 기판은 전기전도성이 높으면서 열전도성이 높은 재료를 선택할 수 있고 구리 은과 알루미늄과 같이 전기전도성이 높은 재료가 열전도성이 높으므로 방열성이 탁월하다. 또한 LED 칩 발열 부위와 직접적으로 맞닿는 LED 하나의 전극 리드를 기판에 직접 접합하므로 LED 칩 내부의 열도 바깥으로 신속히 빼낼 수 있다.
본 발명의 LED 어레이 패키지는 금속 기판을 그대로 공통 전극으로 사용함으로써 고휘도와 고 방열구조의 LED 어레이 패키지를 제공한다.
도1은 본 발명 한 실시양태의 개략적인 평면도이고
도2는 도1에서 한 개의 LED 단품 패키지의 개략적인 부분 확대 단면도이다.
이하 도면에 의하여 본 발명을 상세히 설명한다.
본 발명의 특징은 단순 명료하여 상기의 설명만으로 충분하지만 발명을 간략히 시현하기 위하여 단순한 실시양태를 예시적으로 설명한다. 기판은 이면에 핀이 가공된 구리 기판(1)을 사용하여 에폭시 수지가 함침된 프리프레그 테이프를 잘라 도시된 패턴으로 절연층(2)을 형성한다. 그 위에 동박 테이프를 도시된 바와 같이 형성하고 교차부위에는 솔더페이스트로 부착시킨 다음 가열 경화시켜 절연층(2) 패턴과 공통 제2전극회로(3) 패턴을 형성한다. 이 때 기판과 전기적으로 잡속되는 전극 리드(7)과 제2전극회로(3)와 전기적으로 접속되는 리드(8)을 동시에 형성한다. 상기 도면은 절연층(2)과 공통 제2전극회로(3)를 단순하지만 효과적으로 형성한 것으로 좀 더 정밀하게는 기판에 직접 인쇄방법을 적용하거나 MCCL을 이용하여 에칭과 기계적 가공으로 절연층(2)과 공통 제2전극회로(3)를 제외하고 도1과 같이 나머지 기판 부분이 모두 드러나도록 가공할 수 있다.
바닥 히트슬러그 전극을 갖는 LED 단품 패키지(10)가 바닥이 노출된 기판에 LED 전극 리드(11)가 제2전극회로(3)에 각각 접합되도록 솔더패드(4) 또는 솔더페이스트(5) 등을 도포한 뒤에 정위치시키고 가열하면 본 발명을 시현하는 단순한 하나의 실시예로서 LED 어레이 패키지가 완성된다. 도2에 도시된 바와 같이 LED 단품 패키지(10)이 바닥 전극이 구리 기판(1)에 솔더패드를 통하여 직접 접합되므로 LED 단품 패키지(10)의 외부 열 뿐만 아니라 내부 LED 칩의 열이 신속히 기판으로 방출된다. 상기 전극 리드(7)과 제2전극회로(3)와 전기적으로 접속되는 전극 리드(8)에 감압된 직류 전원 통전시키면 LED가 발광된다.
1: 기판 2; 절연층 3; 공통 제2전극회로
4; 솔더패드 5 ; 솔더페이스트 7; 기판 전극 리드
8; 제2전극회로의 전극 리드
10; LED 단품 패키지 11; LED 전극 리드

Claims (10)

  1. 전기전도성 기판을 공통 제1전극으로 하고 상기 전기전도성 기판 상에 절연층 패턴을 형성하고 상기 절연층 패턴 상에 상기 공통 제1전극과 반대 극성의 공통 제2전극회로 패턴을 형성하여 LED 패키지 또는 LED 칩의 하나의 전극을 상기 전기전도성 기판의 노출된 부분에 전기전도적으로 접합하고 다른 전극을 상기 제2전극회로에 전기전도적으로 접합하는 LED 어레이 방법
  2. 제 1항에 있어서, 상기 전기전도성 기판을 접지하는 LED 어레이 방법
  3. 공통 제1전극인 전기전도성 기판, 상기 전기전도성 기판 상에 형성된 절연층 패턴과 상기 절연층 상에 형성된 공통 제2전극회로로 이루어지고 상기 전기전도성 기판은 LED 패키지 또는 LED 칩의 하나의 전극을 전기전도적으로 접합하기 위한 노출면을 가지는 LED 어레이 기판
  4. 제 3항에 있어서, 상기 전기전도성 기판이 구리, 알루미늄, 은 또는 이들의 합금으로 되고 이면이 일체로 다수의 핀이 형성된 LED 어레이 기판
  5. 제 4항에 있어서, 상기 LED 어레이 기판에 수직형 LED 칩이 칩온보드(COB) 방식으로 실장되는 LED 어레이 기판
  6. 제 3항에 있어서, 상기 전기전도성 기판의 전면의 노출된 부위가 은 도금이 되어 있는 LED 어레이 기판
  7. 공통 제1전극인 전기전도성 기판, 상기 전기전도성 기판 상에 형성된 절연층과 상기 절연층 상에 형성된 공통 제2전극회로와 LED 패키지 또는 LED 칩의 하나의 전극이 상기 전기전도성 기판의 노출된 부분에 전기전도적으로 접합되고 다른 전극이 상기 제2전극회로에 전기전도적으로 접합되어 어레이를 이루는 LED 어레이 패키지
  8. 제 7항에 있어서, 상기 LED 어레이 패키지는 상기 전기전도성 기판 상에 직접인쇄방식에 의하여 형성된 절연층 패턴을 갖는 LED 어레이 패키지
  9. 제 8항에 있어서, 상기 LED 어레이 패키지는 상기 절연층 상에 직접인쇄방식에 의하여 형성된 공통 제2전극회로 패턴을 갖는 LED 어레이 패키지
  10. 제 9항에 있어서, 상기 LED 어레이 패키지는 상기 공통 제2전극회로 패턴 상에 도금에 의한 도금층을 더 가지는 LED 어레이 패키지
KR1020100052866A 2010-06-04 2010-06-04 엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지 KR20110133244A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100052866A KR20110133244A (ko) 2010-06-04 2010-06-04 엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100052866A KR20110133244A (ko) 2010-06-04 2010-06-04 엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지

Publications (1)

Publication Number Publication Date
KR20110133244A true KR20110133244A (ko) 2011-12-12

Family

ID=45500985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100052866A KR20110133244A (ko) 2010-06-04 2010-06-04 엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지

Country Status (1)

Country Link
KR (1) KR20110133244A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683553A (zh) * 2012-02-07 2012-09-19 佛山市中昊光电科技有限公司 一种焊线最短的led集成封装基板及应用该基板的光源模组
CN106711304A (zh) * 2015-11-17 2017-05-24 Psi株式会社 包括选择性金属电阻层的超小型发光二极管电极组件的制造方法
CN107813079A (zh) * 2017-11-20 2018-03-20 江门市江海区康欣电子科技有限公司 一种led焊线装置
TWI707466B (zh) * 2019-07-23 2020-10-11 國立中興大學 亮度均勻之被動式微發光二極體陣列裝置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683553A (zh) * 2012-02-07 2012-09-19 佛山市中昊光电科技有限公司 一种焊线最短的led集成封装基板及应用该基板的光源模组
CN106711304A (zh) * 2015-11-17 2017-05-24 Psi株式会社 包括选择性金属电阻层的超小型发光二极管电极组件的制造方法
US10062804B2 (en) 2015-11-17 2018-08-28 Psi Co., Ltd. Method of manufacturing nano-scale LED electrode assembly comprising selective metal ohmic layer
CN107813079A (zh) * 2017-11-20 2018-03-20 江门市江海区康欣电子科技有限公司 一种led焊线装置
TWI707466B (zh) * 2019-07-23 2020-10-11 國立中興大學 亮度均勻之被動式微發光二極體陣列裝置

Similar Documents

Publication Publication Date Title
JP2008527733A (ja) 電力基板
JP2011193015A (ja) 陽極酸化金属基板モジュール
KR100917841B1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법
US20140190727A1 (en) Method of fabricating flexible metal core printed circuit board
US20140290058A1 (en) Method of manufacturing a circuit board
JP5372653B2 (ja) 発光素子搭載用基板および発光装置
WO2006132147A1 (ja) 発光素子実装用ホーロー基板とその製造方法、発光素子モジュール、照明装置、表示装置及び交通信号機
KR101587004B1 (ko) 엘이디 어레이 기판
KR101172709B1 (ko) 엘이디 어레이 기판 및 이의 제조방법
CN105611731B (zh) 一种电热分离高导热金属基板的填镀制作方法
CN102223767A (zh) 一种高导热电路板的生产工艺
KR100934476B1 (ko) 회로 기판 및 그 제조 방법
KR20110133244A (ko) 엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지
US20150040388A1 (en) Application of Dielectric Layer and Circuit Traces on Heat Sink
KR20100137216A (ko) 엘이디 어레이 기판 및 이의 제조방법
US20130037311A1 (en) Functionalization of thermal management materials
JP6125528B2 (ja) 発光ダイオード用基板および発光ダイオード用基板の製造方法
KR20100055887A (ko) 세라믹 인쇄회로기판의 원판 및 그 제조방법
JP5165913B2 (ja) バックライトユニット及びその製造方法
KR20120130642A (ko) 메탈 코어 인쇄회로기판 및 그 제조방법
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
CN210840197U (zh) 一种高效散热印制电路板结构
KR20100138066A (ko) 엘이디 어레이 기판 및 이의 제조방법
KR101157446B1 (ko) 고방열용 메탈 인쇄회로 기판 및 그 제조방법
WO2020017124A1 (ja) プリント回路板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application