JP2010086447A - 伝送入力回路 - Google Patents

Abstract

【課題】伝送電流を検出するための基準値が任意に設定でき、温度や時間経過による変動もなく、伝送線に負荷が負荷電流を流している状態で子機からの伝送電流の有無を正確に検出可能とする。
【解決手段】第１調整処理部５６は子機からの伝送電流Ｉａの空きタイミングで、オペアンプ４８から出力された補正検出電圧Ｖｃ（＝Ｖｉ−Ｖｂ）を、基準電圧Ｖｒに一致させるようにＤＡコンバータ５０からの調整電圧Ｖｂを調整する。続いて第２調整処理部５８は、第１調整処理部５６による調整された補正検出電圧Ｖｃを、伝送電流Ｉａに対応した伝送電流検出電圧Ｖａの半分となる一定電圧Ｖａ／２だけ低下させた補正検出電圧となるように、ＤＡコンバータ５０変換器からの調整電圧Ｖｂを調整する。このため伝送電流検出電圧Ｖａの変化分の１／２付近に基準電圧Ｖｒが位置し、コンパレータ５２で確実に伝送電流Ｉａを検出する。
【選択図】図２

Description

本発明は、電源供給線を兼ねた伝送線を介して接続された火災感知器などの子機からの伝送電流を検出する受信機などの親機に設けられた伝送入力回路に関する。

従来、受信機からの伝送線に火災感知器、ガス検知器などのセンサを接続して火災、ガス漏れなどの異常を監視する監視システムにあっては、受信機から電圧モードで制御情報などの下り信号としてのデジタル信号を端末に伝送し、端末は電流モードでセンサ情報などの上り信号としてのデジタル信号を受信機に伝送している。

図１５は従来の監視システムを示しており、親機としての受信機１００からは電源供給線を兼ねた伝送線１０２ａ，１０２ｂが引き出され、子機としてアナログ型感知器１０４や中継器１０６を接続している。アナログ型感知器１０４と中継器１０６には固有のアドレスが設定されている。

アナログ型感知器１０４は火災による煙濃度又は温度のアナログ値を検出し、煙濃度データ又は温度データを受信機１００に伝送して火災を判断し、火災警報を出す。

中継器１０６からは感知器回線１０８ａ，１０８ｂが引き出され、伝送機能を持たないオンオフ型感知器１１０を負荷として接続しており、オンオフ型感知器１１０が火災を検出すると感知器回線１０８ａ，１０８ｂに発報電流を流し、この発報電流を中継器１０６で受信し、受信機１００に火災発報データを伝送して火災警報を出す。

また受信機１００は子機アドレスを順次指定してポーリング用の下り信号を電圧モードで送っており、このポーリングに対し子機側は自己アドレスを判別すると正常を示す上り信号として伝送電流を送出している。

図１６は図１５の従来システムにおける受信機１００、アナログ感知器１０４及び中継器１０６を等価回路により示している。中継器１０６は負荷として接続しているオンオフ型感知器に電源を供給することにより定常的な動作電流を流しており、このため抵抗で示す負荷１２２と見做すことができる。このため伝送線１０２ａ，１０２ｂには定常的に負荷１２２による負荷電流Ｉｚが流れている。

アナログ型感知器１０４は定電流源１１２とスイッチ１１４を持ち、例えば受信機１００からのポーリングに対しＣＰＵ１１６が正常を示す上り信号を所定ビット長の電流パルス信号により伝送している。

アナログ型感知器１０４から伝送されて電流パルス信号は受信機１００の伝送入力回路１１８に入力し、電流パルスに比例した電流検出電圧パルスを生成してＣＰＵ１２０に読込み、正常であることを認識する。即ち伝送入力回路１１８は、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する。

図１７は図１６の受信機に設けた従来の伝送入力回路の回路図である。図１７において、伝送入力回路１１８は、伝送線１０２ａに所定の電源電圧Ｖｃｃを印加し、信号線１０２ｂ側をダイオードＤ１１を介して電流検出抵抗Ｒ１１に接続している。

伝送線１０２ａ，１０２ｂには図１５に示したように中継器１０６とアナログ型感知器１０４が接続され、伝送電流のない空きタイミングでは、中継器１０６の負荷１２２に依存した負荷電流Ｉｚが流れ、アナログ型感知器１０４が伝送信号を出力すると、負荷電流Ｉｚに上乗せして伝送電流Ｉａが流れる。

電流検出抵抗Ｒ１１の両端に発生した線路電流に応じた検出電圧はコンパレータ１２２のマイナス入力端子に加えられる。コンパレータ１２２のプラス入力端子にはコンデンサＣ１１が接続され、コンデンサＣ１１は更にスイッチＳＷ１１を介してダイオードＤ１１の入力側に接続される。

スイッチＳＷ１はＣＰＵ１２０によりアナログ型感知器１０４などの子機からの伝送空きタイミングでスイッチングされ、電流検出抵抗Ｒ１１の負荷電流検出電圧ＶｚにダイオードＤ１１の順方向降下電圧となる閾値電圧Ｖｆを加えた基準電圧Ｖｒ、即ち
Ｖｒ＝（Ｖａ＋Ｖｆ）
をコンデンサＣ１１に基準電圧Ｖｒとしてサンプルホールドする。

図１８は図１７の各部の信号波形を示したタイムチャートであり、図１８（Ａ）はコンパレータ１１２の入力電圧であり、図１８（Ｂ）はスイッチＳＷ１１によるコンデンサＣ１１のサンプルタイミングを示している。

図１８（Ａ）のように、伝送電流Ｉａのない状態では伝送線１０２ａ，１０２ｂに流れる負荷電流Ｉｚによる負荷電流検出電圧Ｖｚが入力し、また伝送電流Ｉａのない空きタイミングにおけるスイッチＳＷ１のスイッチングにより、コンデンサＣ１１に電流検出抵抗Ｒ１１の負荷電流検出電圧ＶｚにダイオードＤ１１の順方向降下電圧である閾値電圧Ｖｆを加えた基準電圧Ｖｒをサンプルホールドする。

子機から伝送信号の送信により伝送電流Ｉａが流れると、電流検出抵抗Ｒ１１に伝送電流Ｉａに応じた伝送電流検出電圧Ｖａが負荷電流検出電圧Ｖｚに上乗せする形で発生し、コンパレータ１２２はコンデンサＣ１１に保持された基準電圧Ｖｒ＝（Ｖｚ＋Ｖｆ）を越える受信電圧成分（電圧パルス成分）を抽出し、伝送電流検出信号としＣＰＵ１２０に入力し、火災警報処理などを行う。

図１９は図１８について時間軸を縮めて示したタイムチャートであり、子機側からは一定周期でパルス信号を伝送電流により送出しており、その空きタイミングで負荷電流検出電圧ＶｚにダイオードＤ１１の順方向降下電圧である閾値電圧Ｖｆを加えた基準電圧Ｖｒ＝（Ｖｚ＋Ｖｆ）をコンデンサＣ１１にサンプリングホールドし、その直後に得られる伝送電流検出電圧Ｖａの基準電圧Ｖｒを越える電圧成分を検出して伝送電流検出信号としてＣＰＵに入力している。

なお、負荷電流Ｉｚに対応した負荷電圧Ｖｚを一定電圧として示しているが、実際には環境温度などに応じて負荷電流が緩やかに変化している。

特開平９−９１５７６号公報 特開平６−３０１８７６号公報

しかしながら、このような従来の伝送入力回路にあっては、子機からの伝送電流の検出するための閾値電圧を、ダイオードの順方向電圧Ｖｆに依存して決めているため、任意の閾値を設定することができず、また、温度による変動も大きく、充分な信頼性を確保することができないという問題がある。

またコンデンサにアナログ電圧としてダイオードＤ１１の順方向降下電圧である閾値電圧Ｖｆを加えた基準電圧Ｖｒを保持しているが、コンデンサの保持電圧は漏れ電流などにより時間の経過に伴って変化し、頻繁にサンプルホールドしなければならないという問題がある。

本発明は、伝送電流を検出するための基準値が任意に設定でき、温度や時間経過による変動もなく、子機からの伝送電流の有無を検出する正確に検出可能とする伝送入力回路を提供することを目的とする。

本発明は、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
伝送線からの線路電流を入力して線路電流検出電圧Ｖｉを生成する電流検出抵抗と、
デジタル値に応じて任意の調整電圧Ｖｂを発生するデジタルアナログ変換器と、
入力端子の一方に電流検出抵抗に生成した線路電流検出電圧Ｖｉを入力すると共に、入力端子の他方にデジタルアナログ変換器で発生した調整電圧Ｖｂを入力し、線路電流検出電圧Ｖｉから調整電圧Ｖｂを差し引いた補正検出電圧Ｖｃを出力するアンプと、
入力端子の一方にアンプから出力された補正検出電圧Ｖｃを入力すると共に、入力端子の他方に所定の基準電圧Ｖｒを入力し、基準電圧Ｖｒを越える補正検出電圧Ｖｃの成分を伝送電流検出信号として出力するコンパレータと、
子機からの伝送電流の空きタイミングで、アンプから出力された補正検出電圧Ｖｃを、基準電圧Ｖｒに一致させるようにデジタルアナログ変換器からの調整電圧ｖｂを調整する第１調整処理部と、
第１調整処理部により調整された補正検出電圧Ｖｃを、伝送電流Ｉａに対応した伝送電流検出電圧Ｖａの略半分となる一定電圧（Ｖａ／２）だけ低下させた補正検出電圧Ｖｃとなるようにデジタルアナログ変換器からの調整電圧Ｖｂを調整する第２調整処理部と、
を備えたことを特徴とする。

ここで、第１調整処理部は、デジタルアナログ変換器に対するデジタル値を、１ビット変化でコンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して補正検出電圧Ｖｃを基準電圧Ｖｒに一致させる。

更に詳細には、第１調整処理部は、
調整開始時のコンパレータの出力がＨレベルの場合は、ＨレベルをＬレベルに反転する方向に前記デジタル値を１ビット単位に変化させ、ＨレベルからＬレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
調整開始時のコンパレータの出力がＬレベルの場合は、ＬレベルをＨレベルに反転する方向にデジタル値を１ビット単位に変化させ、ＬレベルからＨレベルに反転したときのデジタル値または反転直前のデジタル値に固定する。

本発明の別の形態にあっては、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
前記伝送線からの線路電流を入力して線路電流検出電圧Ｖｉを生成する電流検出抵抗と、
デジタル値に応じて任意の調整電圧Ｖｂを発生するデジタルアナログ変換器と、
入力端子の一方に電流検出抵抗に生成した線路電流検出電圧Ｖｉを入力すると共に、入力端子の他方にデジタルアナログ変換器で発生した調整電圧Ｖｂを入力し、線路電流検出電圧Ｖｉから調整電圧Ｖｂを差し引いた補正検出電圧Ｖｃを出力するアンプと、
所定の基準電圧Ｖｒを直列抵抗により分圧して所定の分圧電圧Ｖｅを出力する分圧回路と、
分圧回路のグランド側に挿入され、スイッチオンにより分圧回路を形成して分圧電圧Ｖｅを出力させ、スイッチオフにより分圧回路のグランド側を切り離して基準電圧Ｖｒをそのまま出力させるスイッチと、
入力端子の一方にアンプから出力された補正検出電圧Ｖｃを入力すると共に、入力端子の他方に分圧回路からの基準電圧Ｖｒを入力し、基準電圧Ｖｒを越える補正検出電圧Ｖｃの成分を伝送電流検出信号として出力するコンパレータと、
子機からの伝送電流Ｉａの空きタイミングで、スイッチをオンして分圧回路から分圧電圧Ｖｅを出力させた状態で、アンプから出力された補正検出電圧Ｖｃを、分圧電圧Ｖｅに一致させるようにデジタルアナログ変換器からの調整電圧Ｖｂを調整する第１調整処理部と、
第１調整処理部による調整後に、スイッチをオフして、分圧回路を基準電圧Ｖｒの出力状態に固定する第２調整処理部と、
を備えたことを特徴とする。

ここで、スイッチのオン時に分圧回路から出力する分圧電圧Ｖｅに対し、スイッチのオフ時に分圧回路から出力する基準電圧Ｖｒを、伝送電流Ｉａに対応した伝送電流検出電圧Ｖａの略半分となる一定電圧（Ｖａ／２）だけ増加させるように分圧回路を構成する。

第１調整処理部は、デジタルアナログ変換器に対するデジタル値を、１ビット変化でコンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して補正検出電圧Ｖｃを分圧電圧Ｖｅに一致させる。

更に詳細には、第１調整処理部は、
調整開始時のコンパレータの出力がＨレベルの場合は、ＨレベルをＬレベルに反転する方向にデジタル値を１ビット単位に変化させ、ＨレベルからＬレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
調整開始時のコンパレータの出力がＬレベルの場合は、ＬレベルをＨレベルに反転する方向にデジタル値を１ビット単位に変化させ、ＬレベルからＨレベルに反転したときのデジタル値または反転直前のデジタル値に固定する。

本発明の他の形態にあっては、デジタルアナログ変換器に替えてデジタル可変抵抗器を設けるようにしても良い。

本発明によれば、子機からの伝送電流がなく、負荷電流のみが流れている調整タイミングで、負荷電流検出電圧からデジタルアナログ変換器の調整電圧を差し引いたアンプから出力される補正検出電圧をコンパレータの基準電圧に一致するようにデジタルアナログ変換器からの調整電圧を調整（第１調整処理）し、続いて補正検出電圧が伝送電流検出電圧の略半分となる一定電圧だけ低い電圧となるようにデジタルアナログ変換器からの調整電圧を調整（第２調整処理）しているため、負荷電流の如何にかかわらず、補正検出電圧に子機からの伝送電流検出電圧が含まれた場合、伝送電流検出電圧に対応した補正検出電圧の変化分の略半分の位置にコンパレータの基準電圧が位置することとなり、これによって子機から送出される伝送電流を正確に検出することができる。

また、本発明の別の形態にあっては、コンパレータに対しスイッチのオン、オフで分圧電圧と基準電圧を切替入力する分圧回路を設け、負荷電流検出電圧からデジタルアナログ変換器の調整電圧を差し引いたアンプから出力される補正検出電圧を、スイッチオンによるコンパレータに設定した分圧電圧に一致するようにデジタルアナログ変換器の調整電圧を調整（第１調整処理）した後、スイッチのオフ（第２調整処理）によって伝送電流検出電圧の略半分となる一定電圧だけ高い基準電圧へ切替えており、デジタルアナログ変換器の調整処理が１回で済むことからソフトウェアによる調整処理をより簡単に行うことができる。

図１は本発明が適用される監視システムにおける受信機の構成をアナログ型感知器及び中継器と共に示したブロック図である。図１において、本発明が適用される監視システムは、親機としての受信機１０から警戒区域に向けて引き出された伝送線１２ａ，１２ｂに、子機としてアナログ型感知器１４及び中継器１６を設けている。

アナログ型感知器１４及び中継器１６は、受信機１０との間で上り信号及び下り信号による伝送機能を備えており、アナログ型感知器１４及び中継器１６には１つの伝送回線当たり、例えば１２７アドレスを最大アドレスとする固有のアドレスが予め割り当てられている。

アナログ型感知器１４は火災による煙濃度または温度を検出し、検出した値をアナログデータとして受信機１０に伝送し、受信機１０側で受信した煙濃度または温度のアナログデータから火災を判断して警報するようにしている。

一方、中継器１６は伝送機能を持たないオンオフ型感知器２０を伝送線１２ａ，１２ｂに接続するために設けられている。中継器１６は受信機１０との間で伝送機能を持ち、中継器１６から引き出された感知器回線１８ａ，１８ｂにオンオフ型感知器２０を接続している。オンオフ型感知器２０は火災を検出すると、感知器回線１８ａ，１８ｂ間に発報電流を流し、この発報電流を中継器１６で受信し、火災発報データを受信機１０に伝送する。

ここで受信機１０から子機となるアナログ型感知器１４及び中継器１６に対する下り信号は、電圧モードで伝送している。例えば受信機１０は一定のポーリング周期で子機アドレスを順次指定してポーリング信号を伝送しており、このポーリング信号は伝送線１２ａ，１２ｂの電圧を例えば１８ボルトと３０ボルトの間で変化させる電圧パルスとして伝送される。

これに対し、アナログ型感知器１４及び中継器１６からの上り信号は電流モードで伝送される。即ち電流モードにあっては、伝送線１２ａ，１２ｂ間に伝送データのビット１のタイミングで信号電流を流し、いわゆる電流パルス列として上り信号が受信機１０に伝送され、このとき伝送電流が流れる。

また伝送線１２ａ，１２ｂは、子機となるアナログ型感知器１４及び中継器１６に対する電源供給線として使用されている。即ち伝送線１２ａ，１２ｂは、電圧モードによる下り信号の伝送時にあっても１８ボルトから３０ボルトの範囲で電圧を変動させており、最低でも１８ボルトの電圧供給が行われていることから、これによって子機側に電源供給を継続的に行っている。

中継器１６から引き出されている感知器回線１８ａ，１８ｂに対しても、伝送線１２ａ，１２ｂから行われた電源供給が中継器１６を経由して同時に行われ、オンオフ型感知器２０に電源を供給している。

受信機１０にはＣＰＵ２２が設けられ、ＣＰＵ２２に対しては伝送回路部２４が設けられ、伝送回路部２４より伝送線１２ａ，１２ｂが引き出されている。

伝送回路部２４には伝送出力回路２６と本発明の伝送入力回路２８が設けられている。伝送出力回路２６は、ＣＰＵ２２からの例えばポーリングなどのコマンド指示に基づき、電圧モードで下り信号を伝送線１２ａ，１２ｂに出力する。

本発明の伝送入力回路２８は、子機となるアナログ型感知器１４または中継器１６からの電流モードによる上り信号、即ち伝送電流を受信し、伝送電流検出信号をＣＰＵ２２に出力し、火災警報動作を行わせる。

ＣＰＵ２２に対しては、表示部３０、操作部３２、記憶部３４及び移報部３６が設けられ、火災監視に必要な各種の警報出力、警報表示、操作、監視情報の記憶、移報信号の出力などができるようにしている。

アナログ型感知器１４には、ＣＰＵ３８、センサ部４０及び伝送回路部４２が設けられている。センサ部４０は火災による煙濃度あるいは温度などを検出してＣＰＵ３８に出力する。

伝送回路部４２は、受信機１０から自己アドレスを指定したポーリングコマンドの下り信号を受信し、ＣＰＵ３８に対し正常であれば、正常を示す応答上り信号を電流モードで受信機１０に送信する。ＣＰＵ３８は火災を検出すると、自己アドレスを指定したポーリングコマンドの応答として火災割込みの上り信号として火災発報信号を受信機１０に伝送する。

中継器１６には、ＣＰＵ４４、発報受信部４６及び伝送回路部４８が設けられている。発報受信部４６からは感知器回線１８ａ，１８ｂが引き出され、そこにオンオフ型感知器２０を負荷として接続している。

オンオフ型感知器２０が火災を検出すると、感知器回線１８ａ，１８ｂ間に発報電流を流し、この発報電流を発報受信部４６で受信してＣＰＵ４４に出力し、ＣＰＵ４４は伝送回路部４８により、自己アドレスを指定したポーリングコマンドの応答として火災割込みの上り信号を受信機１０に伝送する。

また中継器１６は、アナログ型感知器１４と同様、受信機１０からの自己アドレスを指定したポーリングコマンドの下り信号を受信すると、異常がなければ、正常を示す上り信号を電流モードで受信機１０に伝送する。

更に、受信機１０と子機との間の伝送処理を詳細に説明すると次のようになる。受信機１０は、通常の監視時にあっては、子機アドレスを順次指定した正常監視用のポーリングコマンドを送信しており、アナログ型感知器１４及び中継器１６は自己の設定アドレスに一致するポーリングコマンドを受信すると、正常監視応答を行う。このため受信機１０にあっては、ポーリングコマンドに対し応答がなかった子機となるアナログ型感知器１４又は中継器１６の障害を検出することができる。

アナログ型感知器１４は、受信機１０の全ての感知器アドレスに対するポーリングコマンドの送信周期ごとに繰り返し出力される一括ＡＤ変換コマンドを受信した際に、内蔵した火災検出機構における煙濃度や温度などのアナログ検出データをサンプリングし、予め定めた火災レベルと比較し、火災レベルを超えたときに火災を検出するようにしている。

アナログ型感知器１４で一括ＡＤ変換コマンドに基づくサンプリング結果から火災を判断した場合には、その後の自己の感知器アドレスを指定したポーリングコマンドのタイミングで、受信機１０に対し割込信号を送信する。割込信号は応答ビットをオール１とするような通常は使用されない信号を送る。

中継器１６も受信機１０からの一括ＡＤ変換コマンドに基づき発報受信部４６による受信状態をサンプリングし、発報受信を検出した場合は、その後の自己の感知器アドレスを指定したポーリングコマンドのタイミングで、受信機１０に対し割込信号を送信する。

受信機１０はアナログ型感知器１４又は中継器１６からの割込信号を受信すると、グループ検索コマンドを発行して、火災検出したアナログ型感知器１４又は中継器１６を含むグループからの割込応答を受信してグループを判別し、続いて、判別したグループに含まれる個々のアナログ型感知器や中継器に対し、順次アドレスを指定したポーリングを行い、火災応答（アナログデータや火災発報データ）を受けることで、火災を検出したアナログ型感知器１４又は中継器１６の感知器アドレスを認識し、火災警報動作を行うことになる。

伝送線１２ａ，１２ｂに接続される最大１２７台のアナログ型感知器１４及び中継器１６は、例えば８台ごとにグループアドレスが設定されており、受信機１０からのグループ検索コマンドに対し、火災を検出している感知器が含まれるグループから割込応答が行われ、火災を検出しているアナログ型感知器１４又は中継器１６を含むグループを特定できるようにしている。

図２は本発明による伝送入力回路の第１実施形態を示した回路図である。図２において、受信機１０に設けられた伝送入力回路２８は、電流検出抵抗Ｒ０、オペアンプ４８、ＤＡコンバータ（デジタルアナログ変換器）５０、コンパレータ５２、基準電圧源５４、オペアンプ４８の入力抵抗Ｒ１と帰還抵抗Ｒ２、及びコンパレータ５２の出力のプルアップ抵抗Ｒ３で構成される。

受信機１０から引き出された伝送線１２ａには所定の電源電圧Ｖｃｃが印加されており、伝送線１２ａ，１２ｂ間には、図１に示したように、子機としてのアナログ型感知器１４や中継器１６が接続されており、主に中継器１６に設けている感知器回線１８ａ，１８ｂに接続したオンオフ型感知器２０の消費電流に伴う負荷電流Ｉｚが伝送線１２ｂから流れており、受信機１０からのポーリングなどによるアナログ感知器１４及び中継器１６からの正常応答などに伴う伝送電流Ｉａが一定周期で流れている。

電流検出抵抗Ｒ０は、伝送線１２ｂから流れ込む電流に応じた線路電流検出電圧Ｖｉを発生する。子機が伝送電流Ｉａを出力しない状態にあっては、負荷電流Ｉｚが基底的に流れ込んでおり、したがって電流検出抵抗Ｒ０は負荷電流Ｉｚに応じた負荷電流検出電圧Ｖｚを発生する。

この状態で負荷電流Ｉｚに上乗せする形で子機からの伝送電流Ｉａが流れ、このとき電流検出抵抗Ｒ０には負荷電流検出電圧Ｖｚに伝送電流検出電圧Ｖａを加えた線路電流検出電圧Ｖｉ、即ち
Ｖｉ＝Ｖｚ＋Ｖａ
が発生する。

オペアンプ４８は電流検出抵抗Ｒ０に発生した線路電流検出電圧Ｖｉをプラス入力端子に入力し、マイナス入力端子に対してはＤＡコンバータ５０から調整電圧Ｖｂを入力している。オペアンプ４８は入力抵抗Ｒ１及び帰還抵抗Ｒ２によって増幅率が例えば１に設定されたバッファアンプとして動作し、線路電流検出電圧Ｖｉから調整電圧Ｖｂを差し引いた補正検出電圧Ｖｃ、即ち
Ｖｃ＝Ｖｉ−Ｖｂ
を出力する。

オペアンプ４８から出力された補正検出電圧Ｖｃはコンパレータ５２のマイナス入力端子に入力され、プラス入力端子に入力している基準電圧源５４からの基準電圧Ｖｒと比較される。即ち、補正検出電圧Ｖｃが基準電圧Ｖｒ未満であればコンパレータ５２はＨレベル出力を生じており、補正検出電圧Ｖｃが基準電圧Ｖｒ以上になるとコンパレータ５２はＬレベル出力に反転する。

ＣＰＵ２２には、プログラムの実行により実現される機能として第１調整処理部５６と第２調整処理部５８が設けられている。第１調整処理部５６と第２調整処理部５８は、子機からの伝送電流Ｉａが流れていない空きタイミング即ち負荷電流Ｉｚのみが入力しているタイミングで、調整処理を実行する。

第１調整処理部５６は、オペアンプ４８から出力された線路電流検出電圧Ｖｉ、即ち、この場合には負荷電流Ｉｚのみであることから、負荷電流検出電圧ＶｚからＤＡコンバータ５０による調整電圧Ｖｂを差し引いた補正検出電圧Ｖｃ、即ち
Ｖｃ＝Ｖｚ−Ｖｂ
を、コンパレータ５２に設定している基準電圧源５４からの基準電圧Ｖｒに一致させるように、ＤＡコンバータ５０からの調整電圧Ｖｂを調整する。

具体的には、第１調整処理部５６は、ＤＡコンバータ５０に対するデジタル値を１ビットずつ変化させて、コンパレータ５２の出力が反転したときのデジタル値または反転直前のデジタル値に調整することで、補正検出電圧Ｖｃ（＝Ｖｚ−Ｖｂ）を基準電圧Ｖｒに一致させる。

更に詳細には、例えば調整開始時にＤＡコンバータ５０から出力される調整電圧Ｖｂが０ボルトの初期値にあったとすると、このときのオペアンプ４８から出力される補正検出電圧Ｖｃは負荷電流検出電圧Ｖｚと同じで基準電圧Ｖｒより大きく、コンパレータ５２の出力はＬレベルとなっている。

コンパレータ５２の出力がＬレベルのときにはＤＡコンバータ５０からの調整電圧Ｖｂが小さいことから、第１調整処理部５６はＤＡコンバータ５０に対するデジタル値を１ビット単位に増加させ、コンパレータ５２の出力がＬレベルからＨレベルに反転したとき、反転したときのデジタル値または反転直前のデジタル値に固定し、このときの調整電圧Ｖｂにより、オペアンプ４８から出力される補正検出電圧Ｖｃが基準電圧Ｖｒに一致した状態となる。

逆に、調整開始時に補正検出電圧Ｖｃが基準電圧Ｖｒより低かった場合には、コンパレータ５２の出力はＨレベルにあり、この場合にはＤＡコンバータ５０のデジタル値を１ビット単位に減少させるように変化させて調整電圧Ｖｂを順次下げ、補正検出電圧Ｖｃを上げていく。

このＤＡコンバータ５０による調整電圧Ｖｂの１ビット単位の減少に伴う補正検出電圧Ｖｃの増加で、コンパレータ５２の出力がＨレベルからＬレベルに反転したとき、このときのＤＡコンバータ５０に対するデジタル値または反転直前のデジタル値に固定し、これによって補正検出電圧Ｖｃを基準電圧Ｖｒに一致させることができる。

第２調整処理部５８は、第１調整処理部５６による調整が完了したときに動作し、第１調整処理部５６により、基準電圧Ｖｒに一致するように調整された補正検出電圧Ｖｃを、伝送電流Ｉａに対応した伝送電流検出電圧Ｖａの１／２となる一定電圧（Ｖａ／２）だけ低下させた補正検出電圧Ｖｃとなるように、ＤＡコンバータ５０からの調整電圧Ｖｂを調整する。

これによって、その後、入力する子機からの伝送電流Ｉａに応じた伝送電流検出電圧Ｖａ分の増加に対し、基準電圧Ｖｒは増加した線路電流検出電圧Ｖａのほぼ半分となる位置に設定され、これによって線路電流Ｉａをコンパレータ５２により確実に検出することができる。

図３は図２の第１実施形態における各部の信号波形を示したタイムチャートである。即ち図３（Ａ）は線路電流検出抵抗Ｒ０に発生する線路電流検出電圧Ｖｉであり、子機からの伝送電流Ｉａのない空きタイミングでは、基底的に流れる負荷電流Ｉｚに対応した負荷電流検出電圧Ｖｚが発生している。この状態で子機からの伝送電流Ｉａが流れると、負荷電流検出電圧Ｖｚに上乗せする形で伝送電流検出電圧Ｖａ分の増加となったパルス電圧が検出される。

図３（Ｂ）はＤＡコンバータ５０から出力される調整電圧Ｖｂである。また図３（Ｃ）はコンパレータ５２に入力するオペアンプ４８から出力された補正検出電圧Ｖｃ及び基準電圧Ｖｒを示している。更に図３（Ｄ）はコンパレータ５２の出力である。

図３において、図２のＣＰＵ２２に設けた第１調整処理部５６及び第２調整処理部５８による調整処理を説明すると、次のようになる。

まず第１調整処理部５６は、伝送線１２ｂに伝送電流Ｉａが流れていない空きタイミングとなる時刻ｔ１で調整処理を開始し、オペアンプ４８から出力される補正検出電圧Ｖｃを基準電圧Ｖｒに一致させるように、ＤＡコンバータ５０からの調整電圧Ｖｂを調整する。

なお、調整開始時にＤＡコンバータ５０からの調整電圧Ｖｂは０ボルトの初期値にあったものとする。また、このときの負荷電流検出電圧Ｖｚは基準電圧Ｖｒより高めになっていたとする。

時刻ｔ１の調整開始時にあっては、調整電圧Ｖｂ＝０ボルトであることから、オペアンプ４８から出力される補正検出電圧ＶｃはＶｃ＝Ｖｚであり、基準電圧Ｖｒを上回っていることからコンパレータ５２の出力はＬレベルとなっている。したがって第１調整処理部５６は、補正検出電圧Ｖｃを下げるために、ＤＡコンバータ５０に対し１ビット単位に増加させるデジタル値を設定し、これに伴い、オペアンプ４８に対する調整電圧Ｖｂが1ビット単位に増加され、出力される調整電圧Ｖｂを順次増加させる。

調整電圧Ｖｂが増加すると、オペアンプ４８からは、そのときの負荷電流検出電圧Ｖｚから調整電圧Ｖｂを差し引いた補正検出電圧Ｖｃが出力されるため、補正検出電圧Ｖｃは、図３（Ｃ）に示すように基準電圧Ｖｒに向かって減少する。

時刻ｔ２で、ＤＡコンバータ５０における１ビット変化に伴う調整電圧Ｖｂの上昇で、逆に補正検出電圧Ｖｃが低下して基準電圧Ｖｒを下回ると、コンパレータ５２の出力が、それまでのＬレベルからＨレベルに反転する。これによって第１調整処理部５６は、補正検出電圧Ｖｃが基準電圧Ｖｒに一致したことを判別して調整処理を終了する。

続いて時刻ｔ３〜ｔ４で、第２調整処理部５８がＤＡコンバータ５０に対するデジタル値の調整により、コンパレータ５２に対する補正検出電圧Ｖｃを伝送電流検出電圧Ｖａの半分となる一定電圧（Ｖａ／２）だけ低下させる調整処理を行う。

即ち第２調整処理部５８は、ＤＡコンバータ５０に対するデジタル値を増加させ、調整電圧Ｖｂを図３（Ｂ）に示すように伝送電流検出電圧Ｖａの半分の（Ｖａ／２）だけ増加させ、これに伴い、図３（Ｃ）に示すように、コンパレータ５２に対するオペアンプ４８から出力される補正検出電圧Ｖｃが（Ｖａ／２）だけ低下させることになる。

次に調整処理が終了した後の時刻ｔ５〜ｔ６に亘り、子機から例えば１０ビットデータ「１０１１０１０００１」に対応した伝送電流Ｉａが出力され、伝送電流検出電圧Ｖａが得られたとする。この伝送電流検出電圧Ｖａは負荷電流Ｖｚに上乗せして流れることで、線路電流検出電圧ＶｉはＶｉ＝（Ｖｚ＋Ｖａ）となり、オペアンプ４８における調整電圧Ｖｂの減算により一定電圧（Ｖａ／２）だけ低下された補正検出電圧Ｖｃとしてコンパレータ５２に入力する。

このため図３（Ｃ）に示すように、コンパレータ５２に入力する補正検出電圧Ｖｃにおける線路電流検出電圧Ｖａの変化分のほぼ中央に基準電圧Ｖｒが位置し、これによって、より正確に線路電流検出電圧Ｖｉを検出することができる。

即ちコンパレータ５２は、補正検出電圧Ｖｃが基準電圧Ｖｒ以上であればＬレベル出力を生じ、基準電圧Ｖｒより小さければＨレベル出力を生じ、したがって図３（Ｄ）に示すように、伝送電流検出電圧Ｖａを反転した伝送電流検出信号、例えば「０１００１０１１１０」の１０ビットデータをＣＰＵ２２に入力することになる。

図４は図２の第１実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャートである。図４（Ａ）は線路電流検出電圧Ｖｉ、図４（Ｂ）はコンパレータ５２の入力、図４（Ｃ）は調整タイミング、更に図４（Ｄ）はコンパレータ５２の出力である。

図４（Ａ）に示すように、この例では伝送線１２ｂから流れ込む負荷電流Ｉｚに対応した負荷電流検出電圧Ｖｚは一定であり、ここに上乗せする形で伝送電流Ｉａによる伝送電流検出電圧Ｖａが周期的に発生している。

このように負荷電流Ｖｚが一定の場合には、例えば受信機１０からのポーリングに伴う子機側からの正常応答のデジタル電流の応答周期に対し、例えば１周期おきに図４（Ａ）に示すように調整タイミングを設定して調整処理を行っている。

図４における最初の調整タイミングは図３の場合と同じであり、その後、周期的な伝送電流の出力に対し１周期おきに調整タイミングを設定している。このような調整により、図４（Ｂ）に示すように、コンパレータ５２にオペアンプ４８から入力する補正検出電圧Ｖｃに含まれる線路電流検出電圧Ｖａに対し、基準電圧Ｖｒがそのほぼ半分となる位置に調整され、確実に子機からの伝送電流Ｉａに対応した伝送電流検出電圧Ｖａをコンパレータ５２により検出することができる。

ここで親機である受信機１０と子機であるアナログ方感知器１４や中継器１６との間のデータ伝送速度を１９２００ｂｐｓとした場合、子機からの伝送電流の送信周期は４．３ミリ秒となり、これに対し調整処理に要する時間は０．２〜０．３ミリ秒と極く短い時間済むが、図１２にあっては、説明を分かり易くするために、調整時間を長くして示している。

図５は図２の第１実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャートである。図５（Ａ）に示すように、この場合には伝送線に流れる負荷電流Ｉｚの変動に伴い、負荷電流検出電圧Ｖｚが時間の経過に伴い緩やかに変動しており、これに上乗せする形で子機からの伝送電流Ｉａによる伝送電流検出電圧Ｖａが発生している。

このように負荷電流Ｉｚが変動する場合には、図５（Ｃ）に示す調整タイミングとしては、伝送電流出力周期の間の空き時間のすべてについて調整を行うようにしている。

このような調整タイミングの設定により、図５（Ｂ）のコンパレータ５２に対する入力に示すように、負荷電流検出電圧Ｖｚが変動しても、調整処理によって、調整直後におけるオペアンプ４８からの補正検出電圧Ｖｃは常に基準電圧Ｖｒに対し（Ｖａ／２）だけ低い電圧に調整され、その後、次の調整までの間に負荷電流検出電圧Ｖｚに変動があるが、その間も伝送電流検出電圧Ｖａは基準電圧Ｖｒに対し、その変化分の中央付近に位置しており、負荷電流の緩やかに変動に対し確実に伝送電流を検出することができる。

図６は図２の第１実施形態に設けた第１調整処理部５６及び第２調整処理部５８による調整処理を示したフローチャートである。図６において、まずステップＳ１で伝送電流が流れずに負荷電流Ｉｚのみが流れている調整タイミングか否かを判別し、調整タイミングを判別すると、ステップＳ２に進み、コンパレータ５２の出力がＬレベルか否かチェックする。

コンパレータの出力がＬレベルであった場合には、このときオペアンプ４８からの補正検出電圧Ｖｃは基準電圧Ｖｒより高いことから、補正検出電圧Ｖｃを下げるためにはオペアンプ４８に対する調整電圧Ｖｂを上げる必要があり、したがってステップＳ３に進み、ＤＡコンバータ５０を１ビット単位に増加させて、調整電圧Ｖｂを増加させる。

続いてステップＳ４でコンパレータ５２の出力が反転したか否かチェックし、コンパレータ５２の出力が反転するまで、ステップＳ２，Ｓ３の処理により、ＤＡコンバータ５０に対するデジタル値を１ビット単位に順次増加させて、調整電圧Ｖｂを増加させる処理を繰り返す。

ステップＳ４でコンパレータの出力がＬレベルからＨレベルに反転することを判別すると、このとき補正検出電圧Ｖｃが基準電圧Ｖｒに一致するように調整電圧Ｖｂが調整されたと判断し、ステップＳ６に進み、第２調整処理部５８による処理として、ＤＡコンバータ５０の出力を伝送電圧検出電圧Ｖａの半分となる一定電圧（Ｖａ／２）だけ増加させる処理を行い、これによって基準電圧Ｖｒに一致したオペアンプ４８からの補正検出電圧Ｖｃを一定電圧（Ｖａ／２）だけ低下させ、一連の調整処理を終了する。

一方、ステップＳ２でコンパレータの出力がＨレベルであった場合には、このときオペアンプ４８から出力されている補正検出電圧Ｖｃは基準電圧Ｖｒより小さいことから、補正検出電圧Ｖｃを増加させるために調整電圧Ｖｂを下げる必要があり、そこでステップＳ５に進み、ＤＡコンバータ５０のデジタル値を１ビット単位にダウンさせ、調整電圧Ｖｂを順次減少させる。

続いてステップＳ４でコンパレータの出力がＨレベルからＬレベルに反転したか否かチェックし、Ｌレベルに反転するまで、ステップＳ２，Ｓ５の処理を繰り返す。ステップＳ４でコンパレータの出力反転が判別されると、このときオペアンプ４８からの補正検出電圧Ｖｃが基準電圧Ｖｒに一致したと判断し、ステップＳ６でＤＡコンバータ５０からの調整電圧Ｖｂを一定電圧Ｖａ／２だけ増加させる調整を行い、これによって基準電圧Ｖｒに一致したオペアンプ４８からの補正検出電圧Ｖｃを一定電圧（Ｖａ／２）だけ低下させ、一連の調整処理を終了する。

図７は本発明による伝送入力回路の第２実施形態を示した回路図である。この第２実施形態にあっては、図２の第１実施形態に設けたＤＡコンバータ５０に代えてデジタル可変抵抗器６０を設けたことを特徴とする。

デジタル可変抵抗器６０は、ＣＰＵ２２からのデジタル値、具体的にはアップカウントパルスまたはダウンカウントパルスの出力により、調整電圧Ｖｂを調整することができる。

図８は図７の第２実施形態に設けたデジタル可変抵抗器の回路構成を示したブロック図である。図８において、デジタル可変抵抗器６０は、直列抵抗アレイ６２、アップダウンカウンタ６６、不揮発メモリ６８、制御回路７０及びデコーダ７２を備えている。

直列抵抗アレイ６２は所定の抵抗値を持つ固定抵抗ｒを所定数、直列接続しており、直列接続回路の両端及び抵抗接続間のそれぞれにＭＯＳ−ＦＥＴなどを用いたスイッチ６４を接続し、他端を共通接続している。

直列抵抗アレイ６２の直列抵抗回路の一端からは電源端子７２が取り出され、他端からはグランド端子７４が取り出され、更にスイッチ６４を介して接続した共通側からはワイパー端子７６が取り出されている。

直列抵抗アレイ６２はスイッチ６４のいずれか１つをデコーダ７２の出力によりオンすることで、例えば２５６段階に亘り抵抗値を切り替えることができ、これに対応して電源端子７２とグランド端子７４間に印加している直流電圧を２５６段階の任意の選択段階の電圧として出力することができる。

デコーダ７２に対してはアップダウンカウンタ６６が設けられており、アップダウンカウンタ６６は制御端子７８に対する制御信号としてのカウント信号によりアップカウントまたはダウンカウントを最小値から最大値の間で行う。アップダウンカウンタ６６にカウントされた２進データはデコーダ７２で例えば１〜２５６段階の１０進データに変換され、デコーダ７２から１０進データに対応した位置のスイッチ６４をオンすることで、デコーダ７２で設定した値（段数）に対応した電圧をワイパー端子７６から取り出すことができる。

制御回路７０はアップダウンカウンタ６６及びデコーダ７２のタイミング制御などを行っている。また不揮発メモリ６８が設けられ、不揮発メモリ６８にはアップダウンカウンタ６６の値が記憶される。

このため、デジタル可変抵抗器６０の電源が断たれても、不揮発メモリ６８にそのときのアップダウンカウンタ６６の値が保持されているため、次に電源を投入したときの初期値として不揮発メモリ６８の値がアップダウンカウンタ６６にセットされ、これによって、電源を切っても、そのときの調整値を保持することができる。なお電源を切っても調整値を保持する必要がない場合には、不揮発メモリ６８を設ける必要はない。

図９は図７の第２実施形態における調整処理を示したフローチャートである。この調整処理は基本的に、図６に示した第１実施形態の調整処理と同じであるが、図６のステップＳ３，Ｓ５に対応した図９のステップＳ１３，Ｓ１５の処理において、ＤＡコンバータ５０に代えて、デジタル可変抵抗器６０のアップまたはダウンを１ビット単位に行っている点が相違する。

またデジタル可変抵抗器６０を用いた場合、ステップＳ１６におけるデジタル可変抵抗器６０の出力を一定電圧（Ｖａ／２）だけ低下させる処理として、この電圧低下に相当するデジタル値のダウンカウントを必要とする分だけ、ＤＡコンバータ５０が単に所定の低下させるためのデジタル値を１回でセットする処理に比べ、調整処理に時間がかかることになる。

図１０は本発明による伝送入力回路の第３実施形態を示した回路図である。この第３実施形態にあっては、第１調整処理部５６による処理終了後の第２調整処理部５８の処理として、ＤＡコンバータのデジタル値の変更ではなく、スイッチと抵抗回路網によって伝送電流検出電圧Ｖａの半分となる一定電圧（Ｖａ／２）の変化を作り出すようにして、ソフトウェア側の処理を簡単にしたことを特徴とする。

図１０において、受信機１０に設けられた伝送入力回路２８は、電流検出抵抗Ｒ０、オペアンプ４８、ＤＡコンバータ５０、コンパレータ５２、基準電圧源５４、プルアップ抵抗Ｒ３を備えており、この点は図２の第１実施形態と基本的に同じであるが、第３実施形態にあっては、コンパレータ５２の基準電圧側のプラス入力端子に対し、スイッチ８０と抵抗Ｒ４，Ｒ５を直列接続した分圧回路８２を設けたことを特徴とする。

即ち、コンパレータ５２のプラス入力端子に対しては、基準電圧源５４からの基準電圧Ｖｒが抵抗Ｒ４とＲ５を直列接続した分圧回路８２の分圧点から入力接続されており、分圧回路８２にあっては、抵抗Ｒ５とグランド側との間にトランジスタやＭＯＳ−ＦＥＴなどのスイッチ８０を設けている。

スイッチ８０は第１調整処理部５６による調整の際にはオンされ、抵抗Ｒ４，Ｒ５の直列接続による分圧回路８２を有効とし、基準電圧Ｖｒを抵抗Ｒ４，Ｒ５で分圧した所定の分圧電圧Ｖｅをコンパレータ５２に設定する。

第１調整処理部５６による調整が済むと、第２調整処理部５８がスイッチ８０を図示のようにオフに切り替えることで、分圧回路８２をグランド側から切り離し、これによって基準電圧源５４からの基準電圧Ｖｒをそのままコンパレータ５２に設定するようにしている。

ここで分圧回路８２の基準電圧Ｖｒは、分圧電圧Ｖｅに伝送電流検出電圧Ｖａの半分の一定電圧（Ｖａ／２）を加算した電圧になるように、即ち
Ｖｒ＝Ｖｅ＋Ｖａ／２
の関係となるように、抵抗Ｒ４，Ｒ５の値を決めている。

図１１は図１０の第２実施形態における各部の信号波形を示したタイムチャートであり、図１１（Ａ）は線路電流検出電圧Ｖｉ、図１１（Ｂ）はＤＡコンバータ５０から出力される調整電圧Ｖｂ、図１１（Ｃ）はコンパレータ５２に対する入力、図１１（Ｄ）はコンパレータ５２の出力を示している。

まず伝送電流Ｉａが流れずに負荷電流Ｉｚのみが流れて、負荷電流検出電圧Ｖｚが基底的に発生している空きタイミングとなる時刻ｔ１〜ｔ３で、第１調整処理部５６及び第２調整処理部５８による調整処理を行う。

ここで時刻ｔ１の調整開始時に、第１調整処理部５６はスイッチ８０をオンすることで分圧回路８２を有効とし、コンパレータ５２のプラス入力端子に分圧電圧Ｖｅを設定した状態とする。

このようにコンパレータ５２により分圧電圧Ｖｅが設定されると、このときのオペアンプ４８からの補正検出電圧Ｖｃは分圧電圧Ｖｅより高いことから、コンパレータ５２の出力はＬレベルに反転する。

続いて時刻ｔ２で、第１調整処理部５６は、コンパレータ５２の出力がＬレベルとなって補正検出電圧Ｖｃが分圧電圧Ｖｅより高いことを判別し、この場合には、補正検出電圧Ｖｃを下げて分圧電圧Ｖｅに一致させるために、ＤＡコンバータ５０からの調整電圧Ｖｂを増加させるようにデジタル値を１ビット単位で増加させる。

このＤＡコンバータ５０からの調整電圧Ｖｂの増加に伴い、補正検出電圧Ｖｃが低下して分圧電圧Ｖｅを時刻ｔ３で下回ると、コンパレータ５２の出力がＬレベルからＨレベルに反転し、これによって第１調整処理部５６は、補正検出電圧Ｖｃが分圧電圧Ｖｅに一致したことを判別できる。

続いて時刻ｔ４で第２調整処理部５８がスイッチ８０をオフに切り替える。スイッチ８０をオフに切り替えると、分圧回路８２のグランド側が切り離されて分圧機能が失われ、基準電圧源５４からの基準電圧Ｖｒが抵抗Ｒ４を介して、そのままコンパレータ５２のプラス入力端子に設定される。即ち、時刻ｔ４におけるスイッチ８０のオフにより、コンパレータ５２のプラス入力端子に対する分圧電圧Ｖｅは基準電圧Ｖｒに増加する。

ここで第３実施形態にあっては、分圧電圧Ｖｅから基準電圧Ｖｒへの電圧変化、即ち（Ｖｒ−Ｖｅ）が、線路電流Ｉａの伝送電流検出電圧Ｖａの半分、即ち
（Ｖｒ−Ｖｅ）＝（Ｖａ／２）
となるように、基準電圧Ｖｒ、分圧回路８２の抵抗Ｒ４，Ｒ５の値を決めている。

したがってスイッチ８０をオフすると、図１１（Ｃ）に示すように、分圧電圧Ｖｅから一定電圧（Ｖａ／２）だけ増加した基準電圧Ｖｒがコンパレータ５２に設定されることになる。

このようにして時刻ｔ１〜ｔ４に亘る調整処理が終了すると、時刻ｔ５〜ｔ６に示すように、子機からの伝送電流Ｉａによる伝送電流検出電圧Ｖａがパルス的に負荷電流検出電圧Ｖｚに重畳して入力し、オペアンプ４８で調整電圧Ｖｂを差し引いた補正検出電圧Ｖｃとすることで、補正検出電圧Ｖｃにおける線路電流検出電圧Ｖｉの変化分のほぼ中央にコンパレータ５２に対する基準電圧Ｖｒが位置し、これによって線路電流を正確に検出することができる。

図１２は図１０の第３実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャートであり、図１２（Ａ）は線路電流検出電圧Ｖｉ、図１２（Ｂ）はコンパレータ５２の入力、図１２（Ｃ）は調整タイミング、図１２（Ｄ）はコンパレータ５２の出力である。

このように、負荷電流Ｉｚに対応した負荷電流検出電圧Ｖｚが安定している場合には、例えば親機からのポーリングに対する子機からの順次応答の伝送電流の空きタイミングにつき、１周期おきに図１２（Ｃ）に示すように調整タイミングを設定している。図１２（Ｂ）のコンパレータ５２の入力から明らかなように、調整処理によって基準電圧Ｖｒは伝送電流検出電圧Ｖａのほぼ半分の位置に設定され、これによって負荷電流Ｉｚに上乗せする形で流れる伝送電流Ｉａを正確に検出することができる。

図１３は図１０の第３実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャートである。図１３（Ａ）の線路電流検出電圧Ｖｉに示すように、この例では、負荷電流Ｉｚの変動に伴い、基底的に流れる負荷電流検出電圧Ｖｚが緩やかに変動し、そこに上乗せする形で伝送電流Ｉａに対応した伝送電流検出電圧Ｖａが発生している。

このように負荷電流検出電圧Ｖｚが変動する場合には、図１３（Ｃ）に示すように、伝送電流Ｉａの空きタイミングのすべてを調整タイミングとしている。各調整タイミングにおける調整処理は、図１０のスイッチ８０をオンして分圧電圧Ｖｅをコンパレータ５２に設定し、オペアンプ４８からの補正検出電圧Ｖｃを分圧電圧Ｖｅに一致させるようにＤＡコンバータ５０からの調整電圧Ｖｂを調整した後、この一致をコンパレータ５２の反転で判別した後、スイッチ８０をオフとして、コンパレータ５２に対する分圧電圧Ｖｅの設定から基準電圧Ｖｒの設定に切り替えている。

このように、負荷電流検出電圧Ｖｚが変動しても、各調整タイミングごとにＤＡコンバータ５０が調整電圧Ｖｂを調整して、負荷電流検出電圧Ｖｚの変動分を打ち消すように補正検出電圧Ｖｃを補正する調整を行い、この結果、負荷電流検出電圧Ｖｚに重畳する形で発生する伝送電流検出電圧Ｖａのほぼ半分に基準電圧Ｖｒを位置させ、より正確に伝送電流Ｉａを検出することができる。

図１４は図１０の第３実施形態における調整処理を示したフローチャートである。図１４において、まずステップＳ２１で伝送電流が流れずに負荷電流のみが流れている調整タイミングであることを判別すると、ステップＳ２２に進み、スイッチ８０をオンしてコンパレータ５２に対し分圧電圧Ｖｅを設定する。

続いてステップＳ２３でコンパレータ５２の出力がＬレベルか否かチェックし、分圧電圧Ｖｅより補正検出電圧Ｖｃが高い場合にはコンパレータ５２の出力はＬレベルになることから、補正検出電圧Ｖｃを減少させるため、ＤＡコンバータ５０からの調整電圧Ｖｂを増加させるように、ステップＳ２４に進み、ＤＡコンバータ５０のデジタル値を１ビット単位でアップさせる。

続いてステップＳ２５でコンパレータ５２の出力が反転したか否かチェックし、コンパレータ５２の出力がＬレベルからＨレベルに反転するまで、ステップＳ２３，Ｓ２４の１ビット単位のダウンを繰り返す。ステップＳ２５でコンパレータ出力がＨレベルに反転したことが判別されると、補正検出電圧Ｖｃが分圧電圧Ｖｅに一致したものと判断し、ステップＳ２７に進んでスイッチ８０をオフすることで、コンパレータ５２に対し分圧電圧Ｖｅより（Ｖａ／２）だけ高い基準電圧Ｖｒを設定して調整処理を終了する。

一方、ステップＳ２３でコンパレータの出力がＨレベルであった場合には、分圧電圧Ｖｅに対し補正検出電圧Ｖｃの方が低いことから、補正検出電圧Ｖｃを増加させるために、ステップＳ２６でＤＡコンバータを１ビット単位にダウンして調整電圧Ｖｂを低下させる。

続いてステップＳ２５でコンパレータ５２の出力がＨレベルからＬレベルに反転したか否かチェックし、Ｌレベルへの反転を判別すると、補正検出電圧Ｖｃが分圧電圧Ｖｅに一致したものと判断して、ステップＳ２７に進み、スイッチ８０をオフしてコンパレータ５２に対し分圧電圧Ｖｅより（Ｖａ／２）だけ高い基準電圧Ｖｒを設定する。

なお上記の実施形態にあっては、ＣＰＵ２２の調整機能を第１調整処理部５６と第２調整処理部５８に分けて説明しているが、これに限らず、両者を合わせて１つの調整処理部として機能させても良い。

また上記の実施形態は受信機から引き出された伝送線に主に負荷電流を流す機器としてオンオフ型火災感知器を接続した中継器を例に取っているが、オンオフ型感知器以外にガス漏れ検出器や盗難警報機などを接続した場合も同様である。

また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

本発明が適用される監視システムにおける受信機をアナログ型感知器及び中継器と共に示したブロック図 本発明による伝送入力回路の第１実施形態を示した回路図 第１実施形態における各部の信号波形を示したタイムチャート 第１実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャート 第１実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャート 第１実施形態における調整処理を示したフローチャート 本発明による伝送入力回路の第２実施形態を示した回路図 第２実施形態に設けたデジタル可変抵抗器の回路構成を示した回路ブロック図 第２実施形態における調整処理を示したフローチャート 本発明による伝送入力回路の第３実施形態を示した回路図 第３実施形態における各部の信号波形を示したタイムチャート 第３実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャート 第３実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャート 第３実施形態における調整処理を示したフローチャート 従来の監視システムを示したシステムブロック図 従来の監視システムにおける中継器とアナログ型感知器を等価回路で示した本ブロック図 従来の伝送入力回路を示した回路図 図１７の従来回路におけるコンパータ入力電圧とサンプルホールドのタイミングを示したタイムチャート 負荷電流が安定している場合の従来の受信電圧とサンプルホールドのタイミングを示したタイムチャート

符号の説明

１０：受信機
１２ａ，１２ｂ：伝送線
１４：アナログ型感知器
１６：中継器
１８ａ，１８ｂ：感知器回線
２０：オンオフ型感知器
２２，３８，４４：ＣＰＵ
２４：伝送回路部
２６：伝送出力回路
２８：伝送入力回路
３０：表示部
３２：操作部
３４：記憶部
３６：移報部
４０：センサ部
４２，４８：伝送回路部
４６：発報受信部
４８：オペアンプ
５０：ＤＡコンバータ
５２：コンパレータ
５４：基準電圧源
５６：第１調整処理部
５８：第２調整処理部
６０：デジタル可変抵抗器
６２：直列抵抗アレイ
６４，８０：スイッチ
６６：アップダウンカウンタ
６８：不揮発メモリ
７０：制御回路
７２：電源端子
７４：グランド端子
７６：ワイパー端子
７８：制御端子
７６：第２インバータ
７８：ＡＤコンバータ
８２：分圧回路

Claims (8)

1. 電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
   前記伝送線からの線路電流を入力して線路電流検出電圧を生成する電流検出抵抗と、
   デジタル値に応じて任意の調整電圧を発生するデジタルアナログ変換器と、
   入力端子の一方に前記電流検出抵抗に生成した線路電流検出電圧を入力すると共に、入力端子の他方に前記デジタルアナログ変換器で発生した調整電圧を入力し、前記線路電流検出電圧から前記調整電圧を差し引いた補正検出電圧を出力するアンプと、
   入力端子の一方に前記アンプから出力された補正検出電圧を入力すると共に、入力端子の他方に所定の基準電圧を入力し、前記基準電圧を越える補正検出電圧の成分を伝送電流検出信号として出力するコンパレータと、
   前記子機からの伝送電流の空きタイミングで、前記アンプから出力された補正検出電圧を、前記基準電圧に一致させるように前記デジタルアナログ変換器からの調整電圧を調整する第１調整処理部と、
   前記第１調整処理部により調整された補正検出電圧を、伝送電流に対応した伝送電流検出電圧の略半分となる一定電圧だけ低下させた補正検出電圧となるように前記デジタルアナログ変換器からの調整電圧を調整する第２調整処理部と、
   を備えたことを特徴とする伝送入力回路。
   
2. 請求項１記載の伝送入力回路に於いて、前記第１調整処理部は、前記デジタルアナログ変換器に対するデジタル値を、１ビット変化で前記コンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して前記補正検出電圧を前記基準電圧に一致させることを特徴とする伝送入力回路。
   
3. 請求項１記載の伝送入力回路に於いて、前記第１調整処理部は、
   調整開始時の前記コンパレータの出力がＨレベルの場合は、前記ＨレベルをＬレベルに反転する方向に前記デジタル値を１ビット単位に変化させ、ＨレベルからＬレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
   調整開始時の前記コンパレータの出力がＬレベルの場合は、前記ＬレベルをＨレベルに反転する方向に前記デジタル値を１ビット単位に変化させ、ＬレベルからＨレベルに反転したときのデジタル値または反転直前のデジタル値に固定することを特徴とする伝送入力回路。
   
4. 電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
   前記伝送線からの線路電流を入力して線路電流検出電圧を生成する電流検出抵抗と、
   デジタル値に応じて任意の調整電圧を発生するデジタルアナログ変換器と、
   入力端子の一方に前記電流検出抵抗に生成した線路電流検出電圧を入力すると共に、入力端子の他方に前記デジタルアナログ変換器で発生した調整電圧を入力し、前記線路電流検出電圧から前記調整電圧を差し引いた補正検出電圧を出力するアンプと、
   所定の基準電圧を直列抵抗により分圧して所定の分圧電圧を出力する分圧回路と、
   前記分圧回路のグランド側に挿入され、スイッチオンにより前記分圧回路を形成して前記分圧電圧を出力させ、スイッチオフにより前記分圧回路のグランド側を切り離して前記基準電圧をそのまま出力させるスイッチと、
   入力端子の一方に前記アンプから出力された補正検出電圧を入力すると共に、入力端子の他方に前記分圧回路からの基準電圧を入力し、前記基準電圧を越える補正検出電圧の成分を伝送電流検出信号として出力するコンパレータと、
   前記子機からの伝送電流の空きタイミングで、前記スイッチをオンして前記分圧回路から前記分圧電圧を出力させた状態で、前記アンプから出力された補正検出電圧を、前記分圧電圧に一致させるように前記デジタルアナログ変換器からの調整電圧を調整する第１調整処理部と、
   前記第１調整処理部による調整後に、前記スイッチをオフして、前記分圧回路を前記基準電圧の出力状態に固定する第２調整処理部と、
   を備えたことを特徴とする伝送入力回路。
   
5. 請求項４記載の伝送入力回路に於いて、前記スイッチのオン時に前記分圧回路から出力する分圧電圧に対し、前記スイッチのオフ時に前記分圧回路から出力する基準電圧を、伝送電流に対応した伝送電流検出電圧の略半分となる一定電圧だけ増加させるように前記分圧回路を構成したことを特徴とする伝送入力回路。
   
6. 請求項４記載の伝送入力回路に於いて、前記第１調整処理部は、前記デジタルアナログ変換器に対するデジタル値を、１ビット変化で前記コンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して前記補正検出電圧を前記分圧電圧に一致させることを特徴とする伝送入力回路。
   
7. 請求項４記載の伝送入力回路に於いて、前記第１調整処理部は、
   調整開始時の前記コンパレータの出力がＨレベルの場合は、前記ＨレベルをＬレベルに反転する方向に前記デジタル値を１ビット単位に変化させ、ＨレベルからＬレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
   調整開始時の前記コンパレータの出力がＬレベルの場合は、前記ＬレベルをＨレベルに反転する方向に前記デジタル値を１ビット単位に変化させ、ＬレベルからＨレベルに反転したときのデジタル値または反転直前のデジタル値に固定することを特徴とする伝送入力回路。
   
8. 請求項１又は４記載の伝送入力回路に於いて、前記デジタルアナログ変換器に替えてデジタル可変抵抗器を設けたことを特徴とする伝送入力回路。

Images