JP2010086260A - Cot及びcotの製造方法 - Google Patents

Cot及びcotの製造方法 Download PDF

Info

Publication number
JP2010086260A
JP2010086260A JP2008254297A JP2008254297A JP2010086260A JP 2010086260 A JP2010086260 A JP 2010086260A JP 2008254297 A JP2008254297 A JP 2008254297A JP 2008254297 A JP2008254297 A JP 2008254297A JP 2010086260 A JP2010086260 A JP 2010086260A
Authority
JP
Japan
Prior art keywords
defective
module
cot
modules
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008254297A
Other languages
English (en)
Other versions
JP5151874B2 (ja
Inventor
Katsumi Shimizu
克巳 志水
Noritake Ogawa
代剛 小川
Shintaro Sonoda
新太郎 薗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008254297A priority Critical patent/JP5151874B2/ja
Publication of JP2010086260A publication Critical patent/JP2010086260A/ja
Application granted granted Critical
Publication of JP5151874B2 publication Critical patent/JP5151874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

【課題】COTに形成されたICモジュールについての製造過程の詳細履歴や不良検査の詳細履歴の特定が容易な、COT及びCOTの製造方法を提供する。
【解決手段】端子基板3とICチップを有するICモジュール2が複数個形成され、前記複数個のICモジュール2のうち不良ICモジュール2D1,2D2も含まれるCOT100(Chip On Tape)であって、前記不良ICモジュール2についての前記端子基板3上に付着された絶縁性の被覆40と、前記不良ICモジュール2D1,2D2が前記COT100に占める領域内の少なくとも一部または前記被覆40に前記不良ICモジュール2D1,2D2を特定するためのマークされた所定の識別情報50−1,50−2とを有する。
【選択図】図1

Description

本発明は、ICカード用のICモジュールが形成されたCOT(Chip On Tape)及びCOTの製造方法に関する。
ICカードは、大きく分けて端子基板がカード表面に露出している接触式、端子基板がない非接触式、及び、両者の機能を同一のICチップで行う接触・非接触両様式ICカードの、3種類がある。これらのうち、本発明は、接触式ICカードと、接触式・非接触両様式ICカードのICモジュールが形成されたCOTに関する。
接触式ICカード、及び、接触式・非接触両様式ICカードは、共に、クレジットカード、キャッシュカード、社員証等として使用される。そしてかかるICカードは、一般には個人の財布等に収納され、必要時のみ取り出して、読み書き機器に入れて使用するものや、携帯電話、衛星放送のデコーダ、ETC(Electric Tool Colletction System)用の車載機器等、機器に入れっぱなしで使用するもの等、さまざまな用途、使用方法があり、使用される環境もさまざまである。
このようなICカードのICモジュールのモジュール形態は製造コスト、量産性を考慮して、ガラスエポキシ、PET(ポリエチレンテレフタラート)、ポリイミド、ポリアミド等のフレキシブルなICモジュールが複数個形成された形態(COT)が通常となっている。
COTには通常の半導体製造技術を使用して、ダイボンディング(ICチップを基板に搭載する)、ワイヤボンディング(端子基板の端子板またはリード端子とICチップのパッドとを金線で接続)、樹脂モールド(ICチップと金線部分を樹脂で封止)する工程を経る。これらの工程を経て、複数個のICモジュールが1枚のCOT上に形成されたものが完成する。
図5に、複数個のICモジュール2が1枚のCOT1上に形成されたものの平面図を示す。図5に示したCOT1には、表面側に端子基板3が現れている複数個のICモジュール2が形成されている。
図6は、図5において示された複数個のICモジュール2のうち、1つのICモジュール2を示す断面図である。
すなわち、図6では、エッチングにより必要な形状をなしている端子基板3を構成するための金属箔がラミネートされた樹脂シート4からなるCOT1が示されている。また、樹脂シート4の裏面には、ICチップ5が接着剤などによりダイボンディングされている。
そして、端子基板3の裏面とICチップ5のパッドとが複数の金線6によってワイヤボンディングされている。そのために、樹脂シート4の一部には孔が開けられている。さらに、COT3の裏面側のICチップ5は、金線6とともに封止樹脂7によって封止されている。
図7は、図5及び図6で示されたICモジュールをカード基体に搭載することによって、ICカードを製造するための工程を示す図である(特許文献1参照)。
すなわち、図7(A)に示したカード基体8に、COT1から打ち抜かれたICモジュール2を装着するための凹部9を設け(図7(B))、ICモジュール2を凹部9にはめ込み(図7(C))、ICモジュール2をカード基体8に固定させて、ICカード10を完成させる(図7(D))。
ここで、図5に示すように、1枚のCOT1上に形成された複数個のICモジュール2のうち、一部に不良ICモジュールも含まれることもある。
そのため、複数個のICモジュール2が形成されたCOT1から、ICモジュール2の一つ一つを打ち抜き、図7に示したような工程でICカード10を製造する際に、不良ICモジュール2の識別ができるように、COT1に目印をつける。
例えば、図8に示したように、図5に示したICモジュール2が複数個形成されたCOT1において、不良ICモジュール2がCOT1に占める領域内(図中の点線枠内)に目印として識別孔20を穿孔する。
不良ICモジュールがCOT1に占める領域内に識別孔20が穿孔されることにより、COT1からICモジュール2の一つ一つを打ち抜く際に、不良ICモジュール2に穿孔された識別孔20をセンサなどで認識することができる。そして、認識された不良ICモジュールを、ICカード10への搭載の除外対象とすることができる(特許文献2参照)。
特開2006− 41162号公報 特開2007−249599号公報
不良ICモジュールにおけるICチップの不良要因には、大きく分けて、外観不良と、電気的不良の2つがある。
外観不良は主として、図6において、COT1の裏側にダイボンディングされたICチップ5のマウントずれ、樹脂モールドの不完全による封止樹脂7の外観上の崩れなどがある。
また、電気的不良はまず、図6において、ワイヤボンディングによってボンディングされた金線6を介して端子基板3と導通するICチップ5の電気電子回路自体の不良がある。また、電気的不良には、金線6によるワイヤボンディングの失敗に基づく、端子基板3とICチップ5との導通不良などがある。
ここで、外観不良は主に目視によって検査され、電気的不良は端子基板3に検査機器のプローブを当接することによって検査される。これらの検査は、それぞれ別個のものであるため、図8に示した不良ICモジュール2における識別孔20は、それぞれの検査の結果ごとに穿孔される。
もしくは、外観不良の検査を先に行って、電気的不良の検査をその後に行う場合は、外観不良を有するICチップについては、当該ICチップの端子基板3に絶縁処理が施される。そして、その後の電気的不良の検査において、外観不良を有するICチップを不良ICチップと認識させ、認識された後に上記の識別孔20を穿孔することがある。
なお、外観不良の検査は主として、人間を介した目視で行われることがあるので、その後、識別孔20が正常ICモジュール2に対して穿孔されたり、識別孔20の穿孔箇所、位置、形状、大きさがまちまちになってしまうことがある。逆に、不良ICモジュール2に対して誤って、識別孔20の穿孔が行われないこともある。
識別孔20の穿孔箇所、位置、形状、大きさにばらつきが生じたり、必要な穿孔が行われないと、不良ICモジュール2に穿孔された識別孔20をセンサなどで認識する際に、不良ICモジュール2を除外できないことがある。
また、図8に示したような、不良ICモジュール2がCOT1に占める領域内に識別孔20を穿孔されているCOT1では、不良ICモジュール2を識別するための目印は、識別孔20のみである。そのため識別孔20のみでは、ICモジュールについて、良品または不良品の判別のみしかできない。図8に示したCOT1では、製造過程の詳細履歴や、不良検査の内容(例えば、外観不良であるのか、もしくは、電気的不良であるのか)及びその詳細履歴を特定できないことが多い。
なお、上記のように、外観不良の検査を先に行って、電気的不良の検査をその後に行う場合に、外観不良を有するICモジュールの端子基板3に絶縁処理を施されていれば、施された絶縁処理によりICチップは動作しないので、外観不良が存在する旨を認識することができる。しかし、この場合であっても、不良ICモジュール2を識別するための目印が依然として、絶縁処理の有無のみであるので、製造過程の詳細履歴や、不良検査の詳細履歴を特定することができない。
そこで、本発明が解決しようとする課題は、COTに形成されたICモジュールについての製造過程の詳細履歴や不良検査の詳細履歴の特定が容易な、COT及びCOTの製造方法を提供することである。
本発明に係るCOTは、端子基板とICチップを有するICモジュールが複数個形成され、前記複数個のICモジュールのうち不良ICモジュールも含まれるCOT(Chip On Tape)であって、前記不良ICモジュールについての前記端子基板上に付着された絶縁性の被覆と、前記不良ICモジュールが前記COTに占める領域内の少なくとも一部または前記被覆に前記不良ICモジュールを特定するためのマークされた所定の識別情報とを有する。
好適には、前記不良ICモジュールが前記COTに占める領域内の少なくとも一部に、前記不良ICモジュールの存在を示す識別孔が前記COTに穿孔されている。
また、本発明に係るCOTの製造方法は、端子基板とICチップを有するICモジュールが複数個形成され、前記複数個のICモジュールのうち不良ICモジュールも含まれるCOT(Chip On Tape)の製造方法であって、前記不良ICモジュールを特定する工程と、特定された前記不良ICモジュールについての前記端子基板上に絶縁性の被覆を付着させる工程と、特定された前記不良ICモジュールが前記COTに占める領域内の少なくとも一部または前記被覆に前記不良ICモジュールを特定するための所定の識別情報をマークする工程とを有する。
本発明によれば、COTに形成されたICモジュールについての製造過程の詳細履歴や不良検査の詳細履歴の特定が容易となる。
図1に、本発明の実施形態に係るCOT100が示されている。
図1に示したCOT100には、図5に示されたCOT1と同様にして、COT100の表面側に端子基板3が現れている複数個のICモジュール2が形成されている。
また、図1に示されているように、COT100に形成されている複数個のICモジュール2のうち、不良ICモジュール2D1,2D2も含まれている。
不良ICモジュール2D1,2D2については、その端子基板3上に、絶縁性の被覆40が付着されている。また、不良ICモジュール2D1,2D2がCOT100に占める領域内(図中の点線枠内)には、その不良ICモジュール2D1,2D2を特定するための、所定の識別情報50−1、50−2がマークされている。
識別情報50−1、50−2のマークの方法としては、印刷、インクジェット、レーザー照射、スタンピング、筆記具による手書きがある。
さらに、不良ICモジュール2D1,2D2がCOT100に占める領域内(図中の点線枠内)の少なくとも一部には、必要に応じて、図5に示されたCOT1と同様にして、不良ICモジュール2D1,2D2の存在を示すための識別孔20がCOT100に穿孔されている。
不良ICモジュール2D1,2D2のそれぞれにマークされた所定の識別情報50−1、50−2は、不良ICモジュールごとに異なるようにする。すなわち、複数個のICモジュール2の中において、不良ICモジュールが複数存在する場合には、当該不良ICモジュールごとに固有の識別情報がマークされるようにする。
固有の識別情報とは第1に、例えば、複数存在する不良ICモジュールごとに異なる識別番号、記号等といったように、不良ICモジュールのそれぞれを他のICモジュールから識別するための情報であることを意味する。
さらに、固有の識別情報とは第2に、不良ICモジュールと判定されたICモジュール2がどのようなICモジュールであるか特定するための情報であることを意味する。どのようなICモジュールであるか特定するための情報とは、具体的に、当該ICモジュールについて、どのような不良の内容であるのか、不良の発生がどの過程で生じたのか、または、如何なる製造ロットであったのかなどの履歴を特定するための情報である。
上記のように、固有の識別情報については、2つの意味が存在する。そのため、不良ICモジュール2D1,2D2のそれぞれにマークされた所定の識別情報50−1、50−2を調べることにより、当該不良ICモジュール2D1,2D2のそれぞれについて識別が可能となり、上記の履歴を確実に特定することができる。
説明したように、不良ICモジュール2D1,2D2については、その端子基板3上に、絶縁性の被覆40が付着されている。絶縁性の被覆40としては、例えば、絶縁インクジェットによる絶縁処理、絶縁シール、貼付用ラベルを使用することができる。
図2は、ICモジュール2の端子基板3の拡大図である。
図2では、端子基板3の端子の例として、C1(Vcc;供給電圧)、C2(RST;リセット信号)、C3(CLK;クロック信号)、C5(GND;接地)、C6(VPP;プログラム等の可変供給電圧)、C7(I/O;データ入出力)、C4とC8(RFU;Reserved for Future Use)の端子が示されている。これらの端子の形態はISO/IEC7816−2によって定義されている。
C4とC8は通常使用されず、C6も使用されないことが多い。ICモジュール2は、電圧の供給を受けて動作するので、不良ICモジュール2が誤ってICカードに搭載されるような場合であっても動作できなくすることが望ましい。
そこで少なくとも、C1またはC5端子の端子基板3上に絶縁性の被覆40を付着させればよい。そのようにすることで、たとえば、上記で説明した電気的不良の検査において、端子基板3上に絶縁性の被覆40が付着された不良ICモジュール2は電気的に動作しない。
これにより、端子基板3上に絶縁性の被覆40が付着された不良ICモジュール2は、不良であると認識させることができる。その他に、当該不良ICモジュール2が誤ってICカードに実装された場合であっても、実装後の電気的検査において、当該ICカードは電圧が供給されず、動作しない。そのため、そのICカードは不良品であると認識させることができ、市場への流出を防ぐことができる。
なお、図1に示したCOT100のICモジュール2のそれぞれは、図8に示したCOT1のICモジュール2と同様の構造を有している。すなわち、図1に示したCOT100のICモジュール2も図8に示したICモジュール2も、共に図6に示したような断面の構造を有している。そのため、図1に示したCOT100も、図8に示したCOT1と同様にして、図7で示した工程と同様の工程を経て、COT100から正常なICモジュール2の一つ一つを打ち抜いてICカード10を製造することができる。
図3は、図1に示したCOT100の製造工程を示すためのフローチャートである。
まず、従来の技術でも説明したような通常の方法を使用してCOT100を製造する(ST1)。このとき、COT100のICモジュール2について、アプリケーションプログラムやデータなどをICチップ中の記憶回路に書き込むなどの発行処理を行っても良い。
なお、ST1の工程における、COT100の製造ロット(たとえば、ロットX)を別途記録しておく。さらに、発行処理も行った場合には、発行処理において書き込まれたプログラムやデータなどの情報を別途記録しておいても良い。そしてその情報を以下のように識別情報へ盛り込むことで、書き込まれたデータに欠陥が存在したとしても、後に、発行処理において書き込まれたプログラムやデータなどの情報を特定することができるようになる。
次に、COT100に形成された複数個のICモジュール2の全てについて外観検査を行う(ST2)。また、COT100に形成された複数個のICモジュール2の全てについて電気的検査を行う(ST3)。
上記の外観検査と、電気的検査は、従来の技術で説明したような通常の方法を採用することができる。さらに、図3のフローチャートでは外観検査を先に行っているが、電気的検査を先に行っても良い。
いずれの場合であっても、外観検査において発見された不良ICモジュールごとにおける不良の内容や発生順序(たとえば、不良Y)、電気的検査において発見された不良ICモジュールごとにおける不良の内容や発生順序(たとえば、不良Z)の詳細を別途記録しておく。記録については例えば、手作業または自動的なログ管理システムを採用する。
上記の外観検査の工程(ST2)、または、電気的検査の工程(ST3)が行われた結果、不良ICモジュールが発見された場合には、その不良ICモジュールの特定を行う(STs)。そして、特定された不良ICモジュールについて、図2に示したように、絶縁性の被覆40を当該不良ICモジュールの端子基板3に付着させる(STa)。
このようにすることで、その不良ICモジュールは、外観不良のみの不良であっても、今後動作する可能性が無くなる。そのため、当該不良ICモジュールが誤ってICカードに実装された場合であっても、その後のチップ動作検査や発行処理工程においても動作することはない。これにより、チップの動作検査、発行処理工程の段階で、不良ICモジュールを搭載したICカードを発見することができ、その市場流出を阻止することができる。
特に、外観検査が行われた後、特定された不良ICモジュールの端子基板3に絶縁性の被覆40を付着させ、その後に、電気的検査を行わせることが望ましい。すなわちそのようにすることで、電気的検査の段階において当該不良ICモジュールは動作することはないので、不良を発見することができ、そのICモジュールを電気的検査の段階で排除することができる。
すなわち一般的に、外観検査の結果、ICモジュールが不良であるとされても、電気的検査においては正常とされる場合が多く、そのICモジュールを搭載したICカードが正常品として市場に流出することが稀にある。
そこで、外観検査が行われた後、外観不良を有する不良ICモジュールの端子基板3に絶縁性の被覆40を付着させ、その後に、電気的検査を行わせることで、その検査段階で外観不良を有するICモジュールを排除することができるようなる。それと共に、不良ICモジュールが誤ってICカードに実装された場合であっても、ICカードの状態におけるその後のチップ動作検査や発行処理工程においても当該不良ICモジュールを発見して排除することができるので、2重の排除が可能となる。
さらに、上記の外観検査、または、電気的検査が行われた結果、不良ICモジュールが発見された場合は、その不良ICモジュールの特定を行う(STs)。そして、図3に示したように、不良ICモジュール2D1,2D2がCOT100に占める領域内または絶縁性の被覆40に識別情報50−1,50−2をマークさせる(STb)。
ここで、マークされる識別情報50−1,50−2には、上記のロットX、不良Y、又は、不良Zについてのうち少なくとも一つ以上の情報が含まれるようにする。たとえば、マークされる識別情報50−1,50−2が数桁の数字である場合には、上位の桁にはロットXについて製造番号についての情報を含ませ、中位の桁には不良Yについての情報を含ませ、そして、下位の桁には不良Zについての情報を含ませる。
マークされた不良X,Y,Zの情報を含む識別情報50−1,50−2を読み取って解析することで、不良ICモジュール2D1,2D2について、どのような不良の内容であるのか、不良の発生がどの過程で生じたのか、または、如何なる製造ロットであったのかなどの詳細履歴を特定することができるようになる。
ここで仮に、不良ICモジュールがCOTから打ち抜かれ、誤って、ICカードに実装されてしまうと、そのICカードに実装された不良ICモジュールは、COTから独立したものとなる。そのため、特に、ICカードが市場に誤って流出した場合には、何らかの識別情報無しに不良ICモジュールの製造ロット等を特定することは一般的にほとんど不可能となる。
しかし、不良ICモジュールに固有の識別情報がマークされていれば、当該不良ICモジュールがCOTから打ち抜かれ、誤って、ICカードに実装されたとしても、その不良ICモジュールに関する諸情報の特定は、マークされた識別情報を利用すれば容易である。もちろん、不良ICモジュールがCOTから打ち抜かれる前の段階であっても、その不良ICモジュールに関する諸情報の特定は容易であることも言うまでもない。
絶縁性の被覆を不良ICモジュールの端子基板に付着させる(STa)工程、及び、識別情報をマークさせる(STb)工程の他に、必要に応じて、不良ICモジュールの特定を行い(STs)、不良ICモジュールの存在を示すための識別孔をCOTに穿孔(STc)する工程をさらに行っても良い。
図1に示したように、不良ICモジュール2D1,2D2の存在を示すための識別孔20がCOT100に穿孔されることにより、COT100が完成した後に、COTに大量に形成されたICモジュール2の中から不良ICモジュール2D1,2D2を特定することが容易となる。
すなわち、不良ICモジュール2D1,2D2において識別情報30や絶縁性の被覆40がCOT100に形成されていたとしても、その不良ICモジュール2D1,2D2を自動的に認識することが困難な場合がある。すなわち、識別情報30が複数桁の番号や繁雑な記号であって、その情報が複雑である場合には、光学的な機械を利用して自動的に特定するには高度な機器が必要となる。また、絶縁性の被覆40であっても、これを認識する場合は、被覆40の存在を認識するための専用の機器が必要となる。
そのため、COT100にICモジュール2が多数個形成されており、かつ、その中で不良ICモジュールの割合が少ない場合には、上記の機器の導入は経費のかかる設備となりうる。しかし、COT100に穿孔された識別孔20であれば、光センサーなどの簡易な機器を用いて、大量に存在するICモジュールの中から、不良ICモジュールのみを自動的かつ迅速に認識することができる。
これにより特にICカードベンダーが、納入された不良ICモジュールも含むCOT100から、ICモジュールを一つずつ打ち抜きICカードに自動的に実装する場合に(図7参照)、識別孔20を利用して不良ICモジュールのみを自動かつ迅速に排除できる。これにより、COT100の中から正常なICモジュールのみを迅速確実にICカードに実装させることができるようになる。
また、ICモジュール2がCOT100に占める領域内に識別孔20が穿孔されていれば、そのICモジュール2は、識別情報30や被覆40のみが形成されたICモジュール2とは異なり、物理的に破壊される。そのため、識別孔20が穿孔されたICモジュール2が誤ってICカードに搭載されても、そのICカードは絶対に動作しないので、不良の発見が一層容易となる。
なお、不良ICモジュールがCOT100に占める領域内以外の箇所に誤って識別孔20が穿孔されたとしても、そして上記のような識別孔20の穿孔の工程(STc)が省略された場合であっても、当該不良ICモジュールにおいては、上記のように、識別情報50がマークされている。したがって、仮に不良ICモジュールがICカードに実装されたとしても、識別情報50を利用することで、実装された不良ICモジュールの特定が容易にできる。もちろん、万一、不良ICモジュールが搭載されたICカードが市場に流出しても、その後の不良解析において識別情報50を利用することで、不良ICモジュールの特定が容易にできる。
以上、絶縁性の被覆を不良ICモジュールの端子基板に付着させる(STa)工程、識別情報をマークさせる(STb)工程、及び、不良ICモジュールの存在を示すための識別孔をCOTに穿孔(STc)の工程については、それぞれ別個に説明した。しかし、不良ICモジュールの特定を行い(STs)さえすれば、これらの全ての工程(STa,STb,STc)は全てまとめて行っても良い。さらに、これらの3つの工程のうち、2つの工程をまとめて行い、残りの工程を別途行ってもよい。なお、工程の選択は、任意とすることができる。
なお、識別孔をCOTに穿孔(STc)の工程を省略することも可能である。
図1に示したCOT100では、不良ICモジュール2D1,2D2における端子基板3上に絶縁性の被覆40が付着されている。また、不良ICモジュール2D1,2D2における端子基板3上に付着された絶縁性の被覆40上には、その不良ICモジュール2D1,2D2を特定するための、所定の識別情報50−1、50−2がマークされている。
ここで、所定の識別情報50−1、50−2は、不良ICモジュール2D1,2D2における端子基板3上に付着された被覆40上にマークされている必要はない。すなわち、図4に示したCOT100のように、図中の点線枠で示される不良ICモジュール2D1,2D2がCOT100に占める領域内のいずれかにマークされていれば良い。
このようにすることで、不良ICモジュール2D1,2D2における端子基板3上に絶縁性の被覆40の面積を小さくすることができる。すなわち、上記で説明したように、少なくとも、C1端子またはC5端子の端子基板3上にさえ絶縁性の被覆40を付着させればよいので、被覆40の面積はC1端子またはC5端子を覆う程度で足りる。
この場合、所定の識別情報50−1、50−2は、端子基板3上に付着された被覆40上にではなく、被覆40に覆われていない端子基板3上にマークされればよい。図4に示したCOT100の場合は、被覆40の面積を小さくできるので、不良ICモジュール2D1,2D2がCOT100に占める領域内において、識別情報50−1、50−2が占有する面積を大きくすることができる。
そのため識別情報50−1、50−2により多くの情報を盛り込むことができ、不良ICモジュール2D1,2D2についてのより精度の高い製造過程の詳細履歴や不良検査の詳細履歴が特定できる。
本発明の実施形態に係るCOTの平面図である。 本発明の実施形態に係るCOTに形成されているICモジュールの端子基板の拡大図である。 本発明の実施形態に係るCOTの製造工程を示すフローチャートである。 本発明の別の実施形態に係るCOTの平面図である。 ICモジュールが複数個形成されたCOTの平面図である。 図5で示されたCOTに複数個形成されたICモジュールのうち、1のICモジュールの断面図である。 ICモジュールをカード基体に搭載して、ICカードを製造する工程を示す図である。 不良ICモジュールに識別孔が穿孔されている、COTの平面図である。
符号の説明
1…COT、 2…ICモジュール、 3…端子基板、 4…樹脂シート、 5…ICチップ、 6…金線、 7…封止樹脂、 8…カード基体、 9…凹部、 10…ICカード、 20…識別孔、 30…識別情報、 40…被覆、 50…識別情報、 100…COT

Claims (3)

  1. 端子基板とICチップを有するICモジュールが複数個形成され、前記複数個のICモジュールのうち不良ICモジュールも含まれるCOT(Chip On Tape)であって、
    前記不良ICモジュールについての前記端子基板上に付着された絶縁性の被覆と、
    前記不良ICモジュールが前記COTに占める領域内の少なくとも一部または前記被覆に前記不良ICモジュールを特定するためのマークされた所定の識別情報と
    を有するCOT。
  2. 前記不良ICモジュールが前記COTに占める領域内の少なくとも一部に、前記不良ICモジュールの存在を示す識別孔が前記COTに穿孔されている
    請求項1に記載のCOT。
  3. 端子基板とICチップを有するICモジュールが複数個形成され、前記複数個のICモジュールのうち不良ICモジュールも含まれるCOT(Chip On Tape)の製造方法であって、
    前記不良ICモジュールを特定する工程と、
    特定された前記不良ICモジュールについての前記端子基板上に絶縁性の被覆を付着させる工程と、
    特定された前記不良ICモジュールが前記COTに占める領域内の少なくとも一部または前記被覆に前記不良ICモジュールを特定するための所定の識別情報をマークする工程と
    を有するCOTの製造方法。
JP2008254297A 2008-09-30 2008-09-30 Cot及びcotの製造方法 Active JP5151874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008254297A JP5151874B2 (ja) 2008-09-30 2008-09-30 Cot及びcotの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008254297A JP5151874B2 (ja) 2008-09-30 2008-09-30 Cot及びcotの製造方法

Publications (2)

Publication Number Publication Date
JP2010086260A true JP2010086260A (ja) 2010-04-15
JP5151874B2 JP5151874B2 (ja) 2013-02-27

Family

ID=42250164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008254297A Active JP5151874B2 (ja) 2008-09-30 2008-09-30 Cot及びcotの製造方法

Country Status (1)

Country Link
JP (1) JP5151874B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077249A (ja) * 2011-09-30 2013-04-25 Toshiba Corp Icカードのicモジュール、これを備えたicカード、およびicモジュールの製造方法
JP2014063303A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 接触式icモジュール用の基板装置
WO2015145796A1 (ja) * 2014-03-25 2015-10-01 サトーホールディングス株式会社 マーキング装置およびマーキング方法
JP2015184973A (ja) * 2014-03-25 2015-10-22 サトーホールディングス株式会社 マーキング装置およびマーキング方法
JP2015194814A (ja) * 2014-03-31 2015-11-05 サトーホールディングス株式会社 マーキング装置およびマーキング方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102248884B1 (ko) 2013-12-27 2021-05-06 삼성디스플레이 주식회사 터치 패널 및 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000020669A (ja) * 1998-07-03 2000-01-21 Konica Corp Icカードの製造方法及びicカード
JP2000242755A (ja) * 1999-02-19 2000-09-08 Dainippon Printing Co Ltd 非接触型icカードの製造方法と非接触型icカード
JP2002236881A (ja) * 2001-02-08 2002-08-23 Dainippon Printing Co Ltd カード発行処理システム
JP2005165699A (ja) * 2003-12-03 2005-06-23 Dainippon Printing Co Ltd Icカードの発行処理方法、およびicカード用icモジュール、icカード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000020669A (ja) * 1998-07-03 2000-01-21 Konica Corp Icカードの製造方法及びicカード
JP2000242755A (ja) * 1999-02-19 2000-09-08 Dainippon Printing Co Ltd 非接触型icカードの製造方法と非接触型icカード
JP2002236881A (ja) * 2001-02-08 2002-08-23 Dainippon Printing Co Ltd カード発行処理システム
JP2005165699A (ja) * 2003-12-03 2005-06-23 Dainippon Printing Co Ltd Icカードの発行処理方法、およびicカード用icモジュール、icカード

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077249A (ja) * 2011-09-30 2013-04-25 Toshiba Corp Icカードのicモジュール、これを備えたicカード、およびicモジュールの製造方法
JP2014063303A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 接触式icモジュール用の基板装置
WO2015145796A1 (ja) * 2014-03-25 2015-10-01 サトーホールディングス株式会社 マーキング装置およびマーキング方法
JP2015184973A (ja) * 2014-03-25 2015-10-22 サトーホールディングス株式会社 マーキング装置およびマーキング方法
JP2015194814A (ja) * 2014-03-31 2015-11-05 サトーホールディングス株式会社 マーキング装置およびマーキング方法

Also Published As

Publication number Publication date
JP5151874B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
JP5151874B2 (ja) Cot及びcotの製造方法
US7341198B2 (en) IC card and a method of manufacturing the same
KR101003322B1 (ko) 레이저로 새길 수 있고 접착력이 있는 스마트 라벨의 제작 방법
KR20070075258A (ko) 안테나 회로, ic 인렛, 멀티 태그 및 멀티 태그 제조 방법
CN103400181A (zh) 指纹读取传感器ic卡及其封装方法
CN203366350U (zh) 指纹读取传感器ic卡
JP2006286966A (ja) 半導体装置の生産管理方法及び半導体基板
JP5408259B2 (ja) 非接触通信媒体
JP4417964B2 (ja) テープ状icモジュール及びicモジュール製造方法
US8283664B2 (en) Disguising test pads in a semiconductor package
JP3958078B2 (ja) テープ状icモジュールと、icモジュール製造方法
JP4792877B2 (ja) 非接触icタグ製造方法とその装置
JP2010277307A (ja) 接触式icカード
JP2009204891A (ja) ラベル、シート状非接触データキャリア、情報処理装置、情報処理方法
JP2010117833A (ja) インレイ及びその製造方法並びに非接触型情報媒体
JP2007114991A (ja) 複合icカードと複合icカード用icモジュール
JPWO2007010595A1 (ja) 半導体装置およびその製造方法
JP5679944B2 (ja) Icカードのicモジュール、これを備えたicカード、およびicモジュールの製造方法
KR101070303B1 (ko) 콤비 카드 제조 방법 및 이를 이용해 제조된 콤비 카드
JP4287258B2 (ja) Icカードの発行処理方法、およびicカード用icモジュール、icカード
JP5257238B2 (ja) プリント配線基板の製造情報管理方法、プリント配線基板の製造情報管理システム
JP2005011141A (ja) 非接触icカードの製造方法と多面付け非接触icカード、多面付けアンテナシート
US9911078B2 (en) Card and corresponding method of manufacture
JP2002042093A (ja) 非接触式icカードの製造方法及びic製造方法
JP2007073739A (ja) 製品製造情報検索方法及び製品並びに製品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5151874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150