JP2010086132A - ハードウェア・モジュール制御システム - Google Patents
ハードウェア・モジュール制御システム Download PDFInfo
- Publication number
- JP2010086132A JP2010086132A JP2008252250A JP2008252250A JP2010086132A JP 2010086132 A JP2010086132 A JP 2010086132A JP 2008252250 A JP2008252250 A JP 2008252250A JP 2008252250 A JP2008252250 A JP 2008252250A JP 2010086132 A JP2010086132 A JP 2010086132A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- setting data
- setting
- ifn
- interface units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【課題】複数のハードウェア・モジュールの動作条件を設定するための設定データを送受信するハードウェア・モジュール制御システムにおいて、総てのハードウェア・モジュールにおいて動作条件の設定が完了したことを短時間で確認する。
【解決手段】システムは、設定データを送信するコントローラ11と、設定データを受信してハードウェア・モジュールHM1〜HMn各々の動作条件を設定するインターフェース部IF1〜IFnとを備える。コントローラ11は、インターフェース部IF1〜IFn各々が受信した設定データの数とコントローラ11が送信した設定データの数とをインターフェース部IF1〜IFn毎に比較し、総てのインターフェース部IF1〜IFnについて、受信した設定データの数と送信した設定データの数とが一致している場合、総てのハードウェア・モジュールHM1〜HMnの動作条件の設定が完了したと判定する比較判定部21を備える。
【選択図】図1
【解決手段】システムは、設定データを送信するコントローラ11と、設定データを受信してハードウェア・モジュールHM1〜HMn各々の動作条件を設定するインターフェース部IF1〜IFnとを備える。コントローラ11は、インターフェース部IF1〜IFn各々が受信した設定データの数とコントローラ11が送信した設定データの数とをインターフェース部IF1〜IFn毎に比較し、総てのインターフェース部IF1〜IFnについて、受信した設定データの数と送信した設定データの数とが一致している場合、総てのハードウェア・モジュールHM1〜HMnの動作条件の設定が完了したと判定する比較判定部21を備える。
【選択図】図1
Description
本発明は、複数のハードウェア・モジュールの動作条件を設定するための設定データを送受信するハードウェア・モジュール制御システムに関する。
複数のハードウェア・モジュールとこれらを制御するコントローラとの間をバスで接続して、複数のハードウェア・モジュールの動作条件を設定するための設定データを送受信するするハードウェア・モジュール制御システムが従来から知られている。
コントローラは各ハードウェア・モジュールの設定データをパケットとして送信する。バス上にはスイッチ部品が配置され、バスはスイッチ部品から分岐している。分岐したバスは各ハードウェア・モジュールのインターフェース部にそれぞれ接続される。スイッチ部品は、パケットの配送先となるハードウェア・モジュールに接続されたバスへパケットを配送する。
インターフェース部は、パケットを受信し、受信したパケットを実際の設定データに分解し、更にハードウェア・モジュールと実際に接続されるローカルバス用のフォーマットにデータを変換して、ハードウェア・モジュールにデータを設定する。また、インターフェース部は、ローカルバスを介してハードウェア・モジュールからリードしたデータからパケットを組み立てコントローラへ送信する。
総てのハードウェア・モジュールに対して動作条件の設定が完了した後に、コントローラが動作開始トリガー信号を発行すると、各ハードウェア・モジュールは一斉に相互に影響しながら動作を開始する。なお、複数のハードウェア・モジュールに対して同時に動作を実行させるために、パケットによる送信ではなく、各ハードウェア・モジュールに対して共通に接続される別の信号線を通じたトリガー信号によって送信する。
また、コントローラからある1つのハードウェア・モジュールのインターフェース部に複数のパケットを送信する場合、送信された総てのパケットは、送信された順番と同じ順番でインターフェース部に受信されることは保証されている。
しかし、コントローラから複数のハードウェア・モジュールのインターフェース部に対して複数のパケットを送信する場合、複数のインターフェース部の間での相関関係は保証されていない。よって、複数のインターフェース部へ同じ数のパケットを送信したからといって、同時に総てのハードウェア・モジュールに対してデータの設定が完了するとは限らない。
よって、コントローラは、総てのハードウェア・モジュールに同時に動作を開始させるために、総ての設定が終わった頃合いを見計らって一定時間待った後か、或いは総てのハードウェア・モジュールでパケット送信によるデータの設定が終わったことを実際に確認した後に、動作開始トリガー信号を発行しなければならない。
しかし、一定時間待つ方法では、実際には設定が完了していないかもしれないため、この場合、設定が完了していないハードウェア・モジュールは期待する動作と異なる動作をすることになる。また、それを避けるためには待ち時間を実際に必要な時間より長く設定
することになり、処理全体に要する時間が長くなってしまう。一方、設定完了を実際に確認する方法では、ハードウェア・モジュールが多数ある場合、その総てから最後に設定したデータをリードバックして確認することとなり、処理に要する時間が長くなってしまう。
することになり、処理全体に要する時間が長くなってしまう。一方、設定完了を実際に確認する方法では、ハードウェア・モジュールが多数ある場合、その総てから最後に設定したデータをリードバックして確認することとなり、処理に要する時間が長くなってしまう。
また、ハードウェア・モジュールからコントローラに設定完了を通知しようとしても、動作条件としてハードウェア・モジュールのデフォルト状態を利用したり、一度設定したデータに更に別のデータをオーバーライトして設定する場合が有り得るので、ハードウェア・モジュールの方からは何個の設定データが送られてくるべきなのかが分らないため、総ての設定が完了したかどうかの判断ができず、それをコントローラに通知することはできない。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、複数のハードウェア・モジュールの動作条件を設定するための設定データを送受信するハードウェア・モジュール制御システムにおいて、総てのハードウェア・モジュールにおいて動作条件の設定が完了したことを短時間で確認して動作開始トリガー信号を発行するまでの処理時間を短縮することである。
本発明の特徴は、複数のハードウェア・モジュールの動作条件を設定するための設定データを送受信するハードウェア・モジュール制御システムにおいて、当該システムが、設定データを送信するコントローラと、設定データを受信してハードウェア・モジュール各々の動作条件を設定するインターフェース部とを備え、コントローラが、インターフェース部各々が受信した設定データの数とコントローラが送信した設定データの数とをインターフェース部毎に比較し、総てのインターフェース部について、受信した設定データの数と送信した設定データの数とが一致している場合、総てのハードウェア・モジュールの動作条件の設定が完了したと判定する比較判定部を備えることである。
本発明の特徴によれば、受信した設定データの数と送信した設定データの数とを比較するのに要する時間は、各インターフェース部が最後に受信した設定データをコントローラがリードバックして期待値と比較するのに要する時間よりも短く済む。よって、総てのハードウェア・モジュールにおいて動作条件の設定が完了したことを短時間で確認することができる。
本発明によれば、複数のハードウェア・モジュールの動作条件を設定するための設定データを送受信するハードウェア・モジュール制御システムにおいて、総てのハードウェア・モジュールにおいて動作条件の設定が完了したことを短時間で確認して動作開始トリガー信号を発行するまでの処理時間を短縮することができる。
以下図面を参照して、本発明の実施の形態を説明する。なお、図面の記載において同一部分には同一符号を付して説明を省略する。
図1(a)を参照して、本発明の実施の形態に係わるハードウェア・モジュール制御システムの全体構成を説明する。本発明の実施の形態に係わるハードウェア・モジュール制御システムは、複数のハードウェア・モジュールHM1〜HMnの動作条件を設定するための設定データを送受信するシステムであって、複数のハードウェア・モジュールHM1〜HMnと、複数のハードウェア・モジュールHM1〜HMnへ設定データを送信するコントローラ11と、設定データを受信してハードウェア・モジュールHM1〜HMn各々
の動作条件を設定するインターフェース部IF1〜IFnとを備える。
の動作条件を設定するインターフェース部IF1〜IFnとを備える。
コントローラ11と各インターフェース部IF1〜IFnとの間は、第1の接続線(例えば、バス)12B、12B1〜12Bnによって接続されている。バス12B、12B1〜12Bn上にはスイッチ部品13が配置され、バス12B、12B1〜12Bnはスイッチ部品13から分岐し、分岐したバス12B1〜12Bnは各インターフェース部IF1〜IFnにそれぞれ接続されている。図1に示す例では、コントローラ11とスイッチ部品13間がバス12Bで接続され、スイッチ部品13と各インターフェース部IF1〜IFn間がバス12B1〜12Bnによってそれぞれ接続されている。各ハードウェア・モジュールHM1〜HMnとインターフェース部IF1〜IFnの間は、それぞれ、ローカルバス14B1〜14Bnによって接続されている。
スイッチ部品13は接続されるインターフェース部IF1〜IFn毎にバッファを備えており、コントローラ11とインターフェース部IF1〜IFnとの間でデータがオーバーフローしないように送信データ量を制御する。
コントローラ11と各インターフェース部IF1〜IFnとの間は、バス12B、12B1〜12Bnの他に、第2の接続線15、第3の接続線16及び第4の接続線17によりそれぞれ接続されている。
コントローラ11は、例えばマイクロコンピュータなどから構成され、2つのデータを比較して一致しているか否かを判定する比較判定部21としての機能、及び各インターフェース部IF1〜IFnから送信されたデータを一時的に記憶する記憶部22としての機能を備えている。
具体的に、比較判定部21は、インターフェース部IF1〜IFn各々が受信した設定データの数とコントローラ11が送信した設定データの数とをインターフェース部IF1〜IFn毎に比較し、総てのインターフェース部IF1〜IFnについて、受信した設定データの数と送信した設定データの数とが一致している場合、総てのハードウェア・モジュールHM1〜HMnの動作条件の設定が完了したと判定する。
コントローラ11から送信された設定データは、バス12Bを通じてスイッチ部品13まで送信され、スイッチ部品13は、設定データの配送先となるインターフェース部IF1〜IFnに接続されたバス12B1〜12Bnへ設定データを選択的に配送する。スイッチ部品13により配送された設定データは、選択されたバス12B1〜12Bnを通じて配送先となるインターフェース部IF1〜IFnによって受信される。
なお、本発明の実施の形態において、バスを介して送信されるデータ(設定データを含む)はパケットを単位として送受信される場合について説明する。
図1(b)に示すように、インターフェース部IF1は、パケットの分解及び組み立てを行うパケット分解/組立部25と、パケット分解/組立部25により分解されたデータをローカルバス14B1用のフォーマットへ変換するローカルバス制御部26と、インターフェース部IF1が受信した設定データの数を計数するカウンタ27とを備える。ハードウェア・モジュールHM1は、複数のレジスタ31a1〜31am及びメモリ31b1〜31bmと、論理回路32とを備える。
パケット分解/組立部25は、コントローラ11からバス12B1を介して受信したパケットを実際の設定データに分解し、また、ローカルバス14B1を介してハードウェア・モジュールHM1から読み出したデータからパケットを組み立てて、バス12B1を介
してコントローラ11へ送信する。
してコントローラ11へ送信する。
ローカルバス制御部26は、パケット分解/組立部25によって分解された設定データをハードウェア・モジュールHM1と実際に接続されるローカルバス14B1用のフォーマットに変換して、ハードウェア・モジュールHM1内のレジスタ31a1〜31am又はメモリ31b1〜31bmにデータを設定する。
カウンタ27は、パケット分解/組立部25がパケットを分解し、ローカルバス制御部26がハードウェア・モジュールHM1に設定すべき設定データの数を計数する。カウンタ27が計数した数(以後、「カウント値」という)を示すデータは、パケット分解/組立部25によりパケットとして組み立てられ、バス12B1、12B及びスイッチ部品13を介してコントローラ11へ送信され、図1(a)の記憶部22に書き込まれる。図1(a)の比較判定部21は、記憶部22に書き込まれたカウント値を読み出して、カウンタ27が計数した数(カウント値)とコントローラ11がインターフェース部IF1へ送信した設定データの数とを比較する。
図1(b)には、1つのインターフェース部IF1及びハードウェア・モジュールHM1を図示してそれらの構成及び動作を説明したが、図1(a)に示した他のインターフェース部IF2〜IFn及びハードウェア・モジュールHM2〜HMnについてもインターフェース部IF1及びハードウェア・モジュールHM1と同様な構成を有し、同様な動作を行う。
図1(a)に示したように、コントローラ11は、第2の接続線15、第3の接続線16及び第4の接続線17を介して、様々なトリガー信号を総てのインターフェース部IF1〜IFnに対して同時に伝送する。具体的に、コントローラ11は、第2の接続線15を介して、カウント値をコントローラ11内の記憶部22に書き込むことを要求するトリガー信号(以後、「設定完了確認トリガー信号」という)を伝送する。コントローラ11は、第3の接続線16を介して、ハードウェア・モジュールHM1〜HMnに対して動作の開始を要求するトリガー信号(以後、「動作開始トリガー信号」という)を伝送する。そして、コントローラ11は、第4の接続線17を介して、カウンタ27のリセットを要求するトリガー信号(以後、「カウンタ・リセット・トリガー信号」という)を伝送する。
次に、図2を参照して、図1(a)及び図1(b)に示したハードウェア・モジュール制御システムの動作の一例を説明する。
(イ)先ず、S01段階において、コントローラ11は、第4の接続線17を介して、カウンタ・リセット・トリガー信号を総てのインターフェース部IF1〜IFnに対して同時に伝送する。カウンタ・リセット・トリガー信号を受信したインターフェース部IF1〜IFn各々はカウント値を0にリセットする。
(ロ)S03段階に進み、コントローラ11は、複数の設定データをパケットとして、バス12B、12B1〜12Bn及びスイッチ部品13を通じて、各インターフェース部IF1〜IFnへ送信する。コントローラ11からある1つのインターフェース部に複数のパケットを送信する場合、送信された総てのパケットは、送信された順番と同じ順番で当該1つのインターフェース部に受信されることは保証されている。しかし、複数のインターフェース部IF1〜IFnの間での相関関係は保証されていない。よって、複数のインターフェース部IF1〜IFnへ同じ数の設定データを送ったからといって、同時に総てのインターフェース部IF1〜IFnが同じ数の設定データを受信して、同時に総てのハードウェア・モジュールHM1〜HMnに対してデータの設定が完了するとは限らない
。
。
(ハ)S05段階に進み、インターフェース部IF1〜IFnが設定データを受信した場合、S07段階において、設定データを受信したインターフェース部IF1〜IFn内のローカルバス制御部26は、設定データをローカルバス用のフォーマットに変換してローカルバスを介して、ハードウェア・モジュールHM1〜HMnにデータを設定する。S09段階に進み、設定データを受信したインターフェース部IF1〜IFn内のカウンタ27は、受信した設定データの数だけカウント値を加算する。
(ニ)S11段階に進み、コントローラ11が総てのインターフェース部IF1〜IFnに対して総ての設定データを送信したか否かを判断する。総ての設定データを送信した場合(S11でYES)、S13段階に進む。総ての設定データをまだ送信していない場合(S11でNO)、S03段階に戻り、コントローラ11が総ての設定データを送信するまで繰返し実施する。
(ホ)S13段階において、コントローラ11は、第2の接続線15を介して、カウント値をコントローラ11内の記憶部22に書き込むことを要求する設定完了確認トリガー信号を総てのインターフェース部IF1〜IFnに対して同時に伝送する。
(へ)S15段階に進み、設定完了確認トリガー信号を受信したインターフェース部IF1〜IFnは、カウント値を示すデータからパケットを組み立て、自身に割り当てられた記憶部22内のメモリ空間を宛先として、バス12B及びスイッチ部品13を介してパケットをコントローラ11へ送信する。コントローラ11は、このパケットを受信し、カウント値を記憶部22に書き込む。
(ト)S17段階に進み、比較判定部21は、記憶部22に書き込まれたカウント値を読み出して、カウンタ27が計数した数(カウント値)とコントローラ11がインターフェース部IF1〜IFnへ送信した設定データの数とをインターフェース部IF1〜IFn毎に比較する。そして、S19段階に進み、比較判定部21は、総てのハードウェア・モジュールHM1〜HMnに対して、インターフェース部IF1〜IFnが設定した設定データの数(カウント値)とコントローラ11がインターフェース部IF1〜IFnへ送信した設定データの数とが一致しているか否かを判断する。
(チ)総てのハードウェア・モジュールHM1〜HMnについて一致している場合(S19でYES)、コントローラ11は、総てのハードウェア・モジュールHM1〜HMnの動作条件の設定が完了したと判定する。そして、S21段階に進み、第3の接続線16を介して、ハードウェア・モジュールHM1〜HMnに対して動作の開始を要求する動作開始トリガー信号を総てのインターフェース部IF1〜IFnに対して同時に伝送する。総てのインターフェース部IF1〜IFnが動作開始トリガー信号をほぼ同時に受信して、ハードウェア・モジュールHM1〜HMnが一斉に相互に影響しながら動作を開始する。
(リ)一方、総てのハードウェア・モジュールHM1〜HMnについて一致していない、すなわち、少なくとも一部のハードウェア・モジュールHM1〜HMnについて、カウント値とコントローラ11が当該インターフェース部IF1〜IFnへ送信した設定データの数とが異なっている場合(S19でNO)、コントローラ11は、総てのハードウェア・モジュールHM1〜HMnの動作条件の設定が完了していないと判定する。そして、S13段階に戻り、S13〜S19段階を繰返し実施する。なお、S19段階の比較判定処理は前回不一致であったハードウェア・モジュールに対してのみ行うことで処理時間の短縮を図ることができる。
以上説明したように、本発明の実施の形態によれば、以下の作用効果が得られる。
比較判定部21は、インターフェース部IF1〜IFn各々が受信した設定データの数とコントローラ11が送信した設定データの数とをインターフェース部IF1〜IFn毎に比較し、総てのインターフェース部IF1〜IFnについて、受信した設定データの数と送信した設定データの数とが一致している場合、総てのハードウェア・モジュールIF1〜IFnの動作条件の設定が完了したと判定する。受信した設定データの数と送信した設定データの数とを比較するのに要する時間は、各インターフェース部IF1〜IFnが最後に受信した設定データをコントローラ11がリードバックして期待値と比較するのに要する時間よりも短く済む。よって、総てのハードウェア・モジュールHM1〜HMnにおいて動作条件の設定が完了したことを短時間で確認することができる。また、総ての設定が完了したことを確認した後に動作開始トリガーを発行しているので、ハードウェア・モジュールHM1〜HMnが誤動作することはなく、総ての設定完了を無駄に長く待つ必要もなくなる。
インターフェース部IF1〜IFnが受信した設定データの数を計数するカウンタ27を用いて、カウンタ27が計数した数とコントローラ11が送信した設定データの数とを比較する。カウンタ27が計数した設定データの数はインターフェース部IF1〜IFnが受信した設定データの数を示しているので、受信した設定データの数と送信した設定データの数とを比較することができる。
コントローラ11は、総てのインターフェース部IF1〜IFnに対して、カウンタ27が計数した数をコントローラ11内の記憶部22に書き込むことを要求する設定完了確認トリガー信号を同時に送信する。そして、インターフェース部IF1〜IFn各々は、設定完了確認トリガー信号を受信して、カウンタ27が計数した数を記憶部22に書き込む。これにより、コントローラ11が、カウンタ27が計数した数をコントローラ11内の記憶部22に書き込むことを要求するデータを各インターフェース部IF1〜IFnの所定の記憶領域に書き込み、この書き込みに対して、インターフェース部IF1〜IFn各々がコントローラ11内の記憶部22に書き込む場合に比べて、書き込みの回数が減少するので、処理時間が短縮される。これは、スイッチ部品13のバッファによる遅延が、後者の場合、往復の2倍かかる一方、前者の場合、インターフェース部IF1〜IFnからライトすれば1倍で済むことによる。
コントローラ11とインターフェース部IF1〜IFn各々との間は、設定データ及びカウンタ27が計数した数を示すデータを送受信するための第1の接続線(バス12B、12B1〜12Bn)、及び設定完了確認トリガー信号を送受信するための第2の接続線15により接続されている。コントローラ11は、第2の接続線15を介して、総てのインターフェース部IF1〜IFnに対して設定完了確認トリガー信号を同時に送信する(S13)。インターフェース部IF1〜IFn各々は、第1の接続線(バス12B、12B1〜12Bn)を介して、カウンタ27が計数した数を示すデータをコントローラ11へ送信する(S15)。これにより、カウンタ27が計数した数をコントローラ11へ送信する要求を各インターフェース部IF1〜IFnに対して同時にすることができるので、コントローラ11が、カウンタ27が計数した数をコントローラ11へ送信することを要求するコマンドを各インターフェース部IF1〜IFnへ順番に送信する場合に比べて、処理時間が短縮される。
(変形例)
図1(a)では、第2の接続線15、第3の接続線16及び第4の接続線17を介して、設定完了確認トリガー信号、動作開始トリガー信号、及びカウンタ・リセット・トリガー信号を伝送する場合について説明したが、コントローラ11が送信するトリガー信号の
組み合わせはこれに限るものではない。
(変形例)
図1(a)では、第2の接続線15、第3の接続線16及び第4の接続線17を介して、設定完了確認トリガー信号、動作開始トリガー信号、及びカウンタ・リセット・トリガー信号を伝送する場合について説明したが、コントローラ11が送信するトリガー信号の
組み合わせはこれに限るものではない。
例えば、図3に示すように、変形例に係わるハードウェア・モジュール制御システムにおいて、コントローラ11と各インターフェース部IF1〜IFnの間は、第2の接続線15、第3の接続線16及び第4の接続線17の代わりに、第5の接続線18及び第6の接続線19によって接続されている。具体的には、コントローラ11と各インターフェース部IF1〜IFn内のローカルバス制御部26との間が、第5の接続線18及び第6の接続線19によって接続されている。
コントローラ11は、第5の接続線18を介して、トリガー信号の種類を設定するためのトリガー種類識別信号を伝送し、第6の接続線19を介して、トリガー種類識別信号によって設定された種類のトリガー信号を伝送する。
変形例に係わるハードウェア・モジュール制御システムの他の構成は、図1(a)及び図1(b)と同じであり、説明を省略する。
次に、図2を参照して、図3に示したハードウェア・モジュール制御システムの動作の一例を説明する。実施の形態と異なる部分のみ説明し、同じ部分については説明を省略する。
S01段階において、コントローラ11は、第5の接続線18を介してトリガー種類識別信号を総てのインターフェース部IF1〜IFnに対して同時に伝送して、トリガー信号の種類をカウンタ27のカウント値を0にリセットすることを要求するモードに設定する。そして、コントローラ11は、第6の接続線19を介して、トリガー信号を総てのインターフェース部IF1〜IFnに対して同時に伝送する。トリガー信号を受信したインターフェース部IF1〜IFn各々はカウント値を0にリセットする。
S13段階において、コントローラ11は、第5の接続線18を介してトリガー種類識別信号を総てのインターフェース部IF1〜IFnに対して同時に伝送して、トリガー信号の種類をカウント値をコントローラ11内の記憶部22に書き込むことを要求するモードに設定する。そして、コントローラ11は、第6の接続線19を介して、トリガー信号を総てのインターフェース部IF1〜IFnに対して同時に伝送する。
S21段階において、コントローラ11は、第5の接続線18を介してトリガー種類識別信号を総てのインターフェース部IF1〜IFnに対して同時に伝送して、トリガー信号の種類をハードウェア・モジュールHM1〜HMnに対して動作の開始を要求するモードに設定する。そして、コントローラ11は、第6の接続線19を介して、トリガー信号を総てのインターフェース部IF1〜IFnに対して同時に伝送する。総てのインターフェース部IF1〜IFnがトリガー信号をほぼ同時に受信して、ハードウェア・モジュールHM1〜HMnが一斉に相互に影響しながら動作を開始する。
このように、変形例によれば、接続線を伝送されるトリガー信号をコード化することにより、本発明の実施の形態に比べて接続線の数を少なくすることができるので、コスト上昇を抑えることができる。
一方、本発明の実施の形態によれば、インターフェース部IF1〜IFn内にコード化されたトリガー信号をデコードする回路が不要となるため、コスト上昇を抑えることができる。
上記のように、本発明は、1つの実施の形態及びその変形例によって記載したが、この
開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
本発明の実施の形態及びその変形例に示したハードウェア・モジュール制御システムは、例えば、半導体試験装置や、モジュール型測定器などに対して適用することができる。
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
11…コントローラ
12B、12B1〜12Bn…バス(第1の接続線)
13…スイッチ部品
14B1〜14Bn…ローカルバス
15…第2の接続線
16…第3の接続線
17…第4の接続線
18…第5の接続線
19…第6の接続線
21…比較判定部
22…記憶部
25…パケット分解/組立部
26…ローカルバス制御部
27…カウンタ
31a1〜31am…レジスタ
31b1〜31bm…メモリ
32…論理回路
HM1〜HMn…ハードウェア・モジュール
IF1〜IFn…インターフェース部
12B、12B1〜12Bn…バス(第1の接続線)
13…スイッチ部品
14B1〜14Bn…ローカルバス
15…第2の接続線
16…第3の接続線
17…第4の接続線
18…第5の接続線
19…第6の接続線
21…比較判定部
22…記憶部
25…パケット分解/組立部
26…ローカルバス制御部
27…カウンタ
31a1〜31am…レジスタ
31b1〜31bm…メモリ
32…論理回路
HM1〜HMn…ハードウェア・モジュール
IF1〜IFn…インターフェース部
Claims (4)
- 複数のハードウェア・モジュールの動作条件を設定するための設定データを送受信するハードウェア・モジュール制御システムにおいて、当該システムは、
前記設定データを送信するコントローラと、
前記設定データを受信して前記ハードウェア・モジュール各々の動作条件を設定するインターフェース部とを備え、
前記コントローラは、前記インターフェース部各々が受信した設定データの数と前記コントローラが送信した設定データの数とを前記インターフェース部毎に比較し、総てのインターフェース部について、受信した設定データの数と送信した設定データの数とが一致している場合、総てのハードウェア・モジュールの動作条件の設定が完了したと判定する比較判定部を備える
ことを特徴とするハードウェア・モジュール制御システム。 - 前記インターフェース部は、受信した設定データの数を計数するカウンタを備え、
前記比較判定部は、総てのインターフェース部について、前記カウンタが計数した数と前記コントローラが送信した設定データの数とを比較する
ことを特徴とする請求項1に記載のハードウェア・モジュール制御システム。 - 前記コントローラは、総ての前記インターフェース部に対して、前記カウンタが計数した数を前記コントローラ内の記憶部に書き込むことを要求するトリガー信号を同時に送信し、
前記インターフェース部各々は、当該トリガー信号を受信して、前記カウンタが計数した数を前記記憶部に書き込むことを特徴とする請求項2に記載のハードウェア・モジュール制御システム。 - 前記コントローラと前記インターフェース部各々との間は、前記設定データ及び前記カウンタが計数した数を示すデータを送受信するための第1の接続線、及び前記トリガー信号を送受信するための第2の接続線により接続され、
前記コントローラは、前記第2の接続線を介して、前記総てのインターフェース部に対して前記トリガー信号を同時に送信し、
前記インターフェース部各々は、前記第1の接続線を介して、前記カウンタが計数した数を示すデータを前記コントローラへ送信する
ことを特徴とする請求項3に記載のハードウェア・モジュール制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008252250A JP2010086132A (ja) | 2008-09-30 | 2008-09-30 | ハードウェア・モジュール制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008252250A JP2010086132A (ja) | 2008-09-30 | 2008-09-30 | ハードウェア・モジュール制御システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010086132A true JP2010086132A (ja) | 2010-04-15 |
Family
ID=42250057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008252250A Pending JP2010086132A (ja) | 2008-09-30 | 2008-09-30 | ハードウェア・モジュール制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010086132A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011125615A1 (ja) | 2010-04-02 | 2011-10-13 | 独立行政法人産業技術総合研究所 | 細胞分別方法、細胞培養基材、および細胞分別装置 |
JP2020077171A (ja) * | 2018-11-07 | 2020-05-21 | 株式会社デンソー | 電子制御装置 |
-
2008
- 2008-09-30 JP JP2008252250A patent/JP2010086132A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011125615A1 (ja) | 2010-04-02 | 2011-10-13 | 独立行政法人産業技術総合研究所 | 細胞分別方法、細胞培養基材、および細胞分別装置 |
JP2020077171A (ja) * | 2018-11-07 | 2020-05-21 | 株式会社デンソー | 電子制御装置 |
JP7155892B2 (ja) | 2018-11-07 | 2022-10-19 | 株式会社デンソー | 電子制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10552047B2 (en) | Memory system | |
CN108701113B (zh) | 用于在模块总线和axi总线之间转化请求的总线桥 | |
KR20200139714A (ko) | 디버그 제어기 회로 | |
US20100030927A1 (en) | General purpose hardware acceleration via deirect memory access | |
US7970959B2 (en) | DMA transfer system using virtual channels | |
JP3664664B2 (ja) | バスシステム及びそのバス仲裁方法 | |
JP2010086132A (ja) | ハードウェア・モジュール制御システム | |
US8291270B2 (en) | Request processing device, request processing system, and access testing method | |
KR20170117326A (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
US20040054843A1 (en) | Configuration and method having a first device and a second device connected to the first device through a cross bar | |
US20080126644A1 (en) | System for generating access conflict in access conflict test | |
JP2007263404A (ja) | 電気機器および電気機器における通信機能正常判定方法 | |
JP2007102476A (ja) | クロスバースイッチ、情報処理装置および転送方法 | |
JP6960841B2 (ja) | 半導体デバイス、電子機器、データ伝送方法、タイミングコントローラ、自動車 | |
JP2009163531A (ja) | 割り込み管理機構およびマイクロコンピュータ | |
JP2007241922A (ja) | 共有資源利用のための調停方法及びその調停装置 | |
CN112685344B (zh) | Dma编程电路及基于dma编程电路的编程方法 | |
US9128914B2 (en) | Semiconductor integrated circuit | |
JPH10283302A (ja) | 複数のプロセッサに接続されたバスにデータを供給する方法およびシステム | |
US20220050139A1 (en) | System, apparatus and method for communicating debug messages on a sideband of a serial link according to a debug type messaging protocol | |
US8855950B2 (en) | Interprocessor communication measurement system | |
TWI245912B (en) | Circuit testing with ring-connected test instrument modules | |
US20100115357A1 (en) | Novel Architecture for a Message Bus | |
JP5439742B2 (ja) | システムコントローラ、半導体装置、及びインターフェイス試験方法 | |
WO2016151774A1 (ja) | 情報処理装置、情報処理システムおよび情報処理装置の制御プログラム |