JP2010073973A

JP2010073973A - 化合物半導体積層体及びその製造方法並びに半導体デバイス

Info

Publication number: JP2010073973A
Application number: JP2008241047A
Authority: JP
Inventors: Yoshihiko Shibata; 佳彦柴田; Hitohisa Kunimi; 仁久國見
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2008-09-19
Filing date: 2008-09-19
Publication date: 2010-04-02
Anticipated expiration: 2028-09-19
Also published as: JP5272160B2

Abstract

【課題】Ｓｉ基板上にＧａＮ膜を形成することを可能にし、光デバイス、トランジスタなどの電子デバイスへの応用展開を工業的に提供可能にする化合物半導体積層体及びその製造方法を提供すること。
【解決手段】Ｓｉ基板１上に、Ｉｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上、１以下）である活性層２が直接形成されている。この活性層２とＳｉ基板１の単結晶層の界面にＡｓを含む物質が島状に存在している。Ｓｉ基板１は、バルク単結晶基板又は最上層がＳｉである薄膜基板である。
【選択図】図１

Description

本発明は、化合物半導体積層体及びその製造方法並びに半導体デバイスに関し、より詳細には、Ｓｉ基板上に化合物半導体活性層を形成した化合物半導体積層体及びその製造方法並びに化合物半導体積層体を用いた、電子デバイス，光デバイスのいずれかである半導体デバイスに関するものである。

一般に、化合物半導体積層体は、工業的に有用なものが多く、ＧａＮなどの窒化物を活性層として、光デバイスや電子デバイスが盛んに研究され実用化されてきている。ＧａＮなどの化合物半導体は、バルクの単結晶の生産が困難であるため、通常は、サファイア基板やＳｉＣ基板上に薄膜化したものが用いられてきている。

Ｓｉ基板は、サファイア基板やＳｉＣに比べて大口径であり、はるかに安価なものが安定に市場に供給されている。しかしながら、Ｓｉ基板への化合物半導体膜の形成は、技術的には難しいとされる。更に、ＴＡＴの問題からＳｉ上に直接ＧａＮなどを形成することが好ましいが、Ｓｉ上に直接、良質のＧａＮやＡｌＧａＮ、ＩｎＧａＮなどを形成することは、従来技術では困難な状況であった。

表面科学Ｖｏｌ．２０、Ｎｏ．１０ｐｐ６８０−６８４（１９９９）

本発明は、このような状況に鑑みてなされたもので、その目的とするところは、Ｓｉ基板上にＧａＮなどの化合物半導体膜を直接形成することを可能にし、光デバイス、トランジスタなどの電子デバイスへの応用展開を工業的に図るようにした化合物半導体積層体及びその製造方法並びに半導体デバイスを提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、Ｓｉ基板上に、Ｉｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上１以下）を直接形成してなる化合物半導体積層体において、前記化合物半導体層と前記Ｓｉ基板の界面にＡｓを含む物質が、島状に存在することを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記化合物半導体層が、活性層であることを特徴とする。

また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記島状物質は、前記Ｓｉ基板又は前記化合物半導体層の構成元素の一部から成ることを特徴とする。

また、請求項４に記載の発明は、請求項１，２又は３に記載の発明において、前記島状物質が、前記Ｓｉ基板に対してエピタキシャル成長していないことを特徴とする。

また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明において、前記島状物質が、前記Ｓｉ基板及び前記化合物半導体層と結晶配列が異なることを特徴とする。

また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記化合物半導体が、単結晶薄膜であることを特徴とする。

また、請求項７に記載の発明は、請求項１乃至６のいずれかに記載の発明において、前記活性層の膜厚が、０．１μｍ以上、５μｍ以下であることを特徴とする。

また、請求項８に記載の発明は、請求項７に記載の発明において、あらゆる位置における化合物半導体層の結晶の質が均一であることを特徴とする。

また、請求項９に記載の発明は、Ｓｉ基板上に化合物半導体を形成する化合物半導体積層体の製造方法において、前記Ｓｉ基板を水素終端させ、次いで、該Ｓｉ基板上にＡｓを先行して照射して、次いで、Ｓｉから水素が脱離する前に化合物半導体の構成物質を照射して化合物半導体を形成することを特徴とする。

また、請求項１０に記載の発明は、Ｓｉ基板上に化合物半導体を形成する化合物半導体積層体の製造方法において、前記Ｓｉ基板を水素終端させ、次いで、該Ｓｉ基板上に直接Ａｓを照射せずに、雰囲気にＡｓを存在させ、次いで、Ｓｉから水素が脱離する前に化合物半導体の構成物質を照射して化合物半導体を形成することを特徴とする。

また、請求項１１に記載の発明は、請求項９又は１０に記載の発明において、前記化合物半導体の構成物質を前記Ｓｉ基板に照射して薄膜を形成した後に、前記Ｓｉ基板の温度を上昇させ、次いで、前記化合物半導体の構成物質を照射することを特徴とする。

また、請求項１２に記載の発明は、請求項９，１０又は１１に記載の発明において、前記Ｓｉ基板が、バルク単結晶基板又は最上層がＳｉである薄膜基板であることを特徴とする。

また、請求項１３に記載の発明は、請求項１乃至８のいずれかに記載の化合物半導体積層体にオーミック電極が形成されてなることを特徴とする半導体デバイスである。

また、請求項１４に記載の発明は、請求項１３に記載の発明において、前記半導体デバイスが、電子デバイス，光デバイスのいずれかであることを特徴とする。

発明者らが鋭意検討を進めた結果、まず、水素で終端したＳｉ基板上にＡｓを先行して照射し、次いで、化合物半導体構成物質を前記Ｓｉ基板上に照射することにより、極めて良質の化合物半導体膜をＳｉ基板上に形成できることを見出した。

本発明において、極めて良質なＧａＮなどの化合物半導体膜が得られた理由は、先行して照射したＡｓが、化合物半導体膜とＳｉ基板の界面に存在することに起因すると考えられる。Ａｓを先行照射しても，水素で終端したＳｉ基板との間に化学反応は起きていない。Ｇａを供給した時に初めて、Ｓｉから水素が離脱し、ＳｉとＧａが結合し、膜成長が開始する。Ａｓは先行して照射しており、ＧａＮ成膜前に供給はやめているにもかかわらず、得られた化合物半導体膜の深さ方向の元素解析を行うと、化合物半導体とＳｉの界面にＡｓを含むことが確認できた。さらに、Ｓｉ基板に直接Ａｓを照射せずに、雰囲気にＡｓを存在させるだけでも、同様に化合物半導体とＳｉの界面にＡｓを含むことを確認できた。

得られたＳｉ基板上のＧａＮ膜を高分解能超高圧透過電子線回折（ＨＲＴＥＭ；Ｈｉｇｈ−ｒｅｓｏｌｕｔｉｏｎｔｒａｎｓｍｉｓｓｉｏｎｅｌｅｃｔｒｏｎｍｉｃｒｏｓｃｏｐｙ）で、解析した結果、ＧａＮ膜とＳｉ基板の界面に、Ｓｉ基板とも、ＧａＮ膜とも周期性の異なる物質が、島状に観察された。その物質は、Ｓｉ基板にエピタキシャル成長していないことが確認できた。この物質を電子エネルギー損失スペクトル（ＥＥＬＳ：ＥＬＥＣＴＲＯＮＥＮＥＲＧＹＬＯＳＳＳＰＥＣＴＲＵＭ）ＥＥＬＳ法で解析すると、Ａｓを含有することが確認できた。Ａｓを含む島状部分は、界面のみに存在する。島状物質が無い部分は、Ｓｉ基板とＧａＮ膜の界面は、原子レベルでスムースに結合しており、界面に非晶質や多結晶は見られなかった。また、欠陥もＡｓ先行照射無しのものと比べると、著しく少ない傾向を示す。これらのことより、島状に存在するＡｓが、化合物半導体膜とＳｉ基板の界面を良好にしたと考えられる。

本発明の化合物半導体活性層は、ＧａＮ，ＡｌＮ，ＩｎＮ，Ｉｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上、１以下），Ｉｎ_xＧａ_1-xＮ（０以上、０．３以下）等が好ましい例である。

本発明の化合物半導体膜の厚さは、特に制限は無いが、通常、０．１μｍ以上、５μｍ以下であり、好ましくは、０．２μｍ以上、４μｍ以下であり、さらに好ましくは、０．３μｍ以上、３μｍ以下であり、最も好ましくは０．３５μｍ〜１．５μｍである。基板材料は、Ｓｉのバルク単結晶基板又は最上層がＳｉである薄膜基板であり、（１１１）は好ましい面方位である。

Ｓｉ単結晶層は水素で終端されていることが必要である。水素で終端する方法に、特に制限は無いが、非特許文献１などに示されているように、通常は、水素終端処理は、フッ化アンモニウム水溶液やフッ化水素水溶液に洗浄したＳｉ基板を浸漬することにより、行なうのが一般的である。

Ａｓを含む物質は、ＳｉとＩｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上、１以下）の界面のみに島状に存在しており、ＳｉとＩｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上、１以下）の界面に第３層がある３層構造ではない。Ａｓを含む物質は、一定の大きさではない。その大きさは、膜厚方向では、通常２ｎｍ以下であり、１ｎｍ未満のものが多い。また界面に平行な方向では、通常１００ｎｍ以下であり、５〜３０ｎｍ程度のものが多い。島と島の間隔も、一定ではない。通常１００ｎｍ以下であり、５〜３０ｎｍ程度の物が多い。

当該発明のＡｓを含む島状物質は、量子ドットと比べると、基板と結晶配列が異なり、エピタキシャル成長していない点が異なる。

化合物半導体単結晶膜とは、Ｓｉ基板の面方位と、化合物半導体膜の面方位が、基板に平行、垂直方向いずれも同じである状況をいう。通常、高分解能Ｘ線回折法や、高分解能透過電子線回折法（ＨＲＴＥＭ；Ｈｉｇｈ−ｒｅｓｏｌｕｔｉｏｎｔｒａｎｓｍｉｓｓｉｏｎｅｌｅｃｔｒｏｎｍｉｃｒｏｓｃｏｐｙ）で単結晶膜であることの確認が出来る。

化合物半導体とＳｉの界面にＡｓが存在することの確認は、二次イオン質量分析（ＳＩＭＳ）で確認が可能である。ＳＩＭＳにおいて界面の位置は、化合物半導体膜の構成元素の強度が１／２になる点、またはＳｉの強度が１／２になる点、あるいはこれらの２点の中点とする場合や、界面に多く存在することが明らかである元素（通常、ＭＢＥや蒸着で形成した化合物半導体と基板との界面には、ＣやＯが多く含まれる）の強度が最大となる点と定義することが一般的である。本願発明の構造を解析した場合、通常は、前述の一般的な定義の界面のいずれかの近傍にＡｓの極大値が観察されるが、測定条件によっては、前述の定義の界面からＡｓの極大値がシフトして現れるケースもある。この場合も活性層にＡｓが存在すると判断することができる。

界面におけるＡｓの有無の判定は、界面におけるＡｓの強度が化合物半導体膜中におけるＡｓの強度より高い場合は、界面にＡｓが存在すると判断できる。界面におけるＡｓの強度が、化合物半導体膜中におけるＡｓの強度よりも高いことの判定は、数値的には、例えば、界面のＡｓの強度が、界面付近の化合物半導体膜中のＡｓの平均強度に、統計変動によるバラツキの標準偏差σの２倍を加えた値よりも高いことで判定できる。しかし、実際には、σの２倍を加えた値よりも小さい場合でも、ＳＩＭＳデータをグラフ化して目視により判断し、Ａｓが活性層より高いと判断されれば、界面にＡｓが存在すると判断できる。平均強度は、化合物半導体中のＡｓのプロファイルが大きく変化せずほぼ一定となっている領域で求める。

なお、ノイズなどで強度が高くなることもあるので、このようなノイズは排除する必要があるが、このようなノイズの場合は１点のみで高くなる確率が高いことから、例えば、１点または２点のみで強度が高くなるような場合は、ノイズと判断できる。

ＳＩＭＳの装置、及び測定条件は、例えば、ＡＴＯＭＩＫＡ社製ＳＩＭＳ４１００、１次イオン種はＣｓ＋、加速エネルギー２ｋｅＶ、１次イオン電流８ｎＡ、１次イオンビーム入射角度６０ｄｅｇ（垂直が０）、スキャン幅は２００μｍ、検出イオン種は、Ａｓと、化合物半導体を構成する元素のイオン、基板を構成する元素のイオン、またはそれらのクラスタイオンや１次イオンとのクラスタイオンであり、例えば、化合物半導体膜がＧａＮで基板がＳｉである場合は、¹²Ｃ⁺，¹³³Ｃｓ¹⁴Ｎ⁺，¹³³Ｃｓ¹⁶Ｏ⁺，¹³³Ｃｓ²⁸Ｓｉ⁺，¹³³Ｃｓ⁶⁹Ｇａ⁺，¹³³Ｃｓ⁷⁵Ａｓ⁺などである。

また、資料を薄片化し、高分解能透過電子線回折法（ＨＲＴＥＭ；Ｈｉｇｈ−ｒｅｓｏｌｕｔｉｏｎｔｒａｎｓｍｉｓｓｉｏｎｅｌｅｃｔｒｏｎｍｉｃｒｏｓｃｏｐｙ）観察を行なうことにより、Ａｓを含む島状物質が、Ｓｉとも化合物半導体とも結晶配列が異なり、エピタキシャル成長していないことが確認できる。また、電子エネルギー損失スペクトル（ＥＥＬＳ：ＥＬＥＣＴＲＯＮＥＮＥＲＧＹＬＯＳＳＳＰＥＣＴＲＵＭ）ＥＥＬＳ法で解析することにより、Ａｓを含む島状化合物が、界面のみに存在することが確認できる。

Ａｓの先行照射時間（Ａｓのみを照射する時間）は、上限はないが、通常、０．５秒以上、６０秒以下が良く用いられる。Ａｓを照射する前に，水素でターミネートした基板を高温で処理して、水素を除去し、クリーンなＳｉ再配列表面を得て、その上に、化合物半導体を形成することが、一般的に行なわれているが、本発明においては、ターミネートされた水素が、脱離する前に、Ａｓ照射、及び，初期成長または本成長を開始することがポイントである。Ａｓ先行照射後，通常は、４８時間以内にＧａＮの形成を行うが、一時間以内に行う事が多い。照射量は、イオンゲージでフラックスを測定した場合、１０^-4〜１０^-9Ｔｏｒｒが通常である。

また、Ａｓ先行照射は、直接Ｓｉ基板に照射しない場合でも効果を発揮する。この場合には，雰囲気に存在するＡｓがＳｉ基板とＡｓを含まない化合物半導体基板の界面に取り込まれる。雰囲気に存在するＡｓはイオンゲージで測定した場合、通常１Ｘ１０^-10ｍｂａｒより多く、好ましくは１Ｘ１０^-9ｍｂａｒより多く、さらに好ましくは、３Ｘ１０^-9ｍｂａｒより多い条件が良い。

本願発明を達成するのに最も適した成膜法は、分子線エピタキシー法（ＭＢＥ）であるが、通常の蒸着や、アトミックレイヤーエピタキシー法などでも可能であり、特に制限は無い。化合物半導体膜の成長は、上述したＡｓ照射温度で、１段階成長をしても良いし、基板温度を上げて２段階成長しても良い。また、オーミック電極は、Ａｕ／Ｐｔ／Ｔｉなどの公知の多層電極でも良いし、単層の金属でも良い。

本発明によれば、Ｓｉ基板上に、Ｉｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上１以下）である活性層を直接形成してなる化合物半導体積層体において、活性層とＳｉ基板の単結晶層の界面にＡｓを含む島状物質が存在するので、Ｓｉ基板上にＧａＮ膜を直接形成することを可能にし、光デバイス、トランジスタなどの電子デバイスへの応用展開を工業的に可能とした。

以下、図面を参照して本発明の実施例について説明する。
図１は、本発明の化合物半導体積層体の断面構造模式図で、図中符号１はＳｉ基板、２はＩｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上１以下）膜（化合物半導体層）を示している。本発明の化合物半導体積層体は、Ｓｉ基板１上に、Ｉｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上、１以下）２が直接形成されている。この化合物半導体層２とＳｉ基板１の単結晶層の界面にＡｓを含む物質が島状に存在している。

化合物半導体は、化合物半導体は、Ｉｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上、１以下）であることが望ましい。また、Ｉｎ_xＧａ_1-xＮ（０以上、０．３以下）であることが望ましい。また、化合物半導体は、単結晶薄膜であることが望ましい。

また、Ｓｉ基板１は、バルク単結晶基板又は最上層がＳｉである薄膜基板であることが望ましい。また、Ｓｉ基板１の（１１１）に等価な面が、このＳｉ基板１の表面と平行であることが望ましい。さらに、活性層の膜厚が、０．１μｍ以上、５μｍ以下であることが望ましい。

［実施例１］
図２は、本発明の化合物半導体積層体の実施例１に係る製造方法を説明するための工程フロー図である。まず、直径４インチの（１１１）Ｓｉ基板を洗浄後、１ｗｔ％のフッ化水素酸で処理して水素終端させた。次いで、分子線エピタキシー（ＭＢＥ）装置にＳｉ基板１を導入した。Ｓｉ基板を成長室に導入する前に、Ａｓを１０秒成長室に供給した（ステップＳ２１）。Ａｓは、イオンゲージで測定したフラックスで１０^-5Ｔｏｒｒ台とした。続いて、成長室に前記Ｓｉ基板を導入した（ステップＳ２２）。

次いで、基板温度を２００℃まで昇温した後に（ステップＳ２３）、Ｇａを４秒、ＧａＡｓ換算で、１ｎｍの厚さとなる量を照射した（ステップＳ２４）。Ｇａを照射する寸前のＡｓの圧力は、測定したところ８．５Ｘ１０^-9ｍｂａｒであった。次いで、基板温度を４２０℃まで昇温し（ステップＳ２５）、ＧａとＮを５０ｎｍとなる厚さ分だけ同時に照射した（ステップＳ２６）。

次いで、基板温度を７２０℃まで上げた後に（ステップＳ２７）、Ｇａ，Ｎを供給し（ステップＳ２８）、トータルで０．３５μｍのＧａＮ膜２を形成した（ステップＳ２９）。このＧａＮ膜２を高分解のＸ線回折（ＨＲＸＲＤ）、高分解の透過電子線回折（ＨＲＴＥＭ）、高分解能ＳＩＭＳ（ＳＩＭＳ）、電子エネルギー損失スペクトル（ＥＥＬＳ）法で評価した。

ＨＲＸＲＤでＧａＮの（００１）面が、基板に平行になっており、結晶性が良く工業的に用いることが可能なＧａＮ膜が形成できていることが確認できた。ＥＥＬＳより、Ｓｉ基板１の界面とＧａＮ膜２の間に、Ａｓを含む物質が、島状に存在することが確認できた。また、ＨＲＴＥＭで、Ａｓを含む島状物質が、ＳｉともＧａＮとも結晶配列が異なることが確認できた。また、ＧａＮが単結晶膜であることが確認できた。また、ＳＩＭＳの結果からも、Ｓｉ基板１とＧａＮ膜２の界面にＡｓが検出された。

［比較例１］
図２の工程フローで、ステップ２１のみを省いて，実施例１と同じ実験を行なった。すなわち、まず、直径４インチの（１１１）Ｓｉ基板を洗浄後、１ｗｔ％のフッ化水素酸で処理して水素終端させた。次いで、分子線エピタキシー（ＭＢＥ）装置にＳｉ基板１を導入した。

次いで、基板温度を２００℃まで昇温した後に、Ｇａを４秒、ＧａＡｓ換算で，１ｎｍの厚さとなる量を照射した。次いで、基板温度を４２０℃まで昇温し、ＧａとＮを５０ｎｍとなる厚さ分だけ同時に照射して、次いで、基板温度を７２０℃まで上げた後に、Ｇａ，Ｎを供給し、トータルで０．３５μｍのＧａＮ膜２を形成した。

このＧａＮ膜２を高分解のＸ線回折（ＨＲＸＲＤ）、高分解能ＳＩＭＳ（ＳＩＭＳ）で評価した。ＨＲＸＲＤでＧａＮのピークは検出できなかった。また、ＳＩＭＳの結果から、Ｓｉ基板１とＧａＮ膜２の界面にＡｓは検出されなかった。

［実施例２］
図３は、本発明の化合物半導体積層体の実施例２に係る製造方法を説明するための工程フロー図である。まず、直径４インチの（１１１）Ｓｉ基板を洗浄後、１ｗｔ％のフッ化水素酸で処理して水素終端させた。次いで、分子線エピタキシー（ＭＢＥ）装置にＳｉ基板１を導入した。Ｓｉ基板を成長室に導入する前に、Ａｓを１０秒成長室に供給した（ステップＳ３１）。Ａｓは、イオンゲージで測定したフラックスで１０^-5Ｔｏｒｒ台とした。続いて、成長室に前記Ｓｉ基板を導入した（ステップＳ３２）。

次いで、基板温度を２００℃まで昇温した後に（ステップＳ３３）、Ｇａを４秒、ＧａＡｓ換算で、１ｎｍの厚さとなる量を照射した（ステップＳ３４）。Ｇａを照射する寸前のＡｓの圧力は、測定したところ１．７Ｘ１０^-8ｍｂａｒであった。次いで、基板温度を４２０℃まで昇温し（ステップＳ３５）、Ｇａ、ＩｎとＮを５０ｎｍとなる厚さ分だけ同時に照射した（ステップＳ３６）。

次いで、基板温度を５８５℃まで上げた後に（ステップＳ３７）、Ｇａ，Ｉｎ，Ｎを供給し（ステップ３８）、トータルで０．３５μｍのＩｎＧａＮ膜２を形成した（ステップＳ３９）。このＩｎＧａＮ膜２を高分解のＸ線回折（ＨＲＸＲＤ）、高分解の透過電子線回折（ＨＲＴＥＭ）、高分解能ＳＩＭＳ（ＳＩＭＳ）で評価した。

ＨＲＸＲＤでＩｎＧａＮの（００１）面が，基板に平行になっており、結晶性が良く工業的に用いることが可能なＩｎＧａＮ膜が形成できていることが確認できた。ベガード側に従うとしてＩｎ組成を求めるとＩｎの組成は、０．３であった。

ＥＥＬＳより、Ｓｉ基板１の界面とＩｎＧａＮ膜２の間に、Ａｓを含む物質が、島状に存在することが確認できた。また、ＨＲＴＥＭで、Ａｓを含む島状物質が、ＳｉともＩｎＧａＮとも結晶配列が異なることが確認できた。また、ＩｎＧａＮが単結晶膜であることが確認できた。また、ＳＩＭＳの結果からも、Ｓｉ基板１とＩｎＧａＮ膜２の界面にＡｓが検出された。

［比較例２］
図３の工程フローで、ステップ３１のみを省いて、実施例２と同じ実験を行なった。すなわち、まず、直径４インチの（１１１）Ｓｉ基板を洗浄後、１ｗｔ％のフッ化水素酸で処理して水素終端させた。次いで、分子線エピタキシー（ＭＢＥ）装置にＳｉ基板１を導入した。

次いで、基板温度を２００℃まで昇温した後に、Ｇａを４秒、ＧａＡｓ換算で、１ｎｍの厚さとなる量を照射した。次いで、基板温度を４２０℃まで昇温し、Ｇａ、ＩｎとＮを５０ｎｍとなる厚さ分だけ同時に照射して、次いで、基板温度を５８５℃まで上げた後に、Ｇａ，Ｉｎ，Ｎを供給し、トータルで０．３５μｍのＩｎＧａＮ膜２を形成した。このＩｎＧａＮ膜２を高分解のＸ線回折（ＨＲＸＲＤ）、高分解能ＳＩＭＳ（ＳＩＭＳ）で評価した。ＨＲＸＲＤでＩｎＧａＮのピークは検出できなかった。また、ＳＩＭＳの結果から、Ｓｉ基板１とＩｎＧａＮ膜２の界面にＡｓは検出されなかった。

本発明は、化合物半導体積層体及びその製造方法並びに半導体デバイスに関するもので、Ｓｉ基板上に、Ｉｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上、１以下）である活性層を直接形成してなる化合物半導体積層体において、活性層とＳｉ基板の単結晶層の界面にＡｓ含有物質が島状に存在するので、Ｓｉ基板上にＧａＮ膜を直接形成することを可能にし、光デバイス、トランジスタなどの電子デバイスへの応用展開を工業的に可能とした。

本発明の化合物半導体積層体の断面構造模式図である。本発明の化合物半導体積層体の実施例１に係る製造方法を説明するための工程フロー図である。本発明の化合物半導体積層体の実施例２に係る製造方法を説明するための工程フロー図である。

符号の説明

１Ｓｉ基板
２Ｉｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上、１以下）膜（化合物半導体層）

Claims

Ｓｉ基板上に、Ｉｎ_xＧａ_yＡｌ_zＮ（ｘ，ｙ，ｚ：０以上、１以下）を直接形成してなる化合物半導体積層体において、前記化合物半導体層と前記Ｓｉ基板の界面にＡｓを含む物質が、島状に存在することを特徴とする化合物半導体積層体。
前記化合物半導体層が、活性層であることを特徴とする請求項１に記載の化合物半導体積層体。
前記島状物質は、前記Ｓｉ基板又は前記化合物半導体層の構成元素の一部から成ることを特徴とする請求項１又は２に記載の化合物半導体積層体。
前記島状物質が、前記Ｓｉ基板に対してエピタキシャル成長していないことを特徴とする請求項１，２又は３に記載の化合物半導体積層体。
前記島状物質が、前記Ｓｉ基板及び前記化合物半導体層と結晶配列が異なることを特徴とする請求項１乃至４のいずれかに記載の化合物半導体積層体。
前記化合物半導体が、単結晶薄膜であることを特徴とする請求項１乃至５のいずれかに記載の化合物半導体積層体。
前記活性層の膜厚が、０．１μｍ以上、５μｍ以下であることを特徴とする請求項１乃至６のいずれかに記載の化合物半導体積層体。
あらゆる位置における化合物半導体層の結晶の質が均一であることを特徴とする請求項７に記載の化合物半導体積層体。
Ｓｉ基板上に化合物半導体を形成する化合物半導体積層体の製造方法において、
前記Ｓｉ基板を水素終端させ、次いで、該Ｓｉ基板上にＡｓを先行して照射して、次いで、Ｓｉから水素が脱離する前に化合物半導体の構成物質を照射して化合物半導体を形成することを特徴とする化合物半導体積層体の製造方法。
Ｓｉ基板上に化合物半導体を形成する化合物半導体積層体の製造方法において、前記Ｓｉ基板を水素終端させ、次いで、該Ｓｉ基板上に直接Ａｓを照射せずに、雰囲気にＡｓを存在させ、次いで、Ｓｉから水素が脱離する前に化合物半導体の構成物質を照射して化合物半導体を形成することを特徴とする化合物半導体積層体の製造方法。
前記化合物半導体の構成物質を前記Ｓｉ基板に照射して薄膜を形成した後に、前記Ｓｉ基板の温度を上昇させ、次いで、前記化合物半導体の構成物質を照射することを特徴とする請求項９又は１０に記載の化合物半導体積層体の製造方法。
前記Ｓｉ基板が、バルク単結晶基板又は最上層がＳｉである薄膜基板であることを特徴とする請求項９，１０又は１１に記載の化合物半導体積層体の製造方法。
請求項１乃至８のいずれかに記載の化合物半導体積層体にオーミック電極が形成されてなることを特徴とする半導体デバイス。
前記半導体デバイスが、電子デバイス，光デバイスのいずれかであることを特徴とする請求項１３に記載の半導体デバイス。