JP2010072363A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2010072363A
JP2010072363A JP2008239963A JP2008239963A JP2010072363A JP 2010072363 A JP2010072363 A JP 2010072363A JP 2008239963 A JP2008239963 A JP 2008239963A JP 2008239963 A JP2008239963 A JP 2008239963A JP 2010072363 A JP2010072363 A JP 2010072363A
Authority
JP
Japan
Prior art keywords
liquid crystal
gate
crystal display
wiring
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008239963A
Other languages
Japanese (ja)
Inventor
Kazuhiro Takahashi
一博 高橋
Masanobu Nonaka
正信 野中
Masanori Ando
雅徳 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2008239963A priority Critical patent/JP2010072363A/en
Priority to US12/561,820 priority patent/US8363192B2/en
Publication of JP2010072363A publication Critical patent/JP2010072363A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device having a narrower frame and high definition without extending a frame size. <P>SOLUTION: The liquid crystal display device is equipped with: a liquid crystal display panel 100 having a liquid crystal layer 400 held between an array substrate 200 and a counter substrate 300; and includes an active area 120 composed of a plurality of pixels, wherein the array substrate is equipped with: gate lines Y disposed as extending in a row direction H of the active area; gate connecting lines YC disposed as extending in a column direction V of the active area and intersecting the gate lines through an insulating film; contact portions CT electrically connecting the gate lines and the gate connecting lines; and a signal supply unit 131 disposed along one side out of the active area, located on the extended lines in the column direction, and supplying a signal to each gate connecting line YC. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、液晶表示装置に係り、特に、アクティブエリアにおいてゲート線とゲート接続配線とが異なる層に形成された液晶表示装置に関する。   The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device in which a gate line and a gate connection wiring are formed in different layers in an active area.

平面表示装置として代表的な液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータやテレビなどのＯＡ機器などの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。   A typical liquid crystal display device as a flat display device is used in various fields as a display device for OA equipment such as a personal computer and a television by utilizing features such as light weight, thinness, and low power consumption. In recent years, liquid crystal display devices are also used as mobile terminal devices such as mobile phones, display devices such as car navigation devices and game machines.

液晶表示装置は、シール材を介して貼り合わせられたアレイ基板と対向基板との間に液晶層を保持して構成された液晶表示パネルを備えている。   The liquid crystal display device includes a liquid crystal display panel configured by holding a liquid crystal layer between an array substrate and a counter substrate bonded together with a sealing material.

近年、液晶表示パネルには、高精細化が求められ、画素数の増加に伴ってゲート線及びソース線の本数が増加する傾向にある。そのため、これらのゲート線及びソース線と各入力端子とを接続する引き回し配線の本数が増加するため、引き回し配線を配置するためのアクティブエリア外のサイズ（額縁サイズ）が大きくなってしまう。   In recent years, liquid crystal display panels are required to have high definition, and the number of gate lines and source lines tends to increase as the number of pixels increases. For this reason, the number of routing lines connecting these gate lines and source lines and each input terminal increases, and the size (frame size) outside the active area for arranging the routing lines becomes large.

このような課題に対して、例えば特許文献１によれば、複数のゲート線が互いに隣り合う２本毎に連結され、その連結された２本毎にゲート引き回し配線を有し、各ソース線が画素間において互いに平行に延びるソース第１入力線及びソース第２入力線を有する構成が開示されている。   For example, according to Patent Document 1, for example, a plurality of gate lines are connected every two adjacent to each other, and each of the two connected lines has a gate routing wiring, and each source line has A configuration having a source first input line and a source second input line extending between the pixels in parallel with each other is disclosed.

このような構成においては、連結されたゲート線に接続されたＴＦＴの一方がソース第１入力線に接続されるとともにＴＦＴの他方がソース第２入力線に接続され、それぞれ独立に駆動制御されている。
特開２００８−５８３５７号公報 In such a configuration, one of the TFTs connected to the connected gate line is connected to the source first input line and the other of the TFTs is connected to the source second input line, and each of them is independently driven and controlled. Yes.
JP 2008-58357 A

特許文献１に開示された構成においては、ゲート線とゲート信号入力端子とを接続するためのゲート引き回し配線は、ゲート信号入力端子及びソース信号入力端子が設けられた基板本体の一辺とは異なる辺に沿った周辺領域に配置される。このため、依然としてゲート引き回し配線を配置するための領域を確保する必要がある。   In the configuration disclosed in Patent Document 1, the gate routing wiring for connecting the gate line and the gate signal input terminal is different from one side of the substrate body on which the gate signal input terminal and the source signal input terminal are provided. Is arranged in a peripheral region along the line. For this reason, it is still necessary to secure an area for arranging the gate routing wiring.

この発明は、上述した問題点に鑑みなされたものであって、その目的は、狭額縁化が可能であるとともに、額縁サイズを拡大することなく高精細化が可能な液晶表示装置を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a liquid crystal display device capable of narrowing the frame and achieving high definition without enlarging the frame size. It is in.

この発明の態様による液晶表示装置は、
第１基板と第２基板との間に液晶層を保持した構成の液晶表示パネルを備え、複数の画素によって構成されたアクティブエリアを備えた液晶表示装置であって、
前記第１基板は、
前記アクティブエリアの行方向に延出するように配置された第一配線と、
前記アクティブエリアの列方向に延出し、前記第一配線と絶縁膜を介して交差するように配置された第一接続配線と、
前記第一配線と前記第一接続配線とを電気的に接続するコンタクト部と、
前記アクティブエリアにおいて、前記第一接続配線と平行に延出するように配置された第二配線と、
列方向の延長線上に位置するアクティブエリア外の一辺に沿って配置され、前記第一接続配線及び前記第二配線にそれぞれ信号を供給する信号供給部と、
を備えたことを特徴とする。 A liquid crystal display device according to an aspect of the present invention includes:
A liquid crystal display device including a liquid crystal display panel configured to hold a liquid crystal layer between a first substrate and a second substrate, and including an active area configured by a plurality of pixels,
The first substrate is
A first wiring arranged to extend in the row direction of the active area;
A first connection wiring that extends in the column direction of the active area and is arranged to intersect the first wiring via an insulating film;
A contact portion for electrically connecting the first wiring and the first connection wiring;
In the active area, a second wiring arranged to extend in parallel with the first connection wiring;
A signal supply unit arranged along one side outside the active area located on the extended line in the column direction, and supplying a signal to each of the first connection wiring and the second wiring;
It is provided with.

この発明によれば、狭額縁化が可能であるとともに、額縁サイズを拡大することなく高精細化が可能な液晶表示装置を提供できる。   According to the present invention, it is possible to provide a liquid crystal display device capable of narrowing the frame and achieving high definition without enlarging the frame size.

以下、この発明の一実施の形態に係る表示装置、特に液晶表示装置について図面を参照して説明する。   Hereinafter, a display device, particularly a liquid crystal display device according to an embodiment of the present invention will be described with reference to the drawings.

図１に示すように、液晶表示装置は、略矩形平板状の液晶表示パネル１００を備えている。すなわち、液晶表示パネル１００は、一対の基板すなわちアレイ基板（第１基板）２００及び対向基板（第２基板）３００と、アレイ基板２００と対向基板３００との間に保持された液晶層４００と、によって構成されている。   As shown in FIG. 1, the liquid crystal display device includes a liquid crystal display panel 100 having a substantially rectangular flat plate shape. That is, the liquid crystal display panel 100 includes a pair of substrates, that is, an array substrate (first substrate) 200 and a counter substrate (second substrate) 300, a liquid crystal layer 400 held between the array substrate 200 and the counter substrate 300, It is constituted by.

これらのアレイ基板２００と対向基板３００とは、シール材１１０によって貼り合わせられ、これらの間に液晶層４００を保持するための所定のセルギャップを形成する。このようなセルギャップは、例えば、一方の基板に一体的に形成された柱状スペーサによって形成可能である。液晶層４００は、アレイ基板２００と対向基板３００との間のセルギャップに封入された液晶組成物によって形成されている。   The array substrate 200 and the counter substrate 300 are bonded together by a sealing material 110, and a predetermined cell gap for holding the liquid crystal layer 400 is formed therebetween. Such a cell gap can be formed by, for example, a columnar spacer formed integrally with one substrate. The liquid crystal layer 400 is formed of a liquid crystal composition sealed in a cell gap between the array substrate 200 and the counter substrate 300.

液晶表示パネル１００は、シール材１１０によって囲まれた内側に、画像を表示する略矩形状のアクティブエリア１２０を備えている。このアクティブエリア１２０は、マトリクス状に配置された複数の画素ＰＸによって構成されている。   The liquid crystal display panel 100 includes a substantially rectangular active area 120 that displays an image on the inner side surrounded by the sealing material 110. The active area 120 includes a plurality of pixels PX arranged in a matrix.

アレイ基板２００は、アクティブエリア１２０において、行方向Ｈに沿って延出するように配置された複数の第一配線であるゲート線Ｙ（１、２、３、…、ｍ）と、列方向Ｖに沿って延出するように配置された複数の第一接続配線であるゲート接続配線ＹＣ（１、２、３、…、ｎ）と、列方向Ｖに沿って延出するように配置された複数の第二配線であるソース線Ｘ（１、２、３、…、ｎ）と、各画素ＰＸにおけるソース線Ｘとゲート線Ｙとの交差部に配置されたスイッチング素子２２０と、各画素ＰＸのそれぞれに配置されスイッチング素子２２０に接続された画素電極２３０と、を備えている（但し、ｍ及びｎは正の整数）。   The array substrate 200 includes a plurality of gate lines Y (1, 2, 3,..., M) arranged in the row direction H in the active area 120 and a column direction V. And a plurality of first connection wirings YC (1, 2, 3,..., N) arranged so as to extend along the column direction V and arranged along the column direction V. A source line X (1, 2, 3,..., N) that is a plurality of second wirings, a switching element 220 disposed at an intersection of the source line X and the gate line Y in each pixel PX, and each pixel PX And a pixel electrode 230 connected to the switching element 220 (where m and n are positive integers).

ゲート線Ｙとゲート接続配線ＹＣとは、絶縁膜を介して互いに交差するように配置されている。また、ゲート線Ｙとソース線Ｘとは、絶縁膜を介して互いに交差するように配置されている。ゲート接続配線ＹＣ及びソース線Ｘは、アクティブエリア１２０において、互いに平行に延出するように配置されている。これらのゲート接続配線ＹＣ及びソース線Ｘは、同一層（つまり、同一の絶縁膜上）に配置されても良いし、絶縁膜を介して異なる層（つまり、一方が絶縁膜に覆われ他方が絶縁膜上）に配置されても良い。   The gate line Y and the gate connection wiring YC are arranged so as to cross each other through an insulating film. Further, the gate line Y and the source line X are arranged so as to cross each other through an insulating film. The gate connection wiring YC and the source line X are arranged in the active area 120 so as to extend in parallel with each other. The gate connection wiring YC and the source line X may be arranged in the same layer (that is, on the same insulating film), or different layers (that is, one is covered with the insulating film and the other is interposed through the insulating film). It may be disposed on the insulating film.

特に、この実施の形態では、後述するように、ゲート接続配線ＹＣ及びゲート線Ｙは、コンタクト部を介して電気的に接続されている。   In particular, in this embodiment, as will be described later, the gate connection wiring YC and the gate line Y are electrically connected via a contact portion.

スイッチング素子２２０は、例えばアモルファスシリコンやポリシリコンなどによって形成された半導体層を備えた薄膜トランジスタ（ＴＦＴ）によって構成されている。   The switching element 220 is configured by a thin film transistor (TFT) including a semiconductor layer formed of, for example, amorphous silicon or polysilicon.

スイッチング素子２２０のゲート電極２２２は、ゲート線Ｙに電気的に接続されている（あるいは、ゲート電極２２２は、ゲート線Ｙと一体的に形成されている）。スイッチング素子２２０のソース電極２２５は、ソース線Ｘに電気的に接続されている（あるいは、ソース２２５は、ソース線Ｘと一体的に形成されている）。スイッチング素子２２０のドレイン電極２２７は、画素電極２３０に電気的に接続されている。   The gate electrode 222 of the switching element 220 is electrically connected to the gate line Y (or the gate electrode 222 is formed integrally with the gate line Y). The source electrode 225 of the switching element 220 is electrically connected to the source line X (or the source 225 is formed integrally with the source line X). The drain electrode 227 of the switching element 220 is electrically connected to the pixel electrode 230.

対向基板３００は、アクティブエリア１２０において、複数の画素電極２３０のそれぞれに対向した対向電極３３０を備えている。   The counter substrate 300 includes a counter electrode 330 that faces each of the plurality of pixel electrodes 230 in the active area 120.

また、液晶表示パネル１００は、アクティブエリア外１３０に配置された信号供給部１３１を備えている。この信号供給部１３１は、ゲートドライバ及びソースドライバなどを含む信号供給源として機能する駆動ＩＣチップやフレキシブル配線基板と接続可能な端子を有し、信号供給源から供給された信号を各端子に接続された配線（すなわち、ゲート接続配線ＹＣ及びソース線Ｘ）に供給する。あるいは、この信号供給部１３１は、ポリシリコンＴＦＴなどを含むドライバとして構成され、アレイ基板２００に直接形成されても良い。   In addition, the liquid crystal display panel 100 includes a signal supply unit 131 disposed outside the active area 130. This signal supply unit 131 has a terminal that can be connected to a driving IC chip or a flexible wiring board that functions as a signal supply source including a gate driver and a source driver, and connects a signal supplied from the signal supply source to each terminal. Is supplied to the connected wiring (that is, the gate connection wiring YC and the source line X). Alternatively, the signal supply unit 131 may be configured as a driver including a polysilicon TFT or the like and directly formed on the array substrate 200.

図１に示した例では、信号供給部１３１は、対向基板３００の端部３００Ａより外方に向かって延在したアレイ基板２００の延在部２００Ｅに形成されている。すなわち、アレイ基板２００は、対向基板３００と同様に四角形状に形成され、３辺については対向基板３００の端部と概ね揃い（つまり、アレイ基板２００の端部と対向基板の端部とが対向する）、一辺のみが対向基板３００より延在している。つまり、対向基板３００の端部３００Ａは、アレイ基板２００の端部２００Ａとは対向せず、アレイ基板２００において信号供給部に向かって延出した配線と対向する。このように、図１に示した例では、延在部２００Ｅは、液晶表示パネル１００の一辺のみに形成されている。   In the example illustrated in FIG. 1, the signal supply unit 131 is formed in the extended portion 200 </ b> E of the array substrate 200 that extends outward from the end portion 300 </ b> A of the counter substrate 300. That is, the array substrate 200 is formed in a rectangular shape like the counter substrate 300, and is substantially aligned with the end portion of the counter substrate 300 on three sides (that is, the end portion of the array substrate 200 and the end portion of the counter substrate face each other). Only one side extends from the counter substrate 300. That is, the end portion 300 </ b> A of the counter substrate 300 does not face the end portion 200 </ b> A of the array substrate 200, but faces the wiring extending toward the signal supply unit in the array substrate 200. As described above, in the example illustrated in FIG. 1, the extending portion 200 </ b> E is formed only on one side of the liquid crystal display panel 100.

特に、この実施の形態においては、延在部２００Ｅは、液晶表示パネル１００の列方向Ｖの延長線上に位置している。つまり、信号供給部１３１は、列方向Ｖの延長線上に位置するアクティブエリア外１３０の一辺（すなわち、アレイ基板２００の端部２００Ａ及び対向基板３００の端部３００Ａと平行な液晶表示パネル１００の一辺）に沿って配置されている。   In particular, in this embodiment, the extending part 200E is located on an extension line in the column direction V of the liquid crystal display panel 100. That is, the signal supply unit 131 has one side outside the active area 130 located on the extended line in the column direction V (that is, one side of the liquid crystal display panel 100 parallel to the end 200A of the array substrate 200 and the end 300A of the counter substrate 300). ).

図１のように、液晶表示パネル１００を平面的に見た場合、延在部２００Ｅは、アレイ基板２００の端部２００Ａと対向基板３００の端部３００Ａとの間の領域に相当し、信号供給部１３１は、アレイ基板２００の端部２００Ａと対向基板３００の端部３００Ａとの間に配置されている。   As shown in FIG. 1, when the liquid crystal display panel 100 is viewed in a plan view, the extended portion 200 </ b> E corresponds to a region between the end portion 200 </ b> A of the array substrate 200 and the end portion 300 </ b> A of the counter substrate 300. The part 131 is disposed between the end part 200 </ b> A of the array substrate 200 and the end part 300 </ b> A of the counter substrate 300.

アクティブエリア１２０において行方向Ｈに沿って配置されたゲート線Ｙのそれぞれは、アクティブエリア１２０の全体にわたって略一直線上に延出し、概ねアクティブエリア１２０の行方向Ｈに沿った幅と同等の（もしくはマージン等を考慮してアクティブエリア１２０の行方向Ｈに沿った幅よりわずかに長い）長さに形成されている。   Each of the gate lines Y arranged along the row direction H in the active area 120 extends substantially in a straight line over the entire active area 120, and is approximately equivalent to the width along the row direction H of the active area 120 (or In consideration of a margin or the like, the active area 120 is formed to have a length (slightly longer than the width along the row direction H).

これらのゲート線Ｙのそれぞれは、アクティブエリア１２０において列方向Ｖに沿って配置されたゲート接続配線ＹＣのいずれかに接続されている。各ゲート接続配線ＹＣは、アクティブエリア１２０からアクティブエリア外１３０に引き出され、信号供給部１３１に接続されている。これにより、信号供給部１３１から各ゲート接続配線ＹＣに供給された信号は、それぞれのゲート線Ｙに供給される。   Each of these gate lines Y is connected to one of the gate connection wirings YC arranged along the column direction V in the active area 120. Each gate connection wiring YC is drawn from the active area 120 to the outside of the active area 130 and connected to the signal supply unit 131. As a result, the signal supplied from the signal supply unit 131 to each gate connection wiring YC is supplied to each gate line Y.

また、各ソース線Ｘも同様に、アクティブエリア１２０からアクティブエリア外１３０に引き出され、信号供給部１３１に接続されている。これにより、信号供給部１３１からの信号は、それぞれのソース線Ｘに供給される。   Similarly, each source line X is drawn from the active area 120 to the outside of the active area 130 and connected to the signal supply unit 131. Thus, the signal from the signal supply unit 131 is supplied to each source line X.

上述したように、この実施の形態においては、アクティブエリア１２０において、ゲート線Ｙと電気的に接続されたゲート接続配線ＹＣ及びソース線Ｘに信号を供給する信号供給部１３１は、ゲート接続配線ＹＣ及びソース線Ｘが延出する列方向Ｖの延長線上に位置するアクティブエリア外１３０の一辺に沿って配置されている。   As described above, in this embodiment, in the active area 120, the signal connection unit 131 that supplies a signal to the gate connection wiring YC and the source line X electrically connected to the gate line Y is connected to the gate connection wiring YC. And the source line X is disposed along one side of the active area 130 located on the extended line in the column direction V in which the source line X extends.

このように、ゲート線Ｙの延出方向と直交する方向に信号供給部１３１が配置された構成において、アクティブエリア１２０内にゲート線Ｙの延出方向と直交するゲート接続配線ＹＣを配置し、ゲート線Ｙと電気的に接続することにより、信号供給部１３１とゲート線Ｙとを接続するゲート接続配線ＹＣをアクティブエリア外１３０に引き回すためのスペースを確保する必要がなくなる。このため、信号供給部１３１が配置される一辺を除いて、アクティブエリア外１３０の額縁サイズを縮小することができる。   As described above, in the configuration in which the signal supply unit 131 is arranged in the direction orthogonal to the extending direction of the gate line Y, the gate connection wiring YC orthogonal to the extending direction of the gate line Y is arranged in the active area 120, By electrically connecting to the gate line Y, it is not necessary to secure a space for routing the gate connection wiring YC that connects the signal supply unit 131 and the gate line Y to the outside of the active area 130. For this reason, the frame size outside the active area 130 can be reduced except for one side where the signal supply unit 131 is arranged.

具体的には、アクティブエリア１２０から、行方向Ｈの延長線上に位置する液晶表示パネル１００の両辺１００Ｂ及び１００Ｃまでの幅を縮小することができる。また、アクティブエリア１２０から、アクティブエリア１２０を挟んで延在部２００Ｅと対向する液晶表示パネルの一辺１００Ｄまでの幅も縮小することができる。   Specifically, the width from the active area 120 to both sides 100B and 100C of the liquid crystal display panel 100 located on the extension line in the row direction H can be reduced. Further, the width from the active area 120 to one side 100D of the liquid crystal display panel facing the extending part 200E across the active area 120 can also be reduced.

したがって、液晶表示装置の狭額縁化が可能となる。   Therefore, the frame of the liquid crystal display device can be reduced.

また、ゲート接続配線ＹＣは、アクティブエリア１２０内に配置されているため、高精細化に伴って画素数が増加した場合つまりゲート線Ｙの数が増加した場合であっても、額縁サイズを拡大することなく対応可能となる。つまり、画素数やゲート線数に関係なく狭額縁化が可能となる。   In addition, since the gate connection wiring YC is arranged in the active area 120, the frame size is increased even when the number of pixels increases with the increase in definition, that is, when the number of gate lines Y increases. It becomes possible to cope without doing. That is, the frame can be narrowed regardless of the number of pixels and the number of gate lines.

次に、アレイ基板２００及び対向基板３００の構造をより詳細に説明する。   Next, the structures of the array substrate 200 and the counter substrate 300 will be described in more detail.

図２及び図３に示すように、アレイ基板２００は、ガラスなどの光透過性を有する四角形状の絶縁基板２１０を用いて形成されている。スイッチング素子２２０のゲート電極２２２は、ゲート線Ｙなどとともに絶縁基板２１０の上に配置されている。図３に示した例では、ゲート電極２２２は、ゲート線Ｙと一体に形成されている。つまり、ゲート線Ｙとゲート電極２２２とは、同一材料によって形成されている。   As shown in FIGS. 2 and 3, the array substrate 200 is formed using a rectangular insulating substrate 210 having light transmissivity such as glass. The gate electrode 222 of the switching element 220 is disposed on the insulating substrate 210 together with the gate line Y and the like. In the example shown in FIG. 3, the gate electrode 222 is formed integrally with the gate line Y. That is, the gate line Y and the gate electrode 222 are formed of the same material.

これらのゲート線Ｙ及びゲート電極２２２は、ゲート絶縁膜２４０によって覆われている。このゲート絶縁膜２４０は、例えば、窒化シリコン（Ｓｉ3Ｎ４）などによって形成されている。 These gate lines Y and gate electrodes 222 are covered with a gate insulating film 240. The gate insulating film 240 is formed of, for example, silicon nitride (Si 3 N 4 ).

スイッチング素子２２０の半導体層２４２は、例えば、アモルファスシリコンによって形成され、ゲート電極２２２と対向するようにゲート絶縁膜２４０の上に配置されている。   The semiconductor layer 242 of the switching element 220 is formed of, for example, amorphous silicon, and is disposed on the gate insulating film 240 so as to face the gate electrode 222.

スイッチング素子２２０のソース電極２２５及びドレイン電極２２７は、ソース線Ｘなどとともにゲート絶縁膜２４０の上に配置され、それぞれの一部が半導体層２４２にコンタクトしている。ソース線Ｘ、ソース電極２２５及びドレイン電極２２７は、同一材料によって形成可能である。ゲート線Ｙやソース線Ｘなどは、モリブデン、タングステン、アルミニウムなどの導電材料によって形成されている。   The source electrode 225 and the drain electrode 227 of the switching element 220 are disposed on the gate insulating film 240 together with the source line X and the like, and a part of each is in contact with the semiconductor layer 242. The source line X, the source electrode 225, and the drain electrode 227 can be formed of the same material. The gate line Y, the source line X, and the like are formed of a conductive material such as molybdenum, tungsten, or aluminum.

これらのソース電極２２５及びドレイン電極２２７は、ソース線Ｘなどとともに層間絶縁膜２４４によって覆われている。この層間絶縁膜２４４は、例えば、窒化シリコン（Ｓｉ3Ｎ４）などによって形成されている。 These source electrode 225 and drain electrode 227 are covered with an interlayer insulating film 244 together with the source line X and the like. The interlayer insulating film 244 is made of, for example, silicon nitride (Si 3 N 4 ).

この層間絶縁膜２４４は、さらに絶縁膜などによって覆われても良い。この絶縁膜は、有機系材料や無機系材料によって形成可能である。一例として、絶縁膜は、液状などの比較的粘度が低い有機系材料（例えば、熱硬化性樹脂材料、感光性樹脂材料など）を塗布するなどして成膜した後、加熱や電磁波照射などの硬化処理を施すことによって形成可能であり、その表面を概ね平坦にすることができる。   This interlayer insulating film 244 may be further covered with an insulating film or the like. This insulating film can be formed of an organic material or an inorganic material. As an example, the insulating film is formed by applying an organic material having a relatively low viscosity such as a liquid (for example, a thermosetting resin material, a photosensitive resin material, etc.), and then heating or electromagnetic wave irradiation. It can be formed by performing a curing process, and its surface can be made generally flat.

画素電極２３０は、層間絶縁膜２４４の上において各画素ＰＸに対応して配置されている。この画素電極２３０は、層間絶縁膜２４４に形成されたコンタクトホールを介してスイッチング素子２２０のドレイン電極２２７と電気的に接続されている。   The pixel electrode 230 is disposed on the interlayer insulating film 244 so as to correspond to each pixel PX. The pixel electrode 230 is electrically connected to the drain electrode 227 of the switching element 220 through a contact hole formed in the interlayer insulating film 244.

バックライト光を選択的に透過して画像を表示する透過型の液晶表示パネルにおいては、画素電極２３０は、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。また、外光を選択的に反射して画像を表示する反射型液晶表示パネルにおいては、画素電極２３０は、例えば、アルミニウム（Ａｌ）やモリブデン（Ｍｏ）などの光反射性を有する導電材料によって形成されている。   In a transmissive liquid crystal display panel that selectively transmits backlight light and displays an image, the pixel electrode 230 includes, for example, light such as indium tin oxide (ITO) and indium zinc oxide (IZO). It is made of a conductive material having transparency. In a reflective liquid crystal display panel that selectively reflects external light to display an image, the pixel electrode 230 is formed of a light-reflective conductive material such as aluminum (Al) or molybdenum (Mo). Has been.

このようなアレイ基板２００の表面は、液晶層４００に含まれる液晶分子の配向を制御するための配向膜２５０によって覆われている。   The surface of such an array substrate 200 is covered with an alignment film 250 for controlling the alignment of liquid crystal molecules included in the liquid crystal layer 400.

対向基板３００は、ガラスなどの光透過性を有する四角形状の絶縁基板３１０を用いて形成される。   The counter substrate 300 is formed using a rectangular insulating substrate 310 having optical transparency such as glass.

カラー表示タイプの液晶表示装置では、液晶表示パネル１００は、アクティブエリア１２０において、複数種類の画素、例えば赤（Ｒ）を表示する赤色画素ＰＸＲ、緑（Ｇ）を表示する緑色画素ＰＸＧ、青（Ｂ）を表示する青色画素ＰＸＢを有している。   In the color display type liquid crystal display device, the liquid crystal display panel 100 includes, in the active area 120, a plurality of types of pixels, for example, a red pixel PXR that displays red (R), a green pixel PXG that displays green (G), and a blue ( It has a blue pixel PXB that displays B).

図２に示した実施の形態においては、対向基板３００は、アクティブエリア１２０において、ゲート線Ｙやソース線Ｘなどの他にスイッチング素子２２０を含む配線部Ｗと対向するブラックマトリクスＢＭ、各画素ＰＸに対応して配置されたカラーフィルタ層３２０、対向電極３３０などを備えている。   In the embodiment shown in FIG. 2, the counter substrate 300 includes, in the active area 120, the black matrix BM that faces the wiring portion W including the switching element 220 in addition to the gate line Y and the source line X, and each pixel PX. The color filter layer 320, the counter electrode 330, and the like arranged corresponding to the above are provided.

ブラックマトリクスＢＭは、絶縁基板３１０の一方の主面（液晶層と対向する面）上に配置されている。このブラックマトリクスＢＭは、例えば黒色に着色された樹脂によって形成されている。   The black matrix BM is disposed on one main surface (surface facing the liquid crystal layer) of the insulating substrate 310. The black matrix BM is formed of, for example, a resin colored black.

カラーフィルタ層３２０は、ブラックマトリクスＢＭによって囲まれた領域に配置されている。このカラーフィルタ層３２０は、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）にそれぞれ着色された着色樹脂によって形成されている。   The color filter layer 320 is disposed in a region surrounded by the black matrix BM. The color filter layer 320 is formed of colored resins colored red (R), green (G), and blue (B).

すなわち、赤色の主波長の光を透過するように着色された赤色カラーフィルタ層３２０Ｒは、赤色画素ＰＸＲに配置されている。緑色の主波長の光を透過するように着色された緑色カラーフィルタ層３２０Ｇは、緑色画素ＰＸＧに配置されている。青色の主波長の光を透過するように着色された青色カラーフィルタ層３２０Ｂは、青色画素ＰＸＢに配置されている。なお、このようなカラーフィルタ層３２０（Ｒ、Ｇ、Ｂ）は、アレイ基板側に配置されていても良い。   That is, the red color filter layer 320R that is colored so as to transmit red light having the main wavelength is disposed in the red pixel PXR. The green color filter layer 320G that is colored so as to transmit light having a green dominant wavelength is disposed in the green pixel PXG. The blue color filter layer 320B that is colored so as to transmit light having a blue dominant wavelength is disposed in the blue pixel PXB. Such color filter layer 320 (R, G, B) may be arranged on the array substrate side.

また、対向基板３００は、アクティブエリア１２０の周辺に額縁状に配置された周辺遮光層５００を備えている。この周辺遮光層５００は、たとえば黒色に着色された樹脂によって形成されている。このような周辺遮光層５００は、ブラックマトリクスＢＭと同一材料により同一工程で形成可能である。   The counter substrate 300 includes a peripheral light shielding layer 500 arranged in a frame shape around the active area 120. The peripheral light shielding layer 500 is made of, for example, a resin colored black. Such a peripheral light shielding layer 500 can be formed in the same process using the same material as the black matrix BM.

対向電極３３０は、アクティブエリア１２０において、複数の画素ＰＸに対向するようにカラーフィルタ層３２０上に配置されている。この対向電極３３０は、例えばＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。   The counter electrode 330 is disposed on the color filter layer 320 so as to face the plurality of pixels PX in the active area 120. The counter electrode 330 is formed of a light-transmitting conductive material such as ITO or IZO.

図２に示した例では、縦電界（基板の主面にほぼ垂直な電界）を主として利用する縦電界モードに対応し、対向電極３３０は、液晶層４００を介して複数の画素電極２３０に対向するように対向基板３００に備えられているが、対向電極３３０は、アレイ基板２００に備えられても良い。すなわち、横電界（基板の主面にほぼ平行な電界）を主として利用する横電界モードでは、対向電極３３０は、画素電極２３０とは電気的に絶縁され且つ画素電極２３０に対向するようにアレイ基板２００に備えられる。   The example shown in FIG. 2 corresponds to a vertical electric field mode that mainly uses a vertical electric field (an electric field substantially perpendicular to the main surface of the substrate), and the counter electrode 330 is opposed to the plurality of pixel electrodes 230 via the liquid crystal layer 400. As described above, the counter substrate 300 is provided, but the counter electrode 330 may be provided on the array substrate 200. That is, in the horizontal electric field mode mainly using the horizontal electric field (electric field substantially parallel to the main surface of the substrate), the counter electrode 330 is electrically insulated from the pixel electrode 230 and is opposed to the pixel electrode 230. 200.

このような対向基板３００の表面は、液晶層４００に含まれる液晶分子の配向を制御するための配向膜３５０によって覆われている。   The surface of the counter substrate 300 is covered with an alignment film 350 for controlling the alignment of liquid crystal molecules included in the liquid crystal layer 400.

反射型の液晶表示パネル１００に対しては、対向基板３００の外面に光学素子３６０が設けられている。また、透過型の液晶表示パネル１００に対しては、アレイ基板２００及び対向基板３００の外面に、それぞれ光学素子２６０及び３６０が設けられている。これらの光学素子２６０及び３６０は、液晶層４００の特性に合わせて偏光方向を設定した偏光板などを含んでいる。また、これらの光学素子２６０及び３６０は、必要に応じて、位相差板を含んでいても良い。   For the reflective liquid crystal display panel 100, an optical element 360 is provided on the outer surface of the counter substrate 300. For the transmissive liquid crystal display panel 100, optical elements 260 and 360 are provided on the outer surfaces of the array substrate 200 and the counter substrate 300, respectively. These optical elements 260 and 360 include a polarizing plate whose polarization direction is set in accordance with the characteristics of the liquid crystal layer 400. Moreover, these optical elements 260 and 360 may include a phase difference plate as necessary.

ところで、図３及び図４に示すように、ゲート接続配線ＹＣは、ゲート線Ｙを覆うゲート絶縁膜２４０の上において、ソース線Ｘとともに配置されている。つまり、ゲート線Ｙとゲート接続配線ＹＣとは、ゲート絶縁膜２４０を介して交差している。このようなゲート接続配線ＹＣとソース線Ｘとは、ゲート絶縁膜２４０の上において互いに離間し、平行に配置されている。このため、ゲート接続配線ＹＣは、ソース線Ｘと同一材料によって形成可能である。   Incidentally, as shown in FIGS. 3 and 4, the gate connection wiring YC is disposed on the gate insulating film 240 covering the gate line Y together with the source line X. That is, the gate line Y and the gate connection wiring YC cross each other with the gate insulating film 240 interposed therebetween. Such gate connection wiring YC and source line X are spaced apart from each other on the gate insulating film 240 and arranged in parallel. Therefore, the gate connection wiring YC can be formed of the same material as the source line X.

すなわち、ゲート絶縁膜２４０の上において、ゲート接続配線ＹＣがソース線Ｘと同一材料によって形成される場合、これらは同一工程で形成可能であり、ゲート接続配線ＹＣを追加するにあたり、製造工程を追加することなく（つまり、生産性を悪化させることなく）対応可能となる。このため、製造コストの増加を抑制できる。   That is, when the gate connection wiring YC is formed of the same material as the source line X on the gate insulating film 240, these can be formed in the same process, and a manufacturing process is added when the gate connection wiring YC is added. (Ie, without deteriorating productivity). For this reason, the increase in manufacturing cost can be suppressed.

なお、寸法の一例として、ソース線Ｘの幅は３〜５μｍであり、また、ゲート接続配線ＹＣの幅は１０μｍ程度であり、１画素の行方向Ｈに沿った幅が８０μｍの場合、ゲート接続配線ＹＣが画素ＰＸの略中央（つまり、画素電極２３０の略中心）を通るように配置することにより、ゲート接続配線ＹＣとソース線Ｘとの間に３０μｍ程度の間隔を確保することが可能である。これにより、ゲート接続配線ＹＣ及びソース線Ｘを同一工程で形成した場合でも、一般的な解像度のフォトリソグラフィプロセスにより、両者のショートを防止できる。   As an example of dimensions, when the width of the source line X is 3 to 5 μm, the width of the gate connection wiring YC is about 10 μm, and the width along the row direction H of one pixel is 80 μm, the gate connection By arranging the wiring YC so as to pass through the approximate center of the pixel PX (that is, the approximate center of the pixel electrode 230), an interval of about 30 μm can be secured between the gate connection wiring YC and the source line X. is there. Thereby, even when the gate connection wiring YC and the source line X are formed in the same process, a short circuit between them can be prevented by a general resolution photolithography process.

ゲート接続配線ＹＣは、層間絶縁膜２４４を介して画素電極２３０と対向する。ゲート接続配線ＹＣがソース線Ｘと同一材料によって形成されている場合、これらは、一般に、モリブデン、タングステン、アルミニウムなどの光透過性を有していない導電材料によって形成される。   The gate connection wiring YC faces the pixel electrode 230 with the interlayer insulating film 244 interposed therebetween. When the gate connection wiring YC is formed of the same material as the source line X, these are generally formed of a conductive material that does not have optical transparency such as molybdenum, tungsten, and aluminum.

反射型の液晶表示パネル１００においては、特に問題はないが、透過型の液晶表示パネル１００においては、ゲート接続配線ＹＣの画素電極２３０と対向する部分が遮光されてしまい、表示に寄与しなくなる（つまり、画素開口率の低下）。   In the reflective liquid crystal display panel 100, there is no particular problem, but in the transmissive liquid crystal display panel 100, the portion of the gate connection wiring YC facing the pixel electrode 230 is shielded from light and does not contribute to display ( That is, the pixel aperture ratio is reduced).

そこで、ゲート接続配線ＹＣは、光透過性を有する導電材料によって形成されることが望ましい。この場合、ゲート接続配線ＹＣのうち、少なくとも画素電極２３０と対向する部分が光透過性を有することが望ましい。これにより、透過型の液晶表示パネル１００において、ゲート接続配線ＹＣと画素電極２３０とが対向する部分も表示に寄与するため、画素開口率を向上できる。   Therefore, it is desirable that the gate connection wiring YC be formed of a light-transmitting conductive material. In this case, it is desirable that at least a portion of the gate connection wiring YC facing the pixel electrode 230 has light transmittance. Thereby, in the transmissive liquid crystal display panel 100, the portion where the gate connection wiring YC and the pixel electrode 230 face each other also contributes to the display, so that the pixel aperture ratio can be improved.

上述したように、ゲート線Ｙとゲート接続配線ＹＣとがゲート絶縁膜２４０を介して交差する構成において、両者を電気的に接続するコンタクト部ＣＴは、図３及び図４に示すように、画素電極２３０と重ならない部分、つまり、表示に寄与しない部分に配置されている。   As described above, in the configuration in which the gate line Y and the gate connection wiring YC intersect with each other through the gate insulating film 240, the contact portion CT that electrically connects the two is a pixel as shown in FIGS. It is disposed in a portion that does not overlap with the electrode 230, that is, a portion that does not contribute to display.

ここに示した例では、コンタクト部ＣＴは、ゲート線Ｙとゲート接続配線ＹＣとが交差する部分において、層間絶縁膜２４４の上に配置されている。このコンタクト部ＣＴは、ゲート絶縁膜２４０及び層間絶縁膜２４４を貫通する第１コンタクトホールＣＨ１を介してゲート線Ｙとコンタクトしている。一方で、このコンタクト部ＣＴは、層間絶縁膜２４４を貫通する第２コンタクトホールＣＨ２を介してゲート接続配線ＹＣとコンタクトしている。このような構成のコンタクト部ＣＴにより、ゲート線Ｙとゲート接続配線ＹＣとが電気的に接続されている。   In the example shown here, the contact portion CT is disposed on the interlayer insulating film 244 at a portion where the gate line Y and the gate connection wiring YC intersect. The contact portion CT is in contact with the gate line Y through the first contact hole CH1 penetrating the gate insulating film 240 and the interlayer insulating film 244. On the other hand, the contact portion CT is in contact with the gate connection wiring YC through the second contact hole CH2 penetrating the interlayer insulating film 244. The gate line Y and the gate connection wiring YC are electrically connected by the contact portion CT having such a configuration.

このコンタクト部ＣＴは、層間絶縁膜２４４の上において、画素電極２３０から離間して配置されている。このようなコンタクト部ＣＴは、画素電極２３０と同一材料によって形成可能である。   The contact portion CT is disposed on the interlayer insulating film 244 so as to be separated from the pixel electrode 230. Such a contact portion CT can be formed of the same material as the pixel electrode 230.

すなわち、層間絶縁膜２４４の上において、コンタクト部ＣＴと画素電極２３０とが同一材料によって形成される場合、これらは同一工程で形成可能であり、コンタクト部ＣＴを追加するにあたり、製造工程を追加することなく対応可能となる。このため、製造コストの増加を抑制できる。   That is, when the contact portion CT and the pixel electrode 230 are formed of the same material on the interlayer insulating film 244, they can be formed in the same process, and a manufacturing process is added when the contact portion CT is added. It becomes possible to cope without. For this reason, the increase in manufacturing cost can be suppressed.

図１に示したように、ソース線Ｘとゲート接続配線ＹＣとは、アクティブエリア１２０において、交互に配置されている。つまり、１本のゲート接続配線ＹＣ（例えば、ＹＣ２）は、隣接する２本のソース線Ｘ（例えば、Ｘ１及びＸ２）間に配置されている。このとき、ゲート接続配線ＹＣは、隣接する２本のソース線Ｘに挟まれた画素電極２３０と対向している。   As shown in FIG. 1, the source lines X and the gate connection lines YC are alternately arranged in the active area 120. That is, one gate connection wiring YC (for example, YC2) is disposed between two adjacent source lines X (for example, X1 and X2). At this time, the gate connection wiring YC is opposed to the pixel electrode 230 sandwiched between two adjacent source lines X.

特に、図１に示した例では、アクティブエリア１２０に配置されたソース線Ｘとゲート接続配線ＹＣとが同数である。つまり、ソース線Ｘの本数がｎ本であるとすると、ゲート接続配線ＹＣもｎ本である。すなわち、各ソース線Ｘに接続された画素列の各画素電極２３０には、１本のゲート接続配線ＹＣが対向するように構成されている。   In particular, in the example shown in FIG. 1, the number of source lines X and gate connection lines YC arranged in the active area 120 is the same. In other words, if the number of source lines X is n, the number of gate connection wirings YC is n. That is, one gate connection wiring YC is configured to face each pixel electrode 230 of the pixel column connected to each source line X.

このとき、ゲート接続配線ＹＣのそれぞれは、アクティブエリア１２０の全体に延出していることが望ましい。この場合、アクティブエリア１２０において列方向Ｖに沿って配置されたゲート接続配線ＹＣのそれぞれは、アクティブエリア１２０の全体にわたって略一直線上に延出し、略同等の長さに形成されている。そして、これらのゲート接続配線ＹＣは、アクティブエリア１２０の列方向Ｖに沿った幅より長く形成され、信号供給部１３１に接続されている。   At this time, it is desirable that each of the gate connection wirings YC extends to the entire active area 120. In this case, each of the gate connection wirings YC arranged along the column direction V in the active area 120 extends substantially in a straight line over the entire active area 120 and is formed to have substantially the same length. These gate connection wirings YC are formed longer than the width along the column direction V of the active area 120 and are connected to the signal supply unit 131.

換言すると、ゲート接続配線ＹＣのそれぞれは、アクティブエリア１２０に配置された全てのゲート線Ｙ（図１に示した例ではｍ本のゲート線Ｙ）と交差するとともに、各ソース線Ｘに接続された画素列の全ての画素電極２３０と対向する。ゲート線Ｙは、これらのゲート接続配線ＹＣのいずれかに電気的に接続されている。   In other words, each of the gate connection wirings YC intersects all the gate lines Y (m gate lines Y in the example shown in FIG. 1) arranged in the active area 120 and is connected to each source line X. It faces all the pixel electrodes 230 in the pixel column. The gate line Y is electrically connected to any one of these gate connection wirings YC.

つまり、ゲート接続配線ＹＣ間での配線容量の差がほとんどなく（あるいは極めて小さく）、各ゲート線Ｙに対して所望の信号を供給することが可能となる。   That is, there is almost no (or very small) difference in wiring capacitance between the gate connection wirings YC, and a desired signal can be supplied to each gate line Y.

また、ゲート接続配線ＹＣが光透過性を有していない導電材料によって形成された場合であっても、各画素ＰＸにおいて、画素電極２３０と対向する面積が同等となり、表示に寄与する面積の差（つまり開口率の差）をなくすことができる。   Further, even when the gate connection wiring YC is formed of a conductive material that does not transmit light, the area facing the pixel electrode 230 is equal in each pixel PX, and the difference in area contributing to display (That is, the difference in aperture ratio) can be eliminated.

したがって、良好な表示品位が得られる。   Therefore, good display quality can be obtained.

次に、ゲート線Ｙの本数とソース線Ｘの本数とが同一の場合（すなわち、図１に示した例において、ｍ＝ｎの場合）について説明する。なお、以下に示す例では、説明に必要な主要部のみを図示している。   Next, a case where the number of gate lines Y and the number of source lines X are the same (that is, in the example shown in FIG. 1 where m = n) will be described. In the example shown below, only the main parts necessary for the explanation are shown.

図５及び図６に示した例では、アクティブエリア１２０に配置されたゲート線Ｙ及びソース線Ｘの本数がそれぞれ６本の場合を図示している。すなわち、ゲート線Ｙ１、Ｙ２、Ｙ３、Ｙ４、Ｙ５、Ｙ６は、列方向Ｖにこの順に並んでいる。ソース線Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６は、行方向Ｈにこの順に並んでいる。   In the example shown in FIGS. 5 and 6, the number of gate lines Y and source lines X arranged in the active area 120 is six. That is, the gate lines Y1, Y2, Y3, Y4, Y5, and Y6 are arranged in this order in the column direction V. The source lines X1, X2, X3, X4, X5, and X6 are arranged in this order in the row direction H.

ここに示した例では、ゲート接続配線ＹＣはソース線Ｘと交互に配置され、しかも、ゲート接続配線ＹＣ及びソース線Ｘの本数が同数である。すなわち、ゲート接続配線ＹＣ１、ＹＣ２、ＹＣ３、ＹＣ４、ＹＣ５、ＹＣ６は、列方向Ｖにこの順に並んでいる。これらのゲート接続配線ＹＣ１〜６のそれぞれは、６本すべてのゲート線Ｙ１〜６と交差するとともに単一のコンタクト部ＣＴを介して単一のゲート線Ｙと接続されている。   In the example shown here, the gate connection lines YC are alternately arranged with the source lines X, and the number of the gate connection lines YC and the source lines X is the same. That is, the gate connection wirings YC1, YC2, YC3, YC4, YC5, YC6 are arranged in this order in the column direction V. Each of these gate connection wirings YC1 to YC6 intersects with all six gate lines Y1 to Y6 and is connected to a single gate line Y through a single contact portion CT.

図５に示した例においては、ゲート線Ｙのそれぞれは、配列順にゲート接続配線ＹＣに順次接続されている。すなわち、ゲート線Ｙ１はコンタクト部ＣＴ１を介してゲート接続配線ＹＣ１に接続されている。同様に、ゲート線Ｙ２はコンタクト部ＣＴ２を介してゲート接続配線ＹＣ２に接続され、ゲート線Ｙ３はコンタクト部ＣＴ３を介してゲート接続配線ＹＣ３に接続され、ゲート線Ｙ４はコンタクト部ＣＴ４を介してゲート接続配線ＹＣ４に接続され、ゲート線Ｙ５はコンタクト部ＣＴ５を介してゲート接続配線ＹＣ５に接続され、ゲート線Ｙ６はコンタクト部ＣＴ６を介してゲート接続配線ＹＣ６に接続されている。   In the example shown in FIG. 5, each of the gate lines Y is sequentially connected to the gate connection wiring YC in the arrangement order. That is, the gate line Y1 is connected to the gate connection wiring YC1 through the contact portion CT1. Similarly, the gate line Y2 is connected to the gate connection wiring YC2 via the contact portion CT2, the gate line Y3 is connected to the gate connection wiring YC3 via the contact portion CT3, and the gate line Y4 is gated via the contact portion CT4. Connected to the connection wiring YC4, the gate line Y5 is connected to the gate connection wiring YC5 via the contact portion CT5, and the gate line Y6 is connected to the gate connection wiring YC6 via the contact portion CT6.

図６に示した例においては、隣接するゲート線Ｙのそれぞれは、隣接しないゲート接続配線ＹＣに接続されたものを含む場合を図示している。すなわち、ゲート線Ｙ１は、コンタクト部ＣＴ１を介してゲート接続配線ＹＣ１に接続されているが、このゲート線Ｙ１に隣接するゲート線Ｙ２は、コンタクト部ＣＴ６を介してゲート接続配線ＹＣ６に接続されている。なお、ゲート線Ｙ３はコンタクト部ＣＴ３を介してゲート接続配線ＹＣ３に接続され、ゲート線Ｙ４はコンタクト部ＣＴ４を介してゲート接続配線ＹＣ４に接続され、ゲート線Ｙ５はコンタクト部ＣＴ２を介してゲート接続配線ＹＣ２に接続され、ゲート線Ｙ６はコンタクト部ＣＴ５を介してゲート接続配線ＹＣ５に接続されている。   In the example shown in FIG. 6, a case where each of the adjacent gate lines Y includes one connected to a non-adjacent gate connection wiring YC is illustrated. That is, the gate line Y1 is connected to the gate connection wiring YC1 through the contact portion CT1, but the gate line Y2 adjacent to the gate line Y1 is connected to the gate connection wiring YC6 through the contact portion CT6. Yes. The gate line Y3 is connected to the gate connection wiring YC3 via the contact portion CT3, the gate line Y4 is connected to the gate connection wiring YC4 via the contact portion CT4, and the gate line Y5 is connected to the gate via the contact portion CT2. Connected to the wiring YC2, the gate line Y6 is connected to the gate connection wiring YC5 via the contact portion CT5.

図６に示したように、アクティブエリア１２０における少なくとも一部において、ゲート線Ｙとゲート接続配線ＹＣとを接続するコンタクト部ＣＴがランダムに配置されても良い。この場合、走査順は、Ｙ１⇒Ｙ２⇒Ｙ３⇒Ｙ４⇒Ｙ５⇒Ｙ６でも良いし、Ｙ１⇒Ｙ５⇒Ｙ３⇒Ｙ４⇒Ｙ６⇒Ｙ２でも良い。これにより、表示均一性を確保し、表示不良を抑制することが可能となる。   As shown in FIG. 6, in at least a part of the active area 120, the contact portions CT that connect the gate lines Y and the gate connection wirings YC may be randomly arranged. In this case, the scanning order may be Y1-> Y2-> Y3-> Y4-> Y5-> Y6, or Y1-> Y5-> Y3-> Y4-> Y6-> Y2. Thereby, display uniformity can be ensured and display defects can be suppressed.

次に、ゲート線Ｙの本数とソース線Ｘの本数とが異なる場合、特に、ゲート線Ｙの本数がソース線Ｘの本数より少ない場合（すなわち、図１に示した例において、ｍ＜ｎの場合）について説明する。なお、以下に示す例では、説明に必要な主要部のみを図示している。   Next, when the number of gate lines Y and the number of source lines X are different, in particular, when the number of gate lines Y is smaller than the number of source lines X (that is, in the example shown in FIG. 1, m <n. Case). In the example shown below, only the main parts necessary for the explanation are shown.

図７及び図８に示した例では、アクティブエリア１２０に配置されたゲート線Ｙの本数が３本であり、ソース線Ｘの本数が６本の場合を図示している。すなわち、ゲート線Ｙ１、Ｙ２、Ｙ３は、列方向Ｖにこの順に並んでいる。ソース線Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６は、行方向Ｈにこの順に並んでいる。   In the example shown in FIGS. 7 and 8, the number of gate lines Y arranged in the active area 120 is three and the number of source lines X is six. That is, the gate lines Y1, Y2, and Y3 are arranged in this order in the column direction V. The source lines X1, X2, X3, X4, X5, and X6 are arranged in this order in the row direction H.

ここに示した例では、ゲート接続配線ＹＣはソース線Ｘと交互に配置され、しかも、ゲート接続配線ＹＣ及びソース線Ｘの本数が同数である。すなわち、ゲート接続配線ＹＣ１、ＹＣ２、ＹＣ３、ＹＣ４、ＹＣ５、ＹＣ６は、列方向Ｖにこの順に並んでいる。   In the example shown here, the gate connection lines YC are alternately arranged with the source lines X, and the number of the gate connection lines YC and the source lines X is the same. That is, the gate connection wirings YC1, YC2, YC3, YC4, YC5, YC6 are arranged in this order in the column direction V.

これらのゲート接続配線ＹＣ１〜６のそれぞれは、３本すべてのゲート線Ｙ１〜３と交差している。また、これらのゲート接続配線ＹＣ１〜６の少なくとも１つは、いずれのゲート線とも接続されていない。つまり、このような配線数の関係にある場合、コンタクト部を間引くことによってゲート線の本数を調整することが可能となる。   Each of these gate connection wirings YC1 to YC6 intersects with all three gate lines Y1 to Y3. Further, at least one of the gate connection wirings YC1 to YC6 is not connected to any gate line. In other words, in the case of such a relationship of the number of wirings, the number of gate lines can be adjusted by thinning out the contact portions.

図７に示した例においては、ゲート線Ｙ１はコンタクト部ＣＴ１を介してゲート接続配線ＹＣ１に接続されている。同様に、ゲート線Ｙ２はコンタクト部ＣＴ３を介してゲート接続配線ＹＣ３に接続され、ゲート線Ｙ３はコンタクト部ＣＴ５を介してゲート接続配線ＹＣ５に接続されている。一方で、ゲート接続配線ＹＣ２、ＹＣ４、ＹＣ６は、いずれのゲート線とも接続されていない、いわゆるダミー接続配線となる。   In the example shown in FIG. 7, the gate line Y1 is connected to the gate connection wiring YC1 through the contact portion CT1. Similarly, the gate line Y2 is connected to the gate connection wiring YC3 through the contact portion CT3, and the gate line Y3 is connected to the gate connection wiring YC5 through the contact portion CT5. On the other hand, the gate connection wirings YC2, YC4, and YC6 are so-called dummy connection wirings that are not connected to any gate line.

このような構成においては、ソース線Ｘ１に接続された画素列の各画素電極は、ゲート接続配線ＹＣ１と対向する。同様に、ソース線Ｘ２〜Ｘ６に接続されたそれぞれの画素列の各画素電極についても、ゲート接続配線ＹＣ２〜ＹＣ６と対向し、アクティブエリア１２０の全画素について、開口率を同等にすることができる。   In such a configuration, each pixel electrode of the pixel column connected to the source line X1 faces the gate connection wiring YC1. Similarly, the pixel electrodes of the respective pixel columns connected to the source lines X2 to X6 are also opposed to the gate connection wirings YC2 to YC6, and the aperture ratio can be made equal for all the pixels in the active area 120. .

図８に示した例においては、隣接するゲート線Ｙのそれぞれは、隣接しないゲート接続配線ＹＣに接続されたものを含む場合を図示している。すなわち、ゲート線Ｙ１は、コンタクト部ＣＴ１を介してゲート接続配線ＹＣ１に接続されているが、このゲート線Ｙ１に隣接するゲート線Ｙ２は、コンタクト部ＣＴ５を介してゲート接続配線ＹＣ５に接続されている。なお、ゲート線Ｙ３はコンタクト部ＣＴ３を介してゲート接続配線ＹＣ３に接続されている。   In the example shown in FIG. 8, the case where each of the adjacent gate lines Y includes one connected to the non-adjacent gate connection wiring YC is illustrated. That is, the gate line Y1 is connected to the gate connection wiring YC1 through the contact portion CT1, but the gate line Y2 adjacent to the gate line Y1 is connected to the gate connection wiring YC5 through the contact portion CT5. Yes. The gate line Y3 is connected to the gate connection wiring YC3 through the contact part CT3.

図８に示したように、アクティブエリア１２０における少なくとも一部において、ゲート線Ｙとゲート接続配線ＹＣとを接続するコンタクト部ＣＴがランダムに配置されても良く、この場合には、図６に示した例と同様の効果が得られる。   As shown in FIG. 8, the contact portion CT connecting the gate line Y and the gate connection wiring YC may be randomly arranged in at least a part of the active area 120. In this case, as shown in FIG. The same effect as the above example can be obtained.

以上説明したように、この実施の形態の液晶表示装置によれば、アクティブエリアにおいて、ゲート線とゲート接続配線とは、絶縁膜を介して交差するように配置され、コンタクト部を介して互いに電気的に接続されている。このような構成において、ゲート接続配線に信号を供給する信号供給部は、ゲート接続配線が延出する列方向の延長線上に位置するアクティブエリア外の一辺に沿って配置されている。   As described above, according to the liquid crystal display device of this embodiment, in the active area, the gate line and the gate connection wiring are arranged so as to cross each other via the insulating film, and are electrically connected to each other via the contact portion. Connected. In such a configuration, the signal supply unit that supplies a signal to the gate connection wiring is arranged along one side outside the active area located on the extension line in the column direction in which the gate connection wiring extends.

このような構成によれば、信号供給部とゲート線とを接続するゲート接続配線をアクティブエリア外に引き回すためのスペースを確保する必要がなくなり、信号供給部が配置される一辺を除いて、アクティブエリア外の額縁サイズを縮小することができ、狭額縁化が可能となる。更に、額縁サイズを拡大することなく高精細化も可能となる。   According to such a configuration, it is not necessary to secure a space for routing the gate connection wiring that connects the signal supply unit and the gate line outside the active area, and the active area except for one side where the signal supply unit is disposed. The frame size outside the area can be reduced, and the frame can be narrowed. Furthermore, high definition can be achieved without increasing the frame size.

また、ゲート接続配線は、アクティブエリアに配置されているため、高精細化に伴って画素数が増加した場合つまりゲート線数が増加した場合であっても、額縁サイズを拡大することなく対応可能となる。つまり、画素数やゲート線数に関係なく狭額縁化が可能となる。   In addition, since the gate connection wiring is arranged in the active area, even if the number of pixels increases with the increase in definition, that is, the number of gate lines increases, it can be handled without increasing the frame size. It becomes. That is, the frame can be narrowed regardless of the number of pixels and the number of gate lines.

なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、上記実施形態ではソース線とゲート接続配線は平行に配置されているが、このゲート接続配線を無くし、ゲート線と平行なソース接続配線を設け、このソース接続配線とソース線とをコンタクトホールを介して接続する実施形態にしても良い。この場合には、第一配線はソース線、第一接続配線はソース接続配線であり、第二配線はゲート線となる。この実施形態では、ゲート線は直接信号供給部に接続され、ソース線はソース接続配線を介して信号供給部に接続される。このような実施形態においても額縁サイズを拡大することなく高精細化が可能となる。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the spirit of the invention in the stage of implementation. For example, in the above embodiment, the source line and the gate connection wiring are arranged in parallel. However, the gate connection wiring is eliminated, the source connection wiring parallel to the gate line is provided, and the source connection wiring and the source line are connected to the contact hole. You may make it the embodiment connected via this. In this case, the first wiring is a source line, the first connection wiring is a source connection wiring, and the second wiring is a gate line. In this embodiment, the gate line is directly connected to the signal supply unit, and the source line is connected to the signal supply unit via the source connection wiring. Even in such an embodiment, high definition can be achieved without increasing the frame size.

また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。   In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine the component covering different embodiment suitably.

図１は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。FIG. 1 schematically shows a configuration of a liquid crystal display panel of a liquid crystal display device according to an embodiment of the present invention. 図２は、図１に示した液晶表示パネル及びアレイ基板の構成を概略的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing the configuration of the liquid crystal display panel and the array substrate shown in FIG. 図３は、図１に示した液晶表示パネルにおける画素の構成を概略的に示す平面図である。FIG. 3 is a plan view schematically showing the configuration of the pixels in the liquid crystal display panel shown in FIG. 図４は、図３に示したアレイ基板をＢ−Ｂ線で切断したときの構造を概略的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing the structure when the array substrate shown in FIG. 3 is cut along line BB. 図５は、ゲート線及びソース線の本数が同数の場合のゲート線とゲート接続配線とのコンタクト例を説明するための図である。FIG. 5 is a diagram for explaining an example of contact between a gate line and a gate connection wiring when the number of gate lines and source lines is the same. 図６は、ゲート線及びソース線の本数が同数の場合のゲート線とゲート接続配線との他のコンタクト例を説明するための図である。FIG. 6 is a diagram for explaining another contact example of the gate line and the gate connection wiring when the number of gate lines and the number of source lines is the same. 図７は、ゲート線の本数がソース線の本数より少ない場合のゲート線とゲート接続配線とのコンタクト例を説明するための図である。FIG. 7 is a diagram for explaining a contact example between the gate line and the gate connection wiring when the number of gate lines is smaller than the number of source lines. 図８は、ゲート線の本数がソース線の本数より少ない場合のゲート線とゲート接続配線との他のコンタクト例を説明するための図である。FIG. 8 is a diagram for explaining another contact example between the gate line and the gate connection wiring when the number of gate lines is smaller than the number of source lines.

符号の説明Explanation of symbols

ＰＸ（Ｒ、Ｇ、Ｂ）…画素
Ｙ…ゲート線 ＹＣ…ゲート接続配線 Ｘ…ソース線
ＣＴ…コンタクト部
１００…液晶表示パネル
１２０…アクティブエリア １３０…アクティブエリア外
１３１…信号供給部
２００…アレイ基板 ２００Ｅ…延在部
２１０…絶縁基板 ２２０…スイッチング素子 ２３０…画素電極
２４０…ゲート絶縁膜 ２４４…層間絶縁膜
３００…対向基板
３１０…絶縁基板 ３２０（Ｒ、Ｇ、Ｂ）…カラーフィルタ層 ３３０…対向電極
４００…液晶層 PX (R, G, B) ... Pixel Y ... Gate line YC ... Gate connection wiring X ... Source line CT ... Contact part 100 ... Liquid crystal display panel 120 ... Active area 130 ... Outside active area 131 ... Signal supply part 200 ... Array substrate 200E ... Extension part 210 ... Insulating substrate 220 ... Switching element 230 ... Pixel electrode 240 ... Gate insulating film 244 ... Interlayer insulating film 300 ... Counter substrate 310 ... Insulating substrate 320 (R, G, B) ... Color filter layer 330 ... Opposite Electrode 400 ... Liquid crystal layer

Claims (12)

第１基板と第２基板との間に液晶層を保持した構成の液晶表示パネルを備え、複数の画素によって構成されたアクティブエリアを備えた液晶表示装置であって、
前記第１基板は、
前記アクティブエリアの行方向に延出するように配置された第一配線と、
前記アクティブエリアの列方向に延出し、前記第一配線と絶縁膜を介して交差するように配置された第一接続配線と、
前記第一配線と前記第一接続配線とを電気的に接続するコンタクト部と、
前記アクティブエリアにおいて、前記第一接続配線と平行に延出するように配置された第二配線と、
列方向の延長線上に位置するアクティブエリア外の一辺に沿って配置され、前記第一接続配線及び前記第二配線にそれぞれ信号を供給する信号供給部と、
を備えたことを特徴とする液晶表示装置。 A liquid crystal display device including a liquid crystal display panel configured to hold a liquid crystal layer between a first substrate and a second substrate, and including an active area configured by a plurality of pixels,
The first substrate is
A first wiring arranged to extend in the row direction of the active area;
A first connection wiring that extends in the column direction of the active area and is arranged to intersect the first wiring via an insulating film;
A contact portion for electrically connecting the first wiring and the first connection wiring;
In the active area, a second wiring arranged to extend in parallel with the first connection wiring;
A signal supply unit arranged along one side outside the active area located on the extended line in the column direction, and supplying a signal to each of the first connection wiring and the second wiring;
A liquid crystal display device comprising: 前記第一接続配線は、前記第一配線を覆うゲート絶縁膜上において前記第二配線とともに配置され、前記第二配線と同一材料によって形成されたことを特徴とする請求項１に記載の液晶表示装置。   2. The liquid crystal display according to claim 1, wherein the first connection wiring is disposed together with the second wiring on a gate insulating film covering the first wiring, and is formed of the same material as the second wiring. apparatus. 前記第一接続配線は、光透過性を有する導電材料によって形成されたことを特徴とする請求項１に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the first connection wiring is formed of a light-transmitting conductive material. 前記第一配線はゲート線、前記第二配線はソース線、前記第一接続配線はゲート接続配線であって、
前記コンタクト部は、前記ソース線及び前記ゲート接続配線を覆う層間絶縁膜上に配置され、前記ゲート絶縁膜及び前記層間絶縁膜を貫通するコンタクトホールを介して前記ゲート線とコンタクトするとともに前記層間絶縁膜を貫通するコンタクトホールを介して前記ゲート接続配線とコンタクトすることを特徴とする請求項１に記載の液晶表示装置。 The first wiring is a gate line, the second wiring is a source line, and the first connection wiring is a gate connection wiring,
The contact portion is disposed on an interlayer insulating film that covers the source line and the gate connection wiring, and contacts the gate line through a contact hole that penetrates the gate insulating film and the interlayer insulating film, and the interlayer insulation. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is in contact with the gate connection wiring through a contact hole penetrating the film. さらに、前記層間絶縁膜上に配置され、前記層間絶縁膜を介して前記ゲート接続配線と対向する画素電極を備え、
前記コンタクト部は、前記画素電極と同一材料によって形成されたことを特徴とする請求項４に記載の液晶表示装置。 And a pixel electrode disposed on the interlayer insulating film and facing the gate connection wiring through the interlayer insulating film,
The liquid crystal display device according to claim 4, wherein the contact portion is formed of the same material as the pixel electrode. 前記アクティブエリアにおいて、前記第二配線と前記第一接続配線とが交互に配置されたことを特徴とする請求項１に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the second wiring and the first connection wiring are alternately arranged in the active area. 前記アクティブエリアに配置された前記第二配線と前記第一接続配線とが同数であることを特徴とする請求項６に記載の液晶表示装置。   The liquid crystal display device according to claim 6, wherein the number of the second wirings and the first connection wirings arranged in the active area is the same. 前記第一接続配線のそれぞれは、前記アクティブエリア全体に延出していることを特徴とする請求項７に記載の液晶表示装置。   The liquid crystal display device according to claim 7, wherein each of the first connection wirings extends to the entire active area. 前記アクティブエリアに配置された前記第一接続配線のそれぞれは、複数の前記第一配線と交差するとともに単一の前記コンタクト部を介して単一の前記第一配線と接続されたことを特徴とする請求項７に記載の液晶表示装置。   Each of the first connection wirings arranged in the active area intersects a plurality of the first wirings and is connected to a single first wiring through the single contact portion. The liquid crystal display device according to claim 7. 前記アクティブエリアに配置された前記第一接続配線の少なくとも１つは、複数の前記第一配線と交差するとともにいずれの前記第一配線とも接続されていないことを特徴とする請求項７に記載の液晶表示装置。   The at least one of the first connection wirings arranged in the active area intersects with the plurality of first wirings and is not connected to any of the first wirings. Liquid crystal display device. 隣接する前記第一配線のそれぞれは、隣接しない前記第一接続配線に接続されたことを特徴とする請求項６に記載の液晶表示装置。   The liquid crystal display device according to claim 6, wherein each of the adjacent first wirings is connected to the non-adjacent first connection wiring. 前記信号供給部は、前記第２基板の端部から外方に向かって延在した前記第１基板の延在部に配置されたことを特徴とする請求項１に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the signal supply unit is disposed in an extending portion of the first substrate extending outward from an end portion of the second substrate.
JP2008239963A 2008-09-18 2008-09-18 Liquid crystal display device Withdrawn JP2010072363A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008239963A JP2010072363A (en) 2008-09-18 2008-09-18 Liquid crystal display device
US12/561,820 US8363192B2 (en) 2008-09-18 2009-09-17 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008239963A JP2010072363A (en) 2008-09-18 2008-09-18 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2010072363A true JP2010072363A (en) 2010-04-02

Family

ID=42204194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008239963A Withdrawn JP2010072363A (en) 2008-09-18 2008-09-18 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2010072363A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629053A (en) * 2011-08-29 2012-08-08 京东方科技集团股份有限公司 Array substrate and display device
KR20140047321A (en) * 2012-10-12 2014-04-22 엘지디스플레이 주식회사 Display device
CN103852944A (en) * 2012-11-30 2014-06-11 乐金显示有限公司 Liquid crystal display and method for manufacturing the same
JP2014119746A (en) * 2012-12-13 2014-06-30 Lg Display Co Ltd Liquid crystal display device
KR20140098366A (en) * 2013-01-31 2014-08-08 엘지디스플레이 주식회사 Driving apparatus and display device comprising the same
KR20140111515A (en) * 2013-03-11 2014-09-19 엘지디스플레이 주식회사 Liquid crystal display
KR20150006306A (en) * 2013-07-08 2015-01-16 삼성디스플레이 주식회사 Display device and driving method thereof
KR20150015638A (en) * 2013-07-31 2015-02-11 엘지디스플레이 주식회사 Display device having narrow bezel and fabricating method thereof
KR20150030087A (en) * 2013-09-11 2015-03-19 엘지디스플레이 주식회사 Liquid Crystal Display Device And Method Of Driving The Same
KR20150044514A (en) * 2013-10-16 2015-04-27 엘지디스플레이 주식회사 Liquid crystal display device
KR20150060009A (en) * 2013-11-25 2015-06-03 엘지디스플레이 주식회사 Display device and display panel
KR20150071813A (en) * 2013-12-18 2015-06-29 엘지디스플레이 주식회사 Display device
KR20160053177A (en) * 2014-10-31 2016-05-13 엘지디스플레이 주식회사 Display device
JP2017138413A (en) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ Display device
JP2019124898A (en) * 2018-01-19 2019-07-25 株式会社Ｊｏｌｅｄ Display and method for driving display panel
CN112542145A (en) * 2019-09-18 2021-03-23 友达光电股份有限公司 Display panel
CN114280861A (en) * 2020-09-27 2022-04-05 京东方科技集团股份有限公司 Array substrate and display device
US11721300B2 (en) 2020-12-31 2023-08-08 Lg Display Co., Ltd. Display apparatus in which gate pulses are outputted sequentially to alternate sides of a gate line

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013029540A1 (en) * 2011-08-29 2013-03-07 京东方科技集团股份有限公司 Array substrate and display device
US9324764B2 (en) 2011-08-29 2016-04-26 Boe Technology Group Co., Ltd. Array substrate and display device
CN102629053A (en) * 2011-08-29 2012-08-08 京东方科技集团股份有限公司 Array substrate and display device
KR20140047321A (en) * 2012-10-12 2014-04-22 엘지디스플레이 주식회사 Display device
KR102055152B1 (en) * 2012-10-12 2019-12-12 엘지디스플레이 주식회사 Display device
CN103852944A (en) * 2012-11-30 2014-06-11 乐金显示有限公司 Liquid crystal display and method for manufacturing the same
JP2014109780A (en) * 2012-11-30 2014-06-12 Lg Display Co Ltd Liquid crystal display device and driving method thereof
US10354605B2 (en) 2012-11-30 2019-07-16 Lg Display Co., Ltd. Liquid crystal display and method for manufacturing the same
US9429780B2 (en) 2012-12-13 2016-08-30 Lg Display Co., Ltd. Liquid crystal display device comprising a plurality of vertical and horizontal gate lines that directly contact a same upper surface of a same layer
JP2014119746A (en) * 2012-12-13 2014-06-30 Lg Display Co Ltd Liquid crystal display device
KR20140098366A (en) * 2013-01-31 2014-08-08 엘지디스플레이 주식회사 Driving apparatus and display device comprising the same
KR102038884B1 (en) 2013-01-31 2019-10-31 엘지디스플레이 주식회사 Driving apparatus and display device comprising the same
KR102039675B1 (en) * 2013-03-11 2019-11-01 엘지디스플레이 주식회사 Liquid crystal display
KR20140111515A (en) * 2013-03-11 2014-09-19 엘지디스플레이 주식회사 Liquid crystal display
KR102063313B1 (en) * 2013-07-08 2020-03-03 삼성디스플레이 주식회사 Display device and driving method thereof
KR20150006306A (en) * 2013-07-08 2015-01-16 삼성디스플레이 주식회사 Display device and driving method thereof
KR20150015638A (en) * 2013-07-31 2015-02-11 엘지디스플레이 주식회사 Display device having narrow bezel and fabricating method thereof
KR102118153B1 (en) * 2013-07-31 2020-06-03 엘지디스플레이 주식회사 Display device having narrow bezel and fabricating method thereof
KR102049738B1 (en) * 2013-09-11 2019-11-28 엘지디스플레이 주식회사 Liquid Crystal Display Device And Method Of Driving The Same
KR20150030087A (en) * 2013-09-11 2015-03-19 엘지디스플레이 주식회사 Liquid Crystal Display Device And Method Of Driving The Same
KR102107408B1 (en) * 2013-10-16 2020-05-08 엘지디스플레이 주식회사 Liquid crystal display device
KR20150044514A (en) * 2013-10-16 2015-04-27 엘지디스플레이 주식회사 Liquid crystal display device
KR102045312B1 (en) * 2013-11-25 2019-11-15 엘지디스플레이 주식회사 Display device and display panel
KR20150060009A (en) * 2013-11-25 2015-06-03 엘지디스플레이 주식회사 Display device and display panel
KR20150071813A (en) * 2013-12-18 2015-06-29 엘지디스플레이 주식회사 Display device
KR102138591B1 (en) 2013-12-18 2020-07-29 엘지디스플레이 주식회사 Display device
KR102222144B1 (en) * 2014-10-31 2021-03-03 엘지디스플레이 주식회사 Display device
KR20160053177A (en) * 2014-10-31 2016-05-13 엘지디스플레이 주식회사 Display device
US10871853B2 (en) 2016-02-02 2020-12-22 Japan Display Inc. Display device
JP2017138413A (en) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ Display device
JP2019124898A (en) * 2018-01-19 2019-07-25 株式会社Ｊｏｌｅｄ Display and method for driving display panel
US10546538B2 (en) 2018-01-19 2020-01-28 Joled Inc. Display apparatus and method of driving display panel having selection pulse for a scanning lead-out line based on distance
CN112542145A (en) * 2019-09-18 2021-03-23 友达光电股份有限公司 Display panel
CN112542145B (en) * 2019-09-18 2021-12-31 友达光电股份有限公司 Display panel
CN114280861A (en) * 2020-09-27 2022-04-05 京东方科技集团股份有限公司 Array substrate and display device
US11688745B2 (en) 2020-09-27 2023-06-27 Beijing Boe Display Technology Co., Ltd. Display substrate and display apparatus
CN114280861B (en) * 2020-09-27 2023-09-05 京东方科技集团股份有限公司 Array substrate and display device
US11721300B2 (en) 2020-12-31 2023-08-08 Lg Display Co., Ltd. Display apparatus in which gate pulses are outputted sequentially to alternate sides of a gate line
GB2604221B (en) * 2020-12-31 2023-11-29 Lg Display Co Ltd Display apparatus

Similar Documents

Publication Publication Date Title
JP2010072363A (en) Liquid crystal display device
US8363192B2 (en) Liquid crystal display device
JP4925030B2 (en) Liquid crystal display device and manufacturing method thereof
JP5197206B2 (en) Liquid crystal display
JP4553401B2 (en) Liquid crystal display
WO2014132799A1 (en) Display apparatus
JP5452944B2 (en) Liquid crystal display
WO2013011678A1 (en) Active-matrix substrate and display panel provided with same
US8508707B2 (en) Liquid crystal display device
US8704990B2 (en) Electro-optical display apparatus
WO2017138469A1 (en) Active-matrix substrate and display panel
KR20150078248A (en) Display device
JP2006018275A (en) Cot type liquid crystal display device which prevents light from leaking outside pixel region and method for fabricating same
JP2008064961A (en) Wiring structure, and display device
JP2004205552A (en) Picture display panel, picture display device and method for manufacturing picture display panel
JP2009258241A (en) Liquid crystal display
JP5298862B2 (en) Liquid crystal display
US8477269B2 (en) Liquid crystal display device
JP2011013450A (en) Liquid crystal display device and method of manufacturing the same
JP5526265B2 (en) Liquid crystal display
JP2010072110A (en) Liquid crystal display panel
JP2009186514A (en) Liquid crystal display device
JP2009163007A (en) Liquid crystal display device
JP2006220706A (en) Method of manufacturing electrooptical device, electrooptical device, and electronic equipment
KR20160072933A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111206